特開 2024-71337 電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024071337

(43)【公開日】2024-05-24

(54)【発明の名称】電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240517BHJP

【ＦＩ】

H02M3/28 B

H02M3/28 Q

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023076568

(22)【出願日】2023-05-08

(31)【優先権主張番号】P 2022181761

(32)【優先日】2022-11-14

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000002037

【氏名又は名称】新電元工業株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】渡邉 俊之

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730BB27

5H730BB61

5H730BB98

5H730DD04

5H730EE04

5H730EE07

5H730EE59

5H730EE60

5H730FD01

5H730XC02

5H730XC12

(57)【要約】      （修正有）

【課題】起動時のスイッチング周波数を抑制する電源装置を提供する。
【解決手段】電源装置１は、電流共振コンバータと、電流共振コンバータの共振経路に直列接続され、静電容量が可変である可変容量回路２２と、電流共振コンバータの起動時に、電流共振コンバータの出力電圧に基づいて、静電容量を変更する制御回路１２と、を含む。制御回路１２は、電流共振コンバータを起動するための起動信号が第１レベルから第２レベルに変化した場合に、静電容量の変更を開始し、起動信号が前記第２レベルから第１レベルに変化した場合に、静電容量の変更を終了する。
【選択図】図１

【特許請求の範囲】

【請求項1】

電流共振コンバータと、
前記電流共振コンバータの共振経路に直列接続され、静電容量が可変である可変容量回路と、
前記電流共振コンバータの起動時に、前記電流共振コンバータの出力電圧に基づいて、前記静電容量を変更する制御回路と、
を含む、
ことを特徴とする、電源装置。

【請求項2】

前記制御回路は、
前記電流共振コンバータを起動するための起動信号が第１レベルから第２レベルに変化した場合に、前記静電容量の変更を開始し、
前記起動信号が前記第２レベルから前記第１レベルに変化した場合に、前記静電容量の変更を終了する、
ことを特徴とする、請求項１に記載の電源装置。

【請求項3】

前記制御回路は、
前記出力電圧が相対的に低い場合に、前記静電容量を相対的に大きくし、
前記出力電圧が相対的に高い場合に、前記静電容量を相対的に小さくする、
ことを特徴とする、請求項１に記載の電源装置。

【請求項4】

前記可変容量回路は、
第１コンデンサと、
一端が前記第１コンデンサの一端に電気的に接続された第２コンデンサと、
寄生容量及び寄生ダイオードを有し、第１端子が前記第２コンデンサの他端に電気的に接続され、第２端子が前記第１コンデンサの他端に電気的に接続され、制御端子に前記制御回路からスイッチング信号が入力されるスイッチング素子と、
を含む、
ことを特徴とする、請求項３に記載の電源装置。

【請求項5】

前記制御回路は、
前記出力電圧が相対的に低い場合に、前記スイッチング信号のデューティを相対的に大きくし、
前記出力電圧が相対的に高い場合に、前記スイッチング信号のデューティを相対的に小さくする、
ことを特徴とする、請求項４に記載の電源装置。

【請求項6】

前記制御回路は、
前記出力電圧が相対的に低い場合に、前記電流共振コンバータの共振周波数を相対的に低くし、
前記出力電圧が相対的に高い場合に、前記電流共振コンバータの共振周波数を相対的に高くする、
ことを特徴とする、請求項３に記載の電源装置。

【請求項7】

前記制御回路は、
電流が前記スイッチング素子の前記第２端子の側から前記第１端子の側の方向に流れる場合に、前記スイッチング素子をオン状態に制御する、
ことを特徴とする、請求項４に記載の電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源装置に関する。

【背景技術】

【0002】

ＬＬＣコンバータ（電流共振コンバータ）は、ブリッジ回路のスイッチング周波数を変更することにより、出力電圧を目標電圧にすることができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１７－１９２２８１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

例えば、ＬＬＣコンバータは、起動時に出力電圧をゼロボルトから徐々に上昇させるソフトスタート動作を行う場合がある。ソフトスタート開始直後では、トランス電圧は、出力電圧に相当する電圧が印加されるので、ほぼゼロボルトである。従って、ブリッジ回路の出力電圧が全て共振インダクタに印加され、共振インダクタには定常時よりも大きな電流が流れるので、共振コンデンサにも定常時より大きな電圧が印加される。これを回避する方法として、起動時にスイッチング周波数を定常時よりも高い周波数でソフトスタートさせる手法がある。しかし、スイッチング損失の増加や高いスイッチング周波数に対応可能な回路設計が必要となり、高耐圧の部品を選定することが必要になるなどの問題がある。

【0005】

特許文献１には、出力電圧に基づいて共振回路の静電容量を可変するスイッチング電源装置が、記載されている。但し、特許文献１は、スイッチング電源装置の起動時については、考慮されていない。

【0006】

本開示は、起動時のスイッチング周波数を抑制することを目的とする。

【課題を解決するための手段】

【0007】

本発明の一態様の電源装置は、
電流共振コンバータと、
前記電流共振コンバータの共振経路に直列接続され、静電容量が可変である可変容量回路と、
前記電流共振コンバータの起動時に、前記電流共振コンバータの出力電圧に基づいて、前記静電容量を変更する制御回路と、
を含む、
ことを特徴とする。

【0008】

前記電源装置において、
前記制御回路は、
前記電流共振コンバータを起動するための起動信号が第１レベルから第２レベルに変化した場合に、前記静電容量の変更を開始し、
前記起動信号が前記第２レベルから前記第１レベルに変化した場合に、前記静電容量の変更を終了する、
ことを特徴とする。

【0009】

前記電源装置において、
前記制御回路は、
前記出力電圧が相対的に低い場合に、前記静電容量を相対的に大きくし、
前記出力電圧が相対的に高い場合に、前記静電容量を相対的に小さくする、
ことを特徴とする。

【0010】

前記電源装置において、
前記可変容量回路は、
第１コンデンサと、
一端が前記第１コンデンサの一端に電気的に接続された第２コンデンサと、
寄生容量及び寄生ダイオードを有し、第１端子が前記第２コンデンサの他端に電気的に接続され、第２端子が前記第１コンデンサの他端に電気的に接続され、制御端子に前記制御回路からスイッチング信号が入力されるスイッチング素子と、
を含む、
ことを特徴とする。

【0011】

前記電源装置において、
前記制御回路は、
前記出力電圧が相対的に低い場合に、前記スイッチング信号のデューティを相対的に大きくし、
前記出力電圧が相対的に高い場合に、前記スイッチング信号のデューティを相対的に小さくする、
ことを特徴とする。

【0012】

前記電源装置において、
前記制御回路は、
前記出力電圧が相対的に低い場合に、前記電流共振コンバータの共振周波数を相対的に低くし、
前記出力電圧が相対的に高い場合に、前記電流共振コンバータの共振周波数を相対的に高くする、
ことを特徴とする。

【0013】

前記電源装置において、
前記制御回路は、
電流が前記スイッチング素子の前記第２端子の側から前記第１端子の側の方向に流れる場合に、前記スイッチング素子をオン状態に制御する、
ことを特徴とする。

【発明の効果】

【0014】

本開示によれば、起動時のスイッチング周波数を抑制することができる。

【図面の簡単な説明】

【0015】

【図1】図１は、第１の実施の形態の電源装置の構成を示す図である。

【図2】図２は、第１の実施の形態の電源装置の起動時の各部の波形を示す図である。

【図3】図３は、第１の実施の形態の電源装置のスイッチング周波数と、出力電圧と、の関係を示す図である。

【図4】図４は、第２の実施の形態の電源装置の構成を示す図である。

【図5】図５は、第１及び第２の実施の形態の電源装置の各部の波形を示す図である。

【発明を実施するための形態】

【0016】

以下、添付図面を参照して、本開示に係る実施形態を詳細に説明する。なお、この実施形態により本開示が限定されるものではなく、また、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。

【0017】

＜第１の実施の形態＞
図１は、第１の実施の形態の電源装置の構成を示す図である。

【0018】

電源装置１は、入力電圧Ｖｉｎの供給を直流電源２から受けて、直流の出力電圧Ｖｏｕｔを負荷３に出力する。

【0019】

電源装置１は、ＬＬＣコンバータ１１と、制御回路１２と、を含む。

【0020】

ＬＬＣコンバータ１１は、ブリッジ回路２１と、可変容量回路２２と、トランス２３と、整流回路２４と、コンデンサ２５と、電圧センサ２６と、を含む電流共振コンバータである。

【0021】

実施の形態では、電流共振コンバータの一例としてＬＬＣコンバータを用いたが、本開示はこれに限定されない。本開示は、ＬＬＣコンバータ以外の電流共振コンバータにも適用可能である。

【0022】

ブリッジ回路２１は、第１アーム３１と、第２アーム３２と、を含む。実施の形態では、ブリッジ回路２１は、フルブリッジ回路としたが、本開示はこれに限定されない。ブリッジ回路２１は、例えば、ハーフブリッジ回路であっても良い。

【0023】

第１アーム３１は、トランジスタＱ１及びＱ２を含む。第２アーム３２は、トランジスタＱ３及びＱ４を含む。

【0024】

本開示では、各トランジスタがＭＯＳＦＥＴであることとしたが、これに限定されない。各トランジスタは、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイスなどでも良い。

【0025】

各トランジスタは、積極的に電流を流すことができる寄生ダイオード（ボディダイオード）を有する、又は、逆並列にダイオードが接続されている。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。

【0026】

トランジスタＱ１のドレインは、第１入力端子２１ａに電気的に接続されている。第１入力端子２１ａは、直流電源２の高電位側端子に電気的に接続されている。トランジスタＱ１のソースは、第１出力端子２１ｃに電気的に接続されている。トランジスタＱ２のドレインは、第１出力端子２１ｃ及びトランジスタＱ１のソースに電気的に接続されている。トランジスタＱ２のソースは、第２入力端子２１ｂに電気的に接続されている。第２入力端子２１ｂは、直流電源２の低電位側端子に電気的に接続されている。

【0027】

トランジスタＱ３のドレインは、第１入力端子２１ａに電気的に接続されている。トランジスタＱ３のソースは、第２出力端子２１ｄに電気的に接続されている。トランジスタＱ４のドレインは、第２出力端子２１ｄ及びトランジスタＱ３のソースに電気的に接続されている。トランジスタＱ４のソースは、第２入力端子２１ｂに電気的に接続されている。

【0028】

可変容量回路２２は、第１コンデンサ４１と、第２コンデンサ４２と、トランジスタＱ５と、を含む。トランジスタＱ５は、寄生容量４３と、寄生ダイオード４４と、を含む。

【0029】

トランジスタＱ５が、本開示の「スイッチング素子」の一例に相当する。トランジスタＱ５のドレインが、本開示の「第１端子」の一例に相当する。トランジスタＱ５のソースが、本開示の「第２端子」の一例に相当する。トランジスタＱ５のゲートが、本開示の「制御端子」の一例に相当する。

【0030】

第１コンデンサ４１の一端は、第１出力端子２１ｃに電気的に接続されている。第２コンデンサ４２の一端は、第１コンデンサ４１の一端及び第１出力端子２１ｃに電気的に接続されている。

【0031】

トランジスタＱ５のドレインは、第２コンデンサ４２の他端に電気的に接続されている。トランジスタＱ５のソースは、第１コンデンサ４１の他端に電気的に接続されている。

【0032】

トランジスタＱ５がオン状態の場合、可変容量回路２２の静電容量は、第１コンデンサ４１の静電容量と、第２コンデンサ４２の静電容量と、の和になる。トランジスタＱ５がオフ状態の場合、可変容量回路２２の静電容量は、第１コンデンサ４１の静電容量と、第２コンデンサ４２及び寄生容量４３の直列接続の静電容量と、の和になる。

【0033】

（第２コンデンサ４２の静電容量）＞（第２コンデンサ４２及び寄生容量４３の直列接続の静電容量）である。つまり、可変容量回路２２の静電容量は、トランジスタＱ５がオン状態の場合に相対的に大きくなり、トランジスタＱ５がオフ状態の場合に相対的に小さくなる。

【0034】

従って、可変容量回路２２の静電容量の時間平均は、トランジスタＱ５のゲートに入力される第１スイッチング信号Ｓ１のデューティが相対的に大きい場合に相対的に大きくなり、第１スイッチング信号Ｓ１のデューティが相対的に小さい場合に相対的に小さくなる。

【0035】

第１スイッチング信号Ｓ１が、本開示の「スイッチング信号」の一例に相当する。

【0036】

トランス２３は、１次巻線２３ａと、２次巻線２３ｂと、コア２３ｃと、を含む。１次巻線２３ａ及び２次巻線２３ｂは、コア２３ｃに巻回されている。１次巻線２３ａは、励磁インダクタンス２３ｄを含む。

【0037】

ＬＬＣコンバータ１１は、ブリッジ回路２１とトランス２３との間に、インダクタンス２３ｅを含む。インダクタンス２３ｅは、トランス２３の漏れインダクタンスでも良い。

【0038】

インダクタンス２３ｅの一端は、第１コンデンサ４１の他端及びトランジスタＱ５のソースに電気的に接続されている。インダクタンス２３ｅの他端は、１次巻線２３ａの一端に電気的に接続されている。１次巻線２３ａの他端は、第２出力端子２１ｄに電気的に接続されている。

【0039】

可変容量回路２２、インダクタンス２３ｅ及び励磁インダクタンス２３ｄが、ＬＬＣコンバータ１１の共振経路５１を構成する。

【0040】

共振経路５１の共振周波数は、次の式（１）で表される。式（１）において、ｆは共振周波数であり、Ｌは励磁インダクタンス２３ｄ及びインダクタンス２３ｅのインダクタンスであり、Ｃは可変容量回路２２の静電容量である。

【数1】

【0041】

従って、共振経路５１の共振周波数は、可変容量回路２２の静電容量が相対的に大きい場合に相対的に低くなり、可変容量回路２２の静電容量が相対的に小さい場合に相対的に高くなる。

【0042】

つまり、共振経路５１の共振周波数は、トランジスタＱ５のゲートに入力される第１スイッチング信号Ｓ１のデューティが相対的に大きい場合に相対的に低くなり、第１スイッチング信号Ｓ１のデューティが相対的に小さい場合に相対的に高くなる。

【0043】

なお、実施の形態では、共振経路５１がトランス２３の１次側にあることとしたが、本開示はこれに限定されない。共振経路５１は、トランス２３の２次側にあっても良い。

【0044】

また、実施の形態では、可変容量回路２２は、ブリッジ回路２１と、インダクタンス２３ｅと、の間に直列に挿入されていることとしたが、本開示はこれに限定されない。可変容量回路２２は、例えば、インダクタンス２３ｅと、励磁インダクタンス２３ｄと、の間に直列に挿入されても良い。

【0045】

ブリッジ回路２１は、トランジスタＱ１及びＱ４がオン状態、且つ、トランジスタＱ２及びＱ３がオフ状態の場合、正方向の直流電圧をトランス２３の１次巻線２３ａに出力する。

【0046】

ブリッジ回路２１は、トランジスタＱ１及びＱ４がオフ状態、且つ、トランジスタＱ２及びＱ３がオン状態の場合、負方向の直流電圧をトランス２３の１次巻線２３ａに出力する。

【0047】

ブリッジ回路２１は、トランジスタＱ１からトランジスタＱ４までがオフ状態の場合、トランス２３の１次巻線２３ａを開放する。若しくは、トランジスタＱ２及びＱ３の寄生ダイオードを通じて直流電源２にトランス２３の電流が還流される。若しくは、トランジスタＱ４及びＱ１の寄生ダイオードを通じて直流電源２にトランス２３の電流が還流される。

【0048】

整流回路２４は、トランス２３の２次巻線２３ｂに誘起される電圧を整流して、コンデンサ２５に出力する。整流回路２４は、ブリッジダイオードが例示されるが、本開示はこれに限定されない。

【0049】

コンデンサ２５は、整流回路２４で整流された電圧を平滑化する。コンデンサ２５の電圧が、出力電圧Ｖｏｕｔである。電圧センサ２６は、出力電圧Ｖｏｕｔを表す信号Ｓ２１を制御回路１２に出力する。

【0050】

制御回路１２は、第１制御部６１と、第２制御部６２と、を含む。制御回路１２には、電源装置１の起動時にハイレベルとなり、一定時間（起動時間）経過後にローレベルとなる信号Ｓ３１が外部から入力される。

【0051】

第１制御部６１は、誤差アンプ７１と、基準電圧源７２と、コンパレータ７３と、三角波電圧源７４と、ＡＮＤゲート回路７５と、レベルシフト回路７６と、を含む。

【0052】

誤差アンプ７１の反転入力端子（－端子）には、信号Ｓ２１が入力される。誤差アンプ７１の非反転入力端子（＋端子）には、目標電圧に応じた基準電圧Ｖ１１が基準電圧源７２から入力される。誤差アンプ７１は、基準電圧Ｖ１１と、出力電圧Ｖｏｕｔと、の差に応じた電圧Ｖ１２を、コンパレータ７３の非反転入力端子（＋端子）に出力する。誤差アンプ７１は、正方向及び負方向にリミッタ機能を有する。

【0053】

コンパレータ７３の反転入力端子（－端子）には、トランジスタＱ１及びＱ４、又は、トランジスタＱ２及びＱ３に同期した三角波電圧Ｖ１３が三角波電圧源７４から入力される。

【0054】

コンパレータ７３は、三角波電圧Ｖ１３が電圧Ｖ１２よりも高い場合には、ローレベルの信号Ｓ１１を出力し、電圧Ｖ１２が三角波電圧Ｖ１３よりも高い場合には、ハイレベルの信号Ｓ１１を出力する。

【0055】

コンパレータ７３は、出力電圧Ｖｏｕｔが相対的に低い場合に信号Ｓ１１のデューティを相対的に大きくし（可変容量回路２２の静電容量大、共振経路５１の共振周波数低）、出力電圧Ｖｏｕｔが相対的に高い場合に信号Ｓ１１のデューティを相対的に小さくする（可変容量回路２２の静電容量小、共振経路５１の共振周波数高）。

【0056】

ＡＮＤゲート回路７５は、２入力１出力の論理積回路である。ＡＮＤゲート回路７５の一方の入力端子には、信号Ｓ１１が入力される。ＡＮＤゲート回路７５の他方の入力端子には、信号Ｓ３１が入力される。

【0057】

先述したように、信号Ｓ３１は、電源装置１の起動時にハイレベルとなり、一定時間（起動時間）経過後にローレベルとなる。従って、ＡＮＤゲート回路７５は、信号Ｓ３１がハイレベル（電源装置１の起動時から一定時間内）、且つ、信号Ｓ１１がハイレベルの場合に、ハイレベルの信号Ｓ１２を出力し、その他の場合に、ローレベルの信号Ｓ１２を出力する。

【0058】

レベルシフト回路７６は、信号Ｓ１２をレベルシフトした第１スイッチング信号Ｓ１を、トランジスタＱ５のゲートに出力する。

【0059】

つまり、第１制御部６１は、電源装置１の起動時から一定時間内では、出力電圧Ｖｏｕｔに応じて共振経路５１の共振周波数を変更し、電源装置１の起動時から一定時間経過した後では、共振経路５１の共振周波数を一定にする。

【0060】

第２制御部６２には、信号Ｓ２１及び信号Ｓ３１が入力される。第２制御部６２は、信号Ｓ３１がハイレベルになった場合、第２スイッチング信号Ｓ２をブリッジ回路２１に出力し、出力電圧Ｖｏｕｔを目標電圧（ソフトスタートさせるための目標電圧）に維持する。なお、第２制御部６２は、信号Ｓ３１がローレベルになっても（電源装置１の起動時から一定時間が経過した後でも）、第２スイッチング信号Ｓ２の出力を継続する。

【0061】

図２は、実施の形態の電源装置の起動時の各部の波形を示す図である。スイッチング周波数は定常時より高い周波数で、負荷は無負荷の場合の波形例である。

【0062】

図２（ａ）は、トランジスタＱ５のゲート－ソース間電圧を表す波形１０１を示す。波形１０１ａは、信号Ｓ３１がハイレベルになった（電源装置１が起動した）タイミングｔ_０での波形１０１を拡大したものである。波形１０１ｂは、タイミングｔ_０の後のタイミングｔ_１での波形１０１を拡大したものである。波形１０１ｃは、タイミングｔ_１の後のタイミングｔ_２での波形１０１を拡大したものである。波形１０１ａ、１０１ｂ及び１０１ｃで示すように、トランジスタＱ５のデューティは、出力電圧の上昇（時間の経過）とともに、小さくなって行く。

【0063】

図２（ｂ）は、可変容量回路２２の静電容量を可変せずに固定（トランジスタＱ５をオフに固定）した場合の、可変容量回路２２の電圧を表す波形１０２を示す。この場合、可変容量回路２２の電圧の最大値は、タイミングｔ_０の直後で１５２Ｖ程度である。

【0064】

図２（ｃ）は、可変容量回路２２の静電容量を可変した場合の、可変容量回路２２の電圧を表す波形１０３を示す。この場合、可変容量回路２２の電圧の最大値は、タイミングｔ_０の直後で９８Ｖ程度である。

【0065】

従って、電源装置１は、可変容量回路２２の静電容量を可変することによって、第１コンデンサ４１として低耐圧の部品を選定することが可能となる。

【0066】

図２（ｄ）は、可変容量回路２２の静電容量を可変せずに固定した場合の出力電圧Ｖｏｕｔを表す波形１０４、及び、可変容量回路２２の静電容量を可変した場合の出力電圧Ｖｏｕｔを表す波形１０５を示す。波形１０４と波形１０５とは、タイミングｔ_０から立ち上がり、ほぼ重なっている。

【0067】

従って、電源装置１は、可変容量回路２２の静電容量を可変せずに固定した場合と比べて、可変容量回路２２の静電容量を可変しても、出力電圧Ｖｏｕｔの立ち上がり特性がほぼ変わらない。

【0068】

図２（ｅ）は、トランジスタＱ１からトランジスタＱ４までのゲート－ソース間電圧を表す波形１０６を示す図である。トランジスタＱ１からトランジスタＱ４までは、タイミングｔ_０からスイッチング動作を開始する。

【0069】

図３は、実施の形態の電源装置のスイッチング周波数と、出力電圧と、の関係を示す図である。出力に負荷抵抗が接続されている場合の特性例である。図３において、横軸は、トランジスタＱ１からトランジスタＱ４までのスイッチング周波数（ｋＨｚ）を表し、縦軸は、出力電圧Ｖｏｕｔ（Ｖ）を表す。

【0070】

線１１１は、可変容量回路２２の静電容量を可変せずに固定（トランジスタＱ５をオフに固定）した場合の、トランジスタＱ１からトランジスタＱ４までのスイッチング周波数と、出力電圧Ｖｏｕｔと、の関係を示す。

【0071】

トランジスタＱ５をオフに固定した場合、可変容量回路２２の静電容量は最小となり、共振経路５１の共振周波数は最高となる。このため、電源装置１の起動時（出力電圧Ｖｏｕｔが０Ｖ時）に、スイッチング周波数は、点１１１ａで示すように、１００ｋＨｚとなる。そして、スイッチング周波数は、出力電圧の上昇に伴って、低くなって行く。

【0072】

線１１２は、可変容量回路２２の静電容量を可変せずに固定（トランジスタＱ５をオンに固定）した場合の、トランジスタＱ１からトランジスタＱ４までのスイッチング周波数と、出力電圧Ｖｏｕｔと、の関係を示す。

【0073】

トランジスタＱ５をオンに固定した場合、可変容量回路２２の静電容量は最大となり、共振経路５１の共振周波数は最低となる。このため、電源装置１の起動時（出力電圧Ｖｏｕｔが０Ｖ時）に、スイッチング周波数は、点１１２ａで示すように、９０ｋＨｚとなる。そして、スイッチング周波数は、出力電圧の上昇に伴って、低くなって行く。

【0074】

線１１３は、可変容量回路２２の静電容量を可変した場合の、トランジスタＱ１からトランジスタＱ４までのスイッチング周波数と、出力電圧Ｖｏｕｔと、の関係を示す。

【0075】

先に図２（ａ）の波形１０１で説明したように、トランジスタＱ５のデューティは、タイミングｔ_０で最も大きく、時間の経過とともに、小さくなって行く。つまり、可変容量回路２２の静電容量は、タイミングｔ_０で最も大きく、出力電圧の上昇（時間の経過）とともに、小さくなって行く。

【0076】

このため、可変容量回路２２の静電容量を可変した場合、電源装置１の起動時（出力電圧Ｖｏｕｔが０Ｖ時）に、スイッチング周波数は、トランジスタＱ５をオンに固定した場合（点１１２ａ参照）と同様に、９０ｋＨｚとなる。

【0077】

このように、電源装置１は、可変容量回路２２の静電容量を可変することによって、スイッチング周波数の最大値を抑制（９０ｋＨｚ）できるので、スイッチング損失を抑制できる。

【0078】

また、電源装置１は、高いスイッチング周波数に対応可能な回路設計が不要となる。

【0079】

点１１２ａから点１１３ａまでは、誤差アンプ７１のリミッタ機能が作用していることにより、トランジスタＱ５のデューティは最大値に維持されており、線１１３は線１１２にほぼ重なっている。

【0080】

点１１３ａから点１１３ｂまでは、誤差アンプ７１のリミッタ機能が作用しておらず、出力電圧Ｖｏｕｔの上昇に伴ってトランジスタＱ５のデューティが減少して行き、可変容量回路２２の静電容量が小さくなって行く。これにより、線１１３は、線１１２から離れて線１１１に近づいて行く。

【0081】

点１１３ｂ以降は、誤差アンプ７１のリミッタ機能が作用していることにより、トランジスタＱ５のデューティが最小値に維持されており、線１１３は線１１１にほぼ重なっている。電源装置１は、点１１３ｂ以降は、共振経路５１の共振周波数が高く維持されるので、スイッチング周波数と共振周波数とが離れることを抑制でき、損失を抑制できる。

【0082】

（まとめ）
電源装置１は、起動時に、出力電圧Ｖｏｕｔに応じて可変容量回路２２の静電容量を可変することにより、可変容量回路２２の電圧を抑制できる（図２（ｃ）の波形１０３参照）。これにより、電源装置１は、第１コンデンサ４１として低耐圧の部品を選定することが可能となる。

【0083】

また、電源装置１は、起動時に、出力電圧Ｖｏｕｔに応じて可変容量回路２２の静電容量を可変することにより、スイッチング周波数の最大値を抑制できる（図３の点１１２ａ参照）。これにより、電源装置１は、スイッチング損失を抑制できる。また、電源装置１は、高いスイッチング周波数に対応可能な回路設計が不要となる。

【0084】

また、電源装置１は、点１１３ｂ（図３参照）以降は、共振経路５１の共振周波数が高く維持されるので、スイッチング周波数と共振周波数とが離れることを抑制でき、損失を抑制できる。

【0085】

＜第２の実施の形態＞
図４は、第２の実施の形態の電源装置の構成を示す図である。

【0086】

電源装置１Ａは、電源装置１（図１参照）と比較して、ＬＬＣコンバータ１１に代えて、ＬＬＣコンバータ１１Ａを含む。また、電源装置１Ａは、制御回路１２に代えて、制御回路１２Ａを含む。

【0087】

ＬＬＣコンバータ１１Ａは、ＬＬＣコンバータ１１と比較して、可変容量回路２２に代えて、可変容量回路２２Ａを含む。可変容量回路２２Ａは、可変容量回路２２と比較して、抵抗４５を更に含む。抵抗４５は、トランジスタＱ５の電流を検出するための電流検出抵抗である。なお、可変容量回路２２Ａは、抵抗４５に代えて、電流センサを含むこととしても良い。

【0088】

抵抗４５の一端４５ａは、トランジスタＱ５のソースに電気的に接続されている。抵抗４５の他端４５ｂは、第１コンデンサ４１の他端に電気的に接続されている。

【0089】

トランジスタＱ５のドレインの側からソースの側の方向に電流が流れる場合、（抵抗４５の一端４５ａの電位）＞（抵抗４５の他端４５ｂの電位）となる。トランジスタＱ５のソースの側からドレインの側の方向に電流が流れる場合、（抵抗４５の一端４５ａの電位）＜（抵抗４５の他端４５ｂの電位）となる。

【0090】

制御回路１２Ａは、制御回路１２と比較して、第１制御部６１に代えて、第１制御部６１Ａを含む。

【0091】

第１制御部６１Ａは、第１制御部６１と比較して、コンパレータ７７と、電圧源７８と、ＯＲゲート回路７９と、を更に含む。

【0092】

コンパレータ７７の非反転入力端子（＋端子）は、抵抗４５の他端４５ｂに電気的に接続されている。コンパレータ７７の反転入力端子（－端子）は、電圧源７８の高電位側端に電気的に接続されている。電圧源７８の低電位側端は、抵抗４５の一端４５ａに電気的に接続されている。電圧源７８は、電圧Ｖ１４をコンパレータ７７の反転入力端子（－端子）に出力する。

【0093】

コンパレータ７７は、抵抗４５の他端４５ｂと一端４５ａとの間の電位差（電圧）が電圧Ｖ１４以上の場合に、ハイレベルの信号Ｓ１４を出力する。コンパレータ７７は、抵抗４５の他端４５ｂと一端４５ａとの間の電位差が電圧Ｖ１４未満の場合に、ローレベルの信号Ｓ１４を出力する。

【0094】

なお、コンパレータ７７の反転入力端子（－端子）に電圧Ｖ１４が入力されることとしたのは、抵抗４５に流れる微少な電流（ノイズ電流）によって信号Ｓ１４が頻繁に反転することを抑制するためである。

【0095】

ＯＲゲート回路７９は、２入力１出力の論理和回路である。ＯＲゲート回路７９には、レベルシフト回路７６から出力される信号Ｓ１３及びコンパレータ７７から出力される信号Ｓ１４が入力される。ＯＲゲート回路７９は、信号Ｓ１３と信号Ｓ１４との論理和である第１スイッチング信号Ｓ１をトランジスタＱ５のゲートに出力する。

【0096】

なお、抵抗４５に代えて絶縁タイプの電流センサを用いる場合には、電圧源７８の低電位側端は、基準電位に接続できる。そして、ＯＲゲート回路７９とレベルシフト回路７６との順番を入れ替えることができる。つまり、ＯＲゲート回路７９は、信号Ｓ１２と信号Ｓ１４との論理和である出力信号をレベルシフト回路７６に出力し、レベルシフト回路７６は、ＯＲゲート回路７９の出力信号の電圧レベルを変換して第１スイッチング信号Ｓ１を出力することとしても良い。

【0097】

図５は、第１及び第２の実施の形態の電源装置の各部の波形を示す図である。図５（ａ）は、第１の実施の形態の電源装置１の各部の波形を示す。図５（ｂ）は、第２の実施の形態の電源装置１Ａの各部の波形を示す。

【0098】

線２２１は、ブリッジ回路２１の中の１つのトランジスタ（例えば、トランジスタＱ１（図１参照））のゲート信号の波形を示す。

【0099】

線２２２は、信号Ｓ１２（図１及び図４参照）の波形を示す。

【0100】

線２２３は、トランジスタＱ５（図１及び図４参照）のドレインの側からソースの側の方向に流れる電流の波形を示す。

【0101】

線２２４は、トランジスタＱ５（図１及び図４参照）のドレイン－ソース間電圧の波形を示す。

【0102】

線２２５は、信号Ｓ１４（図４参照）の波形を示す。

【0103】

線２２６は、第１スイッチング信号Ｓ１（図４参照）の波形を示す。

【0104】

図５（ａ）を参照すると、第１の実施の形態の電源装置１では、タイミングｔ_０において、線２２１で示すように、トランジスタＱ１のゲート信号がハイレベルになる。それとともに、線２２２で示すように、信号Ｓ１２がハイレベルになり、トランジスタＱ５がオン状態になる。従って、線２２４で示すように、トランジスタＱ５のドレイン－ソース間電圧は、ゼロになる。また、線２２３で示すように、トランジスタＱ５のドレインからソースの方向に電流が流れる。

【0105】

次に、タイミングｔ_１において、線２２２で示すように、信号Ｓ１２がローレベルになり、トランジスタＱ５がオフ状態になる。従って、線２２３で示すように、トランジスタＱ５には、電流が流れない。また、線２２４で示すように、トランジスタＱ５のドレイン－ソース間電圧は、上昇し、その後下降する。

【0106】

次に、タイミングｔ_２において、線２２４で示すように、トランジスタＱ５のドレイン－ソース間電圧がゼロになる。また、線２２３で示すように、電流が寄生ダイオード４４のアノードからカソードの方向に流れる。この電流により、矢印２２７で指し示す損失が、寄生ダイオード４４で発生する。

【0107】

次に、タイミングｔ_３において、線２２１で示すように、トランジスタＱ１のゲート信号がハイレベルになる。それとともに、線２２２で示すように、信号Ｓ１２がハイレベルになり、トランジスタＱ５がオン状態になる。従って、線２２４で示すように、トランジスタＱ５のドレイン－ソース間電圧は、ゼロになる。また、線２２３で示すように、トランジスタＱ５のドレインからソースの方向に電流が流れる。

【0108】

以上のように、第１の実施の形態の電源装置１では、タイミングｔ_２からタイミングｔ_３までの期間で、矢印２２７で指し示す損失が、寄生ダイオード４４で発生する。

【0109】

一方、図５（ｂ）を参照すると、第２の実施の形態の電源装置１Ａでは、タイミングｔ_０において、信号Ｓ１２（線２２２）がハイレベルであるので、線２２６で示すように、第１スイッチング信号Ｓ１がハイレベルになる。これにより、トランジスタＱ５がオン状態になる。従って、線２２４と同様に、トランジスタＱ５のドレイン－ソース間電圧は、ゼロになる。また、線２２３と同様に、トランジスタＱ５のドレインからソースの方向に電流が流れる。

【0110】

次に、タイミングｔ_１において、信号Ｓ１２（線２２２）がローレベルであり、且つ、信号Ｓ１４（線２２５）がローレベルであるので、線２２６で示すように、第１スイッチング信号Ｓ１がローレベルになる。従って、線２２３と同様に、トランジスタＱ５には、電流が流れない。また、線２２４と同様に、トランジスタＱ５のドレイン－ソース間電圧は、上昇し、その後下降する。

【0111】

次に、タイミングｔ_２において、線２２４と同様に、トランジスタＱ５のドレイン－ソース間電圧がゼロになる。また、線２２３と同様に、電流が寄生ダイオード４４のアノードからカソードの方向に流れる。コンパレータ７７は、この電流を検出し、ハイレベルの信号Ｓ１４を出力する。信号Ｓ１４がハイレベルになると、ＯＲゲート回路７９は、線２２６で示すように、ハイレベルの第１スイッチング信号Ｓ１を出力する。これにより、トランジスタＱ５がオン状態になる。従って、線２２４と同様に、トランジスタＱ５のドレイン－ソース間電圧は、ゼロになる。また、電流が、線２２３と同様に、トランジスタＱ５のソースからドレインに向かって流れる。この電流により、矢印２２７で指し示す損失が、トランジスタＱ５のオン抵抗で発生する。

【0112】

（まとめ）
第１の実施の形態の電源装置１では、タイミングｔ_２からタイミングｔ_３の期間で、電流が、寄生ダイオード４４のアノードからカソードへ流れ、損失が、寄生ダイオード４４で発生する。

【0113】

一方、第２の実施の形態の電源装置１Ａでは、タイミングｔ_２からタイミングｔ_３の期間で、電流が、トランジスタＱ５のソースからドレインへ流れ、損失が、トランジスタＱ５のオン抵抗で発生する。

【0114】

トランジスタＱ５のオン抵抗での損失は、寄生ダイオード４４での損失よりも少ない。従って、電源装置１Ａは、電源装置１と比較して、損失を抑制し、効率を向上させることができる。

【0115】

以上、本開示の実施形態を説明したが、これら実施形態の内容により本開示が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。

【符号の説明】

【0116】

１、１Ａ 電源装置
２ 直流電源
３ 負荷
１１、１１Ａ ＬＬＣコンバータ
１２、１２Ａ 制御回路
２１ ブリッジ回路
２２、２２Ａ 可変容量回路
２３ トランス
２４ 整流回路
２５ コンデンサ
２６ 電圧センサ
３１ 第１アーム
３２ 第２アーム
４１ 第１コンデンサ
４２ 第２コンデンサ
４３ 寄生容量
４４ 寄生ダイオード
６１、６１Ａ 第１制御部
６２ 第２制御部
７１ 誤差アンプ
７２ 基準電圧源
７３、７７ コンパレータ
７４ 三角波電圧源
７５ ＡＮＤゲート回路
７６ レベルシフト回路
７８ 電圧源
７９ ＯＲゲート回路
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５ トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】