特開 2024-72003 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024072003

(43)【公開日】2024-05-27

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/301 20060101AFI20240520BHJP

【ＦＩ】

H01L21/78 U

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2022182569

(22)【出願日】2022-11-15

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(71)【出願人】

【識別番号】390000608

【氏名又は名称】三星ダイヤモンド工業株式会社

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】南雲 裕司

(72)【発明者】

【氏名】植茶 雅史

(72)【発明者】

【氏名】奥田 勝

(72)【発明者】

【氏名】長屋 正武

(72)【発明者】

【氏名】北市 充

(72)【発明者】

【氏名】森 亮

(72)【発明者】

【氏名】木山 直哉

(72)【発明者】

【氏名】武田 真和

【テーマコード（参考）】

5F063

【Ｆターム（参考）】

5F063AA05

5F063BA45

5F063CB03

5F063CB10

5F063CB22

5F063CB28

5F063DD34

5F063DD81

(57)【要約】

【課題】 スクライブアンドブレイク工法を利用して、高い信頼性を有する半導体装置を製造する技術を提供する。
【解決手段】 半導体装置の製造方法は、半導体ウェハの第１表面に複数の素子構造がマトリクス状に配列されるように複数の素子構造を形成する工程と、半導体ウェハの第１表面の裏側に位置する第２表面に、隣り合う素子構造の境界に沿って押圧部材を押し当てることにより、半導体ウェハに、境界に沿うとともに半導体ウェハの厚み方向に延びるクラックを形成する工程と、第１表面側から境界に沿って半導体ウェハに分割部材を押し当てることにより、境界に沿って半導体ウェハを分割する工程、を備える。
【選択図】図４

【特許請求の範囲】

【請求項1】

半導体装置（１０）の製造方法であって、
半導体ウェハ（２）の第１表面（２ａ）に複数の素子構造（６）がマトリクス状に配列されるように複数の前記素子構造を形成する工程と、
前記半導体ウェハの前記第１表面の裏側に位置する第２表面（２ｂ）に、隣り合う前記素子構造の境界に沿って押圧部材（６０）を押し当てることにより、前記半導体ウェハに、前記境界に沿うとともに前記半導体ウェハの厚み方向に延びるクラック（５）を形成する工程と、
前記第１表面側から前記境界に沿って前記半導体ウェハに分割部材（６２）を押し当てることにより、前記境界に沿って前記半導体ウェハを分割する工程、
を備える、製造方法。

【請求項2】

前記半導体ウェハは、ＳｉＣにより構成されている、請求項１に記載の製造方法。

【請求項3】

前記半導体ウェハの前記第２表面に金属層（４０）を形成する工程をさらに備える、請求項１に記載の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に開示の技術は、半導体装置の製造方法に関する。

【背景技術】

【0002】

半導体装置の製造方法の工程の中に、複数の素子構造が形成された半導体ウェハを素子構造毎に個片化する工程がある。特許文献１には、隣り合う素子構造の境界に沿って半導体ウェハを切削（ダイシング）する技術が開示されている。

【0003】

近年では、ダイシング工法に代えて、スクライブアンドブレイクという工法が採用され始めている。この工法は、まず、隣り合う素子構造の境界に沿って押圧部材を押し当て、当該境界に沿って半導体ウェハにクラックを形成する。次に、境界に沿って分割部材を押し当て、境界に沿って半導体ウェハを分割する。この工法では、切削ではなくクラックを起点とする劈開により半導体ウェハが分割されるので、比較的硬い材料に対しても有用であり、また隣り合う素子構造の間の幅をダイシング工法の場合よりも狭くすることができる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１４－１３８１２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

スクライブアンドブレイク工法では、半導体ウェハに押圧部材を押し当てて、半導体ウェハの内部に応力を生じさせることによりクラックを形成する。この応力は、半導体ウェハを個片化した後も残留応力として存在する。このため、製造された半導体装置が繰り返し動作することで、残留応力が存在する領域の近傍でチッピングや意図しないクラック等が生じ得る。チッピング等が生じると、半導体装置の信頼性が低下する。本明細書では、スクライブアンドブレイク工法を利用して、高い信頼性を有する半導体装置を製造する技術を提供する。

【課題を解決するための手段】

【0006】

本明細書が開示する半導体装置（１０）の製造方法は、半導体ウェハ（２）の第１表面（２ａ）に複数の素子構造（６）がマトリクス状に配列されるように複数の前記素子構造を形成する工程と、前記半導体ウェハの前記第１表面の裏側に位置する第２表面（２ｂ）に、隣り合う前記素子構造の境界に沿って押圧部材（６０）を押し当てることにより、前記半導体ウェハに、前記境界に沿うとともに前記半導体ウェハの厚み方向に延びるクラック（５）を形成する工程と、前記第１表面側から前記境界に沿って前記半導体ウェハに分割部材（６２）を押し当てることにより、前記境界に沿って前記半導体ウェハを分割する工程、を備える。

【0007】

上記の製造方法では、半導体ウェハの第１表面にマトリクス状に素子構造を形成し、半導体ウェハの第２表面側から押圧部材を押し当てることで、第２表面側に応力を印加する。これにより、半導体ウェハの第２表面側にクラックが形成される。その後、半導体ウェハの第１表面側から分割部材を押し当てることにより、半導体ウェハを分割する。その結果、製造される半導体装置は、個別に素子構造が設けられた第１表面側ではなく、その反対側の第２表面側に残留応力が存在する状態となる。このように、上記の製造方法では、半導体装置の機能を実現する素子構造（例えば、トレンチやゲート電極等）を形成する第１表面とは反対側に位置する第２表面側に残留応力が存在するので、当該残留応力に起因してチッピング等が生じても、半導体装置の性能にほとんど影響を与えない。したがって、上記の製造方法では、高い信頼性を有する半導体装置を製造することができる。

【図面の簡単な説明】

【0008】

【図1】半導体ウェハの平面図。

【図2】素子構造形成工程を説明するための図。

【図3】金属膜形成工程を説明するための図。

【図4】クラック形成工程を説明するための図。

【図5】クラック形成工程を説明するための図。

【図6】分割工程を説明するための図。

【図7】個片化された複数の半導体装置を示す図。

【図8】半導体ウェハをクラックに沿って分割した後の、クラック近傍に存在する残留応力を、分割面から当該分割面に垂直な方向に沿って測定したグラフ。

【図9】半導体ウェハ内部の残留応力を、第１表面から第２表面に向かって半導体ウェハの厚み方向に沿って測定したグラフ。

【発明を実施するための形態】

【0009】

本明細書が開示する一例の製造方法では、前記半導体ウェハは、ＳｉＣにより構成されていてもよい。

【0010】

本明細書が開示する一例の製造方法では、前記半導体ウェハの前記第２表面に金属層を形成する工程をさらに備えてもよい。なお、金属層を形成する工程を実施するタイミングは特に限定されず、例えば、クラックを形成する工程の前に実施してもよいし、クラックを形成する工程と半導体ウェハを分割する工程の間に実施してもよいし、半導体ウェハを分割する工程の後に実施してもよい。

【0011】

（実施例）
図面を参照して、実施例の製造方法を説明する。図１は、複数の素子領域３がマトリクス状に配置された半導体ウェハ２の平面図である。図１では、各素子領域３を実線により模式的に示している。素子領域３は、半導体ウェハ２の第１表面２ａにトランジスタやダイオード等の素子構造が形成されている領域である。説明の便宜上、隣り合う素子領域３の間の境界であって、後に半導体ウェハ２を個々の素子領域３に分割する際の線を分割予定線４と称する。分割予定線４は、実際に半導体ウェハ２の上に記された線ではなく、仮想的な線である。分割予定線４は、目視できるように、実際に半導体ウェハ２の上に描かれた線や溝であってもよい。半導体ウェハは、ＳｉＣにより構成されている。なお、半導体ウェハ２は、ＳｉやＧａＮ等、他の半導体材料によって構成されていてもよい。図２等に示すように、半導体ウェハ２は、第１表面２ａの裏側に位置する第２表面２ｂを有している。

【0012】

実施例の製造方法は、素子構造形成工程、金属層形成工程、クラック形成工程、分割工程を含む。

【0013】

（素子構造形成工程）
素子構造形成工程では、図２に示すように、半導体ウェハ２の第１表面２ａに複数の素子構造６を形成する。素子構造６は、第１表面２ａ側に設けられた電極、絶縁膜、ｎ型領域及びｐ型領域の少なくとも１つを有する。素子構造６は、例えば、トレンチやゲート電極等、半導体装置の機能を実現するための構造を含む。この工程では、各素子領域３に対して、素子構造６がそれぞれ形成される。したがって、各素子構造６は、半導体ウェハ２の第１表面２ａ上にマトリクス状に配列されるように形成される。また、この工程では、素子構造６を形成するとともに、各素子領域３の半導体ウェハ２内部に、トランジスタやダイオードの機能を有する構造（不図示）を形成する。例えば、半導体ウェハ２の内部にＭＯＳＦＥＴの構造を形成する場合、第１表面２ａに露出する領域では、各素子構造６に対して個別にソース領域やボディ領域を形成する。一方、第２表面２ｂに露出する領域では、第２表面２ｂの略全域に亘ってドレイン領域を形成する。すなわち、ドレイン領域は、第２表面２ｂに露出する位置において、複数の素子領域３に跨るように形成される。

【0014】

（金属層形成工程）
次に、図３に示す金属層形成工程を実施する。図３では、第２表面２ｂ側を上にして半導体ウェハ２が描かれている。金属層形成工程では、半導体ウェハ２の第２表面２ｂに金属層４０を形成する。金属層４０は、例えば、チタン、ニッケル、金、ニッケルシリサイド等により構成されている。金属層４０は、第２表面２ｂの略全域を覆うように形成される。すなわち、金属層４０は、複数の素子領域３に跨るように第２表面２ｂ上に形成される。金属層４０は、完成した半導体装置の電極として機能する。

【0015】

（クラック形成工程）
次に、図４及び図５に示すクラック形成工程を実施する。クラック形成工程では、まず、図４に示すように、半導体ウェハ２の各素子領域３に形成された素子構造６の表面に跨るように保護部材１５を貼り付ける。保護部材１５の材料には、例えば、樹脂等を用いることができる。次いで、半導体ウェハ２を、ステージ３０上に載置する。ここでは、半導体ウェハ２の第２表面２ｂ側を上にして、半導体ウェハ２をステージ３０上に載置する。ステージ３０は、不図示の真空吸着装置を有しており、これにより、半導体ウェハ２（詳細には、保護部材１５）を吸着してステージに固定することができる。

【0016】

その後、図５に示すように、半導体ウェハ２の第２表面２ｂ側から、金属層４０の表面４０ａに対して、スクライビングホイール６０を押し当てることにより、半導体ウェハ２にクラック５を伴うスクライブラインを形成する。スクライビングホイール６０は、円板状（円環状）の部材であり、支持装置（不図示）に回転可能に軸支されている。ここでは、スクライビングホイール６０を金属層４０の表面４０ａに押し当てながら、分割予定線４に沿って移動（走査）させる。スクライビングホイール６０は、分割予定線４に沿って移動する際に、路面上を転がるタイヤのように金属層４０の表面４０ａ上を転がる（転動する）。スクライビングホイール６０は、周縁部分が鋭くなっており、金属層４０の表面４０ａに分割予定線４に沿って、金属層４０が塑性変形したライン（スクライブライン）を形成する。表面４０ａがスクライビングホイール６０により押圧されると、半導体ウェハ２の内部には、金属層４０を介して第２表面２ｂの表層の領域に圧縮応力が生じる。スクライビングホイール６０による押圧箇所にはスクライブライン（すなわち、溝）が形成される一方で、圧縮応力が生じた領域の直下では、半導体ウェハ２の内部に引張応力が生じる。引張応力は、圧縮応力が生じる領域の直下において、半導体ウェハ２の第２表面２ｂに沿って、分割予定線４から離れる方向に生じる。この引張応力により、半導体ウェハ２の内部に、半導体ウェハ２の厚み方向に延びるクラック５が形成される。ここでは、スクライビングホイール６０を、表面４０ａに押し当てながら、分割予定線４に沿って移動させることにより、半導体ウェハ２の第２表面２ｂ側において、隣り合う素子領域３（素子構造６）の境界に沿うとともに、半導体ウェハ２の厚み方向に延びるように、クラック５が形成される。クラック５は、半導体ウェハ２の第２表面２ｂの表層近傍に形成される。スクライビングホイール６０は、「押圧部材」の一例である。

【0017】

（分割工程）
次に、図６に示す分割工程を実施する。図６では、再び第１表面２ａ側を上にして半導体ウェハ２が描かれている。分割工程では、分割予定線４（クラック形成工程で形成されたクラック５）に沿ってブレイクプレート６２を押し当て、分割予定線４に沿って（素子構造６の境界に沿って）半導体ウェハ２を分割する。ここでは、まず、半導体ウェハ２を２つの支持台３４上に載置する。２つの支持台３４は、間隔を空けて配置されている。半導体ウェハ２を支持台３４に載置するときには、分割すべき位置（ブレイクプレート６２を押し当てる位置）の下方に当該間隔が位置するように、半導体ウェハ２が載置される。その後、保護部材１５を介して半導体ウェハ２の第１表面２ａにブレイクプレート６２を押し当てる。ブレイクプレート６２は、板状の部材であり、下端（第１表面２ａに押し当てられる端縁）部分が稜線状（鋭い刃状）になっているが、半導体ウェハ２を切削することなく、押し付けられるだけである。

【0018】

ブレイクプレート６２の下方には支持台３４が存在しない（２つの支持台３４の間隔が位置している）ので、ブレイクプレート６２を第１表面２ａに押し当てると、２つの支持台３４の間隔内に入り込むように、半導体ウェハ２が撓む。ここで、クラック５は、半導体ウェハ２の第２表面２ｂ側に形成されている。このため、半導体ウェハ２に第１表面２ａ側からブレイクプレート６２を押し当てると、押し当てられた部分（ライン）を軸として半導体ウェハ２が撓み、第２表面２ｂ側ではクラック５に対して分割位置に隣接する２つの素子領域３を引き離す方向に力が加わる。また、上述したように、クラック５の周囲には引張応力が印加されている。このため、第１表面２ａにブレイクプレート６２を押し当てると、クラック５が半導体ウェハ２の厚み方向に伸展し、クラック５を起点として、半導体ウェハ２が結晶面に沿って劈開する。これにより、半導体ウェハ２が分割される。また、金属層４０は、半導体ウェハ２の第２表面２ｂ上に形成されているので、金属層４０に対しても分割位置に隣接する２つの素子領域３を引き離す方向に力が加わり、金属層４０が引き離されるように変形して分割される。なお、２つの支持台３４に代えて半導体ウェハ２の第２表面２ｂの全体を１つの弾性支持板（又は１つの弾性支持板を介して１つ又は複数の支持台）で支持してもよい。この場合、ブレイクプレート６２の下方に弾性支持板が存在するが、半導体ウェハ２が撓むと半導体ウェハ２の撓みに応じて弾性支持板が変形するので、ブレイクプレート６２を第１表面２ａに押し当てると、２つの支持台３４により支持する場合（ブレイクプレート６２の下方に支持台３４が存在しない場合）と同様に、クラック５に対して分割位置に隣接する２つの素子領域３を引き離す方向に力が加わることとなる。ブレイクプレート６２は、「分割部材」の一例である。

【0019】

分割工程では、上述のブレイクプレート６２を第１表面２ａに押し当てる工程を、各分割予定線４に沿って繰り返し実施する。これにより、半導体ウェハ２と金属層４０を各素子領域３の境界に沿って分割することができる。その結果、図７に示すように、半導体ウェハ２が複数の半導体装置１０に個片化される。これにより、素子構造６及び金属層４０（すなわち、裏面電極）が形成された複数の半導体装置１０を得ることができる。

【0020】

以上に説明したように、スクライビングホイール６０によりクラックを形成して、ブレイクプレート６２により分割することで、半導体装置１０を製造する。本実施例では、切削（ダイシング）ではなくクラックを起点とする劈開により半導体ウェハ２が分割されるので、比較的硬いＳｉＣに対しても有用であり、また隣り合う素子構造６の間の幅をダイシングの場合よりも狭くすることができる。

【0021】

ここで、上述したように、半導体ウェハ２にクラックを形成するときに、半導体ウェハ２に対してスクライビングホイール６０を押し当てると、半導体ウェハ２の内部に応力が生じる。この応力は、半導体ウェハ２を分割した後も残留応力として存在する。図８は、スクライブアンドブレイク工法によって、半導体ウェハをクラックに沿って分割した後の、クラック近傍（スクライビングホイールによる押圧面から深さ約１μｍの位置）に存在する残留応力を、分割面から当該分割面に垂直な方向に沿って測定したグラフである。図８では、横軸が分割面（すなわち、スクライビングホイールが押圧された表面）からの距離を示しており、縦軸が残留応力の値を示している。また、図８及び後述する図９では、残留応力は、引張応力を正の値で示し、圧縮応力を負の値で示している。図８に示すように、分割面の近傍（すなわち、図５等に示すクラック５の近傍）では、大きな残留応力が存在している。このため、製造された半導体装置１０が繰り返し動作すると、残留応力が存在する領域の近傍では負荷が加わり易く、他の領域と比較してチッピング等が生じ易い。

【0022】

しかしながら、本実施例の製造方法では、半導体ウェハ２の第１表面２ａに素子構造６を形成し、半導体ウェハ２の第２表面２ｂ側からスクライビングホイール６０を押し当てるため、第２表面２ｂ側に応力が印加されるとともにクラック５が形成される。その後、半導体ウェハ２の第１表面２ａ側からブレイクプレート６２を押し当てることにより、半導体ウェハ２を分割する。その結果、製造される半導体装置１０は、個別に素子構造６が設けられた第１表面２ａ側ではなく、その反対側の第２表面２ｂ側に残留応力が存在する状態となる。

【0023】

図９は、半導体ウェハ２内部の残留応力を、第１表面２ａから第２表面２ｂに向かって半導体ウェハ２の厚み方向に沿って測定したグラフである。図９に示すように、第２表面２ｂ側（距離１００μｍ近傍）では大きな残留応力が存在する一方、第１表面２ａ側（距離０μｍ近傍）には、残留応力がほとんど存在しない。このように、本実施例の製造方法では、半導体装置１０の機能を実現する素子構造６（例えば、トレンチやゲート電極等）を形成する第１表面２ａとは反対側に位置する第２表面２ｂ側に残留応力が存在するので、当該残留応力に起因してチッピング等が生じても、半導体装置１０の性能にほとんど影響を与えない。したがって、本実施例の製造方法では、高い信頼性を有する半導体装置１０を製造することができる。

【0024】

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

【符号の説明】

【0025】

２：半導体ウェハ、２ａ：第１表面、２ｂ：第２表面、３：素子領域、４：分割予定線、５：クラック、６：素子構造、１０：半導体装置、１５：保護部材、３０：ステージ、３４：支持台、４０：金属層、４０ａ：表面、６０：スクライビングホイール、６２：ブレイクプレート

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】