知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024072041
(43)【公開日】2024-05-27
(54)【発明の名称】アクティブマトリクス装置
(51)【国際特許分類】
H01L 29/786 20060101AFI20240520BHJP
G09F 9/30 20060101ALI20240520BHJP
G09F 9/00 20060101ALI20240520BHJP
【ＦＩ】
H01L29/78 612B
G09F9/30 338
G09F9/30 349Z
G09F9/00 346Z
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2022182629
(22)【出願日】2022-11-15
(71)【出願人】
【識別番号】520487808
【氏名又は名称】シャープディスプレイテクノロジー株式会社
(74)【代理人】
【識別番号】100120662
【弁理士】
【氏名又は名称】川上 桂子
(74)【代理人】
【識別番号】100216770
【弁理士】
【氏名又は名称】三品 明生
(74)【代理人】
【識別番号】100217364
【弁理士】
【氏名又は名称】田端 豊
(74)【代理人】
【識別番号】100180529
【弁理士】
【氏名又は名称】梶谷 美道
(72)【発明者】
【氏名】田中 耕平
(72)【発明者】
【氏名】山本 薫
(72)【発明者】
【氏名】山本 圭一
(72)【発明者】
【氏名】米林 諒
【テーマコード（参考）】
5C094
5F110
5G435
【Ｆターム（参考）】
5C094AA15
5C094BA03
5C094BA25
5C094BA27
5C094BA43
5C094CA19
5C094FB14
5C094JA08
5F110BB02
5F110CC01
5F110DD01
5F110DD02
5F110GG01
5F110GG02
5F110GG13
5F110GG15
5F110NN78
5G435AA18
5G435BB04
5G435BB05
5G435BB12
5G435CC09
5G435EE40
5G435EE47
5G435HH13
(57)【要約】
【課題】デマルチプレクサ回路またはデマルチプレクサ回路を備え、設計の自由度が高いアクティブマトリクス装置を提供する。
【解決手段】表示装置は、複数の画素を含むアクティブマトリクス基板１０と、ドライバユニット４１とを含む。ドライバユニット４１は、フレキシブル基板５１と、フレキシブル基板に配置された第１配線パターン５２と、フレキシブル基板に支持され、第１配線パターンに接続されたデマルチプレクサ回路５６またはマルチプレクサ回路１５６と、フレキシブル基板に支持され、第１配線パターンに接続されたソースドライバＩＣ５５とを含む。ドライバユニットは表示パネルと接続されており、複数の画素のＴＦＴおよびデマルチプレクサ回路５６またはマルチプレクサ回路１５６のＴＦＴは、互いに異なる半導体を有する。
【選択図】図５
【解決手段】表示装置は、複数の画素を含むアクティブマトリクス基板１０と、ドライバユニット４１とを含む。ドライバユニット４１は、フレキシブル基板５１と、フレキシブル基板に配置された第１配線パターン５２と、フレキシブル基板に支持され、第１配線パターンに接続されたデマルチプレクサ回路５６またはマルチプレクサ回路１５６と、フレキシブル基板に支持され、第１配線パターンに接続されたソースドライバＩＣ５５とを含む。ドライバユニットは表示パネルと接続されており、複数の画素のＴＦＴおよびデマルチプレクサ回路５６またはマルチプレクサ回路１５６のＴＦＴは、互いに異なる半導体を有する。
【選択図】図５
【特許請求の範囲】
【請求項1】
基板と、前記基板に配置された複数の画素と、前記複数の画素に接続された複数のソースバスラインと、前記基板に配置され、複数のソースバスラインと接続された第１基板端子とを含むアクティブマトリクス基板、および
ドライバユニット
を備えたアクティブマトリクス装置であって、
前記ドライバユニットは、
フレキシブル基板と、
前記フレキシブル基板に配置された第１配線パターンと、
前記フレキシブル基板に支持され、前記第１配線パターンに接続されたデマルチプレクサ回路またはマルチプレクサ回路と、
前記フレキシブル基板に配置され、前記第１配線パターンに接続されたソースドライバＩＣと、
前記フレキシブル基板に配置され、前記第１配線パターンと接続された第１出力端子と
を含み、
前記第１出力端子は、前記第１基板端子と接続されており、
前記複数の画素および前記デマルチプレクサ回路またはマルチプレクサ回路は、それぞれＴＦＴを含み、
前記複数の画素のＴＦＴ、および、前記デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、互いに異なる半導体を有する、アクティブマトリクス装置。
ドライバユニット
を備えたアクティブマトリクス装置であって、
前記ドライバユニットは、
フレキシブル基板と、
前記フレキシブル基板に配置された第１配線パターンと、
前記フレキシブル基板に支持され、前記第１配線パターンに接続されたデマルチプレクサ回路またはマルチプレクサ回路と、
前記フレキシブル基板に配置され、前記第１配線パターンに接続されたソースドライバＩＣと、
前記フレキシブル基板に配置され、前記第１配線パターンと接続された第１出力端子と
を含み、
前記第１出力端子は、前記第１基板端子と接続されており、
前記複数の画素および前記デマルチプレクサ回路またはマルチプレクサ回路は、それぞれＴＦＴを含み、
前記複数の画素のＴＦＴ、および、前記デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、互いに異なる半導体を有する、アクティブマトリクス装置。
【請求項2】
前記複数の画素のＴＦＴは、酸化物半導体を有し、
前記デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、ポリシリコンを有する、
請求項１に記載のアクティブマトリクス装置。
前記デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、ポリシリコンを有する、
請求項１に記載のアクティブマトリクス装置。
【請求項3】
前記複数の画素のＴＦＴは、アモルファスシリコンを有し、
前記デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、酸化物半導体またはポリシリコンを有する、
請求項１に記載のアクティブマトリクス装置。
前記デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、酸化物半導体またはポリシリコンを有する、
請求項１に記載のアクティブマトリクス装置。
【請求項4】
前記複数の画素のＴＦＴは、アモルファス酸化物半導体を有し、
前記デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、結晶性酸化物半導体を有する、
請求項１に記載のアクティブマトリクス装置。
前記デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、結晶性酸化物半導体を有する、
請求項１に記載のアクティブマトリクス装置。
【請求項5】
前記ドライバユニットは、前記フレキシブル基板に配置され、前記第１配線パターンに接続された保護回路をさらに含み、前記保護回路は、保護素子を有し、静電気および／または過電圧から前記デマルチプレクサ回路またはマルチプレクサ回路を保護する、請求項１に記載のアクティブマトリクス装置。
【請求項6】
前記アクティブマトリクス基板は、
前記複数の画素に接続された複数のゲートバスラインと、
前記複数のゲートバスラインに接続され、前記複数のソースバスラインと平行に伸びる複数の接続線と、
前記基板に位置し、前記複数の接続線に接続された第２基板端子と
をさらに含み、
前記ドライバユニットは、
前記フレキシブル基板に配置された第２配線パターンと、
前記フレキシブル基板に配置され、前記第２配線パターンに接続されたゲートドライバと、
前記フレキシブル基板に配置され、前記第２配線パターンに接続された第２出力端子と
を含み、
前記第２基板端子は、前記第２出力端子と接続されている、請求項１に記載のアクティブマトリクス装置。
前記複数の画素に接続された複数のゲートバスラインと、
前記複数のゲートバスラインに接続され、前記複数のソースバスラインと平行に伸びる複数の接続線と、
前記基板に位置し、前記複数の接続線に接続された第２基板端子と
をさらに含み、
前記ドライバユニットは、
前記フレキシブル基板に配置された第２配線パターンと、
前記フレキシブル基板に配置され、前記第２配線パターンに接続されたゲートドライバと、
前記フレキシブル基板に配置され、前記第２配線パターンに接続された第２出力端子と
を含み、
前記第２基板端子は、前記第２出力端子と接続されている、請求項１に記載のアクティブマトリクス装置。
【請求項7】
前記アクティブマトリクス基板は、前記複数の画素と重畳して配置されたタッチパネルと、前記基板に配置され、前記タッチパネルに接続された第２基板端子とをさらに含み、
前記ドライバユニットは、
前記フレキシブル基板に配置された第２配線パターンと、
前記フレキシブル基板に支持され、前記第２配線パターンに接続されたタッチパネルコントローラＩＣと、
前記フレキシブル基板に配置され、前記第２配線パターンに接続された第２出力端子と
を含み、
前記第２基板端子は、前記第２出力端子と接続されている、請求項１に記載のアクティブマトリクス装置。
前記ドライバユニットは、
前記フレキシブル基板に配置された第２配線パターンと、
前記フレキシブル基板に支持され、前記第２配線パターンに接続されたタッチパネルコントローラＩＣと、
前記フレキシブル基板に配置され、前記第２配線パターンに接続された第２出力端子と
を含み、
前記第２基板端子は、前記第２出力端子と接続されている、請求項１に記載のアクティブマトリクス装置。
【請求項8】
前記ドライバユニットは、前記第２配線パターンに接続された他のデマルチプレクサ回路または他のマルチプレクサ回路をさらに含む、請求項６に記載のアクティブマトリクス装置。
【請求項9】
前記ドライバユニットは、前記フレキシブル基板において前記ソースドライバＩＣに近接して配置されたＣＲ回路をさらに含み、
前記ＣＲ回路は、キャパシタおよび抵抗器を含み、
前記ソースドライバＩＣは電源回路を含む、請求項１に記載のアクティブマトリクス装置。
前記ＣＲ回路は、キャパシタおよび抵抗器を含み、
前記ソースドライバＩＣは電源回路を含む、請求項１に記載のアクティブマトリクス装置。
【請求項10】
前記フレキシブル基板は、前記第１出力端子が配列されている方向における幅が７０ｍｍより大きい、請求項１に記載のアクティブマトリクス装置。
【請求項11】
前記ドライバユニットは、前記フレキシブル基板に支持されたセンサを更に含む、請求項１に記載のアクティブマトリクス装置。
【請求項12】
前記ドライバユニットは、マトリクス状の検出部を有するセンサ回路を更に有する、請求項１に記載のアクティブマトリクス装置。
【請求項13】
前記アクティブマトリクス基板を含む表示パネルを更に備え、前記表示パネルは、液晶表示パネル、有機ＥＬ表示パネル、マイクロＬＥＤ表示パネル電気泳動表示パネルからなる群から選ばれる１つであり、前記ドライバユニットは、前記デマルチプレクサ回路を含む、請求項１から１２のいずれか１項に記載のアクティブマトリクス装置。
【請求項14】
前記アクティブマトリクス基板を含むセンサパネルを更に備え、前記ドライバユニットは、前記マルチプレクサ回路を含む、請求項１から４のいずれか１項に記載のアクティブマトリクス装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示はアクティブマトリクス装置に関する。
【背景技術】
【0002】
近年、より高精細な画像を表示することが可能な表示装置が求められている。このような表示装置では、画素が高密度に配置され、画素に表示データ信号を印加するための信号線が多数配置されている。信号線は、それぞれドライバＩＣに接続されるため、画素数が増えるほど多くのパッケージ状のドライバＩＣを表示装置のアクティブマトリクス基板に実装する必要がある。
【0003】
しかし、ドライバＩＣの数が増えると、アクティブマトリクス基板上の額縁領域を広くとる必要があり、ドライバＩＣの実装コストが増大するなどの課題が生じる場合がある。このため、ドライバＩＣの機能の一部を、アクティブマトリクス基板に作りこむことが考えられる。例えば、特許文献１は、シリアルにＲＧＢの情報を含む表示データ信号を受け取り、ＲＧＢの情報をパラレルに出力できるデマルチプレクサ回路を備えた表示装置を開示している。
【0004】
また、アクティブマトリクス基板が、指紋センサなど入力装置である場合には、検出の分解能が高まるにつれて、検出する信号の数が増える。このため、アクティブマトリクス基板が入力装置である場合には、検出した信号をマルチプレクサで多重化し、多重化した信号を検出ＩＣで処理することが求められる場合がある。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２００２－３７２７２２号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本開示は、デマルチプレクサまたはマルチプレクサを備え、設計の自由度が高いアクティブマトリクス装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
本開示の実施形態に係るアクティブマトリクス装置は、基板と、前記基板に配置された複数の画素と、前記複数の画素に接続された複数のソースバスラインと、前記基板に配置され、複数のソースバスラインと接続された第１基板端子とを含むアクティブマトリクス基板、および、ドライバユニットを備えた表示装置であって、前記ドライバユニットは、フレキシブル基板と、前記フレキシブル基板に配置された第１配線パターンと、前記フレキシブル基板に支持され、前記第１配線パターンに接続されたデマルチプレクサ回路またはマルチプレクサ回路と、前記フレキシブル基板に配置され、前記第１配線パターンに接続されたソースドライバＩＣと、前記フレキシブル基板に配置され、前記第１配線パターンと接続された第１出力端子とを含み、前記第１出力端子は、前記第１基板端子と接続されており、前記複数の画素および前記デマルチプレクサ回路またはマルチプレクサ回路は、それぞれＴＦＴを含み、前記複数の画素のＴＦＴ、および、前記デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、互いに異なる半導体を有する。
【発明の効果】
【0008】
本開示の一実施形態によれば、デマルチプレクサを備えた低消費電力の表示装置が得られる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
デマルチプレクサ回路は、高速で動作する必要があるため、デマルチプレクサ回路を構成するＴＦＴには高い駆動能力が求められる。このようなＴＦＴは、例えば、ポリシリコン（多結晶シリコン）半導体を用いて構成することが好ましい。このため、デマルチプレクサ回路を含むアクティブマトリクス基板は、ポリシリコンを用いて構成することが好ましい。
【0011】
しかし、アクティブマトリクス基板が表示装置に用いられる場合、一般にポリシリコンは、大きなマザーガラス基板で形成することが難しいため、生産性の点では不利である。また、多結晶シリコンによって構成されるＴＦＴは、一般にオフ時におけるリーク電流が大きい。このため、低消費電力のアクティブマトリクス基板を作製することが難しい。
【0012】
一方、酸化物半導体によって構成されるＴＦＴは、オフ時のリーク電流が小さく、低消費電力の観点では、酸化物半導体は、ポリシリコンよりも優れる。また、大きなマザーガラス基板に酸化物半導体層を形成することが比較的容易である。
【0013】
しかし、酸化物半導体は、一般に駆動能力が低い。このため、デマルチプレクサを構成するためには、ＴＦＴの面積を大きくとる必要があり、デマルチプレクサ回路の面積が大きくなる。このため、アクティブマトリクス基板における非表示領域が大きくなってしまう。
【0014】
アクティブマトリクス基板の表示領域のＴＦＴは酸化物半導体で構成し、デマルチプレクサ回路はポリシリコンで構成することが考えられる。しかし、この場合、半導体を形成する工程が増大し、製造コストが増大することになる。本願発明者はこのような課題に鑑み、新規なアクティブマトリクス装置を想到した。
【0015】
以下、本開示の実施形態を図面に基づいて説明する。本開示は、以下の実施形態に限定されず、本開示の構成を充足する範囲内で、適宜設計変更を行うことが可能である。また、以下の説明において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、実施形態および変形例に記載された各構成は、本開示の要旨を逸脱しない範囲において適宜組み合わされてもよいし、変更されてもよい。説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されていたり、一部の構成部材が省略されていたりする場合がある。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
【0016】
（第１実施形態）
本実施形態のアクティブマトリクス装置は表示装置である。本実施形態の表示装置は、表示パネルと表示パネルを駆動するドライバユニットとを含む。表示パネルは、後述するように画素にＴＦＴを有するアクティブマトリクス基板を備える種々の表示パネルであってよい。例えば、表示パネルは、液晶表示パネル、有機ＥＬ表示パネル、マイクロＬＥＤ表示パネル、電気泳動表示パネル等である。
本実施形態のアクティブマトリクス装置は表示装置である。本実施形態の表示装置は、表示パネルと表示パネルを駆動するドライバユニットとを含む。表示パネルは、後述するように画素にＴＦＴを有するアクティブマトリクス基板を備える種々の表示パネルであってよい。例えば、表示パネルは、液晶表示パネル、有機ＥＬ表示パネル、マイクロＬＥＤ表示パネル、電気泳動表示パネル等である。
【0017】
図１および図２は、本実施形態の表示装置１０１の主要な構成を示す模式的平面図および断面図である。表示装置１０１は、表示装置１０１は、表示パネルに含まれるアクティブマトリクス基板１０と、ドライバユニット４１と、制御基板２０とを備える。本実施形態では、表示パネルは、例えば、液晶表示パネルである。
【0018】
アクティブマトリクス基板１０は、基板１１と、複数のゲートバスラインＧＬと、複数のソースバスラインＳＬと、複数の画素ＰＸとを含む。基板１１は、例えば、ガラスや樹脂などの透光性基板である。ただし、基板１１は、表示パネルの特徴に応じた物性を備えていてもよい。例えば、表示パネルがマイクロＬＥＤ表示パネルである場合には、基板１１上にマイクロＬＥＤが配置されるため、基板１１は透光性を有していなくてもよい。
【0019】
基板１１の表示領域ＤＲに、例えば、ｘ方向に伸びる複数のゲートバスラインＧＬが、ｙ方向に配列されている。また、ｙ方向に伸びる複数のソースバスラインＳＬがｘ方向に配列されている。隣接する一対のゲートバスラインＧＬおよび隣接する一対のソースバスラインＳＬに囲まれる領域に画素ＰＸが配置されている。画素ＰＸはｘ方向およびｙ方向の２次元に配列される。
【0020】
図３は、画素ＰＸの構成を示す模式的な回路図である。画素ＰＸは、画素電極ＰＥとスイッチ素子ＳＷとを含む。スイッチ素子ＳＷは、本実施形態ではＴＦＴである。ＴＦＴのゲートＧがゲートバスラインＧＬに接続され、ソースＳがソースバスラインＳＬに接続されている。ドレインＤは、画素電極ＰＥに接続されている。
【0021】
ＴＦＴは、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含む酸化物半導体を含むことが好ましい。例えば、ＴＦＴは、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体等からなる半導体層を含んでいてもよい。また、酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。
【0022】
また、低コストで表示装置１０１を製造し得るという観点では、ＴＦＴは、アモルファスシリコンを含んでいてもよい。
【0023】
図４に示すように、ソースバスラインＳＬの一端には、第１基板端子１３が配置されている。第１基板端子１３は、後述するようにドライバユニット４１と電気的に接続される。
【0024】
基板１１の表示領域ＤＲの外側である非表示領域にはゲートドライバ１２が配置され、ゲートバスラインＧＬと接続されている。ゲートドライバ１２は、ベアチップ、パッケージ化されたＩＣ等であってもよいし、アクティブマトリクス基板１０にスイッチ素子ＳＷと同様モノリシックに形成されていてもよい。
【0025】
図５はドライバユニット４１の模式的な平面図である。ドライバユニット４１は、フレキシブル基板５１と、第１配線パターン５２と、第１入力端子５３と、第１出力端子５４と、ソースドライバＩＣ５５と、デマルチプレクサ回路５６とを含む。ドライバユニット４１は、制御基板２０とアクティブマトリクス基板１０とを接続する配線として機能するともに、アクティブマトリクス基板１０を駆動するドライバを支持する領域を提供する。本実施形態では、表示装置１０１は４つのドライバユニット４１を備えており、各ドライバユニットは１つのソースドライバＩＣ５５と、１つのデマルチプレクサ回路５６とを含んでいる。
【0026】
フレキシブル基板５１は、可撓性および絶縁性を有する支持体である。例えば、フレキシブル基板５１はポリイミドフィルムなど、フレキシブルプリント配線基板（ＦＰＣ）に用いられる樹脂材料によって構成されている。例えばフレキシブル基板５１は矩形形状を有している。フレキシブル基板５１の幅は、例えば汎用のＣＯＦテープの幅である７０ｍｍであってもよい。
【0027】
フレキシブル基板５１には、第１配線パターン５２が配置されている。また、第１入力端子５３および第１出力端子５４が、フレキシブル基板５１は矩形を構成する一対の辺５１ｃ、５１ｄにそれぞれ隣接して配置されている。また、第１入力端子５３および第１出力端子５４は第１配線パターン５２に接続されている。第１入力端子５３および第１出力端子５４はドライバユニット４１を外部の回路と接続するための端子である。第１出力端子５４は、第１配線パターン５２と第１入力端子５３および第１出力端子５４とは、同じ材料で構成されていてもよいし、また、同じ材料で一体的に形成されていてもよい。あるいは、第１配線パターン５２と第１入力端子５３および第１出力端子５４とは、異なる材料で構成されていてもよい。
【0028】
ソースドライバＩＣ５５は、第１配線パターン５２に接続されており、第１入力端子５３から表示データ信号を受け取り、画素ごとのＲＧＢ信号を生成する。このＲＧＢ信号は１つの画素を構成する３つのサブ画素に印加されるＲ、Ｇ、Ｂ、のデータをシリアルに含む。ソースドライバＩＣ５５から出力される画素ごとのＲＧＢ信号の数は、例えば、９６０～１４４０である。
【0029】
ソースドライバＩＣ５５は、回路規模が大きいという観点から、単結晶シリコン半導体を用いて構成されていることが好ましく、ベアチップ、パッケージ化されたＩＣ等であることが好ましい。ソースドライバＩＣ５５は、フリップチップボンディング、半田などによって第１配線パターン５２に接続されている。
【0030】
デマルチプレクサ回路５６は、フレキシブル基板５１にモノリシックに形成され、第１配線パターン５２に接続されている。デマルチプレクサ回路５６は、ソースドライバＩＣ５５から出力された画素ごとのＲＧＢ信号を受け取り、ＲＧＢの３つのサブ画素に印加する表示信号を生成する。図６はデマルチプレクサ回路５６の構成例を示す回路図の一部を示す。デマルチプレクサ回路５６は、白色を構成する１つの画素に対してＴＦＴ５６Ａ、ＴＦＴ５６ＢおよびＴＦＴ５６Ｃを含み、例えば、ＴＦＴ５６Ａ、５６Ｂ、５６ＣのソースにＲＧＢ信号が印加される。ＴＦＴ５６Ａ、５６Ｂ、５６Ｃのゲートには駆動線ＤＬ１、ＤＬ２、ＤＬ３が接続されており、駆動線にＤＬ１、ＤＬ２、ＤＬ３が印加されるタイミングで、ＴＦＴ５６Ａ、５６Ｂ、５６Ｃがオンになり、各ＴＦＴのドレインからＲ、Ｇ、Ｂの表示信号がパラレルに出力される。
【0031】
デマルチプレクサ回路５６は、フレキシブル基板５１にモノリシックに形成され、第１配線パターン５２に接続されている。デマルチプレクサ回路５６を構成しているＴＦＴ５６Ａ、５６Ｂ、５６Ｃを含むＴＦＴはポリシリコンを有することが好ましい。ポリシリコンは電子移動度が高いという特徴を備えているため、ポリシリコン半導体層を有するＴＦＴは高速動作が可能であり、また、駆動能力も高い。したがって、デマルチプレクサ回路５６は、Ｒ、Ｇ、Ｂの表示信号を高速に生成することができる。また、画素電極ＰＥを充電する十分な電流を流すことが可能である。画素ＰＸのＴＦＴがアモルファスシリコンを有している場合には、ＴＦＴ５６Ａ、５６Ｂ、５６Ｃを含むＴＦＴは、ポリシリコンまたは酸化物半導体を有していることが好ましい。
【0032】
また、デマルチプレクサ回路５６を構成しているＴＦＴは、画素ＰＸのＴＦＴと、組成および／または結晶性が異なる酸化物半導体で構成されていてもよい。例えば、画素ＰＸのＴＦＴを低移動度の酸化物半導体で構成し、デマルチプレクサ回路５６を構成しているＴＦＴを高移動度の酸化物半導体で構成してもよい。より具体的には、画素ＰＸのＴＦＴをアモルファス酸化物半導体で構成し、デマルチプレクサ回路５６を構成しているＴＦＴを結晶性の酸化物半導体で構成してもよい。アモルファス酸化物半導体は低コストで形成することができるため、形成領域が広い画素ＰＸのＴＦＴをアモルファス酸化物半導体で構成することによって、デマルチプレクサ回路５６に求められる処理速度を落とさずに表示装置の製造コストを低減することができる。
【0033】
制御基板２０は、例えば、基板２１と、基板２１に配置されたタイミングコントローラＩＣ２２および制御基板端子２３とを含む。タイミングコントローラＩＣ２２は、表示装置１０１が搭載される機器のＣＰＵなどを含む演算装置から映像信号を受け取り、表示データ信号を生成し、制御基板端子２３から出力する。ドライバユニット４１の第１入力端子５３が制御基板端子２３と接続されることによって、表示データ信号が、ドライバユニット４１に入力される。
【0034】
図７は、ドライバユニット４１の断面構造の一例を示す模式図である。ドライバユニット４１は、フレキシブル基板５１上に半導体製造技術を用いて作製することができる。ドライバユニット４１は、例えば、ベースコート層６１、半導体層６２、ゲート絶縁膜６３、ゲート電極６４、層間絶縁膜６５、金属層６６および保護膜６７を有する。
【0035】
ベースコート層６１は絶縁性を有しており、フレキシブル基板５１上に配置されている。ベースコート層６１上に半導体層６２が配置される。
【0036】
半導体層６２は前述したようにポリシリコンで構成されていることが好ましい。半導体層６２がポリシリコンで構成されている限り、半導体層６２は種々の形成方法によって形成することができる。フレキシブル基板５１に半導体層６２を直接形成する場合には、アモルファスシリコンをベースコート層６１上に形成し、レーザアニールを用いてアモルファスシリコンを多結晶化させることができる。このようにして形成されたポリシリコンは、低温ポリシリコン（ＬＴＰＳ）と呼ばれことがある。あるいは、別の基板上に高温で形成したポリシリコン薄膜をベースコート層６１上に貼り付けてもよい。
【0037】
ゲート絶縁膜６３は、半導体層６２を覆ってベースコート層６１上に配置されている。ゲート電極６４は、半導体層６２の上方であってゲート絶縁膜６３上に配置されている。さらに層間絶縁膜６５が、ゲート電極６４を覆ってゲート絶縁膜６３上に配置されている。層間絶縁膜６５上には金属層６６が配置されている。金属層６６を覆って層間絶縁膜６５上に保護膜６７が配置される。保護膜６７には、開口６７ｅ、６７ｆ、６７ｇが設けられており、開口から金属層６６が露出している。開口６７ｅはフレキシブル基板５１の辺５１ｄに近接し、開口６７ｇは辺５１ｃに近接している。
【0038】
金属層６６はパターニングされており、層間絶縁膜６５およびゲート絶縁膜６３に設けられたコンタクトホールを介して半導体層６２に接続されている。また、図７に示す形態では、金属層６６は、第１配線パターン５２、第１入力端子５３および第１出力端子５４を一体的に構成している。具体的には、金属層６６のうち、保護膜６７の開口６７ｅから露出した部分が、第１出力端子５４を構成し、保護膜６７の開口６７ｇから露出した部分が第１入力端子５３を構成している。また、金属層６６のうち、開口６７ｅおよび開口６７ｇから露出した部分の間に、第１配線パターン５２を構成している。金属層６６のうち開口６７ｆから露出した部分、第１配線パターン５２の一部にソースドライバＩＣ５５が接続されている。
【0039】
ゲート電極６４、ゲート絶縁膜６３および半導体層６２は、ＴＦＴ５６Ａ、５６Ｂ、５６ＣなどのＴＦＴを構成し、複数のＴＦＴでデマルチプレクサ回路５６を構成している。
ドライバユニット４１がこのような構造を有することによって、ドライバユニット４１は、モノリシックなデマルチプレクサ回路５６と、ディスクリートなソースドライバＩＣ５５を含むことができる。
ドライバユニット４１がこのような構造を有することによって、ドライバユニット４１は、モノリシックなデマルチプレクサ回路５６と、ディスクリートなソースドライバＩＣ５５を含むことができる。
【0040】
図８Ａは、第１出力端子５４近傍の平面図であり、図８Ｂは、図８ＡのＡ－Ａ線における模式的な断面図である。上述したように、金属層６６がストライプ状にパターニングされることによって第１出力端子５４を構成している。第１出力端子５４の間には、保護膜６７が配置されている。第１出力端子５４と第１基板端子１３とを圧着によって接合可能なように、第１出力端子５４と、第１出力端子５４間の保護膜６７の高さは、概ね一致していることが好ましい。例えば、金属層６６の厚さよりも大きい厚さの保護膜６７を、金属層６６を覆って層間絶縁膜６５上に形成し、さらにレジスト層を保護膜６７の段差を埋めるように形成した後、エッチバックによってレジスト層および保護膜６７の一部を除去してもよい。
【0041】
図８Ｃに示すように、第１出力端子５４と、第１出力端子５４間の保護膜６７との間に空隙が設けられていてもよい。また、図８Ｄに示すように、第１出力端子５４と、第１出力端子５４間の保護膜６７の高さをできるだけ等しくするために、第１出力端子５４間にゲート電極６４と同じ材料からなり、同じ工程で形成可能なスペーサ層６９を配置してもよい。第１入力端子５３も同様の構造で構成してもよい。
【0042】
また、第１出力端子５４の配置は図５に示す例に限られない。図９に示すように、例えば、第１出力端子５４のピッチを狭くするために、第１出力端子５４Ａと第１出力端子５４Ｂとを、平面視において、千鳥状に配置してもよい。第１出力端子５４Ａおよび第１出力端子５４Ｂは例えば金属層６６で形成することができる。
【0043】
この場合、第１出力端子５４Ａと接続される第１配線パターン５２Ａ、および、第１出力端子５４Ｂと接続される第１配線パターン５２Ｂを、金属層６６以外の材料によって形成してもよい。例えば、第１配線パターン５２Ａを、ゲート電極６４と同じ材料および同じ工程で形成してもよく、第１配線パターン５２Ｂを、金属層６６およびゲート電極６４とは異なる材料および異なる工程で形成してもよい。あるいは、第１配線パターン５２Ｂを金属層６６およびゲート電極６４とは異なる材料および異なる工程で形成してもよい。
【0044】
第１出力端子５４Ａと第１配線パターン５２Ａ、ならびに、第１出力端子５４Ｂと第１配線パターン５２Ｂとは、介在する層間絶縁膜６５などにそれぞれコンタクトホールを形成して接続することができる。このような構造によって、第１配線パターン５２Ａおよび第１配線パターン５２Ｂを異なる高さに配置することができ、配線の密度を高めることが可能である。
【0045】
ドライバユニット４１は、支持基板としてフレキシブル基板５１を含むため、図２に示すように、ドライバユニット４１は曲げた状態で表示装置１０１に配置され得る。具体的には、制御基板２０がアクティブマトリクス基板１０の裏側に位置するようにドライバユニット４１を曲げてもよい。この場合、断面視において、ドライバユニット４１の曲率半径が小さく部分には大きなストレスがかかり得る。このため、図７に示すように、使用状態において、曲率半径が小さくなる領域において、例えば、ベースコート層６１、ゲート絶縁膜６３および層間絶縁膜６５の一部を除去し、有機絶縁膜６８で充填してもよい。これにより、柔軟性に乏しい無機絶縁材料からなる構成要素に亀裂が入るのを抑制することが可能となる。
【0046】
表示装置１０１によれば、デマルチプレクサ回路５６は、ドライバユニット４１のフレキシブル基板５１に配置されている。このため、画素ＰＸのＴＦＴと、デマルチプレクサ回路のＴＦＴとを、それぞれ求められる性能に応じて異なる半導体で構成でき、設計の自由度を確保することができる。具体的には、表示装置１０１によれば、画素ＰＸをスイッチングするＴＦＴが酸化物半導体によって構成されており、ＴＦＴがオフ状態であるときのリーク電流が小さい。このため、１フレーム期間中に画素の駆動を休止させても画素容量がリークによって低下することが抑制される。よって駆動周波数を低くしも、画素容量の低下によるフリッカが生じにくく、低消費電力の表示装置が実現し得る。画素ＰＸのＴＦＴがアモルファスシリコンで構成されている場合には、低コストの表示装置が実現し得る。
【0047】
一方、ドライバユニット４１のデマルチプレクサ回路５６を構成するＴＦＴは、電子移動度の高いポリシリコンによって構成されている。このため、高速かつ高い駆動能力でＴＦＴをオン／オフすることが可能である。このデマルチプレクサ回路５６は、フレキシブル基板上に形成されており、アクティブマトリクス基板とは独立して製造することができる。このため、アクティブマトリクス基板の製造時に異なる２つの半導体層を形成する必要がなく、製造工程の短縮や製造コストの低減し、２種類の半導体特性を生かした表示装置を実現することができる。
【0048】
また、ドライバユニット４１は、フレキシブル基板５１上に形成されたソースドライバＩＣ５５とデマルチプレクサ回路５６とを含む。このため、ドライバをアクティブマトリクス基板１０に配置するスペースを省略することができ、アクティブマトリクス基板の非表示領域および表示パネルの額縁領域を小さくすることができる。
【0049】
さらに、デマルチプレクサ回路５６をモノリシックにフレキシブル基板５１に形成することによって、デマルチプレクサ回路５６とフレキシブル基板５１の第１配線パターン５２とを半田やフリップチップボンディングで接続する必要がなくなる。また、ソースドライバＩＣ５５から出力すべき信号の数を減らせるため、ソースドライバＩＣ５５の端子を減らし、ソースドライバＩＣ５５と第１配線パターン５２とを半田やフリップチップボンディングで接続する箇所を少なくすることができる。
【0050】
さらにドライバユニット４１が、１つのソースドライバＩＣ５５と１つのデマルチプレクサ回路５６とを含むことによって、ドライバユニット４１をソースドライバＩＣ５５に対応したモジュールとして扱うことができる。このため、ドライバユニット４１は、種々の画素数の表示装置に対応した汎用部品としてとても有効である。
【0051】
（第２実施形態）
図１０は、本実施形態の表示装置のドライバユニット４２の模式的平面図である。本実施形態の表示装置は、ドライバユニットに保護回路が設けられている点で第１の実施形態の表示装置１０１と異なる。
図１０は、本実施形態の表示装置のドライバユニット４２の模式的平面図である。本実施形態の表示装置は、ドライバユニットに保護回路が設けられている点で第１の実施形態の表示装置１０１と異なる。
【0052】
ドライバユニット４２は、例えば、第１配線パターン５２に接続された保護回路７０を備えている。保護回路７０は、第１配線パターン５２によって形成される回路において、デマルチプレクサ回路５６とソースドライバＩＣ５５との間に接続されている。しかし、保護回路７０は、第１配線パターン５２によって形成される回路において、第１入力端子５３とソースドライバＩＣ５５との間に接続されていてもよいし、デマルチプレクサ回路５６と第１出力端子５４との間に接続されていてもよい。
【0053】
保護回路７０は、デマルチプレクサ回路５６を静電気および／または過電圧から保護する。このために保護回路７０は保護素子を含む。保護素子は、例えば、ＴＶＳダイオードなどのツェナーダイオードであり、ポリシリコンを含む。保護回路７０は、デマルチプレクサ回路５６と同様、フレキシブル基板５１の上にモノリシックに作製されていることが好ましい。
【0054】
本実施形態の表示装置によれば、ドライバユニット４２は保護回路７０を含む。したがって、ソースドライバＩＣ５５をフレキシブル基板５１に実装する際などに静電気や過電圧によってデマルチプレクサ回路５６が破壊することが抑制される。
【0055】
（第３実施形態）
図１１は、本実施形態の表示装置のドライバユニット４３の模式的平面図である。本実施形態の表示装置は、ドライバユニット４３がゲートドライバを更に備えている点で第１の実施形態の表示装置１０１のドライバユニット４１と異なる。
図１１は、本実施形態の表示装置のドライバユニット４３の模式的平面図である。本実施形態の表示装置は、ドライバユニット４３がゲートドライバを更に備えている点で第１の実施形態の表示装置１０１のドライバユニット４１と異なる。
【0056】
ドライバユニット４３は、第１実施形態のドライバユニット４１の構成に加えて、第２配線パターン７２と、第２入力端子７３と、第２出力端子７４と、ゲートドライバ７５とをさらに含む。
【0057】
第２配線パターン７２がフレキシブル基板５１に配置されている。また、第２入力端子７３および第２出力端子７４が、フレキシブル基板５１の辺５１ｃ、５１ｄにそれぞれ配置されている。第２入力端子７３および第２出力端子７４は第２配線パターン７２に接続されている。
【0058】
ゲートドライバ７５は、第２配線パターン７２に接続されている。ゲートドライバ７５は、ベアチップ、パッケージ化されたＩＣ等であってもよいし、デマルチプレクサ回路５６と同様、フレキシブル基板５１にモノリシックに形成されていてもよい。
図１２に示すように、本実施形態の表示装置のアクティブマトリクス基板１０’は、複数の接続ラインＣＬと第２基板端子１４とをさらに備えており、非表示領域にゲートドライバを備えていない。複数の接続ラインＣＬは、ソースバスラインＳＬと平行に伸びており、各接続ラインＣＬは、ゲートバスラインＧＬの１つの接続されている。
図１２に示すように、本実施形態の表示装置のアクティブマトリクス基板１０’は、複数の接続ラインＣＬと第２基板端子１４とをさらに備えており、非表示領域にゲートドライバを備えていない。複数の接続ラインＣＬは、ソースバスラインＳＬと平行に伸びており、各接続ラインＣＬは、ゲートバスラインＧＬの１つの接続されている。
【0059】
第２基板端子１４は、第１基板端子１３に隣接して配置されており、接続ラインＣＬと接続されている。また、第２基板端子１４は、ドライバユニット４３の第２出力端子７４と接続される。
【0060】
本実施形態の表示装置によれば、ゲートドライバがドライバユニット４３に形成されている。これによって、アクティブマトリクス基板１０’の非表示領域をより小さくして、表示装置の額縁領域を小さくすることができる。
【0061】
（第４実施形態）
図１３は、本実施形態の表示装置のドライバユニット４４の模式的平面図である。本実施形態の表示装置は、インセルタッチパネル型表示装置である。本実施形態の表示装置は、アクティブマトリクス基板がインセルタッチパネルを含み、ドライバユニット４４がタッチパネルドライバを更に備えている点で第１の実施形態の表示装置１０１のドライバユニット４１と異なる。
図１３は、本実施形態の表示装置のドライバユニット４４の模式的平面図である。本実施形態の表示装置は、インセルタッチパネル型表示装置である。本実施形態の表示装置は、アクティブマトリクス基板がインセルタッチパネルを含み、ドライバユニット４４がタッチパネルドライバを更に備えている点で第１の実施形態の表示装置１０１のドライバユニット４１と異なる。
【0062】
ドライバユニット４４は、第１実施形態のドライバユニット４１の構成に加えて、第２配線パターン７２’と、第２入力端子７３’と、第２出力端子７４’と、タッチパネルコントローラＩＣ８５とをさらに含む。
【0063】
第２配線パターン７２’はフレキシブル基板５１に配置されている。また、第２入力端子７３’および第２出力端子７４’が、フレキシブル基板５１の辺５１ｃ、５１ｄにそれぞれ配置されている。第２入力端子７３’および第２出力端子７４’は第２配線パターン７２’に接続されている。
【0064】
タッチパネルコントローラＩＣ８５は、第２配線パターン７２’に接続されている。タッチパネルコントローラＩＣ８５は、ベアチップ、パッケージ化されたＩＣ等であり、フリップチップボンディング、半田などによって第２配線パターン７２’に接続されている。タッチパネルコントローラＩＣ８５は、インセルタッチパネルに適合している。第２出力端子７４’は、図示しないアクティブマトリクス基板がインセルタッチパネルの配線に接続された端子と、接続されている。
図１４は、本実施形態のアクティブマトリクス基板１０’’は、基板１１にそれぞれ配置された、複数の画素ＰＸと重畳して配置されたタッチパネルＴＰと、タッチパネルＴＰに接続された第２基板端子１４’とをさらに含む。
タッチパネルＴＰは、例えば、自己容量型であり、複数のタッチセンサ電極ＴＸと、複数のタッチ配線ＴＬとを含む。各タッチセンサ電極ＴＸは、例えば複数の画素ＰＸにまたがって配置され、複数のタッチセンサ電極ＴＸは、ｘ方向およびｙ方向の２次元に配列されている。タッチセンサ電極ＴＸは表示装置の共通電極を兼ねていてもよい。
タッチ配線ＴＬは、ｙ方向に伸びており、一端がタッチセンサ電極ＴＸに接続され、他端が、第２基板端子１４’に接続されている。第２基板端子１４’は、第１基板端子１３に隣接して配置されている。また、第２基板端子１４は、ドライバユニット４３の第２出力端子７４’と接続される。
図１４は、本実施形態のアクティブマトリクス基板１０’’は、基板１１にそれぞれ配置された、複数の画素ＰＸと重畳して配置されたタッチパネルＴＰと、タッチパネルＴＰに接続された第２基板端子１４’とをさらに含む。
タッチパネルＴＰは、例えば、自己容量型であり、複数のタッチセンサ電極ＴＸと、複数のタッチ配線ＴＬとを含む。各タッチセンサ電極ＴＸは、例えば複数の画素ＰＸにまたがって配置され、複数のタッチセンサ電極ＴＸは、ｘ方向およびｙ方向の２次元に配列されている。タッチセンサ電極ＴＸは表示装置の共通電極を兼ねていてもよい。
タッチ配線ＴＬは、ｙ方向に伸びており、一端がタッチセンサ電極ＴＸに接続され、他端が、第２基板端子１４’に接続されている。第２基板端子１４’は、第１基板端子１３に隣接して配置されている。また、第２基板端子１４は、ドライバユニット４３の第２出力端子７４’と接続される。
【0065】
本実施形態の表示装置によれば、タッチパネルコントローラＩＣ８５がドライバユニット４３に形成されている。これによって、タッチパネルコントローラＩＣ８５をアクティブマトリクス基板１０’に接続するフレキシブル基板を必要としてないため、部品点数の削減および製造工程の短縮を図ることができる。
【0066】
図１５に示すように、本実施形態の表示装置において、ドライバユニット４４は、タッチパネル用のデマルチプレクサ回路８６をさらに含んでいてもよい。例えば、デマルチプレクサ回路８６は１つの駆動信号を受け取り、複数の駆動電極に逐次駆動信号を印加する。デマルチプレクサ回路８６は、フレキシブル基板５１にモノリシックに形成されていることが好ましい。また、デマルチプレクサ回路８６はポリシリコンを含むＴＦＴによって構成されていることが好ましい。
【0067】
デマルチプレクサ回路８６を備えることによって、タッチパネルコントローラＩＣ８５から信号を出力するための端子の数を減らすことができる。
【0068】
（第５実施形態）
図１６は、本実施形態の表示装置のドライバユニット４５の模式的平面図である。本実施形態の表示装置は、ドライバユニット４５がＣＲ回路７７を更に備え、ソースドライバＩＣが電源回路を含んでいる点で第１実施形態の表示装置１０１のドライバユニット４１と異なる。
図１６は、本実施形態の表示装置のドライバユニット４５の模式的平面図である。本実施形態の表示装置は、ドライバユニット４５がＣＲ回路７７を更に備え、ソースドライバＩＣが電源回路を含んでいる点で第１実施形態の表示装置１０１のドライバユニット４１と異なる。
【0069】
ソースドライバＩＣ５５’は、例えば、ソースバスラインＳＬ、ゲートバスラインＧＬ、対向電極等、アクティブマトリクス基板１０に印加する信号を生成するため電源回路を含んでいる。ＣＲ回路７７は、第１配線パターン５２に接続され、第１配線パターン５２を介してソースドライバＩＣ５５’の電源回路と接続される。ＣＲ回路７７は、抵抗器およびキャパシタ等の受動素子を含んでおり、ソースドライバＩＣ５５’に近接して配置されている。
【0070】
ソースドライバＩＣ５５’が電源回路を含み、ＣＲ回路７７がソースドライバＩＣ５５’に近接して配置されることによって、ＣＲ回路７７とソースドライバＩＣ５５’の電源回路との間に生じ得る寄生容量を小さくすることができ、電源回路の動作を安定させることができる。
【0071】
（第６実施形態）
図１７は、本実施形態の表示装置１０６の主要な構成を示す模式的平面図および断面図である。本実施形態の表示装置は、ドライバユニット４６において、１つのフレキシブル基板５１’に複数のソースドライバＩＣおよび複数のデマルチプレクサ回路５６が配置されている点で第１実施形態の表示装置１０１と異なる。図１７に示す例では、ドライバユニット４６では、４つのソースドライバＩＣ５５が１つのフレキシブル基板５１’に実装されている。しかし実装されるソースドライバＩＣの数は２以上であれば、いくつであってもよい。フレキシブル基板５１’、例えば、アクティブマトリクス基板１０の表示領域ＤＲの横幅とほぼ等しい幅を有している。
図１７は、本実施形態の表示装置１０６の主要な構成を示す模式的平面図および断面図である。本実施形態の表示装置は、ドライバユニット４６において、１つのフレキシブル基板５１’に複数のソースドライバＩＣおよび複数のデマルチプレクサ回路５６が配置されている点で第１実施形態の表示装置１０１と異なる。図１７に示す例では、ドライバユニット４６では、４つのソースドライバＩＣ５５が１つのフレキシブル基板５１’に実装されている。しかし実装されるソースドライバＩＣの数は２以上であれば、いくつであってもよい。フレキシブル基板５１’、例えば、アクティブマトリクス基板１０の表示領域ＤＲの横幅とほぼ等しい幅を有している。
【0072】
本実施形態では、ドライバユニット４６は、ソースドライバＩＣ５５の数に対応した４つの独立したデマルチプレクサ回路５６を備えている。しかし、ドライバユニット４６は、ソースドライバＩＣ５５の数よりも少ないデマルチプレクサ回路を備えていてもよい。
【0073】
本実施形態の表示装置によれば、接続すべきドライバユニット４６の数が減少するため、部品点数の削減および実装工程の削減を図ることができる。
【0074】
また、フレキシブル基板５１’の幅が広くなることによって表示パネルを駆動するための他の配線や部品を実装するスペースも増え、表示装置の設計の自由度をより高めることができる。例えば、表示装置が有機ＥＬパネルを備えている場合、発光層に電圧を印加するための配線の配置が重要となる。図１８に示すように表示装置１０６’によれば、発光層に電圧を印加するための配線７８は、幅の広いフレキシブル基板５１’に比較的自由に配置できる。このため、例えば、配線７８の長さができるだけ短くなるように配線７８の位置を設計することによって、配線７８の抵抗を小さくすることが可能である。
【0075】
（第７実施形態）
図１９は、本実施形態の表示装置のドライバユニット４７の模式的平面図である。本実施形態の表示装置は、ドライバユニット４７が、入出力端子７９と、センサ回路８０とを更に備えている点で第１実施形態の表示装置１０１のドライバユニット４１と異なる。
図１９は、本実施形態の表示装置のドライバユニット４７の模式的平面図である。本実施形態の表示装置は、ドライバユニット４７が、入出力端子７９と、センサ回路８０とを更に備えている点で第１実施形態の表示装置１０１のドライバユニット４１と異なる。
【0076】
入出力端子７９は例えばフレキシブル基板５１の辺５１ｃに近接して配置される。センサ回路８０は、少なくとも１つのセンサ素子を含み、フレキシブル基板５１に配置され、入出力端子７９と接続されている。
【0077】
センサ素子は、例えば、温度センサ、フォトダイオードなどである。センサ回路８０は、フレキシブル基板５１にモノリシックに形成されていてもよいし、ベアチップ、パッケージ化されたＩＣであり、フレキシブル基板５１に半田やフリップチップボンディングなどで実装されていてもよい。
【0078】
本実施形態の表示装置によれば、ドライバユニット４７がセンサ回路８０を含んでいるため、別途センサ回路を実装する必要がなく、部品点数の削減および実装工程の削減を図ることができる。
【0079】
（第８実施形態）
図２０および図２１は、本実施形態の表示装置１０８の主要な構成を示す模式的平面図および断面図である。本実施形態の表示装置は、ドライバユニット４８がマトリクス状のセンサ回路８１を備えている点で第１実施形態の表示装置１０１と異なる。
図２０および図２１は、本実施形態の表示装置１０８の主要な構成を示す模式的平面図および断面図である。本実施形態の表示装置は、ドライバユニット４８がマトリクス状のセンサ回路８１を備えている点で第１実施形態の表示装置１０１と異なる。
【0080】
マトリクス状のセンサ回路８１は、例えば、タッチパネル回路、指紋センサ回路や、圧力センサ回路である。例えば、センサ回路８１は、フレキシブル基板８２に配置されたｘ方向に伸びる複数の配線とｙ方向に伸びる複数の配線とを備え、容量の変化によりｘｙ座標を検出する静電容量式のタッチパネルであってもよい。また、センサ回路８１は、圧力検出素子などがｘ方向およびｙ方向の２次元に配置された構造を備えていてもよい。
ドライバユニット４８は、例えば、デマルチプレクサ回路５６とソースドライバＩＣ５５との間に空間が設けられたフレキシブル基板５１’’を備えている。センサ回路８１は、フレキシブル基板５１’’において、デマルチプレクサ回路５６とソースドライバＩＣ５５との間に配置されている。
ドライバユニット４８は、例えば、デマルチプレクサ回路５６とソースドライバＩＣ５５との間に空間が設けられたフレキシブル基板５１’’を備えている。センサ回路８１は、フレキシブル基板５１’’において、デマルチプレクサ回路５６とソースドライバＩＣ５５との間に配置されている。
【0081】
図２０に示すように、フレキシブル基板５１’’を折り曲げて配置することによって、平面視において、センサ回路８１がアクティブマトリクス基板１０の表示領域ＤＲと重なるように配置することができる。これにより、表示パネルに手指を押しつけることによって指紋のパターンを検出したり、手指の接触圧力を検出することができる。
【0082】
本実施形態の表示装置によれば、ドライバユニット４８がセンサ回路８１を含んでいるため、別途センサ回路を実装する必要がなく、部品点数の削減および実装工程の削減を図ることができる。
【0083】
（第９実施形態）
本実施形態のアクティブマトリクス装置は、指紋センサなどのセンサ装置である。上述したように、アクティブマトリクス装置が入力装置である場合、センサの分解能が高くなるほど、センサであるアクティブマトリクス基板には多数の検出用配線が配置される。このため、複数の検出用配線から出力される検出信号を、マルチプレクサ回路によって多重化し、アクティブマトリクス基板に接続される検出ＩＣの端子の数を検出用配線の数よりも減らす。
図２２は、本実施形態のセンサ装置１０９の主要な構成を示す模式的平面図である。センサ装置１０９は、アクティブマトリクス基板１１０と、ドライバユニット４９と、制御基板１２０とを備える。アクティブマトリクス基板１１０は対向基板とでセンサパネルを構成している。
本実施形態のアクティブマトリクス装置は、指紋センサなどのセンサ装置である。上述したように、アクティブマトリクス装置が入力装置である場合、センサの分解能が高くなるほど、センサであるアクティブマトリクス基板には多数の検出用配線が配置される。このため、複数の検出用配線から出力される検出信号を、マルチプレクサ回路によって多重化し、アクティブマトリクス基板に接続される検出ＩＣの端子の数を検出用配線の数よりも減らす。
図２２は、本実施形態のセンサ装置１０９の主要な構成を示す模式的平面図である。センサ装置１０９は、アクティブマトリクス基板１１０と、ドライバユニット４９と、制御基板１２０とを備える。アクティブマトリクス基板１１０は対向基板とでセンサパネルを構成している。
【0084】
アクティブマトリクス基板１１０は、基板１１と、複数のゲートバスラインＧＬと、複数のソースバスラインＳＬと、複数の画素ＰＸとを含む。各画素ＰＸは、図３を参照して第１実施形態で説明したように、画素電極ＰＥとスイッチ素子ＳＷとを含む。スイッチ素子ＳＷは、ＴＦＴである。ＴＦＴのゲートＧがゲートバスラインＧＬに接続され、ソースＳがソースバスラインＳＬに接続されている。ドレインＤは、画素電極ＰＥに接続されている。
【0085】
ＴＦＴは、例えば、低コストでアクティブマトリクス基板１１０を製造することが可能であるという観点から、アモルファスシリコンを有することが好ましい。第１実施形態で説明したように、他の観点から画素ＰＸのＴＦＴの半導体材料を選択してもよい。
【0086】
画素電極ＰＥは、本実施形態では、自己容量方式で静電容量を検出するセンサ電極である。手指をセンサ装置１０９に接触させた場合、画素電極ＰＥは、接触した手指の指紋の凹凸による静電容量の変化を検出する。ソースバスラインＳＬの一端には、図４と同様、第１基板端子１３が配置されている。第１基板端子１３は、後述するようにドライバユニット４９と電気的に接続される。
図２３はドライバユニット４９の模式的な平面図である。ドライバユニット４９は、フレキシブル基板１５１と、第１配線パターン１５２と、第１入力端子１５３と、第１出力端子１５４と、検出ＩＣ１５５と、マルチプレクサ回路１５６とを含む。
図２３はドライバユニット４９の模式的な平面図である。ドライバユニット４９は、フレキシブル基板１５１と、第１配線パターン１５２と、第１入力端子１５３と、第１出力端子１５４と、検出ＩＣ１５５と、マルチプレクサ回路１５６とを含む。
【0087】
フレキシブル基板１５１には、第１配線パターン１５２が配置されている。また、第１入力端子１５３および第１出力端子１５４が、フレキシブル基板１５１に配置されている。第１入力端子１５３および第１出力端子１５４は第１配線パターン１５２に接続されている。検出ＩＣ１５５は、第１配線パターン１５２に接続されている。
【0088】
第１実施形態と同様、マルチプレクサ回路１５６は、フレキシブル基板１５１にモノリシックに形成されている。第１配線パターン１５２に接続されているマルチプレクサ回路１５６を構成しているＴＦＴは、例えば、酸化物半導体またはポリシリコンを有することが好ましい。第１実施形態で説明したように、他の観点からマルチプレクサ回路１５６を構成しているＴＦＴの半導体材料を選択してもよい。
【0089】
制御基板１２０は、センサコントローラＩＣ１２２を含み、フレキシブル基板１５１の第１入力端子１５３に接続されている。
【0090】
本実施形態によれば、画素ＰＸのＴＦＴをアモルファスシリコンで構成し、マルチプレクサ回路１５６のＴＦＴをポリシリコンまたは酸化物半導体で構成することによって、製造コストを抑制し、高速検出が可能なセンサ装置１０９を実現することが可能である。また、第１実施形態と同様、マルチプレクサ回路１５６をモノリシックにフレキシブル基板１５１に形成することによって、マルチプレクサ回路１５６とフレキシブル基板１５１の第１配線パターン１５２とを半田やフリップチップボンディングで接続する必要がなくなる。また、マルチプレクサ回路１５６によって検出信号が多重化されるため、検出ＩＣ１５５の端子を減らし、検出ＩＣ１５５と第１配線パターン１５２とを半田やフリップチップボンディングで接続する箇所を少なくすることができる。
【0091】
（他の形態）
本開示のアクティブマトリクス装置は、上記実施形態に限られない。上記各実施形態で説明した表示装置に種々の改変がなされてもよい。また、本開示の障子装置は上記各実施形態を組み合わせて実施してもよい。
本開示のアクティブマトリクス装置は、上記実施形態に限られない。上記各実施形態で説明した表示装置に種々の改変がなされてもよい。また、本開示の障子装置は上記各実施形態を組み合わせて実施してもよい。
【0092】
本開示のアクティブマトリクス装置は、以下のようにも説明することができる。
【0093】
第１の構成に係るアクティブマトリクス装置は、基板と、基板に配置された複数の画素と、複数の画素に接続された複数のソースバスラインと、基板に配置され、複数のソースバスラインと接続された第１基板端子とを含むアクティブマトリクス基板、およびドライバユニットを備えたアクティブマトリクス装置であって、
ドライバユニットは、
フレキシブル基板と、
フレキシブル基板に配置された第１配線パターンと、
フレキシブル基板に支持され、第１配線パターンに接続されたデマルチプレクサ回路またはマルチプレクサ回路と、
フレキシブル基板に配置され、第１配線パターンに接続されたソースドライバＩＣと、
フレキシブル基板に配置され、第１配線パターンと接続された第１出力端子と
を含み、
第１出力端子は、第１基板端子と接続されており、
複数の画素および前記デマルチプレクサ回路またはマルチプレクサ回路は、それぞれＴＦＴを含み、
複数の画素のＴＦＴ、および、デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、互いに異なる半導体を有する。
ドライバユニットは、
フレキシブル基板と、
フレキシブル基板に配置された第１配線パターンと、
フレキシブル基板に支持され、第１配線パターンに接続されたデマルチプレクサ回路またはマルチプレクサ回路と、
フレキシブル基板に配置され、第１配線パターンに接続されたソースドライバＩＣと、
フレキシブル基板に配置され、第１配線パターンと接続された第１出力端子と
を含み、
第１出力端子は、第１基板端子と接続されており、
複数の画素および前記デマルチプレクサ回路またはマルチプレクサ回路は、それぞれＴＦＴを含み、
複数の画素のＴＦＴ、および、デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、互いに異なる半導体を有する。
【0094】
第１の構成によれば、デマルチプレクサ回路は、ドライバユニットのフレキシブル基板に配置されているため、画素のＴＦＴと、デマルチプレクサ回路のＴＦＴとを、それぞれ求められる性能に応じて異なる半導体で構成でき、設計の自由度を確保することができる。
【0095】
第２の構成に係るアクティブマトリクス装置は、第１の構成において、複数の画素のＴＦＴは、酸化物半導体を有し、デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、ポリシリコンを有していてもよい。
【0096】
第２の構成によれば、画素をスイッチングするＴＦＴが、酸化物半導体によって構成されているため、低消費電力の表示装置が実現し得る。また、ドライバユニットのデマルチプレクサ回路を構成するＴＦＴがポリシリコンによって構成されているため、高速かつ高い駆動能力で表示信号を処理できる。このため、アクティブマトリクス基板の製造時に異なる２つの半導体層を形成する必要がなく、製造工程の短縮や製造コストを低減し、２種類の半導体特性を生かしたアクティブマトリクス装置を実現することができる。
【0097】
第３の構成に係るアクティブマトリクス装置は、第１の構成において、複数の画素のＴＦＴは、アモルファスシリコンを有し、デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、酸化物半導体またはポリシリコンを有していてもよい。これにより、製造コストを低減しつつ高速で動作が可能なアクティブマトリクス装置が実現し得る。
【0098】
第４の構成に係るアクティブマトリクス装置は、第１の構成において、複数の画素のＴＦＴは、アモルファス酸化物半導体を有し、デマルチプレクサ回路またはマルチプレクサ回路のＴＦＴは、結晶性酸化物半導体を有していてもよい。これにより、製造コストを低減しつつ高速で動作が可能なアクティブマトリクス装置が実現し得る。
【0099】
第５の構成に係るアクティブマトリクス装置は、第１の構成において、ドライバユニットは、フレキシブル基板に配置され、第１配線パターンに接続された保護回路をさらに含み、保護回路は、保護素子を有し、静電気および／または過電圧からデマルチプレクサ回路またはマルチプレクサ回路を保護してもよい。
【0100】
第６の構成に係るアクティブマトリクス装置は、第１の構成において、アクティブマトリクス基板は、複数の画素に接続された複数のゲートバスラインと、複数のゲートバスラインとに接続され、複数のソースバスラインと平行に伸びる複数の接続線、および、基板に位置し、複数の接続線に接続された第２基板端子とをさらに含み、
ドライバユニットは、
フレキシブル基板に配置された第２配線パターンと、
フレキシブル基板に配置され、第２配線パターンに接続されたゲートドライバと、
フレキシブル基板に配置され、第２配線パターンに接続された第２出力端子と
を含み、
第２基板端子は、第２出力端子と接続されていてもよい。
ドライバユニットは、
フレキシブル基板に配置された第２配線パターンと、
フレキシブル基板に配置され、第２配線パターンに接続されたゲートドライバと、
フレキシブル基板に配置され、第２配線パターンに接続された第２出力端子と
を含み、
第２基板端子は、第２出力端子と接続されていてもよい。
【0101】
第７の構成に係るアクティブマトリクス装置は、第１の構成において、アクティブマトリクス基板は、複数の画素と重畳して配置されたタッチパネルと、基板に配置され、タッチパネルに接続された第２基板端子とをさらに含み、
ドライバユニットは、
フレキシブル基板に配置された第２配線パターンと、
フレキシブル基板に支持され、第２配線パターンに接続されたタッチパネルコントローラＩＣと、
フレキシブル基板に配置され、第２配線パターンに接続された第２出力端子と
を含み、
第２基板端子は、第２出力端子と接続されていてもよい。
ドライバユニットは、
フレキシブル基板に配置された第２配線パターンと、
フレキシブル基板に支持され、第２配線パターンに接続されたタッチパネルコントローラＩＣと、
フレキシブル基板に配置され、第２配線パターンに接続された第２出力端子と
を含み、
第２基板端子は、第２出力端子と接続されていてもよい。
【0102】
第８の構成に係るアクティブマトリクス装置は、第６の構成において、ドライバユニットは、第２配線パターンに接続された他のデマルチプレクサ回路または他のマルチプレクサ回路をさらに含んでいてもよい。
【0103】
第９の構成に係るアクティブマトリクス装置は、第１の構成において、ドライバユニットは、フレキシブル基板においてソースドライバＩＣに近接して配置されたＣＲ回路をさらに含み、ＣＲ回路は、キャパシタおよび抵抗器を含み、ソースドライバＩＣは電源回路を含んでいてもよい。
【0104】
第１０の構成に係るアクティブマトリクス装置は、第１の構成において、フレキシブル基板は、第１出力端子が配列されている方向における幅が７０ｍｍより大きくてもよい。
【0105】
第１１の構成に係るアクティブマトリクス装置は、第１の構成において、ドライバユニットは、フレキシブル基板に支持されたセンサを更に含んでいてもよい。
【0106】
第１２の構成に係るアクティブマトリクス装置は、第１の構成において、ドライバユニットは、マトリクス状の検出部を有するセンサ回路を更に有してもてよい。
【0107】
第１３の構成に係るアクティブマトリクス装置は、第１～第１２のいずれか１つの構成において、アクティブマトリクス基板を含む表示パネルをさらに備え、表示パネルは、液晶表示パネル、有機ＥＬ表示パネル、マイクロＬＥＤ表示パネル電気泳動表示パネルからなる群から選ばれる１つであり、ドライバユニットは、デマルチプレクサ回路を含んでいてもよい。
【0108】
第１４の構成に係るアクティブマトリクス装置は、第１～第４のいずれか１つの構成において、アクティブマトリクス基板を含むセンサパネルを更に備え、ドライバユニットは、マルチプレクサ回路を含んでいてもよい。
【符号の説明】
【0109】
１０，１０’，１０’’，１１０…アクティブマトリクス基板、１１，２１…基板、１２，７５…ゲートドライバ、１３…第１基板端子、１４，１４’…第２基板端子、２０，１２０…制御基板、２２…タイミングコントローラＩＣ、２３…制御基板端子、４１～４９…ドライバユニット、５１，５１’，５１’’，８２，１５１…フレキシブル基板、５２，５２Ａ，５２Ｂ，１５２…第１配線パターン、５３，１５３…第１入力端子、５４，５４Ａ，５４Ｂ，１５４…第１出力端子、５５，５５’…ソースドライバＩＣ、５６，８６…デマルチプレクサ回路、６１…ベースコート層、６２…半導体層、６３…ゲート絶縁膜、６４…ゲート電極、６５…層間絶縁膜、６６…金属層、６７…保護膜、６７ｅ，６７ｆ，６７ｇ…開口、６８…有機絶縁膜、６９…スペーサ層、７０…保護回路、７２，７２’…第２配線パターン、７３，７３’…第２入力端子、７４，７４’…第２出力端子、７７…ＣＲ回路、７８…配線、７９…入出力端子、８０，８１…センサ回路、８５…タッチパネルコントローラＩＣ、１０１，１０６，１０６'，１０８…表示装置、１２２…センサコントローラＩＣ、１５５…検出ＩＣ、１５６…マルチプレクサ回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
