特開2024-72116IP Force 特許公報全文掲載

ホーム > 特許ランキング > 凸版印刷株式会社 > 特開2024-72116

技術分野

薄膜トランジスタアレイ

要約特許出願時に添付された[要約書]

【課題】可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性の向上を可能とした薄膜トランジスタアレイを提供する。
【解決手段】ゲート絶縁層２２は、体積分率で５０％を超える有機高分子化合物を含む。可撓性基板１１の表面１１Ｓと対向する視点から見て、複数の薄膜トランジスタ１２Ａが間隔を空けて並ぶ。可撓性基板１１の表面１１Ｓと対向する視点から見て、各薄膜トランジスタ１２Ａのゲート絶縁層２２と、その薄膜トランジスタ１２Ａに隣り合う薄膜トランジスタ１２Ａのゲート絶縁層２２との間の距離Ｄが、５μｍ以上２００μｍ以下である。複数の薄膜トランジスタ１２Ａを覆う層間絶縁層１３をさらに備える。層間絶縁層１３のヤング率が、ゲート絶縁層２２のヤング率よりも低い。
【選択図】図１

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、上述した表示装置では、薄膜トランジスタアレイ層が有する曲げに対する耐久性を高めるために、薄膜トランジスタアレイ層以外の層における厚さや、表示装置の厚さ方向における位置が大きく制約される。そのため、薄膜トランジスタアレイ層以外の層に対する前述の制約を緩和するために、薄膜トランジスタアレイ層そのものによって曲げに対する電気的な耐久性を有することが可能な構成が求められる。

課題を解決するための手段[発明の詳細な説明]から抜粋

課題を解決するための薄膜トランジスタアレイは、絶縁性を有した表面を備える可撓性基板と、前記可撓性基板上に位置する半導体層と、前記半導体層を覆うゲート絶縁層とを備えるトップゲート型の薄膜トランジスタを複数備える。前記ゲート絶縁層は、体積分率で５０％を超える有機高分子化合物を含む。前記可撓性基板の前記表面と対向する視点から見て、前記複数の薄膜トランジスタが間隔を空けて並ぶ。前記可撓性基板の前・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

薄膜トランジスタアレイによれば、可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性の向上が可能となる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 図１は、本開示の薄膜トランジスタアレイが有する多層構造の第１例を示す断面図である。
【図2】 図２は、本開示の薄膜トランジスタアレイが有する多層構造の第２例を示す断面図である。
【図3】 図３は、本開示の薄膜トランジスタアレイが有する多層構造の第３例を示す断面図である。
【図4】 図４は、本開示の薄膜トランジスタアレイが有する多層構造の第４例を示す断面図である。
【図5】 図５（ａ）は、本開示の薄膜トランジスタアレイが有する多層構造の第１例を示す断面図であり、図５（ｂ）は当該薄膜トランジスタアレイの平面図である。
【図6】 図６は、本開示の薄膜トランジスタアレイの第１例を示す平面図である。
【図7】 図７は、比較例１の薄膜トランジスタアレイが有する多層構造を示す断面図である。
【図8】 図８は、比較例６の薄膜トランジスタアレイが有する多層構造を示す断面図である。
【図9】 図９は、実施例の薄膜トランジスタアレイにおける層構造を示す表である。
【図10】 図１０は、比較例の薄膜トランジスタアレイにおける層構造を示す表である。
【図11】 図１１は、実施例および比較例の薄膜トランジスタアレイの評価結果を示す表である。

選択図 図1出願人が指定した本件の代表的な図

１０…薄膜トランジスタアレイ １１…可撓性基板 １２Ａ，１２Ｂ，１２Ｃ…薄膜トランジスタ １３…層間絶縁層 ２１…半導体層 ２２…ゲート絶縁層 ２３…ソース電極 ２４…ドレイン電極 ２５…ゲート電極

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.