特開2024-72117 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 凸版印刷株式会社の特許一覧

特開2024-72117薄膜トランジスタアレイ

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024072117

(43)【公開日】2024-05-27

(54)【発明の名称】薄膜トランジスタアレイ

(51)【国際特許分類】

H01L 29/786 20060101AFI20240520BHJP

H01L 21/336 20060101ALI20240520BHJP

【ＦＩ】

H01L29/78 617U

H01L29/78 618B

H01L29/78 626C

H01L29/78 617T

H01L29/78 617S

H01L29/78 619A

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022182788

(22)【出願日】2022-11-15

(71)【出願人】

【識別番号】000003193

【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田誠

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田博宣

(72)【発明者】

【氏名】今村ちひろ

(72)【発明者】

【氏名】伊藤学

【テーマコード（参考）】

5F110

【Ｆターム（参考）】

5F110AA26

5F110BB01

5F110CC01

5F110CC02

5F110CC03

5F110CC05

5F110CC07

5F110CC08

5F110DD01

5F110DD02

5F110DD12

5F110DD13

5F110DD14

5F110DD17

5F110EE02

5F110EE03

5F110EE04

5F110EE06

5F110EE07

5F110EE11

5F110EE14

5F110EE15

5F110EE41

5F110EE42

5F110EE43

5F110EE44

5F110EE45

5F110FF01

5F110FF02

5F110FF03

5F110FF04

5F110FF05

5F110FF09

5F110FF12

5F110FF21

5F110FF24

5F110FF27

5F110FF28

5F110FF29

5F110FF30

5F110FF36

5F110GG01

5F110GG02

5F110GG04

5F110GG05

5F110GG12

5F110GG13

5F110GG14

5F110GG15

5F110GG22

5F110GG25

5F110GG26

5F110GG28

5F110GG29

5F110GG41

5F110GG42

5F110GG43

5F110GG45

5F110HJ01

5F110HJ13

5F110HJ18

5F110HJ30

5F110HK02

5F110HK03

5F110HK04

5F110HK06

5F110HK07

5F110HK17

5F110HK21

5F110HK22

5F110HK31

5F110HK32

5F110HK33

5F110HK35

5F110HL02

5F110HL03

5F110HL04

5F110HL06

5F110HL07

5F110HL09

5F110HL11

5F110HL12

5F110HL21

5F110HL22

5F110HL23

5F110HL24

5F110HM12

5F110NN02

5F110NN03

5F110NN04

5F110NN13

5F110NN16

5F110NN22

5F110NN23

5F110NN24

5F110NN27

5F110NN28

5F110NN33

5F110NN34

5F110NN35

5F110NN36

5F110NN40

(57)【要約】

【課題】可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性の向上を可能とした薄膜トランジスタアレイを提供する。
【解決手段】ゲート絶縁層２２は、第１ゲート絶縁層２２Ａと、第２ゲート絶縁層２２Ｂとから構成される。可撓性基板１１の表面１１Ｓと対向する視点から見て、各薄膜トランジスタ１２Ａのゲート絶縁層２２とその薄膜トランジスタ１２Ａに隣り合う薄膜トランジスタ１２Ａのゲート絶縁層２２との間の距離が、５μｍ以上２００μｍ以下である。薄膜トランジスタアレイ１０は、有機高分子化合物から構成され、複数の薄膜トランジスタ１２Ａを覆う層間絶縁層１３を備える。層間絶縁層１３のヤング率は、第１ゲート絶縁層２２Ａのヤング率よりも低い。
【選択図】図１

【特許請求の範囲】

【請求項1】

絶縁性を有した表面を備える可撓性基板と、
前記可撓性基板上に配置された複数の薄膜トランジスタと、を備える薄膜トランジスタアレイであって、
前記薄膜トランジスタは、半導体層と、ゲート電極と、前記薄膜トランジスタの厚さ方向において、前記半導体層と前記ゲート電極とに挟まれる部分を含むゲート絶縁層と、を備え、
前記ゲート絶縁層は、
体積分率で５０％を超える有機高分子化合物を含む第１ゲート絶縁層と、
体積分率で５０％以上の無機化合物を含み、前記薄膜トランジスタの厚さ方向において前記第１ゲート絶縁層と前記半導体層とに挟まれる部分を含み、かつ、２ｎｍ以上３０ｎｍ以下の厚さを有する第２ゲート絶縁層とから構成され、
前記可撓性基板の前記表面と対向する視点から見て、各薄膜トランジスタの前記ゲート絶縁層とその薄膜トランジスタに隣り合う薄膜トランジスタの前記ゲート絶縁層との間の距離が、５μｍ以上２００μｍ以下であり、
有機高分子化合物から構成され、前記複数の薄膜トランジスタを覆う層間絶縁層を備え、
前記層間絶縁層のヤング率は、前記第１ゲート絶縁層のヤング率よりも低い
薄膜トランジスタアレイ。

【請求項2】

前記可撓性基板の前記表面と対向する視点から見て、
前記第１ゲート絶縁層の面積が第１面積Ｓ１であり、
前記第２ゲート絶縁層の面積が第２面積Ｓ２であり、
前記薄膜トランジスタにおけるチャネル領域の面積が第３面積Ｓ３であり、
前記第１面積Ｓ１、前記第２面積Ｓ２、および、前記第３面積Ｓ３が、以下の式を満たす
Ｓ２≦Ｓ３≦Ｓ１≦３Ｓ２
請求項１に記載の薄膜トランジスタアレイ。

【請求項3】

前記半導体層が、酸化物半導体または非単結晶シリコンから構成される
請求項１または２に記載の薄膜トランジスタアレイ。

【請求項4】

前記薄膜トランジスタは、ボトムゲート型の薄膜トランジスタであり、
前記ゲート電極は、前記可撓性基板の前記表面に位置し、
前記第１ゲート絶縁層は、前記ゲート電極を覆い、
前記第２ゲート絶縁層は、前記第１ゲート絶縁層の表面に位置し、
前記半導体層は、前記第２ゲート絶縁層の表面に位置する
請求項１または２に記載の薄膜トランジスタアレイ。

【請求項5】

前記薄膜トランジスタは、トップゲート型の薄膜トランジスタであり、
前記半導体層は、前記可撓性基板の前記表面に位置し、
前記第２ゲート絶縁層は、前記半導体層の前記表面に位置し、
前記第１ゲート絶縁層は、前記第２ゲート絶縁層を覆い、
前記ゲート電極は、前記第１ゲート絶縁層の表面に位置する
請求項１または２に記載の薄膜トランジスタアレイ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、薄膜トランジスタアレイに関する。

【背景技術】

【0002】

表示装置の一例は、一対の保護層、一対の放熱層、可撓性基板、薄膜トランジスタアレイ層、および、表示素子層を備えている。薄膜トランジスタアレイ層は、可撓性基板の第１面に位置し、かつ、可撓性基板における第１面とは反対側の第２面には、第１の放熱層が位置している。表示素子層は、薄膜トランジスタアレイ層上に位置し、かつ、可撓性基板、薄膜トランジスタアレイ層、および、表示素子層を含む積層体が、表示装置の厚さ方向において、一対の放熱層に挟まれている。一対の放熱層は、表示装置の厚さ方向において、一対の保護層に挟まれている。

【0003】

表示装置では、表示装置の厚さ方向において、薄膜トランジスタアレイ層が表示装置の中立面の近傍に位置するように、各保護層の厚さ、および、各放熱層の厚さが調整される。これにより、表示装置が曲げられた際に、薄膜トランジスタアレイ層に作用する引張応力、および、圧縮応力を抑えることが可能である。結果として、薄膜トランジスタアレイ層が有する曲げに対する電気的な耐久性を高めることが可能である（例えば、特許文献１を参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１８－１９４６００号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、上述した表示装置では、薄膜トランジスタアレイ層が有する曲げに対する耐久性を高めるために、薄膜トランジスタアレイ層以外の層における厚さや、表示装置の厚さ方向における位置が大きく制約される。そのため、薄膜トランジスタアレイ層以外の層に対する前述の制約を緩和するために、薄膜トランジスタアレイ層そのものによって曲げに対する電気的な耐久性を有することが可能な構成が求められる。

【課題を解決するための手段】

【0006】

上記課題を解決するための薄膜トランジスタアレイは、絶縁性を有した表面を備える可撓性基板と、前記可撓性基板上に配置された複数の薄膜トランジスタと、を備える。前記薄膜トランジスタは、半導体層と、ゲート電極と、前記薄膜トランジスタの厚さ方向において、前記半導体層と前記ゲート電極とに挟まれる部分を含むゲート絶縁層と、を備える。前記ゲート絶縁層は、体積分率で５０％を超える有機高分子化合物を含む第１ゲート絶縁層と、体積分率で５０％以上の無機化合物を含み、前記薄膜トランジスタの厚さ方向において前記第１ゲート絶縁層と前記半導体層とに挟まれる部分を含み、かつ、２ｎｍ以上３０ｎｍ以下の厚さを有する第２ゲート絶縁層とから構成される。前記可撓性基板の前記表面と対向する視点から見て、各薄膜トランジスタの前記ゲート絶縁層とその薄膜トランジスタに隣り合う薄膜トランジスタの前記ゲート絶縁層との間の距離が、５μｍ以上２００μｍ以下である。薄膜トランジスタアレイは、有機高分子化合物から構成され、前記複数の薄膜トランジスタを覆う層間絶縁層を備える。前記層間絶縁層のヤング率は、前記第１ゲート絶縁層のヤング率よりも低い。

【0007】

上記薄膜トランジスタアレイによれば、第１の薄膜トランジスタが有するゲート絶縁層が第２の薄膜トランジスタが有するゲート絶縁層から離間するから、薄膜トランジスタアレイが屈曲されたときに、ゲート絶縁層よりもヤング率が低い層間絶縁層にひずみが集中する。これにより、ゲート絶縁層によって覆われたチャネル部分ではひずみが低減されるため、薄膜トランジスタアレイにおいて、可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性が向上する。

【0008】

上記薄膜トランジスタアレイにおいて、前記可撓性基板の前記表面と対向する視点から見て、前記第１ゲート絶縁層の面積が第１面積Ｓ１であり、前記第２ゲート絶縁層の面積が第２面積Ｓ２であり、前記薄膜トランジスタにおけるチャネル領域の面積が第３面積Ｓ３であり、前記第１面積Ｓ１、前記第２面積Ｓ２、および、前記第３面積Ｓ３が、以下の式を満たしてもよい。

【0009】

Ｓ２≦Ｓ３≦Ｓ１≦３Ｓ２
上記薄膜トランジスタアレイによれば、第１面積Ｓ１が第３面積Ｓ３以上であるから、薄膜トランジスタが動作する確実性を高めることが可能である。また、第１面積Ｓ１が第２面積Ｓ２の３倍以下であるから、薄膜トランジスタアレイが、十分な可撓性を有することが可能である。

【0010】

上記薄膜トランジスタアレイにおいて、前記半導体層が、酸化物半導体または非単結晶シリコンから構成されてもよい。この薄膜トランジスタアレイによれば、半導体層が酸化物半導体または非単結晶シリコンから構成されるから、薄膜トランジスタアレイの電気的特性を高めることができる。

【0011】

上記薄膜トランジスタアレイにおいて、前記薄膜トランジスタは、ボトムゲート型の薄膜トランジスタであり、前記ゲート電極は、前記可撓性基板の前記表面に位置し、前記第１ゲート絶縁層は、前記ゲート電極を覆い、前記第２ゲート絶縁層は、前記第１ゲート絶縁層の表面に位置し、前記半導体層は、前記第２ゲート絶縁層の表面に位置してもよい。

【0012】

上記薄膜トランジスタアレイにおいて、前記薄膜トランジスタは、トップゲート型の薄膜トランジスタであり、前記半導体層は、前記可撓性基板の前記表面に位置し、前記第２ゲート絶縁層は、前記半導体層の前記表面に位置し、前記第１ゲート絶縁層は、前記第２ゲート絶縁層を覆い、前記ゲート電極は、前記第１ゲート絶縁層の表面に位置してもよい。

【発明の効果】

【0013】

上記薄膜トランジスタアレイによれば、可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性の向上が可能となる。

【図面の簡単な説明】

【0014】

【図1】図１は、本開示の薄膜トランジスタアレイが有する多層構造の第１例を示す断面図である。

【図2】図２は、本開示の薄膜トランジスタアレイが有する多層構造の第２例を示す断面図である。

【図3】図３は、本開示の薄膜トランジスタアレイが有する多層構造の第３例を示す断面図である。

【図4】図４は、本開示の薄膜トランジスタアレイが有する多層構造の第４例を示す断面図である。

【図5】図５（ａ）は、本開示の薄膜トランジスタアレイが有する多層構造の第１例を示す断面図であり、図５（ｂ）は当該薄膜トランジスタアレイの平面図である。

【図6】図６は、本開示の薄膜トランジスタアレイの第１例を示す平面図である。

【図7】図７（ａ）は、本開示の薄膜トランジスタアレイが有する多層構造の第５例を示す断面図であり、図７（ｂ）は当該薄膜トランジスタアレイの平面図である。

【図8】図８は、本開示の薄膜トランジスタアレイが有する多層構造の第６例を示す断面図である。

【図9】図９は、本開示の薄膜トランジスタアレイが有する多層構造の第７例を示す断面図である。

【図10】図１０は、本開示の薄膜トランジスタアレイが有する多層構造の第８例を示す断面図である。

【図11】図１１は、比較例１の薄膜トランジスタアレイが有する他層構造を示す断面図である。

【図12】図１２は、比較例２の薄膜トランジスタアレイが有する多層構造を示す断面図である。

【図13】図１３は、比較例１０の薄膜トランジスタアレイが有する多層構造を示す断面図である。

【図14】図１４は、実施例および比較例の薄膜トランジスタアレイの層構造を示す表である。

【図15】図１５は、実施例の薄膜トランジスタアレイの層構造を示す表である。

【図16】図１６は、比較例の薄膜トランジスタアレイの層構造を示す表である。

【図17】図１７は、実施例の薄膜トランジスタアレイの評価結果を示す表である。

【図18】図１８は、比較例の薄膜トランジスタアレイの評価結果を示す表である。

【発明を実施するための形態】

【0015】

図面を参照して、薄膜トランジスタアレイの一実施形態を説明する。なお、以下に説明する薄膜トランジスタにおけるソースとドレインとは、薄膜トランジスタの駆動回路の動作によって定まるため、第１の電極がソースからドレインに機能を替えてもよく、かつ、第２の電極がドレインからソースに機能を替えてもよい。また、本開示の薄膜トランジスタアレイが備える薄膜トランジスタの型式は、ボトムゲート型でもよいし、トップゲート型でもよい。

【0016】

本開示の薄膜トランジスタアレイは、可撓性基板と、複数の薄膜トランジスタとを備えている。可撓性基板は、絶縁性を有した表面を備えている。複数の薄膜トランジスタは、可撓性基板上に配置されている。薄膜トランジスタは、半導体層と、ゲート電極と、薄膜トランジスタの厚さ方向において、半導体層とゲート電極とに挟まれる部分を含むゲート絶縁層とを備えている。

【0017】

本開示の薄膜トランジスタアレイは、薄膜トランジスタが上述したいずれの構造であっても、以下の条件１から条件４を満たす。
（条件１）ゲート絶縁層は、第１ゲート絶縁層と第２ゲート絶縁層とから構成される。第１ゲート絶縁層は、体積分率で５０％を超える有機高分子化合物を含む。第２ゲート絶縁層は、体積分率で５０％以上の無機化合物を含み、薄膜トランジスタの厚さ方向において第１ゲート絶縁層と半導体層とに挟まれる部分を含み、かつ、２ｎｍ以上３０ｎｍ以下の厚さを有する。

【0018】

（条件２）可撓性基板の表面と対向する視点から見て、各薄膜トランジスタのゲート絶縁層とその薄膜トランジスタに隣り合う薄膜トランジスタのゲート絶縁層との間の距離が、５μｍ以上２００μｍ以下である。

【0019】

（条件３）層間絶縁層は、有機高分子化合物から構成され、かつ、複数の薄膜トランジスタを覆う。
（条件４）層間絶縁層のヤング率は、第１ゲート絶縁層のヤング率よりも低い。

【0020】

［ボトムゲート型薄膜トランジスタ］
図１から図７を参照して、薄膜トランジスタの型式がボトムゲート型である場合の薄膜トランジスタアレイの構造を説明する。以下に説明する複数種のボトムゲート型の薄膜トランジスタでは、以下の構成が共通している。すなわち、ボトムゲート型の薄膜トランジスタでは、ゲート電極は、可撓性基板の表面に位置している。第１ゲート絶縁層は、ゲート電極を覆い、かつ、第２ゲート絶縁層は、第１ゲート絶縁層の表面に位置している。半導体層は、第２ゲート絶縁層の表面に位置している。

【0021】

図１が示す薄膜トランジスタアレイは、ボトムゲート‐トップコンタクト型、かつ、チャネルエッチ型の薄膜トランジスタを備えている。
図１が示すように、薄膜トランジスタアレイ１０は、絶縁性を有した表面１１Ｓを備える可撓性基板１１と、可撓性基板１１上に配置された複数の薄膜トランジスタ１２Ａとを備えている。薄膜トランジスタ１２Ａは、半導体層２１と、ゲート電極２５と、薄膜トランジスタ１２Ａの厚さ方向において、半導体層２１とゲート電極２５とに挟まれる部分を含むゲート絶縁層２２とを備えている。

【0022】

ゲート絶縁層２２は、第１ゲート絶縁層２２Ａと第２ゲート絶縁層２２Ｂとから構成される。第１ゲート絶縁層２２Ａは、体積分率で５０％を超える有機高分子化合物を含んでいる。第２ゲート絶縁層２２Ｂは、体積分率で５０％以上の無機化合物を含んでいる。第２ゲート絶縁層２２Ｂは、薄膜トランジスタ１２Ａの厚さ方向において、第１ゲート絶縁層２２Ａと半導体層２１とに挟まれる部分を含む。第２ゲート絶縁層２２Ｂの厚さは、２ｎｍ以上３０ｎｍ以下である。各薄膜トランジスタ１２Ａのゲート絶縁層２２とその薄膜トランジスタ１２Ａに隣り合う薄膜トランジスタ１２Ａのゲート絶縁層２２との間の距離Ｄが、５μｍ以上２００μｍ以下である。

【0023】

薄膜トランジスタアレイ１０は、複数の薄膜トランジスタ１２Ａを覆う層間絶縁層１３をさらに備えている。層間絶縁層１３は、有機高分子化合物から構成されている。層間絶縁層１３のヤング率は、第１ゲート絶縁層２２Ａのヤング率よりも低い。

【0024】

図１が示す例において、ゲート電極２５は可撓性基板１１の表面１１Ｓに位置している。第１ゲート絶縁層２２Ａは、ゲート電極２５の全体を覆い、かつ、可撓性基板１１の表面１１Ｓのうちで、ゲート電極２５の周りに位置する部分も覆っている。第１ゲート絶縁層２２Ａの表面２２ＡＳには、第２ゲート絶縁層２２Ｂが位置している。可撓性基板１１の表面１１Ｓと対向する視点から見て、第２ゲート絶縁層２２Ｂのうち、第１ゲート絶縁層２２Ａの表面２２ＡＳに接する部分の面積は、第１ゲート絶縁層２２Ａの表面２２ＡＳにおける面積よりも小さい。第２ゲート絶縁層２２Ｂの表面２２ＢＳには、半導体層２１が位置している。

【0025】

ソース電極２３は、半導体層２１における第１端部、第２ゲート絶縁層２２Ｂの第１端部、および、第１ゲート絶縁層２２Ａの表面２２ＡＳのうちで、第２ゲート絶縁層２２Ｂの第１端部に隣り合う部分を覆っている。ドレイン電極２４は、半導体層２１における第２端部、第２ゲート絶縁層２２Ｂの第２端部、および、第１ゲート絶縁層２２Ａの表面２２ＡＳのうちで、第２ゲート絶縁層２２Ｂの第２端部に隣り合う部分を覆っている。第２端部は、第１端部とは反対側の端部である。

【0026】

薄膜トランジスタ１２Ａの型式は、チャネルエッチ型でもある。そのため、薄膜トランジスタ１２Ａが形成される際には、半導体層２１に対してソース電極２３およびドレイン電極２４を形成するための導電性の薄膜が形成された後に、薄膜がエッチングされることによって、２つの電極２３，２４が形成される。

【0027】

なお、本開示の薄膜トランジスタアレイ１０が備える薄膜トランジスタの型式は、ボトムゲート‐ボトムコンタクト型、かつ、チャネルエッチ型であってもよい。この場合には、ソース電極２３およびドレイン電極２４が、半導体層２１よりも先に第１ゲート絶縁層２２Ａの表面２２ＡＳに形成される。次いで、ソース電極２３の一部およびドレイン電極２４の一部に接するように半導体層２１が形成され、続いて、複数の薄膜トランジスタを覆うように層間絶縁層１３が形成される。

【0028】

図２が示す薄膜トランジスタアレイ１０は、ボトムゲート‐トップコンタクト型、かつ、エッチストッパ型の薄膜トランジスタを備えている。
図２が示すように、薄膜トランジスタ１２Ｂは、上述した薄膜トランジスタ１２Ａと同様に、半導体層２１、ゲート絶縁層２２、ソース電極２３、ドレイン電極２４、および、ゲート電極２５を備えている。薄膜トランジスタ１２Ｂは、さらにチャネル保護層２６を備えている。チャネル保護層２６は、半導体層２１の表面２１Ｓに位置している。チャネル保護層２６は、半導体層２１のうちで両端部を除く部分を覆っている。

【0029】

ソース電極２３は、チャネル保護層２６の第１端部、半導体層２１の第１端部、第２ゲート絶縁層２２Ｂの第１端部、および、第１ゲート絶縁層２２Ａの表面２２ＡＳのうちで第２ゲート絶縁層２２Ｂの第１端部に隣り合う部分を覆っている。ドレイン電極２４は、チャネル保護層２６の第２端部、半導体層２１の第２端部、第２ゲート絶縁層２２Ｂの第２端部、および、第１ゲート絶縁層２２Ａの表面２２ＡＳのうちで第２ゲート絶縁層２２Ｂの第２端部に隣り合う部分を覆っている。

【0030】

図３が示す薄膜トランジスタアレイ１０では、図２を参照して先に説明した薄膜トランジスタ１２Ｂの半導体層２１が、高ドープ領域を有している。
図３が示すように、半導体層２１は、非ドープ領域２１Ａと、２つの高ドープ領域２１Ｂとから構成されている。２つの高ドープ領域２１Ｂは、チャネル保護層２６から露出している。第１の高ドープ領域２１Ｂは、半導体層２１の第１端部に位置するから、第１の高ドープ領域２１Ｂは、ソース電極２３に接続されている。第２の高ドープ領域２１Ｂは、半導体層２１の第２端部に位置するから、第２の高ドープ領域２１Ｂは、ドレイン電極２４に接続されている。半導体層２１のうち、高ドープ領域２１Ｂはチャネル領域には含まれない。

【0031】

図４が示す薄膜トランジスタアレイ１０では、図１を参照して先に説明した薄膜トランジスタ１２Ａに対して画素電極が接続されている。
図４が示すように、層間絶縁層１３は、コンタクトホール１３Ｈを有している。各コンタクトホール１３Ｈは、層間絶縁層１３の表面からドレイン電極２４まで延びている。図３が示す例では、可撓性基板１１の表面１１Ｓに直交する断面において、ドレイン電極２４の面積が、ソース電極２３の面積よりも大きい。画素電極１４は、コンタクトホール１３Ｈ内に充填された第１部分と、第１部分に接続され、かつ、層間絶縁層１３の表面に沿って延びる第２部分とを有している。

【0032】

図４が示す例では、可撓性基板１１が、多層構造体である。可撓性基板１１は、１層の本体シート１１Ａと、２層の下地層１１Ｂとを備えている。可撓性基板１１の厚さ方向において、本体シート１１Ａは２層の下地層１１Ｂに挟まれている。第１の下地層１１Ｂは、本体シート１１Ａの表面に位置し、これによって可撓性基板１１の表面１１Ｓを含んでいる。第２の下地層１１Ｂは、本体シート１１Ａの裏面に位置し、これによって可撓性基板１１の裏面を含んでいる。本体シート１１Ａにおいて、表面とは反対側の面が裏面である。可撓性基板１１において、表面１１Ｓとは反対側の面が裏面である。なお、下地層１１Ｂは、本体シート１１Ａの表面のみに位置してもよいし、裏面のみに位置してもよい。

【0033】

図５は、図１が示す薄膜トランジスタアレイ１０と同様に、ボトムゲート‐トップコンタクト型の薄膜トランジスタ１２Ａを備える構造の一例を示している。図５（ａ）は、可撓性基板１１に直交する平面に沿う断面における薄膜トランジスタ１２Ａの断面構造を示している。図５（ｂ）は、可撓性基板１１の表面１１Ｓと対向する視点から見た薄膜トランジスタ１２Ａの平面構造を示している。なお、図５（ｂ）では、図示の便宜上、層間絶縁層１３の図示が省略されている。

【0034】

図５（ａ）が示すように、薄膜トランジスタ１２Ａにおいて、ゲート電極２５が可撓性基板１１の表面１１Ｓ上に位置し、かつ、ゲート電極２５の全体がゲート絶縁層２２によって覆われている。ゲート絶縁層２２上に半導体層２１が位置している。半導体層２１の一部がソース電極２３によって覆われ、かつ、半導体層２１の他の一部がドレイン電極２４によって覆われている。

【0035】

可撓性基板１１に直交する断面において、第１ゲート絶縁層２２Ａはテーパー状を有することが好ましい。テーパー状には、順テーパー状と逆テーパー状とが含まれる。第１ゲート絶縁層２２Ａは、図５(ａ）が示すように、順テーパー状を有することがより好ましい。なお、順テーパー状とは、第１ゲート絶縁層２２Ａの厚さ方向に直交する断面積が、可撓性基板１１の表面１１Ｓに向けて単調増加する形状のことである。なお、前述した第１ゲート絶縁層２２Ａの厚さ方向に直交する断面積とは、第１ゲート絶縁層２２Ａの外形によって規定される断面積である。これに対して、逆テーパー状とは、第１ゲート絶縁層２２Ａの厚さ方向に直交する断面積が、可撓性基板１１の表面１１Ｓに向けて単調減少する形状のことである。なお、前述した第１ゲート絶縁層２２Ａの厚さ方向に直交する断面積とは、ゲート絶縁層２２の外形によって規定される断面積である。

【0036】

第１ゲート絶縁層２２Ａの面積は、第１面積Ｓ１である。第１面積Ｓ１は、第１ゲート絶縁層２２Ａの厚さ方向に直交する断面積のうち、最も大きい断面積である。なお、当該断面積は、第１ゲート絶縁層２２Ａの外形によって規定される断面積である。そのため、図５（ａ）が示すように、可撓性基板１１に直交する断面において、第１ゲート絶縁層２２Ａが順テーパー状を有する場合には、第１ゲート絶縁層２２Ａのうちで、可撓性基板１１に接する位置での断面積が第１面積Ｓ１である。これに対して、第１ゲート絶縁層２２Ａが逆テーパー状を有する場合には、第１ゲート絶縁層２２Ａのうちで、ゲート電極２５が位置する面の面積が第１面積Ｓ１である。

【0037】

可撓性基板１１に直交する断面において、第２ゲート絶縁層２２Ｂはテーパー状を有することが好ましい。テーパー状には、順テーパー状と逆テーパー状とが含まれる。第２ゲート絶縁層２２Ｂは、図５（ａ）が示すように、順テーパー状を有することが好ましい。第２ゲート絶縁層２２Ｂの面積は、第３面積Ｓ３である。第３面積Ｓ３は、第２ゲート絶縁層２２Ｂの厚さ方向に直交する断面積のうち、最も大きい断面積である。なお、当該断面積は、第２ゲート絶縁層２２Ｂの外形によって規定される断面積である。そのため、図５（ａ）が示すように、可撓性基板１１に直交する断面において、第２ゲート絶縁層２２Ｂが順テーパー状を有する場合には、第３面積Ｓ３は、第２ゲート絶縁層２２Ｂのうちで、第１ゲート絶縁層２２Ａに接する位置での厚さ方向に直交する断面の面積である。これに対して、第２ゲート絶縁層２２Ｂが逆テーパー状を有する場合には、第２ゲート絶縁層２２Ｂのうちで、半導体層２１が位置する面の面積が第３面積Ｓ３である。

【0038】

なお、半導体層２１の面積が、第４面積Ｓ４である。第４面積Ｓ４は、半導体層２１の厚さ方向に直交する断面積のうち、最も大きい断面積である。なお、当該断面積は、半導体層２１の外形によって規定される断面積である。図５（ａ）が示す例では、第４面積Ｓ４は、半導体層２１のうち、第２ゲート絶縁層２２Ｂに接する位置での厚さ方向に直交する断面の面積である。図５（ａ）が示す例では、第４面積Ｓ４は第３面積Ｓ３よりも小さい。

【0039】

図５（ｂ）が示すように、可撓性基板１１の表面１１Ｓと対向する視点から見て、ソース電極２３とドレイン電極２４との間の距離が、チャネル長Ｌである。ソース電極２３とドレイン電極２４とが並ぶ方向に直交する方向に沿う半導体層２１の長さが、チャネル幅Ｗである。薄膜トランジスタ１２Ａにおいて、チャネル長Ｌとチャネル幅Ｗとによって特定される領域が、チャネル領域２１ＣＨである。チャネル領域２１ＣＨの面積は、第２面積Ｓ２である。第２面積Ｓ２は、チャネル長Ｌとチャネル幅Ｗとの乗算値である。

【0040】

第１ゲート絶縁層２２Ａの第１面積Ｓ１、チャネル領域２１ＣＨの第２面積Ｓ２、および、第２ゲート絶縁層２２Ｂの第３面積Ｓ３は、以下の式を満たすことが好ましい。
Ｓ２≦Ｓ３≦Ｓ１≦３Ｓ２
上記式によれば、第３面積Ｓ３が第２面積Ｓ２以上であるから、薄膜トランジスタ１２Ａ，１２Ｂが動作する確実性を高めることが可能である。また、第３面積Ｓ３が第１面積Ｓ１以下であり、かつ、第１面積Ｓ１が第２面積Ｓ２の３倍以下であることによって、薄膜トランジスタアレイ１０が、屈曲に対する十分な耐性を有することが可能である。

【0041】

図６は、可撓性基板１１の表面１１Ｓと対向する視点から見た薄膜トランジスタアレイ１０の平面構造を示している。図６は、複数の薄膜トランジスタ１２Ａの配列における一例を示している。

【0042】

図６が示すように、複数の薄膜トランジスタ１２Ａは、ソース電極２３が延びる第１方向に沿って等間隔で並び、かつ、ソース電極２３とドレイン電極２４が並ぶ第２方向に沿って等間隔で並んでいる。第１方向において、薄膜トランジスタ１２Ａにおけるゲート絶縁層２２間の距離が、第１距離Ｄ１である。第２方向において、薄膜トランジスタ１２Ａにおけるゲート絶縁層２２間の距離が、第２距離Ｄ２である。第２距離Ｄ２は、第１距離Ｄ１よりも長い。図６が示す例では、互いに隣り合う薄膜トランジスタ１２Ａ間の最短距離である第１距離Ｄ１が、上述した条件３におけるゲート絶縁層２２間の距離Ｄである。すなわち、各薄膜トランジスタ１２Ａとその薄膜トランジスタ１２Ａと隣り合う薄膜トランジスタ１２Ａとにおいて、第１距離Ｄ１が、５μｍ以上２００μｍ以下であればよい。なお、ゲート絶縁層間の距離は、各ゲート絶縁層の可撓性基板と接する面での輪郭に基づく。すなわち、可撓性基板１１の表面１１Ｓにおいて、第１の薄膜トランジスタ１２Ａが備えるゲート絶縁層２２の輪郭と、第２の薄膜トランジスタ１２Ａが備えるゲート絶縁層２２の輪郭との間の距離が、ゲート絶縁層２２間の距離である。

【0043】

図７は、図５が示すボトムゲート‐トップコンタクト型の薄膜トランジスタ１２Ａにおいて、半導体層２１の形状を変更した例を示している。図７（ａ）は、可撓性基板１１に直交する平面に沿う断面における薄膜トランジスタ１２Ａの断面構造を示している。図７（ｂ）は、可撓性基板１１の表面１１Ｓと対向する視点から見た薄膜トランジスタ１２Ａの平面構造を示している。なお、図７（ｂ）では、図示の便宜上、層間絶縁層１３の図示が省略されている。

【0044】

図７（ａ）が示すように、半導体層２１が、第２ゲート絶縁層２２Ｂの全体を覆い、かつ、第１ゲート絶縁層２２Ａの表面２２ＡＳのうち、第２ゲート絶縁層２２Ｂの第１端部と隣り合う部分と、第２ゲート絶縁層２２Ｂの第２端部と隣り合う部分とを覆っている。図７（ａ）が示す例では、第２ゲート絶縁層２２Ｂのうちで、第１ゲート絶縁層２２Ａに接する位置での断面積が第３面積Ｓ３である。これに対して、半導体層２１のうち、第１ゲート絶縁層２２Ａに接する位置での断面積が第４面積Ｓ４である。

【0045】

図７（ｂ）が示すように、可撓性基板１１の表面１１Ｓと対向する視点から見て、ソース電極２３が延びる方向において、半導体層２１の長さと第２ゲート絶縁層２２Ｂの長さとが等しい。第４面積Ｓ４は、半導体層２１の外形によって規定される面積であるから、第４面積Ｓ４は第３面積Ｓ３よりも大きい。このように、半導体層２１の第４面積Ｓ４は、第２ゲート絶縁層２２Ｂの第３面積Ｓ３と等しくてもよいし、第３面積Ｓ３よりも大きくてもよいし、第３面積Ｓ３よりも小さくてもよい。なお、第４面積Ｓ４が第３面積Ｓ３よりも大きい場合には、第４面積Ｓ４は第１面積Ｓ１以下であることが好ましい。

【0046】

［トップゲート型薄膜トランジスタ］
図８から図１０を参照して、トップゲート型薄膜トランジスタの構造を説明する。トップゲート型の薄膜トランジスタでは、以下の構成が共通している。すなわち、トップゲート型の薄膜トランジスタでは、半導体層が、可撓性基板の表面に位置している。第２ゲート絶縁層が、半導体層の表面に位置し、かつ、第１ゲート絶縁層は、第２ゲート絶縁層を覆っている。ゲート電極は、第１ゲート絶縁層の表面に位置している。

【0047】

図８が示す薄膜トランジスタアレイは、トップゲート‐トップコンタクト型の薄膜トランジスタを備えている。
図８が示すように、薄膜トランジスタ１２Ｃは、半導体層２１、ゲート絶縁層２２、ソース電極２３、ドレイン電極２４、および、ゲート電極２５を備えている。半導体層２１の全体が、可撓性基板１１の表面１１Ｓに位置している。ソース電極２３は、半導体層２１における第１端部と、可撓性基板１１の表面１１Ｓのうちで第１端部に隣り合う部分とを覆っている。ドレイン電極２４は、半導体層２１における第２端部と、可撓性基板１１の表面１１Ｓのうちで第２端部に隣り合う部分とを覆っている。

【0048】

ゲート絶縁層２２のうち、第２ゲート絶縁層２２Ｂは、半導体層２１のうちで、ソース電極２３およびドレイン電極２４から露出した部分を覆っている。さらに、第２ゲート絶縁層２２Ｂは、可撓性基板１１の表面１１Ｓと対向する視点から見て、ソース電極２３のうちで半導体層２１と隣り合う部分と、ドレイン電極２４のうちで半導体層２１と隣り合う部分を覆っている。第１ゲート絶縁層２２Ａは、半導体層２１、第２ゲート絶縁層２２Ｂ、ソース電極２３、および、ドレイン電極２４を覆っている。ゲート電極２５は、第１ゲート絶縁層２２Ａ上に位置している。

【0049】

なお、図８が示す薄膜トランジスタ１２Ｃにおいて、第１面積Ｓ１は、ボトムゲート型の薄膜トランジスタ１２Ａと同様に、第１ゲート絶縁層２２Ａの厚さ方向に直交する断面積のうち、最も大きい断面積である。図８が示す例では、第１ゲート絶縁層２２Ａが可撓性基板１１の表面１１Ｓに接する位置での第１ゲート絶縁層２２Ａの断面積が、第１面積Ｓ１である。第２面積Ｓ２は、チャネル領域の面積である。第３面積Ｓ３は、ボトムゲート型の薄膜トランジスタ１２Ａと同様に、第２ゲート絶縁層２２Ｂの厚さ方向に直交する断面積のうち、最も大きい断面積である。図８が示す例では、第２ゲート絶縁層２２Ｂのうち、厚さ方向における中間に位置する断面積であって、ソース電極２３とドレイン電極２４上に位置する面での断面積が、第３面積Ｓ３である。第４面積Ｓ４は、ボトムゲート型の薄膜トランジスタ１２Ａと同様に、半導体層２１の厚さ方向に直交する断面積のうち、最も大きい断面積である。図８が示す例では、半導体層２１のうちで、可撓性基板１１の表面１１Ｓに接する位置での断面積が、第４面積Ｓ４である。

【0050】

また、本開示の薄膜トランジスタアレイ１０が備える薄膜トランジスタの型式は、トップゲート‐ボトムコンタクト型でもよい。この場合には、ソース電極２３とドレイン電極２４とが、可撓性基板１１の表面１１Ｓにおいて間隔を空けて並んでいる。半導体層２１の第１端部は、ソース電極２３の一部を覆い、かつ、半導体層２１の第２端部は、ドレイン電極２４の一部を覆っている。

【0051】

図９が示す薄膜トランジスタアレイ１０は、トップゲート‐コプラーナー型の薄膜トランジスタ１２Ｄを備えている。薄膜トランジスタ１２Ｄは、半導体層２１、ゲート絶縁層２２、ソース電極２３、ドレイン電極２４、および、ゲート電極２５を備えている。

【0052】

半導体層２１の全体が、可撓性基板１１の表面１１Ｓに位置している。半導体層２１は、非ドープ領域２１Ａと、２つの高ドープ領域２１Ｂとを含んでいる。可撓性基板１１の表面１１Ｓ上において、非ドープ領域２１Ａは、高ドープ領域２１Ｂに挟まれている。第２ゲート絶縁層２２Ｂは、半導体層２１の非ドープ領域２１Ａを覆っている。半導体層２１のうちで、第２ゲート絶縁層２２Ｂから露出する部分が高ドープ領域２１Ｂである。第１ゲート絶縁層２２Ａは、第２ゲート絶縁層２２Ｂを覆っている。ゲート電極２５は、第１ゲート絶縁層２２Ａ上に位置している。

【0053】

ソース電極２３は、半導体層２１の第１の高ドープ領域２１Ｂから層間絶縁層１３の表面まで延びている。ソース電極２３は、層間絶縁層１３が有する第１コンタクトホール１３Ｈ１内に形成され、かつ、層間絶縁層１３の表面に露出している。ドレイン電極２４は、半導体層２１の第２の高ドープ領域２１Ｂから層間絶縁層１３の表面まで延びている。ドレイン電極２４は、層間絶縁層１３が有する第２コンタクトホール１３Ｈ２内に形成され、かつ、層間絶縁層１３の表面に露出している。

【0054】

なお、半導体層２１のうち、２つの高ドープ領域２１Ｂでは、非ドープ領域２１Ａに対してドーパントが高濃度にドープされている。半導体層２１の型式がｎ型の場合には、高ドープ領域２１Ｂはｎ型のドーパントが高濃度にドープされたｎ^＋領域である。一方で、半導体層２１の型式がｐ型の場合には、高ドープ領域２１Ｂはｐ型のドーパントが高濃度にドープされたｐ^＋領域である。

【0055】

なお、トップゲート‐コプラーナー型の薄膜トランジスタ１２Ｄでは、半導体層２１における高ドープ領域２１Ｂは、チャネル領域には含まれない。そのため、薄膜トランジスタ１２Ｄにおいて、チャネル長Ｌは、ソース電極２３とドレイン電極２４とが並ぶ方向に沿う非ドープ領域２１Ａの長さであり、かつ、チャネル幅Ｗは、ソース電極２３とドレイン電極２４とが並ぶ方向に直交する方向に沿う非ドープ領域２１Ａの長さである。

【0056】

図９が示す薄膜トランジスタ１２Ｄにおいて、第１面積Ｓ１は、第１ゲート絶縁層２２Ａが第２ゲート絶縁層２２Ｂに接する位置での第１ゲート絶縁層２２Ａの断面積である。第２面積Ｓ２は、チャネル領域の面積である。第３面積Ｓ３は、第２ゲート絶縁層２２Ｂが半導体層２１に接する位置での第２ゲート絶縁層２２Ｂの断面積である。第４面積Ｓ４は、半導体層２１のうちで、可撓性基板１１の表面１１Ｓに接する位置での断面積である。第４面積Ｓ４には、高ドープ領域２１Ｂの面積も含まれる。

【0057】

図１０が示す薄膜トランジスタアレイ１０では、図８を参照して先に説明した薄膜トランジスタ１２Ｃに対して画素電極が接続されている。なお、図１０が示す例では、ドレイン電極２４のうち、ソース電極２３に対向する端部とは反対側の端部が、ゲート絶縁層２２から露出している。

【0058】

図１０が示すように、層間絶縁層１３は、コンタクトホール１３Ｈを有している。各コンタクトホール１３Ｈは、層間絶縁層１３の表面からドレイン電極２４まで延びている。図１０が示す例では、可撓性基板１１の表面１１Ｓに直交する断面において、ドレイン電極２４の面積が、ソース電極２３の面積よりも大きい。画素電極１４は、コンタクトホール１３Ｈ内に充填された第１部分と、第１部分に接続され、かつ、層間絶縁層１３の表面に沿って延びる第２部分とを有している。

【0059】

以下、薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄが備える各層をより詳しく説明する。
［可撓性基板１１］
可撓性基板１１において、薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの半導体層２１および各電極２３，２４，２５の少なくとも一方が位置する面が絶縁性を有することが必要である。先に説明した薄膜トランジスタアレイ１０では、可撓性基板１１の表面１１Ｓが絶縁性を有することが必要である。可撓性基板１１は、透明基板でもよいし、不透明基板でもよい。薄膜トランジスタアレイ１０が透過性ディスプレイに適用される場合には、可撓性基板１１は透明基板であることが好ましい。

【0060】

可撓性基板１１を構成する材料は、有機高分子化合物、有機材料と無機材料との両方を含む有機無機複合材料、金属、合金、および、無機高分子化合物から構成される群から選択される少なくとも一種であってよい。

【0061】

有機高分子化合物は、例えば、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン‐テトラフルオロエチレンコポリマー、ポリイミド、フッ素系ポリマー、環状ポリオレフィン系ポリマーから構成される群から選択される少なくとも一種であってよい。

【0062】

有機無機複合材料は、例えば、ガラス繊維強化アクリルポリマー、または、ガラス繊維強化ポリカーボネートであってよい。金属は、例えば、アルミニウム、または、銅であってよい。合金は、例えば、鉄クロム合金、鉄ニッケル合金、または、鉄ニッケルクロム合金であってよい。無機高分子化合物は、例えば、無アルカリガラスまたはアルカリガラスであってよい。無アルカリガラスは、酸化珪素、酸化硼素、および、酸化アルミニウムを含む。アルカリガラスは、酸化珪素、酸化ナトリウム、および、酸化カルシウムを含む。

【0063】

可撓性基板１１は、単層構造体でもよいし、多層構造体でもよい。可撓性基板１１が多層構造体である場合には、可撓性基板１１を構成する各層を構成する材料は、それぞれ有機高分子化合物、有機無機複合材料、金属、合金、および、無機高分子化合物から構成される群から選択されるいずれか一種であってよい。

【0064】

可撓性基板１１が単層構造体である場合には、可撓性基板１１は、絶縁性を有したフィルムでもよいし、可撓性を有した薄板ガラスでもよい。可撓性基板１１が薄板ガラスである場合には、薄板ガラスの厚さは０．５ｍｍ以下であることが好ましく、０．１ｍｍ以下であることがより好ましい。

【0065】

可撓性基板１１が多層構造体である場合には、可撓性基板１１は、下地基板と、下地基板から剥離可能に構成された剥離層とを備えてもよい。剥離層は、複数の薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄとともに、下地基板から剥がされる。複数の薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄを備える剥離層は、別の可撓性基材に貼り付けられてもよい。可撓性基材は、例えば、耐熱性が低い紙類、セロファン基材、布類、再生繊維類、皮革類、ナイロン基材、ポリウレタン基材であってよい。この場合には、剥離層と可撓性基材とは、別の可撓性基板１１を構成する。

【0066】

可撓性基板１１が多層構造体である場合には、可撓性基板１１は、上述したように、本体シート１１Ａと下地層１１Ｂとを備えてもよい。本体シート１１Ａが有機化合物から構成されるフィルムである場合には、水分子および酸素分子の少なくとも一方である酸化源がフィルムを透過し、酸化源が薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄを構成する各層に対して付着することがある。これにより、薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの電気的特性が低下する場合がある。

【0067】

この点、可撓性基板１１が下地層１１Ｂとしてガスバリア層を備えることによって、酸化源の透過を抑えることが可能である。ガスバリア層は、無機化合物から形成されてよい。無機化合物は、例えば酸化珪素、窒化珪素、アルミナなどであってよい。なお、ガスバリア層が可撓性基板１１の片面のみに形成される場合には、ガスバリア層は、可撓性基板１１の表面１１Ｓを含んでもよいし、表面１１Ｓとは反対側の面を含んでもよい。

【0068】

また、可撓性基板１１は、下地層１１Ｂとして本体シート１１Ａの表面を平坦化するための平坦化層を備えてもよい。可撓性基板１１が平坦化層を備える場合には、平坦化層が可撓性基板１１の表面１１Ｓを含む。あるいは、可撓性基板１１は、下地層１１Ｂとして薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄを構成する各層と可撓性基板１１との密着性を高めるための密着層を備えてもよい。可撓性基板１１が密着層を備える場合には、密着層が可撓性基板１１の表面１１Ｓを含む。

【0069】

下地層１１Ｂは単層構造体でもよいし、多層構造体でもよい。下地層１１Ｂが多層構造体である場合には、下地層１１Ｂは、上述したガスバリア層、平坦化層、および、密着層のうちの２つ以上を含んでもよい。例えば、下地層１１Ｂが平坦化層と密着層とを含む場合には、平坦化層が、本体シート１１Ａと密着層との間に位置する。

【0070】

［電極１４，２３，２４，２５］
各電極１４，２３，２４，２５はそれぞれ単層構造体でもよいし、多層構造体でもよい。各電極１４，２３，２４，２５が多層構造体である場合には、各電極１４，２３，２４，２５はそれぞれ電極の下層との密着性を高める最下層、および、電極の上層との密着性を高める最上層を有することが好ましい。

【0071】

各電極１４，２３，２４，２５を構成する材料は、単一材料から構成される金属でもよいし、合金でもよいし、導電性を有する金属酸化物でもよい。各電極１４，２３，２４，２５を構成する材料は、相互に異なってもよいし、同じであってもよい。

【0072】

金属は、例えば、遷移金属、アルカリ金属、および、アルカリ土類金属から構成される群から選択される少なくとも一種である。遷移金属は、例えば、インジウム、アルミニウム、金、銀、白金、チタン、銅、ニッケル、タングステンから構成される群から選択される少なくとも一種であってよい。アルカリ金属は、例えば、リチウム、あるいは、セシウムであってよい。アルカリ土類金属は、例えば、マグネシウムおよびカルシウムの少なくとも一種であってよい。合金は、例えば、モリブデンニオブ、鉄クロム、アルミニウムリチウム、マグネシウム銀、アルミネオジウム合金、アルミネオジムジルコニア合金（Ａｌ‐Ｎｄ）から構成される群から選択されるいずれか一種であってよい。

【0073】

金属酸化物は、例えば、酸化インジウム、酸化錫、酸化亜鉛、酸化カドミウム、酸化インジウムカドミウム、酸化カドミウム錫、酸化亜鉛錫から構成される群から選択されるいずれか一種であってよい。金属酸化物は、不純物を含んでもよい。不純物を含有する金属酸化物は、例えば不純物を含む酸化インジウムであってよい。当該不純物は、例えば、錫、亜鉛、チタン、セリウム、ハフニウム、ジルコニウム、モリブデン、タングステンから構成される群から選択される少なくとも一種であってよい。不純物を含有する金属酸化物は、例えば不純物を含む酸化錫でもよい。当該不純物は、例えばアンチモンまたはフッ素であってよい。不純物を含有する金属酸化物は、例えば不純物を含む酸化亜鉛でもよい。当該不純物は、ガリウム、アルミニウム、硼素から構成される群から選択される少なくとも一種であってよい。また、不純物を含む金属酸化物は、水素原子を含む金属酸化物でもよい。金属酸化物中に含まれる水素原子は、金属酸化物中において良好な電子供与サイトを形成することが可能である。

【0074】

電極１４，２３，２４，２５の成膜方法は、例えば、スパッタ法、蒸着法、プラズマＣＶＤ（Chemical Vapor Deposition）法、原子堆積法（ＡＬＤ：Atomic Layer Deposition）、印刷法、塗布法などであってよい。電極１４，２３，２４，２５の成膜方法は、スパッタ法または印刷法であることが好ましい。スパッタ法および印刷法によれば、他の成膜方法に比べて、生産速度が高く、生産コストが低く、かつ、大面積へ成膜が容易である。

【0075】

電極１４，２３，２４，２５を形成する際には、各種の成膜方法によって電極１４，２３，２４，２５を形成するための導電膜を成膜した後に、フォトリソグラフィ法を用いて導電膜上にレジストパターンを形成する。次いで、導電膜のうち不要な部分をエッチングによって除去することによって、導電膜を各電極１４，２３，２４，２５が有する形状に加工することができる。

【0076】

なお、印刷法を用いて電極１４，２３，２４，２５を形成する場合には、例えば、導電材料、溶媒、および、可塑剤などを混合することによってインキを作成した後に、インキを用いて電極１４，２３，２４，２５のパターンを印刷する。次いで、電極１４，２３，２４，２５のパターンを焼成することによって、パターンから溶媒や可塑剤などを除去すし、これによって電極１４，２３，２４，２５を得ることができる。

【0077】

各電極１４，２３，２４，２５に適用することが可能な材料の範囲を広げる観点では、各電極１４，２３，２４，２５の電気抵抗率が、５．０×１０^－５Ω・ｃｍ以上であることが好ましい。薄膜トランジスタの消費電力を抑える観点では、各電極１４，２３，２４，２５の電気抵抗率は、１．０×１０^－２Ω・ｃｍ以下であることが好ましい。各電極１４，２３，２４，２５の電気抵抗値を抑える観点では、各電極１４，２３，２４，２５の厚さは、５０ｎｍ以上であることが好ましい。薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃを構成する各層の平坦性を高める観点では、各電極１４，２３，２４，２５の厚さは、３００ｎｍ以下であることが好ましく、１５０ｎｍ以下であることがより好ましい。

【0078】

［第１ゲート絶縁層２２Ａ］
第１ゲート絶縁層２２Ａは、単層構造体でもよいし、多層構造体でもよい。第１ゲート絶縁層２２Ａが単層構造体あるいは多層構造体のいずれであっても、ゲート絶縁層２２は、上述した条件１によるように、有機高分子化合物を含む。これにより本開示の薄膜トランジスタアレイ１０は、可撓性を有することが可能である。なお、本開示の薄膜トランジスタアレイ１０において、第１ゲート絶縁層２２Ａを構成する有機高分子化合物とは、有機高分子化合物のみから構成される材料だけではなく、有機高分子化合物と無機化合物の混合物である有機無機複合材料であって、かつ、混合物において有機高分子化合物の体積分率が５０％を超える材料であってよい。すなわち、ゲート絶縁層２２において、有機高分子化合物が主成分である。第１ゲート絶縁層２２Ａは、有機高分子化合物から構成されることが好ましい。

【0079】

有機高分子化合物は、例えば、ポリビニルフェノール、ポリイミド、ポリビニルアルコール、アクリルポリマー、エポキシポリマー、アモルファスフッ素ポリマーを含むフッ素系ポリマー、メラミンポリマー、フランポリマー、キシレンポリマー、ポリアミドイミドポリマー、シリコーンポリマーなどであってよい。有機高分子化合物中には、フッ素原子が含まれてもよい。

【0080】

有機無機複合材料は、有機高分子化合物と無機化合物との混合物であるから、有機高分子化合物に由来する柔軟性と、無機化合物に由来する高い耐電圧特性および高い誘電率特性とを兼ね備える。そのため、有機無機複合材料から構成される第１ゲート絶縁層２２Ａによれば、柔軟性、高い耐電圧特性、および、高い誘電率特性を得ることが可能である。

【0081】

有機無機複合材料は、例えば、アクリル系ポリマー内に無機化合物の微粒子を分散させた材料であってよい。微粒子を構成する無機化合物は、例えば、アルミナ（Ａｌ_２Ｏ_３）、ジルコニア（ＺｒＯ_２）、酸化チタン（ＴｉＯ_２）、酸化珪素（ＳｉＯ_２）、酸化ハフニウム（ＨｆＯ_２）、酸化イットリウム（Ｙ_２Ｏ_３）などであってよい。

【0082】

上述したように、無機化合物の混合比率は、体積分率で５０％未満である。無機化合物の混合比率が５０％以上である場合には、無機化合物の特性が支配的になり、これによってゲート絶縁層２２の柔軟性が損なわれ、結果としてゲート絶縁層２２を備える薄膜トランジスタアレイ１０の耐屈曲性が低下する。これに対して、無機化合物の混合比率が５０％未満である、すなわち有機高分子化合物の混合比率が５０％を超える場合には、有機高分子化合物の特性が支配的になるから、ゲート絶縁層２２の柔軟性が維持される。

【0083】

ゲート絶縁層２２の抵抗率は、１×１０^１１Ω・ｃｍ以上であることが好ましい。ゲート絶縁層２２の抵抗率は、１×１０^１２Ω・ｃｍ以上であることがより好ましい。第１ゲート絶縁層２２Ａの厚さは、２００ｎｍ以上３μｍ以下であることが好ましい。第１ゲート絶縁層２２Ａの厚さは、４００ｎｍ以上１μｍ以下であることがより好ましい。第１ゲート絶縁層２２Ａの厚さが２００ｎｍ以上であるから、薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの第１ゲート絶縁層２２Ａとして十分な耐電圧特性を有し、これによって薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの駆動中に絶縁破壊を生じることが抑えられる。一方、ゲート絶縁層２２の厚さが３μｍ以下であるから、駆動電圧の上昇が抑えられ、これによって、薄膜トランジスタアレイ１０による消費電力の上昇が抑えられる。

【0084】

本開示の薄膜トランジスタアレイ１０では、可撓性基板１１の表面１１Ｓと対向する視点から見て、上述した条件２を満たすように、ゲート絶縁層が島状にパターニングされている。すなわち、本開示の薄膜トランジスタアレイ１０では、薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄごとに個別の第１ゲート絶縁層２２Ａを備えている。通常、薄膜トランジスタアレイは、複数の薄膜トランジスタに共通する１層の第１ゲート絶縁層を備えている。これに対して、本開示の薄膜トランジスタアレイ１０では、１層のゲート絶縁層が島状にパターニングされ、これによって、互いに隣り合う薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの第１ゲート絶縁層２２Ａが離間している。

【0085】

本開示の薄膜トランジスタアレイ１０では、各薄膜トランジスタ１２Ａ，１２Ｂ、１２Ｃ，１２Ｄが有する第１ゲート絶縁層２２Ａが、その薄膜トランジスタ１２Ａ，１２Ｂ、１２Ｃ，１２Ｄと隣り合う薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄが有するゲート絶縁層２２から離間する。そのため、薄膜トランジスタアレイ１０が屈曲されたときに、第１ゲート絶縁層２２Ａよりもヤング率が低い層間絶縁層１３にひずみが集中する。これにより、第１ゲート絶縁層２２Ａによって覆われたチャネル部分ではひずみが低減されるため、薄膜トランジスタアレイ１０において、可撓性基板１１の曲げに対する薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの電気的な耐久性が向上する。

【0086】

第１ゲート絶縁層２２Ａのパターニングには、例えば以下に記載の方法を用いることができる。可撓性基板１１上に絶縁層を形成した後に絶縁層をパターニングする場合には、絶縁層のパターニングにドライエッチング法を用いることができる。また、第１ゲート絶縁層２２Ａを塗布法で形成する場合には、第１ゲート絶縁層２２Ａを構成する材料に感光性を付与することによって、材料の塗布によって形成された塗布膜を露光し、次いで塗布膜を現像する。これにより、パターニングされた絶縁層を得ることができる。また、印刷法を用いて第１ゲート絶縁層２２Ａを形成する場合には、所定のパターンを有した第１ゲート絶縁層２２Ａを一度の処理で形成することができる。また、第１ゲート絶縁層２２Ａを形成するための絶縁膜を可撓性基板１１上に成膜する前に、可撓性基板１１として、表面１１Ｓにおいて、ゲート絶縁層２２を形成しない領域に撥液層を選択的に形成した基材を用いる。次いで、可撓性基板１１の表面１１Ｓに塗布法を用いてゲート絶縁層を形成するための絶縁層を形成する。この際に、撥液層が塗布液をはじくから、撥液層のパターンに応じたパターンを有した絶縁層を形成することができる。

【0087】

島状にパターニングされたゲート絶縁層２２において、第１のゲート絶縁層２２と第２のゲート絶縁層２２との間の距離Ｄは、５μｍ以上２００μｍ以下である。ゲート絶縁層２２間の距離が５μｍ以上であることによって、可撓性基板１１の屈曲時に生じたひずみが層間絶縁層１３に集中し、これによってゲート絶縁層２２に生じるひずみを低減することができる。また、ゲート絶縁層２２間の距離Ｄが２００μｍ以下であることによって、薄膜トランジスタアレイ１０の解像度が過剰に低くなることが抑えられるから、薄膜トランジスタアレイ１０が実用に足る解像度を有することが可能である。

【0088】

［第２ゲート絶縁層２２Ｂ］
第２ゲート絶縁層２２Ｂは、無機化合物を含む。第２ゲート絶縁層２２Ｂは、単層構造体でもよいし、多層構造体でもよい。ゲート絶縁層２２が無機化合物を含むことによって、半導体層２１が非単結晶シリコンまたは酸化物半導体から構成される場合に、半導体層２１とゲート絶縁層２２との間において良好な界面が形成される。これにより、薄膜トランジスタが優れた電気的特性を発現することができる。ゲート絶縁層２２は、体積分率で５０％以上の無機化合物を含む。すなわち、ゲート絶縁層２２の主成分は無機化合物である。ゲート絶縁層２２は、無機化合物と有機高分子化合物との混合物であってもよい。ゲート絶縁層２２を構成する材料は、例えば、アクリル樹脂とアルミナ粒子との混合物であって、混合物が体積分率で５０％以上のアルミナ粒子を含む。なお、第２ゲート絶縁層２２Ｂは、無機化合物から構成されることが好ましい。

【0089】

絶縁性を有した無機化合物は、酸化珪素、窒化珪素、酸化窒化珪素、アルミナ、酸化ジルコニウム、酸化ハフニウム、酸化タンタルなどであってよい。無機化合物は、ランタノイドを含んでもよい。ランタノイドは、例えばランタン（Ｌａ）、プラセオジム（Ｐｒ）、ネオジウム（Ｎｄ）、サマリウム（Ｓｍ）、および、ユーロピウム（Ｅｕ）から構成される群から選択される少なくとも一種の金属元素を含んでもよい。

【0090】

無機化合物の成膜法は、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法、熱ＣＶＤ法、原子堆積法（ＡＬＤ法：Atomic Layer Deposition）、スパッタ法、蒸着法、塗布法、陽極酸化法などであってよい。

【0091】

ゲート絶縁層２２は十分に高い抵抗値を有する必要がある。ゲート絶縁層２２の抵抗値は、１×１０^１１Ω・ｃｍ以上であってよい。ゲート絶縁層２２の抵抗値は、１×１０^１３Ω・ｃｍ以上であることが好ましい。上述したように、第２ゲート絶縁層２２Ｂの厚さは、２ｎｍ以上３０ｎｍ以下である。第２ゲート絶縁層２２Ｂの厚さが２ｎｍ以上であることによって、連続的な膜を形成することができ、これによって第２ゲート絶縁層２２Ｂと半導体層２１との間に良好な界面を形成することが可能である。第２ゲート絶縁層２２Ｂの厚さが３０ｎｍ以下であることによって、可撓性基板１１の屈曲時に第２ゲート絶縁層２２Ｂに割れが生じにくい。

【0092】

第２ゲート絶縁層２２Ｂのパターニングには、例えば以下に記載の方法を用いることができる。可撓性基板１１上に絶縁層を形成した後に絶縁層をパターニングする場合には、絶縁層のパターニングにドライエッチング法を用いることができる。また、塗布法を用いてゲート絶縁層を形成する場合には、第２ゲート絶縁層２２Ｂを構成する材料に感光性を付与することによって、材料の塗布によって形成された塗布膜を露光し、次いで塗布膜を現像する。これにより、パターニングされた絶縁層を得ることができる。また、印刷法を用いて第２ゲート絶縁層２２Ｂを形成する場合には、所定のパターンを有した第２ゲート絶縁層２２Ｂを一度の処理で形成することができる。また、第２ゲート絶縁層２２Ｂを形成するための絶縁膜を可撓性基板１１上に成膜する前に、可撓性基板１１として、表面１１Ｓにおいて、第２ゲート絶縁層２２Ｂを形成しない領域に撥液層を選択的に形成した基材を用いる。次いで、可撓性基板１１の表面１１Ｓに塗布法を用いてゲート絶縁層を形成するための絶縁層を形成する。この際に、撥液層が塗布液をはじくから、撥液層のパターンに応じたパターンを有した絶縁層を形成することができる。

【0093】

本開示の薄膜トランジスタアレイ１０では、可撓性基板１１の表面１１Ｓと対向する視点から見て、第２ゲート絶縁層２２Ｂが島状にパターニングされている。すなわち、本開示の薄膜トランジスタアレイ１０では、薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄごとに個別の第２ゲート絶縁層２２Ｂを備えている。通常、薄膜トランジスタアレイは、複数の薄膜トランジスタに共通する１層のゲート絶縁層を備えている。これに対して、本開示の薄膜トランジスタアレイ１０では、１層のゲート絶縁層が島状にパターニングされ、これによって、互いに隣り合う薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの第２ゲート絶縁層２２Ｂが離間している。

【0094】

本開示の薄膜トランジスタアレイ１０では、第１の薄膜トランジスタが有するゲート絶縁層２２が第２の薄膜トランジスタが有するゲート絶縁層２２から離間するから、薄膜トランジスタアレイ１０が屈曲されたときに、ゲート絶縁層２２よりもヤング率が低い層間絶縁層１３にひずみが集中する。これにより、ゲート絶縁層２２によって覆われたチャネル部分ではひずみが低減されるため、薄膜トランジスタアレイ１０において、可撓性基板１１の曲げに対する薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの電気的な耐久性が向上する。

【0095】

第２ゲート絶縁層２２Ｂの厚さが３０ｎｍであり、かつ、第２ゲート絶縁層２２Ｂの第２面積Ｓ２が第１ゲート絶縁層２２Ａの第１面積Ｓ１以下であってよい。この場合には、第２ゲート絶縁層２２Ｂの力学特性が薄膜トランジスタアレイ１０の耐屈曲性に与える影響は、第１ゲート絶縁層２２Ａの力学特性が薄膜トランジスタアレイ１０の耐屈曲性に与える影響よりも小さい。

【0096】

［半導体層２１］
半導体層２１を構成する材料は、無機半導体でもよいし、有機半導体でもよい。移動度を高める観点、および、信頼性を高める観点から、半導体層２１は無機半導体から構成されることが好ましい。無機半導体は、非単結晶シリコン、単結晶シリコン、化合物半導体であってよい。成膜温度を有機高分子化合物から構成される基板の耐熱温度程度まで低める観点では、半導体層２１は、酸化物半導体または非単結晶シリコンから構成されることが好ましい。

【0097】

酸化物半導体は、インジウム、カドミウム、亜鉛、錫から構成される群から選択される少なくとも一種の元素を含むことが好ましい。酸化物半導体は、アルミニウム、チタン、ガリウム、タングステン、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、ハフニウム、プラセオジム（Ｐｒ）、ネオジウム（Ｎｄ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）か構成される群から選択される少なくとも一種の金属元素を含んでもよい。酸化物半導体は、アモルファス酸化物半導体である酸化インジウガリウム亜鉛（Ｉｎ‐Ｇａ‐Ｚｎ‐Ｏ）であることが好ましい。

【0098】

非単結晶シリコンは、例えば、水素化非晶質シリコン（ａ‐Ｓｉ：Ｈ）、水素化微結晶シリコン（μｃ‐Ｓｉ：Ｈ）、低温多結晶シリコン（ＬＴＰＳ：Low Temperature Polycrystalline Silicon）などであってよい。

【0099】

半導体層２１の厚さにおける均一性を高める観点では、半導体層２１の厚さは、５ｎｍ以上であることが好ましい。半導体層２１を構成する材料の使用量を抑える観点では、半導体層２１の厚さは、１００ｎｍ以下であることが好ましい。厚さの均一性を高めること、および、材料の使用量を抑制することを両立する観点では、半導体層２１の厚さは、５ｎｍ以上１００ｎｍ以下であることが好ましい。さらに、これらの効果を得る実効性を高める観点では、半導体層２１の厚さは、１０ｎｍ以上５０ｎｍ以下であることがより好ましい。

【0100】

半導体層２１の成膜方法は、例えば、スパッタ法、蒸着法、プラズマＣＶＤ法、原子堆積法、塗布法、転写法などであってよい。半導体層２１をスパッタ法、蒸着法、プラズマＣＶＤ法、原子堆積法、塗布法のいずれかを用いて形成する場合には、半導体層２１を形成するための薄膜を形成した後に、フォトマスクなどを用いたフォトリソグラフィ法によって薄膜をエッチングし、これによって半導体層２１を得ることができる。なお、印刷法を用いて半導体層２１を形成する場合にも、半導体層２１を形成するための薄膜を印刷法によって形成した後に、フォトリソグラフィ法によって薄膜をパターニングすることによって半導体層２１を得ることも可能であるし、また、印刷法によって所定の形状を有した半導体層２１を形成することも可能である。

【0101】

［高ドープ領域２１Ｂ］
上述したように、トップゲート‐コプラーナー型の薄膜トランジスタ１２Ｂでは、半導体層２１とソース電極２３との電気的な接触、および、半導体層２１とドレイン電極２４との電気的な接触を改善するために、半導体層２１にドーパントがドーピングされる。これによって、半導体層２１に、高ドープ領域２１Ｂが形成される。図９を参照して先に説明した例では、半導体層２１が２つの高ドープ領域２１Ｂを含んでいる。これに対して、半導体層２１のうち、高ドープ領域２１Ｂに挟まれた非ドープ領域２１Ａには、ドーパントがドーピングされていない。これにより、非ドープ領域２１Ａは、チャネル領域として機能する。

【0102】

半導体層２１に高ドープ領域２１Ｂを形成する際には、半導体層２１のうち、高ドープ領域２１Ｂに、例えばプラズマ処理やイオン注入処理などによって、ドーパントをドープする。これにより、高ドープ領域２１Ｂに、ドーパントが高い濃度でドープされる。この際に、非ドープ領域２１Ａをレジストなどによって被覆することによって、非ドープ領域２１Ａに対してドーパントがドープされない。

【0103】

また、上述したように、ボトムゲート‐エッチストッパ型の薄膜トランジスタは、半導体層２１のうち、チャネル保護層２６から露出した領域に、高ドープ領域２１Ｂを有することが好ましい。これにより、半導体層２１とソース電極２３との電気的な接触、および、半導体層２１とドレイン電極２４との電気的な接触を改善することが可能である。

【0104】

例えば、半導体層２１がｎ型の酸化物半導体から構成される場合には、アルゴンガスや窒素ガスなどを用いてプラズマ処理を行うことによって、半導体層２１内に酸素空孔を増加させることが可能である。これにより、半導体層２１の導電率が増大するから、半導体層２１に高ドープ領域２１Ｂを形成することができる。また、半導体層２１がｎ型の酸化物半導体から形成される場合には、水素ガスやフッ化窒素（ＮＦ_３）ガスなどを用いてプラズマ処理を行うことによって、水素やフッ素を半導体層２１に注入することができる。半導体層２１に注入された水素やフッ素がｎ型のドーパントとして働くから、半導体層２１に高ドープ領域２１Ｂを形成することができる。ｎ型の酸化物半導体は、例えば、酸化インジウムガリウム亜鉛（Ｉｎ‐Ｇａ‐Ｚｎ‐Ｏ）、酸化亜鉛（Ｚｎ‐Ｏ）、酸化インジウム亜鉛（Ｉｎ‐Ｚｎ‐Ｏ）などであってよい。

【0105】

半導体層２１が、ｎ型の水素化アモルファスシリコンや、ｎ型の微結晶シリコンから構成される場合には、例えば、ホスフィン（ＰＨ_３）ガスと水素ガスとの混合ガスや、ホスフィンガスとアルゴンガスとの混合ガスを用いてプラズマ処理を行う。これにより、半導体層２１に高ドープ領域２１Ｂを形成することができる。

【0106】

一方、半導体層２１が、ｐ型の水素化アモルファスシリコンや、ｐ型の微結晶シリコンから構成される場合には、例えば、ジボラン（Ｂ_２Ｈ_６）ガスと水素との混合ガスや、ジボランガスとアルゴンとの混合ガスを用いてプラズマ処理を行う。これにより、半導体層２１に高ドープ領域２１Ｂを形成することができる。

【0107】

［チャネル保護層２６］
図２が示すエッチストッパ型の薄膜トランジスタ１２Ｂでは、半導体層２１上に半導体層２１よりも小さい形状にパターニングされたチャネル保護層２６が位置する。チャネル保護層２６は単層構造体でもよいし、多層構造体でもよい。チャネル保護層２６を構成する材料は、絶縁性を有した無機化合物、絶縁性を有した有機高分子化合物、または、無機化合物と有機高分子化合物との混合物のいずれかであってよい。

【0108】

【0109】

【0110】

有機高分子化合物は、ポリビニルフェノール、ポリイミド、ポリビニルアルコール、アクリルポリマー、エポキシポリマー、アモルファスフッ素ポリマーを含むフッ素系ポリマー、メラミンポリマー、フランポリマー、キシレンポリマー、ポリアミドイミドポリマー、シリコーンポリマーなどであってよい。有機高分子化合物は、フッ素原子を含んでもよい。

【0111】

チャネル保護層２６を構成する材料が有機高分子化合物と無機化合物との混合物である場合には、当該混合物は、例えば、アクリル樹脂とアルミナの微粒子とから構成されてよい。

【0112】

チャネル保護層２６は、十分に高い抵抗値を有する必要がある。チャネル保護層２６の抵抗値は、１×１０^１１Ω・ｃｍ以上であってよい。チャネル保護層２６の抵抗値は、１×１０^１３Ω・ｃｍ以上であることが好ましい。

【0113】

チャネル保護層２６に積層される上層の影響を抑える観点では、チャネル保護層２６の厚さは、２０ｎｍ以上であることが好ましく、５０ｎｍ以上であることがより好ましい。チャネル保護層２６の可撓性を維持する観点では、チャネル保護層２６の厚さは６００ｎｍ以下であることが好ましく、４００ｎｍ以下であることがより好ましい。

【0114】

［層間絶縁層１３］
層間絶縁層１３は、単層構造体でもよいし、多層構造体でもよい。層間絶縁層１３は、上述した条件４を満たす。すなわち、層間絶縁層１３は有機高分子化合物から構成され、かつ、層間絶縁層１３のヤング率は、ゲート絶縁層２２のヤング率よりも低い。

【0115】

層間絶縁層１３を構成する有機高分子化合物は、例えば、ポリジメチルシロキサン（ＰＤＭＳ）、シリコーン、ポリスチレン、ポリアクリルアミドゲル、ポリウレタン、ポリエチレン、ポリビニルフェノール、ポリイミド、ポリビニルアルコール、アクリルポリマー、エポキシポリマー、アモルファスフッ素ポリマーを含むフッ素系ポリマー、メラミンポリマー、フランポリマー、キシレンポリマー、ポリアミドイミドポリマー、シリコーンポリマーなどであってよい。有機高分子化合物は、フッ素原子を含んでもよい。

【0116】

層間絶縁層１３を構成する有機高分子化合物は、伸縮性を有した有機高分子化合物であってもよい。伸縮性を有した有機系材料は、例えば、伸縮性エポキシポリマー、伸縮性シリコーン、伸縮性ポリウレタンなどであってよい。

【0117】

層間絶縁層１３のヤング率は、ゲート絶縁層２２のヤング率よりも低ければよい。層間絶縁層１３のヤング率は１０ＭＰａ以下であることが好ましく、３ＭＰａ以下であることがより好ましい。

【0118】

上述したように、層間絶縁層１３のヤング率Ｅ_ＩＬは、第１ゲート絶縁層２２Ａのヤング率Ｅ_Ｇ１よりも小さい。そのため、層間絶縁層１３のヤング率Ｅ_ＩＬを第１ゲート絶縁層２２Ａのヤング率Ｅ_Ｇ１で除算した値（Ｅ_ＩＬ／Ｅ_Ｇ１）は、１未満である。層間絶縁層１３のヤング率ＥＩＬと第１ゲート絶縁層２２Ａのヤング率ＥＧ１とは、例えば以下を満たすことが好ましい。

【0119】

０．０３１≦Ｅ_ＩＬ／Ｅ_ＧＩ≦０．７９５
層間絶縁層１３の厚さは、例えば、５００ｎｍ以上５μｍ以下であってよく、１μｍ以上３．５μｍ以下であることが好ましい。薄膜トランジスタの型式がボトムゲート型である場合には、画素電極の電位が半導体層２１に影響することを抑える観点では、５００ｎｍ以上であることが好ましく、１μｍ以上であることがより好ましい。なお、薄膜トランジスタアレイ１０が屈曲に対する十分な耐性を有する観点では、層間絶縁層１３の厚さは５μｍ以下であることが好ましく、３．５μｍ以下であることがより好ましい。

【0120】

層間絶縁層１３を形成する方法は、例えば、蒸着法、塗布法、印刷法などであってよい。層間絶縁層１３を形成する方法は、塗布法または印刷法であることが好ましい。層間絶縁層１３はパターニングされていなくてもよいし、必要に応じて層間絶縁層１３の一部がパターニングされてもよい。層間絶縁層１３の一部をパターニングする場合には、例えば、層間絶縁層１３のパターニングによって、上述したコンタクトホール１３Ｈ，１３Ｈ１，１３Ｈ２を形成する。これにより、例えば、図４を参照して先に説明した構造、および、図１０を参照して先に説明した構造では、ドレイン電極２４が層間絶縁層１３のコンタクトホール１３Ｈを通じて画素電極１４と電気的に接続される。

【0121】

層間絶縁層１３のパターニングには、層間絶縁層１３を構成する材料に適した方法が用いられる。層間絶縁層１３のパターニングには、例えばドライエッチング法を用いることができる。また、塗布法を用いて層間絶縁層１３を形成する場合には、層間絶縁層１３を構成する材料に感光性を付与することによって、材料の塗布によって形成された塗布膜を露光し、次いで塗布膜を現像する。これにより、パターニングされた絶縁層を得ることができる。また、印刷法を用いて層間絶縁層１３を形成する場合には、所定のパターンを有した層間絶縁層１３を一度の処理で形成することができる。また、層間絶縁層１３を形成するための絶縁膜を可撓性基板１１上に成膜する前に、可撓性基板１１として、表面１１Ｓにおいて、ゲート絶縁層２２を形成しない領域に撥液層を選択的に形成した基材を用いる。次いで、可撓性基板１１の表面１１Ｓに塗布法を用いて層間絶縁層１３を形成するための絶縁層を形成する。この際に、撥液層が塗布液をはじくから、撥液層のパターンに応じたパターンを有した絶縁層を形成することができる。

【0122】

薄膜トランジスタアレイ１０では、第１ゲート絶縁層２２Ａおよび層間絶縁層１３が薄膜トランジスタアレイ１０において占める面積が大きい。また、第２ゲート絶縁層２２Ｂおよび層間絶縁層１３の厚さが厚い。これに対して、第２ゲート絶縁層２２Ｂ、半導体層２１、および、各電極２３，２４，２５はパターニングされることによって形成されるから、第２ゲート絶縁層２２Ｂ、半導体層２１、および、各電極２３，２４，２５が薄膜トランジスタアレイ１０において占める面積は小さい。また、第２ゲート絶縁層２２Ｂ、半導体層２１、および、各電極２３，２４，２５の厚さは薄い。そのため、第１ゲート絶縁層２２Ａおよび層間絶縁層１３の力学特性が、薄膜トランジスタアレイ１０の屈曲に対する耐性を支配する。一方で、第２ゲート絶縁層２２Ｂ、半導体層２１、および、各電極２３，２４，２５の力学特性は、薄膜トランジスタアレイ１０の屈曲に対する耐性に対してほとんど影響しない。

【0123】

この点、本開示の薄膜トランジスタアレイ１０では、ゲート絶縁層２２を各薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄが個別に備えている。すなわち、各薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄが備えるゲート絶縁層２２が、１層の絶縁層が島状にパターニングされることによって形成されている。そのため、各ゲート絶縁層２２はゲート絶縁層２２よりも柔らかい層間絶縁層１３によって覆われ、これにより、ゲート絶縁層２２間にも層間絶縁層１３が位置する。そのため、薄膜トランジスタアレイ１０を屈曲させた際に、薄膜トランジスタアレイ１０において生じたひずみの大部分は、ゲート絶縁層２２ではなく柔軟性を有した層間絶縁層１３によって吸収される。これによって、薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄにおけるチャネル領域近傍でのひずみが低減される。そして、ゲート絶縁層２２間の距離が条件２を満たすことによって、可撓性と、曲げに対する電気的特性の耐久性とを両立することができる。

【0124】

［実施例］
以下、実施例および比較例を説明する。なお、各実施例および各比較例では、まず、ガラス基板を準備し、次いで、ガラス基板上に塗布法を用いて１０μｍの厚さを有したポリイミド基板を形成した。次いで、６４個の薄膜トランジスタが８列かつ８行で並ぶように、ポリイミド基板上に薄膜トランジスタを形成した。なお、第１方向と第１方向に直交する第２方向との両方において薄膜トランジスタが等間隔で並ぶように、６４個の薄膜トランジスタを形成した。すべての薄膜トランジスタを覆う層間絶縁層を形成した後に、ガラス基板からポリイミド基板を剥離することによって、可撓性基板を備える薄膜トランジスタアレイを得た。

【0125】

なお、図１４に記載の素子構造のうち、ＢＧはボトムゲート型を意味し、ＴＧはトップゲート型を意味し、ＥＳはエッチストッパ型を意味し、ＣＥはチャネルエッチ型を意味し、ＣＰはコプラーナー型を意味する。薄膜トランジスタの型式が、例えばボトムゲート‐エッチストッパ型である場合には、図１４において、素子構造をＢＧ／ＥＳと表記する。薄膜トランジスタの型式が、例えばトップゲート‐コプラーナー型である場合には、図１４において、素子構造をＴＧ／ＣＰと表記する。

【0126】

［実施例１］
実施例１の薄膜トランジスタアレイ１０として、図１が示すボトムゲート‐チャネルエッチ型の薄膜トランジスタ１２Ａを備える薄膜トランジスタアレイ１０を作製した。

【0127】

可撓性基板１１である１０μｍの厚さを有したポリイミド基板が形成されたガラス基板を準備した。次いで、ＤＣマグネトロンスパッタ法を用いて、１００ｎｍの厚さを有したＡｌ‐Ｎｄ薄膜を可撓性基板１１上に形成した。この際に、Ｎｄの原子分率が２％であるＡｌ‐Ｎｄターゲットを用い、かつ、スパッタガスとしてアルゴンガスを用いた。次いで、Ａｌ‐Ｎｄ薄膜上にスピンコート法を用いて感光性ポジ型レジストを塗布した。続いて、マスク露光を行った後に、アルカリ現像による現像を行うことによって、フォトレジストパターンを形成した。次に、Ａｌ‐Ｎｄ薄膜をリン酸、硝酸、および、酢酸の混合液であるエッチング液を用いてエッチングし、これによってＡｌ‐Ｎｄ薄膜のうち、不要な部分を除去した。続いて、レジスト剥離液により、Ａｌ‐Ｎｄ薄膜からフォトレジストパターンを除去することによってゲート電極２５を得た。すなわち、フォトリソグラフィ法を用いて、ゲート電極２５を得た。なお、以下において、Ａｌ‐Ｎｄ薄膜と同様の方法によって薄膜をパターニングした場合に、フォトリソグラフィ法によって薄膜をパターニングしたと記載する。

【0128】

そして、スピンコート法を用いて感光性を有したアクリル樹脂を可撓性基板１１に塗布することによって塗膜を形成し、次いで、フォトリソグラフィ法を用いて塗膜をパターニングした。その後、パターニング後の塗膜を２３５℃で焼成し、これによって第１ゲート絶縁層２２Ａを得た。焼成後の第１ゲート絶縁層２２Ａの厚さは、８００ｎｍであり、第１ゲート絶縁層２２Ａ間の距離は５μｍであり、第１ゲート絶縁層２２Ａの第１面積Ｓ１は１６００μｍ^２であった。また、焼成後の第１ゲート絶縁層２２Ａのヤング率は、７．８ＧＰａであった。

【0129】

第１ゲート絶縁層２２Ａが形成された可撓性基板１１上に、プラズマＣＶＤ法を用いて３０ｎｍの厚さを有した酸化珪素（ＳｉＯ_２）薄膜を形成した。この際に、シラン（ＳｉＨ_４）ガス、亜酸化窒素（Ｎ_２Ｏ）ガス、および、水素（Ｈ_２）ガスを原料ガスとして用いた。次に、スピンコート法を用いてＳｉＯ_２薄膜上に感光性ポジ型レジストを塗布した。続いて、マスク露光を行った後に、アルカリ現像による現像を行うことによって、フォトレジストパターンを形成した。そして、四フッ化炭素（ＣＦ_４）ガスを用いたリアクティブイオンエッチング（ＲＩＥ）法によって、ＳｉＯ_２薄膜における不要な部分を除去した。続いて、レジスト剥離液により、ＳｉＯ_２薄膜からフォトレジストパターンを除去することによって第２ゲート絶縁層２２Ｂを得た。これによって、４５０μｍ^２の第３面積Ｓ３を有し、かつ、６５ＧＰａのヤング率を有した第２ゲート絶縁層２２Ｂを得た。

【0130】

次に、可撓性基板１１の表面１１Ｓに、スパッタリング法を用いて、３０ｎｍの厚さを有したＩＧＺＯ薄膜を形成した。この際に、ＩｎＧａＺｎＯ_ｘの組成を有するターゲットと、アルゴン（Ａｒ）ガスと酸素（Ｏ_２）との混合ガスであるスパッタガスとを用いた。次いで、フォトリソグラフィ法を用いてＩＧＺＯ薄膜をパターニングすることによって、半導体層２１を得た。この際に、エッチング液として蓚酸エッチング液を用いた。

【0131】

続いて、可撓性基板１１上に、スパッタ法を用いて、１００ｎｍの厚さを有したＡｌ‐Ｎｄ薄膜を可撓性基板１１に形成した。この際に、Ｎｄの原子分率が２％であるＡｌ‐Ｎｄターゲットを用い、かつ、スパッタガスとしてアルゴンガスを用いた。次いで、フォトリソグラフィ法を用いてＡｌ‐Ｎｄ薄膜をパターニングすることによって、ソース電極２３およびドレイン電極２４を得た。この際に、エッチング液としてリン酸、硝酸、および、酢酸の混合液を用いた。これにより、１０μｍのチャネル長Ｌを有し、２０μｍのチャネル幅Ｗを有し、かつ、２００μｍ^２の第２面積Ｓ２を有したチャネル領域２１ＣＨを得た。

【0132】

次に、スピンコート法を用いて感光性のポリジメチルシロキサン（ＰＤＭＳ）を塗布し、これによってＰＤＭＳ薄膜を形成した。次いで、フォトリソグラフィ法を用いてＰＤＭＳ薄膜をパターニングし、続いて、パターニング後のＰＤＭＳ薄膜を２３０℃で焼成することによって層間絶縁層１３を得た。層間絶縁層１３の厚さは３．０μｍであり、かつ、ヤング率は０．３１ＧＰａであった。これにより、実施例１の薄膜トランジスタアレイ１０を得た。

【0133】

［実施例２］
実施例１において、第１ゲート絶縁層２２Ａ間の距離を５０μｍに変更した以外は、実施例１と同様の方法によって、実施例２の薄膜トランジスタアレイ１０を得た。

【0134】

［実施例３］
実施例１において、第１ゲート絶縁層２２Ａ間の距離を１００μｍに変更した以外は、実施例１と同様の方法によって、実施例３の薄膜トランジスタアレイ１０を得た。

【0135】

［実施例４］
実施例１において、第１ゲート絶縁層２２Ａ間の距離を２００μｍに変更した以外は、実施例１と同様の方法によって、実施例４の薄膜トランジスタアレイ１０を得た。

【0136】

［実施例５］
実施例５の薄膜トランジスタアレイ１０として、図２が示すボトムゲート‐エッチストッパ型の薄膜トランジスタ１２Ａを有する薄膜トランジスタアレイ１０を作製した。

【0137】

【0138】

そして、スピンコート法を用いて感光性を有したアクリル樹脂を可撓性基板１１に塗布することによって塗膜を形成し、次いで、フォトリソグラフィ法を用いて塗膜をパターニングした。その後、パターニング後の塗膜を２３５℃で焼成し、これによって第１ゲート絶縁層２２Ａを得た。焼成後の第１ゲート絶縁層２２Ａの厚さは、５００ｎｍであり、第１ゲート絶縁層２２Ａ間の距離は５μｍであり、第１ゲート絶縁層２２Ａの第１面積Ｓ１は４００μｍ^２であった。また、焼成後の第１ゲート絶縁層２２Ａのヤング率は、７．８ＧＰａであった。

【0139】

第１ゲート絶縁層２２Ａが形成された可撓性基板１１上に、プラズマＣＶＤ法を用いて３０ｎｍの厚さを有したＳｉＯ_２薄膜を形成した。この際に、シラン（ＳｉＨ_４）ガス、亜酸化窒素（Ｎ_２Ｏ）ガス、および、水素（Ｈ_２）ガスを原料ガスとして用いた。次に、スピンコート法を用いてＳｉＯ_２薄膜上に感光性ポジ型レジストを塗布した。続いて、マスク露光を行った後に、アルカリ現像による現像を行うことによって、フォトレジストパターンを形成した。そして、四フッ化炭素（ＣＦ_４）ガスを用いたリアクティブイオンエッチング（ＲＩＥ）法によって、ＳｉＯ_２薄膜における不要な部分を除去した。続いて、レジスト剥離液により、ＳｉＯ_２薄膜からフォトレジストパターンを除去することによって第１ゲート絶縁層２２Ａを得た。これによって、３００μｍ^２の第３面積Ｓ３を有し、かつ、６５ＧＰａのヤング率を有した第１ゲート絶縁層２２Ａを得た。

【0140】

【0141】

そして、スピンコート法を用いて可撓性基板１１に感光性を有したアクリル樹脂を塗布することによって塗膜を形成し、次いで、マスク露光と、アルカリ現像とを塗膜に対して行うことによって塗膜をパターニングした。その後、パターニング後の塗膜を２３０℃で焼成し、これによって半導体層２１上に位置するチャネル保護層２６を得た。

【0142】

続いて、可撓性基板１１上に、スパッタ法を用いて、１００ｎｍの厚さを有したＡｌ‐Ｎｄ薄膜を可撓性基板１１に形成した。この際に、Ｎｄの原子分率が２％であるＡｌ‐Ｎｄターゲットを用い、かつ、スパッタガスとしてアルゴンガスを用いた。次いで、フォトリソグラフィ法を用いてＡｌ‐Ｎｄ薄膜をパターニングすることによって、ソース電極２３およびドレイン電極２４を得た。この際に、エッチング液としてリン酸、硝酸、および、酢酸の混合液を用いた。これにより、１０μｍのチャネル長Ｌを有し、１５μｍのチャネル幅Ｗを有し、かつ、１５０μｍ^２の第２面積Ｓ２を有したチャネル領域２１ＣＨを得た。

【0143】

次に、スピンコート法を用いて感光性のポリジメチルシロキサン（ＰＤＭＳ）を塗布し、これによってＰＤＭＳ薄膜を形成した。次いで、フォトリソグラフィ法を用いてＰＤＭＳ薄膜をパターニングし、続いて、パターニング後のＰＤＭＳ薄膜を２３０℃で焼成することによって層間絶縁層１３を得た。層間絶縁層１３の厚さは２．５μｍであり、かつ、ヤング率は０．３１ＧＰａであった。これにより、実施例５の薄膜トランジスタアレイ１０を得た。

【0144】

［実施例６］
実施例５において、第１ゲート絶縁層２２Ａ間の距離を２００μｍに変更した以外は、実施例５と同様の方法によって、実施例６の薄膜トランジスタアレイ１０を得た。

【0145】

［実施例７］
実施例７の薄膜トランジスタアレイ１０として、図８が示すトップゲート型の薄膜トランジスタ１２Ｃを備える薄膜トランジスタアレイ１０を作製した。

【0146】

可撓性基板１１である１０μｍの厚さを有したポリイミド基板が形成されたガラス基板を準備した。可撓性基板１１の表面１１Ｓに、スパッタリング法を用いて、３０ｎｍの厚さを有したＩＧＺＯ薄膜を形成した。この際に、ＩｎＧａＺｎＯ_ｘの組成を有するターゲットと、アルゴン（Ａｒ）ガスと酸素（Ｏ_２）との混合ガスであるスパッタガスとを用いた。次いで、フォトリソグラフィ法を用いてＩＧＺＯ薄膜をパターニングすることによって、半導体層２１を得た。この際に、エッチング液として蓚酸エッチング液を用いた。

【0147】

可撓性基板１１上に、スパッタ法を用いて、１００ｎｍの厚さを有したＡｌ‐Ｎｄ薄膜を可撓性基板１１に形成した。この際に、Ｎｄの原子分率が２％であるＡｌ‐Ｎｄターゲットを用い、かつ、スパッタガスとしてアルゴンガスを用いた。次いで、フォトリソグラフィ法を用いてＡｌ‐Ｎｄ薄膜をパターニングすることによって、ソース電極２３およびドレイン電極２４を得た。この際に、エッチング液としてリン酸、硝酸、および、酢酸の混合液を用いた。これにより、１０μｍのチャネル長Ｌを有し、１０μｍのチャネル幅Ｗを有し、かつ、１００μｍ^２の第２面積Ｓ２を有したチャネル領域２１ＣＨを得た。

【0148】

ソース電極２３およびドレイン電極２４が形成された可撓性基板１１上に、プラズマＣＶＤ法を用いて３０ｎｍの厚さを有したＳｉＯ_２薄膜を形成した。この際に、シラン（ＳｉＨ_４）ガス、亜酸化窒素（Ｎ_２Ｏ）ガス、および、水素（Ｈ_２）ガスを原料ガスとして用いた。次に、スピンコート法を用いてＳｉＯ_２薄膜上に感光性ポジ型レジストを塗布した。続いて、マスク露光を行った後に、アルカリ現像による現像を行うことによって、フォトレジストパターンを形成した。そして、四フッ化炭素（ＣＦ_４）ガスを用いたリアクティブイオンエッチング（ＲＩＥ）法によって、ＳｉＯ_２薄膜における不要な部分を除去した。続いて、レジスト剥離液により、ＳｉＯ_２薄膜からフォトレジストパターンを除去することによって第２ゲート絶縁層２２Ｂを得た。これによって、３００μｍ^２の第３面積Ｓ３を有し、かつ、６５ＧＰａのヤング率を有した第２ゲート絶縁層２２Ｂを得た。

【0149】

そして、スピンコート法を用いて感光性を有したアクリル樹脂を可撓性基板１１に塗布することによって塗膜を形成し、次いで、フォトリソグラフィ法を用いて塗膜をパターニングした。その後、パターニング後の塗膜を２３５℃で焼成し、これによって第１ゲート絶縁層２２Ａを得た。焼成後の第１ゲート絶縁層２２Ａの厚さは、１０００ｎｍであり、第１ゲート絶縁層２２Ａ間の最短距離は５μｍであり、第１ゲート絶縁層２２Ａの第１面積Ｓ１は３００μｍ^２であった。また、焼成後の第１ゲート絶縁層２２Ａのヤング率は、７．８ＧＰａであった。

【0150】

次いで、ＤＣマグネトロンスパッタ法を用いて、１００ｎｍの厚さを有したＡｌ‐Ｎｄ薄膜を可撓性基板１１上に形成した。この際に、Ｎｄの原子分率が２％であるＡｌ‐Ｎｄターゲットを用い、かつ、スパッタガスとしてアルゴンガスを用いた。次いで、フォトリソグラフィ法を用いて、ゲート電極２５を得た。この際に、リン酸、硝酸、および、酢酸の混合液をエッチング液として用いた。

【0151】

次に、スピンコート法を用いて感光性のポリジメチルシロキサン（ＰＤＭＳ）を塗布し、これによってＰＤＭＳ薄膜を形成した。次いで、フォトリソグラフィ法を用いてＰＤＭＳ薄膜をパターニングし、続いて、パターニング後のＰＤＭＳ薄膜を２３０℃で焼成することによって層間絶縁層１３を得た。層間絶縁層１３の厚さは２．０μｍであり、かつ、ヤング率は０．３１ＧＰａであった。これにより、実施例７の薄膜トランジスタアレイ１０を得た。

【0152】

［実施例８］
実施例７において、第１ゲート絶縁層２２Ａ間の距離を２００μｍに変更した以外は、実施例７と同様の方法によって、実施例８の薄膜トランジスタアレイ１０を得た。

【0153】

［実施例９］
実施例９の薄膜トランジスタアレイ１０として、図９が示すトップゲート‐コプラ－ナー型の薄膜トランジスタ１２Ｄを備える薄膜トランジスタアレイ１０を作製した。

【0154】

【0155】

半導体層２１が形成された可撓性基板１１上に、プラズマＣＶＤ法を用いて３０ｎｍの厚さを有したＳｉＯ_２薄膜を形成した。この際に、シラン（ＳｉＨ_４）ガス、亜酸化窒素（Ｎ_２Ｏ）ガス、および、水素（Ｈ_２）ガスを原料ガスとして用いた。次に、スピンコート法を用いてＳｉＯ_２薄膜上に感光性ポジ型レジストを塗布した。続いて、マスク露光を行った後に、アルカリ現像による現像を行うことによって、フォトレジストパターンを形成した。そして、四フッ化炭素（ＣＦ_４）ガスを用いたリアクティブイオンエッチング（ＲＩＥ）法によって、ＳｉＯ_２薄膜における不要な部分を除去した。続いて、レジスト剥離液により、ＳｉＯ_２薄膜からフォトレジストパターンを除去することによって第２ゲート絶縁層２２Ｂを得た。これによって、４００μｍ^２の第３面積Ｓ３を有し、かつ、６５ＧＰａのヤング率を有した第２ゲート絶縁層２２Ｂを得た。

【0156】

そして、スピンコート法を用いて感光性を有したアクリル樹脂を可撓性基板１１に塗布することによって塗膜を形成し、次いで、フォトリソグラフィ法を用いて塗膜をパターニングした。その後、パターニング後の塗膜を２３５℃で焼成し、これによって第１ゲート絶縁層２２Ａを得た。焼成後の第１ゲート絶縁層２２Ａの厚さは、４００ｎｍであり、第１ゲート絶縁層２２Ａ間の距離は５μｍであり、第１ゲート絶縁層２２Ａの第１面積Ｓ１は４００μｍ^２であった。また、焼成後の第１ゲート絶縁層２２Ａのヤング率は、７．８ＧＰａであった。

【0157】

【0158】

その後、半導体層２１のうちで、ゲート電極２５およびゲート絶縁層２２に被覆されていない部分に対して、ＮＦ_３プラズマを照射し、これによって過剰にｎ型にドーピングされた高ドープ領域２１Ｂを形成した。これにより、２０μｍのチャネル長Ｌを有し、２０μｍのチャネル幅Ｗを有し、かつ、４００μｍ^２の第２面積Ｓ２を有するチャネル領域２１ＣＨを得た。

【0159】

次に、スピンコート法を用いて感光性のポリジメチルシロキサン（ＰＤＭＳ）を塗布し、これによってＰＤＭＳ薄膜を形成した。次いで、フォトリソグラフィ法を用いてＰＤＭＳ薄膜をパターニングし、続いて、パターニング後のＰＤＭＳ薄膜を２３０℃で焼成することによって層間絶縁層１３を得た。層間絶縁層１３の厚さは３．５μｍであり、かつ、ヤング率は０．３１ＧＰａであった。

【0160】

可撓性基板１１上に、スパッタ法を用いて、１００ｎｍの厚さを有したＡｌ‐Ｎｄ薄膜を可撓性基板１１に形成した。この際に、Ｎｄの原子分率が２％であるＡｌ‐Ｎｄターゲットを用い、かつ、スパッタガスとしてアルゴンガスを用いた。次いで、フォトリソグラフィ法を用いてＡｌ‐Ｎｄ薄膜をパターニングすることによって、ソース電極２３およびドレイン電極２４を得た。これにより、実施例９の薄膜トランジスタアレイ１０を得た。

【0161】

［実施例１０］
実施例９において、第１ゲート絶縁層２２Ａ間の距離を２００μｍに変更した以外は、実施例９と同様の方法によって、実施例１０の薄膜トランジスタアレイ１０を得た。

【0162】

［実施例１１］
実施例１において、第２ゲート絶縁層２２Ｂの厚さを２０ｎｍに変更した以外は、実施例１と同様の方法によって、実施例１１の薄膜トランジスタアレイ１０を得た。

【0163】

［実施例１２］
実施例１において、第２ゲート絶縁層２２Ｂの厚さを１０ｎｍに変更した以外は、実施例１と同様の方法によって、実施例１２の薄膜トランジスタアレイ１０を得た。

【0164】

［実施例１３］
実施例１において、第２ゲート絶縁層２２Ｂの厚さを２ｎｍに変更した以外は、実施例１と同様の方法によって、実施例１３の薄膜トランジスタアレイ１０を得た。

【0165】

［実施例１４］
実施例１において、第２ゲート絶縁層２２Ｂを１０ｎｍの厚さを有した窒化珪素（Ｓｉ_３Ｎ_４）薄膜で形成した以外は、実施例１と同様の方法によって、実施例１４の薄膜トランジスタアレイ１０を得た。第２ゲート絶縁層２２Ｂのヤング率は、９７ＧＰａであった。

【0166】

第２ゲート絶縁層２２Ｂを形成する際には、まず、プラズマＣＶＤ法を用いて１０ｎｍの厚さを有したＳｉ_３Ｎ_４薄膜を形成した。この際に、シラン（ＳｉＨ_４）ガス、アンモニア（ＮＨ_３）ガス、および、水素（Ｈ_２）ガスを原料ガスとして用いた。次に、スピンコート法を用いてＳｉ_３Ｎ_４薄膜上に感光性ポジ型レジストを塗布した。続いて、マスク露光を行った後に、アルカリ現像による現像を行うことによって、フォトレジストパターンを形成した。そして、四フッ化炭素（ＣＦ_４）ガスを用いたリアクティブイオンエッチング（ＲＩＥ）法によって、Ｓｉ_３Ｎ_４薄膜における不要な部分を除去した。続いて、レジスト剥離液により、Ｓｉ_３Ｎ_４薄膜からフォトレジストパターンを除去することによって第２ゲート絶縁層２２Ｂを得た。

【0167】

［実施例１５］
実施例１において、第２ゲート絶縁層２２Ｂを５ｎｍの厚さを有した酸化アルミニウム（Ａｌ_２Ｏ_３）薄膜で形成した以外は、実施例１と同様の方法によって、実施例１５の薄膜トランジスタアレイ１０を得た。第２ゲート絶縁層２２Ｂのヤング率は、１７１ＧＰａであった。

【0168】

第２ゲート絶縁層２２Ｂを形成する際には、原子堆積法(ＡＬＤ法：Atomic Layer Deposition)を用いて、５ｎｍの厚さを有した酸化アルミニウム（Ａｌ_２Ｏ_３）薄膜を形成した。この際に、トリメチルアルミニウム（（ＣＨ_３）_３Ａｌ）ガス、および、酸素（Ｏ_２）ガスを原料ガスとして用い、かつ、窒素ガスをパージガスとして用いた。次に、スピンコート法を用いてＡｌ_２Ｏ_３薄膜上に感光性ポジ型レジストを塗布した。続いて、マスク露光を行った後に、アルカリ現像による現像を行うことによって、フォトレジストパターンを形成した。そして、四フッ化炭素（ＣＦ_４）ガスを用いたリアクティブイオンエッチング（ＲＩＥ）法によって、Ａｌ_２Ｏ_３薄膜における不要な部分を除去した。続いて、レジスト剥離液により、Ａｌ_２Ｏ_３薄膜からフォトレジストパターンを除去することによって第２ゲート絶縁層２２Ｂを得た。

【0169】

［実施例１６］
実施例１において、第２ゲート絶縁層２２Ｂを１５ｎｍの厚さを有した酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）薄膜で形成した以外は、実施例１と同様の方法によって、実施例１６の薄膜トランジスタアレイ１０を得た。第２ゲート絶縁層２２Ｂのヤング率は、７１ＧＰａであった。

【0170】

第２ゲート絶縁層２２Ｂを形成する際には、まず、プラズマＣＶＤ法を用いて１５ｎｍの厚さを有したＳｉＯ_ｘＮ_ｙ薄膜を形成した。この際に、シラン（ＳｉＨ_４）ガス、アンモニア（ＮＨ_３）ガス、亜酸化窒素（Ｎ_２Ｏ）ガス、および、水素（Ｈ_２）ガスを原料ガスとして用いた。次に、スピンコート法を用いてＳｉＯ_ｘＮ_ｙ薄膜上に感光性ポジ型レジストを塗布した。続いて、マスク露光を行った後に、アルカリ現像による現像を行うことによって、フォトレジストパターンを形成した。そして、四フッ化炭素（ＣＦ_４）ガスを用いたリアクティブイオンエッチング（ＲＩＥ）法によって、ＳｉＯ_ｘＮ_ｙ薄膜における不要な部分を除去した。続いて、レジスト剥離液により、ＳｉＯ_ｘＮ_ｙ薄膜からフォトレジストパターンを除去することによって第２ゲート絶縁層２２Ｂを得た。

【0171】

［実施例１７］
実施例１において、アルミナ粒子を含むアクリル樹脂を用いて第１ゲート絶縁層２２Ａを形成し、かつ、アモルファスフッ素樹脂を用いて層間絶縁層１３を形成した以外は、実施例１と同様の方法によって、実施例１７の薄膜トランジスタアレイ１０を得た。第１ゲート絶縁層２２Ａのヤング率は８．１ＧＰａであり、かつ、層間絶縁層１３のヤング率は２．２ＧＰａであった。

【0172】

第１ゲート絶縁層２２Ａを形成する際には、感光性のアクリル樹脂に１０体積％のアルミナ粒子を混入させた液をスピンコートで塗布することによって、塗布膜を形成した。この際に、２０ｎｍ以上４０ｎｍ以下の粒径を有したアルミナ粒子を用い、かつ、アクリル樹脂の体積（Ｖ_ＡＣ）とアルミナ粒子の体積（Ｖ_ＡＬ）との総和に対するアルミナ粒子の体積を１０体積％に設定した。すなわち、実施例１０において、ゲート絶縁層２２を構成する材料は以下を満たす。

【0173】

１００×｛Ｖ_ＡＬ／（Ｖ_ＡＣ＋Ｖ_ＡＬ）｝＝１０（体積％）
次いで、塗布膜をパターニングした後に、パターニングされた塗布膜を２３０℃で焼成することによって、１０００ｎｍの厚さを有した第１ゲート絶縁層２２Ａを得た。

【0174】

層間絶縁層１３を形成する際には、スピンコートを用いて可撓性基板１１にアモルファスフッ素樹脂（ＣＹＴＯＰＣＴＬ‐８０９ＭＭタイプ、ＡＧＣ（株）製）（ＣＹＴＯＰは登録商標）を塗布することによって、塗布膜を形成し、続いて、塗布膜を２００℃で焼成した。そして、スピンコート法を用いて塗布膜上に感光性ポジ型レジストを塗布した。続いて、マスク露光を行った後に、アルカリ現像による現像を行うことによって、フォトレジストパターンを形成した。続いて、酸素（Ｏ_２）ガスを用いたリアクティブイオンエッチング法（ＲＩＥ）によって、塗布膜における不要な部分をエッチングによって除去した。そして、レジスト剥離液により塗布膜からレジスト除去することによって、２．５μｍの厚さを有した層間絶縁層１３を形成した。

【0175】

［実施例１８］
実施例１において、ポリビニルピロリドン（ＰＶＰ）を用いて第１ゲート絶縁層２２Ａを形成し、かつ、感光性のアクリル樹脂を用いて層間絶縁層１３を形成した以外は、実施例１と同様の方法によって、実施例１８の薄膜トランジスタアレイ１０を得た。第１ゲート絶縁層２２Ａのヤング率は９．８ＧＰａであり、層間絶縁層１３のヤング率は７．８ＧＰａであった。

【0176】

第１ゲート絶縁層２２Ａを形成する際には、スピンコート法を用いて可撓性基板１１にポリビニルピロリドン（ＰＶＰ）を塗布し、これによってＰＶＰ薄膜を形成した。次いで、フォトリソグラフィ法を用いてＰＶＰ薄膜をパターニングした後に、パターニング後のＰＶＰ薄膜を２００℃で焼成することによって、１０００ｎｍの厚さを有した第１ゲート絶縁層２２Ａを得た。

【0177】

層間絶縁層１３を形成する際には、スピンコート法を用いて感光性を有したアクリル樹脂を可撓性基板１１に塗布することによって塗膜を形成し、次いで、フォトリソグラフィ法を用いて塗膜をパターニングした。その後、パターニング後の塗膜を１８０℃で焼成し、これによって２．５μｍの厚さを有した層間絶縁層１３を得た。

【0178】

［実施例１９］
実施例１において、第１面積Ｓ１を９００μｍ^２に変更し、第３面積Ｓ３を９００μｍ^２に変更し、かつ、第２面積Ｓ２を４００μｍ^２に変更した以外は、実施例１と同様の方法によって、実施例１９の薄膜トランジスタアレイ１０を得た。

【0179】

［実施例２０］
実施例１において、第１面積Ｓ１を１６００μｍ^２に変更し、第３面積Ｓ３を９００μｍ^２に変更し、かつ、第２面積Ｓ２を４００μｍ^２に変更した以外は、実施例１と同様の方法によって、実施例２０の薄膜トランジスタアレイ１０を得た。

【0180】

［実施例２１］
実施例１において、第１面積Ｓ１を２５００μｍ^２に変更し、第３面積Ｓ３を１６００μｍ^２に変更し、かつ、第２面積Ｓ２を４００μｍ^２に変更した以外は、実施例１と同様の方法によって、実施例２１の薄膜トランジスタアレイ１０を得た。

【0181】

［実施例２２］
実施例２２の薄膜トランジスタアレイ１０として、図３が示すボトムゲート‐エッチストッパ型の薄膜トランジスタ１２Ｃを備える薄膜トランジスタアレイ１０を作製した。

【0182】

【0183】

そして、スピンコート法を用いて感光性を有したアクリル樹脂を可撓性基板１１に塗布することによって塗膜を形成し、次いで、フォトリソグラフィ法を用いて塗膜をパターニングした。その後、パターニング後の塗膜を２３５℃で焼成し、これによって第１ゲート絶縁層２２Ａを得た。焼成後の第１ゲート絶縁層２２Ａの厚さは、５００ｎｍであり、第１ゲート絶縁層２２Ａ間の最短距離は５μｍであり、第１ゲート絶縁層２２Ａの第１面積Ｓ１は４００μｍ^２であった。また、焼成後の第１ゲート絶縁層２２Ａのヤング率は、７．８ＧＰａであった。

【0184】

第１ゲート絶縁層２２Ａが形成された可撓性基板１１上に、プラズマＣＶＤ法を用いて３０ｎｍの厚さを有したＳｉＯ_２薄膜を形成した。この際に、シラン（ＳｉＨ_４）ガス、亜酸化窒素（Ｎ_２Ｏ）ガス、および、水素（Ｈ_２）ガスを原料ガスとして用いた。次に、スピンコート法を用いてＳｉＯ_２薄膜上に感光性ポジ型レジストを塗布した。続いて、マスク露光を行った後に、アルカリ現像による現像を行うことによって、フォトレジストパターンを形成した。そして、四フッ化炭素（ＣＦ_４）ガスを用いたリアクティブイオンエッチング（ＲＩＥ）法によって、ＳｉＯ_２薄膜における不要な部分を除去した。続いて、レジスト剥離液により、ＳｉＯ_２薄膜からフォトレジストパターンを除去することによって第２ゲート絶縁層２２Ｂを得た。これによって、３００μｍ^２の第３面積Ｓ３を有し、かつ、６５ＧＰａのヤング率を有した第２ゲート絶縁層２２Ｂを得た。

【0185】

プラズマＣＶＤ法を用いて３０ｎｍの厚さを有した水素化アモルファスシリコン薄膜を形成した。この際に、シラン（ＳｉＨ_４）ガス、および、水素（Ｈ_２）ガスから構成される混合ガスを用いた。次いで、水素化アモルファスシリコン薄膜をフォトリソグラフィ法でパターニングすることによって、半導体層２１を得た。この際に、四フッ化炭素（ＣＦ_４）ガスを用いたリアクティブイオンエッチング法（ＲＩＥ）によって、水素化アモルファスシリコン薄膜における不要な部分を除去した。

【0186】

スピンコート法を用いて可撓性基板１１に感光性を有したアクリル樹脂を塗布することによって塗膜を形成し、次いで、マスク露光と、アルカリ現像とを塗膜に対して行うことによって塗膜をパターニングした。その後、パターニング後の塗膜を２３０℃で焼成し、これによって、半導体層２１上に位置するチャネル保護層２６を得た。

【0187】

次に、半導体層２１のなかで、チャネル保護層２６から露出した部分、すなわちソース電極２３が接する領域、および、ドレイン電極２４が接する領域に、ホスフィン（ＰＨ_３）ガスと水素（Ｈ_２）ガスとの混合ガスを用いてプラズマ処理を行た。これにより、半導体層２１に高ドープ領域２１Ｂを形成した。

【0188】

続いて、可撓性基板１１上に、スパッタ法を用いて、１００ｎｍの厚さを有したＡｌ‐Ｎｄ薄膜を可撓性基板１１に形成した。この際に、Ｎｄの原子分率が２％であるＡｌ‐Ｎｄターゲットを用い、かつ、スパッタガスとしてアルゴンガスを用いた。次いで、フォトリソグラフィ法を用いてＡｌ‐Ｎｄ薄膜をパターニングすることによって、ソース電極２３およびドレイン電極２４を得た。この際に、エッチング液としてリン酸、硝酸、および、酢酸の混合液を用いた。これにより、１０μｍのチャネル長Ｌを有し、１５μｍのチャネル幅Ｗを有し、かつ、１５０μｍ^２の第２面積Ｓ２を有したチャネル領域２１ＣＨを得た。

【0189】

次に、スピンコート法を用いて感光性のポリジメチルシロキサン（ＰＤＭＳ）を塗布し、これによってＰＤＭＳ薄膜を形成した。次いで、フォトリソグラフィ法を用いてＰＤＭＳ薄膜をパターニングし、続いて、パターニング後のＰＤＭＳ薄膜を２３０℃で焼成することによって層間絶縁層１３を得た。層間絶縁層１３の厚さは２．５μｍであり、かつ、ヤング率は０．３１ＧＰａであった。これにより、実施例２２の薄膜トランジスタアレイ１０を得た。

【0190】

［実施例２３］
実施例２２において、半導体層２１を水素化微結晶シリコン薄膜（μＣ－Ｓｉ：Ｈ）で形成した以外は、実施例２２と同様の方法によって、実施例２３の薄膜トランジスタアレイ１０を得た。

【0191】

半導体層２１を形成する際には、まず、可撓性基板１１の表面１１ＳにプラズマＣＶＤ法を用いて３０ｎｍの厚さを有した水素化微結晶シリコン薄膜を形成した。この際に、シラン（ＳｉＨ_４）ガス、および、水素（Ｈ_２）ガスから構成される混合ガスを用いた。次いで、水素化微結晶シリコン薄膜をフォトリソグラフィ法でパターニングすることによって、半導体層２１を得た。この際に、四フッ化炭素（ＣＦ_４）ガスを用いたリアクティブイオンエッチング法（ＲＩＥ）によって、水素化微結晶シリコン薄膜における不要な部分を除去した。

【0192】

［実施例２４］
実施例５において、半導体層２１を酸化亜鉛（ＺｎＯ）で形成した以外は、実施例５と同様の方法によって、実施例２４の薄膜トランジスタアレイ１０を得た。

【0193】

半導体層２１を形成する際には、可撓性基板１１の表面１１Ｓに、スパッタリング法を用いて、３０ｎｍの厚さを有したＺｎＯ薄膜を形成した。この際に、ＺｎＯターゲットと、アルゴン（Ａｒ）ガスと酸素（Ｏ_２）との混合ガスであるスパッタガスとを用いた。次いで、フォトリソグラフィ法を用いてＺｎＯ薄膜をパターニングすることによって、半導体層２１を得た。この際に、エッチング液として塩酸を用いた。

【0194】

［実施例２５］
実施例１において、第１ゲート絶縁層２２Ａをポリビニルピロリドン（ＰＶＰ）で形成した以外は、実施例１と同様の方法によって、実施例２５の薄膜トランジスタアレイ１０を得た。第１ゲート絶縁層２２Ａのヤング率は、９．８ＧＰａであった。

【0195】

第１ゲート絶縁層２２Ａを形成する際には、スピンコート法を用いて可撓性基板１１にポリビニルピロリドン（ＰＶＰ）を塗布し、これによってＰＶＰ薄膜を形成した。次いで、ＰＶＰ薄膜を２００℃で焼成した。そして、フォトリソグラフィ法を用いて焼成後のＰＶＰ薄膜をパターニングすることによって、第１ゲート絶縁層２２Ａを得た。この際に、酸素（Ｏ_２）ガスを用いたリアクティブイオンエッチング法（ＲＩＥ）によって、焼成後のＰＶＰ薄膜における不要な部分を除去した。これにより、１０００ｎｍの厚さを有した第１ゲート絶縁層２２Ａを得た。

【0196】

［実施例２６］
実施例１において、アルミナ粒子を４０体積％含むアクリル樹脂を用いて第１ゲート絶縁層２２Ａを形成した以外は、実施例１と同様の方法によって、実施例２６の薄膜トランジスタアレイ１０を得た。第１ゲート絶縁層２２Ａのヤング率は１１．６ＧＰａであった。

【0197】

［実施例２７］
実施例１において、酸化珪素粒子を１０体積％含むアクリル樹脂を用いて第１ゲート絶縁層２２Ａを形成した以外は、実施例１と同様の方法によって、実施例２７の薄膜トランジスタアレイ１０を得た。第１ゲート絶縁層２２Ａのヤング率は８．８ＧＰａであった。

【0198】

［実施例２８］
実施例１において、酸化珪素粒子を４０体積％含むアクリル樹脂を用いて第１ゲート絶縁層２２Ａを形成した以外は、実施例１と同様の方法によって、実施例２８の薄膜トランジスタアレイ１０を得た。第１ゲート絶縁層２２Ａのヤング率は２２．１ＧＰａであった。

【0199】

［比較例１］
比較例１の薄膜トランジスタアレイとして、図１１が示すボトムゲート‐チャネルエッチ型の薄膜トランジスタを備える薄膜トランジスタアレイを作製した。

【0200】

図１１が示すように、薄膜トランジスタアレイ１００は、可撓性基板１１１と、可撓性基板１１１の表面１１１Ｓ上に位置するゲート電極１２５を備えている。複数のゲート電極１２５は、１層の第１ゲート絶縁層１２２Ａによって覆われている。第１ゲート絶縁層１２２Ａのうち、可撓性基板１１１に接する面とは反対側の表面１２２ＡＳにおいて、ゲート電極１２５の上方に位置する部分には、第２ゲート絶縁層１２２Ｂが位置し、かつ、第２ゲート絶縁層１２２Ｂ上には半導体層１２１が位置している。半導体層１２１の一部および第２ゲート絶縁層１２２Ｂの一部は、ソース電極１２３によって覆われ、かつ、半導体層１２１の他の一部および第２ゲート絶縁層１２２Ｂの他の一部は、ドレイン電極１２４によって覆われている。複数の半導体層１２１、複数のソース電極１２３、および、複数のドレイン電極１２４は、一層の層間絶縁層１１３によって覆われている。薄膜トランジスタアレイ１００において、各薄膜トランジスタ１１２は、半導体層１２１、第２ゲート絶縁層１２２Ｂ、ソース電極１２３、ドレイン電極１２４、および、ゲート電極１２５を個別に有する一方で、第１ゲート絶縁層１２２Ａおよび層間絶縁層１１３が、複数の薄膜トランジスタ１１２に共通している。

【0201】

薄膜トランジスタアレイ１００を作製する際には、まず、可撓性基板１１１である１０μｍの厚さを有したポリイミド基板が形成されるガラス基板を準備した。可撓性基板１１１の表面１１１Ｓに、ＤＣマグネトロンスパッタリング法を用いて、１００ｎｍの厚さを有したＡｌ‐Ｎｄ薄膜を形成した。この際に、Ｍｄの原子分率が２％であるＡｌ‐Ｎｄターゲットを用い、かつ、スパッタガスとしてアルゴンガスを用いた。次いで、フォトリソグラフィ法を用いて、ゲート電極１２５を得た。この際に、エッチング液としてリン酸、硝酸、および、酢酸の混合液を用いた。

【0202】

そして、スピンコート法を用いて感光性を有したアクリル樹脂を可撓性基板１１１に塗布することによって塗膜を形成し、次いで、フォトリソグラフィ法を用いて塗膜をパターニングした。その後、パターニング後の塗膜を２３５℃で焼成し、これによって第１ゲート絶縁層１２２Ａを得た。焼成後の第１ゲート絶縁層１２２Ａの厚さは、８００ｎｍであり、第１ゲート絶縁層１２２Ａのヤング率は、７．８ＧＰａであった。

【0203】

第１ゲート絶縁層１２２Ａが形成された可撓性基板１１１上に、プラズマＣＶＤ法を用いて３０ｎｍの厚さを有した酸化珪素（ＳｉＯ_２）薄膜を形成した。この際に、シラン（ＳｉＨ_４）ガス、亜酸化窒素（Ｎ_２Ｏ）ガス、および、水素（Ｈ_２）ガスを原料ガスとして用いた。次に、スピンコート法を用いてＳｉＯ_２薄膜上に感光性ポジ型レジストを塗布した。続いて、マスク露光を行った後に、アルカリ現像による現像を行うことによって、フォトレジストパターンを形成した。そして、四フッ化炭素（ＣＦ_４）ガスを用いたリアクティブイオンエッチング（ＲＩＥ）法によって、ＳｉＯ_２薄膜における不要な部分を除去した。続いて、レジスト剥離液により、ＳｉＯ_２薄膜からフォトレジストパターンを除去することによって第２ゲート絶縁層２２Ｂを得た。これによって、４５０μｍ^２の第３面積Ｓ３を有し、かつ、６５ＧＰａのヤング率を有した第２ゲート絶縁層２２Ｂを得た。

【0204】

次に、可撓性基板１１１の表面１１Ｓに、スパッタリング法を用いて、３０ｎｍの厚さを有したＩＧＺＯ薄膜を形成した。この際に、ＩｎＧａＺｎＯ_ｘの組成を有するターゲットと、アルゴン（Ａｒ）ガスと酸素（Ｏ_２）との混合ガスであるスパッタガスとを用いた。次いで、フォトリソグラフィ法を用いてＩＧＺＯ薄膜をパターニングすることによって、半導体層２１を得た。この際に、エッチング液として蓚酸エッチング液を用いた。

【0205】

続いて、可撓性基板１１１上に、スパッタ法を用いて、１００ｎｍの厚さを有したＡｌ‐Ｎｄ薄膜を可撓性基板１１１に形成した。この際に、Ｎｄの原子分率が２％であるＡｌ‐Ｎｄターゲットを用い、かつ、スパッタガスとしてアルゴンガスを用いた。次いで、フォトリソグラフィ法を用いてＡｌ‐Ｎｄ薄膜をパターニングすることによって、ソース電極１２３およびドレイン電極１２４を得た。この際に、エッチング液としてリン酸、硝酸、および、酢酸の混合液を用いた。これにより、１０μｍのチャネル長Ｌを有し、２０μｍのチャネル幅Ｗを有し、かつ、２００μｍ^２の第２面積Ｓ２を有したチャネル領域を得た。

【0206】

次に、スピンコート法を用いて感光性のポリジメチルシロキサン（ＰＤＭＳ）を塗布し、これによってＰＤＭＳ薄膜を形成した。次いで、フォトリソグラフィ法を用いてＰＤＭＳ薄膜をパターニングし、続いて、パターニング後のＰＤＭＳ薄膜を２３０℃で焼成することによって層間絶縁層１１３を得た。層間絶縁層１１３の厚さは３．０μｍであり、かつ、ヤング率は０．３１ＧＰａであった。これにより、比較例１の薄膜トランジスタアレイ１００を得た。

【0207】

［比較例２］
比較例２として、図１２に示すトップゲート型の薄膜トランジスタを備える薄膜トランジスタアレイ２００を作製した。

【0208】

図１２が示すように、薄膜トランジスタアレイ２００は、可撓性基板２１１と、可撓性基板２１１の表面２１１Ｓ上に位置する半導体層２２１を備えている。半導体層２２１の一部がソース電極２２３によって覆われ、かつ、半導体層２２１の他の一部がドレイン電極２２４によって覆われている。また、半導体層２２１のうち、ソース電極２２３およびドレイン電極２２４から露出した部分は、第２ゲート絶縁層２２２Ｂによって覆われている。

【0209】

複数の半導体層２２１、複数のソース電極２２３、複数のドレイン電極２２４、および、複数の第２ゲート絶縁層２２Ｂは、１層の第１ゲート絶縁層２２２Ａによって覆われている。第１ゲート絶縁層２２２Ａのうち、可撓性基板２１１に接する面とは反対側の表面２２２ＡＳにおいて、半導体層２２１の上方に位置する部分には、ゲート電極２２５が位置している。複数のゲート電極２２５は、一層の層間絶縁層２１３によって覆われている。薄膜トランジスタアレイ２００において、各薄膜トランジスタ２１２は、半導体層２２１、ソース電極２２３、ドレイン電極２２４、ゲート電極２２５、および、第２ゲート絶縁層２２２Ｂを個別に有する一方で、第１ゲート絶縁層２２２Ａおよび層間絶縁層２１３が、複数の薄膜トランジスタ２１２に共通している。

【0210】

薄膜トランジスタアレイ２００を作製する際には、まず、可撓性基板２１１である１０μｍの厚さを有したポリイミド基板が形成されるガラス基板を準備した。可撓性基板２１１の表面２１１Ｓに、ＤＣスパッタリング法を用いて、３０ｎｍの厚さを有したＩＧＺＯ薄膜を形成した。この際に、ＩｎＧａＺｎＯ_ｘの組成を有するターゲットと、アルゴン（Ａｒ）ガスと酸素（Ｏ_２）との混合ガスであるスパッタガスとを用いた。続いて、フォトリソグラフィ法を用いてＩＧＺＯ薄膜をパターニングすることによって、半導体層２２１を得た。この際に、エッチング液として蓚酸エッチング液を用いた。

【0211】

次に、半導体層２２１上に、１００ｎｍの厚さを有したＡｌ‐Ｎｄ合金薄膜を形成した。続いて、Ａｌ‐Ｎｄ合金薄膜をフォトリソグラフィ法を用いてパターニングし、これによってソース電極２２３およびドレイン電極２２４を形成した。この際に、リン酸‐硝酸‐酢酸を混合した混合液をエッチング液として用いた。これにより、チャネル長Ｌが１０μｍであり、チャネル幅Ｗが１０μｍであり、かつ、第２面積Ｓ２が１００μｍ^２であるチャネル領域を得た。

【0212】

可撓性基板１１１上に、プラズマＣＶＤ法を用いて３０ｎｍの厚さを有した酸化珪素（ＳｉＯ_２）薄膜を形成した。この際に、シラン（ＳｉＨ_４）ガス、亜酸化窒素（Ｎ_２Ｏ）ガス、および、水素（Ｈ_２）ガスを原料ガスとして用いた。次に、スピンコート法を用いてＳｉＯ_２薄膜上に感光性ポジ型レジストを塗布した。続いて、マスク露光を行った後に、アルカリ現像による現像を行うことによって、フォトレジストパターンを形成した。そして、四フッ化炭素（ＣＦ_４）ガスを用いたリアクティブイオンエッチング（ＲＩＥ）法によって、ＳｉＯ_２薄膜における不要な部分を除去した。続いて、レジスト剥離液により、ＳｉＯ_２薄膜からフォトレジストパターンを除去することによって第２ゲート絶縁層２２Ｂを得た。これによって、３００μｍ^２の第３面積Ｓ３を有し、かつ、６５ＧＰａのヤング率を有した第２ゲート絶縁層２２Ｂを得た。

【0213】

そして、スピンコート法を用いて感光性を有したアクリル樹脂を可撓性基板２１１に塗布することによって塗膜を形成し、次いで、フォトリソグラフィ法を用いて塗膜をパターニングした。その後、パターニング後の塗膜を２３５℃で焼成し、これによって第１ゲート絶縁層２２２Ａを得た。焼成後の第１ゲート絶縁層２２Ａの厚さは、１０００ｎｍであった。また、焼成後の第１ゲート絶縁層２２Ａのヤング率は、７．８ＧＰａであった。

【0214】

次いで、ＤＣマグネトロンスパッタ法を用いて、１００ｎｍの厚さを有したＡｌ‐Ｎｄ薄膜を第１ゲート絶縁層２２２Ａ上に形成した。この際に、Ｎｄの原子分率が２％であるＡｌ‐Ｎｄターゲットを用い、かつ、スパッタガスとしてアルゴンガスを用いた。次いで、フォトリソグラフィ法を用いて、ゲート電極２２５を得た。この際に、リン酸、硝酸、および、酢酸の混合液をエッチング液として用いた。

【0215】

【0216】

［比較例３］
実施例７において、第１ゲート絶縁層２２Ａ間の距離を４μｍに変更した以外は、実施例７と同様の方法によって比較例３の薄膜トランジスタアレイを得た。

【0217】

［比較例４］
実施例１において、第１ゲート絶縁層２２Ａ間の距離を３μｍに変更した以外は、実施例１と同様の方法によって、比較例４の薄膜トランジスタアレイを得た。

【0218】

［比較例５］
実施例１において、第２ゲート絶縁層２２Ｂの厚さを４０ｎｍに変更した以外は、実施例１と同様の方法によって、比較例５の薄膜トランジスタアレイを得た。

【0219】

［比較例６］
実施例１において、第２ゲート絶縁層２２Ｂの厚さを５０ｎｍに変更した以外は、実施例１と同様の方法によって、比較例６の薄膜トランジスタアレイを得た。

【0220】

［比較例７］
実施例１において、第２ゲート絶縁層２２Ｂの厚さを１ｎｍに変更した以外は、実施例１と同様の方法によって、比較例７の薄膜トランジスタアレイを得た。

【0221】

［比較例８］
実施例１において、層間絶縁層１３をポリビニルピロリドン（ＰＶＰ）で形成した以外は、実施例１と同様の方法によって、比較例８の薄膜トランジスタアレイ１０を得た。層間絶縁層１３のヤング率は、９．８ＧＰａであった。

【0222】

層間絶縁層１３を形成する際には、スピンコート法を用いて可撓性基板１１にポリビニルピロリドン（ＰＶＰ）を塗布し、これによってＰＶＰ薄膜を形成した。次いで、フォトリソグラフィ法を用いてＰＶＰ薄膜をパターニングした。この際に、酸素（Ｏ２）ガスを用いたリアクティブイオンエッチング法（ＲＩＥ）により、ＰＶＰ膜をエッチングした。その後に、パターニング後のＰＶＰ薄膜を２００℃で焼成することによって、３．０μｍの厚さを有した層間絶縁層１３を得た。

【0223】

［比較例９］
実施例１において、第１ゲート絶縁層２２Ａをポリジメチルシロキサン（ＰＤＭＳ）で形成し、かつ、感光性を有したアクリル樹脂で層間絶縁層１３を形成した以外は、実施例１と同様の方法によって、比較例９の薄膜トランジスタアレイを得た。第１ゲート絶縁層のヤング率は０．３１ＧＰａであり、かつ、層間絶縁層１３のヤング率は７．８ＧＰａであった。

【0224】

第１ゲート絶縁層２２Ａを形成する際には、スピンコート法を用いて感光性のポリジメチルシロキサン（ＰＤＭＳ）を塗布し、これによってＰＤＭＳ薄膜を形成した。次いで、フォトリソグラフィ法を用いてＰＤＭＳ薄膜をパターニングし、続いて、パターニング後のＰＤＭＳ薄膜を２３０℃で焼成することによって、５００ｎｍの厚さを有した第１ゲート絶縁層２２Ａを得た。

【0225】

層間絶縁層１３を形成する際には、スピンコート法を用いて感光性を有したアクリル樹脂を塗布することによって塗膜を形成し、次いで、フォトリソグラフィ法を用いて塗膜をパターニングした。その後、パターニング後の塗膜を２２０℃で焼成し、これによって２．５μｍの厚さを有した層間絶縁層１３を得た。

【0226】

［比較例１０］
比較例１０として、図１３が示すボトムゲート‐チャネルエッチ型の薄膜トランジスタを備える薄膜トランジスタアレイを得た。

【0227】

図１３が示すように、薄膜トランジスタアレイ３００は、可撓性基板３１１と、可撓性基板３１１上に位置するゲート電極３２５を備えている。各ゲート電極３２５は、個別のゲート絶縁層３２２によって覆われている。ゲート絶縁層３２２上には、半導体層３２１が位置している。半導体層３２１の一部がソース電極３２３によって覆われ、かつ、半導体層３２１の他の一部がドレイン電極３２４によって覆われている。複数の薄膜トランジスタ３１２は、複数の薄膜トランジスタ３１２に共通する１層の層間絶縁層３１３によって覆われている。

【0228】

薄膜トランジスタアレイ３００を作製する際には、まず、可撓性基板３１１である１０μｍの厚さを有したポリイミド基板が形成されるガラス基板を準備した。ＤＣマグネトロンスパッタ法を用いて、１００ｎｍの厚さを有したＡｌ‐Ｎｄ薄膜を可撓性基板２１１に形成した。この際に、Ｎｄの原子分率が２％であるＡｌ‐Ｎｄターゲットを用い、かつ、スパッタガスとしてアルゴンガスを用いた。次いで、フォトリソグラフィ法を用いてＡｌ‐Ｎｄ薄膜をパターニングし、これによってゲート電極２２５を得た。この際に、リン酸、硝酸、および、酢酸の混合液をエッチング液として用いた。

【0229】

そして、可撓性基板３１１にスピンコート法を用いて感光性を有したアクリル樹脂を塗布することによって塗膜を形成し、次いで、マスク露光と、アルカリ現像とを塗膜に対して行うことによって塗膜をパターニングした。その後、パターニング後の塗膜を２３５℃で焼成し、これによってゲート絶縁層３２２を得た。焼成後のゲート絶縁層３２２の厚さは、８００ｎｍであり、ゲート絶縁層３２２間の最短距離は５μｍであり、ゲート絶縁層３２２の第１面積Ｓ１は６００μｍ^２であった。また、ゲート絶縁層３２２のヤング率は、７．８ＧＰａであった。

【0230】

さらに、ゲート絶縁層３２２の表面３２２Ｓに、ＤＣスパッタリング法を用いて、３０ｎｍの厚さを有したＩＧＺＯ薄膜を形成した。この際に、ＩｎＧａＺｎＯ_ｘの組成を有するターゲットと、アルゴン（Ａｒ）ガスと酸素（Ｏ_２）との混合ガスであるスパッタガスとを用いた。次いで、フォトリソグラフィ法を用いてＩＧＺＯ薄膜をパターニングすることによって、半導体層３２１を得た。

【0231】

そして、スパッタ法を用いて、半導体層３２１上に、１００ｎｍの厚さを有したＡｌ‐Ｎｄ合金薄膜を形成した。続いて、フォトリソグラフィ法を用いてＡｌ‐Ｎｄ合金薄膜をパターニングし、これによってソース電極３２３およびドレイン電極３２４を形成した。この際に、リン酸、硝酸、および、酢酸の混合液をエッチング液として用いた。これにより、チャネル長Ｌが１０μｍであり、チャネル幅Ｗが２０μｍであり、かつ、第２面積Ｓ２が２００μｍ^２であるチャネル領域を得た。

【0232】

次に、スピンコート法を用いて感光性のポリジメチルシロキサン（ＰＤＭＳ）を塗布し、これによってＰＤＭＳ薄膜を形成した。次いで、フォトリソグラフィ法を用いてＰＤＭＳ薄膜をパターニングし、続いて、パターニング後のＰＤＭＳ薄膜を２３０℃で焼成することによって層間絶縁層３１３を得た。層間絶縁層２１３の厚さは３．０μｍであり、かつ、ヤング率は０．３１ＧＰａであった。これにより、比較例１０の薄膜トランジスタアレイ３００を得た。

【0233】

［評価方法］
［ヤング率の測定方法］
ゲート絶縁層のヤング率、および、層間絶縁層のヤング率を、ＩＳＯ１４５７７に準拠したナノインデンター法を用いて測定した。ナノインデンター法では、微小な圧子を薄膜に押し込み、押し込みによる薄膜の変形量から薄膜のヤング率を算出する。ヤング率の測定には、微小硬さ試験機（Hysitron TI Premier、ブルカー社製）を用い、圧子にはダイヤモンド製のBerkovich圧子を用い、荷重変位検出器にはnanoDMA Transducerを用い、かつ、制御方式には荷重制御方式を用いた。ヤング率を測定する際には、表面検出荷重を１μＮに設定し、かつ、測定後の後処理において表面補正を行った。測定点数は各層について２４点に設定し、かつ、各点において得られたヤング率の算術平均値を各層のヤング率に設定した。なお、ゲート絶縁層のヤング率、および、層間絶縁層のヤング率を、薄膜トランジスタアレイの作製途中であって、各層を形成する工程が完了した時点において測定した。すなわち、各層が、成膜の後に、パターニング、および、焼成を経て形成される場合には、パターニングおよび焼成を経た後の各層についてヤング率を測定した。

【0234】

［屈曲試験］
可撓性基板の屈曲に対する薄膜トランジスタアレイの電気的な耐性を評価するために、クラムシェル型曲げ試験機（ＤＭＬＨＰ‐ＣＳ、ユアサシステム機器（株）製）を用いて、０．８ｍｍの曲率半径で５０万回の屈曲試験を行った。なお、屈曲試験では、各実施例および各比較例の薄膜トランジスタアレイが凹形状になる方向で屈曲試験を行ったために、屈曲試験時には薄膜トランジスタアレイに対して圧縮の曲げ応力が負荷された。そして、屈曲試験の前後において、以下に説明する評価方法によって電気的特性を評価し、屈曲試験前の電気的特性と、屈曲試験後の電気的特性とを比較した。

【0235】

［電気的特性の評価方法］
各実施例および各比較例の薄膜トランジスタアレイについて、電気的特性の評価は、８×８の画素配列のうち、中央に位置する４つの薄膜トランジスタについて行い、かつ、電気的特性の評価値の算術平均値を各実施例および各比較例の薄膜トランジスタアレイにおける電気的特性の評価値に設定した。

【0236】

各薄膜トランジスタについて、半導体パラメータアナライザ（Ｂ１５００Ａ、アジレント・テクノロジー株式会社製）を用いることによって、屈曲試験前の伝達特性を測定した。そして、伝達特性から移動度、オンオフ比、および、しきい値電圧を算出した。また、屈曲試験後にも、各薄膜トランジスタについて、伝達特性を測定し、かつ、伝達特性から移動度、オンオフ比、および、しきい値電圧を算出した。続いて、屈曲試験前後における移動度の変化率、屈曲試験前後におけるオンオフ比の変化量、および、屈曲試験前後におけるしきい値電圧の変化量ΔＶｔｈを算出した。

【0237】

しきい電圧の測定、移動度の算出、および、オンオフ比の算出では、まず、ソース電極の電圧を０Ｖに設定し、かつ、ソース電極とドレイン電極との間の電圧であるソース‐ドレイン電圧Ｖｄｓを１０Ｖに設定し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄとの関係である伝達特性を得た。ゲート電圧Ｖｇｓは、ソース電極とゲート電極との間の電圧である。ドレイン電流Ｉｄは、ドレイン電極に流れる電流である。この際、ゲート電極の電圧を－２０Ｖから＋２０Ｖまで変化させることによって、ゲート電圧Ｖｇｓを変化させた。そして、ドレイン電流Ｉｄが１ｍＡであるときのゲート電圧Ｖｇｓをしきい電圧として測定した。

【0238】

また、薄膜トランジスタがオン状態であるときの電流値と、オフ状態であるときの電流値との差分値であるオンオフ比を算出した。次いで、ゲート電圧Ｖｇｓとドレイン電流Ｉｄとの関係である伝達特性を用いることによって、ゲート電圧Ｖｇｓの変化量に対するドレイン電流Ｉｄの変化量の比である相互コンダクタンスＧｍ（Ａ／Ｉ）を算出した。

【0239】

そして、線形領域における相互コンダクタンスＧｍと、ソース‐ドレイン電圧Ｖｄｓとの関係式に、第１ゲート絶縁層２２Ａの比誘電率、第１ゲート絶縁層２２Ａの厚さ、第２ゲート絶縁層２２Ｂの比誘電率、第２ゲート絶縁層２２Ｂの厚さ、チャネル長Ｌ、チャネル幅Ｗ、および、ソース‐ドレイン電圧Ｖｄｓを代入し、これによって移動度を算出した。なお、相互コンダクタンスＧｍとソース‐ドレイン電圧Ｖｄｓとの関係式では、ソース‐ドレイン電圧Ｖｄｓ、ゲート絶縁層２２の容量、および、移動度の積に、相互コンダクタンスＧｍが比例すると見なす。相互コンダクタンスＧｍは、ｄ（Ｉｄ）／ｄ（Ｖｇ）で表される。

【0240】

なお、移動度の変化率を算出する際には、屈曲試験前の移動度に対する、屈曲試験前の移動度から屈曲試験後の移動度を減算した差分値の百分率を算出した。また、オンオフ比の変化量を算出する際には、屈曲試験前のオンオフ比から屈曲試験後のオンオフ比を減算した。また、閾値電圧の変化量ΔＶｔｈを算出する際には、屈曲試験前の閾値電圧から屈曲試験後の閾値電圧を減算した。

【0241】

移動度の変化率は±２０％以内であることが好ましく、±１０％以内であることがより好ましい。また、オンオフ比の変化量は±２桁以内であることが好ましく、±１桁以内であることがより好ましい。しきい値電圧の変化量は±２Ｖ以内であることが好ましく、±１Ｖ以内であることがより好ましい。

【0242】

［評価結果］
図１４から図１８を参照して、各薄膜トランジスタアレイの評価結果を説明する。なお、各薄膜トランジスタアレイについて、素子構造、ゲート絶縁層２２間の距離、第１面積Ｓ１、第２面積Ｓ２、第３面積Ｓ３、および、第２面積Ｓ２の３倍の値は、図１４が示す通りであった。また、実施例の薄膜トランジスタアレイ１０について、半導体層２１の材料、第１ゲート絶縁層２２Ａの材料、厚さ、ヤング率、第２ゲート絶縁層２２Ｂの材料、厚さ、ヤング率、および、層間絶縁層１３の材料、厚さ、ヤング率は、図１５が示す通りであった。また、比較例の薄膜トランジスタアレイについて、半導体層２１の材料、第１ゲート絶縁層２２Ａの材料、厚さ、ヤング率、第２ゲート絶縁層２２Ｂの材料、厚さ、ヤング率、および、層間絶縁層１３の材料、厚さ、ヤング率は、図１６が示す通りであった。

【0243】

各実施例の薄膜トランジスタアレイ１０について、屈曲試験前の移動度、オンオフ比、しきい値電圧、屈曲試験後の移動度、オンオフ比、しきい値電圧、移動度の変化率、オンオフ比の桁数における変化量、および、しきい値電圧の変化量は、図１７が示す通りであった。また、各比較例の薄膜トランジスタアレイについて、屈曲試験前の移動度、オンオフ比、しきい値電圧、屈曲試験後の移動度、オンオフ比、しきい値電圧、移動度の変化率、オンオフ比の桁数における変化量、および、しきい値電圧の変化量は、図１８が示す通りであった。

【0244】

図１７が示すように、実施例の薄膜トランジスタアレイ１０では、移動度の変化率は－１４％以上５％以下の範囲内に含まれ、オンオフの桁数における変化量は－１桁以上０桁以下の範囲内に含まれることが認められた。また、しきい値電圧の変化量は－０．８Ｖ以上１．２Ｖ以下の範囲内に含まれることが認められた。このように、実施例の薄膜トランジスタアレイ１０によれば、屈曲試験の前後において薄膜トランジスタアレイ１０の電気的特性に大きな変化が生じないことが認められた。すなわち、薄膜トランジスタアレイ１０は屈曲試験前において高い電気的特性を有し、かつ、可撓性基板１１の屈曲に対する耐性を有し、これによって屈曲試験後において高い電気的特性が維持されることが認められた。

【0245】

なお、実施例１から１９、および、２２から２８における評価結果と、実施例２０，２１における評価結果との比較から、以下の事項が認められるといえる。すなわち、第１面積Ｓ１、第３面積Ｓ３、および、第２面積Ｓ２が以下の関係を満たす場合に、屈曲試験の前後における電気的特性の変化が小さいから、可撓性基板１１の屈曲に対する耐性がより高められるといえる。

【0246】

Ｓ２≦Ｓ３≦Ｓ１≦３Ｓ２
これに対して、比較例１，２の薄膜トランジスタアレイでは、移動度の減少率が２０％を超え、オンオフ比の桁数における変化量が３桁を超え、かつ、しきい値電圧の変化量が－２Ｖよりも大きいことが認められた。すなわち、複数の薄膜トランジスタにおいて１層の第１ゲート絶縁層が共通する、すなわち第１ゲート絶縁層が薄膜トランジスタごとにパターニングされていない場合には、可撓性基板１１の屈曲に対する耐性が低いといえる。

【0247】

また、比較例３，４における評価結果から明らかなように、第１ゲート絶縁層２２Ａ間の距離が５μｍ未満である場合にも、移動度の減少率が２０％を超え、オンオフ比の桁数における変化量が３桁を超え、かつ、しきい値電圧の変化量が－２Ｖよりも大きいことが認められた。

【0248】

また、比較例５，６における評価結果から明らかなように、第２ゲート絶縁層２２Ｂの厚さが３０ｎｍを超える場合にも、移動度の減少率が２０％を超え、オンオフ比の桁数における変化量が３桁を超え、かつ、しきい値電圧の変化量が－２Ｖよりも大きいことが認められた。特に、比較例６の薄膜トランジスタアレイでは、屈曲試験後における光学顕微鏡を用いた観察において、第２ゲート絶縁層２２Ｂに微小なクラックが生じていることが認められた。

【0249】

比較例７の評価結果によるように、屈曲試験前において、薄膜トランジスタアレイが正常に動作しない、すなわちオンオフ比の桁数が０であることが認められた。これにより、第２ゲート絶縁層２２Ｂの厚さが２ｎｍ未満である場合には、第２ゲート絶縁層２２Ｂの連続膜を形成することが難しいから、第１ゲート絶縁層２２Ａのうちで第２ゲート絶縁層２２Ｂが位置する面を十分に覆うことができず、これによって薄膜トランジスタアレイの正常な動作が認められないといえる。

【0250】

比較例８，９の評価結果によるように、層間絶縁層１３のヤング率が第１ゲート絶縁層２２Ａのヤング率よりも高い場合にも、移動度の減少率が２０％を超え、オンオフ比の桁数における変化量が３桁を超え、かつ、しきい値電圧の変化量が－２Ｖよりも大きいことが認められた。層間絶縁層１３のヤング率が第１ゲート絶縁層２２Ａのヤング率よりも高い場合には、可撓性基板１１の屈曲時においてチャネルの近傍においてひずみが生じ、これによって薄膜トランジスタの電気的特性が低下するといえる。

【0251】

比較例１０の評価結果によるように、第２ゲート絶縁層２２Ｂを有しない薄膜トランジスタによれば、屈曲試験前において、薄膜トランジスタアレイが正常に動作しない、すなわちオンオフ比の桁数が０であることが認められた。そのため、比較例１０の薄膜トランジスタアレイでは、半導体層３２１の形成時においてゲート絶縁層２２においてプラズマによる損傷が生じ、これによって、ゲート絶縁層３２２と半導体層３２１との間において良好な界面が形成されないから薄膜トランジスタアレイが正常に動作しないといえる。

【0252】

このように、薄膜トランジスタアレイが以下の条件を満たすことによって、可撓性基板の屈曲に対する耐性を高めることが可能であるといえる。
（条件１）ゲート絶縁層は、第１ゲート絶縁層と第２ゲート絶縁層とから構成される。第１ゲート絶縁層は、体積分率で５０％を超える有機高分子化合物を含む。第２ゲート絶縁層は、体積分率で５０％以上の無機化合物を含み、薄膜トランジスタの厚さ方向において第１ゲート絶縁層と半導体層とに挟まれる部分を含み、かつ、２ｎｍ以上３０ｎｍ以下の厚さを有する。

【0253】

【0254】

【0255】

以上説明したように、薄膜トランジスタアレイの一実施形態によれば、以下に記載の効果を得ることができる。
（１）第１の薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄが有するゲート絶縁層２２が第２の薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄが有するゲート絶縁層２２から離間するから、薄膜トランジスタアレイ１０が屈曲されたときに、ゲート絶縁層２２よりもヤング率が低い層間絶縁層１３にひずみが集中する。これにより、ゲート絶縁層２２によって覆われたチャネル部分ではひずみが低減されるため、薄膜トランジスタアレイ１０において、可撓性基板１１の曲げに対する薄膜トランジスタの電気的な耐久性が向上する。

【0256】

（２）第１面積Ｓ１が第３面積Ｓ３以上であるから、薄膜トランジスタ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄが動作する確実性を高めることが可能である。また、第１面積Ｓ１が第２面積Ｓ２の３倍以下であるから、薄膜トランジスタアレイ１０が、十分な可撓性を有することが可能である。

【0257】

（３）半導体層２１が酸化物半導体または非単結晶シリコンから構成されるから、薄膜トランジスタアレイ１０の電気的特性を高めることができる。

【符号の説明】

【0258】

１０…薄膜トランジスタアレイ
１１…可撓性基板
１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ…薄膜トランジスタ
１３…層間絶縁層
２１…半導体層
２２…ゲート絶縁層
２２Ａ…第１ゲート絶縁層
２２Ｂ…第２ゲート絶縁層
２３…ソース電極
２４…ドレイン電極
２５…ゲート電極

【図1】