ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024072174
(43)【公開日】2024-05-27
(54)【発明の名称】自発光型表示装置及び自発光型表示装置の駆動方法
(51)【国際特許分類】
G09G 3/3233 20160101AFI20240520BHJP
G09G 3/20 20060101ALI20240520BHJP
H10K 50/00 20230101ALI20240520BHJP
H10K 59/12 20230101ALI20240520BHJP
H10K 59/123 20230101ALI20240520BHJP
H01L 29/786 20060101ALI20240520BHJP
【ＦＩ】
G09G3/3233
G09G3/20 624B
G09G3/20 622A
G09G3/20 611A
G09G3/20 611F
G09G3/20 611J
G09G3/20 611E
G09G3/20 611H
H10K50/00
H10K59/12
H10K59/123
H01L29/78 618B
H01L29/78 614
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022182886
(22)【出願日】2022-11-15
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110000408
【氏名又は名称】弁理士法人高橋・林アンドパートナーズ
(72)【発明者】
【氏名】森田 哲生
【テーマコード（参考）】
3K107
5C080
5C380
5F110
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107BB06
3K107CC35
3K107CC43
3K107EE04
3K107HH04
3K107HH05
5C080AA06
5C080AA07
5C080BB05
5C080CC03
5C080DD06
5C080DD22
5C080DD23
5C080DD25
5C080DD26
5C080EE29
5C080FF11
5C080JJ02
5C080JJ03
5C080JJ04
5C080JJ05
5C080JJ06
5C080JJ07
5C380AA01
5C380AA03
5C380AB06
5C380AB11
5C380AB18
5C380AB21
5C380AB24
5C380AB34
5C380AB41
5C380AB42
5C380BA01
5C380BA12
5C380BA13
5C380BA17
5C380BA19
5C380BA39
5C380BB09
5C380CA12
5C380CA49
5C380CA57
5C380CB01
5C380CB17
5C380CB32
5C380CC04
5C380CC06
5C380CC26
5C380CC27
5C380CC33
5C380CC39
5C380CC65
5C380CD016
5C380CE21
5C380CF07
5C380CF52
5C380CF53
5C380DA02
5C380DA06
5C380DA33
5C380DA46
5C380DA58
5C380EA16
5F110BB02
5F110CC01
5F110CC02
5F110DD01
5F110DD02
5F110DD03
5F110DD04
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110EE14
5F110EE25
5F110EE30
5F110EE42
5F110EE44
5F110FF01
5F110FF02
5F110FF03
5F110FF04
5F110FF29
5F110FF36
5F110GG01
5F110GG02
5F110GG03
5F110GG06
5F110GG13
5F110GG15
5F110GG25
5F110GG28
5F110GG29
5F110GG42
5F110GG43
5F110GG58
5F110HJ01
5F110HJ13
5F110HJ30
5F110HL02
5F110HL03
5F110HL04
5F110HL06
5F110HL11
5F110NN03
5F110NN04
5F110NN23
5F110NN24
5F110NN35
5F110NN44
5F110NN73
5F110PP01
5F110QQ11
(57)【要約】
【課題】狭額縁化及び小型化が可能な自発光型表示装置を提供すること。
【解決手段】自発光型表示装置は、第１の制御信号がシフトされた第２の制御信号を用いて制御され、画像データ信号線と第１のノードとの間に接続された第１のトランジスタと、第１のノードと第２のノードとの間に接続された第２のトランジスタと、第１の制御信号を用いて制御され、第２のノードと、第２のトランジスタのゲート電極との間に接続された第３のトランジスタと、第３の制御信号がシフトされた第４の制御信号を用いて制御され、駆動電源線と第２のノードとの間に接続された第４のトランジスタと、第３の制御信号を用いて制御され、第１のノードに接続された第５のトランジスタと、第５のトランジスタの第１の電極に接続された発光素子と、第３の制御信号を用いて制御され、発光素子及び第１の電極に接続された第６のトランジスタと、を含む。
【選択図】図３
【解決手段】自発光型表示装置は、第１の制御信号がシフトされた第２の制御信号を用いて制御され、画像データ信号線と第１のノードとの間に接続された第１のトランジスタと、第１のノードと第２のノードとの間に接続された第２のトランジスタと、第１の制御信号を用いて制御され、第２のノードと、第２のトランジスタのゲート電極との間に接続された第３のトランジスタと、第３の制御信号がシフトされた第４の制御信号を用いて制御され、駆動電源線と第２のノードとの間に接続された第４のトランジスタと、第３の制御信号を用いて制御され、第１のノードに接続された第５のトランジスタと、第５のトランジスタの第１の電極に接続された発光素子と、第３の制御信号を用いて制御され、発光素子及び第１の電極に接続された第６のトランジスタと、を含む。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１の制御信号がシフトされた第２の制御信号を用いて制御され、画像データ信号線と第１のノードとの間に電気的に接続された第１のトランジスタと、
前記第１のノードと第２のノードとの間に電気的に接続された第２のトランジスタと、
前記第１の制御信号を用いて制御され、前記第２のノードと、前記第２のトランジスタのゲート電極との間に電気的に接続された第３のトランジスタと、
第３の制御信号がシフトされた第４の制御信号を用いて制御され、駆動電圧が供給される駆動電源線と前記第２のノードとの間に電気的に接続された第４のトランジスタと、
前記第３の制御信号を用いて制御され、前記第１のノードに電気的に接続された第５のトランジスタと、
前記第５のトランジスタの第１の電極に電気的に接続された発光素子と、
前記第３の制御信号を用いて、前記発光素子及び前記第１の電極に初期化電圧を供給するように制御されると共に、前記発光素子及び前記第１の電極に電気的に接続された第６のトランジスタと、を含む、
自発光型表示装置。
前記第１のノードと第２のノードとの間に電気的に接続された第２のトランジスタと、
前記第１の制御信号を用いて制御され、前記第２のノードと、前記第２のトランジスタのゲート電極との間に電気的に接続された第３のトランジスタと、
第３の制御信号がシフトされた第４の制御信号を用いて制御され、駆動電圧が供給される駆動電源線と前記第２のノードとの間に電気的に接続された第４のトランジスタと、
前記第３の制御信号を用いて制御され、前記第１のノードに電気的に接続された第５のトランジスタと、
前記第５のトランジスタの第１の電極に電気的に接続された発光素子と、
前記第３の制御信号を用いて、前記発光素子及び前記第１の電極に初期化電圧を供給するように制御されると共に、前記発光素子及び前記第１の電極に電気的に接続された第６のトランジスタと、を含む、
自発光型表示装置。
【請求項2】
前記第１の制御信号と、前記第２の制御信号とを順次シフトして出力する制御回路と、
前記第３の制御信号と、前記第４の制御信号とを順次シフトして出力する発光制御回路と、をさらに含む、
請求項１に記載の自発光型表示装置。
前記第３の制御信号と、前記第４の制御信号とを順次シフトして出力する発光制御回路と、をさらに含む、
請求項１に記載の自発光型表示装置。
【請求項3】
前記第１のトランジスタ乃至前記第５のトランジスタは、ｎチャネル型の電界効果トランジスタであり、前記第６のトランジスタは、ｐチャネル型の電界効果トランジスタである、
請求項２に記載の自発光型表示装置。
請求項２に記載の自発光型表示装置。
【請求項4】
前記制御回路が、
前記第１の制御信号にハイを供給し、前記第３のトランジスタをオン状態にし、
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記発光制御回路が、
前記第３の制御信号にローを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第４の制御信号にハイを供給し、前記第４のトランジスタをオン状態とし、
前記第４のトランジスタ及び前記第３のトランジスタが、前記第２のノード及び前記ゲート電極に、前記駆動電圧を供給し、
前記第６のトランジスタが、前記発光素子及び前記第１の電極に前記初期化電圧を供給する、
請求項３に記載の自発光型表示装置。
前記第１の制御信号にハイを供給し、前記第３のトランジスタをオン状態にし、
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記発光制御回路が、
前記第３の制御信号にローを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第４の制御信号にハイを供給し、前記第４のトランジスタをオン状態とし、
前記第４のトランジスタ及び前記第３のトランジスタが、前記第２のノード及び前記ゲート電極に、前記駆動電圧を供給し、
前記第６のトランジスタが、前記発光素子及び前記第１の電極に前記初期化電圧を供給する、
請求項３に記載の自発光型表示装置。
【請求項5】
前記制御回路が、
前記第１の制御信号にハイを供給し、前記第３のトランジスタをオン状態にし、
前記第２の制御信号にハイを供給し、前記第１のトランジスタをオン状態にし、
前記発光制御回路が、
前記第３の制御信号にローを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第４の制御信号にローを供給し、前記第４のトランジスタをオフ状態とし、
前記第１のトランジスタが、前記画像データ信号線から、前記第１のノード、前記第２のノード及び前記ゲート電極に、画像データ信号を供給する、
請求項３に記載の自発光型表示装置。
前記第１の制御信号にハイを供給し、前記第３のトランジスタをオン状態にし、
前記第２の制御信号にハイを供給し、前記第１のトランジスタをオン状態にし、
前記発光制御回路が、
前記第３の制御信号にローを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第４の制御信号にローを供給し、前記第４のトランジスタをオフ状態とし、
前記第１のトランジスタが、前記画像データ信号線から、前記第１のノード、前記第２のノード及び前記ゲート電極に、画像データ信号を供給する、
請求項３に記載の自発光型表示装置。
【請求項6】
前記制御回路が、
前記第１の制御信号にローを供給し、前記第３のトランジスタをオフ状態にし、
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記発光制御回路が、
前記第３の制御信号にローを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第６のトランジスタが、前記画像データ信号線から、前記第１の電極及び前記発光素子に、黒を表示する電圧を含む画像データ信号を供給する、
請求項３に記載の自発光型表示装置。
前記第１の制御信号にローを供給し、前記第３のトランジスタをオフ状態にし、
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記発光制御回路が、
前記第３の制御信号にローを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第６のトランジスタが、前記画像データ信号線から、前記第１の電極及び前記発光素子に、黒を表示する電圧を含む画像データ信号を供給する、
請求項３に記載の自発光型表示装置。
【請求項7】
前記第１のトランジスタ乃至前記第３のトランジスタと、前記第６のトランジスタとは、ｎチャネル型の電界効果トランジスタであり、前記第４のトランジスタと前記第５のトランジスタとは、ｐチャネル型の電界効果トランジスタである、
請求項２に記載の自発光型表示装置。
請求項２に記載の自発光型表示装置。
【請求項8】
前記制御回路が、
前記第１の制御信号にハイを供給し、前記第３のトランジスタをオン状態にし、
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記発光制御回路が、
前記第３の制御信号にハイを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第４の制御信号にローを供給し、前記第４のトランジスタをオン状態とし、
前記第４のトランジスタ及び前記第３のトランジスタが、前記第２のノード及び前記ゲート電極に、前記駆動電圧を供給し、
前記第６のトランジスタが、前記発光素子及び前記第１の電極に前記初期化電圧を供給する、
請求項７に記載の自発光型表示装置。
前記第１の制御信号にハイを供給し、前記第３のトランジスタをオン状態にし、
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記発光制御回路が、
前記第３の制御信号にハイを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第４の制御信号にローを供給し、前記第４のトランジスタをオン状態とし、
前記第４のトランジスタ及び前記第３のトランジスタが、前記第２のノード及び前記ゲート電極に、前記駆動電圧を供給し、
前記第６のトランジスタが、前記発光素子及び前記第１の電極に前記初期化電圧を供給する、
請求項７に記載の自発光型表示装置。
【請求項9】
前記制御回路が、
前記第１の制御信号にハイを供給し、前記第３のトランジスタをオン状態にし、
前記第２の制御信号にハイを供給し、前記第１のトランジスタをオン状態にし、
前記発光制御回路が、
前記第３の制御信号にハイを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし
前記第４の制御信号にハイを供給し、前記第４のトランジスタをオフ状態にし、
前記第１のトランジスタが、前記画像データ信号線から、前記第１のノード、前記第２のノード及び前記ゲート電極に、画像データ信号を供給する、
請求項７に記載の自発光型表示装置。
前記第１の制御信号にハイを供給し、前記第３のトランジスタをオン状態にし、
前記第２の制御信号にハイを供給し、前記第１のトランジスタをオン状態にし、
前記発光制御回路が、
前記第３の制御信号にハイを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし
前記第４の制御信号にハイを供給し、前記第４のトランジスタをオフ状態にし、
前記第１のトランジスタが、前記画像データ信号線から、前記第１のノード、前記第２のノード及び前記ゲート電極に、画像データ信号を供給する、
請求項７に記載の自発光型表示装置。
【請求項10】
前記制御回路が、
前記第１の制御信号にローを供給し、前記第３のトランジスタをオフ状態にし、
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記発光制御回路が、
前記第３の制御信号にハイを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第６のトランジスタが、前記画像データ信号線から、前記第１の電極及び前記発光素子に、黒を表示する電圧を含む画像データ信号を供給する、
請求項７に記載の自発光型表示装置。
前記第１の制御信号にローを供給し、前記第３のトランジスタをオフ状態にし、
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記発光制御回路が、
前記第３の制御信号にハイを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第６のトランジスタが、前記画像データ信号線から、前記第１の電極及び前記発光素子に、黒を表示する電圧を含む画像データ信号を供給する、
請求項７に記載の自発光型表示装置。
【請求項11】
前記第４のトランジスタのチャネルと、前記第５のトランジスタと、前記第６のトランジスタとのそれぞれのチャネル領域は、低温ポリシリコンを有し、
前記第２のトランジスタのチャネル領域は、酸化物半導体を有する、
請求項７に記載の自発光型表示装置。
前記第２のトランジスタのチャネル領域は、酸化物半導体を有する、
請求項７に記載の自発光型表示装置。
【請求項12】
少なくとも、画像データ信号線と第１のノードとの間に電気的に接続された第１のトランジスタと、前記第１のノードと第２のノードとの間に電気的に接続された第２のトランジスタと、前記第２のノードと前記第２のトランジスタのゲート電極との間に電気的に接続された第３のトランジスタと、前記第２のノードに電気的に接続された第４のトランジスタと、前記第１のノードに電気的に接続された第５のトランジスタと、前記第５のトランジスタの第１の電極に電気的に接続された発光素子と、前記発光素子及び前記第１の電極に電気的に接続された第６のトランジスタとを含む自発光型表示装置の駆動方法であって、
第１の制御信号と、第２の制御信号とを順次シフトして出力し、
第３の制御信号と、第４の制御信号とを順次シフトして出力し、
前記第１の制御信号を用いて前記第３のトランジスタを制御し、
前記第２の制御信号を用いて前記第１のトランジスタを制御し、
前記第３の制御信号を用いて前記第５のトランジスタ及び前記第６のトランジスタを制御し、
前記第４の制御信号を用いて前記第４のトランジスタを制御する、
自発光型表示装置の駆動方法。
第１の制御信号と、第２の制御信号とを順次シフトして出力し、
第３の制御信号と、第４の制御信号とを順次シフトして出力し、
前記第１の制御信号を用いて前記第３のトランジスタを制御し、
前記第２の制御信号を用いて前記第１のトランジスタを制御し、
前記第３の制御信号を用いて前記第５のトランジスタ及び前記第６のトランジスタを制御し、
前記第４の制御信号を用いて前記第４のトランジスタを制御する、
自発光型表示装置の駆動方法。
【請求項13】
前記第１のトランジスタ乃至前記第５のトランジスタは、ｎチャネル型の電界効果トランジスタであり、前記第６のトランジスタは、ｐチャネル型の電界効果トランジスタである、
請求項１２に記載の自発光型表示装置の駆動方法。
請求項１２に記載の自発光型表示装置の駆動方法。
【請求項14】
前記第１の制御信号にハイを供給し、前記第３のトランジスタをオン状態にし、
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記第３の制御信号にローを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第４の制御信号にハイを供給し、前記第４のトランジスタをオン状態とし、
前記第２のノード及び前記ゲート電極に、前記第４のトランジスタ及び前記第３のトランジスタを介して、駆動電圧を供給し、
前記発光素子及び前記第１の電極に、前記第６のトランジスタを介して、初期化電圧を供給する、
請求項１３に記載の自発光型表示装置の駆動方法。
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記第３の制御信号にローを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第４の制御信号にハイを供給し、前記第４のトランジスタをオン状態とし、
前記第２のノード及び前記ゲート電極に、前記第４のトランジスタ及び前記第３のトランジスタを介して、駆動電圧を供給し、
前記発光素子及び前記第１の電極に、前記第６のトランジスタを介して、初期化電圧を供給する、
請求項１３に記載の自発光型表示装置の駆動方法。
【請求項15】
前記第１の制御信号にハイを供給し、前記第３のトランジスタをオン状態にし、
前記第２の制御信号にハイを供給し、前記第１のトランジスタをオン状態にし、
前記第３の制御信号にローを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第４の制御信号にローを供給し、前記第４のトランジスタをオフ状態とし、
前記画像データ信号線から、前記第１のトランジスタを介して、前記第１のノード、前記第２のノード及び前記ゲート電極に、画像データ信号を供給する、
請求項１３に記載の自発光型表示装置の駆動方法。
前記第２の制御信号にハイを供給し、前記第１のトランジスタをオン状態にし、
前記第３の制御信号にローを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第４の制御信号にローを供給し、前記第４のトランジスタをオフ状態とし、
前記画像データ信号線から、前記第１のトランジスタを介して、前記第１のノード、前記第２のノード及び前記ゲート電極に、画像データ信号を供給する、
請求項１３に記載の自発光型表示装置の駆動方法。
【請求項16】
前記第１の制御信号にローを供給し、前記第３のトランジスタをオフ状態にし、
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記第３の制御信号にローを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記画像データ信号線から、前記第１のトランジスタを介して、前記第１の電極及び前記発光素子に、黒を表示する電圧を含む画像データ信号を供給する、
請求項１３に記載の自発光型表示装置の駆動方法。
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記第３の制御信号にローを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記画像データ信号線から、前記第１のトランジスタを介して、前記第１の電極及び前記発光素子に、黒を表示する電圧を含む画像データ信号を供給する、
請求項１３に記載の自発光型表示装置の駆動方法。
【請求項17】
前記第１のトランジスタ乃至前記第３のトランジスタと、前記第６のトランジスタとは、ｎチャネル型の電界効果トランジスタであり、前記第４のトランジスタと前記第５のトランジスタとは、ｐチャネル型の電界効果トランジスタである、
請求項１２に記載の自発光型表示装置の駆動方法。
請求項１２に記載の自発光型表示装置の駆動方法。
【請求項18】
前記第１の制御信号にハイを供給し、前記第３のトランジスタをオン状態にし、
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記第３の制御信号にハイを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第４の制御信号にローを供給し、前記第４のトランジスタをオン状態とし、
前記第２のノード及び前記ゲート電極に、前記第４のトランジスタ及び前記第３のトランジスタを介して、駆動電圧を供給し、
前記発光素子及び前記第１の電極に、前記第６のトランジスタを介して、初期化電圧を供給する、
請求項１７に記載の自発光型表示装置の駆動方法。
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記第３の制御信号にハイを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記第４の制御信号にローを供給し、前記第４のトランジスタをオン状態とし、
前記第２のノード及び前記ゲート電極に、前記第４のトランジスタ及び前記第３のトランジスタを介して、駆動電圧を供給し、
前記発光素子及び前記第１の電極に、前記第６のトランジスタを介して、初期化電圧を供給する、
請求項１７に記載の自発光型表示装置の駆動方法。
【請求項19】
前記第１の制御信号にハイを供給し、前記第３のトランジスタをオン状態にし、
前記第２の制御信号にハイを供給し、前記第１のトランジスタをオン状態にし、
前記第３の制御信号にハイを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし
前記第４の制御信号にハイを供給し、前記第４のトランジスタをオフ状態にし、
前記画像データ信号線から、前記第１のトランジスタを介して、前記第１のノード、前記第２のノード及び前記ゲート電極に、画像データ信号を供給する、
請求項１７に記載の自発光型表示装置の駆動方法。
前記第２の制御信号にハイを供給し、前記第１のトランジスタをオン状態にし、
前記第３の制御信号にハイを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし
前記第４の制御信号にハイを供給し、前記第４のトランジスタをオフ状態にし、
前記画像データ信号線から、前記第１のトランジスタを介して、前記第１のノード、前記第２のノード及び前記ゲート電極に、画像データ信号を供給する、
請求項１７に記載の自発光型表示装置の駆動方法。
【請求項20】
前記第１の制御信号にローを供給し、前記第３のトランジスタをオフ状態にし、
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記第３の制御信号にハイを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記画像データ信号線から、前記第１のトランジスタを介して、前記第１の電極及び前記発光素子に、黒を表示する電圧を含む画像データ信号を供給する、
請求項１７に記載の自発光型表示装置の駆動方法。
前記第２の制御信号にローを供給し、前記第１のトランジスタをオフ状態にし、
前記第３の制御信号にハイを供給し、前記第５のトランジスタをオフ状態にすると共に、前記第６のトランジスタをオン状態とし、
前記画像データ信号線から、前記第１のトランジスタを介して、前記第１の電極及び前記発光素子に、黒を表示する電圧を含む画像データ信号を供給する、
請求項１７に記載の自発光型表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、自発光型表示装置及び自発光型表示装置の駆動方法に関する。
【背景技術】
【0002】
近年、自発光型表示装置が、テレビ、スマートフォン、デジタルサイネージ（電子看板、電子広告板など）などに実装され、普及している。自発光型表示装置は、例えば、複数の画素、及び複数の画素を駆動するためのドライバを含む。複数の画素の各々は、例えば、複数のトランジスタ、容量素子及び発光素子を含む。発光素子は、例えば、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＬＥＤ）、微小な発光ダイオード（マイクロＬＥＤ）、又は、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子である。自発光型表示装置では、ドライバが複数の画素の各々に電圧を供給することによって、供給された電圧値に応じた電流が複数の画素の各々に含まれる発光素子に流れる。発光素子の各々は発光素子に流れる電流に応じた輝度で発光し、発光素子を含む画素は当該輝度に応じた階調で画像を表示することができる。
【0003】
例えば、特許文献１には、６つのトランジスタ、１つの容量素子、及び１つの発光素子を備える画素、及び、当該画素を含む自発光型表示装置が開示されている。特許文献１に記載の自発光型表示装置は、例えば、４つの駆動回路を用いて画素の発光を制御し、表示領域に画像を表示することができる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許出願公開第２０１６／０２８４２７６号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
駆動回路が多い表示装置では、表示装置に占める駆動回路を配置する領域（例えば、額縁領域）の比率が、表示装置に占める表示領域の比率より大きくなる。すなわち、駆動回路が多い表示装置では、額縁領域が大きくなり、表示装置の小型化が困難である。
【0006】
このような課題に鑑み、本発明の一実施形態は、狭額縁化及び小型化が可能な自発光型表示装置、及び、狭額縁化及び小型化が可能な自発光型表示装置を用いた自発光型表示装置の駆動方法を提供することを目的の一つとする。
【課題を解決するための手段】
【0007】
本発明の一実施形態に係る自発光型表示装置は、第１の制御信号がシフトされた第２の制御信号を用いて制御され、画像データ信号線と第１のノードとの間に電気的に接続された第１のトランジスタと、前記第１のノードと第２のノードとの間に電気的に接続された第２のトランジスタと、前記第１の制御信号を用いて制御され、前記第２のノードと、前記第２のトランジスタのゲート電極との間に電気的に接続された第３のトランジスタと、第３の制御信号がシフトされた第４の制御信号を用いて制御され、駆動電圧が供給される駆動電源線と前記第２のノードとの間に電気的に接続された第４のトランジスタと、前記第３の制御信号を用いて制御され、前記第１のノードに電気的に接続された第５のトランジスタと、前記第５のトランジスタの第１の電極に電気的に接続された発光素子と、前記第３の制御信号を用いて、前記発光素子及び前記第１の電極に初期化電圧を供給するように制御されると共に、前記発光素子及び前記第１の電極に電気的に接続された第６のトランジスタと、を含む。
【0008】
本発明の一実施形態に係る自発光型表示装置の駆動方法は、少なくとも、画像データ信号線と第１のノードとの間に電気的に接続された第１のトランジスタと、前記第１のノードと第２のノードとの間に電気的に接続された第２のトランジスタと、前記第２のノードと前記第２のトランジスタのゲート電極との間に電気的に接続された第３のトランジスタと、前記第２のノードに電気的に接続された第４のトランジスタと、前記第１のノードに電気的に接続された第５のトランジスタと、前記第５のトランジスタの第１の電極に電気的に接続された発光素子と、前記発光素子及び前記第１の電極に電気的に接続された第６のトランジスタとを含む自発光型表示装置の駆動方法であって、第１の制御信号と、第２の制御信号とを順次シフトして出力し、第３の制御信号と、第４の制御信号とを順次シフトして出力し、前記第１の制御信号を用いて前記第３のトランジスタを制御し、前記第２の制御信号を用いて前記第１のトランジスタを制御し、前記第３の制御信号を用いて前記第５のトランジスタ及び前記第６のトランジスタを制御し、前記第４の制御信号を用いて前記第４のトランジスタを制御する。
【図面の簡単な説明】
【0009】
【図1】本発明の第１実施形態に係る自発光型表示装置の構成を示す模式図である。
【図2】本発明の第１実施形態に係る自発光型表示装置の構成を示す模式図である。
【図3】本発明の第１実施形態に係る画素回路への入力信号を示す模式図である。
【図4】本発明の第１実施形態に係る画素回路の構成を示す回路図である。
【図6】本発明の第１実施形態に係る自発光型表示装置のタイミングチャートを示す模式図である。
【図13】本発明の第１実施形態に係る自発光型表示装置のタイミングチャートを示す模式図である。
【図15】本発明の第２実施形態に係る画素回路の構成を示す回路図である。
【図16】本発明の第２実施形態に係る自発光型表示装置のタイミングチャートを示す模式図である。
【図17】本発明の第２実施形態に係る自発光型表示装置のタイミングチャートを示す模式図である。
【図18】本発明の第３実施形態に係る半導体装置の概要を示す断面図である。
【図19】本発明の第３実施形態に係る半導体装置の概要を示す平面図である。
【図20】本発明の第３実施形態に係る半導体装置の製造方法を示すシーケンス図である。
【図21】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図22】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図23】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図24】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図25】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図26】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図27】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図28】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図29】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図30】本発明の第３実施形態に係る半導体装置の電気特性の一例及び比較例の半導体装置の電気特性の一例を示すグラフである。
【図31】本発明の第３実施形態に係る画素回路の構成を示す模式図である。
【発明を実施するための形態】
【0010】
以下、本発明の実施形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状、構成等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。なお、各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。
【0011】
また、本明細書において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αはＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
【0012】
本発明の一実施形態に係る自発光型表示装置は、一例として、発光素子にＥＬ素子を用いる発光装置である。
【0013】
＜１．第１実施形態＞
＜１－１．自発光型表示装置１０の概要＞
図１及び図２を参照し、第１実施形態に係る自発光型表示装置１０の概要を説明する。図１及び図２は、第１実施形態に係る自発光型表示装置１０の構成を示す模式図である。図１及び図２に示される自発光型表示装置１０の構成は一例であって、自発光型表示装置１０の構成は、図１及び図２に示される構成に限定されない。
＜１－１．自発光型表示装置１０の概要＞
図１及び図２を参照し、第１実施形態に係る自発光型表示装置１０の概要を説明する。図１及び図２は、第１実施形態に係る自発光型表示装置１０の構成を示す模式図である。図１及び図２に示される自発光型表示装置１０の構成は一例であって、自発光型表示装置１０の構成は、図１及び図２に示される構成に限定されない。
【0014】
図１又は図２に示されるように、自発光型表示装置１０は、アレイ基板１００、フレキシブルプリント回路基板１６０（ＦＰＣ１６０）、およびＩＣチップ１７０を含む。また、自発光型表示装置１０は、アレイ基板１００上に設けられた表示領域２２、表示領域２２を囲う周辺領域２４、及び端子領域２６を含む。
【0015】
表示領域２２には、複数の画素１８０がマトリクス状に配置される。画素１８０は、表示領域２２に表示する画像の一部を構成する最小単位である。複数の画素１８０のそれぞれは、例えば、副画素Ｒ、副画素Ｇ、副画素Ｂに対応してよい。三つの副画素で一つの画素が形成されてもよい。画素１８０の配列には制限がなく、複数の画素１８０の配列は、例えば、ストライプ配列である。自発光型表示装置１０の配列は、デルタ配列、ペンタイル配列などであってよい。
【0016】
副画素Ｒ、副画素Ｇ、副画素Ｂは、互いに異なる色の画像を表示するように構成される。例えば、副画素Ｒ、副画素Ｇ及び副画素Ｂのそれぞれは、赤色、緑色及び青色の三原色を発する発光層を含む発光素子を備えることができる。三つの副画素のそれぞれに任意の電圧又は電流が供給され、自発光型表示装置１０は画像を表示することができる。
【0017】
周辺領域２４には、ソースドライバ回路１１０、ゲートドライバ回路１２０及び発光制御回路１３０が設けられる。ソースドライバ回路１１０、ゲートドライバ回路１２０及び発光制御回路１３０のそれぞれが、接続配線３４１を用いて、端子部１５０に接続される。周辺領域２４は額縁領域と呼ばれる場合がある。接続配線３４１は単独で接続配線３４１と呼ばれることがあり、複数の接続配線３４１の束が接続配線３４１と呼ばれることがある。
【0018】
端子領域２６には、端子部１５０、及び、端子部１５０に電気的に接続されたＦＰＣ１６０が設けられる。端子領域２６は、周辺領域２４に対して表示領域２２が設けられる領域とは、第１の方向Ｄ１に対して反対側の領域である。
【0019】
ＦＰＣ１６０は、自発光型表示装置１０の外側において、外部機器（図示は省略）に接続される。したがって、自発光型表示装置１０は、ＦＰＣ１６０及びＦＰＣに接続された端子部１５０を介して、外部機器に接続される。制御信号及び電圧が、ＦＰＣ１６０及びＦＰＣに接続された端子部１５０を介して、外部機器から自発光型表示装置１０に送信される。自発光型表示装置１０は、受信した外部機器からの制御信号及び電圧を用いて、自発光型表示装置１０に設けられた各画素１８０を駆動する。その結果、自発光型表示装置１０は、表示領域２２に画像を表示することができる。
【0020】
ＩＣチップ１７０は、例えば、ＦＰＣ１６０上に設けられる。ＩＣチップ１７０は、各画素１８０を駆動させる信号、電圧などを、ＦＰＣ１６０と端子部１５０と接続配線３４１とを介して、ソースドライバ回路１１０、ゲートドライバ回路１２０、発光制御回路１３０及び画素１８０（画素回路１８１）に供給する。
【0021】
第１実施形態では、ソースドライバ回路１１０、ゲートドライバ回路１２０、発光制御回路１３０及びＩＣチップ１７０のそれぞれを単独で制御回路と呼んでよく、ソースドライバ回路１１０、ゲートドライバ回路１２０発光制御回路１３０及びＩＣチップ１７０の一部又は全部を含む回路群を制御回路と呼んでもよい。
【0022】
＜１－２．ソースドライバ回路１１０の構成＞
図１及び図２を参照し、ソースドライバ回路１１０の概要を説明する。図１又は図２に示されるように、ソースドライバ回路１１０は表示領域２２に対して第１の方向Ｄ１（列方向）に隣接する位置に設けられる。画像データ信号線３２１がソースドライバ回路１１０から第１の方向Ｄ１に延在し、第１の方向Ｄ１に配列された複数の画素１８０に接続される。
図１及び図２を参照し、ソースドライバ回路１１０の概要を説明する。図１又は図２に示されるように、ソースドライバ回路１１０は表示領域２２に対して第１の方向Ｄ１（列方向）に隣接する位置に設けられる。画像データ信号線３２１がソースドライバ回路１１０から第１の方向Ｄ１に延在し、第１の方向Ｄ１に配列された複数の画素１８０に接続される。
【0023】
図２に示されるように、ソースドライバ回路１１０は、例えば、複数の選択回路１１２を含む。複数の選択回路１１２のそれぞれは、例えば、選択信号ＭＵＸＲ、選択信号ＭＵＸＧ、選択信号ＭＵＸＢに供給されるオン信号及びオフ信号に基づき、制御される。選択回路１１２は、選択信号（例えば、選択信号ＭＵＸＲ）に供給されるオン信号よって選択され、入力端子１１４に供給されたデータ信号ＶＤＡＴＡを含む画像データ信号ＳＬ（ｍ＋１）を、画像データ信号線３２１、及び、画像データ信号線３２１に電気的に接続された画素１８０に供給する。詳細は後述されるが、データ信号ＶＤＡＴＡは、例えば、電圧ＲＤＡＴＡ（ｎ）、電圧ＧＤＡＴＡ（ｎ）又は電圧ＢＤＡＴＡ（ｎ）を含む。
【0024】
選択回路１１２は、例えば、入力端子１１４及び出力端子１１６を含むスイッチ１１８である。例えば、ＩＣチップ１７０から選択信号ＭＵＸＲに供給されるオン信号によって、入力端子１１４と出力端子１１６とが導通（接続）され、ＩＣチップ１７０から選択信号ＭＵＸＲに供給されるオフ信号によって、入力端子１１４と出力端子１１６とが遮断（非接続）される。オン信号は入力端子１１４と出力端子１１６とを導通する電圧を含む信号であり、オフ信号は入力端子１１４と出力端子１１６を遮断する電圧を含む信号である。
【0025】
本発明において、オン信号はハイ（Ｈｉｇｈ、ＨＩ）であり、オフ信号はロー（Ｌｏｗ、ＬＯ）であってよく、オン信号はロー（Ｌｏｗ、ＬＯ）であり、オフ信号はハイ（Ｈｉｇｈ、ＨＩ）であってもよい。
【0026】
＜１－３．ゲートドライバ回路１２０の構成＞
図１及び図２を参照し、ゲートドライバ回路１２０の概要を説明する。図１又は図２に示されるように、ゲートドライバ回路１２０は表示領域２２に対して第２の方向Ｄ２（行方向）に隣接する位置に設けられる。走査信号線３２９、３３０、３３１、３３２及び３３３がゲートドライバ回路１２０から第２の方向Ｄ２に延在し、第２の方向Ｄ２に配列された複数の画素１８０に接続される。
図１及び図２を参照し、ゲートドライバ回路１２０の概要を説明する。図１又は図２に示されるように、ゲートドライバ回路１２０は表示領域２２に対して第２の方向Ｄ２（行方向）に隣接する位置に設けられる。走査信号線３２９、３３０、３３１、３３２及び３３３がゲートドライバ回路１２０から第２の方向Ｄ２に延在し、第２の方向Ｄ２に配列された複数の画素１８０に接続される。
【0027】
図２に示されるように、ゲートドライバ回路１２０は、複数のシフトレジスタ（例えば、シフトレジスタ１２１、１２２及び１２３）を含む。シフトレジスタ１２１、１２２及び１２３は、例えば、ＩＣチップ１７０から供給されるクロック信号及びスタートパルスなどの制御信号に基づき、走査信号線３３０、３３１、３３２及び３３３のそれぞれに、タイミングの異なる走査信号（例えば、走査信号Ｇ（ｎ）、走査信号Ｇ（ｎ＋１）、走査信号Ｇ（ｎ＋２）など）を、順次供給し、各走査信号線に電気的に接続される画素１８０（画素回路１８１）を駆動する役割を有する。走査信号Ｇ（ｎ）又は操作信号Ｇ（ｎ＋２）は第１の制御信号と呼ばれる場合があり、走査信号Ｇ（ｎ＋１）は第２の制御信号と呼ばれる場合がある。
【0028】
例えば、シフトレジスタ１２１はシフトレジスタ１２２に電気的に接続され、シフトレジスタ１２２はシフトレジスタ１２３に電気的に接続される。シフトレジスタ１２１は走査信号線３３０に電気的に接続されると共に、例えば、走査信号Ｇ（ｎ）を走査信号線３３０に供給する。シフトレジスタ１２１と同様に、シフトレジスタ１２２は走査信号線３３１に電気的に接続されると共に、例えば、走査信号Ｇ（ｎ＋１）を走査信号線３３１に供給し、シフトレジスタ１２３は走査信号線３３２に電気的に接続されると共に、例えば、走査信号Ｇ（ｎ＋２）を走査信号線３３２に供給する。なお、図示は省略されるが、シフトレジスタ１２３に電気的に接続される次段のシフトレジスタは走査信号線３３３に電気的に接続され、次段のシフトレジスタに電気的に接続される次々段のシフトレジスタは前述の操作信号線とは異なる走査信号線に電気的に接続される。走査信号Ｇ（ｎ＋１）は、走査信号Ｇ（ｎ）と同等のパルス幅を含み、走査信号Ｇ（ｎ）がシフトした信号である。走査信号Ｇ（ｎ＋１）と同様に、走査信号Ｇ（ｎ＋２）は、走査信号Ｇ（ｎ＋１）と同等のパルス幅を含み、走査信号Ｇ（ｎ＋１）がシフトした信号である。
【0029】
＜１－４．発光制御回路１３０の構成＞
図１及び図２を参照し、発光制御回路１３０の概要を説明する。図１又は図２に示されるように、発光制御回路１３０は、表示領域２２に対して第２の方向Ｄ２（行方向）に隣接すると共に、表示領域２２に対してゲートドライバ回路１２０が配置される位置と反対側に設けられる。発光制御信号線３３４、３３５、３３６及び３３７が発光制御回路１３０から第２の方向Ｄ２に延在し、第２の方向Ｄ２に配列された複数の画素１８０（画素回路１８１）に接続される。
図１及び図２を参照し、発光制御回路１３０の概要を説明する。図１又は図２に示されるように、発光制御回路１３０は、表示領域２２に対して第２の方向Ｄ２（行方向）に隣接すると共に、表示領域２２に対してゲートドライバ回路１２０が配置される位置と反対側に設けられる。発光制御信号線３３４、３３５、３３６及び３３７が発光制御回路１３０から第２の方向Ｄ２に延在し、第２の方向Ｄ２に配列された複数の画素１８０（画素回路１８１）に接続される。
【0030】
図２に示されるように、発光制御回路１３０は、複数のシフトレジスタ（例えば、シフトレジスタ１３１、１３２及び１３３）を含む。シフトレジスタ１３１、１３２及び１３３は、例えば、ＩＣチップ１７０から供給されるクロック信号及びスタートパルスなどの制御信号に基づき、発光制御信号線３３４、３３５、３３６及び３３７のそれぞれに、タイミングの異なる発光制御信号（例えば、発光制御信号ＥＭ（ｎ）、発光制御信号ＥＭ（ｎ＋１）、発光制御信号ＥＭ（ｎ＋２）など）を、順次供給し、各発光制御信号線に電気的に接続される画素１８０（画素回路１８１）を駆動する役割を有する。発光制御信号ＥＭ（ｎ）又は発光制御信号ＥＭ（ｎ＋２）は第３の制御信号と呼ばれる場合があり、発光制御信号ＥＭ（ｎ＋１）は第４の制御信号と呼ばれる場合がある。
【0031】
例えば、シフトレジスタ１３１はシフトレジスタ１３２に電気的に接続され、シフトレジスタ１３２はシフトレジスタ１３３に電気的に接続される。シフトレジスタ１３１は発光制御信号線３３４に電気的に接続されると共に、例えば、発光制御信号ＥＭ（ｎ）を発光制御信号線３３４に供給する。シフトレジスタ１３１と同様に、シフトレジスタ１３２は発光制御信号線３３５に電気的に接続されると共に、例えば、発光制御信号ＥＭ（ｎ＋１）を発光制御信号線３３５に供給し、シフトレジスタ１３３は発光制御信号線３３６に電気的に接続されると共に、例えば、発光制御信号ＥＭ（ｎ＋２）を発光制御信号線３３６に供給する。発光制御信号ＥＭ（ｎ＋１）のパルス幅は、発光制御信号ＥＭ（ｎ）と同じで、発光制御信号ＥＭ（ｎ＋１）は、発光制御信号ＥＭ（ｎ）をシフトした信号である。同様にして、発光制御信号ＥＭ（ｎ＋２）のパルス幅は、発光制御信号ＥＭ（ｎ＋１）と同じで、発光制御信号ＥＭ（ｎ＋２）は、発光制御信号ＥＭ（ｎ＋２）をシフトした信号である。
【0032】
＜１－５．画素１８０の構成＞
図３及び図４を参照し、画素１８０の概要を説明する。図３は、画素１８０に含まれる画素回路１８１への入力信号を示す模式図である。図４は画素回路１８１の構成を示す回路図である。図３及び図４は、一例として、図１及び図２に示される画素１８０の画素回路１８１の構成を示している。画素１８０及び画素回路１８１の構成は、図３及び図４に示される構成に限定されない。図１及び図２と同一、又は類似する構成については、ここでの説明を省略する。
図３及び図４を参照し、画素１８０の概要を説明する。図３は、画素１８０に含まれる画素回路１８１への入力信号を示す模式図である。図４は画素回路１８１の構成を示す回路図である。図３及び図４は、一例として、図１及び図２に示される画素１８０の画素回路１８１の構成を示している。画素１８０及び画素回路１８１の構成は、図３及び図４に示される構成に限定されない。図１及び図２と同一、又は類似する構成については、ここでの説明を省略する。
【0033】
画素回路１８１は、画素１８０を駆動するための回路である。画素１８０に含まれる副画素Ｒ、副画素Ｇ及び副画素Ｂの画素回路は、画素回路１８１と同様であり、発光素子ＯＬＥＤが発光する色が異なる。以下の説明では、一例として、主に、赤色を発光する発光素子ＯＬＥＤを説明する。
【0034】
図３に示されるように、画素回路１８１には、走査信号Ｇ（ｎ）、走査信号Ｇ（ｎ＋１）、画像データ信号ＳＬ（ｍ＋１）、発光制御信号ＥＭ（ｎ）、発光制御信号ＥＭ（ｎ＋１）及び初期化電圧ＶＩＮＩが供給される。また、画素１８０を駆動する電源として、画素回路１８１には、駆動電圧ＶＤＤＥＬ及び基準電圧ＶＳＳＥＬが供給される。
【0035】
初期化電圧ＶＩＮＩは初期化電圧線ＶＭに供給され、駆動電圧ＶＤＤＥＬは駆動電源線ＰＶＤＤに供給され、基準電圧ＶＳＳＥＬは基準電圧線ＰＶＳＳに供給される。初期化電圧線ＶＭ、駆動電源線ＰＶＤＤ及び基準電圧線ＰＶＳＳのそれぞれは、例えば、異なる接続配線３４１に電気的に接続されてよく、異なる接続配線３４１であってもよい。初期化電圧ＶＩＮＩ、駆動電圧ＶＤＤＥＬ及び基準電圧ＶＳＳＥＬは、外部回路から、ＦＰＣ１６０と端子部１５０と、初期化電圧線ＶＭ、駆動電源線ＰＶＤＤ及び基準電圧線ＰＶＳＳを介して、複数の画素１８０（画素回路１８１）に供給されてよい。また、初期化電圧ＶＩＮＩ、駆動電圧ＶＤＤＥＬ及び基準電圧ＶＳＳＥＬは、ＩＣチップ１７０から、ＦＰＣ１６０と端子部１５０と初期化電圧線ＶＭ、駆動電源線ＰＶＤＤ及び基準電圧線ＰＶＳＳを介して、複数の画素１８０（画素回路１８１）に供給されてよい。初期化電圧ＶＩＮＩは、駆動電圧ＶＤＤＥＬより小さい。初期化電圧ＶＩＮＩは、基準電圧ＶＳＳＥＬと同じであってよい。基準電圧ＶＳＳＥＬは駆動電圧ＶＤＤＥＬＬより小さい。
【0036】
図４に示されるように、画素回路１８１は、第１のトランジスタＴ１、第２のトランジスタＴ２、第３のトランジスタＴ３、第４のトランジスタＴ４、第５のトランジスタＴ５、第６のトランジスタＴ６、容量素子ＣＳ及び発光素子ＯＬＥＤを含む。これらのトランジスタのそれぞれは、ゲート電極と、第１の電極及び第２の電極からなる一対の電極（ソース電極及びドレイン電極）を含む。容量素子ＣＳ及び発光素子ＯＬＥＤのそれぞれは、第１の電極及び第２の電極からなる一対の電極を有する。
【0037】
第１のトランジスタＴ１は、例えば、選択トランジスタである。第１のトランジスタＴ１は、第２のトランジスタＴ２に画像データ信号ＳＬ（ｍ＋１）を供給する機能を有する。
【0038】
第２のトランジスタＴ２は、所謂、駆動トランジスタである。第２のトランジスタＴ２は、入力された画像データ信号ＳＬ（ｍ＋１）を用いて、発光素子ＯＬＥＤに電流を流し、発光素子ＯＬＥＤを発光させる機能を有する。
【0039】
第３のトランジスタＴ３は、第２のノードＮ２と第２のトランジスタＴ２のゲート電極６２２（及び容量素子ＣＳの第２の電極６９４）とを導通させて、第２のトランジスタＴ２のゲート電極６２２に駆動電圧ＶＤＤＥＬを供給し、第２のトランジスタＴ２のゲート電極６２２をリセットする機能を有する。駆動電圧ＶＤＤＥＬは、画素を駆動する電圧であると共に、画素をリセットするためのリセット電圧でもある。また、第３のトランジスタＴ３は、第２のトランジスタＴ２の閾値電圧Ｖｔｈに相当する電荷を第２のトランジスタＴ２のゲート電極６２２及び容量素子ＣＳの第２の電極６９４に蓄積させる機能を有する。
【0040】
第４のトランジスタＴ４は、駆動電源線ＰＶＤＤと第２のトランジスタＴ２との接続、非接続を制御する。すなわち、第４のトランジスタＴ４は、第２のトランジスタＴ２に駆動電圧ＶＤＤＥＬを供給する機能を有する。
【0041】
第５のトランジスタＴ５は、第２のトランジスタＴ２と発光素子ＯＬＥＤとの接続、非接続を制御する。すわなち、第５のトランジスタＴ５は、第２のトランジスタＴ２と発光素子ＯＬＥＤとの接続、非接続を制御すると共に、発光素子ＯＬＥＤに電流を供給し、発光素子ＯＬＥＤの発光、非発光を制御する機能を有する。
【0042】
第６のトランジスタＴ６は、第５のトランジスタＴ５の第１の電極６５４、発光素子ＯＬＥＤの第２の電極６８４、及び容量素子ＣＳの第１の電極６９２に初期化電圧ＶＩＮＩを供給し、第５のトランジスタＴ５の第１の電極６５４、発光素子ＯＬＥＤの第２の電極６８４、及び容量素子ＣＳの第１の電極６９２を初期化する機能を有する。
【0043】
容量素子ＣＳは、例えば、第２のトランジスタＴ２の閾値電圧Ｖｔｈに相当する電荷（第１の電荷）を保持する機能を有する。また、容量素子ＣＳは、第２のトランジスタＴ２のゲート電極６２２に入力される画像データ信号ＳＬ（ｍ＋１）に含まれるデータ電圧（例えば、ＲＤＡＴＡ（ｎ）（図６参照））に相当する電荷（第２の電荷）を保持する機能を有する。
【0044】
発光素子ＯＬＥＤは、ダイオード特性を有し、発光素子ＯＬＥＤに流れる電流（すなわち、第２のトランジスタＴ２のドレイン電流）に基づき発光する機能を有する。
【0045】
第１のトランジスタＴ１は、ゲート電極６１２、第１の電極６１４及び第２の電極６１６を含む。ゲート電極６１２は、走査信号線３３１に電気的に接続される。第１の電極６１４は、画像データ信号線３２１に電気的に接続される。第２の電極６１６は、第１のノードＮ１、第２のトランジスタＴ２の第１の電極６２４、及び、第５のトランジスタＴ５の第２の電極６５６に電気的に接続される。走査信号線３３１には、走査信号Ｇ（ｎ＋１）が供給される。第１のトランジスタＴ１は、走査信号Ｇ（ｎ＋１）によって、導通状態（オン状態）、非導通状態（オフ状態）が制御される。走査信号Ｇ（ｎ＋１）に供給される信号がロー（ＬＯ）のとき、第１のトランジスタＴ１は、非導通状態となる。走査信号Ｇ（ｎ＋１）に供給される信号がハイ（ＨＩ）のとき、第１のトランジスタＴ１は、導通状態となる。
【0046】
第２のトランジスタＴ２は、ゲート電極６２２、第１の電極６２４及び第２の電極６２６を含む。ゲート電極６２２は、第３のトランジスタＴ３の第１の電極６３４、及び、容量素子ＣＳの第１の電極６９４に電気的に接続される。第２の電極６２６は、第２のノードＮ２、第３のトランジスタＴ３の第２の電極６３６、及び第４のトランジスタＴ４の第１の電極６４４に電気的に接続される。
【0047】
第３のトランジスタＴ３は、ゲート電極６３２、第１の電極６３４及び第２の電極６３６を含む。ゲート電極６３２は、走査信号線３３０に電気的に接続される。走査信号線３３０には、走査信号Ｇ（ｎ）が供給される。第３のトランジスタＴ３は、走査信号Ｇ（ｎ）によって、導通状態（オン状態）、非導通状態（オフ状態）が制御される。走査信号Ｇ（ｎ）に供給される信号がロー（ＬＯ）のとき、第３のトランジスタＴ３は、非導通状態となる。走査信号Ｇ（ｎ）に供給される信号がハイ（ＨＩ）のとき、第３のトランジスタＴ３は、導通状態となる。
【0048】
第４のトランジスタＴ４は、ゲート電極６４２、第１の電極６４４及び第２の電極６４６を含む。ゲート電極６４２は、発光制御信号線３３５に電気的に接続される。第２の電極６４６は、駆動電源線ＰＶＤＤに電気的に接続される。駆動電源線ＰＶＤＤには、駆動電圧ＶＤＤＥＬが供給される。発光制御信号線３３５には、発光制御信号ＥＭ（ｎ＋１）が供給される。第４のトランジスタＴ４は、発光制御信号ＥＭ（ｎ＋１）によって、導通状態（オン状態）、非導通状態（オフ状態）が制御される。第１実施形態では、発光制御信号ＥＭ（ｎ＋１）に供給される信号がロー（ＬＯ）のとき、第４のトランジスタＴ４は非導通状態となり、発光制御信号ＥＭ（ｎ＋１）に供給される信号がハイ（ＨＩ）のとき、第４のトランジスタＴ４は導通状態となる。
【0049】
第５のトランジスタＴ５は、ゲート電極６５２、第１の電極６５４及び第２の電極６５６を含む。ゲート電極６５２は、発光制御信号線３３４に電気的に接続される。第１の電極６５４は、第６のトランジスタＴ６の第２の電極６６６、容量素子ＣＳの第１の電極６９２、及び、発光素子ＯＬＥＤの第２の電極６８４に電気的に接続される。発光制御信号線３３４には、発光制御信号ＥＭ（ｎ）が供給される。第５のトランジスタＴ５は、発光制御信号ＥＭ（ｎ）によって、導通状態（オン状態）、非導通状態（オフ状態）が制御される。第１実施形態では、発光制御信号ＥＭ（ｎ）に供給される信号がロー（ＬＯ）のとき、第５のトランジスタＴ５は非導通状態となり、発光制御信号ＥＭ（ｎ）に供給される信号がハイ（ＨＩ）のとき、第５のトランジスタＴ５は導通状態となる。
【0050】
第６のトランジスタＴ６は、ゲート電極６６２、第１の電極６６４及び第２の電極６６６を含む。ゲート電極６６２は、発光制御信号線３３４に電気的に接続される。第１の電極６６４は、初期化電圧線ＶＭに電気的に接続される。上述のとおり、発光制御信号線３３４には、発光制御信号ＥＭ（ｎ）が供給され、初期化電圧線ＶＭには初期化電圧ＶＩＮＩが供給される。第５のトランジスタＴ５と同様に、第６のトランジスタＴ６は、発光制御信号ＥＭ（ｎ）によって、導通状態（オン状態）、非導通状態（オフ状態）が制御される。第１実施形態では、発光制御信号ＥＭ（ｎ）に供給される信号がロー（ＬＯ）のとき、第６のトランジスタＴ６は導通状態となり、発光制御信号ＥＭ（ｎ）に供給される信号がハイ（ＨＩ）のとき、第６のトランジスタＴ６非導通状態となる。
【0051】
発光素子ＯＬＥＤの第１の電極６８２は、基準電圧線ＰＶＳＳに電気的に接続される。上述のとおり、基準電圧線ＰＶＳＳには基準電圧ＶＳＳＥＬが供給される。発光素子ＯＬＥＤの第１の電極６８２は、例えば、カソード電極であり、発光素子ＯＬＥＤの第２の電極６８４は、例えば、アノード電極である。
【0052】
自発光型表示装置１０では、トランジスタの導通状態とは、例えば、トランジスタのソース電極とドレイン電極とが導通し、トランジスタがオン（ＯＮ）の状態を示すものとし、トランジスタの非導通状態とは、トランジスタのソース電極とドレイン電極とが非導通となり、トランジスタがオフ（ＯＦＦ）の状態を示すものとする。なお、各トランジスタにおいて、ソース電極とドレイン電極とは、各電極に供給される電圧又は電位に応じて、入れ替わる場合がある。また、トランジスタがオフ状態であっても、リーク電流などのように、わずかに電流が流れることは、当業者であれば容易に理解できることである。
【0053】
図４に示される各トランジスタは、チャネル領域にシリコンやゲルマニウムなどの１４族元素、或いは半導体特性を示す酸化物を有することができる。例えば、各トランジスタのチャネル領域は、低温ポリシリコン（ＬＴＰＳ）を有する。自発光型表示装置１０では、各トランジスタは、薄膜トランジスタ（ＴＦＴ）を用いて形成される。各トランジスタはｎチャネル型の電界効果トランジスタとｐチャネル型の電界効果トランジスタの何れか一方を有してよい。自発光型表示装置１０は、用途や仕様に応じて、適宜、トランジスタの構成、保持容量の接続、電源電圧などを適合させるとよい。第１実施形態では、第１のトランジスタＴ１～第５のトランジスタＴ５は、ｎチャネル型の電界効果トランジスタであり、第６のトランジスタＴ６は、ｐチャネル型の電界効果トランジスタである。
【0054】
＜１－６．自発光型表示装置１０の駆動方法＞
図５（Ａ）～図１４を参照し、自発光型表示装置１０の駆動方法を説明する。図５（Ａ）、図５（Ｂ）、図６及び図１３は自発光型表示装置１０のタイミングチャートを示す模式図である。図７～図１２は、図６に示されるタイミングにおける画素１８０（画素回路１８１）の動作状態を示す模式図である。図１４は、図１３に示されるタイミングにおける画素１８０（画素回路１８１）の動作状態を示す模式図である。自発光型表示装置１０の駆動方法は、図５（Ａ）～図１４に示される駆動方法に限定されない。図１～図４と同一、又は類似する構成については、ここでの説明を省略する。なお、タイミングチャートの横軸は、時間（ＴＩＭＥ）である。
図５（Ａ）～図１４を参照し、自発光型表示装置１０の駆動方法を説明する。図５（Ａ）、図５（Ｂ）、図６及び図１３は自発光型表示装置１０のタイミングチャートを示す模式図である。図７～図１２は、図６に示されるタイミングにおける画素１８０（画素回路１８１）の動作状態を示す模式図である。図１４は、図１３に示されるタイミングにおける画素１８０（画素回路１８１）の動作状態を示す模式図である。自発光型表示装置１０の駆動方法は、図５（Ａ）～図１４に示される駆動方法に限定されない。図１～図４と同一、又は類似する構成については、ここでの説明を省略する。なお、タイミングチャートの横軸は、時間（ＴＩＭＥ）である。
【0055】
図５（Ａ）は、例えば、自発光型表示装置１０が高い周波数で駆動される場合の自発光型表示装置１０の駆動方法のタイミングチャートである。高い周波数は、例えば、６０Ｈｚであり、１フレーム（１ＦＲＡＭＥ）が６０Ｈｚで駆動される周波数である。図５（Ａ）は、例えば、当フレーム（ＫｔｈＦＲＡＭＥ）、当フレームの一つ前のフレーム（Ｋ－１ｓｔＦＲＡＭＥ）の一部及び当フレームの一つ後のフレーム（Ｋ＋１ｓｔＦＲＡＭＥ）の一部が示されている。図５（Ａ）に示される駆動方法は例えば高周波駆動と呼ばれる。
【0056】
図５（Ａ）に示されるように、自発光型表示装置１０の駆動方法は、１フレームの中に、少なくとも、リセット期間ＰＲＳ、サンプリング期間ＰＷＲ及び発光期間ＰＥＭを含む。自発光型表示装置１０に含まれる画素１８０（画素回路１８１）では、リセット期間ＰＲＳの後にサンプリング期間ＰＷＲが実行され、サンプリング期間ＰＷＲの後に発光期間ＰＥＭが実行される。また、当フレームの一つ前のフレームの発光期間ＰＥＭの後に、当フレームのリセット期間ＰＲＳが実行され、当フレームの発光期間ＰＥＭの後に、当フレームの一つ後のフレームのリセット期間ＰＲＳ及びサンプリング期間ＰＷＲが実行される。
【0057】
図５（Ｂ）は、例えば、自発光型表示装置１０が低い周波数で駆動される場合の自発光型表示装置１０の駆動方法のタイミングチャートである。低い周波数は、例えば、１Ｈｚであり、１フレーム（１ＦＲＡＭＥ）が１Ｈｚで駆動される周波数である。図５（Ｂ）に示される駆動方法は例えば低周波駆動と呼ばれる。低周波駆動は、高周波駆動と比較して、発光期間ＰＥＭの中で、黒を表示するための期間（黒期間ＰＢＷＲ）を複数回実行する駆動方法である。低周波駆動では、黒期間ＰＢＷＲ以外の駆動は、高周波駆動と同様である。
【0058】
図６は、自発光型表示装置１０の画素１８０（画素回路１８１）の駆動方法のリセット期間ＰＲＳ、サンプリング期間ＰＷＲ及び発光期間ＰＥＭを説明するための図である。図６には、当フレームの一つ前のフレーム（Ｋ－１ｓｔＦＲＡＭＥ）の発光期間ＰＥＭ、当フレーム（ＫｔｈＦＲＡＭＥ）のリセット期間ＰＲＳ、サンプリング期間ＰＷＲ及び発光期間ＰＥＭが示されている。また、図６には、複数の一水平期間（水平期間Ｎ－１ｓｔＨＰ、水平期間ＮｔｈＨＰ、水平期間Ｎ＋１ｓｔＨＰ、水平期間Ｎ＋２ｎｄＨＰ、水平期間Ｎ＋３ｒｄＨＰ、水平期間Ｎ＋４ｔｈＨＰ）が示されている。一水平期間は、例えば、一つの走査信号線に電気的に接続された画素（画素回路）にデータ信号ＶＤＡＴＡを含む画像データ信号ＳＬ（ｍ＋１）が入力される期間であり、全ての走査信号線に電気的に接続された画素（画素回路）にデータ信号ＶＤＡＴＡを含む画像データ信号ＳＬ（ｍ＋１）が入力され、１ＦＲＡＭＥに相当する当フレームの画像が表示される。
【0059】
【0060】
はじめに、データ信号ＶＤＡＴＡ、選択信号ＭＵＸＲ、選択信号ＭＵＸＧ、及び選択信号ＭＵＸＢを説明する。各水平期間に応じて、データ信号ＶＤＡＴＡを含む画像データ信号ＳＬ（ｍ＋１）が各画素１８０（画素回路１８１）入力される。データ信号ＶＤＡＴＡは、例えば、電圧ＶＤＨより低い電圧ＶＤＬと電圧ＶＤＨとの間の電圧を含むアナログデータである。電圧ＶＤＭは、電圧ＶＤＨより低い電圧ＶＤＬと電圧ＶＤＨとの間の電圧である。各水平期間では、例えば、選択信号ＭＵＸＲを用いて、電圧ＲＤＡＴＡが選択され、画像データ信号線に供給され、選択信号ＭＵＸＧを用いて、電圧ＧＤＡＴＡが選択され、画像データ信号線に供給され、選択信号ＭＵＸＢを用いて、電圧ＢＤＡＴＡが選択され、画像データ信号線に供給される。選択信号ＭＵＸＧを用いてデータが選択されない期間では、データ信号ＶＤＡＴＡは、例えば、電圧ＶＤＭに保たれる。
【0061】
次に、図６及び図７を参照し、当フレームの一つ前のフレーム（Ｋ－１ｓｔＦＲＡＭＥ）の発光期間ＰＥＭでの、画素１８０（画素回路１８１）の駆動方法を説明する。当フレームの一つ前のフレーム（Ｋ－１ｓｔＦＲＡＭＥ）の発光期間ＰＥＭは、画素１８０（画素回路１８１）が、電圧ＲＤＡＴＡ（ｎ－１）に応じて発光する期間である。
【0062】
第２のトランジスタＴ２のゲート電極６２２は、電圧ＲＤＡＴＡ（ｎ－１）が供給されている。走査信号Ｇ（ｎ）及び走査信号Ｇ（ｎ＋１）は、ロー（ＬＯ）が供給され、第１のトランジスタＴ１及び第３のトランジスタＴ３がオフ状態となっている。また、第４のトランジスタＴ４は発光制御信号ＥＭ（ｎ＋１）からハイ（ＨＩ）が供給され、第５のトランジスタＴ５及び第６のトランジスタＴ６は発光制御信号ＥＭ（ｎ）からハイ（ＨＩ）が供給され、第４のトランジスタＴ４及び第５のトランジスタＴ５はオン状態となっており、第６のトランジスタＴ６はオフ状態となっている。
【0063】
第２のトランジスタＴ２は、電圧ＲＤＡＴＡ（ｎ－１）に基づき、オン状態となっている。その結果、第２のトランジスタＴ２は、電圧ＲＤＡＴＡ（ｎ－１）に応じたゲート・ソース間電圧Ｖｇｓ及びソース・ドレイン間電圧Ｖｄｓに基づく電流ＩＥＬを流すことができる。
【0064】
第４のトランジスタＴ４、第２のトランジスタＴ２及び第５のトランジスタＴ５がオン状態であり、駆動電源線ＰＶＤＤから基準電圧線ＰＶＳＳに、電流ＩＥＬが流れる。その結果、電流ＩＥＬが、発光素子ＯＬＥＤに流れ、発光素子ＯＬＥＤは発光する。
【0065】
次に、図６及び図８を参照し、当フレームのリセット期間ＰＲＳでの画素１８０（画素回路１８１）の駆動方法を説明する。リセット期間ＰＲＳは、画素１８０（画素回路１８１）にリセット電圧に相当する駆動電圧ＶＤＤＥＬ及び初期化電圧ＶＩＮＩを書き込み、画素１８０（画素回路１８１）をリセットする期間である。当フレームのリセット期間ＰＲＳは、一水平期間Ｎ－１ｓｔＨＰの一部及び一水平期間ＮｔｈＨＰの一部と重なる期間である。
【0066】
リセット期間ＰＲＳでは、走査信号Ｇ（ｎ）はロー（ＬＯ）からハイ（ＨＩ）が供給され、第３のトランジスタＴ３はオン状態となっている。発光制御信号ＥＭ（ｎ）はハイ（ＨＩ）からロー（ＬＯ）が供給され、第５のトランジスタＴ５はオフ状態になると共に、第６のトランジスタＴ６はオン状態となっている。また、第４のトランジスタＴ４がオン状態のままであり、第１のトランジスタＴ１がオフ状態のままである。
【0067】
第５のトランジスタＴ５及び第３のトランジスタＴ３がオン状態になることに基づき、第１のノードＮ１、第２のノードＮ２、第１のノードＮ１に電気的に接続された各電極、第２のノードＮ２に電気的に接続された各電極、第２のトランジスタＴ２のゲート電極６２２、及び容量素子ＣＳの第２の電極６９４に駆動電圧ＶＤＤＥＬが供給される。また、第６のトランジスタＴ６がオン状態になることに基づき、容量素子ＣＳの第１の電極６９２、第１の電極６９２に電気的に接続された各電極、及び発光素子ＯＬＥＤの第２の電極６８４に初期化電圧ＶＩＮＩが供給される。その結果、第１のノードＮ１、第２のノードＮ２、第１のノードＮ１に電気的に接続された各電極、第２のノードＮ２に電気的に接続された各電極、第２のトランジスタＴ２のゲート電極６２２、及び容量素子ＣＳの第２の電極６９４がリセットされると共に、容量素子ＣＳの第１の電極６９２、第１の電極６９２に電気的に接続された各電極、及び発光素子ＯＬＥＤの第２の電極６８４が初期化される。また、第４のトランジスタＴ４がオフ状態であるため、駆動電源線ＰＶＤＤから基準電圧線ＰＶＳＳに電流は流れず、初期化電圧線ＶＭから基準電圧線ＰＶＳＳに電流が流れる。発光素子ＯＬＥＤに流れる電流は、概ね、初期化電圧ＶＩＮＩと基準電圧線ＰＶＳＳとの電位差に基づく電流である。初期化電圧ＶＩＮＩと基準電圧線ＰＶＳＳとの電位差は、わずかであり、発光素子ＯＬＥＤはほぼ発光しない。
【0068】
詳細な図示は省略されるが、第２のトランジスタＴ２のゲート電極６２２と第１の電極６２４との電位差（ゲート電極６２２と第１のノードＮ１との電位差）が、第２のトランジスタＴ２の閾値電圧Ｖｔｈと同じになると、第２のトランジスタＴ２はオフ状態となる。その結果、第１のノードＮ１及び第１のノードＮ１に電気的に接続された各電極には、駆動電圧ＶＤＤＥＬと閾値電圧Ｖｔｈの差（ＶＤＤＥＬ－Ｖｔｈ）が保持され、第２のノードＮ２、第２のノードＮ２に電気的に接続された各電極、第２のトランジスタＴ２のゲート電極６２２、及び容量素子ＣＳの第２の電極６９４には、駆動電圧ＶＤＤＥＬが保持される。
【0069】
次に、図６及び図９を参照し、当フレームのリセット期間ＰＲＳとサンプリング期間ＰＷＲとの間の期間での画素１８０（画素回路１８１）の駆動方法を説明する。当フレームのリセット期間ＰＲＳとサンプリング期間ＰＷＲとの間の期間は、一水平期間ＮｔｈＨＰの一部と重なる期間である。
【0070】
当フレームのリセット期間ＰＲＳとサンプリング期間ＰＷＲとの間の期間では、発光制御信号ＥＭ（ｎ＋１）はハイ（ＨＩ）からロー（ＬＯ）が供給され、第４のトランジスタＴ４はオフ状態になる。また、第３のトランジスタＴ３及び第６のトランジスタＴ６がオン状態のままであり、第１のトランジスタＴ１及び第５のトランジスタＴ５がオフ状態のままである。なお、第２のトランジスタＴ２のゲート電極６２２と第１の電極６２４との電位差（ゲート電極６２２と第１のノードＮ１との電位差）が、第２のトランジスタＴ２の閾値電圧Ｖｔｈと同じになっているため、第２のトランジスタＴ２はオフ状態となっている。
【0071】
また、当フレームのリセット期間ＰＲＳとサンプリング期間ＰＷＲとの間の期間では、第１のノードＮ１及び第１のノードＮ１に電気的に接続された各電極には、例えば、リセット電圧に相当する駆動電圧ＶＤＤＥＬと閾値電圧Ｖｔｈの差（ＶＤＤＥＬ－Ｖｔｈ）が保持され、第２のノードＮ２、第２のノードＮ２に電気的に接続された各電極、第２のトランジスタＴ２のゲート電極６２２、及び容量素子ＣＳの第２の電極６９４には、リセット電圧に相当する駆動電圧ＶＤＤＥＬが保持される。また、第６のトランジスタＴ６がオン状態のままであるため、容量素子ＣＳの第１の電極６９２、第１の電極６９２に電気的に接続された各電極、及び発光素子ＯＬＥＤの第２の電極６８４には、初期化電圧ＶＩＮＩが供給されている。また、第２のトランジスタＴ２、第４のトランジスタＴ４及び第５のトランジスタＴ５がオフ状態であるため、駆動電源線ＰＶＤＤから基準電圧線ＰＶＳＳに電流は流れない。リセット期間ＰＲＳと同様に、初期化電圧線ＶＭから基準電圧線ＰＶＳＳに電流が流れ、発光素子ＯＬＥＤはほぼ発光しない。
【0072】
なお、当フレームのリセット期間ＰＲＳとサンプリング期間ＰＷＲとの間の期間では、選択信号ＭＵＸＲにオン信号が供給されることに基づき、電圧ＲＤＡＴＡ（ｎ）が選択される。よって、画像データ信号ＳＬ（ｍ＋１）は電圧ＲＤＡＴＡ（ｎ）を含んでいる。また、電圧ＲＤＡＴＡ（ｎ）を含む画像データ信号ＳＬ（ｍ＋１）が画像データ信号線３２１に供給される。選択信号ＭＵＸＲにオフ信号が供給されることに基づき、画像データ信号線３２１は電圧ＲＤＡＴＡ（ｎ）を保持している。
【0073】
次に、図６及び図１０を参照し、当フレームのサンプリング期間ＰＷＲでの画素１８０（画素回路１８１）の駆動方法を説明する。サンプリング期間ＰＷＲは、画素１８０（画素回路１８１）が表示する画像データに対応する電圧を、画素１８０（画素回路１８１）に書き込む期間である。当フレームのサンプリング期間ＰＷＲは、一水平期間ＮｔｈＨＰの一部と重なる期間である。
【0074】
当フレームのサンプリング期間ＰＷＲでは、走査信号Ｇ（ｎ＋１）はロー（ＬＯ）からハイ（ＨＩ）が供給され、第１のトランジスタＴ１はオン状態となっている。また、第３のトランジスタＴ３及び第６のトランジスタＴ６がオン状態のままであり、第４のトランジスタＴ４及び第５のトランジスタＴ５がオフ状態のままである。
【0075】
第１のトランジスタＴ１がオン状態になることに基づき、第１のノードＮ１及び第１のノードＮ１に電気的に接続された各電極には、電圧ＲＤＡＴＡ（ｎ）が供給される。また、電圧ＲＤＡＴＡ（ｎ）が第１のノードＮ１に供給されると、第１のノードＮ１に保持されていた電圧（ＶＤＤＥＬ－Ｖｔｈ）が、徐々に、電圧ＲＤＡＴＡ（ｎ）になる。また、第１のノードＮ１の電圧が変わることに伴い、第２のトランジスタＴ２のゲート・ソース間の電圧も変化し、第２のトランジスタＴ２がオン状態となる。その結果、第２のノードＮ２、第２のノードＮ２に電気的に接続された各電極、第２のトランジスタＴ２のゲート電極６２２、及び容量素子ＣＳの第２の電極６９４には、電圧ＲＤＡＴＡ（ｎ）が供給される。また、第６のトランジスタＴ６がオン状態のままであるため、容量素子ＣＳの第１の電極６９２、第１の電極６９２に電気的に接続された各電極、及び発光素子ＯＬＥＤの第２の電極６８４には、初期化電圧ＶＩＮＩが供給されている。また、第４のトランジスタＴ４及び第５のトランジスタＴ５がオフ状態のままであるため、駆動電源線ＰＶＤＤから基準電圧線ＰＶＳＳに電流は流れない。リセット期間ＰＲＳと同様に、初期化電圧線ＶＭから基準電圧線ＰＶＳＳに電流が流れ、発光素子ＯＬＥＤはほぼ発光しない。
【0076】
詳細な図示は省略されるが、第２のトランジスタＴ２のゲート電極６２２と第１の電極６２４との電位差（ゲート電極６２２と第１のノードＮ１との電位差）が、第２のトランジスタＴ２の閾値電圧Ｖｔｈと同じになると、第２のトランジスタＴ２はオフ状態となる。例えば、第１のノードＮ１及び第１のノードＮ１に電気的に接続された各電極に電圧ＲＤＡＴＡ（ｎ）が供給され、第２のノードＮ２（第２のノードＮ２に電気的に接続された各電極、第２のトランジスタＴ２のゲート電極６２２、及び容量素子ＣＳの第２の電極６９４）に電圧ＲＤＡＴＡ（ｎ）＋閾値電圧Ｖｔｈ（ＲＤＡＴＡ（ｎ）＋Ｖｔｈ）まで書き込みが進むと、第２のトランジスタＴ２はオフ状態となる。このとき、第２のノードＮ２、第２のノードＮ２に電気的に接続された各電極、第２のトランジスタＴ２のゲート電極６２２、及び容量素子ＣＳの第２の電極６９４は、電圧ＲＤＡＴＡ（ｎ）＋閾値電圧Ｖｔｈ（ＲＤＡＴＡ（ｎ）＋Ｖｔｈ）を保持し、第１のノードＮ１及び第１のノードＮ１に電気的に接続された各電極は、電圧ＲＤＡＴＡ（ｎ）（ＲＤＡＴＡ（ｎ））を保持する。また、上述のとおり、容量素子ＣＳの第１の電極６９２、第１の電極６９２に電気的に接続された各電極、及び発光素子ＯＬＥＤの第２の電極６８４は、初期化電圧ＶＩＮＩを供給されるとともに、初期化電圧ＶＩＮＩを保持している。よって、容量素子ＣＳの第２の電極６９４に保持されている電圧と容量素子ＣＳの第１の電極６９２とに保持されている電圧の差（容量素子ＣＳの電極間の電位差）は、電圧ＶＤＤＥＬ＋閾値電圧Ｖｔｈ＋初期化電圧ＶＩＮＩ（ＶＤＤＥＬ＋Ｖｔｈ＋ＶＩＮＩ）となり、容量素子ＣＳは第２のトランジスタＴ２の閾値電圧Ｖｔｈのデータ（情報）を保持する。以上説明したとおり、当フレームのサンプリング期間ＰＷＲは、画素１８０（画素回路１８１）が表示する画像データに対応する電圧を画素１８０（画素回路１８１）に書き込む期間であると共に、第２のトランジスタＴ２の閾値電圧Ｖｔｈに相当する電荷を保持し、第２のトランジスタＴ２の閾値を補正する期間（閾値補正期間）でもある。
【0077】
次に、図６及び図１１を参照し、当フレームのサンプリング期間ＰＷＲの後での画素１８０（画素回路１８１）の駆動方法を説明する。当フレームのサンプリング期間ＰＷＲの後の期間は、一水平期間ＮｔｈＨＰの一部及び一水平期間Ｎ＋２ｎｄＨＰと重なる期間である。
【0078】
当フレームのサンプリング期間ＰＷＲの後の期間では、走査信号Ｇ（ｎ）はハイ（ＨＩ）からロー（ＬＯ）が供給され、第３のトランジスタＴ３はオフ状態となっている。また、第１のトランジスタＴ１及び第６のトランジスタＴ６がオン状態のままであり、第２のトランジスタＴ２、第４のトランジスタＴ４及び第５のトランジスタＴ５がオフ状態のままである。
【0079】
このとき、第２のノードＮ２、第２のノードＮ２に電気的に接続された各電極、第２のトランジスタＴ２のゲート電極６２２、及び容量素子ＣＳの第２の電極６９４は、電圧ＲＤＡＴＡ（ｎ）＋閾値電圧Ｖｔｈ（ＲＤＡＴＡ（ｎ）＋Ｖｔｈ）を保持し、第１のノードＮ１及び第１のノードＮ１に電気的に接続された各電極は、電圧ＲＤＡＴＡ（ｎ）（ＲＤＡＴＡ（ｎ））を保持し、容量素子ＣＳの第１の電極６９２、第１の電極６９２に電気的に接続された各電極、及び発光素子ＯＬＥＤの第２の電極６８４は、初期化電圧ＶＩＮＩを保持している。
【0080】
また、このとき、走査信号Ｇ（ｎ＋１）にハイ（ＨＩ）が供給され、第１のトランジスタＴ１がオン状態であり、第１のトランジスタＴ１の第１の電極６１４及び第２の電極６１６には、電圧ＲＤＡＴＡ（ｎ）（ＲＤＡＴＡ（ｎ））が供給され、第１の電極６１４は第２の電極６１６と同電位である。すなわち、第１のトランジスタＴ１のソース電極とドレイン電極とは同電位であるため、第１のトランジスタＴ１には、電流が流れない。また、第２のトランジスタＴ２、第４のトランジスタＴ４及び第５のトランジスタＴ５がオフ状態であるため、駆動電源線ＰＶＤＤから基準電圧線ＰＶＳＳに電流は流れない。リセット期間ＰＲＳ及びサンプリング期間ＰＷＲと同様に、初期化電圧線ＶＭから基準電圧線ＰＶＳＳに電流が流れ、発光素子ＯＬＥＤはほぼ発光しない。
【0081】
次に、図６に示されるように、走査信号Ｇ（ｎ）、発光制御信号ＥＭ（ｎ）、発光制御信号ＥＭ（ｎ＋１）はロー（ＬＯ）が供給され、走査信号Ｇ（ｎ＋１）はハイ（ＨＩ）からロー（ＬＯ）が供給される。よって、第２のトランジスタＴ２～第５のトランジスタＴ５はオフ状態のままであり、第６のトランジスタＴ６はオン状態のままであり、第１のトランジスタＴ１はオン状態からオフ状態になる。各電極、各ノードなどは、概ね、図１１を参照に説明され電圧（、電位又は電荷）を保持している。また、発光素子ＯＬＥＤはほぼ発光しない。
【0082】
次に、図６に示されるように、走査信号Ｇ（ｎ）、走査信号Ｇ（ｎ＋１）、発光制御信号ＥＭ（ｎ＋１）はロー（ＬＯ）が供給され、発光制御信号ＥＭ（ｎ）はロー（ＬＯ）からハイ（ＨＩ）が供給される。よって、第１のトランジスタＴ１、第３のトランジスタＴ３及び第４のトランジスタＴ４はオフ状態のままであり、第５のトランジスタＴ５はオフ状態からオン状態になり、第６のトランジスタＴ６はオン状態からオフ状態になる。第２のトランジスタＴ２は、ゲート電極６２２、第１の電極６２４及び第２の電極６２６の電圧の関係に基づき、オン状態又はオフ状態の何れの状態にもなる可能性がある。具体的には、第５のトランジスタＴ５の第２の電極６５６の電圧及び第１の電極６５４の電圧が、電圧ＲＤＡＴＡ（ｎ）（ＲＤＡＴＡ（ｎ））及び初期化電圧ＶＩＮＩ（ＶＩＮＩ）であり、発光制御信号ＥＭ（ｎ）にロー（ＬＯ）からハイ（ＨＩ）が供給されることに基づき、第５のトランジスタＴ５がオン状態になると、電荷の再分配が起こり、第２の電極６５６の電圧及び第１の電極６５４の電圧が初期化電圧ＶＩＮＩ（ＶＩＮＩ）になる。このとき、第２のトランジスタＴ２のゲート電極６２２及び容量素子ＣＳの第２の電極６９４は、電圧ＲＤＡＴＡ（ｎ）＋閾値電圧Ｖｔｈ－初期化電圧ＶＩＮＩ（ＲＤＡＴＡ（ｎ）＋Ｖｔｈ－ＶＩＮＩ）となる。電圧ＲＤＡＴＡ（ｎ）の値によって、第２のトランジスタＴ２はオン状態又はオフ状態をとる可能性がある。
【0083】
例えば、第２のトランジスタＴ２がオン状態になると、第２のノードＮ２から、容量素子ＣＳの第１の電極６９２、第１の電極６９２に電気的に接続された各電極、及び発光素子ＯＬＥＤの第２の電極６８４に電流が流れる。その結果、容量素子ＣＳの第１の電極６９２、第１の電極６９２に電気的に接続された各電極、及び発光素子ＯＬＥＤの第２の電極６８４の電圧は上昇する。また、発光素子ＯＬＥＤの第２の電極６８４と第１の電極６８２の電位差に基づく電流が発光素子ＯＬＥＤに流れ、発光素子ＯＬＥＤは発光する。なお、発光素子ＯＬＥＤの第２の電極６８４と第１の電極６８２の電位差は、発光素子ＯＬＥＤがほぼ発光しない程度に低い電圧である場合もある。
【0084】
次に、図６及び図１２を参照し、当フレームの発光期間ＰＥＭでの、画素１８０（画素回路１８１）の駆動方法を説明する。当フレームの発光期間ＰＥＭは、画素１８０（画素回路１８１）が、電圧ＲＤＡＴＡ（ｎ）に応じて発光する期間である。当フレームの発光期間ＰＥＭは、一水平期間Ｎ＋４ｔｈＨＰと重なる期間である。
【0085】
図６及び図１２に示されるように、走査信号Ｇ（ｎ）及び走査信号Ｇ（ｎ＋１）はロー（ＬＯ）が供給され、発光制御信号ＥＭ（ｎ）及び発光制御信号ＥＭ（ｎ＋１）はハイ（ＨＩ）が供給される。第１のトランジスタＴ１、第３のトランジスタＴ３及び第６のトランジスタＴ６がオフ状態となっている。また、第２のトランジスタＴ２、第４のトランジスタＴ４及び第５のトランジスタＴ５はオン状態となっている。第４のトランジスタＴ４、第２のトランジスタＴ２及び第５のトランジスタＴ５がオン状態であることに基づき、駆動電源線ＰＶＤＤから基準電圧線ＰＶＳＳに電流が流れる。当該電流は、例えば、第２のトランジスタＴ２に書き込まれた電圧ＲＤＡＴＡ（ｎ）＋閾値電圧Ｖｔｈ＋電圧β（ＲＤＡＲＡ（ｎ）＋Ｖｔｈ＋β）に基づく電流であり、電流値は、例えば、電流ＩＥＬＡである。電流ＩＥＬＡが発光素子ＯＬＥＤに流れ、発光素子ＯＬＥＤは発光する。なお、例えば、電圧βは正の値であり、電圧ＲＤＡＴＡ（ｎ）に応じて変化する電圧値である。例えば、電圧ＲＤＡＴＡ（ｎ）が高くなる（大きく）と、電圧βは高く（大きく）なり、電圧ＲＤＡＴＡ（ｎ）が低くなる（小さく）と、電圧βは低く（小さく）なる。例えは、第２のトランジスタＴ２がゲート電極６２２、第１の電極６２４及び第２の電極６２６に応じて流す電流値と、発光素子ＯＬＥＤが流す電流値が同一となるように、電圧βが決まる。
【0086】
自発光型表示装置１０は以上説明したように駆動し、各画素１８０（画素回路１８１）に対応した画像データ（例えば、電圧ＲＤＡＴＡ（ｎ）＋閾値電圧Ｖｔｈ＋電圧β（ＲＤＡＲＡ（ｎ）＋Ｖｔｈ＋β））が各画素１８０（画素回路１８１）に供給され、画像データに応じた電流（例えば、電流ＩＥＬＡ）が各画素１８０（画素回路１８１）に含まれる発光素子ＯＬＥＤに供給され、各発光素子ＯＬＥＤは画像データに応じた輝度で発光する。その結果、自発光型表示装置１０は所望の画像を表示することができる。
【0087】
例えば、本願発明と異なる従来の自発光型表示装置の駆動方法では、第１のトランジスタＴ１及び第６のトランジスタＴ６、第３のトランジスタＴ３、第４のトランジスタＴ４、並びに、第５のトランジスタＴ５を駆動するための制御回路（例えば、ゲートドライバ及び発光制御回路）に相当する回路は、４個必要である。そのため、本願発明と同様のシフトパルスを使わない自発光型表示装置では、額縁領域が広く（大きく）なる。
【0088】
一方、本発明の自発光型表示装置１０では、ゲートドライバ回路１２０及び発光制御回路１３０がそれぞれ一系統であり、自発光型表示装置１０はシフトパルスを用いて画素１８０（画素回路１８１）に含まれる各トランジスタを駆動することができる。自発光型表示装置１０を用いることによって、画素１８０（画素回路１８１）に含まれる各トランジスタを駆動する制御回路の数を減らすことができる。自発光型表示装置１０を用いることによって、額縁領域の狭い表示装置を提供することができる。また、自発光型表示装置１０を用いることによって、第４のトランジスタＴ４のゲート電極及び第６のトランジスタＴ６のゲート電極に供給する信号を共通化可能であるため、本願発明と異なる従来の自発光型表示装置の構成より、各トランジスタを接続する配線の引き回しなどの配線構造を簡略化することができる。その結果、配線の引き回しに伴う寄生容量及び抵抗を低減することができる。よって、寄生容量及び抵抗の充電に伴う電力を低減できる。したがって、自発光型表示装置１０を用いることで、本願発明と異なる従来の自発光型表示装置の構成より、表示装置の消費電力を抑制することができる。
【0089】
次に、図１３及び図１４を参照し、画素１８０（画素回路１８１）が、初期化電圧線ＶＭから供給される初期化電圧ＶＩＮＩに基づく黒を表示する駆動方法の一例を説明する。上述のとおり、低周波駆動では、黒期間ＰＢＷＲ以外の駆動は、高周波駆動と同様である。よって、主に、黒期間ＰＢＷＲでの画素１８０（画素回路１８１）駆動がここで説明される。図１～図５（Ａ）、図６～図１２と同一、又は類似する構成については、ここでの説明を省略する。なお、タイミングチャートの横軸は、時間（ＴＩＭＥ）である。
【0090】
データ信号ＶＤＡＴＡ、選択信号ＭＵＸＲ、選択信号ＭＵＸＧ、及び選択信号ＭＵＸＢは、第１実施形態の図６を参照した説明と同様であるから、ここでの説明は省略される。
【0091】
当フレームの一つ前のフレーム（Ｋ－１ｓｔＦＲＡＭＥ）の発光期間ＰＥＭでの、画素１８０（画素回路１８１）の駆動方法は、図６及び図７を参照して説明された駆動方法と同様である。よって、ここでの説明を省略する。なお、当フレームの一つ前のフレーム（Ｋ－１ｓｔＦＲＡＭＥ）の発光期間ＰＥＭの第１のノードＮ１、第５のトランジスタＴ５の第１の電極６５４、及び発光素子ＯＬＥＤの第２の電極６８４の電圧は、電圧ＶＤＬと電圧ＶＤＨの間の電圧である。
【0092】
次に、当フレームの一つ前のフレーム（Ｋ－１ｓｔＦＲＡＭＥ）の発光期間ＰＥＭに続き実行される黒期間ＰＢＷＲでの画素１８０（画素回路１８１）の駆動方法を説明する。当フレームの黒期間ＰＢＷＲは、一水平期間Ｎ－１ｓｔＨＰの一部～一水平期間Ｎ＋３ｒｄＨＰの一部と重なる期間である。
【0093】
黒期間ＰＢＷＲでは、走査信号Ｇ（ｎ）、走査信号Ｇ（ｎ＋１）及び発光制御信号ＥＭ（ｎ）はロー（ＬＯ）が供給されている。第１のトランジスタＴ１、第２のトランジスタＴ２、第３のトランジスタＴ３及び第５のトランジスタＴ５がオフ状態であり、第６のトランジスタＴ６がオン状態である。発光制御信号ＥＭ（ｎ＋１）はハイ（ＨＩ）又はロー（ＬＯ）が供給されている。第４のトランジスタＴ４がオン状態又はオフ状態の何れの場合であっても、第２のトランジスタＴ２がオフ状態であり、駆動電源線ＰＶＤＤから基準電圧線ＰＶＳＳに、電流は流れない。
【0094】
第６のトランジスタＴ６がオン状態であるため、容量素子ＣＳの第１の電極６９２、第１の電極６９２に電気的に接続された各電極、及び発光素子ＯＬＥＤの第２の電極６８４には、初期化電圧線ＶＭから、初期化電圧ＶＩＮＩが供給されている。よって、初期化電圧線ＶＭから基準電圧線ＰＶＳＳに電流ＩＲＢが流れる。発光素子ＯＬＥＤに流れる電流ＩＲＢは、初期化電圧ＶＩＮＩに基づく黒を表示するための電流であり、発光素子ＯＬＥＤはほぼ発光しない。よって、画素１８０は黒を表示する。なお、黒期間ＰＢＷＲでは、初期化電圧線ＶＭに供給される電圧（発光素子ＯＬＥＤの第２の電極６８４に供給される電圧）は初期化電圧ＶＩＮＩに限定されない。例えば、初期化電圧線ＶＭに供給される電圧は基準電圧ＶＳＳＥＬであってよく、各画素１８０内のトランジスタの電気特性に応じて調整された電圧であってもよい。初期化電圧線ＶＭに供給される電圧は、発光素子ＯＬＥＤが、ほぼ発光しない、又は、発光しない電圧であれば、適宜調整可能である。
【0095】
当フレーム（ＫｔｈＦＲＡＭＥ）の発光期間ＰＥＭでの、画素１８０（画素回路１８１）の駆動方法は、当フレームの一つ前のフレーム（Ｋ－１ｓｔＦＲＡＭＥ）の発光期間ＰＥＭでの、画素１８０（画素回路１８１）の駆動方法と同様である。よって、ここでの説明を省略する。なお、当フレーム（ＫｔｈＦＲＡＭＥ）の発光期間ＰＥＭの第１のノードＮ１、第５のトランジスタＴ５の第１の電極６５４、及び発光素子ＯＬＥＤの第２の電極６８４の電圧は、電圧ＶＤＬと電圧ＶＤＨの間の電圧である。
【0096】
例えば、一般的に、自発光型表示装置の黒を表示するための期間では、画像データの書き込み(例えば、サンプリング期間)後の発光遷移スピードと、黒を表示するための期間の後の発光遷移スピードとを同じにする。例えば、黒を表示するための期間において、アノード電極に黒を表示可能な電圧を適切に設定する。その結果、自発光型表示装置では、フリッカを調整することができる。
【0097】
第１実施形態に係る自発光型表示装置１０の黒期間ＰＢＷＲでは、初期化電圧ＶＩＮＩが初期化電圧線ＶＭから発光素子ＯＬＥＤの第２の電極６８４（アノード電極）に供給されることによって、自発光型表示装置１０は黒を表示することができる。その結果、自発光型表示装置１０は、フリッカを調整することができる。
【0098】
また、従来の自発光型表示装置では、画像データ信号線から第１のトランジスタＴ１を介して第１のノードＮ１に、黒を表示するためのデータを供給しているため、画像データ信号線は画像に対応する画像データと黒を表示するためのデータとを供給する必要がある。画像に対応する画像データは発光素子の輝度に応じて変わる。よって、従来の自発光型表示装置では、画像に対応する画像データから黒を表示するためのデータへの変化量（例えば、電圧の変化量）を、発光素子の輝度に応じて変更する必要がある。画像データ信号線は画像に対応する画像データと黒を表示するためのデータとが供給されるため、当該電圧の変化量に応じて、画像データ信号線と第２のトランジスタＴ２のゲート電極とのカップリングに伴う輝度の変化が問題となる場合がある。
【0099】
一方、自発光型表示装置１０の黒期間ＰＢＷＲでは、固定電圧である初期化電圧ＶＩＮＩが初期化電圧線ＶＭから発光素子ＯＬＥＤの第２の電極６８４に供給されることによって、自発光型表示装置１０は黒を表示することができる。すなわち、自発光型表示装置１０の黒期間ＰＢＷＲでは、画像データ信号線３２１から第１のトランジスタＴ１を介して第１のノードＮ１に、黒を表示するためのデータを供給する必要がない。その結果、自発光型表示装置１０では、画像データ信号線３２１と第２のトランジスタＴ２のゲート電極６２２とのカップリングに伴う輝度の変化がない。よって、自発光型表示装置１０は、従来の自発光型表示装置より、フリッカを抑制された画像を表示することができる。
【0100】
また、自発光型表示装置１０の黒期間ＰＢＷＲでは、画像データ信号線３２１から第１のトランジスタＴ１を介して第１のノードＮ１に、黒を表示するためのデータを供給する必要がない。よって、自発光型表示装置１０の黒期間ＰＢＷＲでは、第１のトランジスタＴ１及び第３のトランジスタＴ３をオフ状態とすることができる。すなわち、自発光型表示装置１０の黒期間ＰＢＷＲでは、ゲートドライバ回路１２０を駆動する必要が無い。よって、例えば、ゲートドライバ回路１２０に供給される制御信号は、ロー（ＬＯ）に固定されると共に、ゲートドライバ回路１２０に供給される電源電圧は０Ｖ又はＧＮＤ（グランド、アースなど）に固定され、ゲートドライバ回路１２０からの出力（走査信号Ｇ（ｎ）、走査信号Ｇ（ｎ＋１）など）はロー（ＬＯ）が供給される。よって、自発光型表示装置１０の駆動方法を用いることによって、表示装置の駆動方法を簡素化することが可能であると共に、表示装置の消費電力を低減することができる。
【0101】
＜２．第２実施形態＞
図１５～図１７を参照し、第２実施形態に係る画素回路１８２を説明する。画素回路１８２では、第４のトランジスタＴ４、第５のトランジスタＴ５及び第６のトランジスタＴ６のトランジスタの極性が、画素回路１８１と逆になっている。具体的には、画素回路１８１では、第４のトランジスタＴ４及び第５のトランジスタＴ５がｎチャネル型の電界効果トランジスタであり、第６のトランジスタＴ６のトランジスタがｐチャネル型の電界効果トランジスタであるのに対し、画素回路１８２では、第４のトランジスタＴ４及び第５のトランジスタＴ５がｐチャネル型の電界効果トランジスタであり、第６のトランジスタＴ６のトランジスタがｎチャネル型の電界効果トランジスタである。トランジスタの極性以外の構成は、自発光型表示装置１０及び画素回路１８１と同様である。図１５～図１７に示された画素回路１８２は一例であって、画素回路１８２は図１５～図１７に示された例に限定されない。第１実施形態で説明された自発光型表示装置１０の構成と同一、又は類似する構成、及び、図１～図１４と同一、又は類似する構成については、ここでの説明を省略する。
図１５～図１７を参照し、第２実施形態に係る画素回路１８２を説明する。画素回路１８２では、第４のトランジスタＴ４、第５のトランジスタＴ５及び第６のトランジスタＴ６のトランジスタの極性が、画素回路１８１と逆になっている。具体的には、画素回路１８１では、第４のトランジスタＴ４及び第５のトランジスタＴ５がｎチャネル型の電界効果トランジスタであり、第６のトランジスタＴ６のトランジスタがｐチャネル型の電界効果トランジスタであるのに対し、画素回路１８２では、第４のトランジスタＴ４及び第５のトランジスタＴ５がｐチャネル型の電界効果トランジスタであり、第６のトランジスタＴ６のトランジスタがｎチャネル型の電界効果トランジスタである。トランジスタの極性以外の構成は、自発光型表示装置１０及び画素回路１８１と同様である。図１５～図１７に示された画素回路１８２は一例であって、画素回路１８２は図１５～図１７に示された例に限定されない。第１実施形態で説明された自発光型表示装置１０の構成と同一、又は類似する構成、及び、図１～図１４と同一、又は類似する構成については、ここでの説明を省略する。
【0102】
【0103】
画素回路１８２は、画素回路１８１と同様に画素１８０を駆動するための回路である。上述のとおり、画素回路１８２は、画素回路１８１と比べて、第４のトランジスタＴ４及び第５のトランジスタＴ５がｐチャネル型の電界効果トランジスタであり、第６のトランジスタＴ６のトランジスタがｎチャネル型の電界効果トランジスタである点が異なる。
【0104】
図１５～図１７を参照し、画素１８０（画素回路１８２）の駆動方法を説明する。図１６は自発光型表示装置１０（画素１８０（画素回路１８２））の駆動方法のリセット期間ＰＲＳ、サンプリング期間ＰＷＲ及び発光期間ＰＥＭを説明するための図である。図１７は自発光型表示装置１０（画素１８０（画素回路１８２））の駆動方法の黒期間ＰＢＷＲを説明するための図である。
【0105】
第２実施形態に係る画素回路１８２では、第４のトランジスタＴ４及び第５のトランジスタＴ５がｐチャネル型の電界効果トランジスタであり、第６のトランジスタＴ６のトランジスタがｎチャネル型の電界効果トランジスタであるため、第１実施形態に係る画素１８０（画素回路１８１）に対して、発光制御信号ＥＭ（ｎ）及び発光制御信号ＥＭ（ｎ＋１）が反転している。
【0106】
図１６及び図１７に示される第２実施形態に係る自発光型表示装置の駆動方法は、図６及び図１３に示される第１実施形態に係る自発光型表示装置１０の駆動方法における発光制御信号ＥＭ（ｎ）及び発光制御信号ＥＭ（ｎ＋１）に供給されるハイ（ＨＩ）をロー（ＬＯ）に置き換えて、ロー（ＬＯ）をハイ（ＨＩ）に置き換えた駆動方法である。第２実施形態に係る自発光型表示装置の駆動方法の発光制御信号ＥＭ（ｎ）及び発光制御信号ＥＭ（ｎ＋１）以外の駆動方法は、第１実施形態に係る自発光型表示装置１０の駆動方法と同様であるから、ここでの詳細な説明は省略される。
【0107】
また、第２実施形態に係る自発光型表示装置の駆動方法では、発光制御信号ＥＭ（ｎ）はハイ（ＨＩ）より低いハイ（ＨＩＬ）が供給されてよい。
【0108】
例えば、当フレーム（ＫｔｈＦＲＡＭＥ）の発光期間ＰＥＭでは、第５のトランジスタＴ５がｐチャネル型の電界効果トランジスタであることによって、発光制御信号ＥＭ（ｎ）にハイ（ＨＩ）からロー（ＬＯ）が供給される。画素回路１８２では、発光制御信号ＥＭ（ｎ）にハイ（ＨＩ）からロー（ＬＯ）が供給されるため、発光制御信号ＥＭ（ｎ）にロー（ＬＯ）からハイ（ＨＩ）が供給される場合より、発光制御信号線３３４と発光素子ＯＬＥＤの第２の電極６８４（アノード電極）とのカップリングに伴う、アノード電極の電圧の上昇を抑制することができる。アノード電極の電圧が上昇すると、画素１８０が黒を表示する場合より大きな電流が発光素子ＯＬＥＤに流れるため、画素１８０が黒を表示し難くなる。一方、第２実施形態に係る自発光型表示装置１０（画素１８０（画素回路１８２））は、アノード電極の電圧の上昇を抑制することができるため、黒を表示する際のマージンを大きくすることができる。
【0109】
また、第２実施形態に係る自発光型表示装置１０（画素１８０（画素回路１８２））の駆動方法では、第４のトランジスタＴ４がｐチャネル型の電界効果トランジスタであることによって、発光制御信号ＥＭ（ｎ）の高電圧を、ハイ（ＨＩ）から、ハイ（ＨＩ）より低いハイ（ＨＩＬ）に低減することができる。その結果、第４のトランジスタＴ４のゲート電極６４２に供給される電圧を低減できるため、自発光型表示装置１０の消費電力を低減することができる。
【0110】
＜３．第３実施形態＞
図１８～図３１を参照し、第３実施形態に係る自発光型表示装置で使用される半導体装置４０の製造方法の一例、電気特性及び画素回路を説明する。図１８及び図１９は、本発明の一実施形態に係る自発光型表示装置で用いられる半導体装置４０の概要を示す断面図及び平面図である。図２０は、半導体装置４０の製造方法を示すシーケンス図である。図２１～図２９は、半導体装置４０の製造方法を示す断面図である。図３０は、半導体装置４０の電気特性の一例及び比較例の半導体装置の電気特性の一例を示すグラフである。図３１は、半導体装置４０を用いた画素回路の構成を示す模式図である。図１～図１７と同一、又は類似する構成などについては、ここでの説明を省略する。
図１８～図３１を参照し、第３実施形態に係る自発光型表示装置で使用される半導体装置４０の製造方法の一例、電気特性及び画素回路を説明する。図１８及び図１９は、本発明の一実施形態に係る自発光型表示装置で用いられる半導体装置４０の概要を示す断面図及び平面図である。図２０は、半導体装置４０の製造方法を示すシーケンス図である。図２１～図２９は、半導体装置４０の製造方法を示す断面図である。図３０は、半導体装置４０の電気特性の一例及び比較例の半導体装置の電気特性の一例を示すグラフである。図３１は、半導体装置４０を用いた画素回路の構成を示す模式図である。図１～図１７と同一、又は類似する構成などについては、ここでの説明を省略する。
【0111】
第３実施形態の説明では、基板から酸化物半導体層に向かう方向を上又は上方と呼び、酸化物半導体層から基板に向かう方向を下又は下方と呼ぶ。また、第３実施形態の説明では、例えば、基板及び酸化物半導体層の配置が、上下逆になるように配置されてもよい。基板上の酸化物半導体層という表現は、基板及び酸化物半導体層の配置の上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されてもよい。上方又は下方という表現は、複数の層が積層された構造における積層順を意味する。例えば、トランジスタの上方の画素電極と表現する場合、平面視において、トランジスタ及び画素電極の位置関係が重ならない位置関係であってよい。一方、トランジスタの鉛直上方の画素電極と表現する場合は、平面視において、トランジスタ及び画素電極の位置関係が重なる位置関係を意味する。
【0112】
＜３－１．半導体装置４０の構成＞
図１８に示されるように、半導体装置４０は基板５００の上方に設けられている。半導体装置４０は、ゲート電極５０５、ゲート絶縁層５１０、５２０、金属酸化物層５３０、酸化物半導体層５４０、ゲート絶縁層５５０、ゲート電極５６０、絶縁層５７０、５８０、ソース電極２０１、及びドレイン電極２０３を含む。ソース電極２０１及びドレイン電極２０３を特に区別しない場合、これらを併せてソース・ドレイン電極２００と呼ぶ場合がある。
図１８に示されるように、半導体装置４０は基板５００の上方に設けられている。半導体装置４０は、ゲート電極５０５、ゲート絶縁層５１０、５２０、金属酸化物層５３０、酸化物半導体層５４０、ゲート絶縁層５５０、ゲート電極５６０、絶縁層５７０、５８０、ソース電極２０１、及びドレイン電極２０３を含む。ソース電極２０１及びドレイン電極２０３を特に区別しない場合、これらを併せてソース・ドレイン電極２００と呼ぶ場合がある。
【0113】
ゲート電極５０５は基板５００の上に設けられている。ゲート絶縁層５１０及びゲート絶縁層５２０は基板５００及びゲート電極５０５の上に設けられている。金属酸化物層５３０はゲート絶縁層５２０の上に設けられている。金属酸化物層５３０はゲート絶縁層５２０に接している。酸化物半導体層５４０は金属酸化物層５３０の上に設けられている。酸化物半導体層５４０は金属酸化物層５３０に接している。酸化物半導体層５４０の主面のうち、金属酸化物層５３０に接する面を下面５４２と呼ぶ。金属酸化物層５３０の端部と酸化物半導体層５４０の端部は略一致している。
【0114】
第３実施形態では、金属酸化物層５３０と基板５００との間に、半導体層又は酸化物半導体層は設けられていない。
【0115】
第３実施形態では、金属酸化物層５３０がゲート絶縁層５２０に接し、酸化物半導体層５４０が金属酸化物層５３０に接している構成が例示されているが、この構成に限定されない。ゲート絶縁層５２０と金属酸化物層５３０との間に他の層が設けられていてもよい。金属酸化物層５３０と酸化物半導体層５４０との間に他の層が設けられていてもよい。
【0116】
図１８では、金属酸化物層５３０の側壁と酸化物半導体層５４０の側壁とが直線上に並んでいるが、この構成に限定されない。基板５００の主面に対する金属酸化物層５３０の側壁の角度が酸化物半導体層５４０の側壁の角度と異なっていてもよい。金属酸化物層５３０及び酸化物半導体層５４０の少なくともいずれか一方の側壁の断面形状が湾曲していてもよい。
【0117】
ゲート電極５６０は酸化物半導体層５４０に対向している。ゲート絶縁層５５０は、酸化物半導体層５４０とゲート電極５６０との間に設けられている。ゲート絶縁層５５０は酸化物半導体層５４０に接している。酸化物半導体層５４０の主面のうち、ゲート絶縁層５５０に接する面を上面５４１と呼ぶ。上面５４１と下面５４２との間の面を側面５４３と呼ぶ。絶縁層５７０、５８０はゲート絶縁層５５０及びゲート電極５６０の上に設けられている。絶縁層５７０、５８０には、酸化物半導体層５４０に達する開口５７１、５７３が設けられている。ソース電極２０１は開口５７１の内部に設けられている。ソース電極２０１は開口５７１の底部で酸化物半導体層５４０に接している。ドレイン電極２０３は開口５７３の内部に設けられている。ドレイン電極２０３は開口５７３の底部で酸化物半導体層５４０に接している。
【0118】
ゲート電極５０５は、半導体装置４０のボトムゲートとしての機能及び酸化物半導体層５４０に対する遮光膜としての機能を備える。ゲート絶縁層５１０は、基板５００から酸化物半導体層５４０に向かって拡散する不純物を遮蔽するバリア膜としての機能を備える。ゲート絶縁層５１０、５２０は、ボトムゲートに対するゲート絶縁層としての機能を備える。金属酸化物層５３０は、アルミニウムを主成分とする酸化金属を含む層であり、酸素や水素などのガスを遮蔽するガスバリア膜としての機能を備える。
【0119】
酸化物半導体層５４０は、ソース領域Ｓ、ドレイン領域Ｄ、及びチャネル領域ＣＨに区分される。チャネル領域ＣＨは、酸化物半導体層５４０のうちゲート電極５６０の鉛直下方の領域である。ソース領域Ｓは、酸化物半導体層５４０のうちゲート電極５６０と重ならない領域であって、チャネル領域ＣＨよりもソース電極２０１に近い側の領域である。ドレイン領域Ｄは、酸化物半導体層５４０のうちゲート電極５６０と重ならない領域であって、チャネル領域ＣＨよりもドレイン電極２０３に近い側の領域である。チャネル領域ＣＨにおける酸化物半導体層５４０は、半導体としての物性を備えている。ソース領域Ｓ及びドレイン領域Ｄにおける酸化物半導体層５４０は、導電体としての物性を備えている。
【0120】
ゲート電極５６０は半導体装置４０のトップゲート及び酸化物半導体層５４０に対する遮光膜としての機能を備える。ゲート絶縁層５５０はトップゲートに対するゲート絶縁層としての機能を備え、製造プロセスにおける熱処理によって酸素を放出する機能を備える。絶縁層５７０、５８０はゲート電極５６０とソース・ドレイン電極２００とを絶縁し、両者間の寄生容量を低減する機能を備える。半導体装置４０の動作は、主にゲート電極５６０に供給される電圧によって制御される。ゲート電極５０５には補助的な電圧が供給される。ただし、ゲート電極５０５を単に遮光膜として用いる場合、ゲート電極５０５に特定の電圧が供給されず、フローティングであってもよい。すなわち、ゲート電極５０５は単に「遮光膜」と呼ばれてもよい。
【0121】
第３実施形態では、半導体装置４０として、ゲート電極が酸化物半導体層の上方及び下方の両方に設けられたデュアルゲート型トランジスタが用いられた構成を例示するが、この構成に限定されない。例えば、半導体装置４０として、ゲート電極が酸化物半導体層の下方のみに設けられたボトムゲート型トランジスタ、又はゲート電極が酸化物半導体層の上方のみに設けられたトップゲート型トランジスタが用いられてもよい。上記の構成はあくまで一実施形態に過ぎず、本発明は上記の構成に限定されない。
【0122】
図１９に示されるように、平面視において、金属酸化物層５３０の平面パターンは、酸化物半導体層５４０の平面パターンと略同一である。図１８及び図１９を参照すると、酸化物半導体層５４０の下面５４２は金属酸化物層５３０によって覆われている。特に、第３実施形態では、酸化物半導体層５４０の下面５４２の全てが、金属酸化物層５３０によって覆われている。Ｄ１方向において、ゲート電極５０５の幅はゲート電極５６０の幅より大きい。Ｄ１方向は、ソース電極２０１とドレイン電極２０３とを結ぶ方向であり、半導体装置４０のチャネル長Ｌを示す方向である。具体的には、酸化物半導体層５４０とゲート電極５６０とが重なる領域（チャネル領域ＣＨ）のＤ１方向の長さがチャネル長Ｌであり、当該チャネル領域ＣＨのＤ２方向の幅がチャネル幅Ｗである。
【0123】
第３実施形態では、酸化物半導体層５４０の下面５４２の全てが金属酸化物層５３０によって覆われた構成を例示したが、この構成に限定されない。例えば、酸化物半導体層５４０の下面５４２の一部が金属酸化物層５３０と接していなくてもよい。例えば、チャネル領域ＣＨにおける酸化物半導体層５４０の下面５４２の全てが金属酸化物層５３０によって覆われ、ソース領域Ｓ及びドレイン領域Ｄにおける酸化物半導体層５４０の下面５４２の全て又は一部が金属酸化物層５３０によって覆われていなくてもよい。すなわち、ソース領域Ｓ及びドレイン領域Ｄにおける酸化物半導体層５４０の下面５４２の全て又は一部が金属酸化物層５３０と接していなくてもよい。ただし、上記の構成では、チャネル領域ＣＨにおける酸化物半導体層５４０の下面５４２の一部が金属酸化物層５３０によって覆われておらず、当該下面５４２のその他の部分が金属酸化物層５３０と接していてもよい。
【0124】
第３実施形態では、ゲート絶縁層５５０が全面に形成され、ゲート絶縁層５５０に開口５７１、５７３が設けられた構成を例示したが、この構成に限定されない。ゲート絶縁層５５０が、開口５７１、５７３が設けられた形状とは異なる形状にパターニングされていてもよい。例えば、ソース領域Ｓ及びドレイン領域Ｄの全部又は一部の酸化物半導体層５４０を露出するようにゲート絶縁層５５０がパターニングされていてもよい。すなわち、ソース領域Ｓ及びドレイン領域Ｄのゲート絶縁層５５０が除去され、これらの領域で酸化物半導体層５４０と絶縁層５７０とが接していてもよい。
【0125】
図１９では、平面視において、ソース・ドレイン電極２００がゲート電極５０５及びゲート電極５６０と重ならない構成が例示されているが、この構成に限定されない。例えば、平面視において、ソース・ドレイン電極２００がゲート電極５０５及びゲート電極５６０の少なくともいずれか一方と重なっていてもよい。上記の構成はあくまで一実施形態に過ぎず、本発明は上記の構成に限定されない。
【0126】
＜３－２．半導体装置４０の各部材の材質＞
基板５００として、ガラス基板、石英基板、及びサファイア基板など、透光性を有する剛性基板が用いられる。基板５００が可撓性を備える必要がある場合、基板５００として、ポリイミド基板、アクリル基板、シロキサン基板、フッ素樹脂基板など、樹脂を含む基板が用いられる。基板５００として樹脂を含む基板が用いられる場合、基板５００の耐熱性を向上させるために、上記の樹脂に不純物が導入されてもよい。特に、半導体装置４０がトップエミッション型の自発光型表示装置に用いられる場合、基板５００が透明である必要はないため、基板５００の透明度を悪化させる不純物が用いられてもよい。
基板５００として、ガラス基板、石英基板、及びサファイア基板など、透光性を有する剛性基板が用いられる。基板５００が可撓性を備える必要がある場合、基板５００として、ポリイミド基板、アクリル基板、シロキサン基板、フッ素樹脂基板など、樹脂を含む基板が用いられる。基板５００として樹脂を含む基板が用いられる場合、基板５００の耐熱性を向上させるために、上記の樹脂に不純物が導入されてもよい。特に、半導体装置４０がトップエミッション型の自発光型表示装置に用いられる場合、基板５００が透明である必要はないため、基板５００の透明度を悪化させる不純物が用いられてもよい。
【0127】
ゲート電極５０５、ゲート電極５６０、及びソース・ドレイン電極２００として、一般的な金属材料が用いられる。例えば、これらの部材として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、銅（Ｃｕ）、及びこれらの合金又は化合物が用いられる。ゲート電極５０５、ゲート電極５６０、及びソース・ドレイン電極２００として、上記の材料が単層で用いられてよく、積層で用いられてもよい。
【0128】
ゲート絶縁層５１０、５２０及び絶縁層５７０、５８０として、一般的な絶縁性材料が用いられる。例えば、これらの絶縁層として、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）などの無機絶縁層が用いられる。
【0129】
ゲート絶縁層５５０として、上記の絶縁層のうち酸素を含む絶縁層が用いられる。例えば、ゲート絶縁層５５０として、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）などの無機絶縁層が用いられる。
【0130】
ゲート絶縁層５２０として、熱処理によって酸素を放出する機能を備える絶縁層が用いられる。ゲート絶縁層５２０が酸素を放出する熱処理の温度は、例えば、６００℃以下、５００℃以下、４５０℃以下、又は４００℃以下である。すなわち、ゲート絶縁層５２０は、例えば、基板５００としてガラス基板が用いられた場合の半導体装置４０の製造工程で行われる熱処理温度で酸素を放出する。
【0131】
ゲート絶縁層５５０として、欠陥が少ない絶縁層が用いられる。例えば、ゲート絶縁層５５０における酸素の組成比と、ゲート絶縁層５５０と同様の組成の絶縁層（以下、「他の絶縁層」という）における酸素の組成比と、を比較した場合、ゲート絶縁層５５０における酸素の組成比の方が当該他の絶縁層における酸素の組成比よりも当該絶縁層に対する化学量論比に近い。具体的には、ゲート絶縁層５５０及び絶縁層５８０の各々に酸化シリコン（ＳｉＯｘ）が用いられる場合、ゲート絶縁層５５０として用いられる酸化シリコンにおける酸素の組成比は、絶縁層５８０として用いられる酸化シリコンにおける酸素の組成比に比べて、酸化シリコンの化学量論比に近い。例えば、ゲート絶縁層５５０として、電子スピン共鳴法（ＥＳＲ）で評価したときに欠陥が観測されない層が用いられてもよい。
【0132】
上記のＳｉＯｘＮｙ及びＡｌＯｘＮｙは、酸素（Ｏ）よりも少ない比率（ｘ＞ｙ）の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。ＳｉＮｘＯｙ及びＡｌＮｘＯｙは、窒素よりも少ない比率（ｘ＞ｙ）の酸素を含有するシリコン化合物及びアルミニウム化合物である。
【0133】
金属酸化物層５３０及び後述するように製造工程で用いられる金属酸化物層５９０として、アルミニウムを主成分とする金属酸化物が用いられる。例えば、金属酸化物層５３０（又は金属酸化物層５９０）として、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）などの無機絶縁層が用いられる。「アルミニウムを主成分とする金属酸化物層」とは、金属酸化物層５３０（又は金属酸化物層５９０）に含まれるアルミニウムの比率が、金属酸化物層５３０（又は金属酸化物層５９０）全体の１％以上であることを意味する。金属酸化物層５３０（又は金属酸化物層５９０）に含まれるアルミニウムの比率は、金属酸化物層５３０全体の５％以上７０％以下、１０％以上６０％以下、又は３０％以上５０％以下であってもよい。上記の比率は、質量比であってもよく、重量比であってもよい。
【0134】
酸化物半導体層５４０として、半導体の特性を有する金属酸化物を用いることができる。例えば、酸化物半導体層５４０として、インジウム（Ｉｎ）を含む２以上の金属を含む酸化物半導体が用いられる。酸化物半導体層５４０の全体に対するインジウムの比率は５０％以上である。酸化物半導体層５４０として、インジウムに加えて、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、ジルコニア（Ｚｒ）、ランタノイドが用いられる。酸化物半導体層５４０として、上記以外の元素が用いられてもよい。
【0135】
酸化物半導体層５４０はアモルファスであってよく、結晶性であってもよい。また、酸化物半導体層５４０はアモルファスと結晶の混相であってもよい。下記のように、インジウムの比率が５０％以上である酸化物半導体層５４０では、酸素欠損が形成されやすい。結晶性の酸化物半導体は、アモルファスの酸化物半導体に比べて酸素欠損が形成されにくい。したがって、上記のような酸化物半導体層５４０は結晶性であることが好ましい。
【0136】
＜３－３．本発明に至る過程で新たに認識された課題＞
酸化物半導体層５４０におけるインジウムの比率が５０％以上であることで、高移動度の半導体装置４０を実現することができる。一方、このような酸化物半導体層５４０では、酸化物半導体層５４０に含まれる酸素が還元されやすく、酸化物半導体層５４０に酸素欠損が形成されやすい。
酸化物半導体層５４０におけるインジウムの比率が５０％以上であることで、高移動度の半導体装置４０を実現することができる。一方、このような酸化物半導体層５４０では、酸化物半導体層５４０に含まれる酸素が還元されやすく、酸化物半導体層５４０に酸素欠損が形成されやすい。
【0137】
半導体装置４０では、製造プロセスの熱処理工程において、酸化物半導体層５４０よりも基板５００側に設けられる層（例えば、ゲート絶縁層５１０、５２０）から水素が放出され、その水素が酸化物半導体層５４０に到達することで、酸化物半導体層５４０に酸素欠損が発生する。この酸素欠損の発生は、酸化物半導体層５４０のパターンサイズが大きいほど顕著である。このような酸素欠損の発生を抑制するために、酸化物半導体層５４０の下面５４２への水素の到達を抑制する必要がある。上記の内容が一つ目の課題である。
【0138】
上記の課題とは別に、以下に示す二つ目の課題がある。酸化物半導体層５４０の上面５４１は、酸化物半導体層５４０が形成された後の工程（例えば、パターニング工程又はエッチング工程）の影響を受ける。一方、酸化物半導体層５４０の下面５４２（酸化物半導体層５４０の基板５００側の面）は、上記のような影響を受けない。
【0139】
したがって、酸化物半導体層５４０の上面５４１に形成される酸素欠損は、酸化物半導体層５４０の下面５４２に形成される酸素欠損より多い。すなわち、酸化物半導体層５４０中の酸素欠損は、酸化物半導体層５４０の厚さ方向に一様に存在しているのではなく、酸化物半導体層５４０の厚さ方向に不均一な分布で存在している。具体的には、酸化物半導体層５４０中の酸素欠損は、酸化物半導体層５４０の下面５４２側ほど少なく、酸化物半導体層５４０の上面５４１側ほど多い。
【0140】
上記のような酸素欠損分布を有する酸化物半導体層５４０に対して、一様に酸素供給処理を行う場合、酸化物半導体層５４０の上面５４１側に形成された酸素欠損を修復するために必要な量の酸素を供給すると、酸化物半導体層５４０の下面５４２側には酸素が過剰に供給される。その結果、下面５４２側では、過剰酸素によって酸素欠損とは異なる欠陥準位が形成されてしまい、信頼性試験における特性変動、又は電界効果移動度の低下などの現象が発生する。したがって、このような現象を抑制するためには、酸化物半導体層５４０の下面５４２側への酸素供給を抑制しつつ、酸化物半導体層５４０の上面５４１側へ酸素を供給する必要がある。
【0141】
上記の課題は、本発明に至る過程で新たに認識された課題であり、従来から認識されていた課題ではない。従来の構成及び製造方法では、酸化物半導体層への酸素供給処理によって、半導体装置の初期特性が改善されても、信頼性試験による特性変動が発生するという、初期特性と信頼性試験との間にトレードオフの関係があった。しかし、第３実施形態に係る構成によって、上記の課題が解決され、半導体装置４０の良好な初期特性及び信頼性試験結果を得ることができる。
【0142】
＜３－４．半導体装置４０の製造方法＞
図２０～図２９を用いて、半導体装置４０の製造方法を説明する。ここでは、金属酸化物層５３０、５９０として酸化アルミニウムが用いられた半導体装置４０の製造方法の一例を説明する。
図２０～図２９を用いて、半導体装置４０の製造方法を説明する。ここでは、金属酸化物層５３０、５９０として酸化アルミニウムが用いられた半導体装置４０の製造方法の一例を説明する。
【0143】
図２０及び図２１に示されるように、基板５００の上にボトムゲートとしてゲート電極５０５が形成され、ゲート電極５０５の上にゲート絶縁層５１０、５２０が形成される（図２０のステップＳ２００１の「Ｂｏｔｔｏｍ ＧＩ／ＧＥ形成」）。ゲート絶縁層５１０として、例えば、窒化シリコンが形成される。ゲート絶縁層５２０として、例えば、酸化シリコンが形成される。ゲート絶縁層５１０、５２０はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜される。ゲート絶縁層５１０、５２０の一方又は両方を「第１絶縁層」という場合がある。
【0144】
ゲート絶縁層５１０として窒化シリコンが用いられることで、ゲート絶縁層５１０は、例えば基板５００側から酸化物半導体層５４０に向かって拡散する不純物をブロックすることができる。ゲート絶縁層５２０として用いられる酸化シリコンは、熱処理によって酸素を放出する物性の酸化シリコンである。
【0145】
図２０及び図２２に示されるように、ゲート絶縁層５２０の上に金属酸化物層５３０及び酸化物半導体層５４０を形成する（図２０のステップＳ２００２の「ＯＳ／ＡｌＯｘ成膜」）。この工程について、基板５００の上にゲート絶縁層５１０、５２０を形成し、ゲート絶縁層５１０、５２０の上に金属酸化物層５３０を形成する、と呼ぶ場合がある。又は、基板５００の上に金属酸化物層５３０を形成し、金属酸化物層５３０の上に酸化物半導体層５４０を形成する、という場合がある。具体的には、酸化物半導体層５４０は金属酸化物層５３０に接するように形成される。金属酸化物層５３０及び酸化物半導体層５４０は、スパッタリング法又は原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。
【0146】
金属酸化物層５３０の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、１ｎｍ以上５０ｎｍ以下、１ｎｍ以上３０ｎｍ以下、又は１ｎｍ以上１０ｎｍ以下である。第３実施形態では、金属酸化物層５３０として酸化アルミニウムが用いられる。酸化アルミニウムはガスに対する高いバリア性を備えている。第３実施形態では、金属酸化物層５３０として用いられた酸化アルミニウムは、ゲート絶縁層５２０から放出された水素及び酸素をブロックし、放出された水素及び酸素が酸化物半導体層５４０に到達することを抑制する。
【0147】
酸化物半導体層５４０の厚さは、例えば、１０ｎｍ以上１００ｎｍ以下、１５ｎｍ以上７０ｎｍ以下、又は２０ｎｍ以上４０ｎｍ以下である。後述する熱処理（ＯＳアニール）前の酸化物半導体層５４０はアモルファスである。
【0148】
後述するＯＳアニールによって、酸化物半導体層５４０を結晶化する場合、成膜後かつＯＳアニール前の酸化物半導体層５４０はアモルファス（酸化物半導体の結晶成分が少ない状態）であることが好ましい。すなわち、酸化物半導体層５４０の成膜条件は、成膜直後の酸化物半導体層５４０ができるだけ結晶化しない条件であることが好ましい。例えば、スパッタリング法によって酸化物半導体層５４０が成膜される場合、被成膜対象物（基板５００及びその上に形成された構造物）の温度を制御しながら酸化物半導体層５４０が成膜される。
【0149】
スパッタリング法によって被成膜対象物に対して成膜を行うと、プラズマ中で発生したイオン及びスパッタリングターゲットによって反跳した原子が被成膜対象物に衝突するため、成膜処理に伴い被成膜対象物の温度が上昇する。成膜処理中の被成膜対象物の温度が上昇すると、成膜直後の状態で酸化物半導体層５４０に微結晶が含まれ、その後のＯＳアニールによる結晶化が阻害される。上記のように被成膜対象物の温度を制御するために、例えば、被成膜対象物を冷却しながら成膜を行うことができる。例えば、被成膜対象物の被成膜面（表面）の温度（以下、「成膜温度」と呼ぶ。）が１００℃以下、７０℃以下、５０℃以下、又は３０℃以下になるように、被成膜対象物を当該被成膜面の反対側の面から冷却することができる。上記のように、被成膜対象物を冷却しながら酸化物半導体層５４０の成膜を行うことで、成膜直後の状態で結晶成分が少ない酸化物半導体層５４０を成膜することができる。
【0150】
図２０及び図２３に示されるように、酸化物半導体層５４０のパターンを形成する（図２０のステップＳ２００３の「ＯＳパターン形成」）。図示しないが、酸化物半導体層５４０の上にレジストマスクを形成し、当該レジストマスクを用いて酸化物半導体層５４０をエッチングする。酸化物半導体層５４０のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。ウェットエッチングとして、酸性のエッチャントを用いてエッチングを行うことができる。エッチャントとして、例えば、シュウ酸又はフッ酸を用いることができる。
【0151】
酸化物半導体層５４０のパターン形成の後に酸化物半導体層５４０に対して熱処理（ＯＳアニール）が行われる（図２０のステップＳ２００４の「ＯＳアニール」）。第３実施形態では、このＯＳアニールによって、酸化物半導体層５４０が結晶化する。
【0152】
図２０及び図２４に示されるように、金属酸化物層５３０のパターンを形成する（図２０のステップＳ２００５の「ＡｌＯｘパターン形成」）。金属酸化物層５３０は、上記の工程でパターニングされた酸化物半導体層５４０をマスクとしてエッチングされる。金属酸化物層５３０のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。ウェットエッチングとして、例えば希釈フッ酸（ＤＨＦ）が用いられる。上記のように、酸化物半導体層５４０をマスクとして金属酸化物層５３０をエッチングすることで、フォトリソグラフィ工程を省略することができる。
【0153】
図２０及び図２５に示されるように、酸化物半導体層５４０の上にゲート絶縁層５５０を成膜する（図２０のステップＳ２００６の「ＧＩ形成」）。ゲート絶縁層５５０として、例えば、酸化シリコンが形成される。ゲート絶縁層５５０はＣＶＤ法によって形成される。例えば、ゲート絶縁層５５０として上記のように欠陥が少ない絶縁層を形成するために、３５０℃以上の成膜温度でゲート絶縁層５５０を成膜してもよい。ゲート絶縁層５５０の厚さは、例えば、５０ｎｍ以上３００ｎｍ以下、６０ｎｍ以上２００ｎｍ以下、又は７０ｎｍ以上１５０ｎｍ以下である。ゲート絶縁層５５０を成膜した後に、ゲート絶縁層５５０の一部に酸素を打ち込む処理を行ってもよい。ゲート絶縁層５５０を「第２絶縁層」と呼ぶ場合がある。ゲート絶縁層５５０の上に金属酸化物層５９０を成膜する（図２０のステップＳ２００７の「ＡｌＯｘ成膜」）。金属酸化物層５９０は、スパッタリング法によって成膜される。金属酸化物層５９０の成膜によって、ゲート絶縁層５５０に酸素が打ち込まれる。
【0154】
金属酸化物層５９０の厚さは、例えば、５ｎｍ以上１００ｎｍ以下、５ｎｍ以上５０ｎｍ以下、５ｎｍ以上３０ｎｍ以下、又は７ｎｍ以上１５ｎｍ以下である。第３実施形態では、金属酸化物層５９０として酸化アルミニウムが用いられる。酸化アルミニウムはガスに対する高いバリア性を備えている。第３実施形態では、金属酸化物層５９０として用いられた酸化アルミニウムは、金属酸化物層５９０の成膜時にゲート絶縁層５５０に打ち込まれた酸素が外方拡散することを抑制する。
【0155】
例えば、金属酸化物層５９０をスパッタリング法で形成した場合、金属酸化物層５９０の膜中にはスパッタリングで用いられたプロセスガスが残存する。例えば、スパッタリングのプロセスガスとしてＡｒが用いられた場合、金属酸化物層５９０の膜中にはＡｒが残存することがある。残存したＡｒは金属酸化物層５９０に対するＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で検出することができる。
【0156】
酸化物半導体層５４０の上にゲート絶縁層５５０が成膜され、ゲート絶縁層５５０の上に金属酸化物層５９０が成膜された状態で、酸化物半導体層５４０へ酸素を供給するための熱処理（酸化アニール）が行われる（図２０のステップＳ２００８の「酸化アニール」）。換言すると、上記のようにパターニングされた金属酸化物層５３０及び酸化物半導体層５４０に対して熱処理（酸化アニール）が行われる。酸化物半導体層５４０が成膜されてから酸化物半導体層５４０の上にゲート絶縁層５５０が成膜されるまでの間の工程で、酸化物半導体層５４０の上面５４１及び側面５４３には多くの酸素欠損が発生する。上記の酸化アニールによって、ゲート絶縁層５２０、５５０から放出された酸素が酸化物半導体層５４０に供給され、酸素欠損が修復される。
【0157】
酸化アニールによって、ゲート絶縁層５２０から放出された酸素は、金属酸化物層５３０によってブロックされるため、酸化物半導体層５４０の下面５４２には酸素が供給されにくい。ゲート絶縁層５２０から放出された酸素は、金属酸化物層５３０が形成されていない領域からゲート絶縁層５２０の上に設けられたゲート絶縁層５５０に拡散し、ゲート絶縁層５５０を介して酸化物半導体層５４０に到達する。その結果、ゲート絶縁層５２０から放出された酸素は、酸化物半導体層５４０の下面５４２には供給されにくく、主に酸化物半導体層５４０の側面５４３及び上面５４１に供給される。さらに、酸化アニールによって、ゲート絶縁層５５０から放出された酸素が酸化物半導体層５４０の上面５４１及び側面５４３に供給される。上記の酸化アニールによって、ゲート絶縁層５１０、５２０から水素が放出される場合があるが、当該水素は金属酸化物層５３０によってブロックされる。
【0158】
上記のように、酸化アニールの工程によって、酸素欠損の量が少ない酸化物半導体層５４０の下面５４２への酸素の供給を抑制しつつ、酸素欠損の量が多い酸化物半導体層５４０の上面５４１及び側面５４３への酸素供給を行うことができる。
【0159】
同様に、上記の酸化アニールでは、ゲート絶縁層５５０に打ち込まれた酸素は、金属酸化物層５９０によってブロックされるため、大気中に放出されることが抑制される。したがって、当該酸化アニールによって、当該酸素が効率よく酸化物半導体層５４０に供給され、酸素欠損が修復される。
【0160】
図２０及び図２６に示されるように、酸化アニールの後に、金属酸化物層５９０はエッチング（除去）される（図２０のステップＳ２００９の「ＡｌＯｘ除去」）。金属酸化物層５９０のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。ウェットエッチングとして、例えば希釈フッ酸（ＤＨＦ）が用いられる。当該エッチングによって、全面に形成された金属酸化物層５９０が除去される。換言すると、金属酸化物層５９０の除去はマスクを用いずに行われる。さらに換言すると、当該エッチングによって、少なくとも平面視において、ある１つのパターンに形成された酸化物半導体層５４０と重なる領域の全ての金属酸化物層５９０が除去される。
【0161】
図２０及び図２７に示されるように、ゲート絶縁層５５０の上にゲート電極５６０を成膜する（図２０のステップＳ２０１０の「ＧＥ形成」）。ゲート電極５６０は、スパッタリング法又は原子層堆積法によって成膜され、フォトリソグラフィ工程を経てパターニングされる。上記のように、ゲート電極５６０は、金属酸化物層５９０が除去されることで露出したゲート絶縁層５５０と接するように形成される。
【0162】
ゲート電極５６０がパターニングされた状態で、酸化物半導体層５４０のソース領域Ｓ及びドレイン領域Ｄの低抵抗化が行われる（図２０のステップＳ２０１１の「ＳＤ低抵抗化」）。具体的には、イオン注入によって、ゲート電極５６０側からゲート絶縁層５５０を介して酸化物半導体層５４０に不純物が注入される。イオン注入によって、例えば、アルゴン（Ａｒ）、リン（Ｐ）、ボロン（Ｂ）が酸化物半導体層５４０に注入される。イオン注入によって酸化物半導体層５４０に酸素欠損が形成されることで、酸化物半導体層５４０が低抵抗化する。半導体装置４０のチャネル領域ＣＨとして機能する酸化物半導体層５４０の上方にはゲート電極５６０が設けられているため、チャネル領域ＣＨの酸化物半導体層５４０には不純物は注入されない。
【0163】
図２０及び図２８に示されるように、ゲート絶縁層５５０及びゲート電極５６０の上に層間膜として絶縁層５７０、５８０を成膜する（図２０のステップＳ２０１２の「層間膜成膜」）。絶縁層５７０、５８０はＣＶＤ法によって成膜される。例えば、絶縁層５７０として窒化シリコンが形成され、絶縁層５８０として酸化シリコンが形成される。絶縁層５７０、５８０として用いられる材料は上記に限定されない。絶縁層５７０の厚さは、５０ｎｍ以上５００ｎｍ以下である。絶縁層５８０の厚さは、５０ｎｍ以上５００ｎｍ以下である。
【0164】
図２０及び図２９に示されるように、ゲート絶縁層５５０及び絶縁層５７０、５８０に開口５７１、５７３を形成する（図２０のステップＳ２０１３の「コンタクト開孔」）。開口５７１によってソース領域Ｓの酸化物半導体層５４０が露出されている。開口５７３によってドレイン領域Ｄの酸化物半導体層５４０が露出されている。開口５７１、５７３によって露出された酸化物半導体層５４０の上及び絶縁層５８０の上にソース・ドレイン電極２００を形成することで（図２０のステップＳ２０４４の「ＳＤ形成」）、図２０に示す半導体装置４０が完成する。
【0165】
上記の製造方法で作成した半導体装置４０では、チャネル領域ＣＨのチャネル長Ｌが２μｍ以上４μｍ以下、かつ、チャネル領域ＣＨのチャネル幅が２μｍ以上２５μｍ以下の範囲において、移動度が５０ｃｍ２／Ｖｓ以上、５５ｃｍ２／Ｖｓ以上、又は６０ｃｍ２／Ｖｓ以上の電気特性を得ることができる。第３実施形態における移動度とは半導体装置４０の飽和領域における電界効果移動度であって、ソース電極とドレイン電極との間の電位差（Ｖｄｓ）が、ゲート電極に供給される電圧（Ｖｇ）から半導体装置４０の閾値電圧（Ｖｔｈ）を引いた値（Ｖｇ－Ｖｔｈ）より大きい領域（すなわち、飽和領域）における電界効果移動度の最大値を意味する。
【0166】
＜３－５．半導体装置４０の電気特性の一例＞
図３０及び図３１を用いて、主に、半導体装置４０の電気特性の一例を説明する。半導体装置４０は、図３１に示される画素回路内の、第２のトランジスタＯＴ２のチャネル領域ＣＨに用いられる。第２のトランジスタＯＴ２は、所謂、駆動トランジスタと呼ばれるトランジスタである。図３０において、本願発明はＰｒｅｓｅｎｔ Ａｐｐｌｉｃａｔｉｏｎと記載され、比較例はＰｒｉｏｒ Ａｒｔと記載される。本願発明の画素回路は比較例の画素回路と同じであり、本願発明の第２のトランジスタＯＴ２及び発光素子ＯＬＥＤは、比較例の第２のトランジスタＴＲ及び発光素子ＰＯＬＥＤに対応する。また、本願発明の第２のトランジスタＯＴ２のチャネル領域ＣＨは酸化物半導体層５４０を用いて形成されるのに対し、比較例の第２のトランジスタＴＲのチャネル領域は、例えば、低温ポリシリコン層（ＬＴＰＳ層）又は酸化物半導体層５４０とは異なる特性の酸化物半導体層を用いて形成される。
図３０及び図３１を用いて、主に、半導体装置４０の電気特性の一例を説明する。半導体装置４０は、図３１に示される画素回路内の、第２のトランジスタＯＴ２のチャネル領域ＣＨに用いられる。第２のトランジスタＯＴ２は、所謂、駆動トランジスタと呼ばれるトランジスタである。図３０において、本願発明はＰｒｅｓｅｎｔ Ａｐｐｌｉｃａｔｉｏｎと記載され、比較例はＰｒｉｏｒ Ａｒｔと記載される。本願発明の画素回路は比較例の画素回路と同じであり、本願発明の第２のトランジスタＯＴ２及び発光素子ＯＬＥＤは、比較例の第２のトランジスタＴＲ及び発光素子ＰＯＬＥＤに対応する。また、本願発明の第２のトランジスタＯＴ２のチャネル領域ＣＨは酸化物半導体層５４０を用いて形成されるのに対し、比較例の第２のトランジスタＴＲのチャネル領域は、例えば、低温ポリシリコン層（ＬＴＰＳ層）又は酸化物半導体層５４０とは異なる特性の酸化物半導体層を用いて形成される。
【0167】
なお、図３１に示される第３実施形態に係る画素回路１８３は、図１５を用いて説明された第２実施形態に係る画素回路１８２の第２のトランジスタＴ２を、半導体装置４０を用いて形成される第２のトランジスタＯＴ２に置き換えた回路である。第３実施形態に係る画素回路１８３の第２のトランジスタＯＴ２以外の構成及び機能は、図１５を用いて説明された第２実施形態に係る画素回路１８２の構成及び機能と同様である。よって、第３実施形態では、主に、第２のトランジスタＯＴ２について説明し、第２のトランジスタＯＴ２以外の構成及び機能の説明は省略される。図３１に示される第３実施形態に係る画素回路では、第２のトランジスタＯＴ２以外のトランジスタ（第１のトランジスタＴ１、第３のトランジスタＴ３～第６のトランジスタＴ６）のチャネル領域は、例えば、低温ポリシリコン層（ＬＴＰＳ層）を用いて形成される。
【0168】
図３０は、第２のトランジスタＯＴ２のドレイン電圧（電圧ＶＡＮＯＤＥ）に対するドレイン電流ＩＯＴ２の依存性を示す図であり、発光素子ＯＬＥＤの電圧ＶＡＮＯＤＥと発光素子ＯＬＥＤに流れる電流ＩＤＩの依存性を示す図である。また、図３０には、第２のトランジスタＴＲのドレイン電圧（電圧ＶＡＮＯＤＥ）に対するドレイン電流ＩＯＴ２の依存性、及び、発光素子ＰＯＬＥＤの電圧ＶＡＮＯＤＥと発光素子ＯＬＥＤに流れる電流ＩＤＩの依存性が併記されている。また、図３０では、線形領域（Ｌｉｎｅａｒ Ｒｅｇｉｏｎ）と飽和領域（Ｓａｔｕｒａｔｅｄ Ｒｅｇｉｏｎ）との境界では、ソース・ドレイン間電圧（例えば、ソース電極とドレイン電極との間の電位差（Ｖｄｓ））が、ゲート電極とソース電極との間の電位差（Ｖｇｓ）から半導体装置４０の閾値電圧（Ｖｔｈ）を引いた値（Ｖｇｓ－Ｖｔｈ）と同一である。
【0169】
図３０に示されるように、半導体装置４０を用いた本願発明の動作点（第２のトランジスタＯＴ２の曲線と発光素子ＯＬＥＤの曲線とが交差する点）５０では、比較例の動作点（第２のトランジスタＴＲの曲線と発光素子ＰＯＬＥＤの曲線とが交差する点）５０Ｐより、ドレイン電圧が小さく、ドレイン電流が大きい。
【0170】
すなわち、第２のトランジスタＯＴ２は、第２のトランジスタＴＲより小さいゲート・ソース間電圧Ｖｇｓで、第２のトランジスタＴＲと同一の電流を流すことができるため、第２のトランジスタＯＴ２は、第２のトランジスタＴＲより小さいソース・ドレイン間電圧Ｖｄｓを用いて、飽和領域で駆動可能である。その結果、半導体装置４０を用いることによって、本願発明の画素回路は、比較例の画素回路より低電圧での駆動が可能である。
【0171】
よって、半導体装置４０を用いることによって、画素回路の第１の駆動電源線ＰＶＤＤと基準電位線ＰＶＳＳとに供給される電圧の電位差（駆動電圧ＶＤＤＥＬと基準電圧ＶＳＳＥＬとの電位差）を小さく設定することができる。半導体装置４０を用いた自発光型表示装置は、電源電圧を低減能であるため、低消費電力化が可能である。
【0172】
本発明の実施形態として上述した各実施形態又は各実施形態の一部は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。
【0173】
上述した各実施形態の態様によりもたらされる作用効果とは異なる別の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0174】
１０：自発光型表示装置、２２：表示領域、２４：周辺領域、２６：端子領域、４０：半導体装置、５０：動作点、５０Ｐ：動作点、１００：アレイ基板、１１０：ソースドライバ回路、１１２：選択回路、１１４：入力端子、１１６：出力端子、１１８：スイッチ、１２０：ゲートドライバ回路、１２１：シフトレジスタ、１２２：シフトレジスタ、１２３：シフトレジスタ、１３０：発光制御回路、１３１：シフトレジスタ、１３２：シフトレジスタ、１３３：シフトレジスタ、１５０：端子部、１６０：フレキシブルプリント回路基板、１７０：ＩＣチップ、１８０：画素、１８１：画素回路、１８２：画素回路、１８３：画素回路、２００：ソース・ドレイン電極、２０１：ソース電極、２０３：ドレイン電極、３２１：画像データ信号線、３２９：走査信号線、３３０：走査信号線、３３１：走査信号線、３３２：走査信号線、３３３：走査信号線、３３４：発光制御信号線、３３４：光制御信号線、３３５：発光制御信号線、３３６：発光制御信号線、３３７：発光制御信号線、３４１：接続配線、５００：基板、５０５：ゲート電極、５１０：ゲート絶縁層、５２０：ゲート絶縁層、５３０：金属酸化物層、５４０：酸化物半導体層、５４１：上面、５４２：下面、５４３：側面、５５０：ゲート絶縁層、５６０：ゲート電極、５７０：絶縁層、５７１：開口、５７３：開口、５８０：絶縁層、５９０：金属酸化物層、６１２：ゲート電極、６１４：第１の電極、６１６：第２の電極、６２２：ゲート電極、６２４：第１の電極、６２６：第２の電極、６３２：ゲート電極、６３４：第１の電極、６３６：第２の電極、６４２：ゲート電極、６４４：第１の電極、６４６：第２の電極、６５２：ゲート電極、６５４：第１の電極、６５６：第２の電極、６６２：ゲート電極、６６４：第１の電極、６６６：第２の電極、６７４：第１の電極、６８２：第１の電極、６８４：第２の電極、６９２：第１の電極、６９４：第２の電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】