特開 2024-72278 基板への半導体素子の接合

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024072278

(43)【公開日】2024-05-27

(54)【発明の名称】基板への半導体素子の接合

(51)【国際特許分類】

   H01L 23/36 20060101AFI20240520BHJP

   H01L 23/373 20060101ALI20240520BHJP

   H01L 21/60 20060101ALI20240520BHJP

【ＦＩ】

H01L23/36 D

H01L23/36 M

H01L23/36 C

H01L21/60 321E

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023193760

(22)【出願日】2023-11-14

(31)【優先権主張番号】22207538

(32)【優先日】2022-11-15

(33)【優先権主張国・地域又は機関】EP

(71)【出願人】

【識別番号】519323089

【氏名又は名称】ナノワイヤード ゲーエムベーハー

【氏名又は名称原語表記】ＮａｎｏＷｉｒｅｄ ＧｍｂＨ

【住所又は居所原語表記】Ｅｍａｎｕｅｌ－Ｍｅｒｃｋ－Ｓｔｒａｓｓｅ ９９， ６４５７９ Ｇｅｒｎｓｈｅｉｍ， Ｇｅｒｍａｎｙ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100134315

【弁理士】

【氏名又は名称】永島 秀郎

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】オラフ ビルレム

(72)【発明者】

【氏名】ゼバスティアン ケドナウ

(72)【発明者】

【氏名】フローリアン ヴァイセンボルン

(72)【発明者】

【氏名】クリストフ フリードリッヒ バイア―

【テーマコード（参考）】

5F136

【Ｆターム（参考）】

5F136BB04

5F136BC06

5F136DA13

5F136DA27

5F136FA03

(57)【要約】      （修正有）

【課題】半導体素子の上面におけるコンタクトと、基板におけるコンタクトとの間に特に寿命の長い接続を容易に得るアセンブリ及びその製造方法を提供する。
【解決手段】アセンブリ（１）には、電気絶縁性の表面（１５）を備えた基板（２）と、基板（２）の表面（１５）に直接的にまたは間接的に載置された半導体素子（３）と、列挙した順序で互いに接触している第１導電層（５）、電気絶縁層（６）および第２導電層（７）を備えた接続要素（４）とが含まれており、半導体素子（３）は、接続要素（４）により、少なくとも１つの導電接続部（９）を介して基板（２）に接合されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

アセンブリ（１）であって、前記アセンブリ（１）には、
電気絶縁性の表面（１５）を備えた基板（２）と、
前記基板（２）の前記表面（１５）に直接的にまたは間接的に載置された半導体素子（３）と、
列挙した順序で互いに接触している第１導電層（５）、電気絶縁層（６）および第２導電層（７）を備えた接続要素（４）とが含まれており、
前記半導体素子（３）は、前記接続要素（４）により、少なくとも１つの導電接続部（９）を介して前記基板（２）に接合されており、上面コンタクト（１４）および第１コンタクト（１１）が、それぞれの複数のナノワイヤ（１０）を介して、前記第１導電層（５）に接続されることにより、前記導電接続部（９）によって、前記半導体素子（３）の上面における前記上面コンタクト（１４）と、前記基板（２）の前記表面（１５）における前記第１コンタクト（１１）とが接続され、前記第１導電層（５）は、前記上面コンタクト（１４）と前記第１コンタクト（１１）との間で中断部（１６）によって中断されており、前記第１導電層（５）は、前記中断部（１６）の両側において、前記電気絶縁層（６）を貫通して前記第２導電層（７）にそれぞれ導電接続されている、アセンブリ（１）。

【請求項2】

前記基板（２）はさらに、前記表面（１５）に第２コンタクト（１２）を有し、前記半導体素子（３）は、下面に下面コンタクト（１３）を有し、前記半導体素子（３）の前記下面コンタクト（１３）は、別の複数のナノワイヤ（１０）を介して、前記第２コンタクト（１２）に接続されている、請求項１記載のアセンブリ（１）。

【請求項3】

前記接続要素（４）は、フレキシブルプリント回路基板、ＦＰＣＢ（Flexible-Printed-Circuit-Board）である、請求項１または２記載のアセンブリ（１）。

【請求項4】

前記第１導電層（５）は、銅から形成されており、かつ／または前記電気絶縁層（６）は、プラスチックから形成されており、かつ／または前記第２導電層（７）は、銅から形成されている、請求項１から３までのいずれか１項記載のアセンブリ（１）。

【請求項5】

前記半導体素子（３）は、前記接続要素（４）により、複数の前記導電接続部（９）を介して前記基板（２）に接合されている、請求項１から４までのいずれか１項記載のアセンブリ（１）。

【請求項6】

前記接続要素（４）と前記基板（２）との間の空所（１７）には、少なくとも部分的に電気絶縁性充填材料（１８）が充填されている、請求項１から５までのいずれか１項記載のアセンブリ（１）。

【請求項7】

前記接続要素（４）は、前記接続要素（４）と前記基板（２）との間の空所（１７）の空気抜きのための少なくとも１つの空気抜き通路（１９）を有し、かつ／または前記基板（２）は、前記接続要素（４）と前記基板（２）との間の空所（１７）の空気抜きのための少なくとも１つの空気抜き通路（１９）を有する、請求項１から６までのいずれか１項記載のアセンブリ（１）。

【請求項8】

アセンブリ（１）の製造方法であって、前記製造方法には、
ａ）電気絶縁性の表面（１５）を備えた基板（２）を準備するステップと、
ｂ）前記基板（２）の前記表面（１５）に直接的にまたは間接的に半導体素子（３）を載置するステップと、
ｃ）列挙した順序で互いに接触している第１導電層（５）、電気絶縁層（６）および第２導電層（７）を備えた接続要素（４）を準備するステップと、
ｄ）前記接続要素（４）により、少なくとも１つの導電接続部（９）を介して、前記基板（２）に前記半導体素子（３）を接合するステップとを有し、ここでは、
第１コンタクト（１１）において、または前記第１導電層（５）の第１区画（２０）において、第１の複数のナノワイヤ（１０）を準備し、また前記第１の複数のナノワイヤ（１０）を介して、前記第１コンタクト（１１）と、前記第１導電層（５）の前記第１区画（２０）とを結び付けることにより、前記第１の複数のナノワイヤ（１０）を介して前記第１コンタクト（１１）と、前記第１導電層（５）の前記第１区画（２０）とを接続し、また
上面コンタクト（１４）において、または前記第１導電層（５）の第２区画（２１）において第２の複数のナノワイヤ（１０）を準備し、また前記第２の複数のナノワイヤ（１０）を介して、前記上面コンタクト（１４）と、前記第１導電層（５）の前記第２区画（２１）とをつなぎ合わせることにより、前記第２の複数のナノワイヤ（１０）を介して前記上面コンタクト（１４）と、前記第１導電層（５）の前記第２区画（２１）とを接続することにより、前記導電接続部（９）によって、前記半導体素子（３）の前記上面の前記上面コンタクト（１４）と、前記基板（２）の前記表面（１５）における前記第１コンタクト（１１）とを接続し、ここで
前記第１導電層（５）は、前記第１区画（２０）と前記第２区画（２１）との間で中断部（１６）によって中断されており、前記第１導電層（５）は、前記中断部（１６）の両側において、前記電気絶縁層（６）を貫通して前記第２導電層（７）にそれぞれ導電接続されている、製造方法。

【請求項9】

さらに、
－少なくとも前記第１コンタクト（１１）および前記第１導電層（５）の前記第１区画（２０）を少なくとも９０℃に加熱し、かつ／または
－少なくとも前記上面コンタクト（１４）および前記第１導電層（５）の前記第２区画（２１）を少なくとも９０℃に加熱することにより、前記導電接続部（９）によって、前記半導体素子（３）の前記上面における前記上面コンタクト（１４）と、前記基板（２）の前記表面（１５）における前記第１コンタクト（１１）とを接続する、請求項８記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、基板と、これに接合される半導体素子とを含むアセンブリに関する。本発明は、電子構成部材の製造の技術分野に属する。本発明は特に、半導体素子におけるコンタクトと、基板との間の電気的接続をどのように形成できるかについての仕方に関するものである。

【0002】

電子装置の分野の多くの用途では、半導体素子は基板に接続される。このような半導体素子は、ダイオード、トランジスタ、またはコンピュータチップであってよい。このような半導体素子は、通例、その下面で基板に接続される。さらに、多くの用途では、半導体素子の上面におけるコンタクトと、基板におけるコンタクトとを接続することが好まれている。これは、トップコンタクトとも称される。

【0003】

従来技術からは、このようなトップコンタクトを形成する様々な選択肢が公知である。最も広く普及している手法は、ワイヤボンディングである。この場合、アルミニウム、金または銅から成るワイヤが、一方では半導体素子の上面におけるコンタクトに接続され、他方では基板におけるコンタクトに接続される。しかしながらワイヤボンディングには、次の欠点がある。ワイヤは、多くの場合、アルミニウムから成り、したがって供給することができるのは限られた電流だけである。したがって、個々の接続を形成するために複数のワイヤが必要になることがある。ワイヤボンディングを用いて接触接続されるコンタクト面は、通例、基板におけるコンタクトよりも格段に小さい。すなわち、コンタクトの利用可能な面の一部だけが実際にコンタクト面として利用される。このことは、ワイヤボンディングが、限られた精度でしか配置できないことから生じる。しかしながら、比較的小さなコンタクト面により、望ましくない大きな電気抵抗が生じてしまう。この点においてより有利な、より大きなコンタクト面は、基板における、対応してより大きなコンタクトだけによって可能であり、これは、多くの場合にスペース上の理由から不可能であるかまたは困難を伴ってのみ可能である。ワイヤは、ワイヤボンディングの際に「ループ」においてガイドされるため、さらにインダクタンスが生じる。このインダクタンスは、半導体素子のスイッチング特性に不利に影響してしまい得る。さらにワイヤボンディングはつねに、半導体素子を基板に被着させた（いわゆるダイ・アタッチ）後に行われなければならない付加的なプロセスステップである。通例、それぞれのワイヤボンドは個別に配置されるため、このプロセスには手間がかかる。さらに寿命試験において示されたのは、ワイヤボンドは、多くの場合、電子構成部材の最初に故障する要素であることである。したがって、ワイヤボンド接続部は、実際のシステムにおいては弱点であり、すなわち、ワイヤボンディング接続部は、通例、最初に故障してしまう。

【0004】

本発明の課題は、半導体素子の上面におけるコンタクトと、基板におけるコンタクトとの間に特に寿命の長い接続であって、さらに特に良好な電気特性を有する接続を容易に得ることである。

【0005】

これらの課題は、独立請求項記載のアセンブリおよび方法によって解決される。別の有利な実施形態は、従属請求項に示されている。請求項および明細書に示した特徴的構成は、技術的に意味がある任意の仕方で互いに組み合わせ可能である。

【0006】

本発明によると、次を含むアセンブリが構成され、すなわち、アセンブリには、
－電気絶縁性の表面を有する基板と、
－基板の表面に直接的にまたは間接的に載置された半導体素子と、
－列挙した順序で互いに接触している第１導電層、電気絶縁層および第２導電層を備えた接続要素とが含まれており、
半導体素子は、接続要素により、少なくとも１つの導電接続部を介して基板に接合されており、上面コンタクトおよび第１コンタクトが、それぞれの複数のナノワイヤを介して、第１導電層に接続されることにより、導電接続部によって、半導体素子の上面における上面コンタクトと、基板の表面における第１コンタクトとが接続され、第１導電層は、上面コンタクトと第１コンタクトとの間で中断部によって中断されており、第１導電層は、中断部の両側において、電気絶縁層を貫通して第２導電層にそれぞれ導電接続されている。

【0007】

本アセンブリには、導電性の表面を備えた基板が含まれている。この基板は好適には、半導体材料から、例えばケイ素から形成されている。この基板は、電気絶縁性であってよい。しかしながら、説明した本アセンブリの機能性に対して十分であるのは、基板の表面が電気絶縁性であることである。この点において、基板の表面におけるコンタクトは互いに電気的に絶縁されている。

【0008】

本アセンブリはさらに、基板の表面に直接的にまたは間接的に載置されている半導体素子を有する。この半導体素子は好適には、電子構成部材である。例えば、半導体素子は、ダイオード、トランジスタ、例えばMOSFETもしくはIGBT（絶縁ゲートバイポーラトランジスタ）等、またはコンピュータチップ、例えばコンピュータプロセッサ等であってよい。説明した本アセンブリの機能性は、特に上面を介して接触接続されるあらゆる半導体素子によって達成可能である。

【0009】

この半導体素子は、基板の上面に直接的にまたは間接的に載置されていてよい。これは、上で説明した、基板の電気絶縁性の表面に関係する。半導体素子は、この半導体素子が基板の表面に接触する場合、この表面に直接的に載置される。この場合、半導体素子と基板の表面との間に別の要素は配置されない。半導体素子が、基板の中間要素の第１の面に接触しかつ基板の表面が、中間要素の第２の面に接触する場合、半導体素子は、基板の表面における中間要素を介して間接的に載置される。半導体素子はまた、同様の仕方で、単独の中間要素とはやや異なる中間要素を介して、例えば複数の中間要素を介し、基板の表面に間接的に載置可能である。特に半導体素子は、この半導体素子が下面において基板に導電接続されるように、基板の表面に間接的に載置されてよい。

【0010】

本アセンブリはさらに、接続要素を有する。接続要素は、第１導電層と、電気絶縁層と、第２導電層とを有する。これら３つの層は、列挙した順序で互いに接触している。このことが意味するのは、第１導電層が、電気絶縁層の第１面において、電気絶縁層に接触しており、第２導電層が、電気絶縁層の、第１面とは反対側の第２面において、電気絶縁層に接触していることである。したがって、電気絶縁層は、第１導電層と第２導電層との間に位置している。電気絶縁層の第１面は、基板の表面の方を向いており、電気絶縁層の第２面は、基板とは反対の方を向いている。

【0011】

接続要素は好適には、シートとして形成されている。この場合、接続要素という用語の代わりに、「多層接続シート」という用語を使用することも可能である。層は、レイヤと称することも可能である。その点では、接続要素を「多層接続シート」と称することも可能である。特に好ましくは、接続要素はフレキシブルに形成される。しかしながら、接続要素が剛性に形成されることも除外されない。

【0012】

半導体素子は、接続要素により、少なくとも１つの導電接続部を介して基板に接合されている。したがって接続要素は、少なくとも１つの導電接続部を形成するために使用される。１つの接続要素により、複数の導電接続部が形成可能である。

【0013】

接続要素は好適には、半導体素子の上面に間接的に載置されており、また半導体素子から側方に離隔された１つ以上の領域において間接的に基板の表面に載置されている。したがって、半導体素子は、接続要素と、基板の表面との間に配置されている。これにより、半導体素子の上面におけるコンタクトと、基板の表面におけるコンタクトとを接続することができる。個々のコンタクトを言葉の上で互いに区別できるようにするために、半導体素子の上面におけるコンタクトは、上面コンタクトと称され、基板の表面におけるコンタクトは、第１コンタクトと称される。

【0014】

上面コンタクトおよび第１コンタクトが、それぞれの複数のナノワイヤを介して、第１導電層に接続されることにより、導電接続部によって半導体素子の上面における上面コンタクトと、基板の上面における第１コンタクトとが接続され、第１導電層は、上面コンタクトと第１コンタクトとの間で中断部によって中断されており、第１導電層は、中断部の両側において、電気絶縁層を貫通して第２導電層にそれぞれ導電接続されている。

【0015】

したがって、第１コンタクトから第１の複数のナノワイヤを介して第１導電層の第１区画に至り、絶縁層を通る第１貫通接続部を介して第２導電層に至り、第２導電層に沿い、絶縁層を通る第２貫通接続部を通って第１導電層の第２区画に至り、第２の複数のナノワイヤを介して上面コンタクトに至る導体路が存在する。第１導電層が中断部を有するということは、第１導電層が、互いに切り離されている第１区画および第２区画を有することを含意する。この中断部により、第２導電層を介する迂回路なしに導体路が形成されることはない。

【0016】

したがって、上面コンタクトおよび第１コンタクトは、それぞれの複数のナノワイヤを介して、第１導電層のそれぞれの区画に接続されている。このことが意味するのは、第１の複数のナノワイヤを介して、第１コンタクトと、第１導電層の第１区画とが接続されており、第２の複数のナノワイヤを介して、上面コンタクトと、第１導電層の第２区画とが接続されていることである。導電層の第１区画と第２区画とは、第１導電層の中断部によって互いに切り離されている。この点において、導電層の第１区画と第２区画とは、第１導電層の中断部によって互いに電気的に絶縁されている。

【0017】

第１導電層が、中断部の両側において、電気絶縁層を貫通して第２導電層にそれぞれ導電接続されていることは、第１導電層の第１区画が、第１貫通接続部により、電気絶縁層を貫通して、第２導電層に導電接続されており、また第１導電層の第２区画が、第２貫通接続部により、電気絶縁層を貫通して、第２導電層に導電接続されていることを意味する。貫通接続部は特に、ビアを介して形成可能である。第２導電層は、第１貫通接続部と第２貫通接続部との間に一続きで形成されている。したがって、第２導電層により、この第１貫通接続部と第２貫通接続部とが導電接続される。このことは既に、導電接続部により、上面コンタクトと第１コンタクトとが接続されることによって含意されている。

【0018】

基板における第１コンタクトと，第１導電層の第１区画との間の接続、および半導体素子における上面コンタクトと、第１導電層の第２区画との間の接続は、それぞれの複数のナノワイヤを介して形成されている。ナノワイヤ（英語の「nanowire」）とは、本発明では、ワイヤ状の形状と、数ナノメートルから数マイクロメートルまでの範囲の大きさとを有するあらゆる材料物体であると理解される。ナノワイヤは、例えば円形、楕円形または多角形の取付け面積を有していてよい。特に、ナノワイヤは六角形の取付け面積を有していてよい。

【0019】

好適には、全てのナノワイヤは、同じ材料から形成される。特に好ましいのは、ナノワイヤが、それぞれナノワイヤを介して接合されるコンタクトと同じ材料から形成されることである。ナノワイヤが導電接続に関与していることには、ナノワイヤが導電性であることが含意されている。特に好ましくは、ナノワイヤは銅から形成される。

【0020】

ナノワイヤは好ましくは、１００ｎｍ［ナノメートル］～１００μｍ［マイクロメートル］の範囲の長さ、特に５００ｎｍ～６０μｍの範囲の長さを有する。さらに、ナノワイヤは好ましくは、１０ｎｍ～１０μｍの範囲、特に３０ｎｍ～２μｍの範囲の直径を有する。ここで直径という用語は、円形の取付け面積に関係しており、これとは異なる取付け面積では、直径の相当する定義を用いることができる。特に好ましくは、使用される全てのナノワイヤが同じ長さおよび同じ直径を有する。

【0021】

ナノワイヤは好適には、それぞれナノワイヤを介して接合されるコンタクトに対して垂直である。

【0022】

半導体素子は、接続要素により、１つまたは複数の導電接続部を介して基板に接合されていてよい。複数の導電接続部の場合、それぞれの上面コンタクトおよびそれぞれ第１コンタクトが、それぞれの複数のナノワイヤを介して第１導電層にそれぞれ接続されることにより、導電接続部にそれぞれによって、半導体素子の上面におけるそれぞれ１つの上面コンタクトと、基板の表面における第１コンタクトとが接続され、第１導電層は、それぞれの上面コンタクトとそれぞれ第１コンタクトとの間で、それぞれの中断部によって中断され、第１導電層はそれぞれ、中断部の両側において、電気絶縁層を貫通して第２導電層に導電接続されている。

【0023】

導電接続部ごとに、少なくとも１つの上面コンタクトと少なくとも１つの第１コンタクトとが存在する。好適には、導電接続部ごとにちょうど１つの上面コンタクトおよびちょうど１つの第１コンタクトが存在する。したがって、この場合、導電接続部ごとに、それぞれの第１コンタクトからそれぞれの第１の複数のナノワイヤを介して第１導電層のそれぞれの第１区画に至り、電気絶縁層を通るそれぞれの第１貫通接続部を介して第２導電層のそれぞれの部分に至り、第２導電層のそれぞれの部分に沿い、電気絶縁層を通るそれぞれの第２貫通接続部を通って、第１導電層のそれぞれの第２区画に至り、それぞれの第２の複数のナノワイヤを介してそれぞれの上面コンタクトに至る導体路が存在する。

【0024】

しかしながら、１つの導電接続部に、複数の上面コンタクトおよび／または複数の第１コンタクトが関与することも考えられる。この場合、これらの複数の上面コンタクトは、導電接続部により、互いに導電接続され、かつ／またはこれらの複数の第１コンタクトは、導電接続部により、互いに導電接続される。したがって、これらの複数の上面コンタクトは同じ電位にあり、かつ／またはこれらの複数の第１コンタクトは同じ電位にある。したがって、このような実施形態は、第一に冗長性に役立つ。

【0025】

本明細書において第一に出発点とするのは、導電接続部ごとにちょうど１つの上面コンタクトと、ちょうど１つの第１コンタクトとが存在することである。しかしながら、１つの導電接続部において複数の上面コンタクトおよび／または複数の第１コンタクトが関与している場合にも、対応する記述がそれぞれ当てはまる。

【0026】

導電接続部ごとに、第１導電層は好適にはちょうど１つの第１区画と、ちょうど１つの第２区画とを有する。導電接続部ごとに、第２導電層は好適にはそれぞれの部分を有する。この部分を介して、それぞれの第１貫通接続部と、それぞれの第２貫通接続部とが導電接続される。「部分」という用語は、本明細書では、第１導電層の文脈で使用される「区画」という用語に対して言葉の上での区別を行うために使用される。複数の導電接続部の１つに関与する、第１導電層の第１区画と、第１導電層の関連する第２区画とは、まとめて第１導電層の部分と理解することができる。したがって、導電接続部ごとに、第１導電層のちょうど１つの部分と、導電層のちょうど１つの第２の部分とが存在する。電気絶縁層を介し、導電層の部分は、互いに接続されている。

【0027】

第１導電層のこれらの部分は好適には、特に第１導電層の中断部によって互いに切り離されている。第２導電層のこれらの部分は好適には、特に第２導電層の中断部によって互いに切り離されている。したがってこれらの導電接続部は、互いに独立している。これらの導電接続部は、これらが全て、１つの接続要素によって形成されているという点において共通しているだけである。

【0028】

しかしながら排除されないのは、例えば、第２導電層のそれぞれの部分が、互いに導電的に接触接続するか、または互いに全く切り離されていないことにより、導電接続部の２つ以上が互いに導電接続されることである。後者の場合、第２導電層の、対応する部分の言葉の上での区別をしなくもよい。

【0029】

接続要素により、半導体素子の上面における上面コンタクトと、基板の表面における第１コンタクトとを特に容易に接続可能である。複数の上面コンタクトと、それぞれ第１コンタクトと接続しようとする場合、これらの複数の導電接続部は、１つの接続要素を介して一緒に形成可能である。これにより、例えば、ワイヤボンディングと比較して、特に多数のこのような導電接続部を形成しなければならない場合には時間が節約される。

【0030】

導電接続部は特に、ナノワイヤを使用することに起因して特に容易に形成可能である。ナノワイヤは、大きな圧力なしに、また高い温度なしに、それぞれのコンタクトと接続可能である。このことは特に、温度の影響を受けやすい半導体素子の場合に有利である。

【0031】

さらに判明したのは、ナノワイヤの使用が特に長寿命であることである。これは特に、それぞれのコンタクトへのナノワイヤの接合が原子レベルで行われることによる。この接合は特に、気密であってよいため、腐食することがない。

【0032】

さらに、説明した本アセンブリの少なくとも１つの導電接続部は、特に良好な電気特性を有する。これには多くの理由がある。

【0033】

一方では、少なくとも１つの導電接続部は、特に小さな電気抵抗を有することができる。これにより、失われるエネルギーは、対応してわずかである。ナノワイヤによって一般に、２つのコンタクトの間で特に良好な導電接続を得ることができる。これは、ナノワイヤの合計した個数に起因して生じる比較的大きなコンタクト面による。材料接合部における電気抵抗は比較的小さい。さらに、ナノワイヤを介して、コンタクトの比較的大きな面を容易に接合することができる。例えばワイヤボンドよりも、より容易かつ正確に接続要素を配置できることはこれに寄与している。したがって、コンタクトは、例えば、ワイヤボンディングの場合のように、最終的に接続に利用されるコンタクト面よりもあまり大きくする必要がない。

【0034】

他方では、接続要素のこの構成により、特に低いインダクタンスを実現することができ、これによって動作周波数を高めることができる。これは特に、導体路が、第２導電層の迂回路を介して、上面コンタクトから、対応する第１コンタクトにまで通じていることによる。これは、第１導電層が中断部を有することに関連している。中断部の領域では、電気絶縁層は、基板の表面の方を向いている。これにより、接続要素は、基板の表面における別の導電性要素との短絡を起こすことなく、第１コンタクトの外側でも、基板の表面に載置することが可能である。これは、第１導電層が一続きになっているケースであり得る。したがって、接続要素の構成に起因して、短絡が生じないことを保証するために、接続要素が、例えばワイヤボンドのように、ループでガイドされる必要はない。接続要素はむしろ平坦に形成することができ、これにより、ループの場合よりも生じるインダクタンスが少なくなる。特に好ましくは、接続要素は、基板および半導体素子の形状に合わせて密着させられる。

【0035】

接続要素の構成により、短絡が阻止可能であるということは、接続要素が実際には第１コンタクトの外側で基板の表面に載置されていない場合にも有利である。この利点は、第１コンタクトの外側で接続要素と表面とが接触することになれば直ちに生じ得る短絡のリスクが、接続要素のこの構成によって阻止されることにある。

【0036】

接続要素を介して熱伝導も行われてよい。これも、接続要素の説明した構成に起因して、特に良好に可能である。したがって、接続要素を介して半導体素子から熱を排出することができる。

【0037】

本アセンブリの好ましい実施形態では、基板はさらに、表面に第２コンタクトを有し、半導体素子は、下面に下面コンタクトを有し、半導体素子の下面コンタクトは、別の複数のナノワイヤを介して、第２コンタクトに接続される。

【0038】

この実施形態では、半導体素子は、上面を介して接触接続されるだけでなく、下面を介しても接触接続される。後者は、ボトムコンタクトとも称されることがある。

【0039】

下面コンタクトと第２コンタクトとの間の接続は、別の複数のナノワイヤを介して形成される。このナノワイヤ接続には、特にナノワイヤの構成およびナノワイヤによって達成される利点について、上述したことが、対応して当てはまる。

【0040】

本実施形態とは択一的に、半導体素子は、任意の別の接続手法によって基板に接続されてよい。最も簡単なケースでは、半導体素子は、基板に接着される。この接着接合が電気絶縁性である場合、半導体素子は、その下面を介して接触接続されない。しかしながら、ナノワイヤとは択一的に下面を介して半導体素子を接触接続させる多数の選択肢も存在する。例えば、基板は、表面に第２コンタクトを有することができ、半導体素子は、下面に下面コンタクトを有し、半導体素子の下面コンタクトは、はんだ接続、溶接接続により、または導電性接着剤を介して第２コンタクトに接続される。

【0041】

本アセンブリの別の好ましい実施形態では、接続要素は、フレキシブルプリント回路基板、すなわち、ＦＰＣＢ（Flexible-Printed-Circuit-Board）である。

【0042】

本アセンブリの別の好ましい実施形態では、第１導電層は、銅から形成され、かつ／または電気絶縁層はプラスチックから形成され、かつ／または第２導電層は銅から形成される。ここでは「かつ」のケースがそれぞれ好ましい。

【0043】

例えば、接続要素の電気絶縁層は、ポリマー、特にポリイミドから形成可能である。導電層用の材料として銅を使用することは特に、銅の良好な電気伝導性および熱伝導性に起因して有利である。

【0044】

本アセンブリの別の好ましい実施形態では、半導体素子は、接続要素により、複数の導電接続部を介して基板に接合される。

【0045】

本アセンブリの別の好ましい実施形態では、接続要素と基板との間の空所には、少なくとも部分的に電気絶縁性充填材料が充填されている。

【0046】

電気絶縁性充填材料により、短絡のリスク、特に高周波放電がさらに低減可能である。したがって電気絶縁性充填材料によって、空所への空気の侵入を阻止することができる。これにより、エアブリッジを介する電気破壊を阻止することができる。したがって、電気絶縁性充填材料により、特に短いコンタクト間隔を可能にすることができる。真空下で接続要素と、基板および半導体素子とに接続することにより、空気の侵入をさらに困難にすることができる。

【0047】

好適には、この空所に電気絶縁性充填材料が完全に充填される。この場合には、説明した効果が、最大限の程度で達成可能である。しかしながら、空所に部分的にのみ電気絶縁性充填材料が充填される場合には、より小さい程度で早くもこの効果が達成され得る。

【0048】

さらに充填材料は、アセンブリの機械的安定性を改善することができ、その限りにおいてアセンブリの耐久性に寄与することができる。充填材料は、接着剤であってよい。特にこの場合、充填材料は機械的安定性に寄与可能である。

【0049】

接続要素と基板との間に互いに切り離された複数の空所が存在する場合、好適にはこれらの空所のそれぞれには、少なくとも部分的に、特に完全に電気絶縁性充填材料が充填される。

【0050】

本アセンブリの別の好ましい実施形態では、接続要素は、接続要素と基板との間の空所の空気抜きするための少なくとも１つの空気抜き通路を有し、かつ／または基板は、接続要素と基板との間の空所の空気抜きするための少なくとも１つの空気抜き通路を有する。ここでは「かつ」のケースが好ましい。

【0051】

接続要素と基板との間の空所を空気抜きするための選択肢は特に、接続要素と基板との間の空所に、電気絶縁性充填材料が充填されている前に説明した実施形態と組み合わせにおいて有効である。この場合、基板の表面および半導体素子に接続要素が載置された後、充填材料を空所に充填することができる。これは、例えば、特に充填材料を充填した後に閉じることができる、接続要素における充填開口部を介して行うことができる。少なくとも１つの空気抜き通路を介して、充填材料によって押し退けられた空気は、空所から抜け出ることができる。

【0052】

しかしながら、接続要素と基板との間の空所に充填材料が充填されていない場合にも、少なくとも１つの空気抜き通路は有効であり得る。例えば、少なくとも１つの空気抜き通路により、温度変動時にも空所内の空気圧が一定に保たれるようにすることができる。空気が抜かれる見込みがない場合、温度が上昇したときに、空所に閉じ込められた空気が膨張してしまうことがある。これにより、第１コンタクトまたは上面コンタクトから接続要素が剥がれしまうことがある。

【0053】

本発明の別の態様として、アセンブリを製造する方法が提示される。本方法には、
ａ）電気絶縁性の表面を備えた基板を準備するステップと、
ｂ）基板の表面に直接的または間接的に半導体素子を載置するステップと、
ｃ）列挙した順序で互いに接触している第１導電層、電気絶縁層および第２導電層を備えた接続要素を準備するステップと、
ｄ）接続要素により、少なくとも１つの導電接続部を介し、基板に半導体素子を接合するステップとを有し、
－第１コンタクトにおいて、または第１導電層の第１区画において第１の複数のナノワイヤを準備し、また第１の複数のナノワイヤを介して第１コンタクトと、第１導電層の第１区画とをつなぎ合わせることにより、第１の複数のナノワイヤを介して、第１コンタクトと、第１導電層の第１区画とを接続することにより、導電接続部により、半導体素子の上面における上面コンタクトと、基板の表面における第１コンタクトとを接続し、
－上面コンタクトにおいて、または第１導電層の第２区画において第２の複数のナノワイヤを準備し、また第２の複数のナノワイヤを介して、上面コンタクトと、第１導電層の第２区画とをつなぎ合わせることにより、第２の複数のナノワイヤを介して、上面コンタクトと第１導電層の第２区画を接続することにより、導電接続部によって、半導体素子の上面における上面コンタクトと、基板の表面における第１コンタクトとを接続し、
ここで第１導電層は、第１区画と第２区画との間で中断部により、中断されており、また第１導電層は、中断部の両側において、電気絶縁層を貫通して第２導電層にそれぞれ導電接続されている。

【0054】

本アセンブリの説明した利点および特徴的構成は、本方法にも適用可能かつ応用可能であり、またこの逆が成り立つ。アセンブリは好適には、本方法によって製造される。本方法は好適には、説明した本アセンブリを製造するように構成されている。

【0055】

ステップａ）～ｄ）は基本的に、任意の順序で実行可能である。しかしながら、ステップｂ）は、ステップａ）に基づいており、ステップｄ）は、ステップｂ）およびｃ）に基づいておりかつステップｂ）を介してステップａ）にも基づいている。このことに含意されているは、ステップｂ）がステップａ）の後に実行され、ステップｄ）がステップａ）、ｂ）およびｃ）の後に実行されることである。

【0056】

ステップｂ）では、特に、半導体素子の下面コンタクトを介し、別の複数のナノワイヤにより、半導体素子と、基板の表面の第２コンタクトと接続される限りにおいて、半導体素子は、基板の表面に間接的に載置可能である。

【0057】

ステップｄ）では、接続要素により、少なくとも１つの導電接続部を介して基板に半導体素子を接合する。このために、それぞれの複数のナノワイヤを介して複数のコンタクトを互いに接続する。導電接続部ごとに、それぞれ１つの第１コンタクトと、接続要素の第１導電層の第１区画とが接続され、半導体素子の上面コンタクトと、接続要素の第１導電層の第２区画とが接続される。したがって導電接続部ごとに、それぞれ２つのナノワイヤ接続部が形成される。

【0058】

一般に、コンタクトのような２つの要素は、複数のナノワイヤを介し、様々なやり方で互いに接続可能である。これらの全てのやり方に共通しているのは、ナノワイヤの個数に起因して、接続部が比較的大きな面積にわたって形成されることである。その際に作用する個々の力は合計されて、比較的大きな全体的な力になる。

【0059】

説明した本方法では、個々のナノワイヤ接続部それぞれ、次の手法の１つによって形成可能である。好適には、単純さのために、全てのナノワイヤ接続部は同じ手法によって形成される。しかしながら、複数のナノワイヤ接続部に様々な手法を使用することも可能である。

【0060】

第１の手法では、接続すべき要素の１つだけにナノワイヤを準備する。これは特に、ガルバニック成長によって行うことができる。ナノワイヤは、引き続いて、接続すべき別の要素と接触接続させられる。これにより、２つの要素は既に、互いに接続可能である。これは、２つの要素が圧力で一時的に互いに押し付けられる場合には、より一層有効である。接続を強化するために、２つの要素およびナノワイヤを、例えば１分～１０分の時間にわたって９０℃～３００℃の範囲の温度に、好適には２分間の時間にわたって１７０℃の温度に加熱する。このような加熱は、特にはんだ付けまたは銀焼結の際の、従来技術からの択一的な方法の場合よりも短く、かつ／またはより低い温度で行われる。この点において、これらの要素は、ナノワイヤによって特にいたわられて互いに接続可能である。説明した加熱により、一方の要素のナノワイヤと、他方の要素の表面とが接続可能である。この場合、原子レベルで接続が行われる。この際に行われるプロセスは焼成に類似している。したがって、このような接続の寿命は特に長い。

【0061】

第１の手法の発展形態では、ナノワイヤ間に接着剤を注入する。接着剤を介して、２つの要素が付加的に機械的に互いに接合される。

【0062】

第２の手法では、接続すべき要素の両方にナノイヤを準備する。これは特に、ガルバニック成長によって行うことができる。２つの要素をつなぎ合わせると、一方の要素のナノワイヤと、他方の要素のナノワイヤとが接触接続される。この際に、ナノワイヤが互いにからみ合う。これにより、一方の要素におけるナノワイヤと、他方の要素におけるナノワイヤとの間の接続が生じる。この際にはナノワイヤの個数に起因して、合計すると比較的大きなコンタクト面がナノワイヤ間に存在する。これにより、得られた接続部は特に安定しており、特に良好に導電性である。第２の手法においても圧力を加えることができ、かつ／または加熱を行うことができる。しかしながら、特に第２の手法においてこれは必須ではない。

【0063】

説明した本アセンブリは特に、説明した手法のそれぞれを使用して得ることができる。しかしながら、第１の手法が特に良好に適していることが判明している。ナノワイヤが、接続すべき要素の一方だけに準備されることにより、本方法は容易になる。

【0064】

したがって、説明した本方法により、第１の手法が使用される。ここで、互いに接続されるべき要素はそれぞれ、第１コンタクトと、接続要素の第１導電層の第１区画とから成る第１区画との対、および上面コンタクトと、接続要素の第１導電層の第２区画とから成る対である。これらの対の要素をそれぞれ、
－第１コンタクトにおいて、または第１導電層の第１区画において第１の複数のナノワイヤを準備し、また第１の複数のナノワイヤを介して第１コンタクトと、第１導電層の第１区画とをつなぎ合わせることにより、第１の複数のナノワイヤを介して、第１コンタクトと、第１導電層の第１区画とを接続することにより、また
－上面コンタクトにおいて、または第１導電層の第２区画において第２の複数のナノワイヤを準備し、また第２の複数のナノワイヤを介して、上面コンタクトと、第１導電層の第２区画とをつなぎ合わせることにより、第２の複数のナノワイヤを介して、上面コンタクトと第１導電層の第２区画を接続することにより、互いに接続する。

【0065】

上述の２つのダッシュにおいて説明したサブステップは、順次または同時に実行可能である。好ましくは、２つのサブステップは同時に、特に形成すべき全ての導電接続部について同時に実行される。この場合、接続要素により、唯一のステップで全ての導電接続部を得ることができる。これにより、特にワイヤボンディングに比べて、製造プロセスが大幅に速められる。特に、接続要素を一度、正しく位置決めすれば十分である。これに対し、例えば、それぞれの個々のワイヤボンドは、個別に配置される必要がある。

【0066】

好適には、第１導電層の第１区画において第１の複数のナノワイヤを準備し、かつ／または第１導電層の第２区画において第２の複数のナノワイヤを準備する。ここでは「かつ」のケースが特に好ましい。後者は、接続要素においてのみナノワイヤを準備することを意味する。この場合、基板および半導体素子において、対応して準備した接続要素を載置することにより、半導体素子を基板に容易に接続することができる。選択的には、接続要素を基板および半導体素子に押し付ける圧力を一時的に加えることができる。この場合、接続要素は接着テープのように使用される。しかし固着作用は、接続要素において、接着テープとは異なり、特にナノワイヤを介して生じさせられる。

【0067】

ステップｄ）は好適には、真空下で実行される。これにより、一方では基板と半導体素子との間に、他方では基板と接続要素との間に空気が閉じ込められてしまうことを阻止することができる。これは、択一的にまたは付加的に、接続要素と基板との間の空所に少なくとも部分的に電気絶縁性充填材料で充填することによりサポート可能である。

【0068】

本方法の好ましい実施形態では、さらに
－少なくとも第１コンタクトおよび第１導電層の第１区画を少なくとも９０℃、特に少なくとも１７０℃に加熱し、かつ／または
－少なくとも上面コンタクトおよび第１導電層の第２区画を少なくとも９０℃、特に少なくとも１７０℃に加熱することにより、導電接続部によって、半導体素子の上面における上面コンタクトと、基板の表面における第１コンタクトとを接続する。

【0069】

ここでは「かつ」のケースが好ましい。加熱は特に、アセンブリ全体が炉内で加熱される限りにおいて行われてよい。

【0070】

以下では、図面に基づき、本発明をさらに詳しく説明する。図面には、好ましい実施例が示されているが、本発明はこれに限定されない。図面およびそこに示された大きさの比は単に概略的なものである。ここで、

【図面の簡単な説明】

【0071】

【図1】本発明によるアセンブリを示す図である。

【0072】

図１には、アセンブリ１が示されている。アセンブリ１には、電気絶縁性の表面１５を備えた基板２が含まれている。さらにアセンブリ１には、基板２の表面１５に間接的に載置された半導体素子３が含まれている。さらに、アセンブリ１は、接続要素４としてフレキシブルプリント回路基板、ＦＰＣＢ（Flexible-Printed-Circuit-Board）を有する。接続要素４は、第１導電層５と、電気絶縁層６と、第２導電層７とから形成されている。これらの層５，６，７は、列挙した順序で互いに接触している。第１導電層５および第２導電層７は、銅から形成されている。電気絶縁層６は、プラスチックから形成されている。

【0073】

半導体素子３は、接続要素４により、２つの導電接続部９を介して基板２に接合されている。したがって、図示したアセンブリ１は、半導体素子３が、接続要素４により、複数の導電接続部９を介して基板２に接合されている実施例である。それぞれの上面コンタクト１４およびそれぞれ第１コンタクト１１が、それぞれの複数のナノワイヤ１０を介して、第１導電層５のそれぞれの区画２０，２１にそれぞれ接続されることにより、導電接続部９によって、半導体素子３の上面におけるそれぞれ１つの上面コンタクト１４と、基板２の表面１５における第１コンタクト１１とが接続される。

【0074】

基板２は、表面１５に第２コンタクト１２を有し、半導体素子３は、下面に下面コンタクト１３を有する。半導体素子３の下面コンタクト１３は、別の複数のナノワイヤ１０を介して、第２コンタクト１２に接続されている。この点において、半導体素子３は、第２コンタクト１２およびナノワイヤ１０を介して、基板２の表面１５に間接的に載置されている。

【0075】

第１導電層５は、２つの導電接続部９に対してそれぞれ、対応する上面コンタクト１４と、対応する第１コンタクト１１との間で中断部１６によって中断されている。第１導電層５は、中断部１６の両側において、それぞれの貫通接続部８により、電気絶縁層６を貫通して第２導電層７に導電接続されている。

【0076】

接続要素４と基板２との間の空所１７には、電気絶縁性充填材料１８が充填されている。接続要素４および基板２は、空所１７の１つの空気抜きのためにそれぞれ１つの空気抜き通路１９を有する。

【0077】

図１における図示は、見やすくするために縮尺通りではない。特に、第１コンタクト１１、第２コンタクト１２、下面コンタクト１３、上面コンタクト１４および接続要素４はそれぞれ、厚さが誇張されて示されている。ナノワイヤ１０は、長さが誇張されて示されている。選択した図示の形態に起因して、空所１７は特に誇張されて大きく示されている。実際には、接続要素４は、基板２および半導体素子３に密着していてよい。

【符号の説明】

【0078】

１ アセンブリ
２ 基板
３ 半導体素子
４ 接続要素
５ 第１導電層
６ 電気絶縁層
７ 第２導電層
８ 貫通接続部
９ 導電接続部
１０ ナノワイヤ
１１ 第１コンタクト
１２ 第２コンタクト
１３ 下面コンタクト
１４ 上面コンタクト
１５ 表面
１６ 中断部
１７ 空所
１８ 充填材料
１９ 空気抜き通路
２０ 第１区画
２１ 第２区画

【図1】

【外国語明細書】