特開 2024-72434 情報処理方法、情報処理装置、プログラム、及びプログラムが格納された非一時的なコンピュータ可読媒体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024072434

(43)【公開日】2024-05-28

(54)【発明の名称】情報処理方法、情報処理装置、プログラム、及びプログラムが格納された非一時的なコンピュータ可読媒体

(51)【国際特許分類】

   G06F 30/3308 20200101AFI20240521BHJP

【ＦＩ】

G06F30/3308

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022183246

(22)【出願日】2022-11-16

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＶＥＲＩＬＯＧ

(71)【出願人】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】久松 裕二

【テーマコード（参考）】

5B146

【Ｆターム（参考）】

5B146AA22

5B146DJ11

5B146GG06

5B146GG22

5B146GJ06

(57)【要約】

【課題】半導体集積回路のシミュレーションを適切に行うこと。
【解決手段】半導体集積回路に含まれる複数の回路部品のそれぞれに対する第１抽象度モデルに基づいて各回路部品の処理時間を算出する第１算出部と、
前記第１算出部により算出された前記各回路部品の処理時間と、前記第１抽象度モデルよりも抽象度が高い第２抽象度モデルと、に基づいて、前記半導体集積回路の処理をシミュレーションする第２算出部と、を有する情報処理装置を提供する。
【選択図】図３

【特許請求の範囲】

【請求項1】

コンピュータが、
半導体集積回路に含まれる複数の回路部品のそれぞれに対する第１抽象度モデルに基づいて各回路部品の処理時間を算出し、
算出された前記各回路部品の処理時間と、前記第１抽象度モデルよりも抽象度が高い第２抽象度モデルと、に基づいて、前記半導体集積回路の処理をシミュレーションする、
情報処理方法。

【請求項2】

実行中のシミュレーションにおいて、特定の回路部品を用いた処理を行う際に、当該特定の回路部品の低抽象度モデルに基づいて、当該特定の回路部品の処理時間を算出する、
請求項１に記載の情報処理方法。

【請求項3】

前記各回路部品の処理時間には、前記半導体集積回路のＣＰＵにおけるアルゴリズムの処理に要する時間、前記ＣＰＵから回路部品までのバスでの転送遅延、前記回路部品の処理に要する時間、及び前記回路部品から前記ＣＰＵまでのバスでの転送遅延の少なくとも一つが含まれる、
請求項１に記載の情報処理方法。

【請求項4】

前記回路部品を用いる処理をシミュレーションする際、前記ＣＰＵから前記回路部品までのバスでの転送遅延、前記回路部品の処理に要する時間、及び前記回路部品から前記ＣＰＵまでのバスでの転送遅延に応じた時間を合計した値が、特定の要件を満たすかを判定する、
請求項３に記載の情報処理方法。

【請求項5】

前記第１抽象度モデルは、ハードウェア記述言語で記述されたレジスタ転送レベルの回路データであり、
前記第２抽象度モデルは、各回路部品での処理を示すデータである、
請求項１に記載の情報処理方法。

【請求項6】

実行中のシミュレーションにおいて特定の回路部品を用いた処理を行う際に、当該特定の回路部品に対する処理時間が有効でない場合、当該特定の回路部品の処理時間を算出する、
請求項２に記載の情報処理方法。

【請求項7】

当該特定の回路部品の処理時間が算出された日時と、当該特定の回路部品の低抽象度モデルの作成日時とに基づいて、当該特定の回路部品に対する処理時間が有効であるか否かを判定する、
請求項６に記載の情報処理方法。

【請求項8】

半導体集積回路に含まれる複数の回路部品のそれぞれに対する第１抽象度モデルに基づいて各回路部品の処理時間を算出する第１算出部と、
前記第１算出部が算出した前記各回路部品の処理時間と、前記第１抽象度モデルよりも抽象度が高い第２抽象度モデルと、に基づいて、前記半導体集積回路の処理をシミュレーションする第２算出部と、
を有する情報処理装置。

【請求項9】

コンピュータに、
半導体集積回路に含まれる複数の回路部品のそれぞれに対する第１抽象度モデルに基づいて各回路部品の処理時間を算出させ、
算出された前記各回路部品の処理時間と、前記第１抽象度モデルよりも抽象度が高い第２抽象度モデルと、に基づいて、前記半導体集積回路の処理をシミュレーションさせるためのプログラム。

【請求項10】

コンピュータに、
半導体集積回路に含まれる複数の回路部品のそれぞれに対する第１抽象度モデルに基づいて各回路部品の処理時間を算出させ、
算出された前記各回路部品の処理時間と、前記第１抽象度モデルよりも抽象度が高い第２抽象度モデルと、に基づいて、前記半導体集積回路の処理をシミュレーションさせるプログラムが格納された非一時的なコンピュータ可読媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、例えば、複数の部品を有するシステムのシミュレーションを行う情報処理方法、情報処理装置、プログラム、プログラムが格納された非一時的なコンピュータ可読媒体に関する。

【背景技術】

【0002】

近年、ソフトウェア・ファーストのコンセプトのもと、車載用等のＬＳＩ（Ｌａｒｇｅ－Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）の開発においてモデルベースデザインの活用が活発化している。この技術に関し、特許文献１は、シミュレーション動作中に、抽象度が異なる複数のシミュレーションモデルを切り替えて用いる技術を開示する。なお、抽象度が低いシミュレーションモデルを用いる場合は、シミュレーションの精度は向上するもののシミュレーションの所要時間は増加する。また、抽象度が高いシミュレーションモデルを用いる場合は、シミュレーションの精度は低下するもののシミュレーションの所要時間は減少する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第２０２１／０３５７５４９号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１に記載の技術では、シミュレーションの所要時間を低減させつつ、半導体集積回路の処理の所要時間が特定の条件（要件、制約）を満たすか否かを適切に確認できない場合がある。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0005】

一実施の形態では、半導体集積回路に含まれる回路部品に対する低抽象度モデルに基づいて回路部品の処理時間を算出し、処理時間と、高抽象度モデルと、に基づいて、前記半導体集積回路の処理をシミュレーションする。

【発明の効果】

【0006】

前記一実施の形態によれば、シミュレーションの所要時間を低減させつつ、半導体集積回路の処理の所要時間が特定の条件を満たすか否かを適切に確認できる。

【図面の簡単な説明】

【0007】

【図1】図１は、実施形態に係る情報処理装置の構成の一例を示すブロック図である。

【図2】図２は、実施形態に係る情報処理装置のハードウェア構成例を示すブロック図である。

【図3】図３は、実施形態に係る情報処理装置の処理の一例を示すフローチャートである。

【図4】図４は、実施形態に係る低抽象度モデルの一例を示すブロック図である。

【図5】図５は、実施形態に係る特性ＤＢに記憶される情報の一例を示す図である。

【図6】図６は、実施形態に係る高抽象度モデルの一例を示すブロック図である。

【図7】図７は、実施形態に係る情報処理装置の処理の一例を示すフローチャートである。

【発明を実施するための形態】

【0008】

本開示は、いくつかの例示的な実施形態を参照して説明される。これらの実施形態は、例示のみを目的として記載されており、本開示の範囲に関する制限を示唆することなく、当業者が本開示を理解および実施するのを助けることを理解されたい。本明細書で説明される開示は、以下で説明されるもの以外の様々な方法で実装される。

【0009】

以下の説明および特許請求の範囲において、他に定義されない限り、本明細書で使用されるすべての技術用語および科学用語は、本開示が属する技術分野の当業者によって一般に理解されるのと同じ意味を有する。

【0010】

以下、図面を参照して、本発明の実施形態を説明する。

【0011】

（実施形態１）
図１を参照し、本実施形態に係る情報処理装置１０（シミュレーション装置）の構成について説明する。図１は、本実施形態に係る情報処理装置１０の構成の一例を示すブロック図である。情報処理装置１０は、第１算出部１１、第２算出部１２、低抽象度モデル記録部１３、高抽象度モデル記録部１４、ユーザアルゴリズム記録部１５、及び特性ＤＢ（データベース）５０１を有する。これら各部は、情報処理装置１０にインストールされた１以上のプログラムと、情報処理装置１０のプロセッサ、及びメモリ等のハードウェアとの協働により実現されてもよい。

【0012】

第１算出部１１は、半導体集積回路に含まれる複数の回路部品のそれぞれに対する第１抽象度モデル（以下で、適宜「低抽象度モデル」とも称する。）と、ユーザが指定したアルゴリズムと、に基づいて各回路部品の処理時間を算出する。

【0013】

第２算出部１２は、第１算出部１１により算出された各回路部品の処理時間と、第１抽象度モデルよりも抽象度が高い第２抽象度モデル（以下で、適宜「高抽象度モデル」とも称する。）と、ユーザが指定したアルゴリズムと、に基づいて、半導体集積回路の処理をシミュレーションする。

【0014】

低抽象度モデル記録部１３は、低抽象度モデルを記録する。低抽象度モデルは、ユーザ等により予め低抽象度モデル記録部１３に記録（登録、設定）されていてもよい。高抽象度モデル記録部１４は、高抽象度モデルを記録する。高抽象度モデルは、ユーザ等により予め高抽象度モデル記録部１４に記録されていてもよい。

【0015】

ユーザアルゴリズム記録部１５は、開発者であるユーザが指定（開発、設計）したアルゴリズムを示すデータ（例えば、ユーザが開発したプログラム）を記録する。当該アルゴリズムを示すデータは、ユーザ等により予めユーザアルゴリズム記録部１５に記録されていてもよい。特性ＤＢ（データベース）５０１は、第１算出部１１により算出された各回路部品の処理時間を記録する。

【0016】

図２は、本実施形態に係る情報処理装置１０のハードウェア構成例を示すブロック図である。図２の例では、情報処理装置１０は、プロセッサ１０１、メモリ１０２、通信インターフェイス１０３を含む。これらは、バスにより接続されてもよい。メモリ１０２は、プログラム１０４の少なくとも一部を格納する。通信インターフェイス１０３は、他のネットワーク要素との通信に必要なインターフェイスを含む。

【0017】

プログラム１０４が、プロセッサ１０１及びメモリ１０２の協働により実行されると、情報処理装置１０により本開示の実施形態の少なくとも一部の処理が行われる。メモリ１０２は、任意のタイプのものであってもよい。メモリ１０２は、非限定的な例として、非一時的なコンピュータ可読記憶媒体でもよい。また、メモリ１０２は、半導体ベースのメモリデバイス、磁気メモリデバイス、光学メモリデバイス、固定メモリおよびリムーバブルメモリなどの任意の適切なデータストレージ技術を使用して実装されてもよい。情報処理装置１０には１つのメモリ１０２のみが示されているが、情報処理装置１０にはいくつかの物理的に異なるメモリモジュールが存在してもよい。プロセッサ１０１は、任意のタイプのものであってよい。プロセッサ１０１は、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ：Digital Signal Processor）、および非限定的な例としてマルチコアプロセッサアーキテクチャに基づくプロセッサの１つ以上を含んでよい。

【0018】

プログラムは、コンピュータに読み込まれた場合に、本実施形態で説明された１又はそれ以上の機能をコンピュータに行わせるための命令群（又はソフトウェアコード）を含む。プログラムは、非一時的なコンピュータ可読媒体又は実体のある記憶媒体に格納されてもよい。限定ではなく例として、コンピュータ可読媒体又は実体のある記憶媒体は、random-access memory（RAM）、read-only memory（ROM）、フラッシュメモリ、solid-state drive（SSD）又はその他のメモリ技術、CD-ROM、digital versatile disc（DVD）、Blu-ray（登録商標）ディスク又はその他の光ディスクストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ又はその他の磁気ストレージデバイスを含む。プログラムは、一時的なコンピュータ可読媒体又は通信媒体上で送信されてもよい。限定ではなく例として、一時的なコンピュータ可読媒体又は通信媒体は、電気的、光学的、音響的、またはその他の形式の伝搬信号を含む。

【0019】

次に、図３から図６を参照し、本実施形態に係る情報処理装置１０の処理について説明する。図３は、本実施形態に係る情報処理装置１０の処理の一例を示すフローチャートである。図４は、本実施形態に係る低抽象度モデルの一例を示すブロック図である。図５は、本実施形態に係る特性ＤＢ５０１に記憶される情報の一例を示す図である。図６は、本実施形態に係る高抽象度モデルの一例を示すブロック図である。なお、図３の処理は、例えば、情報処理装置１０のユーザによる操作等に応答して実行されてもよい。

【0020】

図３のステップＳ１０１において、第１算出部１１は、複数の回路部品のそれぞれに対する低抽象度モデルと、ユーザが指定したアルゴリズムと、に基づいて各回路部品の処理時間を算出する。ここで、第１算出部１１は、低抽象度モデルとして、ハードウェア記述言語（ＨＤＬ：Hardware Description Language）で記述されたレジスタ転送レベル（ＲＴＬ：Resister Transfer Level）の回路データを用いてもよい。この場合、低抽象度モデルは、複数の回路部品が階層化された構造を有し、各回路部品の機能が、ＨＤＬ（例えば、Verilog HDL、またはＶＨＤＬ（VHSIC HDL））によって表現されていてもよい。

【0021】

図４の例では、半導体集積回路において、ＣＰＵがメインバスに接続され、メインバスにＩＰ（Intellectual Property）－Ａ、及びサブバスが接続され、サブバスにＩＰ－Ｂ、及びＩＰ－Ｃが接続されている。なお、ＩＰ－Ａ、ＩＰ－Ｂ、及びＩＰ－Ｃは、回路部品のベンダーから提供される、機能ブロック単位で回路情報がまとめられたＩＰコア（Intellectual Property Core）に基づく回路部品でもよい。ベンダーから提供されたＩＰコアを利用することにより、情報処理装置１０のユーザは、開発効率を向上できる。各回路部品のＲＴＬのデータ４０１～４０６は、例えば、各回路部品のベンダーから情報処理装置１０のユーザへ提供されてもよい。以下で、ＩＰコアに基づく回路部品のことを、適宜、単に「ＩＰコア」とも称する。）

【0022】

続いて、第１算出部１１は、算出した各回路部品の処理時間を特性ＤＢ５０１に記録する（ステップＳ１０２）。図５の例では、特性ＤＢ５０１には、特性ＩＤに対応付けて、特性内容、及び処理時間が記録されている。特性ＩＤは、処理内容の識別情報である。各回路部品の処理内容には、例えば、ＣＰＵにおける各アルゴリズムの処理に要する時間（処理の所要時間）、ＣＰＵから各ＩＰコアまでのバスでの転送遅延（転送に要する時間）、各ＩＰコアでの処理に要する時間、及び各ＩＰコアからＣＰＵまでのバスでの転送遅延等が含まれてもよい。処理時間は、処理に要する時間（所要時間）である。処理時間は、例えば、ｍｓ（ミリ秒）等の単位での値でもよい。

【0023】

第１算出部１１は、例えば、ＣＰＵのＲＴＬのデータ４０１と、ユーザアルゴリズム記録部１５に記録されているアルゴリズムＡとに基づいて、ＣＰＵにおけるアルゴリズムＡの処理時間を算出する。図５の例では、「特性００１」として、ＣＰＵにおけるアルゴリズムＡの処理時間が、「処理時間Ａ」であることが記録されている。また、第１算出部１１は、例えば、ｍａｉｎバスのＲＴＬのデータ４０２と、ユーザアルゴリズム記録部１５に記録されているデータとに基づいて、ＣＰＵからＩＰ－Ａまでのバスでの転送遅延を算出する。図５の例では、「特性００３」として、ＣＰＵからＩＰ－Ａまでのバスでの転送遅延が、「処理時間Ｃ」であることが記録されている。

【0024】

続いて、第２算出部１２は、特性ＤＢ５０１に記録されている各回路部品の処理時間と、高抽象度モデルと、ユーザが指定したアルゴリズムと、に基づいて、各回路部品を含むシステム（半導体集積回路）のシミュレーションを実行する（ステップＳ１０３）。ここで、第２算出部１２は、高抽象度モデルとして、例えば、各回路部品での処理時間を示すデータを含まず、当該回路部品で実行される処理内容を示すデータ（半導体集積回路の動作レベルのデータ）を用いてもよい。なお、高抽象度モデルは、例えば、特定のシミュレーションツールで生成されたブロック線図モデルでもよい。この場合、当該ブロック線図モデルは、グラフィカルなユーザインターフェースにて各回路部品を表すブロックを線で繋ぐ操作により生成されてもよい。また、高抽象度モデルは、例えば、当該ブロック線図モデルから自動生成されたコード（プログラム）でもよい。この場合、当該コードは、特定のプログラム言語（例えば、Ｃ言語を拡張した言語や、ＳｙｓｔｅｍＣ言語）などで記述されてもよい。

【0025】

図６の例では、各回路部品に対するソフトウェア６０１～６０４により、半導体集積回路のＣＰＵで実行されるアルゴリズムが、ＩＰ－Ａ、ＩＰ－Ｂ、及びＩＰ－Ｃを用いた処理を行う。なお、高抽象度モデルを用いて設計を行うことにより、抽象度の高い動作レベルでの設計を行うことで記述量を少なくすることができるため、設計及び検証の生産性を向上させることができる。なお、高抽象度モデルのデータは、例えば、情報処理装置１０のユーザ等により、情報処理装置１０の内部の記憶装置または外部の記憶装置に予め記憶されていてもよい。

【0026】

ステップＳ１０３の処理で、第２算出部１２は、高抽象度モデルを用いたシミュレーションにおいて各回路部品の処理を実行する際に、特性ＤＢ５０１に記録されている各回路部品の処理時間を積算（加算、合計）してもよい。そして、第２算出部１２は、高抽象度モデルを用いたシミュレーションが完了した際、積算した処理時間を示す情報を出力してもよい。これにより、例えば、ユーザは、半導体集積回路のＣＰＵで実行されるアルゴリズムが実際の半導体集積回路で実行される場合の処理時間を把握することができる。そのため、例えば、情報処理装置１０のユーザは、特定のアルゴリズムが半導体集積回路のＣＰＵで実行される場合の所要時間が、特定の条件（要件、制約）を満たすか否かを適切に確認できる。

【0027】

この場合、第２算出部１２は、例えば、高抽象度モデルを用いたシミュレーションでの第１回路部品の処理の際（例えば、当該処理の開始時または終了時）に、特性ＤＢ５０１に記録されている第１回路部品の処理時間を、累積処理時間を算出するための変数Ｔに加算して記録してもよい。なお、変数Ｔの初期値は０でもよい。そして、第２算出部１２は、例えば、高抽象度モデルを用いたシミュレーションでの第２回路部品の処理の際に、特性ＤＢ５０１に記録されている第２回路部品の処理時間を変数Ｔに加算して記録してもよい。

【0028】

これにより、例えば、高抽象度モデルを用いたシミュレーションにおいて、特定のＩＰコアを用いる処理が半導体集積回路のＣＰＵで実行される場合、当該処理に対する所要時間Ｔ_１は以下の式（１）のように算出される。
Ｔ_１＝ Ｌ_１＋Ｌ_２＋Ｌ_３＋Ｌ_４ ・・・（１）

【0029】

ここで、Ｌ_１は半導体集積回路のＣＰＵでの処理に要する時間である。Ｌ_２はＣＰＵから当該ＩＰコアまでのバスでの転送遅延である。Ｌ_３は当該ＩＰコアでの処理に要する時間である。Ｌ_４は当該ＩＰコアからＣＰＵまでのバスでの転送遅延である。なお、Ｌ_１、Ｌ_２、Ｌ_３、及びＬ_４は、低抽象度モデルを用いて第１算出部１１により算出された処理時間である。この場合、例えば、ＣＰＵでアルゴリズムＡを実行し、ＣＰＵからＩＰ－Ａへデータを転送し、ＩＰ－Ａでの処理を実行し、ＩＰ－ＡからＣＰＵへ処理結果のデータを転送する場合、図５の例では、Ｔ_１は、処理時間Ａ、処理時間Ｃ、処理時間Ｆ、処理時間Ｉの合計値となる。

【0030】

また、第２算出部１２は、各回路部品の処理時間に基づいて算出した、特定のアルゴリズムが半導体集積回路のＣＰＵで実行される場合の所要時間が、特定の条件を満たすか否かを判定してもよい。この場合、当該特定の条件を示す情報は、情報処理装置１０のユーザにより予め指定（設定）されていてもよい。

【0031】

ＳＷ Ｆｉｒｓｔコンセプトにおいては複数ＬＳＩを含む大規模システムのアプリケーションソフトウェアの開発に主眼が置かれる。そのため、ハードウェアやハードウェア制御ソフトウェアは高位レベルで簡略にモデリングし、高抽象度モデルを用いてシミュレーションを出来る限り高速化するアプローチが取られる場合がある。高抽象度モデルでは各回路部品の処理時間が簡略化もしくは省略されている。そのため、各回路部品の処理時間に応じた制約のあるシステムを開発する場合、高抽象度モデルを用いたシミュレーションの結果が不適切なものとなる場合がある。例えば、ＣＰＵにおける特定のアルゴリズムの処理に要する時間、ＣＰＵからＩＰ－Ａまでのバスでの転送遅延、ＩＰ－Ａでの処理に要する時間、及びＩＰ－ＡからＣＰＵまでのバスでの転送遅延の合計時間が、特定の時間（例えば、特定の制御の周期）未満である必要があるという制約を有するシステムが考えられる。この場合、高抽象度モデルを用いたシミュレーションでは、当該制約を満たしているか否かに関わりなく、論理的に正しいならば、システムが正常に動作する結果となる。しかしながら、低抽象度モデルを用いたシミュレーションでは、当該制約を満たせていない場合、システムが誤動作する結果となる。

【0032】

例えば、設計（開発）の上流工程では、シミュレーションの所要時間が短い高抽象度モデルを用い、下流工程では精度が高い低抽象度モデルを用いることが考えられる。この場合、例えば、アプリケーションソフトウェア開発工程よりも後工程の低抽象度モデルを用いた開発工程等に至ってから特性問題が発覚するリスクがある。一方、本開示の技術によれば、高抽象度の高速シミュレーションにおいて、従来は低抽象度の低速シミュレーションでしか確認できなかった特性問題の確認が可能となる。

【0033】

（実施形態２）
実施形態１では、予め処理時間を算出した後、高抽象度モデルを用いたシミュレーションを行う例について説明した。実施形態２では、高抽象度モデルを用いたシミュレーションを行っている間に、当該シミュレーションにて処理時間を用いる処理を行う際に処理時間を算出する例について説明する。実施形態２では、実施形態１と比較して、例えば、情報処理装置１０の処理負荷を低減できる場合がある。

【0034】

図７を参照し、本実施形態に係る情報処理装置１０の処理について説明する。図７は、本実施形態に係る情報処理装置１０の処理の一例を示すフローチャートである。なお、図７の処理は、例えば、情報処理装置１０のユーザの操作等に応答して実行されてもよい。

【0035】

ステップＳ２０１において、第２算出部１２は、高抽象度モデルと、ユーザが指定したアルゴリズムと、に基づいて、各回路部品を含むシステム（半導体集積回路）のシミュレーションを開始する。

【0036】

第２算出部１２は、実行中のシミュレーションにおいて、特定の回路部品を用いた処理を行うことを検知する（ステップＳ２０２）。ここで、第２算出部１２は、例えば、半導体集積回路のＣＰＵで実行されるアルゴリズムにて、任意のＩＰコア（ＩＰ－Ａ、ＩＰ－Ｂ、またはＩＰ－Ｃ）を用いた処理を行うことを検知してもよい。この場合、第２算出部１２は、例えば、半導体集積回路のＣＰＵで実行されるアルゴリズムにて、任意のＩＰコアに対する高抽象度モデルのＡＰＩ（Application Programming Interface）関数が呼び出されたことを検知してもよい。

【0037】

続いて、第２算出部１２は、検知した特定の回路部品を用いた処理を行う際に、特性ＤＢ５０１に記録されている当該特定の回路部品の処理時間が有効であるか否かを判定する（ステップＳ２０３）。ここで、第２算出部１２は、当該特定の回路部品の処理時間が第１算出部１１により算出された日時が、当該特定の回路部品の低抽象度モデルの作成日時よりも新しい場合に、当該特定の回路部品の処理時間が有効であると判定してもよい。この場合、第１算出部１１は、特性ＤＢ５０１において、特性ＩＤに対応付けて、当該特定の回路部品の処理時間が第１算出部１１により算出された日時を記録させてもよい。また、低抽象度モデルの作成日時は、例えば、ＲＴＬの回路データのファイルのメタデータとして記録されていてもよい。

【0038】

当該特定の回路部品の処理時間が有効である場合（ステップＳ２０３でＹＥＳ）、ステップＳ２０６の処理に進む。一方、当該特定の回路部品の処理時間が有効でない場合（ステップＳ２０３でＮＯ）、第１算出部１１は、当該特定の回路部品の低抽象度モデルと、ユーザが指定したアルゴリズムと、に基づいて、当該特定の回路部品の処理時間を算出する（ステップＳ２０４）。

【0039】

続いて、第１算出部１１は、算出した当該特定の回路部品の処理時間を特性ＤＢ５０１に記録する（ステップＳ２０５）。これにより、例えば、当該特定の回路部品の設計変更または仕様変更があった場合でも、当該特定の回路部品の処理時間を適切に更新できる。

【0040】

続いて、第２算出部１２は、特性ＤＢ５０１に記録されている当該特定の回路部品の処理時間を用いて、シミュレーションを進行する（ステップＳ２０６）。ここで、第２算出部１２は、図３のステップＳ１０３の処理と同様に、各回路部品の処理時間に基づいて、高抽象度モデルを用いたシミュレーションでの各回路部品の処理に要する時間を調整してもよい。また、第２算出部１２は、各回路部品の処理時間に基づいて算出した、特定のアルゴリズムが半導体集積回路のＣＰＵで実行される場合の所要時間が、所定の要件（制約）を満たすか否かを算出してもよい。

【0041】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

【符号の説明】

【0042】

１０ 情報処理装置
１１ 第１算出部
１２ 第２算出部
１３ 低抽象度モデル記録部
１４ 高抽象度モデル記録部
１５ ユーザアルゴリズム記録部
５０１ 特性ＤＢ（データベース）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】