特開 2024-72439 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024072439

(43)【公開日】2024-05-28

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   G01K 7/01 20060101AFI20240521BHJP

   H01L 21/82 20060101ALI20240521BHJP

   H01L 21/822 20060101ALI20240521BHJP

【ＦＩ】

G01K7/01 S

H01L21/82 B

H01L27/04 M

H01L27/04 F

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022183256

(22)【出願日】2022-11-16

(71)【出願人】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】五十嵐 満彦

【テーマコード（参考）】

5F038

5F064

【Ｆターム（参考）】

5F038AV06

5F038AZ08

5F038BH16

5F038CA08

5F038DF04

5F038DF07

5F064AA04

5F064BB33

5F064CC12

5F064DD05

5F064FF12

(57)【要約】

【課題】信頼性寿命の低下を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置１は、トランジスタを備え、半導体チップにおいて、測定対象領域に近接して配置され、測定対象領域における温度に応じたリーク電流をセンサー信号ＳＳ１、ＳＳ２として出力するローカルセンサーＬｏＳと、半導体チップに配置され、ローカルセンサーＬｏＳからのセンサー信号ＳＳ１、ＳＳ２をデジタルカウント値に変換する変換回路ＬＤＣ１、ＬＤＣ２と、半導体チップにおいて、平面視で見たときに、ローカルセンサーＬｏＳと変換回路ＬＤＣ１、ＬＤＣ２との間に配置された回路ブロックＣＢ２＿１～ＣＢ３＿３とを備えている。
【選択図】図１

【特許請求の範囲】

【請求項1】

トランジスタを備え、半導体チップにおいて、測定対象領域に近接して配置され、前記測定対象領域における温度に応じた、前記トランジスタのリーク電流をセンサー信号として出力するローカルセンサーと、
前記半導体チップに配置され、前記ローカルセンサーからの前記センサー信号をデジタルカウント値に変換する変換回路と、
前記半導体チップにおいて、平面視で見たときに、前記ローカルセンサーと前記変換回路との間に配置された回路ブロックと、
を備える、半導体装置。

【請求項2】

請求項１に記載の半導体装置において、
前記測定対象領域には第１スタンダードセルが配置され、前記回路ブロックは、第２スタンダードセルによって構成された、半導体装置。

【請求項3】

請求項２に記載の半導体装置において、
前記第１スタンダードセルは、複数のセルを備え、前記ローカルセンサーは、平面視で見たとき、前記複数のセル間に埋め込まれている、半導体装置。

【請求項4】

請求項３に記載の半導体装置において、
前記第１スタンダードセルおよび前記第２スタンダードセルのそれぞれは、複数のトランジスタを備えている、半導体装置。

【請求項5】

請求項１に記載の半導体装置において、
前記ローカルセンサーは、前記トランジスタとして、ダイオード接続されたトランジスタを備え、前記リーク電流は、前記ダイオード接続されたトランジスタを介して所定の電圧との間を流れるリーク電流である、半導体装置。

【請求項6】

請求項５に記載の半導体装置において、
前記ダイオード接続されたトランジスタは、Ｐチャンネル型またはＮチャンネル型のトランジスタである、半導体装置。

【請求項7】

請求項１に記載の半導体装置において、
前記半導体チップには、前記半導体チップにおける平均温度に応じたセンサー信号を出力するグローバルセンサーが配置され、前記グローバルセンサーによって測定された前記平均温度が、デジタル値として出力される、半導体装置。

【請求項8】

請求項７に記載の半導体装置において、
前記ローカルセンサーは、平面視で見たときに、前記半導体チップにおいて互いに異なる領域に配置された複数のローカルセンサーを備えている、半導体装置。

【請求項9】

請求項２に記載の半導体装置において、
前記第１スタンダードセルは、境界が物理的に分離されていない２つのセルを備え、前記２つのセル間に、前記センサー信号を取り出すドレイン電極が配置されている、半導体装置。

【請求項10】

請求項２に記載の半導体装置において、
前記第２スタンダードセルは、複数のクロック信号に従って動作する複数の第２スタンダードセルを備え、
前記第１スタンダードセルは、前記複数のクロック信号を生成する複数の第１スタンダードセルを備え、前記複数の第１スタンダードセルのうちの一部に近接して、前記ローカルセンサーが配置されている、半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関し、例えば３次元の半導体プロセスによって製造された半導体装置に関する。

【背景技術】

【0002】

半導体装置に対する動作速度、動作時間等の顧客要求は、近年、ますます高くなっており、半導体装置の信頼性を担保する設計が厳しくなっている。また、３次元の半導体プロセスを採用することで、半導体装置の微細化が進んでおり、信頼性を担保する設計がより厳しくなっている。

【0003】

３次元の半導体プロセスの一例として、ＦｉｎＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）プロセスがある。ＦｉｎＦＥＴは、所謂プレーナー型のＦＥＴと比べて、それが動作することで生じる自己発熱の発熱量が増大する。微細化にともなって、この自己発熱の発熱量が増大し、半導体装置の信頼性寿命が低下することが危惧されている。

【0004】

半導体装置の信頼性寿命として、摩耗故障を予測する技術が、特許文献１に記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１７－１１８４１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明者は、半導体装置の信頼性寿命が低下するのを防ぐために、ＦＥＴの自己発熱を高精度に測定することを検討した。

【0007】

半導体装置を構成する半導体チップに、温度センサーを形成し、半導体チップの温度を測定することが知られている。この場合、温度センサーは、グローバルな温度センサーであり、半導体チップの平均温度を測定することになる。グローバルな温度センサーでは、半導体チップにおける局所的な領域の温度が、ＦｉｎＦＥＴの自己発熱によって上昇しても、その温度上昇を高精度に測定することは困難であるという課題がある。

【0008】

半導体チップ内のトランジスタレベルの局所的な領域の温度を測定するためには、温度センサーを局所的な領域の近傍に配置することが必要となる。温度センサーの構成としては、ＦＥＴのしきい値を測定するもの（Ｖｔ測定型）、Ｐ型半導体領域とＮ型半導体領域の間の接続領域（ＰＮジャンクション）を流れる電流を測定するもの（ＰＮ＿Ｊｕｎｃｔｉｏｎ型）、ケルビン抵抗を利用するもの、複数のバイポーラトランジスを利用するもの(ＰＴＡＴ電流型)等が存在する。

【0009】

Ｖｔ測定型およびＰＮ＿Ｊｕｎｃｔｉｏｎ型では、電流―電圧カーブを予め求め、測定した値を、電流―電圧カーブによって変換することが必要となる。そのため、これらを半導体チップに実装するのは現実的ではない。また、ＰＴＡＴ電流型は、複数のバイポーラトランジスタを必要とするため、温度センサーの占有面積が大きくなる。

【0010】

ケルビン抵抗を利用するものは、占有面積を小さくすることが可能であり、局所的な領域に近接して配置することが可能である。しかしながら、ケルビン抵抗の両端間の微小電位差を測定することが必要であるため、ノイズの影響を受け易い。

【0011】

すなわち、前記したような構成は、半導体チップ内のトランジスタレベルの局所的な領域の温度を測定するのに適していないという課題がある。

【0012】

自己発熱が大きい局所的な領域は、その平均電力密度が高いＦｉｎＦＥＴが配置されている領域に該当する。すなわち、そのオン／オフの繰り返しが早いまたは／および流れる電流が大きいＦｉｎＦＥＴが配置されている領域が、自己発熱の大きい領域に該当する。このような平均電力密度が高いＦｉｎＦＥＴを用いている回路ブロックは、高活性化率で負荷容量が大きなクロックバッファまたは／およびクロックインバータが該当するものと想定される。

【0013】

回路ブロックは、例えば複数のスタンダードセルを組み合わせて構成することができる。この場合、半導体装置の設計においては、通常、回路ブロックを配置するレイアウト設計の後で、回路ブロックへクロック信号を供給するクロック信号のレイアウト設計が行われる。そのため、高活性化率で負荷容量が大きなクロックバッファまたは／およびクロックインバータは、クロック信号のレイアウト設計が終了した後で判明することになる。判明した後で、占有面積の大きな温度センサーを、追加して配置することは困難であり、追加の温度センサーを配置するために、回路ブロックを配置するレイアウト設計から再度実施することが要求されることも考えられる。

【0014】

特許文献１には、自己発熱を高精度に測定することは示されていないし、局所的な領域の温度を測定することも示されていない。さらに、前記した課題も、特許文献１には記載されていない。

【課題を解決するための手段】

【0015】

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。

【0016】

すなわち、半導体装置は、トランジスタを備え、半導体チップにおいて、測定対象領域に近接して配置され、測定対象領域における温度に応じたリーク電流をセンサー信号として出力するローカルセンサーと、半導体チップに配置され、ローカルセンサーからのセンサー信号をデジタルカウント値に変換する変換回路と、半導体チップにおいて、平面視で見たときに、ローカルセンサーと変換回路との間に配置された回路ブロックとを備えている。

【0017】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【発明の効果】

【0018】

一実施の形態によれば、信頼性寿命の低下を抑制することが可能な半導体装置を提供することが可能となる。また、一実施の形態によれば、ＦｉｎＦＥＴの自己発熱を高精度に測定することが可能な半導体装置を提供することが可能となる。

【図面の簡単な説明】

【0019】

【図1】実施の形態１に係る半導体装置の構成を示すブロック図である。

【図2】（Ａ）および（Ｂ）は、実施の形態１に係るローカルセンサーおよび変換回路を説明するための図である。

【図3】実施の形態１に係るローカルセンサーと変換回路の分離配置を説明するための図である。

【図4】実施の形態１の変形例に係るローカルセンサーおよび変換回路の構成を示す回路図である。

【図5】（Ａ）～（Ｃ）は、実施の形態２に係る半導体装置を説明するための図である。

【図6】実施の形態３に係るスタンダードセルの構成を示す平面図である。

【図7】実施の形態４に係るスタンダードセルの構成を示す平面図である。

【図8】ＦｉｎＦＥＴの構造を示す模式的な斜視図である。

【発明を実施するための形態】

【0020】

以下、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。

【0021】

また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0022】

以下で説明する複数の実施の形態では、ＦｉｎＦＥＴプロセスによって製造された半導体装置を例にして説明する。そのため、実施の形態を説明する前に、先ず、ＦｉｎＦＥＴの構造を説明しておく。図８は、ＦｉｎＦＥＴの構造を示す模式的な斜視図である。図８において、Ｓｕｂは半導体チップの基板を示している。基板Ｓｕｂは、例えばシリコン（Ｓｉ）領域とシリコン領域の主面上に形成された酸化膜（図示せず）とを備えている。基板Ｓｕｂの主面上に、半導体領域（例えばシリコン）Ｓｉが立体的に配置され、この半導体領域Ｓｉの一部分を覆うように、ＦｉｎＦＥＴのゲート電極Ｇが配置されている。ゲート電極Ｇの両側に突出している半導体領域（Ｆｉｎ）が、ＦｉｎＦＥＴのドレイン領域およびソース領域として機能し、ドレイン電極Ｄおよびソース電極Ｓに接続される。

【0023】

半導体チップには、このようなＦｉｎＦＥＴと、その他の素子とによって構成された回路ブロックが、複数配置され、所定の機能を達成する半導体装置が構成されている。

【0024】

（実施の形態１）
＜半導体装置の構成＞
図１は、実施の形態１に係る半導体装置の構成を示すブロック図である。図１において、１は半導体装置を示している。図１は、半導体装置１を構成する半導体チップを、その主面上方から見たときの平面図である。

【0025】

半導体チップには、多数の回路ブロックが配置されているが、図面が複雑になるのを避けるために、図１には、一部の回路ブロックＣＢ１＿１～ＣＢ３＿３のみが示されている。なお、図１では省略されているが、回路ブロックＣＢ１＿１～ＣＢ３＿３間は、信号の送受信が可能となるように、互いに信号配線によって接続されている。

【0026】

特に制限されないが、回路ブロックＣＢ１＿２、ＣＢ２＿２、ＣＢ１＿３およびＣＢ２＿３は、クロック信号に同期して動作する。すなわち、回路ブロックＣＢ１＿２は、クロック信号ＣＫ１＿１、ＣＫ２＿１に同期して動作し、回路ブロックＣＢ２＿２は、クロック信号ＣＫ１＿２、ＣＫ２＿２に同期して動作する。同様に、回路ブロックＣＢ１＿３は、クロック信号ＣＫ３＿１、ＣＫ４＿１に同期して動作し、回路ブロックＣＢ２＿３は、クロック信号ＣＫ３＿２、ＣＫ４＿２に同期して動作する。

【0027】

クロック信号ＣＫ１＿１～ＣＫ４＿１およびＣＫ１＿２～ＣＫ４＿２は、クロック発生回路ＣＫＧおよびクロックインバータＣＫＩ１～ＣＫＩ４によって形成される。すなわち、クロック発生回路ＣＫＧがマスタクロック信号ＣＫｍを発生する。マスタクロック信号ＣＫｍは、クロックインバータＣＫＩ１によって反転され、クロック信号ＣＫ１＿１、ＣＫ１＿２として回路ブロックＣＢ１＿２、ＣＢ２＿２に供給される。また、クロックインバータＣＫＩ１からのクロック信号ＣＫ１は、クロックインバータＣＫＩ２に供給される。クロックインバータＣＫＩ２は、クロック信号ＣＫ１を反転し、クロック信号ＣＫ２＿１、ＣＫ２＿２として、回路ブロックＣＢ１＿２、ＣＢ２＿２に供給する。

【0028】

同様に、クロックインバータＣＫＩ２からのクロック信号ＣＫ２は、クロックインバータＣＫＩ３に供給される。クロックインバータＣＫＩ３は、クロック信号ＣＫ２を反転し、クロック信号ＣＫ３＿１、ＣＫ３＿２として、回路ブロックＣＢ１＿３、ＣＢ２＿３に供給する。さらに、クロックインバータＣＫＩ３からのクロック信号ＣＫ３は、クロックインバータＣＫＩ４に供給される。クロックインバータＣＫＩ４は、クロック信号ＣＫ３を反転し、クロック信号ＣＫ４＿１、ＣＫ４＿２として、回路ブロックＣＢ１＿３、ＣＢ２＿３に供給する。

【0029】

図１では、マスタクロック信号ＣＫｍが、クロックインバータＣＫＩ１～ＣＫＩ４の順に供給される例を示したが、これに限定されるものではない。すなわち、例えば、マスタクロック信号ＣＫｍが、クロックインバータＣＫＩ１～ＣＫＩ４の全て、あるいは一部に、並列的に供給されるようにしてもよい。

【0030】

図１では、クロックインバータＣＫＩ１～ＣＫＩ４が、インバータＩＶ１～ＩＶ４を備えているものを例として示しているが、これに限定されるものではない。すなわち、クロックインバータＣＫＩ１～ＣＫＩ４の全て、あるいは一部は、供給されたクロック信号をバッファして出力するクロックバッファであってもよい。インバータＩＶ１～ＩＶ４は、複数のＦｉｎＦＥＴによって構成されている。例えば、インバータＩＶ１は、電源電圧と接地電圧との間に直列接続されたＰチャンネル型ＦｉｎＦＥＴ（以下、Ｐ型トランジスタとも称する）とＮチャンネル型ＦｉｎＦＥＴ（以下、Ｎ型トランジスタとも称する）を備えている。クロックバッファは、例えば入出力が直列接続された２個のインバータを備えている。

【0031】

図１において、ＬｏＳは温度センサーを示している。温度センサーＬｏＳは、クロックインバータＣＫＩ１、ＣＫＩ３の近傍に配置されている。図１を参照して、より具体的に述べると、温度センサーＬｏＳは、クロックインバータＣＫＩ１、ＣＫＩ３に隣接して配置されている。温度センサーＬｏＳは、隣接したクロックインバータＣＫＩ１、ＣＫＩ３が配置されている局所的な領域の温度を測定し、測定した温度に応じたセンサー信号ＳＳ１、ＳＳ２を出力する。

【0032】

図１において、ＧＳは、半導体チップの温度を測定する温度センサーである。温度センサーＧＳは、半導体チップの全体における平均温度に応じたデジタル値のセンサー信号ＧＳＬを出力する。温度センサーＧＳは、半導体チップ全体の平均温度に応じたセンサー信号ＧＳＬを出力するため、グローバル温度センサー（グローバルセンサー）とも見なすことができる。これに対して、温度センサーＬｏＳは、隣接した局所的な領域の温度に応じたセンサー信号ＳＳ１、ＳＳ２を出力するため、ローカル温度センサー（ローカルセンサー）とも見なすことができる。以下では、温度センサーＬｏＳをローカルセンサーと称し、温度センサーＧＳをグローバルセンサーとも称する。

【0033】

ローカルセンサーＬｏＳから出力されたセンサー信号ＳＳ１、ＳＳ２は、クロックインバータＣＫＩ１、ＣＫＩ３およびローカルセンサーＬｏＳから離れて配置された変換回路ＬＤＣ１、ＬＤＣ２に供給される。図１を例にして述べると、平面視で見たときに、クロックインバータＣＫＩ１、ＣＫＩ３およびローカルセンサーＬｏＳと、変換回路ＬＤＣ１、ＬＤＣ２との間には、２つの回路ブロック（例えば、ＣＢ２＿１とＣＢ３＿１、ＣＢ２＿２とＣＢ３＿２）が配置されており、これらの間は、平面視で見たときに離間されている。勿論、これらに間に配置される回路ブロックの数は、２個に限定されず、１個あるいは３個以上であってもよい。

【0034】

変換回路ＬＤＣ１およびＬＤＣ２は、センサー信号ＳＳ１、ＳＳ２をデジタルカウント信号Ｃｎｔ１、Ｃｎｔ２に変換し、処理回路ＰＢに供給する。グローバル温度センサーＧＳから出力されているセンサー信号ＧＳＬも、処理回路ＰＢに供給される。処理回路ＰＢは、特に制限されないが、デジタルカウント信号Ｃｎｔ１または／およびＣｎｔ２を処理して、ローカル温度情報ＬｏＴを生成し、半導体装置１の外部に出力する。同様に、処理回路ＰＢは、特に制限されないが、センサー信号ＧＳＬを処理して、グローバル温度情報ＧＴを生成し、半導体装置１の外部に出力する。

【0035】

半導体装置１の外部では、グローバル温度情報ＧＴおよびローカル温度情報ＬｏＴを用いて、半導体装置１が設置されている環境の温度を制御する。これにより、半導体装置の信頼性寿命の低下を抑制することが可能となる。

【0036】

クロックインバータ（あるいはクロックバッファ）を構成するＦｉｎＦＥＴは、供給されるクロック信号に従って動作するため、高活性化率である。また、回路ブロック等を駆動するため、クロックインバータ（クロックバッファ）を構成するＦｉｎＦＥＴの負荷容量は大きい。そのため、半導体チップにおいて、クロックインバータ（クロックバッファ）が配置されている領域が、自己発熱が大きい局所的な領域に該当することになる。

【0037】

実施の形態１に係る半導体装置１においては、クロックインバータ（クロックバッファ）が配置された領域に近接した領域にローカルセンサーＬｏＳが配置される。すなわち、図１では、クロックインバータＣＫＩ１およびＣＫＩ３に隣接して、ローカルセンサーＬｏＳが配置されている。その結果、自己発熱の大きな局所的な領域の温度を、ローカル温度情報ＬｏＴとして出力することが可能である。

【0038】

また、変換回路ＬＤＣ１、ＬＤＣ２は、ローカルセンサーＬｏＳから離れた領域に配置されている。すなわち、平面視で見たときに占有面積が大きくなる変換回路ＬＤＣ１、ＬＤＣ２は、ローカルセンサーＬｏＳから物理的に分離され、半導体チップにおいて、平面視で見たときに余裕のある領域に配置することが可能である。

【0039】

グローバル温度情報ＧＴによって、半導体チップの平均温度を把握することは可能であるが、ＦｉｎＦＥＴの自己発熱による局所的な領域の温度の変化は、グローバル温度情報ＧＴでは把握することが困難である。実施の形態１によれば、ローカルセンサーＬｏＳによって、局所的な領域の温度の変化が高精度に測定され、ローカル温度情報ＬｏＴとして出力される。このローカル温度情報ＬｏＴを用いることにより、自己発熱による局所的な領域の温度の変化に応じて、半導体装置１の例えば外部環境の温度を制御することにより、半導体装置の信頼性寿命の低下を抑制することが可能となる。また、ローカルセンサーＬｏＳのみが、局所的な領域の近傍に配置されるため、ローカルの温度を測定する回路の専有面積が大きくなるのを抑制することが可能である。

【0040】

＜ローカルセンサーおよび変換回路＞
次に、実施の形態１に係るローカルセンサーおよび変換回路の構成例を説明する。図２は、実施の形態１に係るローカルセンサーおよび変換回路を説明するための図である。ここで、図２（Ａ）は、ローカルセンサーおよび変換回路の構成を示す回路図である。ローカルセンサーおよび変換回路は、図１に示したように、半導体チップにおいて分離して配置されているが、図２（Ａ）では、その構成を示すために一体で、描かれている。また、図２（Ｂ）は、ローカルセンサーおよび変換回路の動作を説明するための特性図である。図１に示した変換回路ＬＤＣ１とＬＤＣ２は、同じ構成であるため、ここでは変換回路ＬＤＣ１を例にして説明する。

【0041】

図２（Ａ）において、ＭＰ１～ＭＰｎは、Ｐ型トランジスタを示し、ＭＮ１およびＭＮ２は、Ｎ型トランジスタを示している。特に制限されないが、Ｐ型トランジスタＭＰ１～ＭＰｎおよびＮ型トランジスタＭＮ１、ＭＮ２は、図８に示したようなＦｉｎＦＥＴによって構成されている。

【0042】

Ｐ型トランジスタＭＰ１～ＭＰｎのそれぞれは、ゲート電極とソース領域が、電源電圧Ｖｄに接続され、ドレイン領域が、ノードｎ０に接続されている。すなわち、ｎ個（１～ｎ）のＰ型トランジスタＭＰのそれぞれが、ダイオード接続され、電源電圧Ｖｄとノードｎ０との間で並列接続されている。Ｎ型トランジスタＭＮ１およびＭＮ２のソース領域は、接地電圧Ｖｓに接続され、ドレイン領域は、ノードｎ０に接続されている。すなわち、Ｎ型トランジスタＭＮ１およびＭＮ２のソース・ドレイン経路が、ノードｎ０と接地電圧Ｖｓとの間で並列接続されている。

【0043】

ノードｎ０は、比較回路ＣＰの正入力端子（＋）に接続されている。比較回路ＣＰの負入力端子（－）には、所定の基準電圧Ｖｒｆが供給されている。比較回路ＣＰは、ノードｎ０の電圧と基準電圧Ｖｒｆとを比較し、比較の結果に従った電圧をノードｎ１に出力する。ノードｎ１からノードｎｎの間には、図２（Ａ）に示すように、複数のインバータＩＶＬ１～ＩＶＬｎが直列接続されている。なお、特に制限されないが、インバータＩＶＬ２の入出力間には、フィードバック用の小型のインバータＩＶｆが接続されている。ノードｎｎから、変換回路ＬＤＣ１の出力信号であるデジタルカウント信号Ｃｎｔ１が出力される。また、ノードｎｎは、Ｎ型トランジスタＭＮ２のゲート電極に接続されている。

【0044】

Ｎ型トランジスタＭＮ１のゲート電極には、リセット信号ＲＳＴが供給される。このリセット信号ＲＳＴは、特に制限されないが、図１に示した処理回路ＰＢが、ローカル温度を測定する前にハイレベルに変化させ、ローカル温度を測定する際には、ロウレベルに変化させる。

【0045】

リセット信号ＲＳＴがロウレベルとされることにより、Ｎ型トランジスタＭＮ２がオフのとき、並列接続されたＰ型トランジスタＭＰ１～ＭＰｎを介して、電源電圧Ｖｄからリーク電流が流れる。図２（Ａ）では、Ｐ型トランジスタＭＰ１を流れるリーク電流が、符号ｌｄで示されている。リーク電流ｌｄが流れることにより、ノードｎ０に付随する寄生容量が充電（または放電）され、ノードｎ０の電圧が基準電圧Ｖｒｆに到達するまでの時間が、リーク電流の値に従って変化することになる。その結果、比較回路ＣＰの出力電圧が変化するタイミングが変化することになる。

【0046】

Ｎ型トランジスタＭＮ２、Ｐ型トランジスタＭＰ１～ＭＰｎによって実質的にインバータが構成されている。このインバータには、インバータＩＶＬｎの出力がフィードバックされているため、このインバータとインバータＩＶＬ１～ＩＶＬｎとによって、リングオシレータが構成されていることになる。比較回路ＣＰの出力電圧の変化するタイミングが変わることにより、リングオシレータの発振周波数が変化することになる。

【0047】

並列接続されたＰ型トランジスタＭＰ１～ＭＰｎを流れるリーク電流ｌｄは、Ｐ型トランジスタＭＰ１～ＭＰｎが配置されている領域の温度に依存して変化する。したがって、Ｐ型トランジスタＭＰ１～ＭＰｎが配置されている領域の温度に依存して、デジタルカウント信号Ｃｎｔ１の周波数（カウント値）が変化することになる。

【0048】

図２（Ｂ）には、リーク電流と、デジタルカウント信号Ｃｎｔ１の周波数と、Ｐ型トランジスタＭＰ１～ＭＰｎが配置されている領域の温度との関係が示されている。すなわち、図２（Ｂ）において、横軸はリーク電流を示し、縦軸は周波数を示している。Ｐ型トランジスタＭＰ１～ＭＰｎが配置されている領域の温度が、２５度（Ｃ）、８５度、１２５度と変化すると、図２（Ｂ）に示すように、リーク電流が増加し、周波数も高くなる。すなわち、温度の上昇に伴って、直線的に周波数が高くなる。

【0049】

図２（Ａ）に示した構成においては、並列接続されたＰ型トランジスタＭＰ１～ＭＰｎによって、ローカルセンサーＬｏＳが構成され、Ｎ型トランジスタＭＮ１、ＭＮ２、比較回路ＣＰおよびインバータＩＶＬ１～ＩＶＬｎ、ＩＶｆによって、変換回路ＬＤＣ１が構成され、半導体チップにおいて分離して、配置される。なお、並列接続されたＰ型トランジスタＭＰ１～ＭＰｎは、温度を測定するセンサートランジスタと見なすことができる。

【0050】

＜＜ローカルセンサーおよび変換回路の分離配置＞＞
次に、ローカルセンサーと変換回路の半導体チップにおける分離配置を説明する。図３は、実施の形態１に係るローカルセンサーと変換回路の分離配置を説明するための図である。

【0051】

クロックインバータＣＫＩ１が配置されている領域、すなわちＦｉｎＦＥＴの自己発熱によって局所的に温度が変化する測定対象領域に近接して、ローカルセンサーＬｏＳを構成するＰ型トランジスタＭＰ１、ＭＰ２が配置されている。測定対象領域およびローカルセンサーＬｏＳが配置された領域から離れた領域に、変換回路ＬＤＣ１が配置されている。変換回路ＬＤＣ１を構成するＮ型トランジスタＭＮ１、ＭＮ２のドレイン領域と、Ｐ型トランジスタＭＰ１、ＭＰ２のドレイン領域との間を電気的に接続する信号配線ＳＳ１＿Ｌが、平面視で見たときに、回路ブロック間、例えば図１では、回路ブロックＣＢ２＿１、ＣＢ３＿１とＣＢ２＿２、ＣＢ３＿２間に配置されている。ここでは、信号配線ＳＳ１＿Ｌが、平面視で見たときに、回路ブロック間に配置されている例を述べたが、これに限定されるものではない。例えば信号配線ＳＳ１＿Ｌは、平面視で見たときに、回路ブロックと重なっていてもよい。

【0052】

この信号配線ＳＳ１＿Ｌによって、センサー信号ＳＳ１が、ローカルセンサーＬｏＳから変換回路ＬＤＣ１に伝達する。より具体的に述べると、信号配線ＳＳ１＿Ｌを、温度に依存したリーク電流が流れることになる。変換回路ＬＤＣ１は、リーク電流によってノードｎ０の電圧が基準電圧Ｖｒｆに到達するまでの時間をデジタルカウント信号Ｃｎｔ１の周波数に変換している。すなわち、変換回路ＬＤＣ１は、リーク電流の積分値をデジタルカウント信号Ｃｎｔ１の周波数に変換している。

【0053】

信号配線ＳＳ１＿Ｌの近くには回路ブロックが配置されているため、回路ブロックから信号配線ＳＳ１＿Ｌへのクロストーク等によって、ノイズｎｚが信号配線ＳＳ１＿Ｌに伝わることが考えられる。この場合でも、リーク電流による寄生容量の充電時間に比べて、ノイズｎｚの時間が短いため、ノイズｎｚによる悪影響は軽微である。また、ノイズｎｚの電圧が上下に変化する場合、この変化に合わせてリーク電流も上下に変化するが、積分値としては、リーク電流の上下の変化はキャンセルされることになり、悪影響は軽微である。

【0054】

図１では、４個のクロックインバータのうち、２個のクロックインバータＣＫＩ１、ＣＫＩ３についてのみ、隣接してローカルセンサーＬｏＳを配置する例を示したが、これに限定されるものではない。例えば、４個のクロックインバータＣＫＩ１～ＣＫＩ４のそれぞれにおける自己発熱が大きいと考えられる場合には、クロックインバータＣＫＩ１～ＣＫＩ４のそれぞれに隣接して、ローカルセンサーＬｏＳを配置するようにしてもよい。

【0055】

また、図１では、ローカルセンサーＬｏＳと変換回路とを一対一で配置する例を示したが、これに限定されるものではない。例えば、変換回路ＬＤＣ１に選択回路を設け、この選択回路によってセンサー信号ＳＳ１とＳＳ２のうちの１つを選択し、選択されたセンサー信号をデジタルカウント信号に変換するようにしてもよい。

【0056】

＜変形例＞
図４は、実施の形態１の変形例に係るローカルセンサーおよび変換回路の構成を示す回路図である。図４は、図３に類似している。主な相違点は、ローカルセンサーＬｏＳを構成するトランジスタと変換回路とが変更されていることである。

【0057】

すなわち、ローカルセンサーＬｏＳを構成するトランジスタは、Ｐ型トランジスタからＮ型トランジスタＭＮ３、ＭＮ４に変更されている。Ｎ型トランジスタＭＮ３、ＭＮ４は、ダイオード接続となるように、ゲート電極とソース領域とが接続されている。また、Ｎ型トランジスタＭＮ３、ＭＮ４のソース領域は接地電圧Ｖｓに接続され、それぞれのドレイン領域は信号配線ＳＳ１＿Ｌを介して変換回路ＬＤＣＬ＿Ｍに接続されている。

【0058】

変換回路ＬＤＣＬ＿Ｍの構成は、センサートランジスタとしてＮ型トランジスタが用いられているため、図３に示した構成から変更されている。例えば、図３に示したＮ型トランジスタＭＮ１、ＭＮ２の代わりにＰ型トランジスタが用いられ、当該Ｐ型トランジスタのソース・ドレイン経路は、ノードｎ０(図３)と電源電圧Ｖｄとの間に接続されている。これにより、測定対象領域の温度に従って、センサートランジスタＭＮ３、ＭＮ４を流れるリーク電流に応じた周波数のデジタルカウント信号Ｃｎｔ１が、変換回路ＬＤＣＬ＿Ｍから出力される。

【0059】

図３および図４では、センサートランジスタとして２個のトランジスタを用いた例を示したが、これに限定されるものではない。例えば、センサートランジスタは、１個または３個以上であってもよい。

【0060】

（実施の形態２）
実施の形態２では、半導体チップに配置される回路ブロック等を、１個または複数のスタンダードセルを組み合わせ構成する場合を説明する。なお、後の図面で示すが、スタンダードセルは、複数のＰ型トランジスタおよびＮ型トランジスタを備えている。

【0061】

実施の形態２においても、半導体装置は図１に示した構成を備えているものとして説明する。この場合、特に制限されないが、図１に示した回路ブロックＣＢ１＿１～ＣＢ３＿３、クロック発生回路ＣＫＧおよびクロックインバータＣＫＩ１～ＣＫＩ４は、スタンダードセルまたは複数のスタンダードセルを組み合わせることで構成されている。勿論、変換回路ＬＤＣ１、ＬＤＣ２、処理回路ＰＢおよびグローバルセンサーＧＳも、複数のスタンダードセルによって構成してもよい。

【0062】

図５は、実施の形態２に係る半導体装置を説明するための図である。図５には、図１に示したクロックインバータＣＫＩ１とローカルセンサーＬｏＳに相当する部分（ＣＫＩ１＋ＬｏＳ）が示されている。ここで、図５（Ａ）および（Ｂ）は、２個のスタンダードセルによって構成されたクロックインバータＣＫＩ１の構成を示し、図５（Ｃ）は、半導体チップの主面上から見たときの平面図である。

【0063】

クロックインバータＣＫＩ１は、図５（Ａ）に示されているように、平面視で見たときに互いに近接して配置された２個のスタンダードセルＳｄｓ＿ｌ、Ｓｄｓ＿ｒを組み合わせることで構成されている。スタンダードセルＳｄｓ＿ｌ、Ｓｄｓ＿ｒにおいては、それぞれに配置されているＰ型トランジスタおよびＮ型トランジスタによってインバータＩＶ１＿ｌ、ＩＶ１＿ｒが構成されている。この２つのインバータＩＶ１＿ｌ、ＩＶ１＿ｒによって、図１に示したインバータＩＶ１が構成されている。

【0064】

ローカルセンサーＬｏＳは、スタンダードセルＳｄｓ＿ｌおよびＳｄｓ＿ｒと隣接して配置されるように、平面視で見たときに、スタンダードセルＳｄｓ＿ｌとＳｄｓ＿ｒとの間に埋め込まれている。すなわち、ローカルセンサーＬｏＳを構成するセンサートランジスタＭＰ１、ＭＰ２が、スタンダードセルＳｄｓ＿１とＳｄｓ＿ｒとの間に配置されている。センサートランジスタＭＰ１、ＭＰ２のドレイン領域が、図５（Ａ）に示されているように、信号配線ＳＳ１＿Ｌを介して変換回路ＬＤＣ１に接続されている。

【0065】

特に制限されないが、図５（Ｂ）に示されているように、インバータＩＶ１＿ｌとＩＶ１＿ｒは並列接続されている。すなわち、２つのインバータＩＶ１＿ｌとＩＶ１＿ｒの入力が共通に接続され、出力も共通にノードｎ０に接続されている。

【0066】

図５（Ｃ）において、符号ＩＶ１＿ｌの領域は、インバータＩＶ１＿ｌを構成するＰ型トランジスタ（ＭＰ）およびＮ型トランジスタ（ＭＮ）が配置されている領域を示し、符号ＩＶ１＿ｒの領域は、インバータＩＶ１＿ｒを構成するＰ型トランジスタ（ＭＰ）およびＮ型トランジスタ（ＭＮ）が配置されている領域を示している。また、図５（Ｃ）において、Ｇは、Ｐ型トランジスタおよびＮ型トランジスタのゲート電極を示している。図８で説明したように、ゲート電極は、半導体領域Ｓｉ＿ｎ、Ｓｉ＿ｐの一部分を覆うように配置されている。図５（Ｃ）では図示していないが、ゲート電極Ｇから突出したＦｉｎ領域に、ソース領域およびドレイン領域を取り出すためのソース電極およびドレイン電極が配置されている。なお、半導体領域Ｓｉ＿ｎ、Ｓｉ＿ｐは、図５（Ｃ）では横方向に延在して配置されている。

【0067】

実施の形態２においては、図５（Ｃ）に示すように、平面視で見たときに、センサートランジスタＭＰ１、ＭＰ２のゲート電極ＭＰ１＿Ｇ、ＭＰ２＿Ｇが、インバータＩＶ１＿ｌおよびＩＶ１＿ｒを構成するトランジスタの間に配置されている。このゲート電極ＭＰ１＿Ｇ、ＭＰ２＿Ｇも、半導体領域Ｓｉ＿ｎ、Ｓｉ＿ｐの一部分を覆うように配置されている。また、ゲート電極ＭＰ１＿Ｇ、ＭＰ２＿ＧとインバータＩＶ１＿ｌおよびＩＶ１＿ｒを構成するトランジスタのうち、ゲート電極ＭＰ１＿Ｇ、ＭＰ２＿Ｇに隣接したトランジスタのゲート電極Ｇとの間であって、半導体領域Ｓｉ＿ｎ上には、ソース電極Ｓが配置され、半導体領域Ｓｉ＿ｎに接続されている。さらに、ゲート電極ＭＰ１＿ＧとＭＰ２＿２との間であって、半導体領域Ｓｉ＿ｎ上には、ドレイン電極Ｄが配置され、半導体領域Ｓｉ＿ｎに接続されている。

【0068】

図５（Ｃ）に示すように、センサートランジスタのゲート電極ＭＰ１＿Ｇ、ＭＰ２＿Ｇは、それぞれ対応するソース電極Ｓに接続され、センサートランジスタのドレイン電極Ｄは、図５（Ａ）および（Ｂ）に示した信号配線ＳＳ１＿Ｌに接続されている。

【0069】

これにより、インバータＩＶ１＿ｌ、ＩＶ１＿ｒを構成するＰ型トランジスタおよびＮ型トランジスタの自己発熱により変化する温度が、センサートランジスタのリーク電流によって測定される。

【0070】

なお、図５（Ｃ）では、特に制限されないが、ゲート電極ＭＰ１＿Ｇ、ＭＰ２＿Ｇとゲート電極ＭＰ１＿Ｇ、ＭＰ２＿Ｇに隣接したトランジスタのゲート電極Ｇとの間であって、半導体領域Ｓｉ＿ｐ上には、ソース電極Ｓは配置されていない。また、ゲート電極ＭＰ１＿ＧとＭＰ２＿Ｇとの間であって、半導体領域Ｓｉ＿ｐ上には、ドレイン電極Ｄも配置されていない。しかしながら、半導体領域Ｓｉ＿ｐ上にもソース電極Ｓおよびドレイン電極Ｄを配置して、半導体領域Ｓｉ＿ｐに接続するようにしてもよい。実施の形態１の変形例で述べたように、Ｎ型トランジスタをセンサートランジスタとして用いる場合には、半導体領域Ｓｉ＿ｐ上に配置されたソース電極Ｓを対応するゲート電極に接続し、ドレイン電極Ｄを信号配線ＳＳ１＿Ｌに接続すればよい。

【0071】

図５（Ｃ）に示したように、センサートランジスタとして用いるＰ型トランジスタＭＰ１、ＭＰ２は、ドレイン領域が共有される。そのため、センサートランジスタとしては、少なくとも２個のトランジスタを用いることになる。

【0072】

なお、スタンダードセルＳｄｓ＿ｌおよびＳｄｓ＿ｒをセルと見なしたき、セルＳｄｓ＿ｌとＳｄｓ＿ｒとを備えた第１スタンダードセルが、測定対象領域に配置され、セル間にローカルセンサーが埋め込まれていると見なすことができる。このように見なした場合、回路ブロックＣＢ１＿１～ＣＢ３＿３は、第２スタンダードセルによって構成されていると見なすことができる。

【0073】

（実施の形態３）
実施の形態２では、測定対象領域に配置されたスタンダードセル間にローカルセンサーを配置する例を示したが、実施の形態３では、スタンダードセルにローカルセンサーを埋め込む例を説明する。すなわち、ローカルセンサーを１つのスタンダードセルが備えていることになる。

【0074】

図６は、実施の形態３に係るスタンダードセルの構成を示す平面図である。図６において、Ｓｄｓは、スタンダードセルを示している。また、図６において、Ｇは、Ｐ型トランジスタ（ＭＰ）およびＮ型トランジスタのゲート電極を示し、Ｓは、Ｐ型トランジスタ（ＭＰ）およびＮ型トランジスタのソース電極を示し、Ｄは、Ｐ型トランジスタ（ＭＰ）およびＮ型トランジスタのドレイン電極を示している。Ｓｉ＿ｎ、Ｓｉ＿ｐは、半導体領域を示し、図６では、横方向に延在している。図８で説明したように、ゲート電極は、半導体領域Ｓｉ＿ｐ、Ｓｉ＿ｎの一部分を覆うように配置され、ゲート電極Ｇの両側に配置されたソース電極Ｓおよびドレイン電極Ｄは、半導体領域Ｓｉ＿ｐ、Ｓｉ＿ｎ上に配置され、接続されている。ゲート電極Ｇ、ソース電極Ｓおよびドレイン電極Ｄを備えた複数のＰ型トランジスタおよびＮ型トランジスタによって、所定の回路、例えば図１等で説明したクロックインバータＣＫＩ１が構成される。

【0075】

図６では、センサートランジスタを構成するＰ型トランジスタＭＰ１、ＭＰ２またはＮ型トランジスタＭＮ３、ＭＮ４が、スタンダードセルＳｄｓに埋め込まれている。図６には、センサートランジスタとして用いることができるＰ型トランジスタとＮ型トランジスタの両方が示されているが、ここでは、Ｐ型トランジスタＭＰ１、ＭＰ２をセンサートランジスタとして用いる場合を例にして説明する。

【0076】

Ｐ型トランジスタＭＰ１、ＭＰ２のゲート電極ＭＰ１＿Ｇ、ＭＰ２＿Ｇは、図６に示すように、半導体領域Ｓｉ＿ｎ上であって、Ｐ型トランジスタのソース電極Ｓ間に配置されている。また、Ｐ型トランジスタＭＰ１、ＭＰ２の共通のドレイン電極Ｄが、ゲート電極ＭＰ１＿Ｇ、ＭＰ２＿Ｇ間に配置されている。この共通ドレイン電極Ｄは、コンタクトＣＮＴによって配線ＣＮＴ＿ＬＤに接続され、配線ＣＮＴ＿ＬＤが、例えば図１に示した信号配線ＳＳ１＿Ｌを介して、変換回路ＬＤＣ１に接続されている。この場合、配線ＣＮＴ＿ＬＤ、コンタクトＣＮＴまたは共通ドレイン電極Ｄを、ローカルセンサーＬｏＳの端子と見なすことができる。

【0077】

ゲート電極ＭＰ１＿Ｇ、ＭＰ２＿Ｇは、配線ＣＮＴ＿ＬＳおよびコンタクトＣＮＴによって隣接したソース電極Ｓに接続されている。このソース電極Ｓには、例えば電源電圧Ｖｄが供給される。これにより、スタンダードセルＳｄｓにおける温度に従ったリーク電流がローカルセンサーＬｏＳの端子を流れ、変換回路ＬＤＣ１からスタンダードセルＬｄｓの温度に従ったデジタルカウント信号が出力される。

【0078】

実施の形態１の変形例で説明したように、Ｎ型トランジスタＭＮ３、ＭＮ４をセンサートランジスタとして用いる場合には、図６に示すように、半導体領域Ｓｉ＿ｐ上に配置されたＮ型トランジスタＭＮ３、ＭＮ４のゲート電極ＭＮ３＿Ｇ、ＭＮ４＿Ｇを隣接するソース電極Ｓに接続する。また、Ｎ型トランジスタＭＮ３、ＭＮ４の共通ドレイン電極Ｄを配線ＣＮＴ＿ＬＤに接続し、配線ＣＮＴ＿ＬＤをローカルセンサーＬｏＳの端子として変換回路ＬＤＣ１に接続する。

【0079】

なお、センサートランジスタのソース電極Ｓは、隣接するトランジスタのソース電極と兼用である。

【0080】

例えば、図１に示した半導体装置１を設計する場合、回路ブロックＣＢ１＿１～ＣＢ３＿３を初期配置し、その後、クロックインバータＣＫＩ１～ＣＫＩ４等を配置し、さらにその後、クロックインバータＣＫＩ１～ＣＫＩ４から出力されるクロック信号を対応する回路ブロックに供給するように、自動配置配線で信号配線を配置・接続する。スタンダードセルを用いてクロックインバータＣＫＩ１～ＣＫＩ４を構成する場合、これらのクロックインバータのうち、自己発熱を注視したい領域に配置するクロックインバータは、ローカルセンサーＬｏＳを備えたスタンダードセルによって構成し、他のクロックインバータは、ローカルセンサーを備えていないスタンダードセルによって構成する。この場合、スタンダードセルにおけるローカルセンサーＬｏＳの端子が、変換回路ＬＤＣ１に接続されるように、自動配置配線によって信号配線の配置・接続を行う。

【0081】

変換回路と分離したローカルセンサーＬｏＳを備えたスタンダードセルを用いることで、クロックインバータの占有面積が大きくなるのを抑制することが可能である。また、自動配置配線等の技術によって、分離されている変換回路とローカルセンサーＬｏＳとを接続することが可能であるため、半導体装置の設計が、ローカルセンサーＬｏＳを備えたスタンダードセルを用いることにより煩雑になるのを防ぐことが可能である。

【0082】

（実施の形態４）
実施の形態４では、平面視で見たときに、物理的に隣接して配置されるスタンダードセル間にローカルセンサーＬｏＳを構成するスタンダードセルを配置する例を説明する。ここでは、隣接して配置されるスタンダードセル（セル）間が、物理的には分離されず、電気的に分離された例を説明する。

【0083】

図７は、実施の形態４に係るスタンダードセルの構成を示す平面図である。図７は図６に類似しているので、主に相違点を説明する。図６には、ローカルセンサーＬｏＳを備えた１個のスタンダードセルが示されていたが、図７には、２個のスタンダードセルＳｄｓ＿ｌ、Ｓｄｓ＿ｒと、ローカルセンサーＬｏＳを構成する１個のカスタムのスタンダードセルＳｄｓ＿Ｓが示されている。スタンダードセルＳｄｓ＿Ｓは、ローカル温度を測定するセルであるため、センサーセルと見なすことができる。

【0084】

＜カスタムのスタンダードセルＳｄｓ＿Ｓが配置されていない状態＞
説明を容易にするために、スタンダードセルＳｄｓ＿ｌおよびＳｄｓ＿ｒによって、図５（Ｂ）に示したインバータＩＶ１＿ｌおよびＩＶ１＿ｒが構成されているものとする。ローカルセンサーＬｏＳを配置しない場合、スタンダードセルＳｄｓ＿Ｓは形成されない。スタンダードセルＳｄｓ＿Ｓが形成されていない状態では、ゲート電極ＭＰ１＿ＧとＭＰ２＿Ｇ間に配置されているドレイン電極Ｄおよびゲート電極ＭＮ３＿ＧとＭＮ４＿Ｇ間に配置されているドレイン電極Ｄは、形成されない。また、コンタクトＣＮＴおよび配線ＣＮＴ＿ＬＳ、ＣＮＴ＿ＬＤも形成されない。この場合、ゲート電極ＭＰ１＿Ｇ、ＭＰ２＿Ｇ、ＭＮ３＿ＧおよびＭＮ４＿Ｇは、ダミートランジスタのゲート電極として機能する。これらのダミートランジスタのゲート電極に、ダミートランジスタがオフ状態となるような電圧を印加する。これにより、半導体領域Ｓｉ＿ｎ、Ｓｉ＿ｐは、スタンダードセルＳｄｓ＿ｌとＳｄｓ＿ｒとの間で共用されていても、スタンダードセルＳｄｓ＿ｌとＳｄｓ＿ｒとの間は電気的に分離されることになる。

【0085】

＜スタンダードセルＳｄｓ＿Ｓの形成＞
実施の形態４においては、図７に示すように、ゲート電極ＭＰ１＿ＧとＭＰ２＿Ｇとの間に、ドレイン電極Ｄが形成され、半導体領域Ｓｉ＿ｎに接続されている。また、コンタクトＣＮＴによって、ゲート電極ＭＰ１＿Ｇ、ＭＰ２＿Ｇと、対応するソース電極Ｓとの間が配線ＣＮＴ＿ＬＳによって接続され、ゲート電極ＭＰ１＿ＧとＭＰ２＿Ｇ間に配置されているドレイン電極Ｄが、コンタクトＣＮＴによって、配線ＣＮＴ＿ＬＤに接続される。これにより、ゲート電極ＭＰ１＿Ｇ、ＭＰ２＿Ｇを備えたＰ型トランジスタＭＰ１、ＭＰ２を有するスタンダードセルＳｄｓ＿Ｓが形成される。

【0086】

配線ＣＮＴ＿ＬＤは、ローカルセンサーＬｏＳの端子として、例えば図３に示したように、信号配線ＳＳ１＿Ｌによって変換回路ＬＤＣ１に接続される。変換回路ＬＤＣ１からは、スタンダードセルＳｄｓ＿ｌ、Ｓｄｓ＿ｒに形成されているＰ型トランジスタおよびＮ型トランジスタの自己発熱による温度に応じたデジタルカウント信号Ｃｎｔ１が出力されることになる。

【0087】

図７では、ゲート電極ＭＮ３＿ＧとＭＮ４＿Ｇ間との間にも、ドレイン電極Ｄが、配置され、半導体領域Ｓｉ＿ｐに接続されている。また、ゲート電極ＭＮ３＿Ｇ、ＭＮ４＿Ｇおよびドレイン電極Ｄは、対応する配線ＣＮＴ＿ＬＳおよびＣＮＴ＿ＬＤに接続されている。実施の形態１の変形例で示したように、Ｎ型トランジスタをセンサートランジスタとして用いる場合には、ゲート電極ＭＮ３＿ＧとＭＮ４＿Ｇとの間に配置されたドレイン電極Ｄに接続された配線ＣＴＮ＿ＬＤを、ローカルセンサーＬｏＳの端子として用いればよい。

【0088】

図７では、Ｐ型トランジスタとＮ型トランジスタのそれぞれを、センサートランジスタとして用いることが可能なスタンダードセルＳｄｓ＿Ｓを示したが、これに限定されるものではない。例えば、Ｐ型トランジスタのみをセンサートランジスタとして用いる場合には、ゲート電極ＭＮ３＿ＧとＭＮ４＿Ｇとの間に、ドレイン電極Ｄを形成しなくてもよいし、配線ＣＮＴ＿ＬＳ、ＣＮＴ＿ＬＤを形成しなくてもよい。この場合には、ゲート電極ＭＮ３＿ＧおよびＭＮ４＿Ｇを、ゲート電極とするダミートランジスタが、オフ状態となるようにすればよい。

【0089】

図７では、物理的に分離されていないスタンダードセルにローカルセンサーを設ける（埋め込む）例を示したが、これに限定されるものではない。１つのスタンダードセルとして、ローカルセンサーを埋め込んだスタンダードセルを用意することで、スタンダードセルを用いた半導体装置の設計において、配線の容易性を向上させることが可能であるとともに、局所的な領域での温度の変化を高精度に測定することが可能である。

【0090】

スタンダードセルを用いて、クロックインバータＣＫＩ１等を構成する場合、平面視で見たときのクロックインバータＣＫＩ１の占有面積は、スタンダードセルの最小サイズの３～２５倍となる。これに対して、２個のセンサートランジスタによって構成されたローカルセンサーＬｏＳの占有面積は、スタンダードセルの最小サイズの１～２倍で済む。したがって、ローカルセンサーＬｏＳを配置するようにしても、それによる占有面積の増加を抑制することが可能である。なお、変換回路の占有面積は、スタンダードセルの最小サイズの４４０倍程度となるが、変換回路は、ローカルセンサーＬｏＳとは分離して、任意の領域に配置することが可能である。すなわち、変換回路は、余裕のある領域に配置することが可能である。

【0091】

図１において、クロックインバータＣＫＩ１～ＣＫＩ４のそれぞれを、第１スタンダードセルで構成し、回路ブロックＣＢ１＿１～ＣＢ３＿３を第２スタンダードセルによって構成した場合、図１は、複数の第１スタンダードセルのうちの一部の第１スタンダードセルに近接してローカルセンサーが配置されているものを示していると見なすことができる。

【0092】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【符号の説明】

【0093】

１ 半導体装置
ＣＢ１＿１～ＣＢ３＿３ 回路ブロック
ＣＫＧ クロック発生回路
ＣＫＩ１～ＣＫＩ４ クロックインバータ
ＧＳ グローバルセンサー
ＩＶ１～ＩＶ４ インバータ
ＬＤＣ１、ＬＤＣ２ 変換回路
ＬｏＳ ローカルセンサー
ＳＳ１、ＳＳ２ センサー信号
ＰＢ 処理回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】