知財求人 - 知財ポータルサイト「IP Force」
特開2024-72552薄膜回路基板、電子部品実装用パッケージ、および電子モジュール
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024072552
(43)【公開日】2024-05-28
(54)【発明の名称】薄膜回路基板、電子部品実装用パッケージ、および電子モジュール
(51)【国際特許分類】
H01P 3/02 20060101AFI20240521BHJP
H01L 25/04 20230101ALI20240521BHJP
【ＦＩ】
H01P3/02 200
H01L25/04 Z
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2022183430
(22)【出願日】2022-11-16
(71)【出願人】
【識別番号】000006633
【氏名又は名称】京セラ株式会社
(72)【発明者】
【氏名】高谷 茂典
(72)【発明者】
【氏名】前田 彬裕
(57)【要約】
【課題】 信号の伝送において信号電力の損失を低減可能な薄膜回路基板を提供すること。
【解決手段】 薄膜回路基板は、基部と、基部の上面の第１領域に位置する第１接地導体と、基部の上面の第２領域に位置する第２接地導体と、基部の下面に位置する下面接地導体と、第１信号導体と、を備える。基部は、下面と、第１側面を有する側面と、第１貫通孔と、を有する。第１貫通孔は、第１領域に位置する。第１信号導体は、第１接地導体と第２接地導体の間に位置している。第１信号導体は、第１電極部と、第１電極部と離れて位置する第２電極部と、第１電極部と接続する第１線路部と、第２電極部と接続する第２線路部と、を有する。基部は、第１電極部と第２電極部との間に位置する第１開口部を有する。第１接地導体は、第１ビア導体を有する。第１ビア導体は、第１貫通孔内に位置している。側面視において、第１ビア導体は、第１開口部と重なって位置している。
【選択図】 図１
【解決手段】 薄膜回路基板は、基部と、基部の上面の第１領域に位置する第１接地導体と、基部の上面の第２領域に位置する第２接地導体と、基部の下面に位置する下面接地導体と、第１信号導体と、を備える。基部は、下面と、第１側面を有する側面と、第１貫通孔と、を有する。第１貫通孔は、第１領域に位置する。第１信号導体は、第１接地導体と第２接地導体の間に位置している。第１信号導体は、第１電極部と、第１電極部と離れて位置する第２電極部と、第１電極部と接続する第１線路部と、第２電極部と接続する第２線路部と、を有する。基部は、第１電極部と第２電極部との間に位置する第１開口部を有する。第１接地導体は、第１ビア導体を有する。第１ビア導体は、第１貫通孔内に位置している。側面視において、第１ビア導体は、第１開口部と重なって位置している。
【選択図】 図１
【特許請求の範囲】
【請求項1】
第１領域および該第１領域と離れて位置する第２領域を有する上面と、該上面の反対側に位置する下面と、前記上面と前記下面を接続する側面と、前記第１領域に位置するとともに前記上面から前記下面にかけて貫通する第１貫通孔と、を有する基部と、
前記第１領域に位置する第１接地導体と、
前記第２領域に位置する第２接地導体と、
前記下面に位置する下面接地導体と、
前記上面において、前記第１接地導体と前記第２接地導体の間に位置する第１信号導体と、を備え、
前記側面は、第１側面を有し、
前記第１信号導体は、第１電極部と、前記第１電極部と離れて位置する第２電極部と、前記第１電極部に接続されて前記第１側面から遠ざかるように延びる第１線路部と、前記第２電極部に接続されて前記第１側面に近づくように延びる第２線路部と、を有し、
前記基部は、前記第１電極部と前記第２電極部との間に位置する第１開口部を更に有しており、
前記第１接地導体は、前記第１貫通孔内に位置し前記第１接地導体と前記下面接地導体を電気的に接続する第１ビア導体を有し、
前記第１線路部が延びる方向を第１方向とし、第１方向と交差する方向を第２方向としたとき、
前記第２方向からの側面視において、前記第１ビア導体は、前記第１開口部と重なって位置している、薄膜回路基板。
前記第１領域に位置する第１接地導体と、
前記第２領域に位置する第２接地導体と、
前記下面に位置する下面接地導体と、
前記上面において、前記第１接地導体と前記第２接地導体の間に位置する第１信号導体と、を備え、
前記側面は、第１側面を有し、
前記第１信号導体は、第１電極部と、前記第１電極部と離れて位置する第２電極部と、前記第１電極部に接続されて前記第１側面から遠ざかるように延びる第１線路部と、前記第２電極部に接続されて前記第１側面に近づくように延びる第２線路部と、を有し、
前記基部は、前記第１電極部と前記第２電極部との間に位置する第１開口部を更に有しており、
前記第１接地導体は、前記第１貫通孔内に位置し前記第１接地導体と前記下面接地導体を電気的に接続する第１ビア導体を有し、
前記第１線路部が延びる方向を第１方向とし、第１方向と交差する方向を第２方向としたとき、
前記第２方向からの側面視において、前記第１ビア導体は、前記第１開口部と重なって位置している、薄膜回路基板。
【請求項2】
前記基部は、前記第２領域に位置するとともに前記上面から前記下面にかけて貫通する第２貫通孔を更に有し、
前記第２接地導体は、前記第２貫通孔内に位置し前記第２接地導体と前記下面接地導体を電気的に接続する第２ビア導体を有し、
前記第２方向からの側面視において、前記第２ビア導体は、前記第１開口部と重なって位置している、請求項１に記載の薄膜回路基板。
前記第２接地導体は、前記第２貫通孔内に位置し前記第２接地導体と前記下面接地導体を電気的に接続する第２ビア導体を有し、
前記第２方向からの側面視において、前記第２ビア導体は、前記第１開口部と重なって位置している、請求項１に記載の薄膜回路基板。
【請求項3】
前記基部は、前記第１領域に位置するとともに前記上面から前記下面にかけて貫通する１つ又は複数の第３貫通孔を更に有し、
前記第１接地導体は、前記第３貫通孔内に位置し前記第１接地導体と前記下面接地導体を電気的に接続する第３ビア導体を有し、
前記第３貫通孔は、前記第１線路部と間を空けるとともに、前記第１線路部と並んで位置し、
前記第１貫通孔の平面視における面積は、前記第３貫通孔の平面視における面積よりも大きい、請求項２に記載の薄膜回路基板。
前記第１接地導体は、前記第３貫通孔内に位置し前記第１接地導体と前記下面接地導体を電気的に接続する第３ビア導体を有し、
前記第３貫通孔は、前記第１線路部と間を空けるとともに、前記第１線路部と並んで位置し、
前記第１貫通孔の平面視における面積は、前記第３貫通孔の平面視における面積よりも大きい、請求項２に記載の薄膜回路基板。
【請求項4】
前記基部は、前記第２領域に位置するとともに前記上面から前記下面にかけて貫通する１つ又は複数の第４貫通孔を更に有し、
前記第２接地導体は、前記第４貫通孔内に位置し前記第２接地導体と前記下面接地導体を電気的に接続する第４ビア導体を有し、
前記第４貫通孔は、前記第１線路部と間を空けて前記第１線路部と並んで位置するとともに、前記第２方向において前記第１線路部を挟んで前記第３貫通孔の反対側に位置し、
前記第２貫通孔の平面視における面積は、前記第４貫通孔の平面視における面積よりも大きい、請求項３に記載の薄膜回路基板。
前記第２接地導体は、前記第４貫通孔内に位置し前記第２接地導体と前記下面接地導体を電気的に接続する第４ビア導体を有し、
前記第４貫通孔は、前記第１線路部と間を空けて前記第１線路部と並んで位置するとともに、前記第２方向において前記第１線路部を挟んで前記第３貫通孔の反対側に位置し、
前記第２貫通孔の平面視における面積は、前記第４貫通孔の平面視における面積よりも大きい、請求項３に記載の薄膜回路基板。
【請求項5】
前記上面に位置し、前記第１接地導体と前記第２接地導体の間に位置するとともに前記第１信号導体と間を空けて位置する第２信号導体を更に備え、
前記第２信号導体は、
第３電極部と、
前記第３電極部と離れて位置する第４電極部と、
前記第３電極部に接続されて前記第１側面から遠ざかるように延びる第３線路部と、
前記第４電極部に接続されて前記第１側面に近づくように延びる第４線路部と、を有し、
前記基部は、前記第３電極部と前記第４電極部との間に位置する第２開口部を更に有している、請求項１に記載の薄膜回路基板。
前記第２信号導体は、
第３電極部と、
前記第３電極部と離れて位置する第４電極部と、
前記第３電極部に接続されて前記第１側面から遠ざかるように延びる第３線路部と、
前記第４電極部に接続されて前記第１側面に近づくように延びる第４線路部と、を有し、
前記基部は、前記第３電極部と前記第４電極部との間に位置する第２開口部を更に有している、請求項１に記載の薄膜回路基板。
【請求項6】
前記上面に位置する第３接地導体および第２信号導体を更に備え、
前記上面は、前記第２方向において前記第１領域を挟んで前記第２領域と反対側に位置する第３領域を有し、
前記第３接地導体は、前記第３領域に位置し、
前記第２信号導体は、
前記上面において、前記第１接地導体と前記第３接地導体の間に位置するとともに、
第３電極部と、前記第３電極部と離れて位置する第４電極部と、前記第３電極部に接続されて前記第３電極部から遠ざかるように延びる第３線路部と、前記第４電極部に接続されて前記第３線路部が延びる方向と反対側に延びる第４線路部と、を有し、
前記基部は、前記第３電極部と前記第４電極部との間に位置する第２開口部と、前記第１領域に位置するとともに前記上面から前記下面にかけて貫通する１つ又は複数の第５貫通孔と、を更に有し、
前記第１接地導体は、前記第５貫通孔内に位置し前記第３接地導体と前記下面接地導体を電気的に接続する第５ビア導体を有し、
前記第５貫通孔は、前記第１方向において、前記第１貫通孔と間を空けて前記第１貫通孔と並んで位置し、
前記第１貫通孔は、前記第２方向において、前記第１開口部と前記第２開口部の間に位置しており、
前記第１貫通孔の平面視における面積は、前記第５貫通孔の平面視における面積よりも大きい、請求項１に記載の薄膜回路基板。
前記上面は、前記第２方向において前記第１領域を挟んで前記第２領域と反対側に位置する第３領域を有し、
前記第３接地導体は、前記第３領域に位置し、
前記第２信号導体は、
前記上面において、前記第１接地導体と前記第３接地導体の間に位置するとともに、
第３電極部と、前記第３電極部と離れて位置する第４電極部と、前記第３電極部に接続されて前記第３電極部から遠ざかるように延びる第３線路部と、前記第４電極部に接続されて前記第３線路部が延びる方向と反対側に延びる第４線路部と、を有し、
前記基部は、前記第３電極部と前記第４電極部との間に位置する第２開口部と、前記第１領域に位置するとともに前記上面から前記下面にかけて貫通する１つ又は複数の第５貫通孔と、を更に有し、
前記第１接地導体は、前記第５貫通孔内に位置し前記第３接地導体と前記下面接地導体を電気的に接続する第５ビア導体を有し、
前記第５貫通孔は、前記第１方向において、前記第１貫通孔と間を空けて前記第１貫通孔と並んで位置し、
前記第１貫通孔は、前記第２方向において、前記第１開口部と前記第２開口部の間に位置しており、
前記第１貫通孔の平面視における面積は、前記第５貫通孔の平面視における面積よりも大きい、請求項１に記載の薄膜回路基板。
【請求項7】
前記上面に位置する第３接地導体および第２信号導体を更に備え、
前記上面は、前記第２方向において前記第１領域を挟んで前記第２領域と反対側に位置する第３領域を有し、
前記第３接地導体は、前記第３領域に位置し、
前記第２信号導体は、
前記上面において、前記第１接地導体と前記第３接地導体の間に位置するとともに、
第３電極部と、前記第３電極部と離れて位置する第４電極部と、前記第３電極部に接続されて前記第１側面から遠ざかるように延びる第３線路部と、前記第４電極部に接続されて前記第１側面に近づくように延びる第４線路部と、を有し、
前記基部は、前記第３電極部と前記第４電極部との間に位置する第２開口部と、前記第１領域に位置するとともに前記上面から前記下面にかけて貫通する１つ又は複数の第５貫通孔と、を更に有し、
前記第１接地導体は、前記第５貫通孔内に位置し前記第３接地導体と前記下面接地導体を電気的に接続する第５ビア導体を有し、
前記第５貫通孔は、前記第１方向において、前記第１貫通孔と間を空けて前記第１貫通孔と並んで位置し、
前記第１貫通孔は、前記第２方向において、前記第１開口部と前記第２開口部の間に位置しており、
前記第１貫通孔の平面視における面積は、前記第５貫通孔の平面視における面積よりも大きく、
前記第５貫通孔の平面視における面積は、前記第３貫通孔の平面視における面積よりも大きい、請求項３に記載の薄膜回路基板。
前記上面は、前記第２方向において前記第１領域を挟んで前記第２領域と反対側に位置する第３領域を有し、
前記第３接地導体は、前記第３領域に位置し、
前記第２信号導体は、
前記上面において、前記第１接地導体と前記第３接地導体の間に位置するとともに、
第３電極部と、前記第３電極部と離れて位置する第４電極部と、前記第３電極部に接続されて前記第１側面から遠ざかるように延びる第３線路部と、前記第４電極部に接続されて前記第１側面に近づくように延びる第４線路部と、を有し、
前記基部は、前記第３電極部と前記第４電極部との間に位置する第２開口部と、前記第１領域に位置するとともに前記上面から前記下面にかけて貫通する１つ又は複数の第５貫通孔と、を更に有し、
前記第１接地導体は、前記第５貫通孔内に位置し前記第３接地導体と前記下面接地導体を電気的に接続する第５ビア導体を有し、
前記第５貫通孔は、前記第１方向において、前記第１貫通孔と間を空けて前記第１貫通孔と並んで位置し、
前記第１貫通孔は、前記第２方向において、前記第１開口部と前記第２開口部の間に位置しており、
前記第１貫通孔の平面視における面積は、前記第５貫通孔の平面視における面積よりも大きく、
前記第５貫通孔の平面視における面積は、前記第３貫通孔の平面視における面積よりも大きい、請求項３に記載の薄膜回路基板。
【請求項8】
前記上面に垂直な断面視において、前記第１開口部は、前記下面に向かう方向に突出する曲線部を有している、請求項１に記載の薄膜回路基板。
【請求項9】
前記第１開口部は、前記上面から前記下面にかけて貫通している、請求項１に記載の薄膜回路基板。
【請求項10】
平面視において、前記下面接地導体は、前記第１開口部と間を空けて位置している、請求項１に記載の薄膜回路基板。
【請求項11】
前記第１接地導体上に位置する第１絶縁コート層を更に備え、
平面視において、前記第１絶縁コート層は、前記第１貫通孔を取り囲んで位置しているとともに、前記第１ビア導体に接している、請求項１に記載の薄膜回路基板。
平面視において、前記第１絶縁コート層は、前記第１貫通孔を取り囲んで位置しているとともに、前記第１ビア導体に接している、請求項１に記載の薄膜回路基板。
【請求項12】
前記上面において、前記第１側面に沿うとともに、前記第１接地導体および前記第２接地導体を電気的に接続する第４接地導体を更に備え、
前記第２線路部は、前記第４接地導体に接続されるとともに、第１抵抗を有している、請求項１に記載の薄膜回路基板。
前記第２線路部は、前記第４接地導体に接続されるとともに、第１抵抗を有している、請求項１に記載の薄膜回路基板。
【請求項13】
前記第４接地導体および前記下面接地導体を電気的に接続する第１側面接地導体を更に備え、
前記基部は、前記第１側面に位置するとともに前記上面から前記下面にかけて切りかかれた第１切欠き部を有しており、
前記第１側面接地導体は、前記第１切欠き部の壁面上に位置している、請求項１２に記載の薄膜回路基板。
前記基部は、前記第１側面に位置するとともに前記上面から前記下面にかけて切りかかれた第１切欠き部を有しており、
前記第１側面接地導体は、前記第１切欠き部の壁面上に位置している、請求項１２に記載の薄膜回路基板。
【請求項14】
収容部を有する箱体と、
前記収容部に収容された請求項１～１３のいずれか１つに記載の薄膜回路基板と、を備えている、電子部品実装用パッケージ。
前記収容部に収容された請求項１～１３のいずれか１つに記載の薄膜回路基板と、を備えている、電子部品実装用パッケージ。
【請求項15】
請求項１４に記載の電子部品実装用パッケージと、
前記収容部に収容された電子部品と、
前記箱体上に位置し、前記電子部品実装用パッケージの内部を覆って位置する蓋体と、を備え、
前記電子部品は、前記薄膜回路基板と電気的に接続されている、電子モジュール。
前記収容部に収容された電子部品と、
前記箱体上に位置し、前記電子部品実装用パッケージの内部を覆って位置する蓋体と、を備え、
前記電子部品は、前記薄膜回路基板と電気的に接続されている、電子モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、薄膜回路基板、電子部品実装用パッケージ、および電子モジュールに関する。
【背景技術】
【0002】
従来技術の高周波基板は、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】国際公開第２００９／１１９４４３号
【発明の概要】
【0004】
一実施形態において（１）薄膜回路基板は、基部と、第１接地導体と、第２接地導体と、下面接地導体と、第１信号導体と、を備えている。基部は、上面と、上面の反対側に位置する下面と、上面と下面を接続する側面と、第１貫通孔と、を有している。上面は、第１領域と、第１領域と離れて位置する第２領域と、を有している。第１貫通孔は、第１領域に位置するとともに上面から下面にかけて基部を貫通している。第１接地導体は、第１領域に位置している。第２接地導体は、第２領域に位置している。下面接地導体は、下面に位置している。第１信号導体は、上面において、第１接地導体と第２接地導体の間に位置している。側面は、第１側面を有している。第１信号導体は、第１電極部と、第２電極部と、第１線路部と、第２線路部と、を有している。第２電極部は、第１電極部と離れて位置している。第１線路部は、第１電極部に接続されて第１側面から遠ざかるように延びている。第２線路部は、第２電極部に接続されて第１側面に近づくように延びている。基部は、第１電極部と第２電極部との間に位置する第１開口部を更に有している。第１接地導体は、第１ビア導体を有している。第１ビア導体は、第１貫通孔内に位置し第１接地導体と下面接地導体を電気的に接続している。第１線路部が延びる方向を第１方向とし、第１方向と交差する方向を第２方向としたとき、第２方向からの側面視において、第１ビア導体は、第１開口部と重なって位置している。
【0005】
（２）上記（１）に記載の薄膜回路基板において、基部は、第２貫通孔を更に有している。第２貫通孔は、第２領域に位置するとともに上面から下面にかけて基部を貫通している。第２接地導体は、第２ビア導体を有している。第２ビア導体は、第２貫通孔内に位置し第２接地導体と下面接地導体を電気的に接続している。第２方向からの側面視において、第２ビア導体は、第１開口部と重なって位置している。
【0006】
（３）上記（１）又は（２）に記載の薄膜回路基板において、基部は、１つ又は複数の第３貫通孔を有している。１つ又は複数の第３貫通孔は、第１領域に位置するとともに上面から下面にかけて基部を貫通している。第１接地導体は、第３ビア導体を有している。第３ビア導体は、第３貫通孔内に位置し第１接地導体と下面接地導体を電気的に接続している。第３貫通孔は、第１線路部と間を空けるとともに、第１線路部と並んで位置している。第１貫通孔の平面視における面積は、第３貫通孔の平面視における面積よりも大きい。
【0007】
（４）上記（２）又は（３）に記載の薄膜回路基板において、基部は、１つ又は複数の第４貫通孔を更に有している。１つ又は複数の第４貫通孔は、第２領域に位置するとともに上面から下面にかけて基部を貫通している。第２接地導体は、第４ビア導体を有している。第４ビア導体は、第４貫通孔内に位置し第２接地導体と下面接地導体を電気的に接続
している。第４貫通孔は、第１線路部と間を空けて第１線路部と並んで位置している。また、第４貫通孔は、第２方向において第１線路部を挟んで第３貫通孔の反対側に位置している。第２貫通孔の平面視における面積は、第４貫通孔の平面視における面積よりも大きい。
している。第４貫通孔は、第１線路部と間を空けて第１線路部と並んで位置している。また、第４貫通孔は、第２方向において第１線路部を挟んで第３貫通孔の反対側に位置している。第２貫通孔の平面視における面積は、第４貫通孔の平面視における面積よりも大きい。
【0008】
（５）上記（１）～（４）に記載の薄膜回路基板は、上面に位置する第２信号導体を更に備えている。第２信号導体は、第１接地導体と第２接地導体の間に位置するとともに第１信号導体と間を空けて位置している。第２信号導体は、第３電極部と、第４電極部と、第３線路部と、第４線路部と、を有している。第４電極部は、第３電極部と離れて位置している。第３線路部は、第３電極部に接続されて第１側面から遠ざかるように延びている。第４線路部は、第４電極部に接続されて第１側面に近づくように延びている。基部は、第３電極部と第４電極部との間に位置する第２開口部を更に有している。
【0009】
（６）上記（１）～（４）に記載の薄膜回路基板は、上面に位置する第３接地導体および第２信号導体を更に備えている。上面は、第３領域を有している。第３領域は、第２方向において第１領域を挟んで第２領域と反対側に位置している。第３接地導体は、第３領域に位置している。第２信号導体は、上面において、第１接地導体と第３接地導体の間に位置している。また、第２信号導体は、第３電極部と、第４電極部と、第３線路部と、第４線路部と、を有している。第４電極部は、第３電極部と離れて位置している。第３線路部は、第３電極部に接続されて第１側面から遠ざかるように延びている。第４線路部は、第４電極部に接続されて第１側面に近づくように延びている。基部は、第２開口部と、１つ又は複数の第５貫通孔と、を更に有している。第２開口部は、第３電極部と第４電極部との間に位置している。１つ又は複数の第５貫通孔は、第１領域に位置するとともに上面から下面にかけて基部を貫通している。第１接地導体は、第５貫通孔内に位置し第３接地導体と下面接地導体を電気的に接続する第５ビア導体を有している。第５貫通孔は、第１方向において、第１貫通孔と間を空けて第１貫通孔と並んで位置している。第１貫通孔は、第２方向において、第１開口部と第２開口部の間に位置している。第１貫通孔の平面視における面積は、第５貫通孔の平面視における面積よりも大きい、請求項１に記載の薄膜回路基板。
【0010】
（７）上記（３）又は（４）に記載の薄膜回路基板は、上面に位置する第３接地導体および第２信号導体を更に備えている。上面は、第２方向において第１領域を挟んで第２領域と反対側に位置する第３領域を有している。第３接地導体は、第３領域に位置している。第２信号導体は、上面において、第１接地導体と第３接地導体の間に位置している。また、第２信号導体は、第３電極部と、第４電極部と、第３線路部と、第４線路部と、を有している。第４電極部は、第３電極部と離れて位置している。第３線路部は、第３電極部に接続されて第１側面から遠ざかるように延びている。第４線路部は、第４電極部に接続されて第１側面に近づくように延びている。基部は、第２開口部と、１つ又は複数の第５貫通孔と、を更に有している。第２開口部は、第３電極部と第４電極部との間に位置している。１つ又は複数の第５貫通孔は、第１領域に位置するとともに上面から下面にかけて基部を貫通している。第１接地導体は、第５ビア導体を有している。第５ビア導体は、第５貫通孔内に位置し第３接地導体と下面接地導体を電気的に接続している。第５貫通孔は、第１方向において、第１貫通孔と間を空けて第１貫通孔と並んで位置している。第１貫通孔は、第２方向において、第１開口部と第２開口部の間に位置している。第１貫通孔の平面視における面積は、第５貫通孔の平面視における面積よりも大きい。また、第５貫通孔の平面視における面積は、第３貫通孔の平面視における面積よりも大きい。
【0011】
（８）上記（１）～（７）に記載の薄膜回路基板において、上面に垂直な断面視において、第１開口部は、下面に向かう方向に突出する曲線部を有している。
【0012】
（９）上記（１）～（７）に記載の薄膜回路基板において、第１開口部は、上面から下面にかけて貫通している。
【0013】
（１０）上記（１）～（９）に記載の薄膜回路基板において、平面視において、下面接地導体は、第１開口部と間を空けて位置している。
【0014】
（１１）上記（１）～（１０）に記載の薄膜回路基板は、第１接地導体上に位置する第１絶縁コート層を更に備えている。平面視において、第１絶縁コート層は、第１貫通孔を取り囲んで位置しているとともに、第１ビア導体に接している。
【0015】
（１２）上記（１）～（１１）に記載の薄膜回路基板は、第４接地導体を更に備えている。第４接地導体は、上面において、第１側面に沿って位置している。また、第４接地導体は、第１接地導体および第２接地導体を電気的に接続している。第２線路部は、第４接地導体に接続されている。また、第２線路部は、第１抵抗を有している。
【0016】
（１３）上記（１２）に記載の薄膜回路基板は、第１側面接地導体を更に備えている。第１側面接地導体は、第４接地導体および下面接地導体を電気的に接続している。基部は、第１切欠き部を有している。第１切欠き部は、第１側面に位置するとともに上面から下面にかけて切りかかれている。第１側面接地導体は、第１切欠き部の壁面上に位置している。
【0017】
（１４）一実施形態において、電子部品実装用パッケージは、箱体と、上記（１）～（１３）に記載の薄膜回路基板と、を備えている。箱体は、収容部を有している。薄膜回路基板は、収容部に収容されている。
【0018】
（１５）一実施形態において、電子モジュールは、上記（１４）に記載の電子部品実装用パッケージと、電子部品と、蓋体と、を備えている。電子部品は、収容部に収容されている。蓋体は、箱体上に位置し、電子部品実装用パッケージの内部を覆って位置している。電子部品は、薄膜回路基板と電気的に接続されている。
【図面の簡単な説明】
【0019】
【図1】一実施形態に係る薄膜回路基板の斜視図である。
【図3】一実施形態に係る薄膜回路基板の平面図である。
【図7】一実施形態に係る薄膜回路基板を下から見た斜視図である。
【図8】一実施形態に係る薄膜回路基板の基部の斜視図である。
【図9】一実施形態に係る薄膜回路基板の接地導体を示す分解斜視図である。
【図10】一実施形態に係る薄膜回路基板にコンデンサを実装した斜視図である。
【図11】他の実施形態に係る薄膜回路基板を下から見た斜視図である。
【図12】更に他の実施形態に係る薄膜回路基板の斜視図である。
【図14】一実施形態に係る薄膜回路基板を備えた電子部品実装用パッケージおよび電子モジュールの断面図である。
【発明を実施するための形態】
【0020】
特許文献１に開示された技術では、誘電体基板に信号を伝送する信号線路が設けられている。信号線路の分離部には、コンデンサが実装されて、信号線路の分離端部を電気的に
接続している高周波基板が記載されている。
接続している高周波基板が記載されている。
【0021】
しかしながら、コンデンサが誘電体基板の表面に実装されるために、コンデンサの小型化、低背化が進むとコンデンサをはんだ等の導電性の接合材で接合する際に、接合材が信号線路の分離端部に跨って接続される場合があった。接合材が信号線路の分離端部に跨って接続されると、離れた信号線路の分離部同士が電気的に接続されて短絡する場合があった。
【0022】
また、信号線路の分離端部において、インピーダンスの値が低くなり、高周波の信号の伝送において損失が大きくなる場合があった。また、接合材が、信号線路の分離端部に跨って接続されない場合であっても、不要な箇所に接合材が流れ出ることで、インピーダンスの値が変動する可能性があった。
【0023】
＜薄膜回路基板の構成＞
以下、いくつかの例示的な実施形態について、図面を参照しながら説明する。なお、薄膜回路基板は、いずれの方向が上方もしくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。本開示において、第１方向とは、例えば、図面で言うｘ方向を指す。第２方向とは、例えば、図面で言うｙ方向を指す。第３方向とは、例えば、図面で言うｚ方向を指す。また、本開示においては、平面視は平面透視を含む概念である。また、本開示においては、側面視は、側面透視を含む概念である。
以下、いくつかの例示的な実施形態について、図面を参照しながら説明する。なお、薄膜回路基板は、いずれの方向が上方もしくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。本開示において、第１方向とは、例えば、図面で言うｘ方向を指す。第２方向とは、例えば、図面で言うｙ方向を指す。第３方向とは、例えば、図面で言うｚ方向を指す。また、本開示においては、平面視は平面透視を含む概念である。また、本開示においては、側面視は、側面透視を含む概念である。
【0024】
図１に示すように、薄膜回路基板１００は、基部１と、第１接地導体Ｇ１と、第２接地導体Ｇ２と、下面接地導体Ｇ５と、第１信号導体Ｓ１と、を備えている。
【0025】
図８に示すように、基部１は、上面１ａと、上面１ａの反対側に位置する下面１ｂと、上面１ａと下面１ｂを接続する側面と、第１貫通孔１１１と、を有している。基部１の材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体又は窒化珪素質焼結体等のセラミック材料や、ガラスセラミック材料などの誘電体材料を用いることができる。
【0026】
基部１は、複数の誘電体が積層された構成であっても良い。基部１は、例えば、平面視において、矩形状であり、大きさが４ｍｍ×４ｍｍ～５０ｍｍ×５０ｍｍで、厚みが０．５ｍｍ～１０ｍｍである。
【0027】
図８に示すように、上面１ａは、第１領域１１と、第１領域１１と離れて位置する第２領域１２と、を有している。下面１ｂは、上面１ａの反対側に位置している。なお、第１接地導体Ｇ１が位置する領域を、第１領域１１と言い換えることができる。また、第２接地導体Ｇ２が位置する領域を、第２領域１２と言い換えることができる。
【0028】
図８に示すように、第１貫通孔１１１は、第１領域１１に位置するとともに上面１ａから下面１ｂにかけて基部１を貫通している。第１貫通孔１１１は、基部１に対して、例えば、ブラスト加工、レーザ加工、又はドリル加工の少なくともいずれかを行うことにより作成することができる。
【0029】
【0030】
図１～図４および図８に示すように、第１接地導体Ｇ１は、第１領域１１に位置してい
る。第１接地導体Ｇ１の材料としては、例えば、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料が挙げられる。また、第１接地導体Ｇ１は、上面１ａに金属ペーストを焼結して形成されてもよいし、蒸着法又はスパッタ法などの薄膜形成技術を用いて形成されてもよい。第１接地導体Ｇ１上の一部には、例えば、後述する第１絶縁コート層２１などが位置していてもよい。
る。第１接地導体Ｇ１の材料としては、例えば、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料が挙げられる。また、第１接地導体Ｇ１は、上面１ａに金属ペーストを焼結して形成されてもよいし、蒸着法又はスパッタ法などの薄膜形成技術を用いて形成されてもよい。第１接地導体Ｇ１上の一部には、例えば、後述する第１絶縁コート層２１などが位置していてもよい。
【0031】
第２接地導体Ｇ２は、第２領域１２に位置している。第２接地導体Ｇ２の材料としては、第１接地導体Ｇ１の材料と同じであっても異なっていてもよく、例えば前述した第１接地導体Ｇ１の材料と同様の材料が挙げられる。また、第２接地導体Ｇ２は、第１接地導体Ｇ１と同様の手法によって形成されてもよい。
【0032】
図５および図７に示すように、下面接地導体Ｇ５は、下面１ｂに位置している。下面接地導体Ｇ５の材料としては、第１接地導体Ｇ１の材料と同じであっても異なっていてもよく、例えば前述した第１接地導体Ｇ１の材料と同様の材料が挙げられる。また、下面接地導体Ｇ５は、第１接地導体Ｇ１と同様の手法によって形成されてもよい。一実施形態において、下面接地導体Ｇ５は、基部１の下面１ｂの全面に位置しているが、必ずしも、下面接地導体Ｇ５は、基部１の下面１ｂの全面に位置している必要はなく、例えば、平面視において、基部１の側面の少なくとも一部と間を空けて位置していてもよい。
【0033】
図１～図４に示すように、第１信号導体Ｓ１は、上面１ａにおいて、第１接地導体Ｇ１と第２接地導体Ｇ２の間に位置している。このような構成であることによって、薄膜回路基板１００をコプレナー構造とすることができる。
【0034】
また、図１～図４に示すように、第１信号導体Ｓ１は、第１電極部Ｓ１１と、第２電極部Ｓ１２と、第１線路部Ｓ１１Ｌと、第２線路部Ｓ１２Ｌと、を有している。第２電極部Ｓ１２は、第１電極部Ｓ１１と離れて位置している。第１線路部Ｓ１１Ｌは、第１電極部Ｓ１１に接続されて第１側面１ｃから遠ざかるように延びている。第２線路部Ｓ１２Ｌは、第２電極部Ｓ１２に接続されて第１側面１ｃに近づくように延びている。本開示において、第１側面１ｃから遠ざかるように延びるとは、例えば、ｘ軸方向の正の方向に延びる、と言い換えることができる。また、本開示において、第１側面１ｃに近づくように延びるとは、例えば、ｘ軸方向の負の方向に延びる、と言い換えることができる。
【0035】
第１信号導体Ｓ１の材料としては、第１接地導体Ｇ１の材料と同じであっても異なっていてもよく、例えば前述した第１接地導体Ｇ１の材料と同様の材料が挙げられる。また、第１信号導体Ｓ１は、第１接地導体Ｇ１と同様の手法によって形成されてもよい。
【0036】
第１電極部Ｓ１１および第２電極部Ｓ１２には、例えば、コンデンサ、インダクタ、抵抗などの電子部品を接続することができる。なお、一実施形態においては、図１０に示すように、第１コンデンサ３１を電気的に接続することができる。より具体的には、第１コンデンサ３１は、第１電極３１ａと、第２電極３１ｂと、を有している。この場合、第１電極部Ｓ１１には、第１コンデンサ３１の第１電極３１ａが電気的に接続され、第２電極部Ｓ１２には、第１コンデンサ３１の第２電極３１ｂが電気的に接続される。
【0037】
第１コンデンサ３１は、例えば、平面視において、矩形状であり、大きさが０．１ｍｍ×０．１ｍｍ～２ｍｍ×４ｍｍで、高さが０．１ｍｍ～３ｍｍである。また、第１コンデンサ３１は、例えば、フォルステライト、酸化アルミニウム、ニオブ酸マグネシウム酸バリウム、およびチタン酸ネオジウム酸バリウムを含んでいる。より具体的には、第１コンデンサ３１は、積層セラミックコンデンサ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ；ＭＬＣＣ）であってもよいし、シリコンコンデンサであってもよい。
【0038】
第１電極３１ａは、第１電極部Ｓ１１に、接合材によって接続することができる。また、第２電極３１ｂは、第２電極部Ｓ１２に、接合材によって接続することができる。接合材としては、例えば、Ｓｎ－Ａｇ－Ｃｕ系はんだ、Ｓｎ－Ｚｎ－Ｂｉ系はんだ、Ｓｎ－Ｃｕ系はんだ等の周知のはんだを用いることができる。
【0039】
図１～図４に示すように、一実施形態において、第１線路部Ｓ１１Ｌおよび第２線路部Ｓ１２Ｌは、直線形状であるが、第１線路部Ｓ１１Ｌ又は第２線路部Ｓ１２Ｌの少なくともいずれか一方は、途中で湾曲した形状であってもよい。後述する、第３線路部Ｓ２３Ｌおよび第４線路部Ｓ２４Ｌについても、第３線路部Ｓ２３Ｌ又は第４線路部Ｓ２４Ｌの少なくともいずれか一方は、途中で湾曲した形状であってもよい。
【0040】
図１～図５および図８に示すように、基部１は、第１電極部Ｓ１１と第２電極部Ｓ１２との間に位置する第１開口部Ｏ１を更に有している。より具体的には、第１開口部Ｏ１は、上面１ａに開口を有する形状である。第１開口部Ｏ１は、基部１に対して、例えば、ブラスト加工、レーザ加工又はドリル加工の少なくともいずれかを用いることにより作成することができる。一実施形態において、第１開口部Ｏ１は、平面視において、角部が丸い矩形状であるが、第１開口部Ｏ１は、四角形状であってもよいし、楕円形状を含む円形状であってもよい。また、図４に示すように、一実施形態において、第１開口部Ｏ１のｙ方向における寸法Ｌ１ｙは、第１電極部Ｓ１１のｙ方向における寸法Ｌ１１よりも小さいが、第１開口部Ｏ１のｙ方向における寸法Ｌ１ｙは、第１電極部Ｓ１１のｙ方向における寸法Ｌ１１よりも大きくてもよいし、同じであってもよい。第１開口部Ｏ１のｙ方向における寸法Ｌ１ｙは、基部１に求められる強度に応じて変更することができる。
【0041】
図４に示すように、第１開口部Ｏ１は、第１電極部Ｓ１１および第２電極部Ｓ１２と間を空けて位置していてもよい。このような構成であることによって、第１開口部Ｏ１を前述した加工法により作成する場合に、第１電極部Ｓ１１および／又は第２電極部Ｓ１２が損傷する可能性を低減することができる。なお、第１開口部Ｏ１は、平面視において、第１電極部Ｓ１１又は第２電極部Ｓ１２の少なくともいずれか一方と接していてもよい。
【0042】
図１０に示すように、薄膜回路基板１００に、第１コンデンサ３１が実装される場合、第１開口部Ｏ１は、平面視において、第１コンデンサ３１の少なくとも一部と重なって位置している。言い換えると、第１開口部Ｏ１は、第１コンデンサ３１の下に位置している。第１開口部Ｏ１は、空気、樹脂材料、又は、ガラス材料等の少なくともいずれか１つの誘電体材料で満たされており、基部１よりも誘電率が低くなっている。このため、第１信号導体Ｓ１において、高周波信号を伝送する場合における特性インピーダンスを所望の値に調整することができ、第１信号導体Ｓ１に生じる信号電力の損失を低減することができる。
【0043】
また、第１開口部Ｏ１が、第１コンデンサ３１の下に位置していることによって、第１電極３１ａと第１電極部Ｓ１１を接続する接合材の量と、第２電極３１ｂと第２電極部Ｓ１２を接続する接合材の量の少なくともいずれか一方が多くなった場合であっても、余分な接合材を第１開口部Ｏ１内に留めることができるので、接合材同士が接触して電気的に短絡する可能性を低減することができる。更に、このことによって、第１電極部Ｓ１１と第２電極部Ｓ１２との間隔を小さくすることが可能となる。このため、薄膜回路基板１００とともに第１コンデンサ３１を小型化した際にも安定して第１コンデンサ３１を、第１電極部Ｓ１１および第２電極部Ｓ１２に実装することができる。
【0044】
図２および図９に示すように、第１接地導体Ｇ１は、第１ビア導体Ｇ１１を有している。第１ビア導体Ｇ１１は、第１貫通孔１１１内に位置し第１接地導体Ｇ１と下面接地導体
Ｇ５を電気的に接続している。このような構成であることによって、薄膜回路基板１００をグランデッドコプレナー構造とすることができる。このため、第１信号導体Ｓ１において、高周波信号を安定して伝送することができる。図２に示すように、一実施形態において、第１ビア導体Ｇ１１は、第１貫通孔１１１の壁面上に位置しており、いわゆるスルーホールビアとなっている。なお、スルーホールビアは、貫通ビアと言い換えることができる。
Ｇ５を電気的に接続している。このような構成であることによって、薄膜回路基板１００をグランデッドコプレナー構造とすることができる。このため、第１信号導体Ｓ１において、高周波信号を安定して伝送することができる。図２に示すように、一実施形態において、第１ビア導体Ｇ１１は、第１貫通孔１１１の壁面上に位置しており、いわゆるスルーホールビアとなっている。なお、スルーホールビアは、貫通ビアと言い換えることができる。
【0045】
第１線路部Ｓ１１Ｌが延びる方向を第１方向（言い換えるとｘ方向）とし、ｘ方向と交差する方向を第２方向（言い換えるとｙ方向）としたとき、図５に示すように、ｙ方向からの側面視において、第１ビア導体Ｇ１１は、第１開口部Ｏ１と重なって位置している。このような構成であることによって、第１開口部Ｏ１の周辺、第１電極部Ｓ１１および第２電極Ｓ１２部周辺における接地電位を強化できる。このため、第１信号導体Ｓ１において、共振が発生する可能性を低減することができる。また、第１コンデンサ３１を実装するための接合材が、第１開口部Ｏ１内に流れ込んだ場合であっても、第１信号導体Ｓ１における、特性インピーダンスが変動する可能性を低減することができる。なお、図５においては、第１貫通孔１１１および第１ビア導体Ｇ１１は透過して、点線で示してある。第１ビア導体Ｇ１１は、例えば、第１貫通孔１１１に第１接地導体Ｇ１と同一又は類似の材料を、塗布および／又は埋め込むことによって作成することができる。
【0046】
また、図５に示すように、第１開口部Ｏ１は、上面１ａに垂直な断面視（例えば、ｘｚ平面における断面視）において、矩形状であってもよい。また、第１開口部Ｏ１は、上面１ａに垂直な断面視において、下面１ｂに向かうにつれて、ｘ方向またはｙ方向における寸法が小さくなる台形状であってもよいし、階段形状であってもよい。また、第１開口部Ｏ１が後述する図１１に示すように、上面１ａから下面１ｂにかけて貫通していない場合、第１開口部Ｏ１は、底面Ｏ１ｂを有していてもよい。第１開口部Ｏ１の底面Ｏ１ｂの表面粗さは、上面１ａの表面粗さよりも大きくてもよい。なお、表面粗さは、例えば、算術平均粗さＲａで表される。算術平均粗さＲａで表される表面粗さは、例えば、ＪＩＳ Ｂ
０６０１（２００１）に準じて求めることができる。具体的には、測定対象の面に対し、レーザ式表面粗さ測定機などを適用することにより求めることができる。
０６０１（２００１）に準じて求めることができる。具体的には、測定対象の面に対し、レーザ式表面粗さ測定機などを適用することにより求めることができる。
【0047】
第１貫通孔１１１は、必ずしも第１開口部Ｏ１のｘ方向における中心点に重なって位置している必要はなく、図５に示す一実施形態のように、第１貫通孔１１１は、第１開口部Ｏ１のｘ方向における中心点からズレて位置していてもよい。一実施形態において、図５に示すように、第１貫通孔１１１の全てが、ｙ方向からの側面視において、第１開口部Ｏ１と重なって位置しているが、必ずしもその必要はなく、例えば、第１貫通孔１１１の少なくとも一部が、ｙ方向からの側面視において、第１開口部Ｏ１と重なって位置していればよい。
【0048】
また、図４に示すように、第１開口部Ｏ１の平面視における面積は、第１貫通孔１１１の平面視における面積よりも大きくてもよい。このような構成であることによって、基部１の強度を維持しつつ、インピーダンスの値の調整が求められる箇所に効果的に第１開口部Ｏ１を形成することができる。
【0049】
図８に示すように、基部１は、第２貫通孔１２２を更に有していてもよい。第２貫通孔１２２は、第２領域１２に位置するとともに上面１ａから下面１ｂにかけて基部１を貫通している。第２貫通孔１２２は、例えば、第１貫通孔１１１と同様の手法によって形成されてもよい。
【0050】
図１、図３、図４、および図９に示すように、第２接地導体Ｇ２は、第２ビア導体Ｇ２２を有していてもよい。第２ビア導体Ｇ２２は、第２貫通孔１２２内に位置し第２接地導
体Ｇ２と下面接地導体Ｇ５を電気的に接続している。ｙ方向からの側面視において、第２ビア導体Ｇ２２は、第１開口部Ｏ１と重なって位置している。このような構成であることによって、第１開口部Ｏ１の周辺における接地電位を更に強化できる。言い換えると、第１開口部Ｏ１は、第１ビア導体Ｇ１１および第２ビア導体Ｇ２２に挟まれて位置している。より具体的には、第１開口部Ｏ１の少なくとも一部は、ｙ方向において、第１ビア導体Ｇ１１および第２ビア導体Ｇ２２を結んだ一直線上に位置している。このため、第１信号導体Ｓ１において、共振が発生する可能性を低減することができる。
体Ｇ２と下面接地導体Ｇ５を電気的に接続している。ｙ方向からの側面視において、第２ビア導体Ｇ２２は、第１開口部Ｏ１と重なって位置している。このような構成であることによって、第１開口部Ｏ１の周辺における接地電位を更に強化できる。言い換えると、第１開口部Ｏ１は、第１ビア導体Ｇ１１および第２ビア導体Ｇ２２に挟まれて位置している。より具体的には、第１開口部Ｏ１の少なくとも一部は、ｙ方向において、第１ビア導体Ｇ１１および第２ビア導体Ｇ２２を結んだ一直線上に位置している。このため、第１信号導体Ｓ１において、共振が発生する可能性を低減することができる。
【0051】
第２ビア導体Ｇ２２は、例えば、第１ビア導体Ｇ１１と同様の手法によって形成されてもよい。一実施形態において、第２ビア導体Ｇ２２は、第２貫通孔１２２の壁面上に位置しており、いわゆるスルーホールビアとなっている。
【0052】
図７および図８に示すように、基部１は、１つ又は複数の第３貫通孔１１３を有していてもよい。１つ又は複数の第３貫通孔１１３は、第１領域１１に位置するとともに上面１ａから下面１ｂにかけて基部１を貫通している。第３貫通孔１１３は、例えば、第１貫通孔１１１と同様の手法によって形成されてもよい。
【0053】
図１～図４、および図９に示すように、第１接地導体Ｇ１は、第３ビア導体Ｇ１３を有していてもよい。第３ビア導体Ｇ１３は、第３貫通孔１１３内に位置し第１接地導体Ｇ１と下面接地導体Ｇ５を電気的に接続している。第３ビア導体Ｇ１３は、例えば、第１ビア導体Ｇ１１と同様の手法によって形成されてもよい。図２に示すように、一実施形態において、第３ビア導体Ｇ１３は、第３貫通孔１１３の壁面上に位置しており、いわゆるスルーホールビアとなっている。基部１が第３貫通孔１１３を有することにより接地状態が向上し、第１信号導体Ｓ１において、共振が発生する可能性を低減することができる。
【0054】
図３に示すように、第３貫通孔１１３および第３ビア導体Ｇ１３は、第１線路部Ｓ１１Ｌと間を空けるとともに、第１線路部Ｓ１１Ｌと並んで位置している。
【0055】
第１貫通孔１１１の平面視における面積は、第３貫通孔１１３の平面視における面積よりも大きい。この場合、第１開口部Ｏ１に近接する第１貫通孔１１１の平面視における面積が、第３貫通孔１１３の平面視における面積よりも大きいと言い換えることができる。このような構成であることによって、第１ビア導体Ｇ１１を、第１開口部Ｏ１、第１電極部Ｓ１１、および、第２電極部Ｓ１２に近づけることができる。このため、第１信号導体Ｓ１において、共振が発生する可能性を低減することができる。
【0056】
図８に示すように、基部１は、１つ又は複数の第４貫通孔１２４を更に有していてもよい。１つ又は複数の第４貫通孔１２４は、第２領域１２に位置するとともに上面１ａから下面１ｂにかけて基部１を貫通している。第４貫通孔１２４は、例えば、第１貫通孔１１１と同様の手法によって形成されてもよい。
【0057】
図１、図３、図４、および図９に示すように、第２接地導体Ｇ２は、第４ビア導体Ｇ２４を有していても良い。第４ビア導体Ｇ２４は、第４貫通孔１２４内に位置し第２接地導体Ｇ２と下面接地導体Ｇ５を電気的に接続している。第４ビア導体Ｇ２４は、例えば、第１ビア導体Ｇ１１と同様の手法によって形成されてもよい。一実施形態において、第４ビア導体Ｇ２４は、第４貫通孔１２４の壁面上に位置しており、いわゆるスルーホールビアとなっている。基部１が第４貫通孔１２４および第４ビア導体Ｇ２４を有することにより接地電位が強化され、第１信号導体Ｓ１において、共振が発生する可能性を低減することができる。
【0058】
図３および図４に示すように、第４貫通孔１２４は、第１線路部Ｓ１１Ｌと間を空けて
第１線路部Ｓ１１Ｌと並んで位置していてもよい。また、第４貫通孔１２４は、ｙ方向において第１線路部Ｓ１１Ｌを挟んで第３貫通孔１１３の反対側に位置していてもよい。第２貫通孔１２２の平面視における面積は、第４貫通孔１２４の平面視における面積よりも大きい。この場合、第１開口部Ｏ１に近接する第２貫通孔１２２の平面視における面積が、第４貫通孔１２４の平面視における面積よりも大きいと言い換えることができる。このような構成であることによって、第２ビア導体Ｇ２２を第１開口部Ｏ１、第１電極部Ｓ１１、および第２電極部Ｓ１２に近づけることができる。このため、第１信号導体Ｓ１において、共振が発生する可能性を低減することができる。
第１線路部Ｓ１１Ｌと並んで位置していてもよい。また、第４貫通孔１２４は、ｙ方向において第１線路部Ｓ１１Ｌを挟んで第３貫通孔１１３の反対側に位置していてもよい。第２貫通孔１２２の平面視における面積は、第４貫通孔１２４の平面視における面積よりも大きい。この場合、第１開口部Ｏ１に近接する第２貫通孔１２２の平面視における面積が、第４貫通孔１２４の平面視における面積よりも大きいと言い換えることができる。このような構成であることによって、第２ビア導体Ｇ２２を第１開口部Ｏ１、第１電極部Ｓ１１、および第２電極部Ｓ１２に近づけることができる。このため、第１信号導体Ｓ１において、共振が発生する可能性を低減することができる。
【0059】
【0060】
図８に示すように、上面１ａは、第３領域１３を有していてもよい。第３領域１３は、ｙ方向において第１領域１１を挟んで第２領域１２と反対側に位置していてもよい。
【0061】
【0062】
図３に示すように、第２信号導体Ｓ２は、上面１ａにおいて、第１接地導体Ｇ１と第３接地導体Ｇ３の間に位置している。また、第２信号導体Ｓ２は、第３電極部Ｓ２３と、第４電極部Ｓ２４と、第３線路部Ｓ２３Ｌと、第４線路部Ｓ２４Ｌと、を有している。第４電極部Ｓ２４は、第３電極部Ｓ２３と離れて位置している。第３線路部Ｓ２３Ｌは、第３電極部Ｓ２３に接続されて第１側面１ｃから遠ざかるように延びている。第４線路部Ｓ２４Ｌは、第４電極部Ｓ２４に接続されて第１側面１ｃに近づくように延びている。第２信号導体Ｓ２は、第１信号導体Ｓ１とともに一対の差動信号線路を構成していてもよい。このような場合には、一対の差動信号線路において互いに逆向きの位相で信号が伝送されることにより、外来ノイズに対して耐性が向上するため、ＥＭＩノイズの影響を低減することが可能となり、高周波信号の伝送をより円滑に行うことができる。
【0063】
第２信号導体Ｓ２の材料としては、第１接地導体Ｇ１の材料と同じであっても異なっていてもよく、例えば前述した第１接地導体Ｇ１の材料と同様の材料が挙げられる。また、第２信号導体Ｓ２は、第１接地導体Ｇ１と同様の手法によって形成されてもよい。
【0064】
図１０に示すように、第３電極部Ｓ２３および第４電極部Ｓ２４には、第２コンデンサ３２を電気的に接続することができる。より具体的には、第２コンデンサ３２は、第３電極３２ａと、第４電極３２ｂと、を有している。この場合、第３電極部Ｓ２３には、第２コンデンサ３２の第３電極３２ａが電気的に接続され、第４電極部Ｓ２４には、第２コンデンサ３２の第４電極３２ｂが電気的に接続される。第２コンデンサ３２は、第１コンデンサ３１と同じ材料で構成されていてもよいし、異なっていてもよい。より具体的には、第２コンデンサ３２は、積層セラミックコンデンサであってもよいし、シリコンコンデンサであってもよい。
【0065】
第３電極３２ａは、第３電極部Ｓ２３に、接合材によって接続することができる。また、第４電極３２ｂは、第４電極部Ｓ２４に、接合材によって接続することができる。
【0066】
図１および図３に示すように、基部１は、第２開口部Ｏ２を更に有していてもよい。この場合、第２開口部Ｏ２は、第３電極部Ｓ２３と第４電極部Ｓ２４との間に位置している。より具体的には、第２開口部Ｏ２は、上面１ａに開口を有する形状である。第２開口部Ｏ２は、基部１に対して、第１開口部Ｏ１と同様の加工を行うことにより作成することができる。一実施形態において、第２開口部Ｏ２は、平面視において、角部が丸い矩形状で
あるが、第２開口部Ｏ２は、四角形状であってもよいし、楕円形状を含む円形状であってもよい。また、第２開口部Ｏ２は、平面視において、第１開口部Ｏ１と同じ形状であってもよいし、異なっていてもよい。
あるが、第２開口部Ｏ２は、四角形状であってもよいし、楕円形状を含む円形状であってもよい。また、第２開口部Ｏ２は、平面視において、第１開口部Ｏ１と同じ形状であってもよいし、異なっていてもよい。
【0067】
図１～図３に示すように、第２開口部Ｏ２は、第３電極部Ｓ２３および第４電極部Ｓ２４と間を空けて位置していてもよい。なお、第２開口部Ｏ２は、平面視において、第３電極部Ｓ２３又は第４電極部Ｓ２４の少なくともいずれか一方と接していてもよい。
【0068】
図１０に示すように、薄膜回路基板１００に、第２コンデンサ３２が実装される場合、第２開口部Ｏ２は、平面視において、第２コンデンサ３２の少なくとも一部と重なって位置している。言い換えると、第２開口部Ｏ２は、第２コンデンサ３２の下に位置している。第２開口部Ｏ２は、空気、樹脂材料、又は、ガラス材料等の少なくともいずれか１つの誘電体材料で満たされており、基部１よりも誘電率が低くなっている。このため、第２信号導体Ｓ２において、高周波信号を伝送する場合における特性インピーダンスを所望の値に調整することができ、第２信号導体Ｓ２に生じる信号電力の損失を低減することができる。
【0069】
また、第２開口部Ｏ２が、第２コンデンサ３２の下に位置していることによって、第３電極３２ａと第３電極部Ｓ２３を接続する接合材の量と、第４電極３２ｂと第４電極部Ｓ２４を接続する接合材の量の少なくともいずれか一方が多くなった場合であっても、接合材を第２開口部Ｏ２内に留めることができるので、接合材同士が接触して電気的に短絡する可能性を低減することができる。更に、このことによって、第３電極部Ｓ２３と第４電極部Ｓ２４との間隔を小さくすることが可能となり、薄膜回路基板１００とともに第２コンデンサ３２を小型化した際にも安定して第２コンデンサ３２を実装することができる。
【0070】
図１、図３、および図８に示すように、基部１は、１つ又は複数の第５貫通孔１１５と、を更に有していてもよい。１つ又は複数の第５貫通孔１１５は、第１領域１１に位置するとともに上面１ａから下面１ｂにかけて基部１を貫通している。第５貫通孔１１５は、例えば、第１貫通孔１１１と同様の手法によって形成されてもよい。
【0071】
図１～図４、および図９に示すように、第１接地導体Ｇ１は、第５ビア導体Ｇ１５を有していてもよい。第５ビア導体Ｇ１５は、第５貫通孔１１５内に位置し第３接地導体Ｇ３と下面接地導体Ｇ５を電気的に接続している。なお、第５貫通孔１１５および第５ビア導体Ｇ１５は、複数位置していてもよい。
【0072】
図４および図８に示すように、第５貫通孔１１５は、ｘ方向において、第１貫通孔１１１と間を空けて第１貫通孔１１１と並んで位置している。一実施形態において、第１貫通孔１１１および第１ビア導体Ｇ１１は、ｘ方向において、２つの第５貫通孔１１５および第５ビア導体Ｇ１５の間に位置している。
【0073】
図３に示すように、第１貫通孔１１１は、ｙ方向において、第１開口部Ｏ１と第２開口部Ｏ２の間に位置していてもよい。言い換えると、第１貫通孔１１１は、ｙ方向において、第１開口部Ｏ１および第２開口部Ｏ２に挟まれて位置している。
【0074】
第１貫通孔１１１の平面視における面積は、第５貫通孔１１５の平面視における面積よりも大きい。言い換えると、ｙ方向における第１開口部Ｏ１および第２開口部Ｏ２と第１貫通孔１１１との距離は、ｙ方向における第１開口部Ｏ１および第２開口部Ｏ２と第５貫通孔１１５との距離よりも小さい。なお、ここで言う距離とは、例えば、第１開口部Ｏ１の外縁と第１貫通孔１１１の外縁との距離のことを指す。このような構成であることによって、第５ビア導体Ｇ１５と比較して、第１ビア導体Ｇ１１を、ｙ方向において、第１開
口部Ｏ１および第２開口部Ｏ２、第１電極部Ｓ１１、第２電極部Ｓ１２、第３電極部Ｓ２３、および、第４電極部Ｓ２４のいずれにも近づけて形成することができる。このため、第１開口部Ｏ１および第２開口部Ｏ２付近（言い換えると第１コンデンサ３１および第２コンデンサ３２が、薄膜回路基板１００に実装される付近）において、第１信号導体Ｓ１および第２信号導体Ｓ２に共振が発生する可能性を低減することができる。
口部Ｏ１および第２開口部Ｏ２、第１電極部Ｓ１１、第２電極部Ｓ１２、第３電極部Ｓ２３、および、第４電極部Ｓ２４のいずれにも近づけて形成することができる。このため、第１開口部Ｏ１および第２開口部Ｏ２付近（言い換えると第１コンデンサ３１および第２コンデンサ３２が、薄膜回路基板１００に実装される付近）において、第１信号導体Ｓ１および第２信号導体Ｓ２に共振が発生する可能性を低減することができる。
【0075】
図４に示すように、第１貫通孔１１１の平面視における面積は、第５貫通孔１１５の平面視における面積よりも大きく、かつ、第５貫通孔１１５の平面視における面積は、第３貫通孔１１３の平面視における面積よりも大きくてもよい。より具体的には、第１貫通孔１１１の平面視における面積が、他の貫通孔（ここでいう貫通孔とは、例えば、第２貫通孔１２２、第３貫通孔１１３、第４貫通孔１２４、第５貫通孔１１５などの、壁面上に導体が形成され、ビアとなっている貫通孔のことを指す）と比較して、最大であってもよい。このような構成であることによって、第１開口部Ｏ１および第２開口部Ｏ２付近（言い換えると第１コンデンサ３１および第２コンデンサ３２が薄膜回路基板１００に実装される付近）において、第１信号導体Ｓ１および第２信号導体Ｓ２に共振が発生する可能性を低減することができる。また、共振が発生する可能性が高い場所に、最大面積の第１貫通孔１１１を配置することによって、第１貫通孔１１１以外の貫通孔の面積を小さいままにできるので、基部１の強度が低下する可能性を低減することができる。
【0076】
図６は、第１開口部Ｏ１の他の実施形態における断面を示した図である。図６に示すように、上面１ａに垂直な断面視（例えば、ｘｚ平面における断面視）において、第１開口部Ｏ１は、下面１ｂに向かう方向（例えば、ｚ軸の負の方向）に突出する曲線部Ｏ１１を有していてもよい。言い換えると、上面１ａに垂直な断面視（例えば、ｘｚ平面における断面視）において、第１開口部Ｏ１は、半円形状を有する形状であってもよい。このような構成であることによって、第１開口部Ｏ１が、上面１ａに垂直な断面視において、矩形状である場合と比較して、基部１にかかる応力を低減することができる。このため、基部１が破損する可能性を低減することができる。なお、上述の場合、ｙｚ平面における断面視においても、第１開口部Ｏ１は、下面１ｂ方向に突出する曲線部Ｏ１１を有していてもよい。
【0077】
また、基部１が、第２開口部Ｏ２を有している場合、上面１ａに垂直な断面視において、第２開口部Ｏ２は、第１開口部Ｏ１と同じ形状であってもよいし、異なっていてもよい。上面１ａに垂直な断面視における第２開口部Ｏ２の形状が、上面１ａに垂直な断面視における第１開口部Ｏ１の形状と同じ形状である場合には、第１開口部Ｏ１および第２開口部Ｏ２を同じ手法（例えば、ブラスト加工）によって形成することができるので、薄膜回路基板１００の製造を容易にすることができる。
【0078】
図２、図４、および図５に示すように、薄膜回路基板１００は、第１接地導体Ｇ１上に位置する第１絶縁コート層２１Ａを更に備えていてもよい。平面視において、第１絶縁コート層２１Ａは、第１貫通孔１１１を取り囲んで位置しているとともに、第１ビア導体Ｇ１１に接している。このような構成であることによって、例えば、薄膜回路基板１００を、接合材を用いて、後述する第１台座部１０２Ａに実装した際に、接合材が、第１貫通孔１１１内を這い上がってきて、上面１ａ側に噴出し、第１信号導体Ｓ１および／又は第２信号導体Ｓ２と接触して電気的に短絡する可能性を低減することができる。また、図２および図４に示すように、薄膜回路基板１００は、他の貫通孔（ここでいう貫通孔とは、例えば、第２貫通孔１２２、第３貫通孔１１３、第４貫通孔１２４、第５貫通孔１１５などの、壁面上に導体が形成され、ビアとなっている貫通孔のことを指す）を取り囲んで位置する第１絶縁コート層２１Ｂを備えていてもよい。このような構成であることによって、上述の第１絶縁コート層２１Ａと同様の効果を奏することができる。第１絶縁コート層２１Ａ～２１Ｂの材料としては、例えば、クロムを用いることができる。第１絶縁コート層
２１Ａ～２１Ｂは、第１接地導体Ｇ１上にクロムを蒸着させることによって形成してもよい。
２１Ａ～２１Ｂは、第１接地導体Ｇ１上にクロムを蒸着させることによって形成してもよい。
【0079】
図２、図３、図５、および図６に示すように、薄膜回路基板１００は、第１信号導体Ｓ１上又は第２信号導体Ｓ２上の少なくともいずれかに位置する電極絶縁コート層２４Ａ～２４Ｄを有していてもよい。電極絶縁コート層２４Ａは、第１電極部Ｓ１１上および第１線路部Ｓ１１Ｌ上において、Ｕ字形状に分離して位置している。また、電極絶縁コート層２４Ｂは、第２電極部Ｓ１２上において、Ｕ字形状に位置している。電極絶縁コート層２４Ｃは、第３電極部Ｓ２３上および第３線路部Ｓ２３Ｌ上において、Ｕ字形状に分離して位置している。電極絶縁コート層２４Ｄは、第４電極部Ｓ２４上において、Ｕ字形状に位置している。このような構成であることによって、前述した第１コンデンサ３１および／又は第２コンデンサ３２を、薄膜回路基板１００に実装する際に、接合材が不要な箇所にまで広がってショートする可能性を低減することができる。また、接合材の広がりを制御することができるので、接合材が広がることによって、第１信号導体Ｓ１および／又は第２信号導体Ｓ２におけるインピーダンスの変動が生じる可能性を低減することができる。ここで言う接合材とは、例えば、第１電極３１ａと第１電極部Ｓ１１を接合する接合材、第２電極３１ｂと第２電極部Ｓ１２を接合する接合材、第３電極３２ａと第３電極部Ｓ２３を接合する接合材、第４電極３２ｂと第４電極部Ｓ２４を接合する接合材のことを指す。
【0080】
図１～図４等に示すように、薄膜回路基板１００は、第４接地導体Ｇ４を更に備えていてもよい。第４接地導体Ｇ４は、上面１ａにおいて、第１側面１ｃに沿って位置している。また、第４接地導体Ｇ４は、第１接地導体Ｇ１および第２接地導体Ｇ２を電気的に接続している。
【0081】
図１～図４等に示すように、薄膜回路基板１００が、第４接地導体Ｇ４を備えている場合には、第２線路部Ｓ１２Ｌは、第４接地導体Ｇ４に接続されていてもよい。また、第２線路部Ｓ１２Ｌは、第１抵抗を有していてもよい。このような構成であることによって、薄膜回路基板１００を終端回路基板として用いることができる。第１信号導体Ｓ１の間で発生する不要な電気信号を熱エネルギーに変えることができる。そのため、不要な電気信号が第１信号導体Ｓ１に反射する可能性を低減することができる。このことによって、薄膜回路基板１００を、良好な反射特性を得ることが可能な終端回路基板として用いることができる。なお、一実施形態においては、第２線路部Ｓ１２Ｌ自体が第１抵抗となっている。
【0082】
また、第４線路部Ｓ２４Ｌは、第４接地導体Ｇ４に接続されていてもよい。また、第４線路部Ｓ２４Ｌは、第２抵抗を有していてもよい。
【0083】
第１抵抗および第２抵抗は、第２電極部Ｓ１２および第４電極部Ｓ２４よりも抵抗率の高い材料によって形成されている。第１抵抗および第２抵抗の材料としては、例えば、窒化タンタル（ＴａＮ又はＴａ２Ｎ）、酸化ルテニウム（ＲｕＯ２），ニッケルクロム合金（Ｎｉ－Ｃｒ）、銅ニッケル合金（Ｃｕ－Ｎｉ）、又は、銅マンガン合金（Ｃｕ－Ｍｎ）等が挙げられる。第１抵抗および／又は第２抵抗が、例えば、Ｔａ２Ｎからなる場合であれば、薄膜形成技術によって、上面１ａ上に形成することができる。第１抵抗および第２抵抗は、前述のように導体層からなるものには限定されず、独立した部品（いわゆるチップ抵抗器等）であってもよく、それら複数種のものが組み合わされて形成されてもよい。
【0084】
図１～図４等に示すように、薄膜回路基板１００は、第１側面接地導体Ｇ６を更に備えていてもよい。第１側面接地導体Ｇ６は、第４接地導体Ｇ４および下面接地導体Ｇ５を電気的に接続している。基部１は、第１切欠き部Ｋ１を有していてもよい。第１切欠き部Ｋ
１は、第１側面１ｃに位置するとともに上面１ａから下面１ｂにかけて切りかかれている。第１側面接地導体Ｇ６は、第１切欠き部Ｋ１の壁面上に位置している。より具体的には、ｘ方向において、第２線路部Ｓ１２Ｌと向かい合う位置に、第１切欠き部Ｋ１および第１側面接地導体Ｇ６が位置している。このような構成であることによって、接地電位を強化することができる。
１は、第１側面１ｃに位置するとともに上面１ａから下面１ｂにかけて切りかかれている。第１側面接地導体Ｇ６は、第１切欠き部Ｋ１の壁面上に位置している。より具体的には、ｘ方向において、第２線路部Ｓ１２Ｌと向かい合う位置に、第１切欠き部Ｋ１および第１側面接地導体Ｇ６が位置している。このような構成であることによって、接地電位を強化することができる。
【0085】
図１～図４等に示すように、また、薄膜回路基板１００は、第２側面接地導体Ｇ７を備えていてもよい。第２側面接地導体Ｇ７は、第４接地導体Ｇ４および下面接地導体Ｇ５を電気的に接続している。基部１は、第２切欠き部Ｋ２を有していてもよい。第２切欠き部Ｋ２は、第１側面１ｃに位置するとともに上面１ａから下面１ｂにかけて切りかかれている。第２側面接地導体Ｇ７は、第１切欠き部Ｋ１の壁面上に位置している。より具体的には、ｘ方向において、第４線路部Ｓ２４Ｌと向かい合う位置に、第２切欠き部Ｋ２および第２側面接地導体Ｇ７が位置している。
【0086】
図１１は他の実施形態に係る薄膜回路基板１００の斜視図である。なお、以下では、他の実施形態の構成のうち、前述の実施形態の構成と異なるものについてのみ説明し、それ以外の構成については、前述の実施形態と同様の符号を付すとともに説明を省略する。
【0087】
図１１に示すように、第１開口部Ｏ１は、上面１ａから下面１ｂにかけて貫通していてもよい。このような構成であることによって、第１開口部Ｏ１のｚ方向の寸法（深さと言い換えてもよい）を調整する必要がないので、薄膜回路基板１００の製造を容易にすることができる。なお、第２開口部Ｏ２についても、上面１ａから下面１ｂにかけて貫通していてもよい。
【0088】
また、図１１に示すように、第１開口部Ｏ１は、上面１ａから下面１ｂにかけて貫通している場合、平面視において、下面接地導体Ｇ５は、第１開口部Ｏ１と間を空けて位置していてもよい。言い換えると、平面視において、第１開口部Ｏ１を取り囲む部分には、下面接地導体Ｇ５が位置しておらず、下面１ｂが露出している。このような構成であることによって、第１開口部Ｏ１を、上面１ａから下面１ｂにかけて貫通させる場合に、レーザ加工またはドリル加工等によって、下面接地導体Ｇ５を剥離又は損傷させてしまう可能性を低減することができる。
【0089】
図１２は、更に他の実施形態に係る薄膜回路基板１００の斜視図である。なお、以下では、他の実施形態の構成のうち、前述の実施形態の構成と異なるものについてのみ説明し、それ以外の構成については、前述の実施形態と同様の符号を付すとともに説明を省略する。
【0090】
図１２に示すように、薄膜回路基板１００は、上面１ａに位置する第２信号導体Ｓ２を更に備えている。一実施形態において、第２信号導体Ｓ２は、第１接地導体Ｇ１と第２接地導体Ｇ２の間に位置するとともに第１信号導体Ｓ１と間を空けて位置している点が上述の実施形態と異なる。基部１は、第３電極部Ｓ２３と第４電極部Ｓ２４との間に位置する第２開口部Ｏ２を更に有している。より具体的には、一実施形態において、第１信号導体Ｓ１と第２信号導体Ｓ２の間には、接地導体が位置していない。このような構成であることによって、第１信号導体Ｓ１と第２信号導体Ｓ２の間に接地導体を形成する必要がないので、薄膜回路基板１００を小型化することができる。
【0091】
図１３は、図１２に示した薄膜回路基板１００の実施形態における、第１開口部Ｏ１および第２開口部Ｏ２の変形例を示す斜視図である。図１２においては、第１開口部Ｏ１と第２開口部Ｏ２は分離して位置しているが、図１３に示すように、第１開口部Ｏ１と第２開口部Ｏ２は一体となっていてもよい。このような構成であることによって、第１開口部
Ｏ１および第２開口部Ｏ２をまとめて基部１に形成することができるので、薄膜回路基板１００を製造することが容易となる。なお、図１３において、第１開口部Ｏ１および第２開口部Ｏ２の少なくとも一部は、ｘ方向に一部が延びて位置していてもよい。
Ｏ１および第２開口部Ｏ２をまとめて基部１に形成することができるので、薄膜回路基板１００を製造することが容易となる。なお、図１３において、第１開口部Ｏ１および第２開口部Ｏ２の少なくとも一部は、ｘ方向に一部が延びて位置していてもよい。
【0092】
＜電子部品実装用パッケージの構成＞
次に、一実施形態に係る電子部品実装用パッケージ１０ａについて、図１４を参照しながら説明する。電子部品実装用パッケージ１０ａは、箱体１０１と、薄膜回路基板１００と、を備えている。箱体１０１は、収容部１０１ｃを有している。薄膜回路基板１００は、収容部１０１ｃに収容されている。
次に、一実施形態に係る電子部品実装用パッケージ１０ａについて、図１４を参照しながら説明する。電子部品実装用パッケージ１０ａは、箱体１０１と、薄膜回路基板１００と、を備えている。箱体１０１は、収容部１０１ｃを有している。薄膜回路基板１００は、収容部１０１ｃに収容されている。
【0093】
また、箱体１０１は、枠体１０１ａと、基体１０１ｂとを有していてもよい。枠体１０１ａは、基体１０１ｂ上に接合されている。
【0094】
基体１０１ｂは、例えば、平面視において、四角形状であり、大きさが１０ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍで、厚みが０．５ｍｍ～２０ｍｍである。基体１０１ｂの材料としては、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、あるいはこれらの金属材料を含有する合金が挙げられる。この場合、基体１０１ｂは、１枚の金属板又は複数の金属板を積層させた積層体であっても良い。また、基体１０１ｂの材料が、上記金属材料である場合には、酸化腐食を低減するために、基体１０１ｂの表面には、電気めっき法又は無電解めっき法を用いて、ニッケル又は金等の鍍金層が形成されていてもよい。また、基体１０１ｂの材料は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体又はガラスセラミックス等のセラミック材料であってもよい。
【0095】
基体１０１ｂは、図１４に示すように、第１台座部１０２Ａと、電子部品１０３を実装するための第２台座部１０２Ｂを有していてもよい。薄膜回路基板１００は、基体１０１ｂ上に直接接合されていてもよいし、図１４に示すように、基体１０１ｂ上に設けられた第１台座部１０２Ａ上に接合されてもよい。
【0096】
枠体１０１ａの材料は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、あるいはこれらの金属材料を含有する合金であってもよい。また、枠体１０１ａの材料は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体又はガラスセラミックス等のセラミック材料であってもよい。
【0097】
図１４に示すように、箱体１０１は、入出力端子１０１ｄを有していてもよい。箱体１０１が、入出力端子１０１ｄを有している場合には、入出力端子１０１ｄは、枠体１０１ａの表面および内部に位置していても良い。枠体１０１ａの材料としては、例えば、酸化アルミニウム質燒結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体又は窒化珪素質焼結体等のセラミック材料や、ガラスセラミック材料などの誘電体材料を用いることができる。また、枠体１０１ａは、複数の絶縁層が積層された構成であっても良い。また、枠体１０１ａは、金属で構成される部材と、セラミック材料等の誘電体で構成される部材とで構成された構成であってもよい。
【0098】
入出力端子１０１ｄは、箱体１０１の内外を導通する可能な配線である。枠体１０１ａに、入出力端子１０１ｄが形成されている場合には、枠体１０１ａの外形となるグリーンシートに、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料を用いて入出力端子１０１ｄとなる配線を形成してもよい。また、入出力端子１０１ｄは、金属ペーストを焼結して形成されてもよいし、蒸着法又はスパッタ法などの薄膜形成技術を用いて形成されてもよい。配線上の一部には、セラミック（例えばアルミナコー
ト）又は樹脂などの絶縁膜が位置していてもよい。
ト）又は樹脂などの絶縁膜が位置していてもよい。
【0099】
入出力端子１０１ｄには、ボンディングワイヤ、リード端子、フレキシブル基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ：ＦＰＣ）、プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ；ＰＣＢ）の少なくともいずれかが電気的に接続されていてもよい。
【0100】
枠体１０１ａは、ろう材等を介して基体１０１ｂに接合することができる。なお、ろう材の材料は、例えば、銀、銅、金、アルミニウム又はマグネシウムであり、ニッケル、カドミウム又はリンなどの添加物を含有させてもよい。
【0101】
上述のように形成された電子部品実装用パッケージ１０ａは、例えば、無線通信半導体用パッケージまたは光半導体用パッケージとして用いることができる。
【0102】
＜電子モジュールの構成＞
次に、一実施形態に係る電子モジュール１０について、図１４を参照しながら説明する。電子モジュール１０は、電子部品実装用パッケージ１０ａと、電子部品１０３と、蓋体１０４と、を備えている。電子部品１０３は、収容部１０１ｃに収容されている。蓋体１０４は、箱体１０１上に位置し、電子部品実装用パッケージ１０ａの内部を覆って位置している。電子部品１０３は、薄膜回路基板１００と電気的に接続されている。
次に、一実施形態に係る電子モジュール１０について、図１４を参照しながら説明する。電子モジュール１０は、電子部品実装用パッケージ１０ａと、電子部品１０３と、蓋体１０４と、を備えている。電子部品１０３は、収容部１０１ｃに収容されている。蓋体１０４は、箱体１０１上に位置し、電子部品実装用パッケージ１０ａの内部を覆って位置している。電子部品１０３は、薄膜回路基板１００と電気的に接続されている。
【0103】
電子部品１０３は、例えば、無線信号又は光信号を電気信号に変換、又は、電気信号を無線信号又は光信号に変換するなど信号の処理を行う部品であってもよい。電子部品１０３は、基体１０１ｂに直接接合されても良いし、前述した第２台座部１０２Ｂ上に接合されていてもよい。
【0104】
電子部品１０３としては、例えば、半導体レーザ（Ｌａｓｅｒ Ｄｉｏｄｅ；ＬＤ）又は、フォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ；ＰＤ）等の光半導体素子、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；ＦＥＴ）等の半導体集積回路素子、および光センサ等のセンサ素子が挙げられる。電子部品１０３は、例えばガリウム砒素又は窒化ガリウムなどの半導体材料によって形成できる。
【0105】
電子部品１０３は、１つ又は複数の第１ワイヤ１０６Ａによって、入出力端子１０１ｄに電気的に接続されていてもよい。また、薄膜回路基板１００が、終端回路基板として使用される場合には、電子部品１０３は、１つ又は複数の第２ワイヤ１０６Ｂによって、薄膜回路基板１００に電気的に接続されていてもよい。なお、薄膜回路基板１００は、入出力端子１０１ｄ上に直接接合されていてもよいし、ボンディングワイヤ等を用いて、入出力端子１０１ｄと電気的に接続されていてもよい。
【0106】
蓋体１０４は、箱体１０１上に、電子部品実装用パッケージ１０ａの内部を覆って位置し、箱体１０１とともに電子部品１０３を保護する。蓋体１０４は、例えば、平面視において、四角形状であり、大きさが１０ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍで、厚みが０．５ｍｍ～２ｍｍである。蓋体１０４の材料としては、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデン又はタングステンなどの金属材料、あるいはこれらの金属材料を複数組み合わせた合金などが挙げられる。
【0107】
シールリング１０５は、蓋体１０４と箱体１０１を接合する機能を有する。シールリング１０５は箱体１０１上に位置している。シールリング１０５の材料としては、例えば、鉄、銅、銀、ニッケル、クロム、コバルト、モリブデン又はタングステンなどの金属材料、あるいはこれらの金属材料を複数組み合わせた合金などが挙げられる。なお、箱体１０
１上にシールリング１０５を設けない場合には、蓋体１０４は、例えば、半田、ろう材、ガラス又は樹脂接着材などの接合材を介して接合されてもよい。
１上にシールリング１０５を設けない場合には、蓋体１０４は、例えば、半田、ろう材、ガラス又は樹脂接着材などの接合材を介して接合されてもよい。
【0108】
なお、各実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されない。また、各実施形態同士の組み合わせも可能である。
【符号の説明】
【0109】
１ 基部
１ａ 上面
１ｂ 下面
１ｃ 第１側面
１１ 第１領域
１１１ 第１貫通孔
１１３ 第３貫通孔
１１５ 第５貫通孔
１２ 第２領域
１２２ 第２貫通孔
１２４ 第４貫通孔
１３ 第３領域
Ｏ１ 第１開口部
Ｏ１ｂ 底面
Ｏ１１ 曲線部
Ｏ２ 第２開口部
Ｋ１ 第１切欠き部
Ｋ２ 第２切欠き部
Ｇ１ 第１接地導体
Ｇ１１ 第１ビア導体
Ｇ１３ 第３ビア導体
Ｇ１５ 第５ビア導体
Ｇ２ 第２接地導体
Ｇ２２ 第２ビア導体
Ｇ２４ 第４ビア導体
Ｇ３ 第３接地導体
Ｇ４ 第４接地導体
Ｇ５ 下面接地導体
Ｇ６ 第１側面接地導体
Ｇ７ 第２側面接地導体
Ｓ１ 第１信号導体
Ｓ１１ 第１電極部
Ｓ１１Ｌ 第１線路部
Ｓ１２ 第２電極部
Ｓ１２Ｌ 第２線路部
Ｓ２ 第２信号導体
Ｓ２３ 第３電極部
Ｓ２３Ｌ 第３線路部
Ｓ２４ 第４電極部
Ｓ２４Ｌ 第４線路部
２１Ａ～２１Ｂ 第１絶縁コート層
２２ 第２絶縁コート層
２３ 第３絶縁コート層
２４Ａ～２４Ｄ 電極絶縁コート層
３１ 第１コンデンサ
３１ａ 第１電極
３１ｂ 第２電極
３２ 第２コンデンサ
３２ａ 第３電極
３２ｂ 第４電極
１０ 電子モジュール
１０ａ 電子部品実装用パッケージ
１００ 薄膜回路基板
１０１ 箱体
１０１ａ 枠体
１０１ｂ 基体
１０１ｃ 収容部
１０１ｄ 入出力端子
１０２Ａ 第１台座部
１０２Ｂ 第２台座部
１０３ 電子部品
１０４ 蓋体
１０５ シールリング
１０６Ａ 第１ワイヤ
１０６Ｂ 第２ワイヤ
１ａ 上面
１ｂ 下面
１ｃ 第１側面
１１ 第１領域
１１１ 第１貫通孔
１１３ 第３貫通孔
１１５ 第５貫通孔
１２ 第２領域
１２２ 第２貫通孔
１２４ 第４貫通孔
１３ 第３領域
Ｏ１ 第１開口部
Ｏ１ｂ 底面
Ｏ１１ 曲線部
Ｏ２ 第２開口部
Ｋ１ 第１切欠き部
Ｋ２ 第２切欠き部
Ｇ１ 第１接地導体
Ｇ１１ 第１ビア導体
Ｇ１３ 第３ビア導体
Ｇ１５ 第５ビア導体
Ｇ２ 第２接地導体
Ｇ２２ 第２ビア導体
Ｇ２４ 第４ビア導体
Ｇ３ 第３接地導体
Ｇ４ 第４接地導体
Ｇ５ 下面接地導体
Ｇ６ 第１側面接地導体
Ｇ７ 第２側面接地導体
Ｓ１ 第１信号導体
Ｓ１１ 第１電極部
Ｓ１１Ｌ 第１線路部
Ｓ１２ 第２電極部
Ｓ１２Ｌ 第２線路部
Ｓ２ 第２信号導体
Ｓ２３ 第３電極部
Ｓ２３Ｌ 第３線路部
Ｓ２４ 第４電極部
Ｓ２４Ｌ 第４線路部
２１Ａ～２１Ｂ 第１絶縁コート層
２２ 第２絶縁コート層
２３ 第３絶縁コート層
２４Ａ～２４Ｄ 電極絶縁コート層
３１ 第１コンデンサ
３１ａ 第１電極
３１ｂ 第２電極
３２ 第２コンデンサ
３２ａ 第３電極
３２ｂ 第４電極
１０ 電子モジュール
１０ａ 電子部品実装用パッケージ
１００ 薄膜回路基板
１０１ 箱体
１０１ａ 枠体
１０１ｂ 基体
１０１ｃ 収容部
１０１ｄ 入出力端子
１０２Ａ 第１台座部
１０２Ｂ 第２台座部
１０３ 電子部品
１０４ 蓋体
１０５ シールリング
１０６Ａ 第１ワイヤ
１０６Ｂ 第２ワイヤ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】