特開 2024-72768 プリント回路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024072768

(43)【公開日】2024-05-28

(54)【発明の名称】プリント回路基板

(51)【国際特許分類】

   H05K 1/02 20060101AFI20240521BHJP

   H01L 23/12 20060101ALI20240521BHJP

【ＦＩ】

H05K1/02 J

H05K1/02 B

H01L23/12 F

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023119258

(22)【出願日】2023-07-21

(31)【優先権主張番号】10-2022-0153871

(32)【優先日】2022-11-16

(33)【優先権主張国・地域又は機関】KR

(31)【優先権主張番号】10-2023-0015630

(32)【優先日】2023-02-06

(33)【優先権主張国・地域又は機関】KR

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＢＬＵＥＴＯＯＴＨ

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】金 正守

【テーマコード（参考）】

5E338

【Ｆターム（参考）】

5E338AA16

5E338BB61

5E338CC01

5E338CC04

5E338CC06

5E338CD33

5E338EE23

(57)【要約】

【課題】本発明の様々な目的の一つは、バンプ領域の平坦度を確保することによって工程能力を向上させることができるプリント回路基板を提供することである。
【解決手段】本発明は、絶縁層と、上記絶縁層上に配置され、半導体チップを実装するための複数の金属パッドを含む配線層と、上記絶縁層上に配置され、上記配線層を覆い、上記複数の金属パッドのうち少なくとも一つの少なくとも一部をそれぞれ露出させる複数の開口を有する半田レジスト層と、を含み、上記複数の開口のうち最外郭に配置された開口の外縁を実質的に直線で連結してなる四角領域を実質的に均等に複数のセルに分割して、それぞれのセルの面積に対するそれぞれのセルに配置された金属パッドの面積の比を計算し、最も大きい値をＰＭａｘとし、最も小さい値をＰＭｉｎとするとき、（ＰＭａｘ－ＰＭｉｎ）×１００≦２０である、プリント回路基板に関する。
【選択図】図４

【特許請求の範囲】

【請求項1】

絶縁層と、
前記絶縁層上に配置され、半導体チップを実装するための複数の金属パッドを含む配線層と、
前記絶縁層上に配置され、前記配線層を覆い、前記複数の金属パッドのうち少なくとも一つの少なくとも一部をそれぞれ露出させる複数の開口を有する半田レジスト層と、を含み、
前記複数の開口のうち最外郭に配置された開口の外縁を実質的に直線で連結してなる四角領域を実質的に均等に複数のセルに分割して、それぞれのセルの面積に対する前記それぞれのセルに配置された金属パッドの面積の比を計算し、最も大きい値をＰＭａｘとし、最も小さい値をＰＭｉｎとするとき、（ＰＭａｘ－ＰＭｉｎ）×１００≦２０である、プリント回路基板。

【請求項2】

前記複数のセルは、横長１．７ｍｍ～２．０ｍｍ及び縦長１．７ｍｍ～２．０ｍｍの範囲内で均等に分割される、請求項１に記載のプリント回路基板。

【請求項3】

前記複数のセルそれぞれにおける前記開口の平均深さをそれぞれｔ１、ｔ２、．．．ｔｎとし、前記複数のセルそれぞれにおける前記面積の比をそれぞれＰ１、Ｐ２、．．．Ｐｎとし、ｎは３以上の整数であるとき、ｔ１、ｔ２、．．．ｔｎは、それぞれ実質的に０．２２×｛（Ｐ１、Ｐ２、．．．Ｐｎ）×１００｝×（μｍ）＋ｍ×（μｍ）の関係を満たし、ｍは０以上の有理数である、請求項１に記載のプリント回路基板。

【請求項4】

前記配線層の平均厚さは１０μｍ～１８μｍであり、
前記配線層内の最大厚さと最小厚さとの差は５μｍ以内である、請求項１に記載のプリント回路基板。

【請求項5】

前記半田レジスト層の平均厚さは１５μｍ～２３μｍであり、
前記半田レジスト層内の最大厚さと最小厚さとの差は７μｍ以内である、請求項１に記載のプリント回路基板。

【請求項6】

前記複数の開口の平均直径は５０μｍ～１００μｍであり、
前記複数の開口のうち最大直径を有する開口と最小直径を有する開口との直径差は１０μｍ以内である、請求項１に記載のプリント回路基板。

【請求項7】

前記複数の金属パッドはそれぞれ銅（Ｃｕ）を含む、請求項１に記載のプリント回路基板。

【請求項8】

前記半田レジスト層は感光性材質の半田レジストを含む、請求項１に記載のプリント回路基板。

【請求項9】

前記複数の開口は、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）タイプで前記複数のパッドのうち少なくとも一つの少なくとも一部をそれぞれ露出させる、請求項１に記載のプリント回路基板。

【請求項10】

前記プリント回路基板は、複数の絶縁層、前記複数の絶縁層上又は内にそれぞれ配置される複数の配線層、及び前記複数の絶縁層のうち少なくとも一つをそれぞれ貫通し、前記複数の配線層のうち少なくとも一つとそれぞれ連結される複数のビア層を含み、
前記半田レジスト層は、前記複数の絶縁層上に配置され、
前記絶縁層は、前記複数の絶縁層のうち最外層に配置される絶縁層であり、
前記配線層は、前記複数の配線層のうち最外層に配置される配線層である、請求項１に記載のプリント回路基板。

【請求項11】

前記プリント回路基板は、第１基板部及び前記第１基板部上に配置される第２基板部を含み、
前記第２基板部は、前記第１基板部よりも配線密度がさらに高く、
前記半田レジスト層は前記第２基板部上に配置され、
前記絶縁層及び前記配線層は、それぞれ前記第２基板部の最外層に配置される、請求項１に記載のプリント回路基板。

【請求項12】

前記第１基板部は、コア絶縁層、前記コア絶縁層の両面上にそれぞれ配置される第１及び第２コア配線層、前記コア絶縁層を貫通し、前記第１及び第２コア配線層を連結するコアビア層、前記コア絶縁層の両面上にそれぞれ配置される複数の第１及び第２ビルドアップ絶縁層、前記複数の第１ビルドアップ絶縁層上又は内にそれぞれ配置される複数の第１ビルドアップ配線層、前記複数の第１ビルドアップ絶縁層のうち少なくとも一つをそれぞれ貫通し、前記複数の第１ビルドアップ配線層のうち少なくとも一つとそれぞれ連結される複数の第１ビルドアップビア層、前記複数の第２ビルドアップ絶縁層上又は内にそれぞれ配置される複数の第２ビルドアップ配線層、及び前記複数の第２ビルドアップ絶縁層のうち少なくとも一つをそれぞれ貫通し、前記複数の第２ビルドアップ配線層のうち少なくとも一つとそれぞれ連結される複数の第２ビルドアップビア層を含み、
前記第２基板部は、複数の第３ビルドアップ絶縁層、前記複数の第３ビルドアップ絶縁層上又は内にそれぞれ配置される複数の第３ビルドアップ配線層、及び前記複数の第３ビルドアップ絶縁層のうち少なくとも一つをそれぞれ貫通し、前記複数の第３ビルドアップ配線層のうち少なくとも一つとそれぞれ連結される複数の第３ビルドアップビア層を含み、
前記半田レジスト層は、前記複数の第３ビルドアップ絶縁層上に配置され、
前記絶縁層は、前記複数の第３ビルドアップ絶縁層のうち最外層に配置される第３ビルドアップ絶縁層であり、
前記配線層は、前記複数の第３ビルドアップ配線層のうち最外層に配置される第３ビルドアップ配線層である、請求項１１に記載のプリント回路基板。

【請求項13】

絶縁部と、
前記絶縁部上に配置され、半導体チップを実装するための複数の金属パッドと、
前記絶縁部上に配置され、前記複数の金属パッドを覆い、前記複数の金属パッドのうち少なくとも一つの少なくとも一部をそれぞれ露出させる複数の第１開口を有する第１半田レジスト層と、を含み、
前記複数の第１開口のうち最外郭に配置された第１開口の外縁を実質的に直線で連結してなる四角領域を、横長１．７ｍｍ～２．０ｍｍ及び縦長１．７ｍｍ～２．０ｍｍの範囲内で実質的に均等にＮ個のセルに分割して、四角領域の全面積に対するそれぞれのセルに配置された金属パッドの面積の比を計算し、最も大きい値をＱＭａｘとし、最も小さい値をＱＭｉｎとするとき、Ｎ×（ＱＭａｘ－ＱＭｉｎ）×１００≦２０であり、Ｎは正の整数である、プリント回路基板。

【請求項14】

複数のセルそれぞれにおける第１開口の平均深さをそれぞれｔ１、ｔ２、．．．ｔｎとし、前記四角領域の全面積に対するそれぞれのセルに配置された金属パッドの面積の比をそれぞれＱ１、Ｑ２、．．．Ｑｎとし、ｎは３以上の整数であるとき、ｔ１、ｔ２、．．．ｔｎはそれぞれ実質的に０．２２×Ｎ×｛（Ｑ１、Ｑ２、．．．Ｑｎ）×１００｝×（μｍ）＋ｋ×（μｍ）の関係を満たし、ｋは０以上の有理数である、請求項１３に記載のプリント回路基板。

【請求項15】

前記複数の金属パッドの平均厚さは１０μｍ～１８μｍであり、
前記複数の金属パッドのうち最大厚さを有する金属パッドと最小厚さを有する金属パッドとの厚さ差は５μｍ以内である、請求項１３に記載のプリント回路基板。

【請求項16】

前記第１半田レジスト層の平均厚さは１５μｍ～２３μｍであり、
前記第１半田レジスト層内の最大厚さと最小厚さとの差は７μｍ以内である、請求項１３に記載のプリント回路基板。

【請求項17】

前記複数の第１開口の平均直径は５０μｍ～１００μｍであり、
前記複数の第１開口のうち最大直径を有する第１開口と最小直径を有する第１開口との直径差は１０μｍ以内である、請求項１３に記載のプリント回路基板。

【請求項18】

前記絶縁部上又は内にそれぞれ配置される複数の配線層をさらに含み、
前記複数の配線層のうち最上層に配置される配線層は前記複数の金属パッドを含む、請求項１３に記載のプリント回路基板。

【請求項19】

前記複数の第１開口上にそれぞれ配置され、前記複数の金属パッドのうち少なくとも一つの少なくとも一部とそれぞれ連結される複数の半田バンプと、
前記第１半田レジスト層上に配置され、前記複数の半田バンプを介して前記複数の金属パッドと連結される半導体チップと、をさらに含む、請求項１８に記載のプリント回路基板。

【請求項20】

前記絶縁部の前記第１半田レジスト層が配置される側の反対側上に配置され、前記複数の配線層のうち最下層に配置される配線層の少なくとも一部をそれぞれ露出させる複数の第２開口を有する第２半田レジスト層と、
前記複数の第２開口上にそれぞれ配置され、前記最下層に配置される配線層の少なくとも一部とそれぞれ連結される複数の電気連結金属と、をさらに含む、請求項１９に記載のプリント回路基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はプリント回路基板に関する。

【背景技術】

【0002】

近年、高速データ処理及びデータ量の増加などにより、既存のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）市場以外の領域においてもＦＣＢ（Ｆｌｉｐ－Ｃｈｉｐ ＢＧＡ）基板に対する需要が増加している。例えば、電装用、サーバ用など、多様な市場での需要が増加しており、これにパッケージ構造が既存のＣＰＵ中心の製品構造からより様々な製品構造に多様化している。このような製品の多様化に伴う多様なデザインのパッケージ用基板の需要があり、層別デザインの密集度も従来に比べて高くなっている。特に、最近の需要が特に増加しているサーバ用パッケージ製品の場合、基板サイズが大きくなる傾向にある。一方、基板サイズの増加に伴ってバンプの個数が増加し、これにより一定のバンプ高さを確保することなどがより難しくなっている。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明の様々な目的の一つは、バンプ領域の平坦度を確保することによって工程能力を向上させることができるプリント回路基板を提供することである。

【課題を解決するための手段】

【0004】

本発明を通じて提案するいくつかの解決手段の一つは、絶縁層と、上記絶縁層上に配置され、半導体チップを実装するための複数の金属パッドを含む配線層と、上記絶縁層上に配置され、上記配線層を覆い、上記複数の金属パッドのうち少なくとも一つの少なくとも一部をそれぞれ露出させる複数の開口を有する半田レジスト層と、を含み、上記複数の開口のうち最も外郭に配置された開口の外縁を実質的に直線で連結してなる四角領域を実質的に均等に複数のセルに分割して、それぞれのセルの面積に対するそれぞれのセルに配置された金属パッドの面積の比を計算し、最も大きい値をＰＭａｘとし、最も小さい値をＰＭｉｎとするとき、（ＰＭａｘ－ＰＭｉｎ）×１００≦２０であるプリント回路基板を提供することである。

【0005】

本発明を通じて提案するいくつかの解決手段のうち他の一つは、絶縁部と、上記絶縁部上に配置され、半導体チップを実装するための複数の金属パッドと、上記絶縁部上に配置され、上記複数の金属パッドを覆い、上記複数の金属パッドのうち少なくとも一つの少なくとも一部をそれぞれ露出させる複数の第１開口を有する第１半田レジスト層と、を含み、上記複数の第１開口のうち最外郭に配置された第１開口の外縁を実質的に直線で連結してなる四角領域を、横長１．７ｍｍ～２．０ｍｍ及び縦長１．７ｍｍ～２．０ｍｍの範囲内で実質的に均等にＮ個のセルに分割し、四角領域の全面積に対するそれぞれのセルに配置された金属パッドの面積の比を計算して、最も大きい値をＱＭａｘとし、最も小さい値をＱＭｉｎとするとき、Ｎ×（ＱＭａｘ－ＱＭｉｎ）×１００≦２０であり、Ｎは正の整数である、プリント回路基板を提供することである。

【発明の効果】

【0006】

本発明の様々な効果のうち一効果として、バンプ領域の平坦度を確保することによって工程能力を向上させることができるプリント回路基板を提供することができる。

【図面の簡単な説明】

【0007】

【図1】電子機器システムの例を概略的に示すブロック図である。

【図2】電子機器の一例を概略的に示す斜視図である。

【図3】プリント回路基板の一例を概略的に示す断面図である。

【図4】図３のプリント回路基板の概略的な上面図を示す平面図である。

【図5】図３のプリント回路基板の変形例を概略的に示す断面図である。

【図6】図５のプリント回路基板の概略的な上面図を示す平面図である。

【図7】プリント回路基板の他の一例を概略的に示す断面図である。

【図8】図７のプリント回路基板の変形例を概略的に示す断面図である。

【図9】プリント回路基板のさらに他の一例を概略的に示す断面図である。

【図10】図９のプリント回路基板の変形例を概略的に示す断面図である。

【発明を実施するための形態】

【0008】

以下、添付の図面を参照して本発明について説明する。図面における要素の形状及びサイズなどは、より明確な説明のために拡大又は縮小することができる。

【0009】

電子機器
図１は、電子機器システムの例を概略的に示すブロック図である。

【0010】

図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／又は電気的に連結されている。これらは後述する他の電子部品とも結合して様々な信号ライン１０９０を形成する。

【0011】

チップ関連部品１０２０としては、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップ；セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップ；アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にもその他の異なる形態のチップ関連電子部品が含まれてもよいことは言うまでもない。また、これらのチップ関連部品１０２０を互いに組み合わせてもよいことは勿論である。チップ関連部品１０２０は、上述したチップや電子部品を含むパッケージ形態であってもよい。

【0012】

ネットワーク関連部品１０３０としては、Ｗｉ－Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の異なる多数の無線又は有線標準やプロトコルのうち任意のものが含まれてもよい。また、ネットワーク関連部品１０３０をチップ関連部品１０２０と併せて互いに組み合わせてもよいことは言うまでもない。

【0013】

その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルタ、ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれる。但し、これらに限定されるものではなく、これら以外にも、その他の異なる様々な用途のために使用されるチップ部品形態の受動素子などが含まれてもよい。また、その他の部品１０４０をチップ関連部品１０２０及び／又はネットワーク関連部品１０３０と互いに組み合わせてもよいことは言うまでもない。

【0014】

電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／又は電気的に連結されても又はされなくてもよい他の電子部品を含むことができる。他の電子部品の例としては、カメラモジュール１０５０、アンテナモジュール１０６０、ディスプレイ１０７０、バッテリ１０８０などがある。但し、これらに限定されるものではなく、オーディオコーデック、ビデオコーデック、電力増幅器、羅針盤、加速度計、ジャイロスコープ、スピーカ、大容量記憶装置（例えば、ハードディスクドライブ）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）、ＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）などであってもよい。これら以外にも、電子機器１０００の種類に応じて様々な用途のために使用されるその他の電子部品などが含まれてもよいことは言うまでもない。

【0015】

電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、個人用情報端末機（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニタ（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビ（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであってもよい。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことは言うまでもない。

【0016】

図２は、電子機器の一例を概略的に示す斜視図である。

【0017】

図面を参照すると、電子機器は、例えば、スマートフォン１１００であってもよい。スマートフォン１１００の内部には、マザーボード１１１０が収容されており、このようなマザーボード１１１０には、様々な部品１１２０が物理的及び／又は電気的に連結されている。また、カメラモジュール１１３０及び／又はスピーカ１１４０のようにマザーボード１１１０に物理的及び／又は電気的に連結されても又はされなくてもよい他の部品が内部に収容されている。部品１１２０のうち一部は、上述したチップ関連部品であってもよく、例えば、部品パッケージ１１２１であってもよいが、これに限定されるものではない。部品パッケージ１１２１は、能動部品及び／又は受動部品を含む電子部品が表面実装配置されるプリント回路基板の形態であってもよい。あるいは、部品パッケージ１１２１は、能動部品及び／又は受動部品が内蔵されたプリント回路基板の形態であってもよい。一方、電子機器は必ずしもスマートフォン１１００に限定されるものではなく、上述したように他の電子機器であってもよいことは言うまでもない。

【0018】

プリント回路基板
図３は、プリント回路基板の一例を概略的に示す断面図であり、図４は、図３のプリント回路基板の概略的な上面図を示す平面図である。

【0019】

図面を参照すると、一例に係るプリント回路基板１００Ａは、絶縁層１１１、絶縁層１１１上に配置される配線層１２１、及び絶縁層１１１上に配置され、配線層１２１を覆い、配線層１２１の少なくとも一部をそれぞれ露出させる複数の開口ｈ、ｇを有する半田レジスト層１５１を含むことができる。配線層１２１は、半導体チップを実装するための複数の金属パッドを含むことができ、必要に応じて、受動部品を実装するための複数の金属パッドをさらに含むことができる。半田レジスト層１５１は複数の金属パッドを覆うことができる。複数の開口ｈは、半導体チップを実装するための複数の金属パッドのうち少なくとも一つの少なくとも一部をそれぞれ露出させることができる。複数の開口ｇは、受動部品を実装するための複数の金属パッドのうち少なくとも一つの少なくとも一部をそれぞれ露出させることができる。複数の金属パッドはそれぞれ銅（Ｃｕ）を含むことができる。半田レジスト層１５１は、半導体チップを実装するための基準マークＭをさらに有することができる。基準マークＭは、半田レジスト層１５１の少なくとも一部を貫通することができ、絶縁層１１１及び／又は配線層１２１の少なくとも一部を露出させることができる。

【0020】

一方、複数の開口ｈのうち最外郭に配置された開口の外縁を実質的に直線で連結してなる四角領域Ａを、実質的に均等に複数のセルＢに分割し、それぞれのセルＢの面積に対するそれぞれのセルＢに配置された配線層１２１、例えば、面積の比を計算し、面積の比が最も大きいセルＢ１、例えば、半導体チップ実装用金属パッド１２０－１が最も大きく形成されたセルＢ１におけるセルＢ１の面積に対する半導体チップ実装用金属パッド１２０－１の面積の比をＰＭａｘとし、面積の比が最も小さいセルＢ２、例えば、半導体チップ実装用金属パッド１２０－２が最も小さく形成されたセルＢ２におけるセルＢ２の面積に対する半導体チップ実装用金属パッド１２０－２の面積の比をＰＭｉｎとするとき、（ＰＭａｘ－ＰＭｉｎ）×１００≦２０であることができる。

【0021】

このとき、それぞれのセルＢにおける開口ｈの平均深さｔをそれぞれｔ１、ｔ２、．．．ｔｎとし、それぞれのセルＢの面積に対するそれぞれのセルＢに 配置された配線層１２１、例えば、半導体チップ実装用金属パッドの面積の比Ｐを計算して、これをそれぞれＰ１、Ｐ２、．．．Ｐｎとし、ｎは３以上の整数であるとき、ｔ１、ｔ２、．．．ｔｎは、それぞれ実質的に０．２２×｛（Ｐ１、Ｐ２、．．．Ｐｎ）×１００｝×（μｍ）＋ｍ×（μｍ）の関係を満たすことができ、ｍは０以上の有理数であることができる。

【0022】

あるいは、複数の開口ｈのうち最外郭に配置された開口の外縁を実質的に直線で連結してなる四角領域Ａを、実質的に均等にＮ個のセルＢに分割して、四角領域Ａの全面積に対するそれぞれのセルＢに配置された配線層１２１、例えば、半導体チップ実装用金属パッドの面積の比を算出し、面積の比が最も大きいセルＢ１、例えば、半導体チップ実装用金属パッド１２０－１が最も大きく形成されたセルＢ１における四角領域Ａの全面積に対する半導体チップ実装用金属パッド１２０－１の面積の比をＱＭａｘとし、面積の比が最も小さいセルＢ２、例えば、半導体チップ実装用金属パッド１２０－２が最も小さく形成されたセルＢ２における四角領域Ａの全面積に対する半導体チップ実装用金属パッド１２０－２の面積の比をＱＭｉｎとするとき、Ｎ×（ＱＭａｘ－ＱＭｉｎ）×１００≦２０であることができ、Ｎは正の整数であることができる。

【0023】

このとき、それぞれのセルＢにおける開口ｈの平均深さｔをそれぞれｔ１、ｔ２、．．．ｔｎとし、四角領域Ａの全面積に対するそれぞれのセルＢに配置された配線層１２１、例えば、半導体チップ実装用金属パッドの面積の比Ｑを算出して、これをそれぞれＱ１、Ｑ２、．．．Ｑｎとし、ｎは３以上の整数であるとき、ｔ１、ｔ２、．．．ｔｎは、それぞれ実質的に０．２２×Ｎ×｛（Ｑ１、Ｑ２、．．．Ｑｎ）×１００｝×（μｍ）＋ｋ×（μｍ）の関係を満たすことができ、ｋは０以上の有理数であることができる。

【0024】

一方、四角領域Ａを定義するとき、平面上において複数の開口ｈのうち最外郭に配置された開口の外縁の一部が突出又はリセスされた部分は、仮想の線を引いたときに除外することができる。また、互いに異なる仮想の直線が接する角は実質的に直角であり得る。例えば、四角領域Ａは、平面上において、実質的に矩形又は正方形の形態を有することができる。このような四角領域Ａは、後述するように半導体チップが実装されるための半田バンプが形成されるバンプ領域であってもよい。したがって、四角領域Ａを定義する際に複数の開口ｇや基準マークＭを除外することができる。例えば、基準マークＭは半導体チップを実装するためのものであって、半導体チップが実装される四角領域Ａの少なくとも一つのコーナー、好ましくは４つのコーナーの近傍にそれぞれ形成されてもよく、複数の開口ｇは、受動部品を実装するための金属パッドを露出させる領域であって、四角領域Ａの周囲に形成されてもよい。

【0025】

また、複数のセルＢは四角領域Ａを均等に分割した領域であって、分割のための基準となる横及び／又は縦のサイズはそれぞれ１．７ｍｍ～２．０ｍｍの範囲で決定されることができ、様々な場合の数が存在する場合には、最も小さく分けることができる場合を採択することができる。例えば、横及び／又は縦の長さが３１ｍｍの四角領域Ａを分割する場合には、それぞれのセルＢは、横及び／又は縦の長さが約１．７２ｍｍ（１８分割）、１．８２ｍｍ（１７分割）、１．９４ｍｍ（１６分割）などの場合に分割可能であり、このうち最も小さい１．７２ｍｍ（１８分割）に分割することで、本発明に係る上述のパラメータを計算することができる。分析及び実験によれば、このような範囲にセルＢを分割するとき、本発明に係る上述のパラメータの関係が好ましく導出されることができる。

【0026】

一方、上述した本発明に係るパラメータは、一例に係るプリント回路基板１００Ａにおいて、四角領域Ａと複数のセルＢを定義し、それらの面積を測定した後、半田レジスト層１５１を透視してそれぞれのセルＢ領域に配置された配線層１２１、例えば、金属パッドの面積を測定するか、又は半田レジスト層１５１を除去した後、それぞれのセルＢ領域に配置された配線層１２１、例えば、金属パッドの面積を測定して計算することができる。面積を測定する際には走査顕微鏡又は光学顕微鏡などが用いられてもよいが、測定方法はこれに限定されるものではない。

【0027】

なお、配線層１２１の平均厚さ１２１Ｔは１０μｍ～１８μｍであってもよく、配線層１２１内の最大厚さと最小厚さとの差は約５μｍ以内であってもよい。また、半田レジスト層１５１の平均厚さ１５１Ｔは１５μｍ～２３μｍであってもよく、半田レジスト層１５１内の最大厚さと最小厚さとの差は約７μｍ以内であってもよい。また、複数の開口ｈの平均直径ｄは５０μｍ～１００μｍであってもよく、複数の開口ｈのうち最大直径を有する開口と最小直径を有する開口との直径差は約１０μｍ以内であってもよい。厚さ、直径、深さなどがこのような条件を満たしたとき、本発明に係る上述のパラメータの関係が好ましく導出されることができる。

【0028】

一方、配線層１２１の平均厚さ１２１Ｔ、半田レジスト層１５１の平均厚さ１５１Ｔ、複数の開口ｈの平均直径ｄ、複数の開口ｈの平均深さｔなどは、走査顕微鏡又は光学顕微鏡などを用いて測定することができるが、測定装備がこれらに限定されるものではない。必要に応じて、プリント回路基板１００Ａの研磨又は切断断面を基準にして、これらの数値を測定することができる。平均厚さ、平均直径、平均深さなどは、任意の５地点で測定した値の平均値で計算することができる。それぞれの開口がテーパ形状を有する場合には、それぞれの開口の最上側及び最下側の直径の平均値によりそれぞれの開口の直径を計算することができる。

【0029】

また、基板にマイクロボールを用いてバンプを形成する工法の場合、ボールのサイズがほぼ一定であるため、バンプが実装される半田レジスト層の開口領域の体積によってバンプの高さが決定されることができる。このとき、半田レジスト層の開口領域の深さは、下部領域のデザイン、例えば、配線層の金属比率によって決定されることができる。したがって、半導体チップが実装されるバンプ領域において、配線層の金属比率の調整がバンプ高さの散布を制御するための重要な要因となり得る。分析及び実験によれば、本発明に係る上述のパラメータを満たしたとき、より容易にバンプ高さの散布を制御することができるため、大面積製品のバンプ領域の平坦度を確保することができ、よって、工程能力の向上によりバンプ高さのばらつきを減らすことができる。これにより、アセンブリの歩留まり及び品質を向上させることができる。また、基板の作製時に、バンプ高さの不良に対する根本的な原因を除去することができ、歩留まりを向上させることができる。

【0030】

例えば、一例に係るプリント回路基板１００Ａの複数の開口ｈ上にそれぞれマイクロボールを用いて半田バンプを形成する場合において、ｔ１．．．ｔｎ≒０．２２×｛（Ｐ１．．．Ｐｎ）×１００｝＋ｍ及び／又はｔ１．．．ｔｎ≒０．２２×Ｎ×｛（Ｑ１．．．Ｑｎ）×１００｝＋ｋの関係を満たすように、半田レジスト層１５１にＮ個の開口ｈを形成する場合、下記［表１］及び［表２］の実験例１～５のように、（ＰＭａｘ－ＰＭｉｎ）×１００及び／又はＮ×（ＱＭａｘ－ＱＭｉｎ）×１００の値が２０以下である場合には、半田バンプの公差が±１０μｍ以内で十分なマージンを確保できるため、半導体チップの実装前のパッケージ基板に要求されるスペックを満たすことができる。これに対し、下記［表１］及び［表２］の実験例６～７のように、（ＰＭａｘ－ＰＭｉｎ）×１００及び／又はＮ×（ＱＭａｘ－ＱＭｉｎ）×１００の値が２０を超える場合には、半田バンプの高さ公差が±１０μｍを超えて、結果として半導体チップの実装前のパッケージ基板に要求されるスペックを満たさないなど、納品基準未達の不良が発生する可能性がある。

【0031】

【表1】

【0032】

【表2】

【0033】

一方、上述した実験例１～７におけるプリント回路基板サンプルは、配線層１２１の平均厚さ１２１Ｔが約１５μｍ程度であり、最大／最小厚さの差は約３μｍ程度であり、半田レジスト層１５１の平均厚さ１５１Ｔは約２０μｍ程度であり、最大／最小厚さの差は約４μｍ程度であり、複数の開口ｈの平均直径ｄは約７５μｍ程度であり、最大／最小直径の差は約５μｍ程度であった。また、絶縁層１１１の材料としてはＡＢＦを用い、配線層１２１は化学銅めっきと電解銅めっきを用いて形成し、半田レジスト層１５１の材料としては商品名ＡＵＳ７０３を用いた。

【0034】

以下では、図面を参照して一例に係るプリント回路基板１００Ａの構成要素についてより詳細に説明する。

【0035】

絶縁層１１１は絶縁材を含むことができる。絶縁材は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又は樹脂と共に、無機フィラー、有機フィラー及び／又はガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）を含む材料を含むことができる。例えば、絶縁材は、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＰＰＧ（Ｐｒｅｐｒｅｇ）などの非感光性絶縁材であってもよいが、これらに限定されるものではなく、これら以外にも、その他の異なる高分子素材が用いられてもよい。また、絶縁材は、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などの感光性絶縁材であってもよい。

【0036】

配線層１２１は金属を含むことができる。金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はこれらの合金などを含むことができる。好ましくは、銅（Ｃｕ）を含むことができるが、これに限定されるものではない。配線層１２１は、設計デザインに応じて様々な機能を行うことができる。例えば、信号パターン、パワーパターン、グランドパターンを含むことができる。これらのパターンは、それぞれラインパターン、パッドパターン、プレーンパターンなどを含むことができる。配線層１２１は、無電解めっき層（又は化学銅）と電解めっき層（又は電気銅）とを含むことができるが、これに限定されるものではない。無電解めっき層の代わりにスパッタ層が形成されてもよく、両方を含んでもよい。また、銅箔をさらに含むことができる。

【0037】

半田レジスト層１５１は半田レジストを含むことができる。半田レジストは感光性材質であってもよく、又は液状タイプであってもよい。例えば、半田レジストは商品名ＡＵＳ７０３、ＳＲ７３００などであってもよいが、これらに限定されるものではない。半田レジスト層１５１は複数の開口ｈを有することができ、それぞれの開口ｈは配線層１２１の少なくとも一部を露出させることができる。それぞれの開口ｈは、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）及び／又はＮＳＭＤ（Ｎｏｎ－Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）タイプで配線層１２１の少なくとも一部を露出させることができる。好ましくは、それぞれの開口ｈは、ＳＭＤタイプで配線層１２１の少なくとも一部を露出させることができる。

【0038】

図５は、図３のプリント回路基板の変形例を概略的に示す断面図であり、図６は、図５のプリント回路基板の概略的な上面図を示す平面図である。

【0039】

図面を参照すると、変形例に係るプリント回路基板５００Ａは、絶縁層１１１、絶縁層１１１上に配置される配線層１２１、絶縁層１１１上に配置され、配線層１２１の少なくとも一部を覆い、配線層１２１の少なくとも一部をそれぞれ露出させる複数の開口ｈを有する半田レジスト層１５１、複数の開口ｈ、ｇ上にそれぞれ配置され、配線層１２１の露出した少なくとも一部とそれぞれ連結される複数の半田バンプ２１０、２２０、及び半田レジスト層１５１上に配置され、複数の半田バンプ２１０、２２０を介して配線層１２１とそれぞれ連結される半導体チップ３１０及び受動部品３２０を含むことができる。例えば、変形例に係るプリント回路基板５００Ａは、一例に係るプリント回路基板１００Ａを含むパッケージ形態を有してもよい。例えば、変形例に係るプリント回路基板５００Ａは、半導体パッケージ構造を有することができる。

【0040】

一方、複数の半田バンプ２１０と半導体チップ３１０は、四角領域Ａ上に配置されてもよい。例えば、四角領域Ａは、半導体チップ３１０を実装するための複数の半田バンプ２１０が配置されるバンプ領域であってもよい。変形例に係るプリント回路基板５００Ａも上述した本発明に係るパラメータを満たすことができ、この場合、半導体チップ３１０が実装される前の複数の半田バンプ２１０は平坦性に優れることができる。例えば、半導体チップ３１０が実装される前の複数の半田バンプ２１０は、最大高さを有する半田バンプと最小高さを有する半田バンプとの高さ差が約２０μｍ以内であってもよい。この場合、工程能力の向上によりバンプ高さのばらつきを減らすことができるため、アセンブリの歩留まり及び品質を向上させることができ、基板の作製時に、バンプ高さの不良に対する根本的な原因を除去することができ、歩留まりをより向上させることができる。

【0041】

また、複数の半田バンプ２１０のそれぞれの高さは、半導体チップ３１０の実装前にプリント回路基板５００Ａを基準にして、走査顕微鏡又は光学顕微鏡などを用いて測定することができるが、測定装備がこれらに限定されるものではない。必要に応じて、半導体チップ３１０の実装前のプリント回路基板５００Ａの研磨又は切断断面を基準にして複数の半田バンプ２１０のそれぞれの高さを測定することができる。

【0042】

以下では、図面を参照して変形例に係るプリント回路基板５００Ａの構成要素についてより詳細に説明する。

【0043】

複数の半田バンプ２１０、２２０は、それぞれ低融点金属、例えば、錫（Ｓｎ）－アルミニウム（Ａｌ）－銅（Ｃｕ）などの半田などで形成されてもよいが、これは一例に過ぎず、材質が特にこれらに限定されるものではない。複数の半田バンプ２１０はそれぞれマイクロボールの形態を有することができるが、これに限定されるものではない。

【0044】

半導体チップ３１０は、数百～数百万個以上の素子が一つのチップ内に集積化された集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）ダイ（Ｄｉｅ）を含むことができる。このとき、集積回路は、例えば、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラ、アプリケーションプロセッサ（例えば、ＡＰ）、アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップであってもよいが、これらに限定されるものではなく、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などのメモリチップ、又はＰＭＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ）のような他の種類であってもよいことは勿論である。半導体チップ３１０は複数個であってもよく、この場合、互いに同じ種類、又は互いに異なる種類の半導体チップが四角領域Ａ上にそれぞれ配置されてもよい。

【0045】

半導体チップ３１０は、アクティブウエハに基づいて形成されたものであってもよく、この場合、それぞれの本体をなす母材としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などが用いられることができる。本体には様々な回路が形成されていてもよい。それぞれの本体には接続パッドが形成されることができ、接続パッドはアルミニウム（Ａｌ）、銅（Ｃｕ）などの導電性物質を含むことができる。半導体チップ３１０はベアダイ（ｂａｒｅ ｄｉｅ）であってもよく、この場合、接続パッド上には、必要に応じて金属バンプが配置されてもよい。半導体チップ３１０は、パッケージダイ（ｐａｃｋａｇｅｄ ｄｉｅ）であってもよく、この場合、接続パッド上にさらに再配線層が形成され、必要に応じて再配線層上に金属バンプが配置されてもよい。

【0046】

受動部品３２０はチップ部品であってもよい。例えば、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、 ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）、 ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）などであってもよいが、これらに限定されるものではない。

【0047】

その他の内容は、上述した一例に係るプリント回路基板１００Ａで説明したものと実質的に同一であるため、重複内容は省略する。

【0048】

図７は、プリント回路基板の他の一例を概略的に示す断面図である。

【0049】

図面を参照すると、他の一例に係るプリント回路基板１００Ｂは、複数の絶縁層１１１、１１２、１１３、１１４、複数の絶縁層１１１、１１２、１１３、１１４上又は内にそれぞれ配置される複数の配線層１２１、１２２、１２３、１２４、１２５、複数の絶縁層１１１、１１２、１１３、１１４のうち少なくとも一つをそれぞれ貫通し、複数の配線層１２１、１２２、１２３、１２４、１２５のうち少なくとも一つとそれぞれ連結される複数のビア層１３１、１３２、１３３、１３４、並びに複数の絶縁層１１１、１１２、１１３、１１４の上側及び下側にそれぞれ配置される第１及び第２半田レジスト層１５１、１５２を含むことができる。例えば、他の一例に係るプリント回路基板１００Ｂは、コアレスタイプの多層基板であってもよいが、これに限定されるものではなく、必要に応じてコア層を有するコアタイプの多層基板であってもよい。

【0050】

複数の絶縁層１１１、１１２、１１３、１１４はそれぞれ絶縁材を含むことができる。絶縁材は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらの樹脂と共に、無機フィラー、有機フィラー及び／又はガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）を含む材料を含むことができる。例えば、絶縁材は、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＰＰＧ（Ｐｒｅｐｒｅｇ）などの非感光性絶縁材であってもよいが、これらに限定されるものではなく、これら以外にも、その他の異なる高分子素材が用いられてもよい。また、絶縁材は、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などの感光性絶縁材であってもよい。

【0051】

複数の配線層１２１、１２２、１２３、１２４、１２５はそれぞれ金属を含むことができる。金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はこれらの合金などを含むことができる。好ましくは、銅（Ｃｕ）を含むことができるが、これに限定されるものではない。複数の配線層１２１、１２２、１２３、１２４、１２５は、それぞれ設計デザインに応じて様々な機能を行うことができる。例えば、信号パターン、パワーパターン、グランドパターンなどを含むことができる。これらのパターンはそれぞれライン、プレーン、パッドなど様々な形態を有することができる。複数の配線層１２１、１２２、１２３、１２４、１２５は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができる。あるいは、金属箔（又は銅箔）及び電解めっき層（又は電気銅）を含むことができる。あるいは、金属箔（又は銅箔）、無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができる。無電解めっき層（又は化学銅）の代わりにスパッタ層を含んでもよく、必要に応じて両方を含んでもよい。

【0052】

複数のビア層１３１、１３２、１３３、１３４はそれぞれ金属を含むことができる。金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はこれらの合金などを含むことができる。好ましくは、銅（Ｃｕ）を含むことができるが、これに限定されるものではない。複数のビア層１３１、１３２、１３３、１３４は、それぞれビアホールを充填するフィルドビア（ｆｉｌｅｄ ＶＩＡ）を含むことができるが、ビアホールの壁面に沿って配置されるコンフォーマルビア（ｃｏｎｆｏｒｍａｌ ＶＩＡ）を含むこともできる。複数のビア層１３１、１３２、１３３、１３４にそれぞれ含まれたビアは、設計デザインに応じて様々な機能を行うことができる。例えば、グランドビア、パワービア、信号ビアなどを含むことができる。複数のビア層１３１、１３２、１３３、１３４にそれぞれ含まれたビアは、断面上において互いに同じ方向のテーパ形状、例えば、上側から下側に向かうほど直径が実質的に小さくなるテーパ形状を有することができる。複数のビア層１３１、１３２、１３３、１３４は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができる。無電解めっき層（又は化学銅）の代わりにスパッタ層を含んでもよく、必要に応じて両方を含んでもよい。

【0053】

第１及び第２半田レジスト層１５１、１５２はそれぞれ半田レジストを含むことができる。半田レジストは感光性材質であってもよく、また液状タイプであってもよい。例えば、半田レジストは商品名ＡＵＳ７０３、ＳＲ７３００などであってもよいが、これらに限定されるものではない。第１半田レジスト層１５１は複数の開口ｈ、ｇを有することができ、それぞれの開口ｈ、ｇは最上層の配線層１２１の少なくとも一部を露出させることができる。それぞれの開口ｈ、ｇは、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）及び／又はＮＳＭＤ（Ｎｏｎ－Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）タイプでパターンを露出させることができ、好ましくはＳＭＤタイプでパターンを露出させることができる。第２半田レジスト層１５２も複数の開口を有することができ、それぞれの開口は最下層の配線層１２５の少なくとも一部を露出させることができる。それぞれの開口は、ＳＭＤ及び／又はＮＳＭＤタイプで最下層の配線層１２５の少なくとも一部を露出させることができ、好ましくはＳＭＤタイプで最下層の配線層１２５の少なくとも一部を露出させることができる。

【0054】

一方、一例に係るプリント回路基板１００Ａの絶縁層１１１と配線層１２１と半田レジスト層１５１は、それぞれ他の一例に係るプリント回路基板１００Ｂの複数の絶縁層１１１、１１２、１１３、１１４のうち最上層に配置される絶縁層１１１と複数の配線層１２１、１２２、１２３、１２４、１２５のうち最上層に配置される配線層１２１と第１及び第２半田レジスト層１５１、１５２のうち第１半田レジスト層１５１であることができる。

【0055】

その他の内容は、上述した一例に係るプリント回路基板１００Ａで説明したものと実質的に同一であるため、重複内容は省略する。

【0056】

図８は、図７のプリント回路基板の変形例を概略的に示す断面図である。

【0057】

図面を参照すると、変形例に係るプリント回路基板５００Ｂは、複数の絶縁層１１１、１１２、１１３、１１４、複数の絶縁層１１１、１１２、１１３、１１４上又は内にそれぞれ配置される複数の配線層１２１、１２２、１２３、１２４、１２５、複数の絶縁層１１１、１１２、１１３、１１４のうち少なくとも一つをそれぞれ貫通し、複数の配線層１２１、１２２、１２３、１２４、１２５のうち少なくとも一つとそれぞれ連結される複数のビア層１３１、１３２、１３３、１３４、複数の絶縁層１１１、１１２、１１３、１１４の上側及び下側にそれぞれ配置される第１及び第２半田レジスト層１５１、１５２、第１半田レジスト層１５１の複数の開口ｈ、ｇ上にそれぞれ配置され、最上層の配線層１２１の露出した少なくとも一部とそれぞれ連結される複数の半田バンプ２１０、２２０、第１半田レジスト層１５１上に配置され、複数の半田バンプ２１０、２２０を介して最上層の配線層１２１とそれぞれ連結される半導体チップ３１０及び受動部品３２０、第２半田レジスト層１５２の複数の開口上にそれぞれ配置され、最下層の配線層１２５の露出した少なくとも一部とそれぞれ連結される複数の電気連結金属１６０を含むことができる。例えば、変形例に係るプリント回路基板５００Ｂは、他の一例に係るプリント回路基板１００Ｂを含むパッケージ形態を有してもよい。例えば、変形例に係るプリント回路基板５００Ｂは、半導体パッケージ構造を有することができる。

【0058】

複数の電気連結金属１６０は、プリント回路基板５００Ｂを電子機器のメインボードや他の基板などに連結させるための構成である。複数の電気連結金属１６０は、最下層の配線層１２５の少なくとも一部とそれぞれ連結されることができる。必要に応じて、複数の電気連結金属１６０は複数のアンダーバンプ金属を介してそれぞれ配置されてもよい。複数の電気連結金属１６０は、導電性物質、例えば、半田などで形成されてもよいが、これは一例に過ぎず、材質が特にこれに限定されるものではない。複数の電気連結金属１６０は、それぞれランド、ボール、ピンなどであってもよい。複数の電気連結金属１６０は、それぞれ多重層又は単一層で形成されてもよい。多重層で形成される場合には、銅柱と銅柱上に形成された半田を含むことができ、単一層で形成される場合には、錫－銀半田や銅を含むことができるが、これに限定されるものではない。

【0059】

その他の内容は、上述したプリント回路基板１００Ａ、１００Ｂ、５００Ａで説明したものと実質的に同一であるため、重複内容は省略する。

【0060】

図９は、プリント回路基板のさらに他の一例を概略的に示す断面図である。

【0061】

図面を参照すると、さらに他の一例に係るプリント回路基板１００Ｃは、コアタイプの第１基板部１４１、第１基板部１４１上に配置されるコアレスタイプの第２基板部１４２、並びに第１及び第２基板部１４１、１４２上にそれぞれ配置される第１及び第２半田レジスト層１５１、１５２を含むことができる。第２基板部１４２は、第１基板部１４１よりも配線密度がさらに高くてもよい。例えば、第２基板部１４２は、第１基板部１４１よりも相対的にファインピッチの高密度配線を含むことができ、第１基板部１４１は、第２基板部１４２よりも相対的に低密度配線を含むことができる。例えば、第２基板部１４２の配線は、第１基板部１４１の配線よりも厚さ、ライン／スペース、ピッチなどが相対的にさらに小さくてもよい。また、互いに異なる層に配置される配線間の絶縁距離がさらに小さくてもよい。例えば、プリント回路基板１００Ｃは２．ｎＤタイプのパッケージ基板であってもよい。

【0062】

第１基板部１４１は、コアタイプの多層基板であってもよい。例えば、第１基板部１４１は、コア絶縁層１７１、コア絶縁層１７１の上面及び下面上にそれぞれ配置される第１及び第２コア配線層１８１、１８２、コア絶縁層１７１を貫通し、第１及び第２コア配線層１８１、１８２を連結するコアビア層１９１、コア絶縁層１７１の上面上に配置される複数の第１ビルドアップ絶縁層１７２、１７３、１７４、複数の第１ビルドアップ絶縁層１７２、１７３、１７４上又は内にそれぞれ配置される複数の第１ビルドアップ配線層１８３、１８４、複数の第１ビルドアップ絶縁層１７２、１７３、１７４のうち少なくとも一つをそれぞれ貫通し、複数の第１ビルドアップ配線層１８３、１８４のうち少なくとも一つとそれぞれ連結される複数の第１ビルドアップビア層１９２、１９３、コア絶縁層１７１の下面上に配置される複数の第２ビルドアップ絶縁層１７５、１７６、複数の第２ビルドアップ絶縁層１７５、１７６上又は内にそれぞれ配置される複数の第２ビルドアップ配線層１８５、１８６、及び複数の第２ビルドアップ絶縁層１７５、１７６のうち少なくとも一つをそれぞれ貫通し、複数の第２ビルドアップ配線層１８５、１８６のうち少なくとも一つとそれぞれ連結される複数の第２ビルドアップビア層１９４、１９５を含むことができる。

【0063】

コア絶縁層１７１は絶縁材を含むことができる。絶縁材としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらの絶縁樹脂がシリカなどの無機フィラーと混合された材料、又は無機フィラーと共にガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材に含浸された樹脂、例えば、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）の絶縁材等が用いられてもよいが、これらに限定されるものではない。コア絶縁層１７１は、複数の第１及び第２ビルドアップ絶縁層１７２、１７３、１７４、１７５、１７６のそれぞれよりも厚さがさらに厚くてもよいが、これに限定されるものではない。

【0064】

複数の第１及び第２ビルドアップ絶縁層１７２、１７３、１７４、１７５、１７６はそれぞれ絶縁材を含むことができる。絶縁材としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらの絶縁樹脂がシリカなどの無機フィラーと混合された材料、又は無機フィラーと共にガラス繊維などの芯材に含浸された樹脂、例えば、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、プリプレグ（Ｐｒｅｐｒｅｇ）、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）の絶縁材などが使用されてもよいが、これらに限定されるものではない。複数の第１及び第２ビルドアップ絶縁層１７２、１７３、１７４、１７５、１７６のそれぞれの層数は特に限定されない。

【0065】

第１及び第２コア配線層１８１、１８２はそれぞれ金属を含むことができる。金属としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを使用することができる。好ましくは、銅（Ｃｕ）を含むことができる。第１及び第２コア配線層１８１、１８２は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができるが、これらに限定されるものではない。無電解めっき層として化学銅の代わりにスパッタ層が形成されてもよく、両方を含んでもよい。必要に応じて、銅箔をさらに含むことができる。第１及び第２コア配線層１８１、１８２は、それぞれ当該層の設計デザインに応じて様々な機能を行うことができる。例えば、グランドパターン、パワーパターン、信号パターンなどを含むことができる。これらのパターンはそれぞれラインパターン、プレーンパターン及び／又はパッドパターンを含むことができる。

【0066】

複数の第１及び第２ビルドアップ配線層１８３、１８４、１８５、１８６はそれぞれ金属を含むことができる。金属としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを使用することができる。好ましくは、銅（Ｃｕ）を含むことができる。複数の第１及び第２ビルドアップ配線層１８３、１８４、１８５、１８６は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができるが、これらに限定されるものではない。無電解めっき層として化学銅の代わりにスパッタ層が形成されてもよく、両方を含んでもよい。必要に応じて、銅箔をさらに含むことができる。複数の第１及び第２ビルドアップ配線層１８３、１８４、１８５、１８６は、それぞれ当該層の設計デザインに応じて様々な機能を行うことができる。例えば、グランドパターン、パワーパターン、信号パターンなどを含むことができる。これらのパターンはそれぞれラインパターン、プレーンパターン及び／又はパッドパターンを含むことができる。

【0067】

コアビア層１９１は貫通ビアを含むことができる。貫通ビアは、貫通ホールの壁面に形成された金属層と金属層を充填するプラグとを含むことができる。金属層は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの金属を含むことができる。好ましくは、銅（Ｃｕ）を含むことができる。プラグは絶縁材質のインクを含むことができる。金属層は、無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができるが、これらに限定されるものではない。無電解めっき層として化学銅の代わりにスパッタ層が形成されてもよく、必要に応じて両方を含んでもよい。コアビア層１９１は、設計デザインに応じて様々な機能を行うことができる。例えば、グランドビア、パワービア、信号ビアなどを含むことができる。コアビア層１９１は実質的に円柱形状を有することができるが、これに限定されるものではなく、実質的に砂時計形状を有することもできる。

【0068】

複数の第１及び第２ビルドアップビア層１９２、１９３、１９４、１９５はそれぞれマイクロビアを含むことができる。マイクロビアは、ビアホールを充填するフィルドビア（ｆｉｌｅｄ ＶＩＡ）であってもよく、又はビアホールの壁面に沿って配置されるコンフォーマルビア（ｃｏｎｆｏｒｍａｌ ＶＩＡ）であってもよい。マイクロビアはスタック型（ｓｔａｃｋｅｄ ｔｙｐｅ）及び／又はスタガード型（ｓｔａｇｇｅｒｅｄ ｔｙｐｅ）で配置されることができる。複数の第１及び第２ビルドアップビア層１９２、１９３、１９４、１９５はそれぞれ金属を含むことができ、金属は銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などであってもよい。好ましくは、銅（Ｃｕ）を含むことができる。複数の第１及び第２ビルドアップビア層１９２、１９３、１９４、１９５は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができるが、これらに限定されるものではない。無電解めっき層として化学銅の代わりにスパッタ層が形成されてもよく、両方を含んでもよい。複数の第１及び第２ビルドアップビア層１９２、１９３、１９４、１９５は、当該層の設計デザインに応じて様々な機能を行うことができる。例えば、グランドビア、パワービア、信号ビアなどを含むことができる。複数の第１ビルドアップビア層１９２、１９３のビアと複数の第２ビルドアップビア層１９４、１９５のビアとは、互いに反対方向のテーパ形状を有することができる。

【0069】

第２基板部１４２は、微細回路を含むコアレスタイプの多層ビルドアップ基板であってもよい。例えば、第２基板部１４２は、複数の第３ビルドアップ絶縁層１１１、１１２、１１３、１１４、複数の第３ビルドアップ絶縁層１１１、１１２、１１３、１１４上又は内にそれぞれに配置される複数の第３ビルドアップ配線層１２１、１２２、１２３、１２４、１２５、及び複数の第３ビルドアップ絶縁層１１１、１１２、１１３、１１４のうち少なくとも一つをそれぞれ貫通し、複数の第３ビルドアップ配線層１２１、１２２、１２３、１２４、１２５のうち少なくとも一つとそれぞれ連結される複数の第３ビルドアップビア層１３１、１３２、１３３、１３４、１３５を含むことができる。

【0070】

複数の第３ビルドアップ絶縁層１１１、１１２、１１３、１１４はそれぞれ絶縁材を含むことができる。絶縁材としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらの絶縁樹脂がシリカなどの無機フィラーと混合された材料、又は無機フィラーと共にガラス繊維などの芯材に含浸された樹脂、例えば、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、プリプレグ（Ｐｒｅｐｒｅｇ）、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）の絶縁材などが使用されてもよいが、これらに限定されるものではない。複数の第３ビルドアップ絶縁層１１１、１１２、１１３、１１４の層数は特に限定されない。

【0071】

複数の第３ビルドアップ配線層１２１、１２２、１２３、１２４、１２５は金属を含むことができる。金属としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを使用することができる。好ましくは、銅（Ｃｕ）を含むことができる。複数の第３ビルドアップ配線層１２１、１２２、１２３、１２４、１２５は、無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができるが、これらに限定されるものではない。無電解めっき層として化学銅の代わりにスパッタ層が形成されてもよく、両方を含んでもよい。必要に応じて、銅箔をさらに含むことができる。複数の第３ビルドアップ配線層１２１、１２２、１２３、１２４、１２５は、当該層の設計デザインに応じて様々な機能を行うことができる。例えば、グランドパターン、パワーパターン、信号パターンなどを含むことができる。これらのパターンはそれぞれラインパターン、プレーンパターン及び／又はパッドパターンを含むことができる。

【0072】

複数の第３ビルドアップビア層１３１、１３２、１３３、１３４、１３５はそれぞれマイクロビアを含むことができる。マイクロビアは、ビアホールを充填するフィルドビア（ｆｉｌｅｄ ＶＩＡ）であってもよく、又はビアホールの壁面に沿って配置されるコンフォーマルビア（ｃｏｎｆｏｒｍａｌ ＶＩＡ）であってもよい。マイクロビアはスタック型（ｓｔａｃｋｅｄ ｔｙｐｅ）及び／又はスタガード型（ｓｔａｇｇｅｒｅｄ ｔｙｐｅ）で配置されることができる。複数の第３ビルドアップビア層１３１、１３２、１３３、１３４、１３５は金属を含むことができ、金属は銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを含むことができる。好ましくは、銅（Ｃｕ）を含むことができる。複数の第３ビルドアップビア層１３１、１３２、１３３、１３４、１３５は、無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができるが、これらに限定されるものではない。無電解めっき層として化学銅の代わりにスパッタ層が形成されてもよく、両方を含んでもよい。複数の第３ビルドアップビア層１３１、１３２、１３３、１３４、１３５は、それぞれ当該層の設計デザインに応じて様々な機能を行うことができる。例えば、グランドビア、パワービア、信号ビアなどを含むことができる。複数の第３ビルドアップビア層１３１、１３２、１３３、１３４、１３５のビアは互いに同じ方向のテーパ形状を有することができる。複数の第３ビルドアップビア層１３１、１３２、１３３、１３４、１３５のビアは、複数の第１ビルドアップビア層１９２、１９３のビアと同じ方向のテーパ形状を有することができ、複数の第２ビルドアップビア層１９４、１９５のビアとは反対方向のテーパ形状を有することができる。

【0073】

第１及び第２半田レジスト層１５１、１５２はそれぞれ半田レジストを含むことができる。半田レジストは感光性材質であってもよく、また液状タイプであってもよい。例えば、半田レジストは商品名ＡＵＳ７０３、ＳＲ７３００などであってもよいが、これらに限定されるものではない。第１半田レジスト層１５１は複数の開口ｈ、ｇを有することができ、それぞれの開口ｈ、ｇは最上層の第３ビルドアップ配線層１２１の少なくとも一部を露出させることができる。それぞれの開口ｈ、ｇは、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）及び／又はＮＳＭＤ（Ｎｏｎ－Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）タイプで最上層の第３ビルドアップ配線層１２１の少なくとも一部を露出させることができ、好ましくはＳＭＤタイプで最上層の第３ビルドアップ配線層１２１の少なくとも一部を露出させることができる。第２半田レジスト層１５２も複数の開口を有することができ、それぞれの開口は最下層の第２ビルドアップ配線層１８６の少なくとも一部を露出させることができる。それぞれの開口は、ＳＭＤ及び／又はＮＳＭＤタイプで最下層の第２ビルドアップ配線層１８６の少なくとも一部を露出させることができ、好ましくはＳＭＤタイプで最下層の第２ビルドアップ配線層１８６の少なくとも一部を露出させることができる。

【0074】

一方、一例に係るプリント回路基板１００Ａの絶縁層１１１と配線層１２１と半田レジスト層１５１は、それぞれさらに他の一例に係るプリント回路基板１００Ｃの複数の第３ビルドアップ絶縁層１１１、１１２、１１３、１１４のうち最上層の第３ビルドアップ絶縁層１１１と、複数の第３ビルドアップ配線層１２１、１２２、１２３、１２４、１２５のうち最上層の第３ビルドアップ配線層１２１と、第１及び第２半田レジスト層１５１、１５２のうち第１半田レジスト層１５１であることができる。

【0075】

その他の内容は、上述した一例に係るプリント回路基板１００Ａで説明したものと実質的に同一であるため、重複内容は省略する。

【0076】

図１０は、図９のプリント回路基板の変形例を概略的に示す断面図である。

【0077】

図面を参照すると、変形例に係るプリント回路基板５００Ｃは、コアタイプの第１基板部１４１、第１基板部１４１上に配置されるコアレスタイプの第２基板部１４２、第１及び第２基板部１４１、１４２上にそれぞれ配置される第１及び第２半田レジスト層１５１、１５２、第１半田レジスト層１５１の複数の開口ｈ、ｇ上にそれぞれ配置され、最上層の第３ビルドアップ配線層１２１の露出した少なくとも一部とそれぞれ連結される複数の半田バンプ２１０、２２０、第１半田レジスト層１５１上に配置され、複数の半田バンプ２１０、２２０を介して最上層の配線層１２１とそれぞれ連結される半導体チップ３１０及び受動部品３２０、第２半田レジスト層１５２の複数の開口上にそれぞれ配置され、最下層の第２ビルドアップ配線層１８６の露出した少なくとも一部とそれぞれ連結される複数の電気連結金属１６０を含むことができる。例えば、変形例に係るプリント回路基板５００Ｃは、さらに他の一例に係るプリント回路基板１００Ｃを含むパッケージ形態を有してもよい。例えば、半導体パッケージ構造を有することができる。

【0078】

複数の電気連結金属１６０は、プリント回路基板５００Ｃを電子機器のメインボードや他の基板などに連結させるための構成である。複数の電気連結金属１６０は、最下層の第３ビルドアップ配線層１８６の少なくとも一部とそれぞれ連結されることができる。必要に応じて、複数の電気連結金属１６０を複数のアンダーバンプ金属を介してそれぞれ配置されてもよい。複数の電気連結金属１６０は、導電性物質、例えば、半田などで形成されてもよいが、これは一例に過ぎず、材質が特にこれに限定されるものではない。複数の電気連結金属１６０は、それぞれランド、ボール、ピンなどであってもよい。複数の電気連結金属１６０は、それぞれ多重層又は単一層で形成されてもよい。多重層で形成される場合には、銅柱と銅柱上に形成された半田を含むことができ、単一層で形成される場合には、錫－銀半田や銅を含むことができるが、これに限定されるものではない。

【0079】

その他の内容は、上述したプリント回路基板１００Ａ、１００Ｃ、５００Ａで説明したものと実質的に同一であるため、重複内容は省略する。

【0080】

本発明において、実質的には、工程誤差などによる微細な差異を含むことを意味することができる。例えば、「実質的に直線である」とは、完全に直線である場合だけでなく、ほぼ直線である場合も含むことができる。また、「実質的に四角形である」とは、完全に四角形である場合だけでなく、ほぼ四角形であることを含むことができる。さらに、「実質的に均等である」とは、完全に均等な場合だけでなく、ほぼ均等な場合も含むことができる。

【0081】

本発明において、断面上における意味は、対象物を垂直に切断したときの断面形状、又は対象物を側面図で見たときの断面形状を意味することができる。また、平面上における意味は、対象物を水平に切断したときの形状、又は対象物を上面図又は底面図で見たときの平面形状であり得る。

【0082】

本発明において、上側、上部、上面などは、便宜上、図面の断面を基準にしてプリント回路基板に半導体チップが実装される方向として使用し、下側、下部、下面などは、その反対方向として使用している。但し、これは、説明の便宜上、方向を定義したものであり、特許請求の範囲の権利範囲がこのような方向に対する記載によって特に限定されるものではないことは勿論である。

【0083】

本発明において、「連結される」とは、直接連結されることだけでなく、接着剤層などを介して間接的に連結されることを含む概念である。また、「電気的に連結される」とは、物理的に連結された場合及び連結されていない場合の両方を含む概念である。さらに、「第１、第２」などの表現は、ある構成要素と他の構成要素とを区分するために使用されるものであって、当該構成要素の順序及び／又は重要度などを限定しない。場合によっては、権利範囲を逸脱しない範囲内で、第１構成要素は第２構成要素と命名されてもよく、同様に、第２構成要素は第１構成要素と命名されてもよい。

【0084】

本発明で使用される「一例」という表現は、互いに同じ実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記提示された一例は、他の一例の特徴と結合して実現されることを排除しない。例えば、特定の一例に説明されている事項が、他の一例に説明されていなくても、他の一例において、その事項と反対又は矛盾する説明がない限り、他の一例に関連する説明として理解することができる。

【0085】

本発明で使用される用語は、単に一例を説明するために使用されたものであり、本発明を限定しようとする意図ではない。このとき、単数の表現は、文脈上明らかに異なる意味ではない限り、複数の表現を含む。

【符号の説明】

【0086】

１０００：電子機器
１０１０：メインボード
１０２０：チップ関連部品
１０３０：ネットワーク関連部品
１０４０：その他の部品
１０５０：カメラ
１０６０：アンテナ
１０７０：ディスプレイ
１０８０：バッテリ
１０９０：信号ライン
１１００：スマートフォン
１１１０：マザーボード
１１２０：部品
１１２１：部品パッケージ
１１３０：カメラモジュール
１１４０：スピーカ
１００Ａ、１００Ｂ、１００Ｃ、５００Ａ、５００Ｂ、５００Ｃ：プリント回路基板
１１１、１１２、１１３、１１４：絶縁層（ビルドアップ絶縁層）
１２１、１２２、１２３、１２４、１２５：配線層（ビルドアップ配線層）
１２０－１、１２０－２：金属パッド
１３１、１３２、１３３、１３４、１３５：ビア層（ビルドアップビア層）
１４１、１４２：基板部
１５１、１５２：半田レジスト層
１６０：電気連結金属
１７１：コア絶縁層
１７２、１７３、１７４、１７５、１７６：ビルドアップ絶縁層
１８１、１８２：コア配線層
１８３、１８４、１８５、１８６：ビルドアップ配線層
１９１：コアビア層
１９２、１９３、１９４、１９５：ビルドアップビア層
２１０、２２０：半田バンプ
３１０：半導体チップ
３２０：受動部品

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】