(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024072796
(43)【公開日】2024-05-28
(54)【発明の名称】イメージセンサ及びその製造方法
(51)【国際特許分類】
H01L 27/146 20060101AFI20240521BHJP
H04N 25/70 20230101ALI20240521BHJP
【ＦＩ】
H01L27/146 A
H04N25/70
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023187659
(22)【出願日】2023-11-01
(31)【優先権主張番号】10-2022-0154018
(32)【優先日】2022-11-16
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】10-2023-0014900
(32)【優先日】2023-02-03
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】陳 暎究
【テーマコード（参考）】
4M118
5C024
【Ｆターム（参考）】
4M118AA03
4M118AB01
4M118BA14
4M118CA03
4M118CA05
4M118CA07
4M118CA09
4M118CA22
4M118DD04
4M118EA14
4M118FA06
4M118FA27
4M118FA28
4M118FA33
4M118FA38
4M118GA02
4M118GC07
4M118GD03
4M118GD04
5C024CX03
5C024CY47
5C024GX01
5C024GX03
5C024GX16
5C024GX18
5C024GY39
5C024GY41
(57)【要約】
【課題】電荷伝達効率を改善しつつも、電位ハンプを防止した垂直ゲートを含むイメージセンサ、及びその製造方法を提供する。
【解決手段】イメージセンサは、基板；基板の上部から基板の内部に垂直に拡張する垂直拡張部分と、垂直拡張部分の上部から基板の上面に平行に拡張する水平拡張部分を備えた垂直ゲート；基板内部の垂直ゲートの下部に配置されたフォトダイオード(Photo Diode:PD)；及び水平拡張部分と基板との間に配置されたスペーサ；を含み、垂直拡張部分の下面と側面、及び水平拡張部分の下面は、ゲート絶縁膜で覆われ、スペーサは、水平拡張部分のゲート絶縁膜と基板との間に配置される。
【選択図】図２Ｂ
【解決手段】イメージセンサは、基板；基板の上部から基板の内部に垂直に拡張する垂直拡張部分と、垂直拡張部分の上部から基板の上面に平行に拡張する水平拡張部分を備えた垂直ゲート；基板内部の垂直ゲートの下部に配置されたフォトダイオード(Photo Diode:PD)；及び水平拡張部分と基板との間に配置されたスペーサ；を含み、垂直拡張部分の下面と側面、及び水平拡張部分の下面は、ゲート絶縁膜で覆われ、スペーサは、水平拡張部分のゲート絶縁膜と基板との間に配置される。
【選択図】図２Ｂ
【特許請求の範囲】
【請求項1】
基板と、
前記基板の上部から前記基板の内部に垂直に拡張する垂直拡張部分と、前記垂直拡張部分の上部から前記基板の上面に平行に拡張する水平拡張部分を備えた垂直ゲートと、
前記基板内部の前記垂直ゲートの下部に配置されたフォトダイオード(Photo Diode:PD)と、
前記水平拡張部分と前記基板との間に配置されたスペーサと、を含み、
前記垂直拡張部分の下面と側面、及び前記水平拡張部分の下面は、ゲート絶縁膜で覆われ、
前記スペーサは、前記水平拡張部分の前記ゲート絶縁膜と前記基板との間に配置された、イメージセンサ。
前記基板の上部から前記基板の内部に垂直に拡張する垂直拡張部分と、前記垂直拡張部分の上部から前記基板の上面に平行に拡張する水平拡張部分を備えた垂直ゲートと、
前記基板内部の前記垂直ゲートの下部に配置されたフォトダイオード(Photo Diode:PD)と、
前記水平拡張部分と前記基板との間に配置されたスペーサと、を含み、
前記垂直拡張部分の下面と側面、及び前記水平拡張部分の下面は、ゲート絶縁膜で覆われ、
前記スペーサは、前記水平拡張部分の前記ゲート絶縁膜と前記基板との間に配置された、イメージセンサ。
【請求項2】
前記垂直ゲートは、前記基板の上面に平行な第１方向に互いに離隔された２つの前記垂直拡張部分を備えたデュアル垂直ゲートであり、
前記水平拡張部分は、前記第１方向に拡張して２つの前記垂直拡張部分を互いに連結することを特徴とする請求項１に記載のイメージセンサ。
前記水平拡張部分は、前記第１方向に拡張して２つの前記垂直拡張部分を互いに連結することを特徴とする請求項１に記載のイメージセンサ。
【請求項3】
前記基板と前記スペーサとの間に基板絶縁膜が配置され、
前記第１方向に前記水平拡張部分の中心にゲートコンタクトが配置されたことを特徴とする請求項２に記載のイメージセンサ。
前記第１方向に前記水平拡張部分の中心にゲートコンタクトが配置されたことを特徴とする請求項２に記載のイメージセンサ。
【請求項4】
前記スペーサは、前記水平拡張部分の下部にのみ配置されたことを特徴とする請求項２に記載のイメージセンサ。
【請求項5】
前記スペーサは、前記水平拡張部分の下部に配置された内部スペーサと、前記垂直ゲートの外部の前記基板上に配置された外部スペーサと、を含むことを特徴とする請求項２に記載のイメージセンサ。
【請求項6】
１つのフローティングディフュージョン(Floating Diffusion: FD)領域に対応して１つの前記ＰＤが配置されたシングルピクセル構造、または
１つのＦＤ領域に対応して多数の前記ＰＤが配置され、前記ＰＤが前記ＦＤ領域を共有する共有ピクセル構造を有することを特徴とする請求項１に記載のイメージセンサ。
１つのＦＤ領域に対応して多数の前記ＰＤが配置され、前記ＰＤが前記ＦＤ領域を共有する共有ピクセル構造を有することを特徴とする請求項１に記載のイメージセンサ。
【請求項7】
４個の前記ＰＤが１つの前記ＦＤ領域を取り囲む前記共有ピクセル構造を有し、
１つの前記ＰＤに対応するピクセル内に少なくとも１つのトランジスタが配置され、
前記トランジスタのゲートは、下部に前記スペーサのないプラナー(planar)構造を有することを特徴とする請求項６に記載のイメージセンサ。
１つの前記ＰＤに対応するピクセル内に少なくとも１つのトランジスタが配置され、
前記トランジスタのゲートは、下部に前記スペーサのないプラナー(planar)構造を有することを特徴とする請求項６に記載のイメージセンサ。
【請求項8】
前記スペーサは、１０ｎｍ以上の厚さを有することを特徴とする請求項１に記載のイメージセンサ。
【請求項9】
基板と、
前記基板の上部から前記基板の内部に垂直に拡張し、前記基板の上面に平行な第１方向に互いに離隔された２つの垂直拡張部分と、２つの前記垂直拡張部分を前記基板の上部で互いに連結する連結部分を備えたデュアル垂直ゲートと、
前記基板内部の前記デュアル垂直ゲートの下部に配置されたＰＤと、
前記基板の上面に平行であり、前記第１方向に垂直である第２方向に前記デュアル垂直ゲートに隣接して前記基板の上部に配置されたＦＤ領域と、
前記デュアル垂直ゲートを基準に前記ＦＤ領域と反対側に配置され、少なくとも１つのトランジスタを備えたＴＲ領域と、
前記連結部分と前記基板との間に配置されたスペーサと、を含み、
前記垂直拡張部分の下面と側面、及び前記連結部分の下面は、ゲート絶縁膜で覆われ、
前記スペーサは、前記連結部分の前記ゲート絶縁膜と前記基板との間に配置された、イメージセンサ。
前記基板の上部から前記基板の内部に垂直に拡張し、前記基板の上面に平行な第１方向に互いに離隔された２つの垂直拡張部分と、２つの前記垂直拡張部分を前記基板の上部で互いに連結する連結部分を備えたデュアル垂直ゲートと、
前記基板内部の前記デュアル垂直ゲートの下部に配置されたＰＤと、
前記基板の上面に平行であり、前記第１方向に垂直である第２方向に前記デュアル垂直ゲートに隣接して前記基板の上部に配置されたＦＤ領域と、
前記デュアル垂直ゲートを基準に前記ＦＤ領域と反対側に配置され、少なくとも１つのトランジスタを備えたＴＲ領域と、
前記連結部分と前記基板との間に配置されたスペーサと、を含み、
前記垂直拡張部分の下面と側面、及び前記連結部分の下面は、ゲート絶縁膜で覆われ、
前記スペーサは、前記連結部分の前記ゲート絶縁膜と前記基板との間に配置された、イメージセンサ。
【請求項10】
前記スペーサは、前記連結部分の下部にのみ配置されたことを特徴とする請求項９に記載のイメージセンサ。
【請求項11】
前記スペーサは、前記連結部分の下部に配置された内部スペーサと、前記デュアル垂直ゲートの外部の前記基板上に配置された外部スペーサと、を含むことを特徴とする請求項９に記載のイメージセンサ。
【請求項12】
前記トランジスタのゲートは、下部に前記スペーサのない平面構造を有することを特徴とする請求項９に記載のイメージセンサ。
【請求項13】
基板と、
前記基板の上部から前記基板の内部に垂直に拡張し、前記基板の上面に平行な第１方向に互いに離隔された２つの垂直拡張部分と、２つの前記垂直拡張部分を前記基板の上部で互いに連結する連結部分を備えたデュアル垂直ゲートと、
前記基板内部の前記デュアル垂直ゲートの下部に配置されたＰＤと、
前記基板の上面に平行であり、前記第１方向に垂直である第２方向に前記デュアル垂直ゲートに隣接して前記基板の上部に配置されたＦＤ領域と、
前記デュアル垂直ゲートを基準に前記ＦＤ領域と反対側に配置されて少なくとも１つのトランジスタを備えたＴＲ領域と、
前記連結部分と前記基板との間に配置されたスペーサと、を含み、
前記垂直拡張部分の下面と側面、及び前記連結部分の下面は、ゲート絶縁膜で覆われ、
前記スペーサは、前記連結部分の前記ゲート絶縁膜と前記基板との間に配置され、
１つの前記ＦＤ領域に対応して多数の前記ＰＤが配置され、前記ＰＤが前記ＦＤ領域を共有する共有ピクセル構造を有する、イメージセンサ。
前記基板の上部から前記基板の内部に垂直に拡張し、前記基板の上面に平行な第１方向に互いに離隔された２つの垂直拡張部分と、２つの前記垂直拡張部分を前記基板の上部で互いに連結する連結部分を備えたデュアル垂直ゲートと、
前記基板内部の前記デュアル垂直ゲートの下部に配置されたＰＤと、
前記基板の上面に平行であり、前記第１方向に垂直である第２方向に前記デュアル垂直ゲートに隣接して前記基板の上部に配置されたＦＤ領域と、
前記デュアル垂直ゲートを基準に前記ＦＤ領域と反対側に配置されて少なくとも１つのトランジスタを備えたＴＲ領域と、
前記連結部分と前記基板との間に配置されたスペーサと、を含み、
前記垂直拡張部分の下面と側面、及び前記連結部分の下面は、ゲート絶縁膜で覆われ、
前記スペーサは、前記連結部分の前記ゲート絶縁膜と前記基板との間に配置され、
１つの前記ＦＤ領域に対応して多数の前記ＰＤが配置され、前記ＰＤが前記ＦＤ領域を共有する共有ピクセル構造を有する、イメージセンサ。
【請求項14】
前記共有ピクセル構造は、４個の前記ＰＤが前記ＦＤ領域を取り囲む構造を有し、
４個の前記ＰＤに対応する４個のピクセルのうち３個のピクセルにソースフォロワトランジスタ、リセットトランジスタ及び選択トランジスタが配置され、
残り１つのピクセルにソースフォロワトランジスタが配置されるか、またはダミートランジスタが配置されたことを特徴とする請求項１３に記載のイメージセンサ。
４個の前記ＰＤに対応する４個のピクセルのうち３個のピクセルにソースフォロワトランジスタ、リセットトランジスタ及び選択トランジスタが配置され、
残り１つのピクセルにソースフォロワトランジスタが配置されるか、またはダミートランジスタが配置されたことを特徴とする請求項１３に記載のイメージセンサ。
【請求項15】
前記スペーサは、前記連結部分の下部にのみ配置されたことを特徴とする請求項１３に記載のイメージセンサ。
【請求項16】
前記スペーサは、前記連結部分の下部に配置された内部スペーサと、前記デュアル垂直ゲートの外部の前記基板上に配置された外部スペーサと、を含むことを特徴とする請求項１３に記載のイメージセンサ。
【請求項17】
前記トランジスタのゲートは、下部に前記スペーサのない平面構造を有することを特徴とする請求項１３に記載のイメージセンサ。
【請求項18】
基板上に基板絶縁膜を形成する段階と、
前記基板内部にＰＤを形成する段階と、
前記基板絶縁膜上にスペーサ層を形成する段階と、
前記スペーサ層をパターニングしてスペーサパターンを形成する段階と、
前記スペーサパターンをエッチングマスクとして用いて前記基板の上部をエッチングしてトレンチを形成する段階と、
前記トレンチを充填し、前記スペーサパターンを覆う導電膜を形成する段階と、
前記導電膜をパターニングしてデュアル垂直ゲートを形成する段階と、を含み、
前記デュアル垂直ゲートは、
前記基板の上部から前記基板の内部に垂直に拡張し、前記基板の上面に平行な第１方向に互いに離隔された２つの垂直拡張部分と、２つの前記垂直拡張部分を前記基板の上部で互いに連結する連結部分を備えた、イメージセンサ製造方法。
前記基板内部にＰＤを形成する段階と、
前記基板絶縁膜上にスペーサ層を形成する段階と、
前記スペーサ層をパターニングしてスペーサパターンを形成する段階と、
前記スペーサパターンをエッチングマスクとして用いて前記基板の上部をエッチングしてトレンチを形成する段階と、
前記トレンチを充填し、前記スペーサパターンを覆う導電膜を形成する段階と、
前記導電膜をパターニングしてデュアル垂直ゲートを形成する段階と、を含み、
前記デュアル垂直ゲートは、
前記基板の上部から前記基板の内部に垂直に拡張し、前記基板の上面に平行な第１方向に互いに離隔された２つの垂直拡張部分と、２つの前記垂直拡張部分を前記基板の上部で互いに連結する連結部分を備えた、イメージセンサ製造方法。
【請求項19】
前記導電膜を形成する段階以前に、
前記連結部分に対応する前記スペーサパターンの部分を保持し、残りの前記スペーサパターンの少なくとも一部を除去する段階と、
前記基板上の結果物上にゲート絶縁膜を形成する段階と、をさらに含むことを特徴とする請求項１８に記載のイメージセンサ製造方法。
前記連結部分に対応する前記スペーサパターンの部分を保持し、残りの前記スペーサパターンの少なくとも一部を除去する段階と、
前記基板上の結果物上にゲート絶縁膜を形成する段階と、をさらに含むことを特徴とする請求項１８に記載のイメージセンサ製造方法。
【請求項20】
前記導電膜を形成する段階以前に、
前記基板上の結果物上にゲート絶縁膜を形成する段階と、
前記連結部分に対応する前記スペーサパターンの部分を保持し、残りの前記スペーサパターンの少なくとも一部を除去する段階と、をさらに含むことを特徴とする請求項１８に記載のイメージセンサ製造方法。
前記基板上の結果物上にゲート絶縁膜を形成する段階と、
前記連結部分に対応する前記スペーサパターンの部分を保持し、残りの前記スペーサパターンの少なくとも一部を除去する段階と、をさらに含むことを特徴とする請求項１８に記載のイメージセンサ製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサに係り、特に垂直ゲート構造を含むイメージセンサに関する。
【背景技術】
【0002】
イメージセンサは、光学映像を電気信号に変換させる。最近、コンピュータ産業と通信産業の発達によってデジタルカメラ、カムコーダ、PCS(Personal Communication System)、ゲーム機器、警備用カメラ、医療用マイクロカメラなど多様な分野で性能が向上したイメージセンサの需要が増大している。イメージセンサは、複数個の単位ピクセルが２次元アレイ配列されて構成される。一般に、単位ピクセルは、１つのフォトダイオードと複数のピクセルトランジスタで構成されうる。ここで、ピクセルトランジスタは、例えば、伝送トランジスタ(Transfer Transistor)、リセットトランジスタ(Reset Transistor)、ソースフォロワトランジスタ(Source Follower Transistor)、及び選択トランジスタ(Selection Transistor)を含みうる。最近、ピクセルサイズの微細化が進められることにより、垂直ゲート構造を含むイメージセンサが開発されている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明の技術的思想が解決しようとする課題は、電荷伝達効率を改善しつつも、電位ハンプを防止した垂直ゲートを含むイメージセンサ、及びその製造方法を提供することである。
【0004】
また、本発明の技術的思想が解決しようとする課題は、前述した課題に制限されず、他の課題は、下記の記載から通常の技術者に明確に理解されるであろう。
【課題を解決するための手段】
【0005】
前記課題を解決するために本発明の技術的思想は、基板；前記基板の上部から前記基板の内部に垂直に拡張する垂直拡張部分と、前記垂直拡張部分の上部から前記基板の上面に平行に拡張する水平拡張部分を備えた垂直ゲート；前記基板内部の前記垂直ゲートの下部に配置されたフォトダイオード(Photo Diode:PD)；及び前記水平拡張部分と前記基板との間に配置されたスペーサ；を含み、前記垂直拡張部分の下面と側面、及び前記水平拡張部分の下面は、ゲート絶縁膜で覆われ、前記スペーサは、前記水平拡張部分の前記ゲート絶縁膜と前記基板との間に配置されたイメージセンサを提供する。
【0006】
また、本発明の技術的思想は、前記課題を解決するために、基板；前記基板の上部から前記基板の内部に垂直に拡張し、前記基板の上面に平行な第１方向に互いに離隔された２つの垂直拡張部分と、２つの前記垂直拡張部分を前記基板の上部で互いに連結する連結部分を備えたデュアル垂直ゲート；前記基板内部の前記デュアル垂直ゲートの下部に配置されたＰＤ；前記基板の上面に平行であり、前記第１方向に垂直である第２方向に前記デュアル垂直ゲートに隣接して前記基板の上部に配置されたＦＤ領域；前記デュアル垂直ゲートを基準に前記ＦＤ領域と反対側に配置されて少なくとも１つのトランジスタを備えたＴＲ領域；及び前記連結部分と前記基板との間に配置されたスペーサ；を含み、前記垂直拡張部分の下面と側面、及び前記連結部分の下面は、ゲート絶縁膜で覆われ、前記スペーサは、前記連結部分の前記ゲート絶縁膜と前記基板との間に配置されたイメージセンサを提供する。
【0007】
また、本発明の技術的思想は、前記課題を解決するために、基板；前記基板の上部から前記基板の内部に垂直に拡張し、前記基板の上面に平行な第１方向に互いに離隔された２つの垂直拡張部分と、２つの前記垂直拡張部分を前記基板の上部で互いに連結する連結部分を備えたデュアル垂直ゲート；前記基板内部の前記デュアル垂直ゲートの下部に配置されたＰＤ；前記基板の上面に平行であり、前記第１方向に垂直である第２方向に前記デュアル垂直ゲートに隣接して前記基板の上部に配置されたＦＤ領域；前記デュアル垂直ゲートを基準に前記ＦＤ領域と反対側に配置されて少なくとも１つのトランジスタを備えたＴＲ領域；及び前記連結部分と前記基板との間に配置されたスペーサ；を含み、前記垂直拡張部分の下面と側面、及び前記連結部分の下面は、ゲート絶縁膜で覆われ、前記スペーサは、前記連結部分の前記ゲート絶縁膜と前記基板との間に配置され、１つの前記ＦＤ領域に対応して多数の前記ＰＤが配置され、前記ＰＤが前記ＦＤ領域を共有する共有ピクセル構造を有する、イメージセンサを提供する。
【0008】
一方、本発明の技術的思想は、前記課題を解決するために、基板上に基板絶縁膜を形成する段階；前記基板内部にＰＤを形成する段階；前記基板絶縁膜上にスペーサ層を形成する段階；前記スペーサ層をパターニングしてスペーサパターンを形成する段階；前記スペーサパターンをエッチングマスクとして用いて前記基板の上部をエッチングしてトレンチを形成する段階；前記トレンチを充填し、前記スペーサパターンを覆う導電膜を形成する段階；及び前記導電膜をパターニングしてデュアル垂直ゲートを形成する段階；を含み、前記デュアル垂直ゲートは、前記基板の上部から前記基板の内部に垂直に拡張し、前記基板の上面に平行な第１方向に互いに離隔された２つの垂直拡張部分と、２つの前記垂直拡張部分を前記基板の上部で互いに連結する連結部分を備えたイメージセンサ製造方法を提供する。
【発明の効果】
【0009】
本発明の技術的思想によるイメージセンサにおいて、伝送トランジスタは、デュアル垂直ゲートを含み、デュアル垂直ゲートは、基板上に配置されたスペーサ上に配置されうる。具体的に、デュアル垂直ゲートは、スペーサを貫通して基板内部に垂直に拡張する２つの垂直拡張部分と、スペーサ上で２つの垂直拡張部分を互いに連結する連結部分を含みうる。そのようなデュアル垂直ゲートの構造に基づいて、本発明の技術的思想によるイメージセンサは、電荷伝達効率を改善しつつも、アクティブ領域のエッジでの電位ハンプの発生を効果的に防止しうる。また、ゲートコンタクトのコンタクト面積を最小化し、ゲートコンタクトとのミスアラインも最小化しうる。
【図面の簡単な説明】
【0010】
【図1】本発明の一実施例によるデュアル垂直ゲートを含むイメージセンサのピクセルに係わる回路図である。
【図3A】本発明の実施例によるデュアル垂直ゲートを含むイメージセンサに係わる断面図である。
【図3B】本発明の実施例によるデュアル垂直ゲートを含むイメージセンサに係わる断面図である。
【図4A】本発明の実施例によるデュアル垂直ゲートを含むイメージセンサに係わる断面図である。
【図4B】本発明の実施例によるデュアル垂直ゲートを含むイメージセンサに係わる断面図である。
【図5】本発明の一実施例によるデュアル垂直ゲートを含むイメージセンサのピクセルに係わる回路図である。
【図7】本発明の一実施例によるシングル垂直ゲートを含むイメージセンサに係わる断面図である。
【図11】本発明の一実施例によるイメージセンサの全体構造に係わるブロック構造図である。
【図12】本発明の一実施例によるイメージセンサを含む電子装置に係わるブロック構造図である。
【発明を実施するための形態】
【0011】
以下、添付図面を参照して本発明の実施例を詳細に説明する。図面上の同じ構成要素については、同じ参照符号を使用し、それらについての重複説明は省略する。
【0012】
図１は、本発明の一実施例によるデュアル垂直ゲートを含むイメージセンサのピクセルに係わる回路図である。
【0013】
図１を参照すれば、本実施形態のデュアル垂直ゲートを含むイメージセンサ１００（以下、「イメージセンサ」と称する）は、複数のピクセルＰＸｓを含み、ピクセルＰＸｓは、２次元アレイ状に配置されうる。例えば、ピクセルＰＸｓは、ｘ方向とｙ方向との間の２つの対角方向、すなわち、第１対角方向Ｄ１と第２対角方向Ｄ２に沿って２次元アレイ状に配置されうる。そのような２次元アレイ構造のピクセルＰＸｓは、アクティブピクセルセンサ(Active Pixel Sensor:APS)を構成しうる。
【0014】
ピクセルＰＸｓそれぞれは、フォトダイオード(Photo Diode:PD)、フローティングディフュージョン(floating diffusion)領域ＦＤ、及びピクセルトランジスタを含みうる。ピクセルトランジスタは、例えば、伝送トランジスタＴＸ、リセットトランジスタＲＸ、ソースフォロワトランジスタＳＦＸ、及び選択トランジスタＳＸを含みうる。そのようなピクセルトランジスタは、基板（図２Ｂの１０１参照）の前面（図２ＢのＦＳ参照）上に形成されうる。そのようなピクセルトランジスタは、基板１０１の前面ＦＳ上に配置された配線層にコンタクトを介して連結されうる。
【0015】
フォトダイオードＰＤは、外部から入射された光量に比例して電荷を生成及び蓄積することができる。ここで、光を電荷に変換させる素子を一般的に光電変換素子と称するが、フォトダイオードＰＤは、一種の光電変換素子に該当しうる。本実施形態のイメージセンサ１００において、ピクセルＰＸに配置される光電変換素子がフォトダイオードＰＤに限定されるものではない。例えば、実施例によって、フォトトランジスタ、フォトゲート、ＰＩＮフォトダイオード、及びそれらの組合わせのような他の種類の光電変換素子がピクセルＰＸに配置されうる。
【0016】
一方、本実施形態のイメージセンサ１００において、伝送トランジスタＴＸは、デュアル垂直ゲート（図２Ｂの１１０参照）を含みうる。伝送トランジスタＴＸは、フォトダイオードＰＤで生成された電荷をフローティングディフュージョン領域ＦＤに伝達しうる。伝送トランジスタＴＸのデュアル垂直ゲート１１０の構造については、以下、図２Ａ及び図２Ｂの説明部分でさらに詳細に説明する。
【0017】
フローティングディフュージョン領域ＦＤは、フォトダイオードＰＤで生成された電荷を伝達されて累積して保存しうる。フローティングディフュージョン領域ＦＤに蓄積された電荷量によってソースフォロワトランジスタＳＦＸが制御されうる。リセットトランジスタＲＸは、フローティングディフュージョン領域ＦＤに蓄積された電荷を周期的にリセットすることができる。リセットトランジスタＲＸのドレインは、フローティングディフュージョン領域ＦＤに連結され、ソースは、電源電圧ＶＤＤに連結されうる。リセットトランジスタＲＸがターンオン(turn-on)されれば、リセットトランジスタＲＸのソースに連結された電源電圧ＶＤＤがフローティングディフュージョン領域ＦＤに印加されうる。したがって、リセットトランジスタＲＸがターンオンされれば、フローティングディフュージョン領域ＦＤに蓄積された電荷が排出されてフローティングディフュージョン領域ＦＤがリセットされうる。
【0018】
ソースフォロワトランジスタＳＦＸは、ソースフォロワバッファ増幅器(source follower buffer amplifier)に該当しうる。すなわち、ソースフォロワトランジスタＳＦＸは、フローティングディフュージョン領域ＦＤの電荷量による電位変化を増幅させ、それに対応する電源電圧ＶＤＤを選択トランジスタＳＸを介して出力ラインＶｏｕｔに出力することができる。選択トランジスタＳＸは、行単位で読み取るピクセルＰＸｓを選択することができる。選択トランジスタＳＸがターンオンされるとき、ソースフォロワトランジスタＳＦＸのドレイン電極に印加された電源電圧ＶＤＤがソースフォロワトランジスタＳＦＸ及び選択トランジスタＳＸを介して出力されうる。
【0019】
図２Ａ及び図２Ｂは、図１のデュアル垂直ゲートを含むイメージセンサに係わる平面図、及び断面図であって、図２Ｂの図２ＡのI－I'部分を切断して示す断面図である。図１を共に参照して説明し、図１の説明部分で既に説明した内容については、簡略に説明するか、その説明を省略する。
【0020】
図２Ａ及び図２Ｂを参照すれば、本実施形態のイメージセンサ１００は、基板１０１、デュアル垂直ゲート１１０、フォトダイオード１２０（ＰＤ）、ＴＲ領域１３０、フローティングディフュージョンＦＤ領域１４０、及びスペーサ１５０を含みうる。
【0021】
基板１０１は、前面（Ｆｒｏｎｔ Ｓｉｄｅ：ＦＳ）とそれに対向する背面（ＢａｃｋＳｉｄｅ：ＢＳ）を含みうる。基板１０１の前面ＦＳ上に配線層が配置され、背面ＢＳ上に光透過層が配置されうる。光透過層は、例えば、カラーフィルタとマイクロレンズなどを含みうる。光は、基板１０１の背面ＢＳの光透過層を経てフォトダイオード１２０に入射されうる。一般的に、配線層と光透過層が基板１０１の互いに反対面に配置された構造またはイメージセンサ、例えば、配線層が基板１０１の前面ＦＳに配置され、光透過層が基板１０１の背面に配置された構造またはイメージセンサをBSI(backside illumination)構造またはＢＳＩイメージセンサと称する。それと異なって、配線層と光透過層が基板１０１の同一面、例えば、基板１０１の前面ＦＳ上に共に配置された構造をFSI(Front Side Illumination)構造またはＦＳＩイメージセンサと称する。
【0022】
基板１０１は、第１導電型（例えば、ｐ型）のバルク(bulk)シリコン基板上に第１導電型のエピ層が成長した基板でもある。実施例によって、基板１０１は、バルクシリコン基板部分は、いずれも除去され、エピ層のみを含みうる。一方、基板１０１は、第１導電型のウェルを含むバルクシリコン基板でもある。また、基板１０１は、第２導電型（例えば、ｎ型）のエピ層を含む基板、SOI(Silicon on insulator)基板など多様な形態の基板を含みうる。
【0023】
基板１０１は、ピクセル分離構造体１７０によって定義される複数個のピクセルＰＸｓを含みうる。図２Ａにおいて、ピクセル分離構造体１７０によって取り囲まれた部分が１つのピクセルＰＸに該当しうる。前述したように、ピクセルＰＸｓは、第１対角方向Ｄ１と第２対角方向Ｄ２に２次元アレイ状に配置されてアクティブピクセルセンサ（ＡＰＳ）を構成することができる。
【0024】
ピクセル分離構造体１７０は、特定ピクセルＰＸに光が入射されて生成された電荷が隣接するピクセルＰＸに入ることを防止しうる。すなわち、ピクセル分離構造体１７０は、隣接するピクセルＰＸｓ間のクロストーク(crosstalk)現象を防止しうる。平面視において、ピクセル分離構造体１７０は、格子状を有し、ピクセルＰＸｓそれぞれを完全に取り囲みうる。ピクセル分離構造体１７０は、基板１０１の前面ＦＳから後面ＢＳに拡張し、基板１０１を貫通しうる。
【0025】
ピクセル分離構造体１７０は、中心導電層と外郭絶縁層を含みうる。中心導電層は、ピクセル分離構造体１７０の中心部分に配置され、例えば、不純物でドーピングされたポリシリコンを含みうる。中心導電層には、グラウンドまたはマイナス電圧が印加されうる。中心導電層にグラウンドまたはマイナス電圧が印加されることで、ピクセルＰＸで生成された正電荷が中心導電層の電圧に誘導されてグラウンドコンタクトを介して除去されうる。結果として、ピクセル分離構造体１７０の中心導電層を介してイメージセンサ１００の暗電流特性を改善することができる。外郭絶縁層は、中心導電層を取り囲む形態にピクセル分離構造体１７０の外郭部分に配置されうる。外郭絶縁層は、中心導電層を基板１０１から絶縁させうる。外郭絶縁層は、例えば、シリコン酸化膜、シリコン酸窒化膜または、シリコン窒化膜などを含みうる。
【0026】
実施例によって、中心導電層の内部に埋込み層が配置されうる。埋込み層は、ピクセル分離構造体１７０内にボイドの形成を防止し、高温工程時、基板１０１に印加される引張応力を相殺させて基板１０１の反りを防止する目的で配置されうる。それにより、埋込み層は、中心導電層と熱膨脹係数の異なる物質を含みうる。例えば、埋込み層は、金属酸化物、金属窒化物、金属、またはそれらの組合わせを含みうる。一方、埋込み層は、ＳｉＣＮ、ＳｉＯＮ、ＳｉＯＣのようなシリコン化合物を含みうる。
【0027】
一方、ピクセル分離構造体１７０は、基板１０１に深いトレンチを形成し、トレンチ内部を絶縁物質と導電物質で満たして形成しうる。それにより、ピクセル分離構造体１７０は、深いトレンチ分離(Deep Trench Isolation:DTI)構造体とも言及される。一方、ピクセル分離構造体１７０は、トレンチを基板１０１の前面及び背面のうちいずれに形成するかによって、前面(front side)ＤＴＩ ＦＤＴＩ構造体または背面(back side)ＤＴＩ ＢＤＴＩ構造体に区別されうる。また、ピクセル分離構造体１７０は、トレンチの形態によって、多様な形態を有することができる。例えば、実施例によって、ピクセル分離構造体１７０は、基板１０１を完全に貫通しない場合もある。また、ピクセル分離構造体１７０は、基板１０１の前面ＦＳ上に配置された素子分離膜（図３Ｂの１７５参照）を貫通する構造を有するか、または,素子分離膜１７５を貫通せず、素子分離膜１７５の下面にコンタクトする構造を有してもよい。
【0028】
フォトダイオード１２０は、前述したように基板１０１の背面ＢＳを介して入射された光の強度、すなわち、入射された光量に比例して電荷を生成及び蓄積することができる。フォトダイオード１２０は、例えば、第１導電型（例えば、ｐ型）の不純物でドーピングされた第１不純物領域と第２導電型（例えば、ｎ型）の不純物でドーピングされた第２不純物領域を含みうる。第１不純物領域と第２不純物領域は、ｐ－ｎ接合(p-n junction)を構成することができる。実施例によって、基板１０１が第１不純物領域の役割が行える。そのような場合、第１不純物領域が別途に形成されずとも、基板１０１と第２不純物領域がフォトダイオード１２０を構成することができる。フォトダイオード１２０は、ピクセルＰＸｘそれぞれの中央部分の基板１０１の内部に配置されうる。例えば、図２Ｂに図示されたように、フォトダイオード１２０は、伝送トランジスタＴＸのデュアル垂直ゲート１１０の下部の基板１０１の内部に配置されうる。
【0029】
基板１０１の前面ＦＳ上には、アクティブ領域を定義する素子分離膜１７５が提供されうる。ここで、アクティブ領域は、デュアル垂直ゲート１１０とＦＤ領域１４０が配置された領域、ＴＲ領域１３０、及びグラウンドコンタクト１６０が配置された領域などを含みうる。図２Ａにおいて、ピクセルＰＸ内に実線によって取り囲まれた部分がアクティブ領域に該当しうる。
【0030】
素子分離膜１７５の底面は、フォトダイオードＰＤから離隔されうる。素子分離膜１７５の深さは、ピクセル分離構造体１７０の深さより浅くもある。素子分離膜１７５は、例えば、薄いトレンチ分離膜(Shallow Trench Isolation:STI)でもある。ピクセル分離構造体１７０は,素子分離膜１７５の一部と重畳されうる。例えば、ピクセル分離構造体１７０は,素子分離膜１７５を貫通して拡張することができる。
【0031】
平面視において、ＦＤ領域１４０は、ピクセルＰＸ内でｙ方向に左側に配置され、ＴＲ領域１３０は、ｙ方向に右側に配置されうる。例えば、ＦＤ領域１４０は、ｙ方向に左側にデュアル垂直ゲート１１０に隣接して配置されうる。一方、グラウンドコンタクト１６０は、ｘ方向に右側に配置されうる。ＴＲ領域１３０の場合、Ｌ字状を有しているが、ＴＲ領域１３０の形態がそれに限定されるものではない。例えば、ＴＲ領域１３０は、第１対角方向Ｄ１に延びるライン状を有してもよい。
【0032】
基板１０１の前面ＦＳ上に基板絶縁膜１０５が配置されうる。基板絶縁膜１０５は、熱酸化膜(thermal oxide)、シリコン酸化膜（ＳｉＯ）、アルミニウム酸化膜（ＡｌＯ）などの酸化膜を含みうる。基板絶縁膜１０５は、例えば、１０ｎｍ以下の厚さを有することができる。しかし、基板絶縁膜１０５の材質と厚さが前述した物質と数値に限定されるものではない。基板絶縁膜１０５は、例えば、ALD(Atomic Layer Deposition)工程、または熱酸化(thermal oxidation)工程などによって形成されうる。
【0033】
スペーサ１５０は、基板絶縁膜１０５上に配置されうる。スペーサ１５０は、窒化膜、酸化膜、または酸窒化膜を含みうる。例えば、スペーサ１５０は、シリコン窒化膜を含みうる。スペーサ１５０は、Ｚ方向に１０ｎｍ以上の厚さを有する。例えば、スペーサ１５０は、５０ｎｍ～３００ｎｍの厚さを有する。しかし、スペーサ１５０の厚さが前述した数値範囲に限定されるものではない。
【0034】
一方、スペーサ１５０は、デュアル垂直ゲート１１０の内部に配置された内部スペーサ１５０ｉとデュアル垂直ゲート１１０の外部に配置された外部スペーサ１５０ｏ１を含みうる。例えば、内部スペーサ１５０ｉは、デュアル垂直ゲート１１０の連結部分１１４の下部に配置されうる。また、外部スペーサ１５０ｏ１は、ｘ方向にデュアル垂直ゲート１１０の外部の基板１０１上に配置されうる。図示していないが、外部スペーサ１５０ｏ１は、ｙ方向にデュアル垂直ゲート１１０の外部の基板１０１上にも配置されうる。
【0035】
本実施形態のイメージセンサ１００において、スペーサ１５０は、伝送トランジスタＴＸのデュアル垂直ゲート１１０の電位ハンプ(potential hump)を除去するために配置されうる。一方、スペーサ１５０の厚さが厚いほど、デュアル垂直ゲート１１０の垂直拡張部分１１２の長さが増加してしまう。したがって、スペーサ１５０の厚さは、デュアル垂直ゲート１１０の垂直拡張部分１１２の距離と電位ハンプの除去効果を考慮して決定されうる。スペーサ１５０と電位ハンプ除去効果については、以下の伝送トランジスタＴＸの説明部分でさらに詳細に説明する。
【0036】
伝送トランジスタＴＸは、デュアル垂直ゲート１１０を含みうる。ここで、トランジスタの機能的な側面を考慮するとき、デュアル垂直ゲート１１０、フォトダイオード１２０または、フォトダイオード１２０を含む基板１０１部分、及びＦＤ領域１４０またはＦＤ領域１４０を含む基板１０１部分が伝送トランジスタＴＸを構成することができる。すなわち、フォトダイオード１２０／ＦＤ領域１４０が伝送トランジスタＴＸのソース／ドレインを構成することができる。
【0037】
デュアル垂直ゲート１１０は、ポリシリコンからなりうる。しかし、デュアル垂直ゲート１１０の材質がポリシリコンに限定されるものではない。例えば、デュアル垂直ゲート１１０は、バリア膜と少なくとも１つのメタル層を備えた多重層構造からりうる。デュアル垂直ゲート１１０は、２つの垂直拡張部分１１２と連結部分１１４を含みうる。２つの垂直拡張部分１１２それぞれは、スペーサ１５０を貫通して基板１０１の内部に垂直に拡張し、ｘ方向に互いに離隔されうる。ここで、垂直は、基板１０１の上面に垂直なｚ方向を意味する。連結部分１１４は、スペーサ１５０の上面上から２つの垂直拡張部分１１２を互いに連結しうる。ここで、垂直拡張部分１１２と連結部分１１４は、説明のための形式的な区別に過ぎず、同一物質からなり、一体に結合した形態を有しうる。例えば、垂直拡張部分１１２と連結部分１１４は、ポリシリコンで一体に形成されうる。
【0038】
図２Ａに図示されたように、デュアル垂直ゲート１１０の水平断面は、長方形を有しうる。そのような長方形は、Ｚ方向に連結部分１１４以上のレベルでのデュアル垂直ゲート１１０の水平断面に該当しうる。もし、ｚ方向に連結部分１１４よりも低レベルである場合、デュアル垂直ゲート１１０の水平断面は、垂直拡張部分１１２の２つの小さい長方形がｘ方向に互いに離隔された形態を有することができる。
【0039】
垂直拡張部分１１２の下面と側面、そして、連結部分１１４の下面のゲート絶縁膜１１５によって取り囲まれる。例えば、ゲート絶縁膜１１５は、垂直拡張部分１１２と基板１０１との間、垂直拡張部分１１２とスペーサ１５０との間、連結部分１１４とスペーサ１５との間、及びｘ方向にデュアル垂直ゲート１１０外部のスペーサ１５０の上面上に配置されうる。
【0040】
本実施形態のイメージセンサ１００において、基板１０１上にスペーサ１５０が配置され、スペーサ１５０上部にデュアル垂直ゲート１１０が配置されることで、ゲートのベンディング部分ＢＰによってアクティブ領域のエッジＡＥにフィールドが集中されることにより、発生する電位ハンプが防止されうる。さらに具体的に説明すれば、スペーサのないデュアル垂直ゲートの構造を考慮すれば、デュアル垂直ゲートの連結部分は、ゲート絶縁膜を介在して基板のアクティブ領域の直上に配置されうる。また、デュアル垂直ゲートの垂直拡張部分も、ｚ方向に基板のアクティブ領域の内部に拡張しうる。それにより、ゲートのベンディング部分、すなわち、連結部分と垂直拡張部分が出合う部分に対応するアクティブ領域のエッジにフィールドが集中されて電位ハンプが発生しうる。
【0041】
一方、本実施形態のイメージセンサ１００は、基板１０１上に所定厚さのスペーサ１５０が配置され、デュアル垂直ゲート１１０の垂直拡張部分１１２がスペーサ１５０を貫通して基板１０１のアクティブ領域の内部に拡張し、連結部分１１４は、スペーサ１５０上に配置された構造を有することができる。それにより、ゲートのベンディング部分ＢＰから基板１０１のアクティブ領域のエッジＡＥが遠くなり、フィールド集中が緩和され、それにより、アクティブ領域のエッジＡＥで電位ハンプが発生することを防止しうる。
【0042】
一方、電位ハンプの防止のために連結部分のないデュアル垂直ゲート構造、すなわち、垂直拡張部分のみが存在する構造を考慮しうる。しかし、連結部分のないデュアル垂直ゲート構造の場合、垂直ゲートそれぞれにゲートコンタクトが配置されなければならないので、コンタクト面積が増加する問題がある。また、垂直ゲートそれぞれの上面の幅が狭いので、ゲートコンタクトとのミスアライン問題も発生しうる。一方、本実施形態のイメージセンサ１００の場合、デュアル垂直ゲート１１０が連結部分１１４を含むことで、１つのゲートコンタクト１８０のみが配置され、コンタクト面積を減らし、かつ、連結部分１１４上面の面積が比較的広いので、ゲートコンタクト１８０とのミスアライン問題も解決しうる。
【0043】
ＴＲ領域１３０には、ピクセルトランジスタが配置されうる。例えば、ＴＲ領域１３０には、リセットトランジスタＲＸ、ソースフォロワトランジスタＳＦＸ、選択トランジスタＳＸのうち、少なくとも１つが配置されうる。例えば、ＴＲ領域１３０に３個のトランジスタがいずれも配置されうる。また、実施例によって、いずれか１つのピクセルＰＸのＴＲ領域１３０にソースフォロワトランジスタＳＦＸと選択トランジスタＳＸが配置され、隣接する他のピクセルＰＸのＴＲ領域１３０には、リセットトランジスタＲＸが配置されうる。そのような構造の場合、隣接する２つのピクセルＰＸｓがピクセルトランジスタを共有することができる。一方、図示していないが、ＴＲ領域１３０には、電源電圧コンタクトが配置されうる。
【0044】
本実施形態のイメージセンサ１００において、伝送トランジスタＴＸは、デュアル垂直ゲート１１０を含み、デュアル垂直ゲート１１０は、基板１０１上に配置されたスペーサ１５０上に配置されうる。具体的に、デュアル垂直ゲート１１０は、スペーサ１５０を貫通して基板１０１の内部に垂直に拡張する２つの垂直拡張部分１１２と、スペーサ１５０上から２つの垂直拡張部分１１２を互いに連結する連結部分１１４を含みうる。そのようなデュアル垂直ゲート１１０の構造に基づいて、本実施形態のイメージセンサ１００は、電荷伝達効率を改善しつつも、アクティブ領域のエッジＡＥでの電位ハンプの発生を効果的に防止することができる。また、ゲートコンタクト１８０のコンタクト面積を最小化し、ゲートコンタクト１８０とのミスアラインも最小化しうる。
【0045】
図３Ａないし図４Ｂは、本発明の実施例によるデュアル垂直ゲートを含むイメージセンサに係わる断面図である。図３Ｂは、図３Ａのデュアル垂直ゲートと共にピクセル内の他のトランジスタを共に示す断面図であり、図４Ｂは、図４Ａのデュアル垂直ゲートと共にピクセル内の他のトランジスタを共に示す断面図である。図１を共に参照して説明し、図１ないし図２Ｂの説明部分で既に説明した内容については、簡略に説明するか、その説明を省略する。
【0046】
図３Ａ及び図３Ｂを参照すれば、本実施形態のイメージセンサ１００ａは、スペーサ１５０ａの構造で図２Ｂのイメージセンサ１００と異なってもいる。具体的に、本実施形態のイメージセンサ１００ａにおいて、スペーサ１５０ａは、デュアル垂直ゲート１１０の内部にのみ配置され、デュアル垂直ゲート１１０の外部には配置されない。すなわち、スペーサ１５０ａは、デュアル垂直ゲート１１０の連結部分１１４の下部にのみ配置され、ｘ方向にデュアル垂直ゲート１１０の外部には配置されない。また、図２Ａに基づいて予想可能なように、スペーサ１５０ａは、ｙ方向にデュアル垂直ゲート１１０の外部にも配置されない。一方、スペーサ１５０ａがデュアル垂直ゲート１１０の内部にのみ配置されることにより、ゲート絶縁膜１１５ａは、デュアル垂直ゲート１１０の外部で基板絶縁膜１０５の直上に配置されうる。そのようなスペーサ１５０ａの構造は、デュアル垂直ゲート１１０の形成前に、デュアル垂直ゲート１１０外部のスペーサパターンを除去することで、形成されうる。本実施形態のイメージセンサ１００ａの製造方法については、図９Ａないし図９Ｃの説明部分でさらに詳細に説明する。
【0047】
本実施形態のイメージセンサ１００ａのスペーサ１５０ａの構造に起因し、ピクセル内の他のトランジスタ１３０Ｔのゲート１３２をデュアル垂直ゲート１１０と共に形成しうる。したがって、工程単純化側面で有利でもある。ここで、ピクセル内の他のトランジスタ１３０Ｔは、ピクセルトランジスタであって、ソースフォロワトランジスタＳＦＸ、リセットトランジスタＲＸ、及び選択トランジスタＳＸのうちいずれか１つでもある。他のトランジスタ１３０Ｔは、平面(planar)構造のゲート１３２を含みうる。平面構造のゲート１３２は、基板絶縁膜１０５を介在して基板１０１の直上に配置されうる。すなわち、ゲート１３２と基板１０１との間にスペーサ１５０ａが配置されない。ゲート１３２の上面には、ゲートコンタクト１８５が配置されうる。
【0048】
一方、他のトランジスタ１３０Ｔのゲート１３２の両側の基板１０１の上部には,素子分離膜１７５が配置されうる。素子分離膜１７５は、ＳＴＩ膜を含むか、ｐ型バリア膜を含みうる。図示していないが、紙面(paperplane)に入る方向にゲート１３２の両側にソース／ドレイン領域が配置されうる。
【0049】
また、図２Ｂのイメージセンサ１００の場合、他のトランジスタ１３０Ｔ、すなわち、ピクセルトランジスタを形成するために、デュアル垂直ゲート１１０外部のスペーサ１５０を除去する工程が別途に遂行されうる。このようにデュアル垂直ゲート１１０外部のスペーサ１５０が除去された後、ピクセルトランジスタの平面構造のゲートが形成されうる。したがって、ピクセルトランジスタのゲート１３２と基板１０１との間にスペーサ１５０が配置されない。
【0050】
図４Ａ及び図４Ｂを参照すれば、本実施形態のイメージセンサ１００ｂは、スペーサ１５０Ｂの構造で図２Ｂのイメージセンサ１００と異なってもいる。具体的に、本実施形態のイメージセンサ１００ｂにおいて、スペーサ１５０Ｂは、デュアル垂直ゲート１１０の内部に配置された内部スペーサ１５０ｉとデュアル垂直ゲート１１０の外部に配置された外部スペーサ１５０ｏ２を含みうる。例えば、内部スペーサ１５０ｉは、デュアル垂直ゲート１１０の連結部分１１４の下部に配置されうる。また、外部スペーサ１５０ｏ２は、ｘ方向及びｙ方向にデュアル垂直ゲート１１０の外部の基板１０１上に配置されうる。但し、本実施形態のイメージセンサ１００ｂにおいて、外部スペーサ１５０ｏ２は、デュアル垂直ゲート１１０から非常に隣接した部分にのみ配置され、デュアル垂直ゲート１１０からある程度離れた位置には配置されない。例えば、外部スペーサ１５０ｏ２は、デュアル垂直ゲート１１０から３００ｎｍ以下の距離まで配置されうる。そのようなスペーサ１５０Ｂの構造は、スペーサパターン上にゲート絶縁膜を形成した後、デュアル垂直ゲート１１０の形成前に、スペーサパターンとゲート絶縁膜を図４Ａの形態にパターニングして形成されうる。垂直拡張部分１１２の底面と側面、及び連結部分１１４の底面と側面は、ゲート絶縁層１１５ｂによっても取り囲まれる。本実施形態のイメージセンサ１００ｂの製造方法については、図１０Ａ及び図１０Ｂの説明部分でさらに詳細に説明する。
【0051】
本実施形態のイメージセンサ１００ｂのスペーサ１５０Ｂ構造に起因してピクセル内の他のトランジスタ１３０Ｔのゲート１３２をデュアル垂直ゲート１１０と共に形成することができる。したがって、工程単純化側面で有利である。ピクセル内の他のトランジスタ１３０Ｔは、ピクセルトランジスタであって、ソースフォロワトランジスタＳＦＸ、リセットトランジスタＲＸ、及び選択トランジスタＳＸのうちいずれか１つであり、平面構造のゲート１３２を含みうる。平面構造のゲート１３２は、基板絶縁膜１０５を介在して基板１０１の直上に配置されうる。すなわち、ゲート１３２と基板１０１との間にスペーサ１５０Ｂが配置されない。ゲート１３２の上面には、ゲートコンタクト１８５が配置されうる。
【0052】
【0053】
図５を参照すれば、本実施形態のイメージセンサ２００は、共有ピクセルＳＰＸを含むという側面で、図１のイメージセンサ１００と異なってもいる。本実施形態のイメージセンサ２００において、共有ピクセルＳＰＸは、４個のピクセルＰＸ－１～ＰＸ－４を含み、また、４個のピクセルＰＸ－１～ＰＸ－４に対応して４個のフォトダイオードＰＤ１～ＰＤ４と、４個のデュアル垂直ゲート１１０－１～１１０－４を含みうる。
【0054】
４個のピクセルＰＸ－１～ＰＸ－４は、フローティングディフュージョン領域ＦＤを共有し、かつＴＲ領域（図６Ｂの２３０参照）のピクセルトランジスタＲＸ、ＳＦＸ、ＳＸを共有することができる。ＴＲ領域２３０のリセットトランジスタＲＸ、ソースフォロワトランジスタＳＦＸ、及び選択トランジスタＳＸのフローティングディフュージョン領域ＦＤでの連結構造は、図１の回路図でのリセットトランジスタＲＸ、ソースフォロワトランジスタＳＦＸ、及び選択トランジスタＳＸのフローティングディフュージョン領域ＦＤでの連結構造と実質的に同一である。
【0055】
本実施形態のイメージセンサ２００において、４個のピクセルＰＸ－１～ＰＸ－４それぞれのフォトダイオードＰＤで生成された電荷に係わる情報は、フローティングディフュージョン領域ＦＤとピクセルトランジスタＲＸ、ＳＦＸ、ＳＸとを共に出力されうる。また、４個のピクセルＰＸ－１～ＰＸ－４間の区別は、伝送トランジスタＴＸのオン/オフを調節することによってなる。
【0056】
図６Ａないし図６Ｃは、図５のデュアル垂直ゲートを含むイメージセンサに係わる平面図、拡大平面図、及び断面図であって、図６Ｂは、図６ＡのＡ部分を拡大して示す拡大平面図であり、図６Ｃは、図６ＢのII－II'部分を切断して示す断面図である。図５を共に参照して説明し、図１ないし図５の説明部分で既に説明した内容については、簡略に説明するか、その説明を省略する。
【0057】
図６Ａないし図６Ｃを参照すれば、本実施形態のイメージセンサ２００は、複数の共有ピクセルＳＰＸｓを含み、共有ピクセルＳＰＸｓは、２次元アレイ状に配置されうる。例えば、共有ピクセルＳＰＸｓは、ｘ方向とｙ方向との間の２つの対角方向、すなわち、第１対角方向Ｄ１と第２対角方向Ｄ２に沿って２次元アレイ状に配置されうる。そのような２次元アレイ構造の共有ピクセルＳＰＸｓは、アクティブピクセルセンサＡＰＳを構成することができる。
【0058】
１つの共有ピクセルＳＰＸにおいて、４個のピクセルＰＸ－１～ＰＸ－４は、ピクセル分離構造体１７０を通じて互いに分離されうる。但し、ピクセルＰＸ－１～ＰＸ－４がＦＤ領域２４０を共有する構造を有するので、ピクセルＰＸ－１～ＰＸ－４は、ピクセル分離構造体１７０によってＦＤ領域２４０を除いて互いに分離されうる。それにより、ピクセルＰＸ－１～ＰＸ－４は、ＦＤ領域２４０を共有し、ピクセルＰＸ－１～ＰＸ－４それぞれがＴＲ領域２３０に１つのピクセルトランジスタのみを含むという点を除き、図２ＡのピクセルＰＸとほぼ類似した構造を有することができる。
【0059】
具体的に、本実施形態のイメージセンサ２００において、ピクセルＰＸ－１～ＰＸ－４は、中心に配置されたＦＤ領域２４０を共有するので、４個のピクセルＰＸ－１～ＰＸ－４に対応する４個の伝送トランジスタＴＸがＦＤ領域２４０に隣接して配置されうる。一方、ＴＲ領域２３０は、第１対角方向Ｄ１に延びるライン状を有し、１つのピクセルトランジスタを含みうる。例えば、ＴＲ領域２３０には、ピクセルトランジスタＲＸ、ＳＦＸ、ＳＸのうちいずれか１つを構成するゲート２３２とソース／ドレイン領域２３４が配置されうる。一方、図５を通じて分かるように、共有ピクセルＳＰＸは、４個のピクセルＰＸ－１～ＰＸ－４と、リセットトランジスタＲＸ、ソースフォロワトランジスタＳＦＸ、及び選択トランジスタＳＸを含みうる。したがって、いずれか１つのピクセルのＴＲ領域２３０は余分に該当しうる。本実施形態のイメージセンサ２００において、余分に該当するＴＲ領域２３０には、ダミートランジスタが配置されるか、または、ソースフォロワトランジスタＳＦＸがさらに配置されうる。
【0060】
図６Ｂに図示されたように、グラウンドコンタクト２６０は、ｘ方向に右側に配置され、ピクセルＰＸは、ピクセル分離構造体２７０によって定義され、イメージセンサ２００は、フォトダイオード２２０（またはＰＤ）を含む
図６Ｃに図示されたように、本実施形態のイメージセンサ２００において、伝送トランジスタＴＸは、デュアル垂直ゲート２１０を含み、デュアル垂直ゲート２１０は、基板２０１上に配置されたスペーサ２５０上に配置されうる。具体的に、デュアル垂直ゲート２１０は、スペーサ２５０を貫通して基板２０１の内部に垂直に拡張する２つの垂直拡張部分２１２と、スペーサ２５０上から２つの垂直拡張部分２１２を互いに連結する連結部分２１４を含みうる。スペーサは、デュアル垂直ゲート２１０の内部に配置された内部スペーサ２５０ｉ及びデュアル垂直ゲート２１０の外部に配置された外部スペーサ２５０ｏを含みうる。そのようなデュアル垂直ゲート２１０の構造に基づき、本実施形態のイメージセンサ２００は、電荷伝達効率を改善しつつも、アクティブ領域のエッジＡＥでの電位ハンプの発生を効果的に防止しうる。また、ゲートコンタクト２８０のコンタクト面積を最小化し、ゲートコンタクト２８０とのミスアラインも最小化しうる。イメージセンサ２００は、基板絶縁膜２０５、ゲート絶縁膜２１５、及びフォトダイオード２２０を含むことができる。
図６Ｃに図示されたように、本実施形態のイメージセンサ２００において、伝送トランジスタＴＸは、デュアル垂直ゲート２１０を含み、デュアル垂直ゲート２１０は、基板２０１上に配置されたスペーサ２５０上に配置されうる。具体的に、デュアル垂直ゲート２１０は、スペーサ２５０を貫通して基板２０１の内部に垂直に拡張する２つの垂直拡張部分２１２と、スペーサ２５０上から２つの垂直拡張部分２１２を互いに連結する連結部分２１４を含みうる。スペーサは、デュアル垂直ゲート２１０の内部に配置された内部スペーサ２５０ｉ及びデュアル垂直ゲート２１０の外部に配置された外部スペーサ２５０ｏを含みうる。そのようなデュアル垂直ゲート２１０の構造に基づき、本実施形態のイメージセンサ２００は、電荷伝達効率を改善しつつも、アクティブ領域のエッジＡＥでの電位ハンプの発生を効果的に防止しうる。また、ゲートコンタクト２８０のコンタクト面積を最小化し、ゲートコンタクト２８０とのミスアラインも最小化しうる。イメージセンサ２００は、基板絶縁膜２０５、ゲート絶縁膜２１５、及びフォトダイオード２２０を含むことができる。
【0061】
以上、４個のピクセルＰＸ－１～ＰＸ－４を含む共有ピクセルＳＰＸ構造について説明したが、共有ピクセルＳＰＸのピクセルの個数が４個に限定されるものではない。例えば、本実施形態のイメージセンサにおいて、共有ピクセルは、２つのピクセル、６個のピクセル、または８個のピクセルを含みうる。
【0062】
【0063】
図７を参照すれば、本実施形態のイメージセンサ３０３は、伝送トランジスタＴＸがシングル垂直ゲート構造を有するという点で、図２Ｂのイメージセンサ１００と異なってもいる。具体的に本実施形態のイメージセンサ３０３は、基板３０１、シングル垂直ゲート３１０、フォトダイオード３２０（ＰＤ）、ＴＲ領域、ＦＤ領域、及びスペーサ３５０を含みうる。基板３０１、フォトダイオード３２０、ＴＲ領域、ＦＤ領域、及びスペーサ３５０については、図２Ｂのイメージセンサ１００の基板１０１、フォトダイオード１２０、ＴＲ領域１３０、ＦＤ領域１４０、及びスペーサ１５０についての説明と同一である。
【0064】
シングル垂直ゲート３１０は、垂直拡張部分３１２と水平拡張部分３１４を含みうる。垂直拡張部分３１２は、スペーサ１５０を貫通して基板１０１の内部に垂直に拡張することができる。水平拡張部分３１４は、スペーサ１５０の上面上で垂直拡張部分３１２から水平方向に拡張しうる。シングル垂直ゲート３１０の構造でも、垂直拡張部分３１２と水平拡張部分３１４は、説明のための形式的な区別に過ぎず、垂直拡張部分３１２と水平拡張部分３１４は、同一物質からなり、一体に結合した形態を有しうる。垂直拡張部分３１２の底面と側面と水平拡張部分３１４の底面は、ゲート絶縁膜３１５によって覆われる。垂直拡張部分３１２は、基板３０１の上部から基板３０１内部に垂直に拡張し、水平拡張部分３１４は、垂直拡張部分３１２の上部から基板３０１の上面と平行に拡張しうる。フォトダイオード３２０は、基板内部の垂直ゲート３１０下部に配置されうる。スペーサ３５０は、水平拡張部分３１４と基板３１０との間に配置され、基板３０１と水平拡張部分３１４のゲート絶縁膜３１５の間に配置されうる。
【0065】
本実施形態のイメージセンサ３０３において、基板３０１上に所定厚さのスペーサ３５０が配置され、シングル垂直ゲート３１０の垂直拡張部分３１２がスペーサ３５０を貫通して基板３０１のアクティブ領域の内部に拡張し、水平拡張部分３１４がスペーサ３５０上に配置された構造を有する。それにより、ゲートのベンディング部分ＢＰから基板３０１のアクティブ領域のエッジＡＥが遠くなり、フィールド集中が緩和され、それにより、アクティブ領域のエッジＡＥにおける電位ハンプの発生を防止しうる。また、垂直拡張部分３１２が小さくなっても、ゲートコンタクト３８０の面積を十分に確保し、水平拡張部分３１４の上面の面積が広いので、ゲートコンタクト３８０とのミスアライン問題も解決しうる。ゲートコンタクト３８０は、第１方向に水平拡張部分３１４の中央に配置されうる。
【0066】
本実施形態のイメージセンサ３０３において、ピクセル内の他のトランジスタ３３０のゲート３３２をシングル垂直ゲート３１０と共に形成しうる。ピクセル内の他のトランジスタ３３０は、ピクセルトランジスタであって、ソースフォロワトランジスタＳＦＸ、リセットトランジスタＲＸ、及び選択トランジスタＳＸのうちいずれか１つでもあり、平面構造のゲート３３２を含みうる。平面構造のゲート３３２は、基板絶縁膜３０５を介在して基板３０１の直上に配置されうる。すなわち、基板絶縁膜３０５は、基板３０１とスペーサ３５０との間に配置されうる。スペーサ３５０は、水平拡張部３１４の下部にのみ配置されうる、ゲート３３２と基板３０１との間にスペーサ３５０が配置されない。ゲート３３２の上面には、ゲートコンタクト３８５が配置されうる。一方、他のトランジスタ３３０のゲート３３２の両側の基板３０１の上部には,素子分離膜３７５が配置されうる。素子分離膜３７５は、ＳＴＩ膜を含むか、ｐ型バリア膜を含みうる。図示していないが、紙面に入る方向にゲート３３２の両側にソース／ドレイン領域が配置されうる。
【0067】
一方、本実施形態のイメージセンサ３０３は、シングルピクセル構造を有しても、共有ピクセル構造を有してもよい。例えば、本実施形態のイメージセンサ３０３は、伝送トランジスタＴＸのゲートがシングル垂直ゲート構造を有するという点を除いて、ピクセル構造の観点で、図２Ａのシングルピクセル構造、または図６Ａの共有ピクセル構造を有することができる。
【0068】
図８Ａないし図８Ｈは、図２Ｂのイメージセンサの製造方法の過程を概略的に示す断面図である。図２Ｂを共に参照して説明し、図１ないし図７の説明部分で既に説明した内容については、簡略に説明するか、その説明を省略する。
【0069】
図８Ａを参照すれば、本実施形態のデュアル垂直ゲートを含むイメージセンサの製造方法（以下、簡単に、「イメージセンサの製造方法」と称する）は、まず、基板１０１前面ＦＳ上に基板絶縁膜１０５を形成する。基板絶縁膜１０５は、熱酸化工程または、ＡＬＤ工程を通じて形成されうる。ここで、基板１０１の前面ＦＳは、アクティブ領域、及びアクティブ領域の上部に配線が形成される面を意味する。基板絶縁膜１０５は、熱酸化膜、シリコン酸化膜、アルミニウム酸化膜などを含み、１０ｎｍ以下の厚さを有することができる。しかし、基板絶縁膜１０５の材質と厚さが前述した物質と数値に限定されるものではない。
【0070】
図８Ｂを参照すれば、基板１０１内にフォトダイオード１２０を形成する。フォトダイオードは、所定深さの基板１０１の内部に不純物をドーピングして形成しうる。例えば、基板１０１の内部に第１導電型（例えば、ｐ型）の不純物をドーピングして第１不純物領域を形成し、第２導電型（例えば、ｎ型）の不純物をドーピングして第２不純物領域を形成することで、フォトダイオード１２０を形成しうる。フォトダイオード１２０の第１不純物領域と第２不純物領域は、ｐ－ｎ接合を構成することができる。実施例によって、基板１０１が第１不純物領域の役割が行える。そのような場合、第１不純物領域が別途に形成されずとも、基板１０１内に第２導電型の不純物をドーピングして第２不純物領域を形成することで、フォトダイオード１２０を形成することができる。
【0071】
図８Ｃを参照すれば、基板絶縁膜１０５上にスペーサ層１５０Ｌを形成する。スペーサ層１５０Ｌは、窒化膜、酸化膜、または酸窒化膜を含みうる。例えば、スペーサ層１５０Ｌは、シリコン窒化膜を含みうる。スペーサ層１５０Ｌは、Ｚ方向に１０ｎｍ以上の厚さを有する。例えば、スペーサ層１５０Ｌは、５０ｎｍ～３００ｎｍの厚さを有する。しかし、スペーサ層１５０Ｌの厚さが前述した数値範囲に限定されるものではない。例えば、スペーサ層１５０Ｌの厚さは、追って形成されるデュアル垂直ゲート１１０の垂直拡張部分１１２の距離と電位ハンプの除去効果を考慮して決定されうる。
【0072】
図８Ｄを参照すれば、スペーサ層１５０Ｌをパターニングしてスペーサパターン１５０Ｐを形成する。スペーサ層１５０Ｌに対するパターニングは、フォトリソグラフィ工程を通じて遂行されうる。実施例によって、スペーサパターン１５０Ｐの上部にフォトレジスト(Photo Resist:PR)パターンが保持されうる。スペーサパターン１５０Ｐは、内部スペーサに対応する内部パターン１５０Ｐｉと外部スペーサに対応する外部パターン１５０Ｐｏを含みうる。
【0073】
図８Ｅを参照すれば、スペーサパターン１５０Ｐをエッチングマスクとして基板絶縁膜１０５と基板１０１の上部をエッチングしてトレンチＴ１を形成する。したがって、スペーサパターン１５０Ｐは、一種のハードマスクの役割が行える。実施例によって、スペーサパターン１５０ＰとＰＲパターンとが共にエッチングマスクとして用いられる。１つのフォトダイオード１２０に対して２つのトレンチＴ１が形成されうる。トレンチＴ１は、ｘ方向に１００ｎｍ～２００ｎｍの幅を有し、ｚ方向に３００ｎｍ以上の深さを有する。しかし、トレンチＴ１の幅と深さが、前記数値に限定されるものではない。ここで、深さは、スペーサパターン１５０Ｐの上面からの深さを意味しうる。
【0074】
図８Ｆを参照すれば、トレンチＴ１の内部とスペーサパターン１５０Ｐの上面を覆うゲート絶縁膜１１５を形成する。ゲート絶縁膜１１５は、単一層、または多重層構造を有しうる。例えば、ゲート絶縁膜１１５は、界面層と高誘電層を含みうる。ゲート絶縁膜１１５は、１０ｎｍ以下の厚さに形成されうる。しかし、ゲート絶縁膜１１５の厚さが前記数値に限定されるものではない。
【0075】
図８Ｇを参照すれば、ゲート絶縁膜１１５上にトレンチＴ１の内部を満たしてスペーサパターン１５０Ｐの上面を覆う導電膜１１０Ｌを形成する。導電膜１１０Ｌは、例えば、ポリシリコンからなる。しかし、導電膜１１０Ｌの材質がポリシリコンに限定されるものではない。例えば、導電膜１１０Ｌは、バリア膜と少なくとも１つのメタル層を備えた多重層構造からりうる。
【0076】
図８Ｈを参照すれば、導電膜１１０Ｌをパターニングしてデュアル垂直ゲート１１０を形成する。導電膜１１０Ｌのパターニングは、フォトリソグラフィ工程を介して遂行されうる。デュアル垂直ゲート１１０は、２つの垂直拡張部分１１２と連結部分１１４を含みうる。以後、デュアル垂直ゲート１１０の連結部分１１４の中央部分にゲートコンタクト１８０が形成されうる。ここで、ゲートコンタクト１８０は、基板１０１上の結果物を覆う層間絶縁膜を形成し、層間絶縁膜に貫通ホールを形成した後、貫通ホールをＷ、Ａｌ、Ｃｕなどのメタル物質で満たして形成しうる。
【0077】
また、ゲートコンタクト１８０の形成前に、デュアル垂直ゲート１１０の外部のスペーサパターン１５０Ｐの外部パターン１５０Ｐｏの一部がフォトリソグラフィ工程を介して除去されうる。外部パターン１５０Ｐｏの一部の除去を通じてスペーサ１５０が形成されうる。外部パターン１５０Ｐｏの一部の除去は、ピクセル内の他のトランジスタ（図３Ｂの１３０参照）のゲート（図３Ｂの１３２）をスペーサの介在なしに基板１０１上に配置させるためでもある。
【0078】
図９Ａないし図９Ｃは、図３Ａのイメージセンサの製造方法の過程を概略的に示す断面図である。図３Ａを共に参照して説明し、図８Ａないし図８Ｈの説明部分で既に説明した内容については、簡略に説明するか、その説明を省略する。
【0079】
図９Ａを参照すれば、本実施形態のイメージセンサの製造方法は、図８Ａないし図８Ｅの過程を介して基板１０１の上部にトレンチＴ１を形成する。以後、スペーサパターン１５０Ｐの外部パターン１５０Ｐｏを除去し、内部パターン１５０Ｐｉのみを残すことにより、スペーサ１５０ａを形成する。実施例によって、外部パターン１５０Ｐｏの一部がトレンチＴ１の周辺に保持されうる。
【0080】
図９Ｂを参照すれば、スペーサ１５０ａの形成後、トレンチＴ１の内部、スペーサ１５０ａの上面、及び基板絶縁膜１０５の上面を覆うゲート絶縁膜１１５ａを形成する。ゲート絶縁膜１１５ａは、単一層または多重層構造を有することができる。例えば、ゲート絶縁膜１１５ａは、界面層と高誘電層を含みうる。ゲート絶縁膜１１５ａは、１０ｎｍ以下の厚さに形成されうる。しかし、ゲート絶縁膜１１５ａの厚さが前記数値に限定されるものではない。
【0081】
図９Ｃを参照すれば、ゲート絶縁膜１１５ａ上にトレンチＴ１の内部を満たしてスペーサ１５０ａの上面を覆う導電膜１１０Ｌ１を形成する。導電膜１１０Ｌ１は、トレンチＴ１の外部のスペーサ１５０ａのない部分でゲート絶縁膜１１５ａを覆う。導電膜１１０Ｌ１は、例えば、ポリシリコンからなる。しかし、導電膜１１０Ｌ１の材質がポリシリコンに限定されるものではない。例えば、導電膜１１０Ｌ１は、バリア膜と少なくとも１つのメタル層を備えた多重層構造からりうる。
【0082】
以後、導電膜１１０Ｌ１をパターニングしてデュアル垂直ゲート１１０を形成する。導電膜１１０Ｌ１のパターニングは、フォトリソグラフィ工程を通じて遂行されうる。デュアル垂直ゲート１１０は、２つの垂直拡張部分１１２と連結部分１１４を含みうる。
【0083】
本実施形態のイメージセンサの製造方法は、導電膜１１０Ｌ１の形成前に予めスペーサパターン１５０Ｐの外部パターン１５０Ｐｏを除去してスペーサ１５０ａを形成することで、デュアル垂直ゲート１１０の形成後、ピクセル内の他のトランジスタ１３０Ｔの形成のための別途のパターニング工程を遂行する必要がない。また、ピクセル内の他のトランジスタ１３０Ｔのゲート１３２をデュアル垂直ゲート１１０の形成時に共に形成することができる。
【0084】
図１０Ａ及び図１０Ｂは、図４Ａのイメージセンサの製造方法の過程を概略的に示す断面図である。図４Ａを共に参照して説明し、図８Ａないし図８Ｈの説明部分で既に説明した内容については、簡略に説明するか、その説明を省略する。
【0085】
図１０Ａを参照すれば、本実施形態のイメージセンサの製造方法は、図８Ａないし図８Ｆの過程を通じて、トレンチＴ１の内部とスペーサパターン１５０Ｐの上面を覆うゲート絶縁膜１１５ｂを形成する。ゲート絶縁膜１１５ｂは、単一層または多重層の構造を有する。例えば、ゲート絶縁膜１１５ｂは、界面層と高誘電層とを含みうる。ゲート絶縁膜１１５ｂは、１０ｎｍ以下の厚さに形成されうる。しかし、ゲート絶縁膜１１５ｂの厚さが前記数値に限定されるものではない。
【0086】
以後、スペーサパターン１５０Ｐをパターニングしてスペーサ１５０Ｂを形成する。スペーサ１５０Ｂは、デュアル垂直ゲート１１０の連結部分１１４に対応する内部スペーサ１５０ｉとデュアル垂直ゲート１１０の外部に配置された外部スペーサ１５０ｏ２を含みうる。一方、ゲート絶縁膜１１５ｂも共にパターニングされてスペーサパターン１５０Ｐのない部分で、基板絶縁膜１０５が露出されうる。
【0087】
図１０Ｂを参照すれば、ゲート絶縁膜１１５ｂ上にトレンチＴ１の内部を満たしてスペーサ１５０ａの上面を覆う導電膜１１０Ｌ２を形成する。導電膜１１０Ｌ２は、トレンチＴ１の外部のスペーサ１５０Ｂのない部分で基板絶縁膜１０５を覆う。導電膜１１０Ｌ２は、例えば、ポリシリコンからなる。しかし、導電膜１１０Ｌ２の材質がポリシリコンに限定されるものではない。例えば、導電膜１１０Ｌ２は、バリア膜と少なくとも１つのメタル層を備えた多重層構造からなってもよい。
【0088】
以後、導電膜１１０Ｌ２をパターニングしてデュアル垂直ゲート１１０を形成する。導電膜１１０Ｌ２のパターニングは、フォトリソグラフィ工程を通じて遂行されうる。デュアル垂直ゲート１１０２は、２つの垂直拡張部分１１２と連結部分１１４を含みうる。
【0089】
本実施形態のイメージセンサの製造方法は、導電膜１１０Ｌ２の形成前に予めスペーサパターン１５０Ｐをパターニングしてスペーサ１５０Ｂを形成することで、デュアル垂直ゲート１１０の形成後、ピクセル内の他のトランジスタ１３０Ｔの形成のための別途のパターニング工程を遂行する必要がない．また、ピクセル内の他のトランジスタ１３０Ｔのゲート１３２をデュアル垂直ゲート１１０の形成時に共に形成しうる。
【0090】
図１１は、本発明の一実施例によるイメージセンサの全体構造に係わるブロック構造図である。図１ないし図２Ｂ、または図５ないし図６Ｃを共に参照して説明し、図１ないし図１０Ｂの説明部分に既に説明した内容については、簡略に説明するか、その説明を省略する。
【0091】
図１１を参照すれば、本実施形態のイメージセンサ１０００は、ピクセルアレイ１１００、タイミングコントローラ１０１０、ロウデコーダ１０２０、及び出力回路１０３０を含みうる。本実施形態のイメージセンサ１０００は、例えば、CCD(Charge Coupled Device)イメージセンサ、またはCMOS(Complementary Metal Oxide Semiconductor)イメージセンサでもある。
【0092】
一方、本実施形態のイメージセンサ１０００は、図２Ｂ、図３Ａ、図４Ａ、図６Ｃ、及び図７のイメージセンサ１００、１００ａ、１００ｂ、２００、３００のうちいずれか１つでもある。それにより、ピクセルアレイ１１００は、複数のロウと複数のカラムに沿って２次元アレイ状に配列された複数のピクセルＰＸｓ及び／または共有ピクセルＳＰＸｓを含みうる。ロウデコーダ１０２０は、タイミングコントローラ１０１０から出力されたロウアドレス信号に応答し、ピクセルアレイ１１００の複数のロウのうちいずれか１つのローを選択しうる。出力回路１０３０は、選択されたロウに沿って配列された複数のピクセルＰＸ及び／または共有ピクセルＳＰＸｓからカラム単位でイメージ信号を出力しうる。出力回路１０３０は、Ａ／Ｄコンバータ（ＡＤＣ）を含みうる。例えば、出力回路１０３０は、カラムデコーダとピクセルアレイ１１００との間でカラム別にそれぞれ配置された複数のＡ／Ｄコンバータ（ＡＤＣ）を含むか、またはカラムデコーダの出力端に配置された１つのＡ／Ｄコンバータ（ＡＤＣ）を含みうる。実施例によって、タイミングコントローラ１０１０、ロウデコーダ１０２０、及び出力回路１０３０は、１つのチップによっても具現されるか、または別個のチップによっても具現される。
【0093】
図１２は、本発明の一実施例によるイメージセンサを含む電子装置に係わるブロック構造図である。図１ないし図２Ｂまたは図５ないし図６Ｃと図１１を共に参照して説明し、図１ないし図１１の説明部分に既に説明した内容については、簡略に説明するか、その説明を省略する。
【0094】
図１２を参照すれば、本実施形態のイメージセンサを含む電子装置２０００（以下、「電子装置」と略称する）という撮像部２１００、イメージセンサ１０００、及びプロセッサ２２００を含みうる。電子装置２０００は、例えば、カメラでもある。撮像部２１００は被写体ＯＢＪから反射された光を集束して光学像(opticalimage)を形成しうる。撮像部２１００は、対物レンズ２０１０、レンズ駆動部２１２０、絞り２１３０、及び絞り駆動部２１４０を含みうる。図１２において、便宜上、１枚のレンズのみが図示されているが、実際に、対物レンズ２０１０は、大きさ及び形態が互いに異なる複数のレンズを含みうる。一部の実施例において、電子装置２０００は、モバイル用カメラでもあり、モバイル用カメラにおいて、絞り２１３０、及び絞り駆動部２１４０が省略されうる。
【0095】
レンズ駆動部２１２０は、プロセッサ２２００と焦点検出に係わる情報を通信し、プロセッサ２２００から提供された制御信号によって対物レンズ２０１０の位置を調節することができる。レンズ駆動部１１２０は、対物レンズ２０１０を移動させて対物レンズ２０１０と被写体ＯＢＪとの距離が調節されるか、または対物レンズ２０１０内の図示されていない個別レンズの位置を調節しうる。レンズ駆動部１１２０が対物レンズ２０１０を駆動させることで、被写体ＯＢＪに対する焦点が調節されうる。また、レンズ駆動部１１２０は、焦点を合わせるためにＡＦ情報を受けて対物レンズ２０１０内の個別レンズの位置を調節しうる。
【0096】
絞り駆動部２１４０は、プロセッサ２２００と光量に係わる情報を通信し、プロセッサ２２００で提供された制御信号によって絞り２１３０を調節しうる。例えば、絞り駆動部２１４０は、対物レンズ２０１０を介して電子装置２０００の内部に入る光の量によって絞り２１３０の口径を拡径/縮径させうる。また、絞り駆動部２１４０は、絞り２１３０の開放時間を調節しうる。
【0097】
イメージセンサ１０００は、入射される光の強度に基づいて電気的なイメージ信号を生成しうる。イメージセンサ１０００は、図１１のイメージセンサ１０００でもあり、ピクセルアレイ１１００、タイミングコントローラ１０１０、及び出力回路１０３０を含みうる。したがって、イメージセンサ１０００は、図２Ｂ、図３Ａ、図４Ａ、図６Ｃ、及び図７のイメージセンサ１００、１００ａ、１００ｂ、２００、３００のうちいずれか１つでもある。また、図１２に図示されていないが、イメージセンサ１０００は、ロウデコーダ１０２０をさらに含みうる。
【0098】
プロセッサ２２００は、電子装置２０００の全般的な動作を制御し、映像処理機能を具備しうる。例えば、プロセッサ２２００は、レンズ駆動部２１２０、絞り駆動部２１４０、タイミングコントローラ１０１０などに各構成要素の動作のための制御信号を提供することができる。
【0099】
以上、本発明を図面に図示された実施例に基づいて説明したが、これは、一例示に過ぎず、当該技術分野の通常の知識を有する者であれば、それから多様な変形及び均等な他の実施例が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
【符号の説明】
【0100】
１００、１００ａ、１００ｂ、２００、３００、１０００ イメージセンサ
１０１、２０１、３０１ 基板
１０５：２０５、３０５ 基板絶縁膜
１１０、２１０、３１０ 垂直ゲート
１１５、１１５ａ、１１５ｂ、２１５、３１５ ゲート絶縁膜
１２０、２２０、３２０ フォトダイオード
１３０、２３０、３３０ ＴＲ領域または他のトランジスタ
１３２、２３２、３３２ ゲート
１４０、２４０ ＦＤ領域
１５０、１５０ａ、１５０ｂ、２５０、３５０ スペーサ
１６０ グラウンドコンタクト
１７０ ピクセル分離構造体
１８０、２８０、１８５、３８５ ゲートコンタクト
１１００ ピクセルアレイ
１０１０ タイミングコントローラ
１０２０ ロウデコーダ
１０３０ 出力回路
２２００ プロセッサ
２０００ 電子装置
２０１０ 対物レンズ
２１２０ レンズ駆動部
２１００ 撮像部
２１３０ 絞り
２１４０ 絞り駆動部
１０１、２０１、３０１ 基板
１０５：２０５、３０５ 基板絶縁膜
１１０、２１０、３１０ 垂直ゲート
１１５、１１５ａ、１１５ｂ、２１５、３１５ ゲート絶縁膜
１２０、２２０、３２０ フォトダイオード
１３０、２３０、３３０ ＴＲ領域または他のトランジスタ
１３２、２３２、３３２ ゲート
１４０、２４０ ＦＤ領域
１５０、１５０ａ、１５０ｂ、２５０、３５０ スペーサ
１６０ グラウンドコンタクト
１７０ ピクセル分離構造体
１８０、２８０、１８５、３８５ ゲートコンタクト
１１００ ピクセルアレイ
１０１０ タイミングコントローラ
１０２０ ロウデコーダ
１０３０ 出力回路
２２００ プロセッサ
２０００ 電子装置
２０１０ 対物レンズ
２１２０ レンズ駆動部
２１００ 撮像部
２１３０ 絞り
２１４０ 絞り駆動部
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5】
【図6A】
【図6B】
【図6C】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図8F】
【図8G】
【図8H】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図11】
【図12】