特開 2024-73328 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024073328

(43)【公開日】2024-05-29

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240522BHJP

【ＦＩ】

H01L25/04 C

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022184467

(22)【出願日】2022-11-17

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100105854

【弁理士】

【氏名又は名称】廣瀬 一

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】松澤 憲亮

(72)【発明者】

【氏名】福田 大祐

(57)【要約】

【課題】制御配線基板の設置面積を低減することができる半導体装置を提供する。
【解決手段】導電基板１ａと、第１主電極を下面側に、第２主電極を上面側にそれぞれ有する複数の半導体チップ３ａ～３ｆであって、前記複数の半導体チップ３ａ～３ｆが第１列および第２列を成して前記導電基板１ａ上に整列し、前記導電基板１ａ上に並列に接続された複数の半導体チップ３ａ～３ｆと、絶縁層１１、前記絶縁層１１の上面に配置された複数の上面導電層１２ａ～１２ｅおよび、前記絶縁層よりも幅が狭く前記絶縁層の下面に配置された下面導電層１２ｆを有し、前記下面導電層１２ｆが、前記半導体チップの前記第１列（３ａ～３ｃ）と前記第２列（３ｄ～３ｆ）との間の前記導電基板１ａ上に配置された制御配線基板（１１，１２ａ～１２ｆ）と、を備える。
【選択図】図２２

【特許請求の範囲】

【請求項1】

導電基板と、
第１主電極を下面側に、第２主電極を上面側にそれぞれ有する複数の半導体チップであって、前記複数の半導体チップが第１列および第２列を成して前記導電基板上に整列し、前記導電基板上に並列に接続された複数の半導体チップと、
絶縁層、前記絶縁層の上面に配置された複数の上面導電層、および前記絶縁層よりも幅が狭く前記絶縁層の下面に配置された下面導電層を有し、前記下面導電層が、前記半導体チップの前記第１列と前記第２列との間の前記導電基板上に配置された制御配線基板と、
を備える半導体装置。

【請求項2】

前記制御配線基板上に温度検出チップを備える
請求項１に記載の半導体装置。

【請求項3】

前記複数の上面導電層は、互いに並列に延伸し、幅広の領域が交互に配置する
請求項１又は２に記載の半導体装置。

【請求項4】

前記複数の上面導電層にそれぞれ端子を備えた
請求項１又は２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、パワー半導体素子を搭載する半導体装置（パワー半導体モジュール）に関する。

【背景技術】

【0002】

特許文献１には、半導体パッケージが、第１のリードと１つ以上の半導体ダイの第１のボンドパッドとの間の第１の電気信号のための第１の伝送経路と、第１リードと１つ以上の半導体ダイの第２ボンドパッドとの間の第１電気信号のための第２の伝送経路と、を有する分配要素を備え、分配要素は、第１および第２の伝送路の間の伝送特性に差を生じさせる少なくとも１つの一体的に形成された回路要素を含むことが記載されている。

【0003】

特許文献２には、並列に接続された複数の半導体素子の第１列と第２列の間に配置され、配列方向と平行して延伸したゲート配線層及びソース配線層を有する制御配線基板と、前記半導体素子のゲート電極と前記ゲート配線層とを接続するゲート配線部材と、前記半導体素子のソース電極とソース配線層とを接続するソース配線部材と、を備える半導体装置が記載されている。

【0004】

特許文献３には、半導体装置が、ケースの積層基板を収納する収納部の周縁部に配置されたプリント基板を備え、前記プリント基板は制御端子を保持する端子ブロックをプリント基板上に備え、半導体チップのゲート電極と前記プリント基板をワイヤにより電気的に接続することが記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】米国特許出願公開第２０２１／０３８４１１１号明細書

【特許文献2】特開２０２１－１４１２２０号公報

【特許文献3】特開２０１９－７１５０２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

従来のパワー半導体モジュールにおいて、絶縁回路基板の回路パターン上に半導体チップを搭載し、リードフレーム及びボンディングワイヤ等で半導体チップと絶縁回路基板上に前記絶縁回路基板とは別部材で設けられた制御配線基板との電気的接続を行う場合、制御配線基板に設けた配線と絶縁回路基板上のパターン層との沿面絶縁距離を確保するために制御配線基板の絶縁領域の幅を広く確保する必要があるという課題がある。

【0007】

上記課題に鑑み、本開示は、制御配線基板の設置面積を低減することができる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の一実施態様は、導電基板と、第１主電極を下面側に、第２主電極を上面側にそれぞれ有する複数の半導体チップであって、前記複数の半導体チップが第１列および第２列を成して前記導電基板上に整列し、前記導電基板上に並列に接続された複数の半導体チップと、絶縁層、前記絶縁層の上面に配置された複数の上面導電層および、前記絶縁層よりも幅が狭く前記絶縁層の下面に配置された下面導電層を有し、前記下面導電層が、前記半導体チップの前記第１列と前記第２列との間の前記導電基板上に配置された制御配線基板と、を備える半導体装置であることを要旨とする。

【0009】

前記半導体装置は、前記制御配線基板上に温度検出チップを備えてよい。

【0010】

また、前記半導体装置は、前記複数の上面導電層は、互いに並列に延伸し、幅広の領域が交互に配置してよい。

【0011】

また、前記半導体装置は、前記複数の上面導電層にそれぞれ端子を備えてよい。

【0012】

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【発明の効果】

【0013】

本開示によれば、制御配線基板の設置面積を低減した半導体装置を提供することができる。

【図面の簡単な説明】

【0014】

【図1】第１実施形態に係る半導体装置の斜視図である。

【図2】図１に対応する平面図である。

【図3】第１実施形態に係る半導体装置の一部を省略した場合の斜視図である。

【図4】図３に対応する平面図である。

【図5】図３及び図４に対応する側面図である。

【図6】図５の領域Ａを拡大した側面図である。

【図7】第１実施形態に係る半導体装置の一部を省略した場合の斜視図である。

【図8】図７に対応する平面図である。

【図9】第１実施形態に係る半導体装置の導電部材の斜視図である。

【図10】第１実施形態に係る半導体装置の負極端子の斜視図である。

【図11】第１実施形態に係る半導体装置の樹脂部材の斜視図である。

【図12】第１実施形態に係る半導体装置の実装構造の側面図である。

【図13】第１実施形態に係る半導体装置の等価回路図である。

【図14】第２実施形態に係る半導体装置の一部を省略した場合の斜視図である。

【図15】図１４に対応する平面図である。

【図16】第２実施形態に係る半導体装置の樹脂部材の斜視図である。

【図17】第２実施形態に係る半導体装置のラミネート構造体の側面図である。

【図18】図１７の領域Ａを拡大した側面図である。

【図19】図１７に示したラミネート構造体の組み立て方法を説明する側面図である。

【図20】第２実施形態の変形例に係る半導体装置の導電部材の斜視図である。

【図21】第２実施形態の変形例に係る半導体装置の樹脂部材の斜視図である。

【図22】第１実施形態に係る半導体装置の実装構造の一部の断面図である。

【発明を実施するための形態】

【0015】

以下において、図面を参照して本開示の第１及び第２実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

【0016】

また、以下の説明における「上」、「下」、「上下」、「左」、「右」、「左右」等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば「上下」は「左右」に変換して読まれ、１８０°回転して観察すれば「上下」は反転して読まれることは勿論である。また、「上面」及び「下面」をそれぞれ「おもて面」及び「裏面」と読み替えてもよい。また、各部材の「第１主面」及び「第２主面」は互いに対向する主面であり、例えば「第１主面」が上面であれば、「第２主面」は下面である。

【0017】

（第１実施形態）
＜半導体装置の構造＞
図１は、第１実施形態に係る半導体装置（パワー半導体モジュール）の斜視図であり、図２は、第１実施形態に係る半導体装置の平面図である。図１及び図２に示すように、第１実施形態に係る半導体装置は、パワー半導体素子（半導体チップ）を封止する封止樹脂１０と、封止樹脂１０からそれぞれ突出する外部端子（負極端子）２ａ、外部端子（正極端子）２ｂ、外部端子（出力端子）２ｃ、及び制御端子４ａ～４ｇを有する。

【0018】

封止樹脂１０は、略直方体形状を有する。負極端子２ａ及び正極端子２ｂは、封止樹脂１０の略直方体形状の共通の一面から突出する。出力端子２ｃは、封止樹脂１０の略直方体形状の負極端子２ａ及び正極端子２ｂが突出する一面と対向する一面から突出する。制御端子４ａ～４ｇは、封止樹脂１０の略直方体形状の負極端子２ａ及び正極端子２ｂが突出する一面と、出力端子２ｃが突出する一面との間の一面から突出する。

【0019】

封止樹脂１０は、エポキシ系樹脂等の絶縁性の樹脂で構成されている。出力端子２ｃ、正極端子２ｂ、負極端子２ａ及び制御端子４ａ～４ｇは、例えば銅（Ｃｕ）、Ｃｕ合金、アルミニウム（Ａｌ）又はＡｌ合金等の導電材料で構成されている。

【0020】

図３は、図１及び図２に示した封止樹脂１０を省略した第１実施形態に係る半導体装置の斜視図である。図４は図３に対応する平面図であり、図５は図３に対応する側面図であり、図６は図５の領域Ａを拡大した側面図である。

【0021】

図３～図６に示すように、第１実施形態に係る半導体装置は、互いに離隔して配置された導電基板１ａ及び導電基板１ｂを備える。導電基板１ａ及び導電基板１ｂは、略矩形の平面パターンを有する。導電基板１ａ及び導電基板１ｂは、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等の導電材料で構成されている。導電基板１ａ及び導電基板１ｂの下面は、図１及び図２に示した封止樹脂１０から露出する。

【0022】

出力端子２ｃは、Ｌ字状に折れ曲がる平板形状を有し、導電基板１ａにはんだ又は焼結材等の接合材を介して、又は直接接合により接合されている。正極端子２ｂは、Ｌ字状に折れ曲がる平板形状を有し、導電基板１ｂにはんだ又は焼結材等の接合材を介して、又は直接接合により接合されている。負極端子２ａは、正極端子２ｂと並んで配置され、Ｌ字状に折れ曲がる平板形状の外部接続部２４を有する。負極端子２ａは、出力端子２ｃ側に延伸して、導電基板１ａ及び導電基板１ｂに亘るように設けられている。

【0023】

図３及び図４では不図示であるが、負極端子２ａと導電基板１ａ及び導電基板１ｂとの間には、図９に示す導電部材（「中間クリップ」又は「リードフレーム」とも呼ぶ）６が設けられている。導電部材６は、負極端子２ａの一部と対向するように、且つ負極端子２ａから離隔して設けられている。負極端子２ａの一部及び導電部材６の一部は、樹脂部材８により被覆されている。

【0024】

負極端子２ａ、導電部材６及び樹脂部材８は、一体成形等により一体的に形成され、一体化構造体（２ａ，６，８）を構成している。負極端子２ａと導電部材６との間には、樹脂部材８の一部が挟まるように設けられている。負極端子２ａ、導電部材６及び樹脂部材８を一体的に形成し、樹脂部材８により負極端子２ａと導電部材６とのギャップを保つことで、低インダクタンス、絶縁特性の担保、ボイド管理（評価）を可能とする。また、負極端子２ａ、導電部材６及び樹脂部材８を１つの部品とすることで、治具やリードフレームの複雑化によるコストアップを抑制し、工数削減に繋げることができる。負極端子２ａ、導電部材６及び樹脂部材８の各構造については後述する。

【0025】

図７は、図１及び図２に示した第１実施形態に係る半導体装置の封止樹脂１０を省略し、更に、負極端子２ａ、導電部材６及び樹脂部材８で構成される一体化構造体（２ａ，６，８）を省略した斜視図であり、図８は図７に対応する平面図である。

【0026】

図７及び図８に示すように、第１実施形態に係る半導体装置は、導電基板１ａの上面側に配置された複数（６つ）のパワー半導体素子（半導体チップ）３ａ～３ｆと、導電基板１ｂの上面側に配置された複数（６つ）のパワー半導体素子（半導体チップ）３ｇ～３ｌを備える。半導体チップ３ａ～３ｆは、導電基板１ａ上に、はんだ又は焼結材等の接合材を介して接合されている。半導体チップ３ｇ～３ｌは、導電基板１ｂ上に、はんだ又は焼結材等の接合材を介して接合されている。半導体チップ３ａ～３ｆは、導電基板１ａ上に並列に接続されて第１列および第２列を成すように配置されている。

【0027】

第１実施形態に係る半導体装置では、半導体チップ３ａ～３ｌとしてＭＯＳＦＥＴを例示し、ＭＯＳＦＥＴを６並列、２対直列に接続した２イン１型のパワー半導体モジュールを例示している。半導体チップ３ａ～３ｆが、３相インバータ回路の１相分のハーフブリッジ回路の下アームを構成し、半導体チップ３ｇ～３ｌが上アームを構成する。なお、第１実施形態に係る半導体装置は、２イン１型の半導体モジュールに限定されず、例えば６イン１型の半導体モジュールであってもよい。

【0028】

半導体チップ３ａ～３ｌは、半導体基板と、半導体基板の下面側に設けられた第１主電極（ドレイン電極）と、半導体基板の上面側に設けられた第２主電極（ソース電極）３１ａ～３１及び制御電極（ゲート電極）を有する。半導体チップ３ａ～３ｆのそれぞれのドレイン電極は、導電基板１ａに電気的に接続されている。半導体チップ３ｅ～３ｈのそれぞれのドレイン電極は、導電基板１ｂに電気的に接続されている。

【0029】

半導体チップ３ａ～３ｌの半導体基板は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ_２Ｏ_３）等で構成されている。半導体チップ３ａ～３ｌの配置位置や数は特に限定されない。半導体チップ３ａ～３ｌは、ＭＯＳＦＥＴ等の電界効果トランジスタ（ＦＥＴ）の他にも、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、静電誘導（ＳＩ）サイリスタ又はゲートターンオフ（ＧＴＯ）サイリスタ等であってもよい。

【0030】

導電基板１ａの上面側には、制御配線用のプリント基板（１１，１２ａ～１２ｆ）が配置されている。このプリント基板を制御配線基板とも言う。プリント基板（１１，１２ａ～１２ｆ）は、絶縁層１１と、絶縁層１１の上面側に互いに離隔して配置された導電層１２ａ～１２ｅと、絶縁層１１の下面側に絶縁層１１よりも幅が狭い導電層１２ｆを備える。絶縁層１１は、例えば酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ_３Ｎ_４）、窒化ホウ素（ＢＮ）等を主剤としたセラミクス板や、高分子材料等を用いた樹脂絶縁層で構成されている。樹脂絶縁層は、ガラス繊維にエポキシ樹脂を含侵させた層であってもよい。導電層１２ａ～１２ｆは、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等で構成されている。図２２は、図７の半導体装置の実装構造の半導体チップ３ｂと半導体チップ３ｅの間に配置されたプリント基板（１１，１２ａ、１２ｂ、１２ｆ）に関する断面図である。導電層１２ｆは、接合材９８ｃを介して導電基板１ａの上面側に接合されている。導電層１２ｆは、絶縁層１１よりも幅が狭いので、破線で示すように、導電層１２ｆの端部から絶縁層１１の端部下面、側面および端部上面を経て導電層１２ａ、１２ｂの端部までの沿面絶縁距離を長く確保することができる。つまり、絶縁層１１の端部下面および端部上面が重なっているので、絶縁層１１を導電基板１ａの上面に直接配置するよりも半導体チップ３ｂと半導体チップ３ｅの間の距離を短くできる。半導体チップ３ｈ、３ｋの間のプリント基板（１３，１４ａ、１４ｂ、絶縁層１１の下面に配置された図示しない導電層１４ｆ）の断面も同様であるため、説明を省略する。導電層１４ｆは、導電層１２ｆと同様に、絶縁層１１よりも幅が狭い。接合材９８ａ～９８ｃは、はんだや焼結材を使用できる。

【0031】

絶縁層１１及び導電層１２ａは、導電基板１ａの端部から、半導体チップ３ａ～３ｃと、半導体チップ３ｄ～３ｆとの間に延伸するように設けられている。導電層１２ａおよび導電層１２ｂは、幅広の領域が交互に配置している。導電層１２ａには、制御端子４ａがはんだ又は焼結材等の接合材を用いて接合されている。導電層１２ａの幅広の領域は、制御配線（ボンディングワイヤ）７２ａ～７２ｆを介して半導体チップ３ａ～３ｆのそれぞれのゲート電極に電気的に接続されている。制御端子４ａは、導電層１２ａ及びボンディングワイヤ７２ａ～７２ｆを介して、半導体チップ３ａ～３ｆのそれぞれのゲート電極に制御信号を印加する。

【0032】

導電層１２ｂは、導電層１２ａと並列に、導電基板１ａの端部から、半導体チップ３ａ～３ｃと、半導体チップ３ｄ～３ｆとの間に延伸するように設けられている。導電層１２ａおよび導電層１２ｂは、幅広の領域が交互に配置している。導電層１２ｂには、制御端子４ｂがはんだ又は焼結材等の接合材を用いて接合されている。導電層１２ｂの幅広の領域は、制御配線（ボンディングワイヤ）７１ａ～７１ｆを介して半導体チップ３ａ～３ｆのそれぞれのソース電極３１ａ～３１の一部に電気的に接続されている。制御端子４ｂは、ボンディングワイヤ７１ａ～７１ｆ及び導電層１２ｂを介して、半導体チップ３ａ～３ｆのソース電極３１ａ～３１に流れる電流を検出する。

【0033】

導電層１２ｃには、制御端子４ｃがはんだ又は焼結材等の接合材を用いて接合されている。導電層１２ｄには、制御端子４ｄがはんだ又は焼結材等の接合材を用いて接合されている。導電層１２ｅには、温度検出チップ５がはんだ又は焼結材等の接合材を用いて接合されている。導電層１２ｄは、制御配線（ボンディングワイヤ）７３を介して温度検出チップ５に接続されている。制御端子４ｄは、ボンディングワイヤ７３及び導電層１２ｃを介して温度検出チップ５からの温度検出信号を検出する。

【0034】

導電基板１ａの導電基板１ｂと隣り合う位置の上面側には、パッド部１５ａ～１５ｃが設けられている。パッド部１５ａ～１５ｃは、はんだ又は焼結材等の接合材を用いて導電基板１ａの上面に接合されている。パッド部１５ａ～１５ｃは、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等の導電材料で構成されている。パッド部１５ａ～１５ｃは、導電基板１ａと一体的に形成されていてもよい。

【0035】

導電基板１ｂの上面側には、制御配線用のプリント基板（１３，１４ａ～１４ｃ）が配置されている。プリント基板（１３，１４ａ～１４ｃ）は、絶縁層１３と、絶縁層１３の上面側に互いに離隔して配置された導電層１４ａ～１４ｃを備える。絶縁層１３は、絶縁層１１と同様の材料を使用可能であり、導電層１４ａ～１４ｃは、導電層１２ａ～１２ｅと同様の材料を使用可能である。

【0036】

絶縁層１３及び導電層１４ａは、導電基板１ｂの端部から、半導体チップ３ｇ～３ｉと、半導体チップ３ｊ～３ｌとの間に延伸するように設けられている。導電層１４ａには、制御端子４ｅがはんだ又は焼結材等の接合材を用いて接合されている。導電層１４ａは、制御配線（ボンディングワイヤ）７２ｇ～７２ｌを介して半導体チップ３ｇ～３ｌのそれぞれのゲート電極に電気的に接続されている。制御端子４ｅは、導電層１４ａ及びボンディングワイヤ７２ｇ～７２ｌを介して、半導体チップ３ｇ～３ｌのそれぞれのゲート電極に制御信号を印加する。

【0037】

導電層１４ｂは、導電層１４ａと並列に、導電基板１ｂの端部から、半導体チップ３ｇ～３ｉと、半導体チップ３ｊ～３ｌとの間に延伸するように設けられている。導電層１４ｂには、制御端子４ｆがはんだ又は焼結材等の接合材を用いて接合されている。導電層１４ｂは、制御配線（ボンディングワイヤ）７１ｇ～７１ｌを介して半導体チップ３ｇ～３ｌのそれぞれのソース電極３１ｇ～３１ｌの一部に電気的に接続されている。制御端子４ｆは、ボンディングワイヤ７１ｇ～７１ｌ及び導電層１４ｂを介して、半導体チップ３ｇ～３ｌのソース電極３１ｇ～３１ｌに流れる電流を検出する。

【0038】

導電層１４ｃには、制御端子４ｇがはんだ又は焼結材等の接合材を用いて接合されている。導電層１４ｃは、制御配線（ボンディングワイヤ）７４を介して、導電基板１ｂに接続されている。制御端子４ｇは、ボンディングワイヤ７４及び導電層１４ｃを介して、半導体チップ３ｇ～３ｌのドレイン電極に流れる電流を検出する。

【0039】

図９は、一体化構造体（２ａ，６，８）の構成要素である導電部材６の斜視図を示す。図９に示すように、導電部材６は、パッド接合部６１ａ～６１ｃと、パッド接合部６１ａ～６１ｃに接続された接続部６２と、接続部６２に接続されたチップ接合部６３ａ～６３ｃと、チップ接合部６３ａ～６３ｃに接続された接続部６４ａ～６４ｃと、接続部６４ａ～６４ｃに接続されたチップ接合部６３ｄ～６３ｆを備える。パッド接合部６１ａ～６１ｃ及びチップ接合部６３ａ～６３ｆは、接続部６２及び接続部６４ａ～６４ｃに対して下側に凸となるように湾曲して接続されている。接続部６４ａ～６４ｃは、互いに離隔し且つ平行に延伸するストライプ状の平面パターンを有する。

【0040】

パッド接合部６１ａ～６１ｃの少なくとも下面は、図３～図６に示した樹脂部材８から露出する。パッド接合部６１ａ～６１ｃは、図７及び図８に示した導電基板１ａの上面側のパッド部１５ａ～１５ｃに、はんだ又は焼結材等の接合材を用いて接合されている。接続部６２及び接続部６４ａ～６４ｃは、図３～図６に示した樹脂部材８により被覆されている。チップ接合部６３ａ～６３ｆの少なくとも下面は、図３～図６に示した樹脂部材８から露出する。チップ接合部６３ａ～６３ｆは、図７及び図８に示した半導体チップ３ｇ～３ｌのソース電極３１ｇ～３１ｌに、はんだ又は焼結材等の接合材を用いて接合されている。

【0041】

図１０は、一体化構造体（２ａ，６，８）の構成要素である負極端子２ａの斜視図を示す。図１０に示すように、負極端子２ａは、チップ接合部２１ａ～２１ｃと、チップ接合部２１ａ～２１ｃに接続された接続部２２ａ～２２ｃと、接続部２２ａ～２２ｃに接続されたチップ接合部２１ｄ～２１ｆと、チップ接合部２１ｄ～２１ｆに接続された接続部２３と、接続部２３に接続された外部接続部２４を備える。チップ接合部２１ａ～２１ｆ、接続部２２ａ～２２ｃ及び外部接続部２４は、図３～図６に示した樹脂部材８から露出する。接続部２３の一部は、図３～図６に示した樹脂部材８から露出し、接続部２３の他の一部は、樹脂部材８で被覆される。

【0042】

図１０に示したチップ接合部２１ａ～２１ｆは、接続部２２ａ～２２ｃに対して下側に凸となるように湾曲して接続されている。チップ接合部２１ａ～２１ｆは、図７及び図８に示した半導体チップ３ａ～３ｆのそれぞれのソース電極３１ａ～３１ｆにはんだ又は焼結材等の接合材を用いて接合される。接続部２２ａ～２２ｃは、互いに離隔し且つ平行に延伸するストライプ状の平面パターンを有する。

【0043】

接続部２３は、略矩形の平面パターンを有する。接続部２３は、図９に示した導電部材６のパッド接合部６１ａ～６１ｃ、接続部６２、チップ接合部６３ａ～６３ｆ及び接続部６４ａ～６４ｃに対向して配置されている。接続部２３には、接続部２３の上面から下面まで貫通する開口部２３ａ，２３ｂが設けられている。開口部２３ａ，２３ｂは、略矩形の平面パターンを有する。開口部２３ａは、図９に示した接続部６４ａ，６４ｂの間のスペースと重なり合うように設けられている。開口部２３ｂは、図９に示した接続部６４ｂ，６４ｃの間のスペースと重なり合うように設けられている。

【0044】

平面視において、開口部２３ａは、図７及び図８に示した半導体チップ３ｈ，３ｋに接続されたボンディングワイヤ７１ｈ，７１ｋ，７２ｈ，７２ｋを含む制御配線領域と重なるように配置されている。開口部２３ｂは、図７及び図８に示した半導体チップ３ｉ，３ｌに接続されたボンディングワイヤ７１ｉ，７１ｌ，７２ｉ，７２ｌを含む制御配線領域と重なるように配置されている。

【0045】

なお、負極端子２ａのうち、外部接続部２４の部分を「負極端子」と定義し、外部接続部２４以外の部分であるチップ接合部２１ａ～２１ｃ、接続部２２ａ～２２ｃ、チップ接合部２１ｄ～２１ｆ及び接続部２３を、「負極端子」と一体化された「リードフレーム」と定義してもよい。

【0046】

図１１は、一体化構造体（２ａ，６，８）の構成要素である樹脂部材８の斜視図を示す。図１１に示すように、樹脂部材８は、外形が略直方体形状の本体部８０を備える。本体部８０の側面には、開口部８２及び開口部８３ａ～８３ｃが設けられている。開口部８２からは、負極端子２ａの接続部２３の一部が露出する。開口部８３ａ～８３ｃからは、樹脂部材８のパッド接合部６１ａ～６１ｃが露出する。本体部８０には、本体部８０の上面から下面まで貫通する開口部８１ａ，８１ｂが設けられている。開口部８１ａ，８１ｂは、図１０に示した負極端子２ａの開口部２３ａ，２３ｂと重なり合うように設けられている。

【0047】

図３及び図４に示すように、導電基板１ａ，１ｂの上面側に一体化構造体（２ａ，６，８）を配置したときに、平面視において、樹脂部材８の開口部８１ａは、半導体チップ３ｈ，３ｋに接続されたボンディングワイヤ７１ｈ，７１ｋ，７２ｈ，７２ｋを含む制御配線領域と重なるように位置されている。開口部２３ｂは、半導体チップ３ｉ，３ｌに接続されたボンディングワイヤ７１ｉ，７１ｌ，７２ｉ，７２ｌを含む制御配線領域と重なるように配置されている。

【0048】

図４～図６に示すように、本体部８０の下面側には支持部８４及び支持部８５ａ～８５ｅが設けられている。図４では、本体部８０の下に隠れた支持部８５ａ～８５ｅを破線で模式的に示している。支持部８４及び支持部８５ａ～８５ｅは、本体部８０と一体的に形成されている。支持部８４は、導電基板１ａの上面側に配置されている。支持部８５ａ～８５ｅは、導電基板１ｂの上面側に配置されている。支持部８５ａ～８５ｅの形状は、例えば円柱状であるが、特に限定されない。支持部８５ａ～８５ｅの配置位置及び数は特に限定されない。

【0049】

本体部８０の下面側に支持部８４及び支持部８５ａ～８５ｅを設けることにより、負極端子２ａのチップ接合部２１ａ～２１ｆ及び導電部材６のチップ接合部６３ａ～６３ｆを半導体チップ３ａ～３ｌのソース電極にはんだ付けするときに、チップ接合部２１ａ～２１ｆ及びチップ接合部６３ａ～６３ｆを含む一体化構造体（２ａ，６，８）の傾きを抑制し、一体化構造体（２ａ，６，８）の高さを制御することができる。

【0050】

樹脂部材８の表面は、シボ加工等の表面を粗化する加工を施すことにより粗化されていてもよい。樹脂部材８の表面を粗化することにより、樹脂部材８と封止樹脂１０との剥離を防止し、密着性を向上させることができる。樹脂部材８の表面全体を粗化してもよく、樹脂部材８の表面の一部を部分的に粗化してもよい。

【0051】

図１２は、第１実施形態に係る半導体装置１０１の実装構造の概略側面図である。半導体装置１０１は、図１及び図２に示した半導体装置に相当し、半導体装置１０１の下面側には導電基板１ａ，１ｂの下面が露出している。半導体装置１０１の下面側には、シート状の樹脂層（樹脂シート）１０２を介して冷却器（ベース）１０３が配置されている。

【0052】

樹脂シート１０２は、半導体装置１０１から冷却器１０３への放熱性を確保しつつ、半導体装置１０１と冷却器１０３との絶縁及び接着の機能を有する。樹脂シート１０２の材料としては、例えばエポキシ樹脂等が使用可能である。冷却器１０３の材料としては、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、Ａｌと炭化珪素の複合材料（ＡｌＳｉＣ）、マグネシウム（Ｍｇ）と炭化珪素の複合材料（ＭｇＳｉＣ）等が使用可能である。

【0053】

半導体装置１０１の実装構造によれば、絶縁回路基板を冷却器にはんだで接合する場合と比較して、絶縁、接着、放熱の機能を樹脂シート１０２に集約することができるので、コストを削減することができる。

【0054】

図１３は、第１実施形態に係る半導体装置の等価回路を示す。図１３に示すように、第１実施形態に係る半導体装置は、３相ブリッジ回路の一部を構成する。正極端子Ｐに、上アーム側のトランジスタＴ１のドレイン電極が接続され、負極端子Ｎに、下アーム側のトランジスタＴ２のソース電極が接続されている。トランジスタＴ１のソース電極及びトランジスタＴ２のドレイン電極が出力端子Ｕ及び補助ソース端子Ｓ１に接続されている。トランジスタＴ２のソース電極には、補助ソース端子Ｓ２が接続されている。トランジスタＴ１，Ｔ２のゲート電極にはゲート制御端子Ｇ１，Ｇ２が接続されている。トランジスタＴ１，Ｔ２には、還流ダイオード（ＦＷＤ）となるボディーダイオードＤ１，Ｄ２が逆並列に接続して内蔵されている。

【0055】

図１３に示した出力端子Ｕ、正極端子Ｐ及び負極端子Ｎが、図７及び図８に示した出力端子２ｃ、正極端子２ｂ及び負極端子２ａに対応する。図１３に示したトランジスタＴ１及びボディーダイオードＤ１が、図７及び図８に示した半導体チップ３ｇ～３ｌに対応する。図１３に示したトランジスタＴ２及びボディーダイオードＤ２が、図７及び図８に示した半導体チップ３ａ～３ｆに対応する。図１３に示したゲート制御端子Ｇ１，Ｇ２が、図７及び図８に示した制御端子４ａ，４ｅに対応する。図１３に示した補助ソース端子Ｓ１，Ｓ２が、図７及び図８に示した制御端子４ｂ，４ｆに対応する。

【0056】

次に、第１実施形態に係る半導体装置の製造方法の一例を説明する。図７及び図８に示すように、導電基板１ａの上面に、出力端子２ｃ、半導体チップ３ａ～３ｆ、プリント基板（１１，１２ａ～１２ｅ）及びパッド部１５ａ～１５ｃを、はんだ又は焼結材等の接合材を用いて接合する。更に、プリント基板（１１，１２ａ～１２ｅ）の上面に、制御端子４ａ～４ｄ及び温度検出チップ５をはんだ又は焼結材等の接合材を用いて接合する。更に、半導体チップ３ａ～３ｆ、プリント基板（１１，１２ａ～１２ｅ）及び温度検出チップ５を、ボンディングワイヤ７１ａ～７１ｆ，７２ａ～７２ｆ，７３を用いて互いに接続する。

【0057】

また、図７及び図８に示すように、導電基板１ｂの上面に、正極端子２ｂ、半導体チップ３ｇ～３ｌ及びプリント基板（１３，１４ａ～１４ｃ）を、はんだ又は焼結材等の接合材を用いて接合する。更に、プリント基板（１３，１４ａ～１４ｃ）の上面に、制御端子４ｅ～４ｇをはんだ又は焼結材等の接合材を用いて接合する。更に、半導体チップ３ｇ～３ｌ及びプリント基板（１３，１４ａ～１４ｃ）を、ボンディングワイヤ７１ｇ～７１ｌ，７２ｇ～７２ｌを用いて互いに接続する。

【0058】

また、図９に示した導電部材６、図１０に示した負極端子２ａ、及び図１１に示した樹脂部材８を、金型を用いて一体成型することにより、一体化構造体（２ａ，６，８）を作製する。

【0059】

次に、図３～図６に示すように、半導体チップ３ａ～３ｆ等が接合された導電基板１ａ、及び半導体チップ３ｇ～３ｌ等が接合された導電基板１ｂと、一体化構造体（２ａ，６，８）を対向させる。そして、半導体チップ３ａ～３ｆのソース電極３１ａ～３１ｆに一体化構造体（２ａ，６，８）の構成要素の負極端子２ａのチップ接合部２１ａ～２１ｆをはんだ又は焼結材等の接合材を用いて接合する。また、半導体チップ３ｇ～３ｌのソース電極３１ｇ～３１ｌに、一体化構造体（２ａ，６，８）の構成要素の導電部材６のチップ接合部６３ａ～６３ｆをはんだ又は焼結材等の接合材を用いて接合する。また、導電基板１ａの上面側のパッド部１５ａ～１５ｃに、導電部材６のパッド接合部６１ａ～６１ｃをはんだ又は焼結材等の接合材を用いて接合する。

【0060】

次に、トランスファーモールドにより、図１に示すように、半導体チップ３ａ～３ｌ等を封止樹脂１０で封止する。これにより、第１実施形態に係る半導体装置が完成する。

【0061】

第１実施形態に係る半導体装置によれば、負極端子２ａ、導電部材６及び樹脂部材８を一体的に形成して一体化構造体（２ａ，６，８）を構成し、主配線回路を３次元配線化すると共に、制御配線用のプリント基板（１１，１２ａ～１２ｅ）及びプリント基板（１３，１４ａ～１４ｃ）を用いて制御配線回路を別基板化する。

【0062】

これにより、従来の半導体装置であって、絶縁回路基板の回路パターン上に半導体チップを搭載し、リードフレーム及びボンディングワイヤ等で半導体チップと絶縁回路基板の回路パターンとの電気的接続を行う場合と比較して、配線面積を削減することができるため、チップサイズ及びコストの増大を低減することができると共に、低インダクタンス特性を実現することができる。

【0063】

また、従来の半導体装置であって、絶縁回路基板上に搭載した半導体チップの上方にプリント基板を配置して、ピン端子を用いて半導体チップとプリント基板を電気的に接続する場合と比較して、接続部の信頼性を確保することができ、検査が容易となり、低コスト化を図ることができる。また、プリント基板の反りや熱変形の問題が無く、搭載性や信頼性を確保することができ、取り扱いが容易となる。

【0064】

また、従来の半導体装置であって、ケースで絶縁回路基板を囲い、ポッティングにより樹脂を注入し、封止する場合と比較して、ケースが不要となり、スペース、工数及びコストを削減することができる。

【0065】

このように、第１実施形態に係る半導体装置によれば、複雑な部材位置精度制御技術を使用せず、低コストかつモノづくりがし易い配線技術を実現することができると共に、放熱特性を維持し、炭化珪素（ＳｉＣ）等からなる半導体チップの特性を最大化させる低インダクタンス特性を実現することができる。例えば、ＳｉＣからなる半導体チップを使用する際に、コストを圧縮するため小チップを多数並列接続する場合があるが、このように多数の半導体チップを搭載する場合に配線面積の削減効果が大きく、特に有効である。

【0066】

（第２実施形態）
第２実施形態に係る半導体装置は、図１及び図２に示した第１実施形態に係る半導体装置と同様の外観を構成する。図１４は、図１及び図２に示した封止樹脂１０を省略した第２実施形態に係る半導体装置の斜視図であり、図１５は、図１４に対応する平面図である。第２実施形態に係る半導体装置は、第１実施形態に係る半導体装置のプリント基板と同様のプリント基板を備えている。

【0067】

図１４及び図１５に示すように、第２実施形態に係る半導体装置は、負極端子２ａ及び導電部材６に挟まれるように配置された樹脂部材９を備える点が、第１実施形態に係る半導体装置と異なる。第２実施形態に係る半導体装置では、負極端子２ａ、導電部材６及び樹脂部材９が積層されたラミネート構造体（２ａ，６，９）が構成されている。ラミネート構造体（２ａ，６，９）の構成要素である負極端子２ａ及び導電部材６はそれぞれ、図１０に示した負極端子２ａ及び図９に示した導電部材６と同様の構造である。

【0068】

図１６は、ラミネート構造体（２ａ，６，９）の構成要素である樹脂部材９の斜視図を示す。図１６に示すように、樹脂部材９は、平坦部９０と、平坦部９０に接続されたストライプ部９１ａ～９１ｃを備える。平坦部９０は、図９に示した導電部材６の接続部６２と、図１０に示した負極端子２ａの接続部２３との間に配置される。平坦部９０の下面側には突出部９４が設けられている。突出部９４は、図９に示した導電部材６の下側に湾曲するパッド接合部６１ａ～６１ｃに嵌め込まれる。なお、突出部９４は設けられていなくてもよい。

【0069】

ストライプ部９１ａは、図９に示した導電部材６のチップ接合部６３ａ、接続部６４ａ及びチップ接合部６３ｄと、図１０に示した負極端子２ａの接続部２３の開口部２３ａよりも端部側のストライプ部との間に配置される。ストライプ部９１ａの下面側には突出部９５ａ，９５ｄが設けられている。突出部９５ａ，９５ｄは、図９に示した導電部材６の下側に湾曲するチップ接合部６３ａ，６３ｄに嵌め込まれる。

【0070】

ストライプ部９１ｂは、図９に示した導電部材６のチップ接合部６３ｂ、接続部６４ｂ及びチップ接合部６３ｅと、図１０に示した負極端子２ａの接続部２３の開口部２３ａ，２３ｂの間のストライプ部との間に配置される。ストライプ部９１ｂの下面側には突出部９５ｂ，９５ｅが設けられている。突出部９５ｂ，９５ｅは、図９に示した導電部材６の下側に湾曲するチップ接合部６３ｂ，６３ｅに嵌め込まれる。

【0071】

ストライプ部９１ｃは、図９に示した導電部材６のチップ接合部６３ｃ、接続部６４ｃ及びチップ接合部６３ｆと、図１０に示した負極端子２ａの接続部２３の開口部２３ｂよりも端部側のストライプ部との間に配置される。ストライプ部９１ｃの下面側には突出部９５ｃ，９５ｆが設けられている。突出部９５ｃ，９５ｆは、図９に示した導電部材６の下側に湾曲するチップ接合部６３ｃ，６３ｆに嵌め込まれる。

【0072】

ストライプ部９１ａ，９１ｂの間のスペースは、図９に示した導電部材６の接続部６４ａ，６４ｂの間のスペース、及び図１０に示した負極端子２ａの接続部２３の開口部２３ａと重なり合うように設けられている。ストライプ部９１ｂ，９１ｃの間のスペースは、図９に示した導電部材６の接続部６４ｂ，６４ｃの間のスペース、及び図１０に示した負極端子２ａの接続部２３の開口部２３ｂと重なり合うように設けられている。

【0073】

図１７は、ラミネート構造体（２ａ，６，９）の側面図である。図１７に示すように、導電部材６のチップ接合部６３ｃ，６３ｆの上面側は、樹脂部材９の突出部９５ｃ，９５ｆに接している。同様に、導電部材６のチップ接合部６３ａ，６３ｂ，６３ｄ，６３ｅの上面側は、樹脂部材９の突出部９５ａ，９５ｂ，９５ｄ，９５ｅに接している。また、図１７に示すように、樹脂部材９の平坦部９０及びストライプ部９１ｃの上面側は、負極端子２ａの接続部２３の下面に接している。同様に、樹脂部材９のストライプ部９１ａ，９１ｂの上面側は、負極端子２ａの接続部２３の下面に接している。

【0074】

図１７の樹脂部材９の突出部９５ｃの周囲を破線で囲んだ領域Ａを拡大した側面図を図１８に示す。樹脂部材９の突出部９５ｃの側面には、係合部（凸部）９２ａ，９２ｂが設けられている。導電部材６のチップ接合部６３ｃの湾曲部には、係合部（凹部）６５ａ，６５ｂが設けられている。樹脂部材９の凸部９２ａ，９２ｂと、導電部材６の凹部６５ａ，６５ｂが係合する（嵌め合う）ことにより、樹脂部材９に導電部材６を固定することができる。

【0075】

図１７は、ラミネート構造体（２ａ，６，９）の組み立て方法の一例を図１９に示す。負極端子２ａ、樹脂部材９及び導電部材６を用意し、図１９に示すように、負極端子２ａの下面に、樹脂部材９の上面を圧着等により接合（固定）する。次に、負極端子２ａに固定された樹脂部材９の下面側に導電部材６の上面側を対向させて、樹脂部材９の下面に導電部材６の上面を圧着等により固定する。このとき、樹脂部材９の凸部９２ａ，９２ｂと、導電部材６の凹部６５ａ，６５ｂが係合する（嵌め合う）ことにより、樹脂部材９の下面に導電部材６の上面を強固に固定することができる。

【0076】

第２実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。

【0077】

第２実施形態に係る半導体装置によれば、負極端子２ａ、導電部材６及び樹脂部材９によりラミネート構造体（２ａ，６，９）を構成して主配線回路を３次元配線化すると共に、制御配線用のプリント基板（１１，１２ａ～１２ｅ）及びプリント基板（１３，１４ａ～１４ｃ）を用いて制御配線回路を別基板化する。これにより、配線面積を削減することができるため、チップサイズ及びコストの増大を低減することができると共に、低インダクタンス特性を実現することができる。

【0078】

図２０は、ラミネート構造体（２ａ，６，９）の構成要素である導電部材６の他の一例の斜視図である。図２０に示した導電部材６は、チップ接合部６３ｄ～６３ｆに接続された接続部６５を更に備える点が、図９に示した導電部材６と異なる。図２１は、ラミネート構造体（２ａ，６，９）の構成要素である樹脂部材９の他の一例の斜視図である。図２１に示した樹脂部材９は、ストライプ部９１ａ～９１ｃに接続された接続部９７を更に備える点が、図１６に示した導電部材６と異なる。第２実施形態に係る半導体装置において、図２０に示した導電部材６、図２１に示した樹脂部材９及び図１０に示した負極端子２ａによりラミネート構造体（２ａ，６，９）を構成してもよい。

【0079】

（その他の実施形態）
上記のように、本開示は第１及び第２実施形態によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

【0080】

例えば、第１及び第２実施形態において、導電基板１ａ及び導電基板１ｂを備える場合を例示したが、導電基板１ａ及び導電基板１ｂを直接銅接合（ＤＣＢ）基板等の絶縁回路基板の上面側の回路パターンで構成してもよい。

【0081】

また、第１及び第２実施形態が開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本開示はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本開示の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

【符号の説明】

【0082】

１ａ，１ｂ…導電基板
２ａ…負極端子
２ｂ…正極端子
２ｃ…出力端子
３ａ～３ｌ…半導体チップ
４ａ～４ｇ…制御端子
５…温度検出チップ
６…導電部材
８，９…樹脂部材
１０…封止樹脂
１１…絶縁層
１２ａ～１２ｆ…導電層
１３…絶縁層
１４ａ～１４ｃ…導電層
１５ａ～１５ｃ…パッド部
２１ａ～２１ｆ…チップ接合部
２２ａ～２２ｃ，２３…接続部
２３ａ，２３ｂ…開口部
２４…外部接続部
３１ａ～３１ｌ…ソース電極
６１ａ～６１ｃ…パッド接合部
６２…接続部
６３ａ～６３ｆ…チップ接合部
６４ａ～６４ｃ…接続部
６５…接続部
６５ａ，６５ｂ…凹部
７１ａ～７１ｌ，７２ａ～７２ｌ，７３，７４…ボンディングワイヤ
８０…本体部
８１ａ，８１ｂ，８２，８３ａ～８３ｃ…開口部
８４…支持部
８５ａ～８５ｅ…支持部
９０…平坦部
９１ａ～９１ｃ…ストライプ部
９２ａ，９２ｂ…凸部
９４，９５ａ～９５ｆ…突出部
９７…接続部
９８ａ～９８ｃ…接合材
１０１…半導体装置
１０２…樹脂層（樹脂シート）
１０３…冷却器（ベース）
Ｄ１，Ｄ２…ボディーダイオード
Ｇ１，Ｇ２…ゲート制御端子
Ｎ…負極端子
Ｐ…正極端子
Ｓ１，Ｓ２…補助ソース端子
Ｔ１，Ｔ２…トランジスタ
Ｕ…出力端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】