特開 2024-73370 回路基板および回路基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024073370

(43)【公開日】2024-05-29

(54)【発明の名称】回路基板および回路基板の製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20240522BHJP

【ＦＩ】

H05K3/46 B

【審査請求】未請求

【請求項の数】19

【出願形態】ＯＬ

(21)【出願番号】P 2023181893

(22)【出願日】2023-10-23

(31)【優先権主張番号】10-2022-0154437

(32)【優先日】2022-11-17

(33)【優先権主張国・地域又は機関】KR

(31)【優先権主張番号】10-2023-0035967

(32)【優先日】2023-03-20

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000051

【氏名又は名称】弁理士法人共生国際特許事務所

(72)【発明者】

【氏名】池 潤 ジェ

(72)【発明者】

【氏名】金 容 勳

(72)【発明者】

【氏名】李 承 恩

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA15

5E316AA32

5E316CC32

5E316CC37

5E316CC38

5E316DD23

5E316DD24

5E316DD33

5E316EE33

5E316GG17

5E316GG22

5E316HH26

(57)【要約】

【課題】ワイヤボンディングチップの実装のための接続パッドを微細ピッチで実現しながらワイヤボンディング環境に適した突出した導電層を有する回路基板および回路基板製造方法を提供する。
【解決手段】本発明の回路基板は、互いに対向する第１面と第２面を有する絶縁層、第１接続パッドと第１接続パッドの上に積層された第１導電層を含み、一部は絶縁層に埋め込まれ他の一部は絶縁層の第１面から突出した第１パッド層、および第１導電層の上に配置された第２導電層を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

互いに対向する第１面と第２面を有する絶縁層と、
第１接続パッドと前記第１接続パッドの上に積層された第１導電層を含み、一部は前記絶縁層に埋め込まれ他の一部は前記絶縁層の第１面から突出した第１パッド層と、
前記第１導電層の上に配置された第２導電層と、
を含むことを特徴とする回路基板。

【請求項2】

前記第１接続パッドは前記絶縁層に埋め込まれ、前記第１接続パッドの上面は露出された前記第１面から陥没して配置されたことを特徴とする請求項１に記載の回路基板。

【請求項3】

前記第１導電層は前記第１接続パッドの上面と前記絶縁層の厚さ方向に重畳するように配置されて一部は前記絶縁層に埋め込まれ残り一部は前記第１面から突出したことを特徴とする請求項２に記載の回路基板。

【請求項4】

前記第２導電層は、前記第１導電層の突出した上面に配置されたことを特徴とする請求項３に記載の回路基板。

【請求項5】

前記第２導電層は、前記第１導電層の突出した側面を覆うように配置されたことを特徴とする請求項４に記載の回路基板。

【請求項6】

前記第１接続パッドは銅（Ｃｕ）層を含むことを特徴とする請求項１に記載の回路基板。

【請求項7】

前記第１導電層はニッケル（Ｎｉ）メッキ層を含むことを特徴とする請求項１に記載の回路基板。

【請求項8】

前記第２導電層は金（Ａｕ）メッキ層を含むことを特徴とする請求項１に記載の回路基板。

【請求項9】

前記第１導電層の幅は前記第１接続パッドの幅と同一であることを特徴とする請求項１に記載の回路基板。

【請求項10】

前記第１パッド層はボンドフィンガー領域に配置されたことを特徴とする請求項１に記載の回路基板。

【請求項11】

前記ボンドフィンガー領域に配置された前記絶縁層の上面は、前記ボンドフィンガー領域に隣接した前記絶縁層の上面よりもさらに低いことを特徴とする請求項１０に記載の回路基板。

【請求項12】

前記ボンドフィンガー領域に隣接した前記絶縁層の上に配置されたソルダレジスト層をさらに含むことを特徴とする請求項１１に記載の回路基板。

【請求項13】

前記絶縁層は複数の絶縁層を含み、
前記複数の絶縁層は複数の回路層を含むことを特徴とする請求項１に記載の回路基板。

【請求項14】

互いに対向する第１面と第２面を有する絶縁層に露出された前記第１面よりも低く陥没するように埋め込まれた第１接続パッドを含む埋め込みパターン基板を提供することと、
前記第１接続パッドの上に重畳するように第１導電層を積層して第１パッド層を形成することと、
前記絶縁層の前記第１面が前記第１パッド層の上面と下面の間に配置されるように前記絶縁層をエッチングすることと、
前記第１導電層の上に第２導電層を形成することと、
を含むことを特徴とする回路基板の製造方法。

【請求項15】

前記埋め込みパターン基板を提供することは、
前記第１接続パッドを前記絶縁層に埋め込み、
前記絶縁層の露出された前記第１面よりも低く陥没するように前記第１接続パッドの上面をエッチングすることを含むことを特徴とする請求項１４に記載の回路基板の製造方法。

【請求項16】

前記絶縁層をエッチングすることは、プラズマ処理工程を用いてエッチングすることを含むことを特徴とする請求項１４に記載の回路基板の製造方法。

【請求項17】

前記絶縁層をエッチングすることは、
前記第１接続パッドの上面を前記絶縁層の前記第１面よりも低く形成し、
前記第１導電層の上面を前記絶縁層の前記第１面よりも高く形成することを含むことを特徴とする請求項１４に記載の回路基板の製造方法。

【請求項18】

前記第２導電層を形成することは、前記第１導電層を突出させた後に前記第２導電層をメッキして形成することを含むことを特徴とする請求項１４に記載の回路基板の製造方法。

【請求項19】

前記第２導電層を形成することは、前記絶縁層をエッチングする前に前記第１導電層の上に前記第２導電層をメッキして形成することを含むことを特徴とする請求項１４に記載の回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、回路基板および回路基板の製造方法に関する。

【背景技術】

【0002】

電子産業が発達するにつれて電子機器が次第に高性能化されており、これにより半導体パッケージもさらに小さくて密度の高いデザインが必要となった。パッケージ内部に設置されるＩＣ数が増加することによりＩ／Ｏ接続端子の個数も増えるにつれて、ボンディングパッドの間隔をさらに減らすための技術的な要求事項が提起されている。

【0003】

現在高密度パッケージではワイヤボンディング方式とフリップボンディング方式が使用され、Ｉ／Ｏ接続端子の個数が増加すればフリップボンディング方式がさらに選好される。しかし、ワイヤボンディング方式でも微細回路のためのボンドフィンガーとニッケルメッキ層が必要であり、この時、ニッケルメッキ層がボンディングパッドの左右に拡張されることを防止して微細ピッチを実現することが要求されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１９－１０２７９０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の目的は、ワイヤボンディングチップの実装のための接続パッドを微細ピッチで実現しながらワイヤボンディング環境に適した突出した導電層を有する回路基板および回路基板製造方法を提供することにある。

【0006】

しかし、本発明が解決しようとする課題は上述の課題に限定されず、本発明に含まれている技術的思想の範囲で多様に拡張できる。

【課題を解決するための手段】

【0007】

上記目的を達成するためになされた本発明の一態様による回路基板は、互いに対向する第１面と第２面を有する絶縁層と、第１接続パッドと前記第１接続パッドの上に積層された第１導電層を含み、一部は前記絶縁層に埋め込まれ他の一部は前記絶縁層の第１面から突出した第１パッド層と、前記第１導電層の上に配置された第２導電層と、を含む。

【0008】

前記第１接続パッドは前記絶縁層に埋め込まれ、前記第１接続パッドの上面は露出された前記第１面から陥没して配置されることが好ましい。
前記第１導電層は前記第１接続パッドの上面と前記絶縁層の厚さ方向に重畳するように配置されて一部は前記絶縁層に埋め込まれ残り一部は前記第１面から突出していてもよい。
前記第２導電層は、前記第１導電層の突出した上面に配置され得る。
前記第２導電層は、前記第１導電層の突出した側面を覆うように配置され得る。
前記第１接続パッドは銅（Ｃｕ）層を含み得る。
前記第１導電層はニッケル（Ｎｉ）メッキ層を含み得る。
前記第２導電層は金（Ａｕ）メッキ層を含み得る。
前記第１導電層の幅は前記第１接続パッドの幅と同一であってもよい。
前記第１パッド層はボンドフィンガー領域に配置され得る。
前記ボンドフィンガー領域に配置される前記絶縁層の上面は、前記ボンドフィンガー領域に隣接した前記絶縁層の上面よりもさらに低くてもよい。
前記回路基板は、前記ボンドフィンガー領域に隣接した前記絶縁層の上に配置されたソルダレジスト層をさらに含むことができる。
前記絶縁層は複数の絶縁層を含み、前記複数の絶縁層は複数の回路層を含むことができる。

【0009】

上記目的を達成するためになされた本発明の一態様による回路基板の製造方法は、互いに対向する第１面と第２面を有する絶縁層に露出された前記第１面よりも低く陥没するように埋め込まれた第１接続パッドを含む埋め込みパターン基板を提供することと、前記第１接続パッドの上に重畳するように第１導電層を積層して第１パッド層を形成することと、前記絶縁層の前記第１面が前記第１パッド層の上面と下面の間に配置されるように前記絶縁層をエッチングすることと、前記第１導電層の上に第２導電層を形成することと、を含む。

【0010】

前記埋め込みパターン基板を提供することは、前記第１接続パッドを前記絶縁層に埋め込み、前記絶縁層の露出された前記第１面よりも低く陥没するように前記第１接続パッドの上面をエッチングすることを含むことができる。
前記絶縁層をエッチングすることは、プラズマ処理工程を用いてエッチングすることを含むことができる。
前記絶縁層をエッチングすることは、前記第１接続パッドの上面が前記絶縁層の前記第１面より低く形成し、そして前記第１導電層の上面が前記絶縁層の前記第１面より高く形成することを含むことができる。
前記第２導電層を形成することは、前記第１導電層を突出させた後に前記第２導電層をメッキして形成することを含むことができる。
前記第２導電層を形成することは、前記絶縁層をエッチングする前に前記第１導電層の上に前記第２導電層をメッキして形成することを含むことができる。

【発明の効果】

【0011】

本発明による回路基板の製造方法によれば、ワイヤボンディングチップの実装のための接続パッドを微細ピッチで実現することができ、ワイヤボンディング環境に適した突出した導電層を有するように製造することができる。
したがって、本発明による回路基板によれば、ワイヤボンディングのためのボンドフィンガーをＥＴＳ（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ）工法で製作して５５ピッチ以下の微細ピッチで構成することができる。

【0012】

また、ボンドフィンガーパッドのニッケルメッキ層が突出してワイヤボンディング工程時の誤接続リスクが解消できる。

【図面の簡単な説明】

【0013】

【図1】本発明の一実施形態による回路基板を示す断面図である。

【図2a】図１に示した回路基板を製造する方法を示す工程図である。

【図2b】図１に示した回路基板を製造する方法を示す工程図である。

【図2c】図１に示した回路基板を製造する方法を示す工程図である。

【図2d】図１に示した回路基板を製造する方法を示す工程図である。

【図3a】図１に示した回路基板を製造する方法を示す工程図である。

【図3b】図１に示した回路基板を製造する方法を示す工程図である。

【図3c】図１に示した回路基板を製造する方法を示す工程図である。

【図3d】図１に示した回路基板を製造する方法を示す工程図である。

【図4a】図１に示した回路基板を製造する方法を示す工程図である。

【図4b】図１に示した回路基板を製造する方法を示す工程図である。

【図4c】図１に示した回路基板を製造する方法を示す工程図である。

【図5a】変形例による回路基板を製造する方法を示す工程図である。

【図5b】変形例による回路基板を製造する方法を示す工程図である。

【図5c】変形例による回路基板を製造する方法を示す工程図である。

【図6】他の実施形態による回路基板を製造する方法を示す工程図である。

【図7】他の実施形態による回路基板を製造する方法を示す工程図である。

【発明を実施するための形態】

【0014】

以下、図面を参照して本発明の属する技術分野における通常の知識を有する者が容易に実施することができるように本発明の実施形態を詳しく説明する。図面で本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一の参照符号を付けた。また、図面において一部構成要素は誇張されるか省略されるかまたは概略的に図示され、各構成要素の大きさは実際の大きさを完全に反映するのではない。

【0015】

図面は本明細書に開示された実施形態を容易に理解することができるようにするためのものに過ぎず、図面によって本明細書に開示された技術的思想は限定されず、本発明の思想および技術範囲に含まれる全ての変更、均等物乃至代替物を含むと理解されなければならない。

【0016】

第１、第２などのように序数を含む用語は多様な構成要素を説明するのに使用されるが、構成要素は上記用語によって限定されない。上記用語は一つの構成要素を他の構成要素から区別する目的のみで使用される。

【0017】

また、層、膜、領域、板などの部分が他の部分“の上に”または“上に”あるという時、これは他の部分“の直上に”ある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分“の直上に”あるという時には中間に他の部分がないことを意味する。また、基準となる部分“の上に”または“上に”あるというのは基準となる部分の上または下に位置することであり、必ずしも重力の反対方向に向かって“の上に”または“上に”位置することを意味するものではない。

【0018】

明細書全体で、“含む”または“有する”などの用語は明細書に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定するものであり、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加可能性を予め排除しない。したがって、ある部分がある構成要素を“含む”という時、これは特に反対になる記載がない限り他の構成要素を除くのではなく他の構成要素をさらに含むことを意味する。

【0019】

また、明細書全体で、“平面上”という時、これは対象部分を上から見た時を意味し、“断面上”という時、これは対象部分を垂直に切断した断面を横から見た時を意味する。

【0020】

また、明細書全体で、“連結される”という時、これは二つ以上の構成要素が直接的に連結されることのみを意味するのではなく、二つ以上の構成要素が他の構成要素を通じて間接的に連結されること、物理的に連結されることだけでなく電気的に連結されること、または位置や機能によって異なる名称で称されたが一体であることを意味する。

【0021】

明細書全体で、基板は平面上に広く断面上で薄い構造を有し、‘基板の平面方向’は基板の広くて平らな面に平行な方向であり、‘基板の厚さ方向’は基板の広くて平らな面に垂直な方向を意味する。

【0022】

明細書全体で、‘実質的に同一’という意味は数値的に正確に同一なことだけでなく、同一の大きさに設計されたが製造工程上の許容誤差または材料の特性による公差範囲内で微細な差があっても通常の技術者によって同一であると見なされることまでを含む。

【0023】

図１は、本発明の一実施形態による回路基板を示す断面図である。

【0024】

図１を参照すれば、本実施形態による回路基板１０１は、絶縁層１１０とこの絶縁層１１０に埋め込まれた第１接続パッド１２３を含む。絶縁層１１０と第１接続パッド１２３は埋め込みパターン基板を構成する。回路基板１０１は印刷回路基板であって半導体パッケージ用に使用される。

【0025】

絶縁層１１０は、互いに対向する第１面１１０１と第２面１１０２を有する。第１接続パッド１２３の上には第１導電層１３３が積層されて第１パッド層１２０を構成する。第１パッド層１２０の一部は絶縁層１１０に埋め込まれ他の一部は絶縁層１１０の第１面１１０１から突出する。第１導電層１３３の上には第２導電層１３５が配置される。

【0026】

絶縁層１１０は樹脂絶縁層を含む。絶縁層１１０はエポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プレプレグが使用され、また熱硬化性樹脂および／または光硬化性樹脂などを含むが、これに限定されない。

【0027】

第１接続パッド１２３は絶縁層１１０に埋め込まれ、上面が絶縁層１１０の露出された第１面１１０１から陥没して配置される。第１導電層１３３は第１接続パッド１２３の上面と重畳するように配置されて一部は絶縁層１１０に埋め込まれ、残りの一部は絶縁層１１０の第１面１１０１から突出する。第２導電層１３５は第１導電層１３３の突出した上面と側面に配置される。

【0028】

第１接続パッド１２３は銅（Ｃｕ）層を含む。第１導電層１３３はニッケル（Ｎｉ）メッキ層を含み、第２導電層１３５は金（Ａｕ）メッキ層を含む。第１導電層１３３は第２導電層１３５よりもさらに厚い。

【0029】

本実施形態で、第１導電層１３３と第２導電層１３５は電解金メッキ方法で形成される。即ち、銅を含む第１接続パッド１２３に電流を印加してニッケル／金金属被膜を形成させる方法でニッケルメッキ層と金メッキ層が形成される。

【0030】

第１導電層１３３と第２導電層１３５は無電解金メッキ方法で形成されてもよい。

【0031】

回路基板１０１を厚さ方向に切断した断面上から見る時、第１導電層１３３の幅は第１接続パッド１２３の幅と実質的に同一である。第１導電層１３３が第１接続パッド１２３と接する部分で第１導電層１３３の幅が第１接続パッド１２３の幅と同一であり、第１導電層１３３の上面での幅が第１接続パッド１２３の幅と同一である。絶縁層１１０に埋め込まれた第１導電層１３３部分の幅と絶縁層１１０から突出した第１導電層１３３部分の幅は互いに同一である。したがって、第１導電層１３３は、絶縁層１１０の第１面１１０１で基板の平面方向に絶縁層１１０に埋め込まれた第１導電層１３３部分の幅を超過しないように形成される。

【0032】

絶縁層１１０は、ボンドフィンガー領域ＢＦを有するワイヤボンディングパッドを含む。この時、第１接続パッド１２３は、ボンドフィンガー領域ＢＦに配置されるボンドフィンガー（ｂｏｎｄ ｆｉｎｇｅｒ）になる。また、複数の第１接続パッド１２３は複数のボンドフィンガーを構成する。即ち、第１接続パッド１２３はワイヤボンディングパッド用ボンドフィンガーに構成されて、半導体チップのワイヤボンディング時、導電性ワイヤがこれに接合される。

【0033】

ボンドフィンガー領域ＢＦに配置される絶縁層１１０の上面は、ボンドフィンガー領域ＢＦに隣接した絶縁層１１０の上面よりもさらに低い。即ち、第１接続パッド１２３が配置される領域での絶縁層１１０の上面は、その周囲の絶縁層１１０の上面よりもさらに低く、高さ差ｄがある。

【0034】

ボンドフィンガー領域ＢＦに隣接した絶縁層１１０の上には第１ソルダレジスト層１４１が配置される。第１ソルダレジスト層１４１は絶縁層１１０内部に位置した回路層１２５と重畳してこれを覆う。

【0035】

絶縁層１１０の第２面１１０２上には第２接続パッド１２６がさらに形成される。絶縁層１１０の第２面１１０２で第２接続パッド１２６周囲に第２ソルダレジスト層１４６が形成される。第２接続パッド１２６は銅（Ｃｕ）層を含み、第２接続パッド１２６上には導電層が形成される。導電層はニッケル（Ｎｉ）メッキ層１３６と金（Ａｕ）メッキ層１３８を含む。ニッケルメッキ層１３６は第２接続パッド１２６上に形成され、金メッキ層１３８はニッケルメッキ層１３６上に形成される。

【0036】

絶縁層１１０の第２面１１０２上で複数の第２接続パッド１２６は互いに隣接して整列される。互いに隣接した複数の第２接続パッド１２６それぞれの間には第２ソルダレジスト層１４６が形成される。即ち、第２ソルダレジスト層１４６は隣接した複数の第２接続パッド１２６を互いに分離する形態で介される。

【0037】

また、図１に示した回路基板１０１は絶縁層１１０の両面に接続パッド１２３、１２６を有する構造を示したものであるが、絶縁層１１０の第２面１１０２に配置された第２接続パッド１２６は省略でき、これも本発明の範囲に属するものである。以下の他の実施形態および変形例でも同様である。

【0038】

さらに、絶縁層１１０は複数の絶縁層を含み、複数の絶縁層はそれぞれ回路層を含み得る。したがって、３層以上の絶縁層のそれぞれに回路層が形成され、これら回路層を連結するように絶縁層の厚さ方向にビアが延長される。

【0039】

図２ａ～図２ｄ、図３ａ～図３ｄ、図４ａ～図４ｃは、図１に示した回路基板を製造する方法を示す工程図である。

【0040】

図２ａおよび図２ｂに示すように、第１シード層１２１が積層されているキャリア基板８０を準備し、回路形成工程を通じて第１シード層１２１に第１回路パターン層１２３ａ、１２５ａを形成する。即ち、キャリア基板８０上に第１回路パターン層１２３ａ、１２５ａが形成される部分のみに、露光および現像を通じて除去されたメッキレジストパターンを形成する。第１回路パターン層１２３ａ、１２５ａは、パターニングされたメッキレジストの開口を通じて露出された第１シード層１２１に導電性金属がメッキされて形成される。第１回路パターン層１２３ａ、１２５ａの形成後、メッキレジストパターンは除去される。

【0041】

第１シード層１２１は回路基板分野で回路用導電性金属として使用されるものであれば制限なく適用可能であり、銅を使用することが一般的である。キャリア基板８０は絶縁材の両面に銅箔層が積層されている基板であり、第１シード層１２１と銅箔層は互いに分離される。第１回路パターン層１２３ａ、１２５ａはキャリア基板８０の第１シード層１２１と連結され、第１シード層１２１と同じ種類の金属を含む。例えば、第１シード層１２１と第１回路パターン層１２３ａ、１２５ａは銅を含む。

【0042】

本実施形態ではキャリア基板８０の両面上に第１回路パターン層１２３ａ、１２５ａを形成することを図示したが、キャリア基板８０の一面上にのみ第１回路パターン層１２３ａ、１２５ａを形成することもまた可能であり、これも本発明の範囲に属する。

【0043】

図２ｃを参照すれば、第１回路パターン層１２３ａ、１２５ａが埋め込まれるように絶縁層１１０ｂを積層し、絶縁層１１０ｂの上部面に第２シード層１２２を形成する。第２シード層１２２は中間回路層１２４を形成するために形成され、導電性金属であれば制限なく使用可能であるが、銅を使用することが一般的である。

【0044】

絶縁層１１０ｂは、樹脂絶縁層を含む。絶縁層１１０ｂはエポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プレプレグが使用され、また熱硬化性樹脂および／または光硬化性樹脂などを含むが、これに限定されない。

【0045】

図２ｄを参照すれば、最外郭絶縁層１１０ａの上に回路形成工程を通じて第２回路パターン層１２６ａを形成する。第２回路パターン層１２６ａは第１回路パターン層１２３ａ、１２５ａを形成する方法と類似の方法で形成され、第２回路パターン層１２６ａは第１回路パターン層１２３ａ、１２５ａと同じ種類の物質を含む。これによってキャリア基板８０の両側に埋め込みパターン基板部を完成する。

【0046】

図示した実施形態によれば、それぞれの埋め込みパターン基板部は二つの絶縁層１１０ａ、１１０ｂと三つの金属層である第１回路パターン層１２３ａ、１２５ａ、中間回路層１２４、および第２回路パターン層１２６ａを含むことを示したが、これに限定されず、さらに多くの数の絶縁層とさらに多くの回路パターンを含むことができ、これも本発明の範囲に属する。

【0047】

図３ａを参照すれば、第１シード層１２１とキャリア基板８０を分離して埋め込みパターン基板を準備する。キャリア基板８０の両面上に形成された第１シード層１２１を分離して一対の埋め込みパターン基板を得ることができ、一対の埋め込みパターン基板それぞれに対して個別に工程が適用される。

【0048】

図３ｂを参照すれば、図３ａで得られた埋め込みパターン基板をソフトエッチングして第１シード層１２１を除去する。第１シード層１２１を除去した後、絶縁層１１０ｂに埋め込まれた第１回路パターン層１２３ａ、１２５ａは第１接続パッド１２３と回路層１２５を形成し、絶縁層１１０ａの上に配置された第２回路パターン層１２６ａは第２接続パッド１２６を形成する。第１シード層１２１を除去する過程で絶縁層１１０ｂから露出された第１回路パターン層１２３ａ、１２５ａの表面も部分的にエッチングされて第１接続パッド１２３と回路層１２５は絶縁層１１０ｂの表面よりも陥没して形成される。

【0049】

図３ｃを参照すれば、ソルダマスキング工程を通じて回路層１２５と絶縁層１１０の上面を部分的に覆う第１ソルダレジスト層１４１を形成し、第２接続パッド１２６と絶縁層１１０の下面を覆う第２ソルダレジスト層１４６を形成する。この時、第１ソルダレジスト層１４１はボンドフィンガー領域ＢＦを露出させるようにパターニングされ、第２ソルダレジスト層１４６は第２接続パッド１２６を少なくとも部分的に露出させるようにパターニングされる。

【0050】

ソルダレジスト層１４１、１４６は最外層回路を保護する保護層機能を果たし、電気的絶縁のために形成される。ソルダレジスト層１４１、１４６は当業界に公知されたところにより、例えば、ソルダレジストインク、ソルダレジストフィルム、またはカプセル化剤などで構成されるが、特にこれに限定されるものではない。

【0051】

図３ｄを参照すれば、ソルダレジスト層１４１、１４６の開口を通じて露出された第１接続パッド１２３および第２接続パッド１２６の上にそれぞれ第１導電層１３３、１３６を形成する。第１導電層１３３、１３６はニッケルメッキ層を含み、電解メッキ方法で形成される。即ち、銅を含む接続パッド１２３、１２６に電流を印加してニッケル金属被膜を形成させる方法でニッケルメッキ層が形成される。また、第１導電層１３３、１３６は無電解メッキ方法で形成することもできる。接続パッド１２３、１２６上に形成された第１導電層１３３、１３６は、絶縁層１１０または第２ソルダレジスト層１４６の表面よりもさらに低く陥没した状態で配置される。

【0052】

図４ａを参照すれば、図３ｄで得られた埋め込みパターン基板の表面にパターニングされたカバリングマスク６１を覆ってプラズマエッチングを実施する。カバリングマスク６１は、埋め込みパターン基板を構成する絶縁層１１０の第１面１１０１に形成されるボンドフィンガー領域ＢＦと重畳する開口６１ａを有する。したがって、絶縁層１１０の第１面１１０１に位置した第１ソルダレジスト層１４１はカバリングマスク６１で覆われ、第１接続パッド１２３と第１導電層１３３を含む第１パッド層１２０が配置された絶縁層１１０の第１面１１０１の領域は露出される。このように露出された絶縁層１１０の第１面１１０１の領域はプラズマエッチングされる。絶縁層１１０の第２面１１０２に配置された第２接続パッド１２６、第１導電層１３６、および第２ソルダレジスト層１４６はカバリングマスク６１によって全体的に覆われる。

【0053】

図４ｂを参照すれば、プラズマ処理工程によって絶縁層１１０の第１面１１０１がエッチングされると、第１パッド層１２０の第１導電層１３３の一部が第１面１１０１の上に突出することになる。即ち、プラズマエッチング前には第１導電層１３３が絶縁層１１０の第１面１１０１の下に陥没して配置されており（図４ａ参照）、プラズマエッチング後には絶縁層１１０の表面が第１導電層１３３の表面よりもさらに低く配置される。

【0054】

図４ｃを参照すれば、絶縁層１１０の第１面１１０１の上に突出した第１導電層１３３の表面に沿って第２導電層１３５が形成される。第２導電層１３５は金（Ａｕ）メッキ層を含み、電解メッキ方法で形成される。即ち、第１接続パッド１２３に電流を印加して金被膜を形成させる方法で金メッキ層が形成される。また、第２導電層１３５は無電解メッキ方法でも形成できる。第１導電層１３３が絶縁層１１０の上に突出した状態でメッキ工程が行われるため、第２導電層１３５は第１導電層１３３の突出した上面と側面にメッキされる。

【0055】

絶縁層１１０の第２面１１０２に配置されて第２ソルダレジスト層１４６から露出した第２接続パッド１２６の上に配置された第１導電層１３６の上にも第２導電層１３８（図１参照）が形成される。これによって図１に示すような回路基板１０１が完成する。

【0056】

図５ａ～図５ｃは変形例による回路基板を製造する方法を示す工程図である。図５ａはプラズマエッチング前、絶縁層１１０に埋め込まれた第１接続パッド１２３’を示したものであり、図５ｂはプラズマエッチング後、絶縁層１１０から第１導電層１３３’が突出したことを示したものであり、図５ｃは突出した第１導電層１３３’に第２導電層１３５’がメッキされたことを示したものである。

【0057】

図５ａを参照すれば、本変形例では、第１接続パッド１２３’の上に第１導電層１３３’を形成しながら、図４ａに示した基板と比較して第１導電層１３３’をさらに厚くメッキする。したがって、第１接続パッド１２３’の上の第１導電層１３３’が絶縁層１１０の第１面１１０１の上に一部突出している。

【0058】

図５ｂと図５ｃを参照すれば、本変形例でもプラズマエッチングによって絶縁層１１０の上面を一部エッチングして第１導電層１３３’を突出させ、このように突出した第１導電層１３３’の上面と側面に沿って第２導電層１３５’をメッキする。

【0059】

図６および図７は、本発明の他の実施形態による回路基板を製造する方法を示す工程図である。

【0060】

本実施形態による回路基板１０２の製造方法によれば、第１パッド層１２０を絶縁層１１０の上に突出させる前に第２導電層１３７まで形成してからプラズマエッチング工程を行う。

【0061】

図６を参照すれば、図３ｄで得られた基板の第１導電層１３３の上に第２導電層１３７を形成する。第１接続パッド１２３と第１導電層１３３を含む第１パッド層１２０は、絶縁層１１０の露出された第１面１１０１から陥没して配置される。第１導電層１３３の上に形成された陥没した空間に第２導電層１３７がメッキされて配置される。絶縁層１１０の第２面１１０２の上に配置された第２接続パッド１２６と第１導電層１３６の上にも第２導電層１３８がメッキされて配置される。

【0062】

図７を参照すれば、図４ａと同様に、基板の表面にパターニングされたカバリングマスクを覆ってプラズマエッチングを実施すれば、第１導電層１３３と第２導電層１３７が第１面１１０１の上に突出するように絶縁層１１０をエッチングする。即ち、ボンドフィンガー領域ＢＦに該当する絶縁層１１０一部がエッチングされて第１導電層１３３と第２導電層１３７が露出され突出する。

【0063】

本実施形態で、第２導電層１３７は第１導電層１３３の突出した上面のみに配置され、露出された側面には配置されない。即ち、第１導電層１３３が絶縁層１１０の表面よりも低く埋め込まれた状態で第２導電層１３７が第１導電層１３３の上にメッキされる。したがって、第１導電層１３３の側面には第２導電層１３７が配置されない。

【0064】

以上を通じて本発明の好ましい実施形態について説明したが、本発明はこれに限定されるものではなく、発明の詳細な説明および図面の範囲内で様々に変形して実施することが可能であり、これも本発明の範囲に属するのは当然である。

【符号の説明】

【0065】

１０１、１０２：回路基板
１１０、１１０ａ、１１０ｂ：絶縁層
１１０１：第１面
１１０２：第２面
１２０：第１パッド層
１２３、１２３’：第１接続パッド
１２６：第２接続パッド
１２３ａ、１２５ａ：第１回路パターン層
１２６ａ：第２回路パターン層
１３３、１３３’、１３６：第１導電層
１３５、１３５’、１３７、１３８：第２導電層
１４１、１４６：第１、第２ソルダレジスト層

【図1】

【図2a】

【図2b】

【図2c】

【図2d】

【図3a】

【図3b】

【図3c】

【図3d】

【図4a】

【図4b】

【図4c】

【図5a】

【図5b】

【図5c】

【図6】

【図7】