(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024073393
(43)【公開日】2024-05-29
(54)【発明の名称】集積回路素子
(51)【国際特許分類】
H01L 21/336 20060101AFI20240522BHJP
H01L 21/768 20060101ALI20240522BHJP
【ＦＩ】
H01L29/78 301X
H01L21/90 B
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023194575
(22)【出願日】2023-11-15
(31)【優先権主張番号】10-2022-0154700
(32)【優先日】2022-11-17
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】▲ちょう▼ 健浩
(72)【発明者】
【氏名】金 喜燮
(72)【発明者】
【氏名】林 昇▲ひょん▼
(72)【発明者】
【氏名】金 寶美
(72)【発明者】
【氏名】趙 恩浩
【テーマコード（参考）】
5F033
5F140
【Ｆターム（参考）】
5F033GG01
5F033GG02
5F033HH07
5F033HH08
5F033HH11
5F033HH15
5F033HH18
5F033HH19
5F033HH20
5F033HH21
5F033HH32
5F033HH33
5F033JJ07
5F033JJ08
5F033JJ11
5F033JJ15
5F033JJ18
5F033JJ19
5F033JJ20
5F033JJ21
5F033JJ25
5F033JJ26
5F033JJ27
5F033JJ28
5F033JJ29
5F033JJ31
5F033JJ32
5F033JJ33
5F033JJ34
5F033KK03
5F033KK07
5F033KK15
5F033KK17
5F033KK18
5F033KK19
5F033KK20
5F033KK32
5F033KK33
5F033KK36
5F033MM01
5F033MM13
5F033QQ25
5F033RR01
5F033RR02
5F033RR03
5F033RR04
5F033RR05
5F033RR06
5F033RR08
5F033RR21
5F033SS11
5F033XX10
5F033XX13
5F140BA01
5F140BA02
5F140BA03
5F140BA05
5F140BA06
5F140BA07
5F140BA08
5F140BA09
5F140BB05
5F140BB06
5F140BF05
5F140BF07
5F140BF10
5F140BF60
5F140BG08
5F140BG11
5F140BG12
5F140BG14
5F140BJ07
5F140BJ10
5F140BJ11
5F140BJ15
5F140BJ17
5F140BJ26
5F140BJ27
5F140BK17
5F140CB04
5F140CC02
5F140CC03
5F140CC08
5F140CC09
(57)【要約】 （修正有）
【課題】集積度及び信頼性が向上させるバックサイドコンタクト構造物を含む集積回路素子を提供する。
【解決手段】集積回路素子１００は、コンタクト空間を挟みＸ方向に互いに離隔され、Ｘ方向に沿って延びた第１フィン部分Ｆ１Ａ及び第２フィン部分Ｆ２Ａを含むフィン型活性領域Ｆ１、フィン型活性領域上でコンタクト空間ＤＢＨとＺ方向にオーバーラップされる位置に第１ソース／ドレイン領域１３０と、第１フィン部分上でＸ方向に垂直なＹ方向に延びたゲートライン１６０、フィン部分各々のＹ方向での両側壁を覆い、Ｙ方向においてコンタクト空間の幅を限定する素子分離膜１１２、コンタクト空間を満たし、第１ソース／ドレイン領域に電気的に連結され、フィン部分と素子分離膜に対面するバックサイドソース／ドレインコンタクトＤＢＣ及びフィン部分の上面に接し、第１フィン部分とゲートライン間に介在するエッチング停止層ＥＳＬを含む。
【選択図】図３Ａ
【解決手段】集積回路素子１００は、コンタクト空間を挟みＸ方向に互いに離隔され、Ｘ方向に沿って延びた第１フィン部分Ｆ１Ａ及び第２フィン部分Ｆ２Ａを含むフィン型活性領域Ｆ１、フィン型活性領域上でコンタクト空間ＤＢＨとＺ方向にオーバーラップされる位置に第１ソース／ドレイン領域１３０と、第１フィン部分上でＸ方向に垂直なＹ方向に延びたゲートライン１６０、フィン部分各々のＹ方向での両側壁を覆い、Ｙ方向においてコンタクト空間の幅を限定する素子分離膜１１２、コンタクト空間を満たし、第１ソース／ドレイン領域に電気的に連結され、フィン部分と素子分離膜に対面するバックサイドソース／ドレインコンタクトＤＢＣ及びフィン部分の上面に接し、第１フィン部分とゲートライン間に介在するエッチング停止層ＥＳＬを含む。
【選択図】図３Ａ
【特許請求の範囲】
【請求項1】
コンタクト空間を挟んで第１水平方向に互いに離隔され、それぞれ前記第１水平方向の一直線に沿って長く延びた第１フィン部分及び第２フィン部分を含むフィン型活性領域と、
前記フィン型活性領域上において前記コンタクト空間と垂直方向にオーバーラップされる位置に配置された第１ソース／ドレイン領域と、
前記第１フィン部分上に配置され、前記第１水平方向に垂直な第２水平方向に長く延びたゲートラインと、
前記第１フィン部分及び前記第２フィン部分それぞれの前記第２水平方向での両側壁を覆い、前記第２水平方向において前記コンタクト空間の幅を限定する素子分離膜と、
前記コンタクト空間を満たし、前記第１ソース／ドレイン領域に電気的に連結されるように構成され、前記第１フィン部分、前記第２フィン部分、及び前記素子分離膜のそれぞれに対面する側壁を有するバックサイドソース／ドレインコンタクトと、
前記第１フィン部分及び前記第２フィン部分それぞれの上面に接し、前記第１フィン部分と前記ゲートラインとの間に介在されたエッチング停止層と、を含む、集積回路素子。
前記フィン型活性領域上において前記コンタクト空間と垂直方向にオーバーラップされる位置に配置された第１ソース／ドレイン領域と、
前記第１フィン部分上に配置され、前記第１水平方向に垂直な第２水平方向に長く延びたゲートラインと、
前記第１フィン部分及び前記第２フィン部分それぞれの前記第２水平方向での両側壁を覆い、前記第２水平方向において前記コンタクト空間の幅を限定する素子分離膜と、
前記コンタクト空間を満たし、前記第１ソース／ドレイン領域に電気的に連結されるように構成され、前記第１フィン部分、前記第２フィン部分、及び前記素子分離膜のそれぞれに対面する側壁を有するバックサイドソース／ドレインコンタクトと、
前記第１フィン部分及び前記第２フィン部分それぞれの上面に接し、前記第１フィン部分と前記ゲートラインとの間に介在されたエッチング停止層と、を含む、集積回路素子。
【請求項2】
前記第１フィン部分及び前記第２フィン部分を挟んで前記エッチング停止層から前記垂直方向に離隔されたバックサイド絶縁膜と、
前記バックサイド絶縁膜を前記垂直方向に貫通して前記バックサイドソース／ドレインコンタクトに連結されたバックサイドパワーレールと、をさらに含む、請求項１に記載の集積回路素子。
前記バックサイド絶縁膜を前記垂直方向に貫通して前記バックサイドソース／ドレインコンタクトに連結されたバックサイドパワーレールと、をさらに含む、請求項１に記載の集積回路素子。
【請求項3】
前記ゲートラインは、前記エッチング停止層を挟んで前記第１フィン部分から前記垂直方向に離隔されている、請求項１に記載の集積回路素子。
【請求項4】
前記第１フィン部分上に配置され、前記第１ソース／ドレイン領域に接する少なくとも１枚のナノシートをさらに含み、
前記ゲートラインは、前記少なくとも１枚のナノシートを取り囲むように構成されている、請求項１に記載の集積回路素子。
前記ゲートラインは、前記少なくとも１枚のナノシートを取り囲むように構成されている、請求項１に記載の集積回路素子。
【請求項5】
前記フィン型活性領域の前記第１フィン部分上に配置され、前記ゲートラインを挟んで前記第１ソース／ドレイン領域から前記第１水平方向に離隔された第２ソース／ドレイン領域と、
前記第２ソース／ドレイン領域に電気的に連結されるように構成され、前記第２ソース／ドレイン領域を挟んで前記第１フィン部分から前記垂直方向に離隔されたフロントサイドソース／ドレインコンタクトと、をさらに含み、
前記第２ソース／ドレイン領域は、前記エッチング停止層に接する底面を有し、
前記フロントサイドソース／ドレインコンタクトは、前記第２ソース／ドレイン領域を挟んで前記第１フィン部分から前記垂直方向に離隔されている、請求項１に記載の集積回路素子。
前記第２ソース／ドレイン領域に電気的に連結されるように構成され、前記第２ソース／ドレイン領域を挟んで前記第１フィン部分から前記垂直方向に離隔されたフロントサイドソース／ドレインコンタクトと、をさらに含み、
前記第２ソース／ドレイン領域は、前記エッチング停止層に接する底面を有し、
前記フロントサイドソース／ドレインコンタクトは、前記第２ソース／ドレイン領域を挟んで前記第１フィン部分から前記垂直方向に離隔されている、請求項１に記載の集積回路素子。
【請求項6】
前記第１フィン部分上に配置され、前記ゲートラインによって取り囲まれ、前記第１ソース／ドレイン領域に接する少なくとも１枚のナノシートと、
前記第１フィン部分上に配置され、前記ゲートラインを挟んで前記第１ソース／ドレイン領域から前記第１水平方向に離隔され、前記エッチング停止層に接する底面と、前記少なくとも１枚のナノシートに接する表面を有する第２ソース／ドレイン領域と、
前記第２ソース／ドレイン領域に電気的に連結されるように構成され、前記第２ソース／ドレイン領域を挟んで前記第１フィン部分から前記垂直方向に離隔されたフロントサイドソース／ドレインコンタクトと、をさらに含む、請求項１に記載の集積回路素子。
前記第１フィン部分上に配置され、前記ゲートラインを挟んで前記第１ソース／ドレイン領域から前記第１水平方向に離隔され、前記エッチング停止層に接する底面と、前記少なくとも１枚のナノシートに接する表面を有する第２ソース／ドレイン領域と、
前記第２ソース／ドレイン領域に電気的に連結されるように構成され、前記第２ソース／ドレイン領域を挟んで前記第１フィン部分から前記垂直方向に離隔されたフロントサイドソース／ドレインコンタクトと、をさらに含む、請求項１に記載の集積回路素子。
【請求項7】
前記第１フィン部分及び前記第２フィン部分それぞれに一体に連結され、前記素子分離膜の底面に接する基板と、
前記基板を挟んで前記素子分離膜から前記垂直方向に離隔されたバックサイド絶縁膜と、
前記バックサイド絶縁膜を前記垂直方向に貫通して前記バックサイドソース／ドレインコンタクトに連結されたバックサイドパワーレールと、をさらに含み、
前記バックサイドソース／ドレインコンタクトは、前記コンタクト空間を満たし、前記素子分離膜、前記第１フィン部分、及び前記第２フィン部分それぞれに対面する第１部分と、前記基板を前記垂直方向に貫通し、前記第１部分に一体に連結された第２部分と、を含み、前記第２水平方向に前記第２部分の幅は、前記第１部分の幅よりも大きく、
前記バックサイドソース／ドレインコンタクトは、前記基板と前記素子分離膜との境界面に接した部分において、前記第１部分と前記第２部分との間に段差部を含む、請求項１に記載の集積回路素子。
前記基板を挟んで前記素子分離膜から前記垂直方向に離隔されたバックサイド絶縁膜と、
前記バックサイド絶縁膜を前記垂直方向に貫通して前記バックサイドソース／ドレインコンタクトに連結されたバックサイドパワーレールと、をさらに含み、
前記バックサイドソース／ドレインコンタクトは、前記コンタクト空間を満たし、前記素子分離膜、前記第１フィン部分、及び前記第２フィン部分それぞれに対面する第１部分と、前記基板を前記垂直方向に貫通し、前記第１部分に一体に連結された第２部分と、を含み、前記第２水平方向に前記第２部分の幅は、前記第１部分の幅よりも大きく、
前記バックサイドソース／ドレインコンタクトは、前記基板と前記素子分離膜との境界面に接した部分において、前記第１部分と前記第２部分との間に段差部を含む、請求項１に記載の集積回路素子。
【請求項8】
第１水平方向に長く延び、互いに平行な複数のフィン型活性領域と、
前記複数のフィン型活性領域上に配置された複数のソース／ドレイン領域と、
前記複数のフィン型活性領域上において前記第１水平方向に交差する第２水平方向に長く延びた複数のゲートラインと、
前記複数のフィン型活性領域それぞれの側壁を覆う素子分離膜と、
前記複数のフィン型活性領域のうちから選択された第１フィン型活性領域を垂直方向に貫通して前記複数のソース/ドレイン領域のうちから選択された第１ソース/ドレイン領域に電気的に連結されるように構成され、第１ソース／ドレイン活性領域及び前記素子分離膜のそれぞれに対面する側壁を有するバックサイドソース／ドレインコンタクトと、
前記複数のソース／ドレイン領域のうちから選択され、前記第１ソース／ドレイン領域から離隔された第２ソース／ドレイン領域に電気的に連結されるように構成され、前記第２ソース／ドレイン領域を挟んで前記複数のフィン型活性領域のうちから選択される少なくとも１つのフィン型活性領域から前記垂直方向に離隔されたフロントサイドソース／ドレインコンタクトと、
前記第１フィン型活性領域と前記複数のゲートラインとの間に介在され、前記第１フィン型活性領域の上面に接するエッチング停止層と、を含み、
前記エッチング停止層は、前記バックサイドソース／ドレインコンタクトの側壁に対面する部分を含む、集積回路素子。
前記複数のフィン型活性領域上に配置された複数のソース／ドレイン領域と、
前記複数のフィン型活性領域上において前記第１水平方向に交差する第２水平方向に長く延びた複数のゲートラインと、
前記複数のフィン型活性領域それぞれの側壁を覆う素子分離膜と、
前記複数のフィン型活性領域のうちから選択された第１フィン型活性領域を垂直方向に貫通して前記複数のソース/ドレイン領域のうちから選択された第１ソース/ドレイン領域に電気的に連結されるように構成され、第１ソース／ドレイン活性領域及び前記素子分離膜のそれぞれに対面する側壁を有するバックサイドソース／ドレインコンタクトと、
前記複数のソース／ドレイン領域のうちから選択され、前記第１ソース／ドレイン領域から離隔された第２ソース／ドレイン領域に電気的に連結されるように構成され、前記第２ソース／ドレイン領域を挟んで前記複数のフィン型活性領域のうちから選択される少なくとも１つのフィン型活性領域から前記垂直方向に離隔されたフロントサイドソース／ドレインコンタクトと、
前記第１フィン型活性領域と前記複数のゲートラインとの間に介在され、前記第１フィン型活性領域の上面に接するエッチング停止層と、を含み、
前記エッチング停止層は、前記バックサイドソース／ドレインコンタクトの側壁に対面する部分を含む、集積回路素子。
【請求項9】
前記複数のフィン型活性領域それぞれに一体に連結され、前記素子分離膜の底面に接する基板と、
前記基板を挟んで前記素子分離膜から前記垂直方向に離隔されたバックサイド絶縁膜と、
前記バックサイド絶縁膜を前記垂直方向に貫通して前記バックサイドソース／ドレインコンタクトに連結されたバックサイドパワーレールと、をさらに含み、
前記バックサイドソース／ドレインコンタクトは、前記第１フィン型活性領域に対面する側壁を有する第１部分と、前記基板に対面する側壁を有し、前記第１部分に一体に連結された第２部分と、を含み、前記第２水平方向において前記第２部分の幅は、前記第１部分の幅よりも大きく、
前記バックサイドソース／ドレインコンタクトは、前記基板と前記素子分離膜との境界面に隣接した部分において前記第１部分と前記第２部分との間に段差部を含む、請求項８に記載の集積回路素子。
前記基板を挟んで前記素子分離膜から前記垂直方向に離隔されたバックサイド絶縁膜と、
前記バックサイド絶縁膜を前記垂直方向に貫通して前記バックサイドソース／ドレインコンタクトに連結されたバックサイドパワーレールと、をさらに含み、
前記バックサイドソース／ドレインコンタクトは、前記第１フィン型活性領域に対面する側壁を有する第１部分と、前記基板に対面する側壁を有し、前記第１部分に一体に連結された第２部分と、を含み、前記第２水平方向において前記第２部分の幅は、前記第１部分の幅よりも大きく、
前記バックサイドソース／ドレインコンタクトは、前記基板と前記素子分離膜との境界面に隣接した部分において前記第１部分と前記第２部分との間に段差部を含む、請求項８に記載の集積回路素子。
【請求項10】
コンタクト空間を挟んで第１水平方向に互いに離隔され、それぞれ前記第１水平方向の一直線に沿って長く延びた第１フィン部分及び第２フィン部分を含むフィン型活性領域と、
前記第１フィン部分上に配置された少なくとも１枚のナノシートと、
前記フィン型活性領域上において前記コンタクト空間と垂直方向にオーバーラップされる位置に配置され、前記少なくとも１枚のナノシートに接する第１ソース／ドレイン領域と、
前記第１フィン部分上において前記少なくとも１枚のナノシートを取り囲み、前記第１水平方向に垂直な第２水平方向に長く延びたゲートラインと、
前記第１フィン部分上において前記ゲートラインを挟んで前記第１ソース／ドレイン領域から前記第１水平方向に離隔された位置に配置され、前記少なくとも１枚のナノシートに接する第２ソース／ドレイン領域と、
前記第１フィン部分及び前記第２フィン部分それぞれの前記第２水平方向での両側壁を覆い、前記第２水平方向において前記コンタクト空間の幅を限定する素子分離膜と、
前記コンタクト空間を満たし、前記第１ソース／ドレイン領域に電気的に連結されるように構成され、前記第１フィン部分、前記第２フィン部分、及び前記素子分離膜のそれぞれに対面する側壁を有するバックサイドソース／ドレインコンタクトと、
前記第２ソース／ドレイン領域に電気的に連結されるように構成され、前記第２ソース／ドレイン領域を挟んで前記フィン型活性領域から前記垂直方向に離隔されたフロントサイドソース／ドレインコンタクトと、
前記第１フィン部分及び前記第２フィン部分それぞれの上面に接し、前記第１フィン部分と前記ゲートラインとの間に介在される部分と、前記バックサイドソース／ドレインコンタクトの側壁に対面する部分と、を含む、エッチング停止層と、含む、集積回路素子。
前記第１フィン部分上に配置された少なくとも１枚のナノシートと、
前記フィン型活性領域上において前記コンタクト空間と垂直方向にオーバーラップされる位置に配置され、前記少なくとも１枚のナノシートに接する第１ソース／ドレイン領域と、
前記第１フィン部分上において前記少なくとも１枚のナノシートを取り囲み、前記第１水平方向に垂直な第２水平方向に長く延びたゲートラインと、
前記第１フィン部分上において前記ゲートラインを挟んで前記第１ソース／ドレイン領域から前記第１水平方向に離隔された位置に配置され、前記少なくとも１枚のナノシートに接する第２ソース／ドレイン領域と、
前記第１フィン部分及び前記第２フィン部分それぞれの前記第２水平方向での両側壁を覆い、前記第２水平方向において前記コンタクト空間の幅を限定する素子分離膜と、
前記コンタクト空間を満たし、前記第１ソース／ドレイン領域に電気的に連結されるように構成され、前記第１フィン部分、前記第２フィン部分、及び前記素子分離膜のそれぞれに対面する側壁を有するバックサイドソース／ドレインコンタクトと、
前記第２ソース／ドレイン領域に電気的に連結されるように構成され、前記第２ソース／ドレイン領域を挟んで前記フィン型活性領域から前記垂直方向に離隔されたフロントサイドソース／ドレインコンタクトと、
前記第１フィン部分及び前記第２フィン部分それぞれの上面に接し、前記第１フィン部分と前記ゲートラインとの間に介在される部分と、前記バックサイドソース／ドレインコンタクトの側壁に対面する部分と、を含む、エッチング停止層と、含む、集積回路素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路素子に係り、特に、バックサイドコンタクト構造物を含む集積回路素子に関する。
【背景技術】
【0002】
電子技術の発達によって集積回路素子のダウンスケーリング（down-scaling）が急速に進められている。高度にダウンスケーリングされた集積回路素子において、速い動作速度だけではなく、動作に関する正確性も要求されるので、比較的小さい面積内において安定かつ最適化された配置構造を有する導電ラインを含む配線構造を提供する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明の技術的思想が解決しようとする技術的課題は、ダウンスケーリングによって縮まった面積内に配置される複数の配線構造物を含む集積回路素子において前記複数の配線構造物それぞれの間に十分な絶縁距離を確保して寄生キャパシタンスを抑制し、集積回路素子のソース／ドレイン領域に電力（power）及び／または信号を供給するための配線での抵抗を減少させうる構造を有する集積回路素子を提供することである。
【課題を解決するための手段】
【0004】
本発明の技術的思想による一態様による集積回路素子は、コンタクト空間を挟んで第１水平方向に互いに離隔され、それぞれ前記第１水平方向の一直線に沿って長く延びた第１フィン部分及び第２フィン部分を含むフィン型活性領域と、前記フィン型活性領域上において前記コンタクト空間と垂直方向にオーバーラップされる位置に配置された第１ソース／ドレイン領域と、前記第１フィン部分上に配置され、前記第１水平方向に垂直な第２水平方向に長く延びたゲートラインと、前記第１フィン部分及び前記第２フィン部分それぞれの前記第２水平方向における両側壁を覆い、前記第２水平方向において前記コンタクト空間の幅を限定する素子分離膜と、前記コンタクト空間を満たし、前記第１ソース／ドレイン領域に電気的に連結されるように構成され、前記第１フィン部分、前記第２フィン部分、及び前記素子分離膜のそれぞれに対面する側壁を有するバックサイドソース／ドレインコンタクトと、前記第１フィン部分及び前記第２フィン部分それぞれの上面に接し、前記第１フィン部分と前記ゲートラインとの間に介在されたエッチング停止層と、を含む。
【0005】
本発明の技術的思想による他の態様による集積回路素子は、第１水平方向に長く延び、互いに平行な複数のフィン型活性領域と、前記複数のフィン型活性領域上に配置された複数のソース／ドレイン領域と、前記複数のフィン型活性領域上において前記第１水平方向に交差する第２水平方向に長く延びた複数のゲートラインと、前記複数のフィン型活性領域それぞれの側壁を覆う素子分離膜と、前記複数のフィン型活性領域のうちから選択された第１フィン型活性領域を垂直方向に貫通して前記複数のソース／ドレイン領域のうちから選択された第１ソース／ドレイン領域に電気的に連結されるように構成され、前記第１フィン型活性領域及び前記素子分離膜のそれぞれに対面する側壁を有するバックサイドソース／ドレインコンタクトと、前記複数のソース／ドレイン領域のうちから選択され、前記第１ソース／ドレイン領域から離隔された第２ソース／ドレイン領域に電気的に連結されるように構成され、前記第２ソース／ドレイン領域を挟んで前記複数のフィン型活性領域のうちから選択される少なくとも１つのフィン型活性領域から前記垂直方向に離隔されたフロントサイドソース／ドレインコンタクトと、前記第１フィン型活性領域と前記複数のゲートラインとの間に介在され、前記第１フィン型活性領域の上面に接するエッチング停止層と、を含み、前記エッチング停止層は、前記バックサイドソース／ドレインコンタクトの側壁に対面する部分を含む。
【0006】
本発明の技術的思想によるさらに他の態様による集積回路素子は、コンタクト空間を挟んで第１水平方向に互いに離隔され、それぞれ前記第１水平方向の一直線に沿って長く延びた第１フィン部分及び第２フィン部分を含むフィン型活性領域と、前記第１フィン部分上に配置された少なくとも１枚のナノシートと、前記フィン型活性領域上において前記コンタクト空間と垂直方向にオーバーラップされる位置に配置され、前記少なくとも１枚のナノシートに接する第１ソース／ドレイン領域と、前記第１フィン部分上において前記少なくとも１枚のナノシートを取り囲み、前記第１水平方向に垂直な第２水平方向に長く延びたゲートラインと、前記第１フィン部分上において前記ゲートラインを挟んで前記第１ソース／ドレイン領域から前記第１水平方向に離隔された位置に配置され、前記少なくとも１枚のナノシートに接する第２ソース／ドレイン領域と、前記第１フィン部分及び前記第２フィン部分それぞれの前記第２水平方向における両側壁を覆い、前記第２水平方向において前記コンタクト空間の幅を限定する素子分離膜と、前記コンタクト空間を満たし、前記第１ソース／ドレイン領域に電気的に連結されるように構成され、前記第１フィン部分、前記第２フィン部分、及び前記素子分離膜のそれぞれに対面する側壁を有するバックサイドソース／ドレインコンタクトと、前記第２ソース／ドレイン領域に電気的に連結されるように構成され、前記第２ソース／ドレイン領域を挟んで前記フィン型活性領域から前記垂直方向に離隔されたフロントサイドソース／ドレインコンタクトと、前記第１フィン部分及び前記第２フィン部分それぞれの上面に接し、前記第１フィン部分と前記ゲートラインとの間に介在される部分、及び前記バックサイドソース／ドレインコンタクトの側壁に対面する部分を含むエッチング停止層と、を含む。
【発明の効果】
【0007】
本発明の技術的思想による集積回路素子は、複数の配線構造物を含む集積回路素子において前記複数の配線構造物それぞれの間に十分な絶縁距離を確保して寄生キャパシタンスを抑制し、集積回路素子のソース／ドレイン領域に電力（power）及び／または信号を供給するための配線での抵抗を減少させうる。また、本発明の技術的思想による集積回路素子は、その製造過程において、前記配線の形成工程時に厳格なデザインルールを適用せずとも、前記配線が所望の位置に容易にアライメントすることができる構造を有する。したがって、本発明の技術的思想による集積回路素子は、ダウンスケーリングによって縮まった面積内でも安定かつ最適化された構造の配線構造物を提供し、これにより、集積度及び信頼性が向上しうる。
【図面の簡単な説明】
【0008】
【図1】本発明の技術的思想による実施例による集積回路素子の例示的なセルブロックの平面レイアウトを示す図面である。
【図2】本発明の技術的思想による実施例による集積回路素子を説明するための平面レイアウトダイアグラムである。
【図4A】本発明の技術的思想による他の実施例による集積回路素子を説明するための断面図である。
【図4B】本発明の技術的思想による他の実施例による集積回路素子を説明するための断面図である。
【図4C】本発明の技術的思想による他の実施例による集積回路素子を説明するための断面図である。
【図5A】本発明の技術的思想によるさらに他の実施例による集積回路素子を説明するための断面図である。
【図5B】本発明の技術的思想によるさらに他の実施例による集積回路素子を説明するための断面図である。
【図6】本発明の技術的思想によるさらに他の実施例による集積回路素子を説明するための断面図である。
【図7】本発明の技術的思想によるさらに他の実施例による集積回路素子を説明するための断面図である。
【図8】本発明の技術的思想によるさらに他の実施例による集積回路素子を説明するための平面レイアウトダイアグラムである。
【図9】それぞれ本発明の技術的思想によるさらに他の実施例による集積回路素子を説明するための平面レイアウトダイアグラムである。
【図10】それぞれ本発明の技術的思想によるさらに他の実施例による集積回路素子を説明するための平面レイアウトダイアグラムである。
【図11A】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図11B】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図11C】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ２－Ｙ２’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図12A】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図12B】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図12C】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ２－Ｙ２’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図13A】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図13B】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図13C】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ２－Ｙ２’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図14A】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図14B】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図14C】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ２－Ｙ２’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図15A】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図15B】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図15C】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ２－Ｙ２’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図16A】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図16B】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図16C】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ２－Ｙ２’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図17A】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図17B】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図18A】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図18B】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図19A】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図19B】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図20A】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図20B】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図21A】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図21B】本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図22】本発明の技術的思想による他の実施例による集積回路素子の製造方法を説明するための断面図である。
【図23A】本発明の技術的思想によるさらに他の実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図23B】本発明の技術的思想によるさらに他の実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図24A】本発明の技術的思想によるさらに他の実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【図24B】本発明の技術的思想によるさらに他の実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図であって、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。
【発明を実施するための形態】
【0009】
以下、添付図面を参照して本発明の実施例を詳細に説明する。図面上の同じ構成要素については同じ参照符号を使用し、それらに係わる重複説明は省略する。
【0010】
図１は、本発明の技術的思想による実施例による集積回路素子１０の例示的なセルブロック１２の平面レイアウトを示す図面である。
【0011】
図１を参照すれば、集積回路素子１０のセルブロック１２は、多様な回路を構成するための回路パターンを含む複数のロジックセルＬＣを含みうる。複数のロジックセルＬＣは、セルブロック１２内で幅方向（Ｘ方向）及び高さ方向（Ｙ方向）に沿ってマトリックス状に配列されうる。
【0012】
複数のロジックセルＬＣは、少なくとも１つの論理関数を遂行するためにＰｎＲ（Place and Route）技法によって設計されたレイアウトを有する回路パターンを含みうる。複数のロジックセルＬＣは、多様な論理関数を遂行する機能を有しうる。例示的な実施例において、複数のロジックセルＬＣは、複数のスタンダードセル（standard cell）を含みうる。例示的な実施例において、複数のロジックセルＬＣのうち少なくとも一部は、同じ論理関数を遂行することができる。他の例示的な実施例において、複数のロジックセルＬＣのうち少なくとも一部は、互いに異なる論理関数を遂行することができる。
【0013】
複数のロジックセルＬＣは、複数の回路素子（circuit elements)を含む多様な種類のロジックセルからなりうる。例えば、複数のロジックセルＬＣは、それぞれＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲ、ＸＯＲ（exclusive OR）、ＸＮＯＲ（exclusive NOR）、ＩＮＶ（inverter）、ＡＤＤ（adder）、ＢＵＦ（buffer）、ＤＬＹ（delay）、ＦＩＬ（filter）、マルチフレクサ（MXT/MXIT）、ＯＡＩ（OR/AND/INVERTER）、ＡＯ（AND/OR）、ＡＯＩ（AND/OR/INVERTER）、Ｄフリップフロップ、リセットフリップフロップ、マスタースレーブフリップフロップ（master-slave flip-flop)、ラッチ(latch)、またはそれらの組み合わせからなりうるが、それらに限定されるものではない。
【0014】
セルブロック１２において、幅方向（Ｘ方向）に沿って１行Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、または、Ｒ６をなす複数のロジックセルＬＣのうち少なくとも一部は、互いに同じ幅を有しうる。また、１行Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、または、Ｒ６をなす複数のロジックセルＬＣのうち少なくとも一部は、それぞれ同じ高さを有しうる。しかし、本発明の技術的思想は、図１に例示されたところに限定されず、１行Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、または、Ｒ６をなす複数のロジックセルＬＣのうち少なくとも一部が互いに異なる幅及び高さを有しうる。
【0015】
集積回路素子１０のセルブロック１２に含まれた複数のロジックセルＬＣそれぞれの面積は、セルバウンダリＣＢＤによって限定されうる。複数のロジックセルＬＣのうち幅方向（Ｘ方向）または高さ方向（Ｙ方向）において互いに隣接する２個のロジックセルＬＣの間には、それぞれのセルバウンダリＣＢＤが合うセル相接部ＣＢＣが含まれうる。
【0016】
例示的な実施例において、１行Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５または、Ｒ６をなす複数のロジックセルＬＣにおいて幅方向に互いに隣接する２個のロジックセルＬＣは、それらの間に離隔距離なしにセル相接部ＣＢＣで互いに接しうる。他の例示的な実施例において、１行Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５または、Ｒ６をなす複数のロジックセルＬＣにおいて幅方向に互いに隣接する２個のロジックセルＬＣは、それらの間に所定の離隔距離を介在して互いに離隔されうる。
【0017】
例示的な実施例において、１行Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５または、Ｒ６をなす複数のロジックセルＬＣにおいて、互いに隣接する２個のロジックセルＬＣは、互いに同じ機能を遂行することができる。その場合、互いに隣接する２個のロジックセルＬＣは、互いに同じ構造を有しうる。他の例示的な実施例において、１行Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５または、Ｒ６をなす複数のロジックセルＬＣにおいて、互いに隣接する２個のロジックセルＬＣは、互いに異なる機能を遂行することができる。
【0018】
例示的な実施例において、集積回路素子１０のセルブロック１２に含まれた複数のロジックセルＬＣのうちから選択されたいずれか１つのロジックセルＬＣと、高さ方向（図１のＹ方向）において前記選択されたロジックセルＬＣに隣接する他のロジックセルＬＣは、それらの間のセル相接部ＣＢＣを中心に互いに対称構造を有しうる。例えば、第３行Ｒ３にある基準ロジックセルＬＣ＿Ｒと、第２行Ｒ２にある下部ロジックセルＬＣ＿Ｌは、それらの間のセル相接部ＣＢＣを中心に互いに対称構造を有しうる。
【0019】
また、第３行Ｒ３にある基準ロジックセルＬＣ＿Ｒと、第４行Ｒ２にある上部ロジックセルＬＣ＿Ｈは、それらの間のセル相接部ＣＢＣを中心に互いに対称構造を有しうる。
【0020】
図１には、６行の行Ｒ１,Ｒ２,…,Ｒ６を含むセルブロック１２を図示したが、これは、例示に過ぎず、セルブロック１２は、必要によって選択される多様な数の行を含み、１行の行は、必要によって選択される多様な数のロジックセルを含みうる。
【0021】
幅方向（Ｘ方向）に沿って一列に配置された複数のロジックセルＬＣからなる複数の行Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６それぞれの間には、複数の接地ラインＶＳＳ及び複数の電源ラインＶＤＤのうちから選択される１つが配置されうる。複数の接地ラインＶＳＳと複数の電源ラインＶＤＤは、それぞれ第１水平方向（Ｘ方向）に沿って延び、第２水平方向（Ｙ方向）に沿って互いに離隔され、交互に配置されうる。これにより、複数の接地ラインＶＳＳと複数の電源ラインＶＤＤは、それぞれロジックセルＬＣの第２水平方向（Ｙ）に沿うセルバウンダリＣＢＤとオーバーラップされるように配置されうる。
【0022】
図２は、本発明の技術的思想による実施例による集積回路素子１００を説明するための平面レイアウトダイアグラムである。図３Ａは、図２のＸ１－Ｘ１’線断面図である。図３Ｂは、図２のＹ１－Ｙ１’線断面図である。図３Ｃは、図２のＹ２－Ｙ２’線断面図である。図３Ｄは、図２のＹ３－Ｙ３’線断面図である。図２と図３Ａないし図３Ｄを参照して、ナノワイヤまたは、ナノシート形状の活性領域と、前記活性領域を取り囲むゲートを含むゲートオールアラウンド(gate-all-around)構造を有する電界効果トランジスタを含む集積回路素子１００について説明する。
【0023】
集積回路素子１００は、図１に例示した複数のロジックセルＬの一部を構成しうる。
【0024】
図２と図３Ａないし図３Ｄを参照すれば、集積回路素子１００は、複数のフィン型活性領域Ｆ１を含みうる。複数のフィン型活性領域Ｆ１は、第１水平方向（Ｘ方向）に長く延び、互いに平行に延びうる。複数のフィン型活性領域Ｆ１は、ＳｉまたはＧｅのような半導体、またはＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＩｎＡｓ、ＩｎＧａＡｓ、またはＩｎＰのような化合物半導体を含みうる。本明細書で使用される用語「ＳｉＧｅ」、「ＳｉＣ」、「ＧａＡｓ」、「ＩｎＡｓ」、「ＩｎＧａＡｓ」及び「ＩｎＰ」は、それぞれの用語に含まれた元素からなる材料を意味するものであって、化学量論的関係を示す化学式ではない。
【0025】
複数のフィン型活性領域Ｆ１上に複数のゲートライン１６０が配置されうる。複数のゲートライン１６０は、それぞれ第１水平方向（Ｘ方向）と交差する第２水平方向（Ｙ方向）に長く延びうる。複数のフィン型活性領域Ｆ１と複数のゲートライン１６０とが交差する領域で複数のフィン型活性領域Ｆ１それぞれの上部に複数のナノシートスタックＮＳＳが配置されうる。複数のナノシートスタックＮＳＳは、それぞれフィン型活性領域Ｆ１の上面から垂直方向（Ｚ方向）に離隔された位置においてフィン型活性領域Ｆ１の上面と対面する少なくとも１枚のナノシートを含みうる。本明細書で使用される用語「ナノシート」は、電流が流れる方向と実質的に垂直な断面を有する導電性構造体を意味する。前記ナノシートは、ナノワイヤを含むと理解されねばならない。
【0026】
図３Ａ及び図３Ｃに例示されたように、複数のナノシートスタックＮＳＳは、それぞれフィン型活性領域Ｆ１上で互いに垂直方向（Ｚ方向）にオーバーラップされている第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３を含みうる。第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３は、フィン型活性領域Ｆ１の上面からの垂直距離（Ｚ方向距離）が互いに異なりうる。複数のゲートライン１６０は、それぞれ垂直方向（Ｚ方向）にオーバーラップされているナノシートスタックＮＳＳに含まれた第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３を取り囲みうる。
【0027】
図２には、ナノシートスタックＮＳＳの平面形状がほぼ方形の場合を例示したが、それに限定されるものではない。ナノシートスタックＮＳＳは、フィン型活性領域Ｆ１及びゲートライン１６０それぞれの平面形状によって多様な平面形状を有しうる。本例では、１つのフィン型活性領域Ｆ１上に複数のナノシートスタックＮＳＳ及び複数のゲートライン１６０が配置され、１つのフィン型活性領域Ｆ１の上で複数のナノシートスタックＮＳＳが第１水平方向（Ｘ方向）に沿って一列に配置されている構成を例示した。しかし、１つのフィン型活性領域Ｆ１上に配置されるナノシートスタックＮＳＳ及びゲートライン１６０それぞれの個数は、特に制限されない。
【0028】
ナノシートスタックＮＳＳに含まれた第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３は、それぞれチャネル領域として機能しうる。
【0029】
例示的な実施例において、第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３は、垂直方向（Ｚ方向）に沿って実質的に同じ厚さを有しうる。他の例示的な実施例において、第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３のうち少なくとも一部は、垂直方向（Ｚ方向）に沿って互いに異なる厚さを有しうる。例示的な実施例において、ナノシートスタックＮＳＳに含まれた第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３は、それぞれＳｉ層、ＳｉＧｅ層、またはそれらの組み合わせからなりうる。
【0030】
図３Ａに例示されたように、１個のナノシートスタックＮＳＳに含まれた第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３は、第１水平方向（Ｘ方向）に互いに同一または類似した大きさを有しうる。他の例示的な実施例において、図３Ａに例示されたところと異なり、１個のナノシートスタックＮＳＳに含まれた第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３のうち少なくとも一部は、第１水平方向（Ｘ方向）に互いに異なる大きさを有しうる。本例において、複数のナノシートスタックＮＳＳがそれぞれ３枚のナノシートからなる場合を例示したが、本発明の技術的思想は、例示したところに限定されない。例えば、ナノシートスタックＮＳＳは、少なくとも１枚のナノシートを含み、ナノシートスタックＮＳＳを構成するナノシートの数は、特に制限されない。
【0031】
図３Ａ及び図３Ｃに例示されたように、複数のゲートライン１６０は、それぞれメインゲート部分１６０Ｍと複数のサブゲート部分１６０Ｓを含みうる。メインゲート部分１６０Ｍは、ナノシートスタックＮＳＳの上面を覆って第２水平方向（Ｙ方向）に長く延びうる。複数のサブゲート部分１６０Ｓは、メインゲート部分１６０Ｍに一体に連結され、第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３それぞれの間、及び第１ナノシートＮ１とフィン型活性領域Ｆ１との間にそれぞれ１つずつ配置されうる。垂直方向（Ｚ方向）において、複数のサブゲート部分１６０Ｓそれぞれの厚さは、メインゲート部分１６０Ｍの厚さよりも薄いとしうる。
【0032】
複数のゲートライン１６０は、それぞれ金属、金属窒化物、金属炭化物、またはそれらの組み合わせからなりうる。前記金属は、Ｔｉ、Ｗ、Ｒｕ、Ｎｂ、Ｍｏ、Ｈｆ、Ｎｉ、Ｃｏ、Ｐｔ、Ｙｂ、Ｔｂ、Ｄｙ、Ｅｒ、及びＰｄのうちから選択されうる。前記金属窒化物は、ＴｉＮ及びＴａＮのうちから選択されうる。前記金属炭化物は、ＴｉＡｌＣとしうる。しかし、複数のゲートライン１６０を構成する物質が前記例示したところに限定されるものではない。
【0033】
ナノシートスタックＮＳＳとゲートライン１６０との間には、ゲート誘電膜１５２が介在されうる。例示的な実施例において、ゲート誘電膜１５２は、インターフェース誘電膜と高誘電膜との積層構造からなりうる。前記インターフェース誘電膜は、誘電率が約９以下であるオイル低誘電物質膜、例えば、シリコン酸化膜、シリコン酸窒化膜、またはそれらの組み合わせからなりうる。
【0034】
例示的な実施例において、前記インターフェース誘電膜は省略されうる。前記高誘電膜は、シリコン酸化膜よりも誘電率の大きい物質からなりうる。例えば、前記高誘電膜は、約１０～２５の誘電率を有しうる。前記高誘電膜は、ハフニウム酸化物からなりうるが、それに限定されるものではない。
【0035】
図３Ａ及び図３Ｃに例示されたように、集積回路素子は、複数のフィン型活性領域Ｆ１それぞれの上面を覆うエッチング停止層ＥＳＬを含みうる。エッチング停止層ＥＳＬは、複数のフィン型活性領域Ｆ１それぞれの上面と複数のゲートライン１６０との間に介在され、複数のフィン型活性領域Ｆ１それぞれの上面に接しうる。
【0036】
例示的な実施例において、エッチング停止層ＥＳＬは、絶縁膜からなりうる。例えば、エッチング停止層ＥＳＬは、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、シリコン炭窒化物（ＳｉＣＮ）、シリコン酸炭化物（ＳｉＯＣ）、シリコン酸炭窒化物（ＳｉＯＣＮ）、及びそれらの組み合わせから選択される少なくとも１つからなりうるが、それらに限定されるものではない。
【0037】
複数のフィン型活性領域Ｆ１上においてエッチング停止層ＥＳＬ上には、複数のソース／ドレイン領域１３０が配置されうる。複数のソース／ドレイン領域１３０のうち少なくとも１つのソース／ドレイン領域１３０は、エッチング停止層ＥＳＬに接する底面を有しうる。複数のソース／ドレイン領域１３０は、それぞれ複数のゲートライン１６０のうちから選択される少なくとも１本のゲートライン１６０に隣接した位置に配置されうる。複数のソース／ドレイン領域１３０は、それぞれ隣接したナノシートスタックＮＳＳに含まれた第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３に対面する表面を有しうる。複数のソース／ドレイン領域１３０は、それぞれ隣接したナノシートスタックＮＳＳに含まれた第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３に接しうる。
【0038】
複数のソース／ドレイン領域１３０は、それぞれエピタキシャル成長した半導体層からなりうる。例示的な実施例において、複数のソース／ドレイン領域１３０は、それぞれエピタキシャル成長したＳｉ層、エピタキシャル成長したＳｉＣ層、エピタキシャル成長した複数のＳｉＧｅ層を含むエンベデッドＳｉＧｅ構造などからなりうる。例えば、複数のソース／ドレイン領域１３０がＮＭＯＳトランジスタを構成する場合、複数のソース／ドレイン領域１３０は、ｎ型ドープ剤でドーピングされたＳｉ層、またはｎ型ドープ剤でドーピングされたＳｉＣ層からなりうる。例えば、複数のソース／ドレイン領域１３０がＰＭＯＳトランジスタを構成する場合、複数のソース／ドレイン領域１３０は、Ｐ型ドープ剤でドーピングされたＳｉＧｅ層からなりうる。前記ｎ型ドープ剤は、Ｐ（phosphorus）、Ａｓ（arsenic）、及びＳｂ（antimony）のうちから選択されうる。前記ｐ型ドープ剤は、Ｂ（boron）及びＧａ（gallium）のうちから選択されうる。
【0039】
図３Ｂ、図３Ｃ、及び図３Ｄに例示されたように、複数のフィン型活性領域Ｆ１それぞれの間の空間には、複数のフィン型活性領域Ｆ１それぞれの側壁を覆う素子分離膜１１２が配置されうる。例示的な実施例において、素子分離膜１１２は、シリコン酸化膜からなりうるが、それに限定されるものではない。
【0040】
図３Ａ及び図３Ｃに例示されたように、ゲート誘電膜１５２及びゲートライン１６０それぞれの上面は、キャッピング絶縁パターン１６８で覆われうる。キャッピング絶縁パターン１６８は、シリコン窒化膜からなりうる。
【0041】
ゲートライン１６０及びキャッピング絶縁パターン１６８それぞれの両側壁は、外側絶縁スペーサ１１８で覆われうる。外側絶縁スペーサ１１８は、複数のナノシートスタックＮＳＳの上面上でメインゲート部分１６０Ｍの両側壁を覆うことができる。外側絶縁スペーサ１１８は、ゲート誘電膜１５２を挟んでゲートライン１６０と離隔されうる。
【0042】
図３Ｂ及び図３Ｄに例示されたように、素子分離膜１１２の上面上には、複数のリセス側絶縁スペーサ１１９が配置されうる。複数のリセス側絶縁スペーサ１１９のうち少なくとも一部は、ソース／ドレイン領域１３０の側壁を覆うことができる。例示的な実施例において、複数のリセス側絶縁スペーサ１１９は、それぞれそれに隣接した外側絶縁スペーサ１１８と一体に連結されうる。
【0043】
複数の外側絶縁スペーサ１１８及び複数のリセス側絶縁スペーサ１１９は、それぞれシリコン窒化物、シリコン酸化物、ＳｉＣＮ、ＳｉＢＮ、ＳｉＯＮ、ＳｉＯＣＮ、ＳｉＢＣＮ、ＳｉＯＣ、またはそれらの組み合わせからなりうる。本明細書で使用される用語「ＳｉＣＮ」、「ＳｉＢＮ」、「ＳｉＯＮ」、「ＳｉＯＣＮ」、「ＳｉＢＣＮ」及び「ＳｉＯＣ」は、それぞれの用語に含まれた元素からなる材料を意味するものであって、化学量論的関係を示す化学式ではない。
【0044】
複数のソース／ドレイン領域１３０それぞれの上面には、金属シリサイド膜１７２が形成されうる。金属シリサイド膜１７２は、Ｔｉ、Ｗ、Ｒｕ、Ｎｂ、Ｍｏ、Ｈｆ、Ｎｉ、Ｃｏ、Ｐｔ、Ｙｂ、Ｔｂ、Ｄｙ、Ｅｒ、またはＰｄからなる金属を含みうる。例えば、金属シリサイド膜１７２は、チタンシリサイドからなりうるが、それに限定されるものではない。
【0045】
複数のソース／ドレイン領域１３０及び素子分離膜１１２は、絶縁ライナー１４２で覆われうる。絶縁ライナー１４２は、複数の外側絶縁スペーサ１１８及び複数のリセス側絶縁スペーサ１１９を覆うことができる。例示的な実施例において、絶縁ライナー１４２は、省略可能である。絶縁ライナー１４２上には、ゲート間絶縁膜１４４が配置されうる。絶縁ライナー１４２が省略された場合、ゲート間絶縁膜１４４は、複数のソース／ドレイン領域１３０に接しうる。例示的な実施例において、絶縁ライナー１４２は、シリコン窒化物、ＳｉＣＮ、ＳｉＢＮ、ＳｉＯＮ、ＳｉＯＣＮ、ＳｉＢＣＮ、またはそれらの組み合わせからなりうるが、それらに限定されるものではない。ゲート間絶縁膜１４４は、シリコン酸化膜からなりうるが、それに限定されるものではない。
【0046】
複数のゲートライン１６０に含まれた複数のサブゲート部分１６０Ｓそれぞれの両側壁は、ゲート誘電膜１５２を挟んでソース／ドレイン領域１３０から離隔されうる。ゲート誘電膜１５２は、ゲートライン１６０に含まれたサブゲート部分１６０Ｓと第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３それぞれとの間、及びゲートライン１６０に含まれたサブゲート部分１６０Ｓとソース／ドレイン領域１３０との間に介在されうる。
【0047】
複数のナノシートスタックＮＳＳは、複数のフィン型活性領域Ｆ１と複数のゲートライン１６０とが交差する領域で複数のフィン型活性領域Ｆ１上に配置され、フィン型活性領域Ｆ１から離隔された位置でフィン型活性領域Ｆ１の上面と対面しうる。複数のフィン型活性領域Ｆ１と複数のゲートライン１６０とが交差する部分に複数のナノシートトランジスタが形成されうる。
【0048】
図２、図３Ａ、及び図３Ｂに例示されたように、フィン型活性領域Ｆ１上に複数のフロントサイドソース／ドレインコンタクトＣＡが配置されうる。複数のフロントサイドソース／ドレインコンタクトＣＡは、それぞれ複数のソース／ドレイン領域１３０のうちから選択される一部のソース／ドレイン領域１３０に電気的に連結されるように構成されうる。複数のフロントサイドソース／ドレインコンタクトＣＡは、それぞれソース／ドレイン領域１３０を挟んでフィン型活性領域Ｆ１から垂直方向（Ｚ方向）に離隔された位置に配置されうる。
【0049】
複数のフロントサイドソース／ドレインコンタクトＣＡは、それぞれゲート間絶縁膜１４４及び絶縁ライナー１４２を垂直方向（Ｚ方向）に貫通して金属シリサイド膜１７２に接しうる。複数のフロントサイドソース／ドレインコンタクトＣＡは、それぞれ金属シリサイド膜１７２を介して複数のソース／ドレイン領域１３０のうちから選択される一部のソース／ドレイン領域１３０に電気的に連結されるように構成されうる。図３Ａに例示されたように、複数のフロントサイドソース／ドレインコンタクトＣＡは、それぞれ外側絶縁スペーサ１１８を挟んでゲートライン１６０のメインゲート部分１６０Ｍから第１水平方向（Ｘ方向）に離隔されうる。
【0050】
図３Ａ及び図３Ｂに例示されたように、複数のフロントサイドソース／ドレインコンタクトＣＡは、それぞれ導電性バリアパターン１７４及びコンタクトプラグ１７６を含みうる。導電性バリアパターン１７４は、コンタクトプラグ１７６の底面及び側壁を取り囲み、コンタクトプラグ１７６の底面及び側壁に接しうる。複数のフロントサイドソース／ドレインコンタクトＣＡは、それぞれゲート間絶縁膜１４４及び絶縁ライナー１４２を貫通して垂直方向（Ｚ方向）に長く延びうる。導電性バリアパターン１７４は、金属シリサイド膜１７２とコンタクトプラグ１７６との間に介在されうる。導電性バリアパターン１７４は、金属シリサイド膜１７２に接する表面と、コンタクトプラグ１７６に接する表面を有しうる。例示的な実施例において、導電性バリアパターン１７４は、金属または金属窒化物からなりうる。例えば、導電性バリアパターン１７４は、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＷＣＮ、ＴｉＳｉＮ、ＴａＳｉＮ、ＷＳｉＮ、またはそれらの組み合わせからなりうるが、それらに限定されるものではない。コンタクトプラグ１７６は、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、それらの組み合わせ、またはそれらの合金からなりうるが、それらに限定されるものではない。
【0051】
複数のソース／ドレイン領域１３０を挟んでフロントサイドソース／ドレインコンタクトＣＡが配置されたフロントサイド側の反対側であるバックサイド側には、複数のバックサイドソース／ドレインコンタクトＤＢＣが配置されうる。複数のバックサイドソース／ドレインコンタクトＤＢＣは、それぞれ複数のソース／ドレイン領域１３０のうちから選択されてフロントサイドソース／ドレインコンタクトＣＡが連結されない他の一部のソース／ドレイン領域１３０に電気的に連結されるように構成されうる。
【0052】
複数のバックサイドソース／ドレインコンタクトＤＢＣは、それぞれ複数のフィン型活性領域Ｆ１のうちから選択された１つのフィン型活性領域Ｆ１を垂直方向（Ｚ方向）に貫通しうる。複数のソース／ドレイン領域１３０において、フロントサイドソース／ドレインコンタクトＣＡが連結されたソース／ドレイン領域１３０とバックサイドソース／ドレインコンタクトＤＢＣとが連結されたソース／ドレイン領域１３０は、水平方向、例えば、第１水平方向（Ｘ方向）または第２水平方向（Ｙ方向）に離隔されうる。
【0053】
複数のバックサイドソース／ドレインコンタクトＤＢＣは、それぞれバックサイドソース／ドレインコンタクトＤＢＣが垂直方向（Ｚ方向）に貫通するフィン型活性領域Ｆ１とそれに隣接した素子分離膜１１２それぞれに対面する側壁を有しうる。
【0054】
図３Ａに例示されたように、バックサイドソース／ドレインコンタクトＤＢＣが垂直方向（Ｚ方向）に貫通するフィン型活性領域Ｆ１は、バックサイドソース／ドレインコンタクトＤＢＣを挟んで第１水平方向（Ｘ方向）に互いに離隔された第１フィン部分Ｆ１Ａ及び第２フィン部分Ｆ１Ｂを含みうる。第１フィン部分Ｆ１Ａ及び第２フィン部分Ｆ１Ｂは、第１水平方向（Ｘ方向）の一直線に沿って長く延びうる。バックサイドソース／ドレインコンタクトＤＢＣは、第１フィン部分Ｆ１Ａと第２フィン部分Ｆ１Ｂとの間にあるコンタクト空間ＤＢＨを満たしうる。バックサイドソース／ドレインコンタクトＤＢＣが連結されたソース／ドレイン領域１３０は、フィン型活性領域Ｆ１上でコンタクト空間ＤＢＨと垂直方向（Ｚ方向）にオーバーラップされる位置に配置されうる。図３Ａに例示されたように、複数のゲートライン１６０は、第１フィン部分Ｆ１Ａ上に配置されたゲートライン１６０と、第２フィン部分Ｆ１Ｂ上に配置されたゲートライン１６０と、を含みうる。
複数のフロントサイドソース／ドレインコンタクトＣＡは、それぞれ第１フィン部分Ｆ１Ａまたは、第２フィン部分Ｆ１Ｂ上に配置されたソース／ドレイン領域１３０に連結されるように構成されうる。
複数のフロントサイドソース／ドレインコンタクトＣＡは、それぞれ第１フィン部分Ｆ１Ａまたは、第２フィン部分Ｆ１Ｂ上に配置されたソース／ドレイン領域１３０に連結されるように構成されうる。
【0055】
エッチング停止層ＥＳＬは、第１フィン部分Ｆ１Ａ及び第２フィン部分Ｆ１Ｂそれぞれの上面に接しうる。エッチング停止層ＥＳＬは、第１フィン部分Ｆ１Ａとゲートライン１６０との間に介在された部分と、第２フィン部分Ｆ１Ｂとゲートライン１６０との間に介在された部分を含みうる。複数のゲートライン１６０は、それぞれエッチング停止層ＥＳＬを挟んでフィン型活性領域Ｆ１から垂直方向（Ｚ方向）に離隔されうる。図３Ａに例示されたように、複数のゲートライン１６０は、それぞれエッチング停止層ＥＳＬを挟んで第１フィン部分Ｆ１Ａまたは第２フィン部分Ｆ１Ｂから垂直方向（Ｚ方向）に離隔されうる。複数のナノシートスタックＮＳＳは、エッチング停止層ＥＳＬを挟んで第１フィン部分Ｆ１Ａ上に配置されたナノシートスタックＮＳＳと、エッチング停止層ＥＳＬを挟んで第２フィン部分Ｆ１Ｂ上に配置されたナノシートスタックＮＳＳと、を含みうる。
【0056】
図３Ｂ及び図３Ｄに例示されたように、素子分離膜１１２は、第１フィン部分Ｆ１Ａ及び第２フィン部分Ｆ１Ｂそれぞれの第２水平方向（Ｙ方向）における両側壁を覆い、第２水平方向（Ｙ方向）にコンタクト空間ＤＢＨの幅を限定することができる。バックサイドソース／ドレインコンタクトＤＢＣは、垂直方向（Ｚ方向）に沿ってソース／ドレイン領域１３０及びフロントサイドソース／ドレインコンタクトＣＡから遠くなるほど、第１水平方向（Ｘ方向）及び第２水平方向（Ｙ方向）における幅が徐々に大きくなる。
【0057】
図３Ａ及び図３Ｂに例示されたように、フロントサイドソース／ドレインコンタクトＣＡは、垂直方向（Ｚ方向）に沿ってソース／ドレイン領域１３０及びバックサイドソース／ドレインコンタクトＤＢＣから遠くなるほど、第１水平方向（Ｘ方向）及び第２水平方向（Ｙ方向）における幅が徐々に大きくなる。
【0058】
図３Ａ及び図３Ｂに例示されたように、複数のソース／ドレイン領域１３０のうちフロントサイドソース／ドレインコンタクトＣＡが連結されたソース／ドレイン領域１３０の底面は、エッチング停止層ＥＳＬに接しうる。フロントサイドソース／ドレインコンタクトＣＡが連結されたソース／ドレイン領域１３０は、エッチング停止層ＥＳＬを挟んでフィン型活性領域Ｆ１から垂直方向（Ｚ方向）に離隔されうる。他の例示的な実施例において、図３Ａ及び図３Ｂに例示されたところと異なり、フロントサイドソース／ドレインコンタクトＣＡが連結されたソース／ドレイン領域１３０は、エッチング停止層ＥＳＬを垂直方向（Ｚ方向）に貫通してフィン型活性領域Ｆ１に接してもよい。
【0059】
図３Ａに例示されたように、バックサイドソース／ドレインコンタクトＤＢＣが連結されたソース／ドレイン領域１３０は、エッチング停止層ＥＳＬに接する表面を有しうる。
他の例示的な実施例において、図３Ａに例示されたところと異なり、バックサイドソース／ドレインコンタクトＤＢＣが連結されたソース／ドレイン領域１３０は、エッチング停止層ＥＳＬに接しない場合もある。
他の例示的な実施例において、図３Ａに例示されたところと異なり、バックサイドソース／ドレインコンタクトＤＢＣが連結されたソース／ドレイン領域１３０は、エッチング停止層ＥＳＬに接しない場合もある。
【0060】
バックサイドソース／ドレインコンタクトＤＢＣとソース／ドレイン領域１３０との間には、金属シリサイド膜１９２が介在されうる。金属シリサイド膜１９２に係わるさらに詳細な構成は、金属シリサイド膜１７２に係わって上述した説明とほぼ同一である。
【0061】
バックサイドソース／ドレインコンタクトＤＢＣは、ソース／ドレイン領域１３０上に順次に積層された導電性バリアパターン１９４及びコンタクトプラグ１９６を含みうる。導電性バリアパターン１９４は、金属シリサイド膜１９２とコンタクトプラグ１９６との間に介在されうる。導電性バリアパターン１９４は、金属シリサイド膜１９２に接する表面と、コンタクトプラグ１９６に接する表面と、を有しうる。導電性バリアパターン１９４及びコンタクトプラグ１９６に係わるさらに詳細な構成は、導電性バリアパターン１７４及びコンタクトプラグ１７６に係わって上述した説明とほぼ同一である。バックサイドソース／ドレインコンタクトＤＢＣは、コンタクト空間ＤＢＨからソース／ドレイン領域１３０と垂直方向（Ｚ方向）にオーバーラップされる位置に配置され、コンタクト空間ＤＢＨで垂直方向（Ｚ方向）に長く延びうる。
【0062】
図３Ｂ及び図３Ｄに例示されたように、複数のバックサイドソース／ドレインコンタクトＤＢＣそれぞれにおいてソース／ドレイン領域１３０から最も遠い端部表面と、素子分離膜１１２のうちソース／ドレイン領域１３０から最も遠い端部表面と、複数のフィン型活性領域Ｆ１それぞれのソース／ドレイン領域１３０から最も遠い端部表面は、同一平面上で延びうる。
【0063】
図３Ａ、図３Ｂ、及び図３Ｄに例示されたように、複数のバックサイドソース／ドレインコンタクトＤＢＣそれぞれの側壁は、絶縁スペーサ１９０によって取り囲まれうる。絶縁スペーサ１９０は、コンタクト空間ＤＢＨで垂直方向（Ｚ方向）に沿って長く延びうる。バックサイドソース／ドレインコンタクトＤＢＣは、絶縁スペーサ１９０を挟んで第１フィン部分Ｆ１Ａ及び第２フィン部分Ｆ１Ｂそれぞれから第１水平方向（Ｘ方向）に離隔されうる。図３Ｂ及び図３Ｄに例示されたように、絶縁スペーサ１９０は、素子分離膜１１２に接しうる。絶縁スペーサ１９０は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、またはそれらの組み合わせからなりうるが、それらに限定されるものではない。他の例示的な実施例において、絶縁スペーサ１９０のうち、バックサイドソース／ドレインコンタクトＤＢＣと素子分離膜１１２との間に介在された部分は、省略可能であり、その場合、バックサイドソース／ドレインコンタクトＤＢＣは、素子分離膜１１２と直接接することができる。
【0064】
図３Ａに例示されたように、エッチング停止層ＥＳＬは、第１水平方向（Ｘ方向）において絶縁スペーサ１９０を挟んでバックサイドソース／ドレインコンタクトＤＢＣの側壁に対面する部分を含みうる。他の例示的な実施例において、エッチング停止層ＥＳＬとバックサイドソース／ドレインコンタクトＤＢＣの側壁との間に絶縁スペーサ１９０が介在されないこともあり、その場合、エッチング停止層ＥＳＬは、バックサイドソース／ドレインコンタクトＤＢＣの側壁に接しうる。
【0065】
複数のバックサイドソース／ドレインコンタクトＤＢＣそれぞれにおいてソース／ドレイン領域１３０から最も遠い端部表面と、素子分離膜１１２のうちソース／ドレイン領域１３０から最も遠い端部表面と、複数のフィン型活性領域Ｆ１それぞれのソース／ドレイン領域１３０から最も遠い端部表面との上にバックサイド絶縁膜１０９が配置されうる。本明細書において、複数のバックサイドソース／ドレインコンタクトＤＢＣそれぞれにおいてソース／ドレイン領域１３０から最も遠い端部表面は、バックサイドソース／ドレインコンタクトＤＢＣの底面と称され、素子分離膜１１２のうちソース／ドレイン領域１３０から最も遠い端部表面は、素子分離膜１１２の底面と称され、複数のフィン型活性領域Ｆ１それぞれのソース／ドレイン領域１３０から最も遠い端部表面は、複数のフィン型活性領域Ｆ１それぞれの底面と称されうる。複数のバックサイドソース／ドレインコンタクトＤＢＣそれぞれの底面、素子分離膜１１２の底面、及び複数のフィン型活性領域Ｆ１それぞれの底面は、バックサイド絶縁膜１０９に接しうる。バックサイド絶縁膜１０９は、フィン型活性領域Ｆ１の第１フィン部分Ｆ１Ａ及び第２フィン部分Ｆ１Ｂを挟んでエッチング停止層ＥＳＬから垂直方向（Ｚ方向）に離隔されうる。
【0066】
例示的な実施例において、バックサイド絶縁膜１０９は、シリコン酸化膜、シリコン窒化膜、シリコン炭化膜、低誘電膜、またはそれらの組み合わせからなりうる。前記低誘電膜は、フッ素ドーピングされたシリコン酸化物(fluorine-doped silicon oxide)、有機シリケートガラス(organosilicate glass)、炭素ドーピングされた酸化物(carbon-doped oxide)、多孔性シリコン酸化物(porous silicon oxide)、多孔性有機シリケートガラス(porousorganosilicate glass)、スピンオン有機ポリマー誘電体(spin-on organic polymeric dielectric)、スピンオンシリコン基盤の誘電体(spin-on silicon based polymeric dielectric)、またはそれらの組み合わせからなりうるが、前記例示したところによって限定されるものではない。
【0067】
図３Ａ、図３Ｂ、及び図３Ｄに例示されたように、バックサイドソース／ドレインコンタクトＤＢＣのうちソース／ドレイン領域１３０から最も遠い端部には、バックサイドパワーレールＢＰＷが連結されうる。バックサイドパワーレールＢＰＷは、バックサイド絶縁膜１０９を垂直方向（Ｚ方向）に貫通してバックサイドソース／ドレインコンタクトＤＢＣの前記端部に接しうる。例示的な実施例において、バックサイドパワーレールＢＰＷは、金属配線層と、前記金属配線層を取り囲む導電性バリア層と、を含みうる。バックサイドパワーレールＢＰＷを構成する前記金属配線層は、Ｒｕ、Ｃｏ、Ｗ、またはそれらの組み合わせからなりうる。バックサイドパワーレールＢＰＷを構成する前記導電性バリア層は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、またはそれらの組み合わせからなりうる。
【0068】
図３Ａないし図３Ｄに例示されたように、複数のフロントサイドソース／ドレインコンタクトＣＡ、複数のキャッピング絶縁パターン１６８、及びゲート間絶縁膜１４４それぞれの上面は、上部絶縁構造物１８０で覆われうる。上部絶縁構造物１８０は、複数のフロントサイドソース／ドレインコンタクトＣＡ、複数のキャッピング絶縁パターン１６８、及びゲート間絶縁膜１４４それぞれの上に順次に積層されたエッチング停止膜１８２及び上部絶縁膜１８４を含みうる。エッチング停止膜１８２は、シリコン炭化物（ＳｉＣ）、ＳｉＮ、窒素ドーピングされたシリコン炭化物（ＳｉＣ：Ｎ）、ＳｉＯＣ、ＡｌＮ、ＡｌＯＮ、ＡｌＯ、ＡｌＯＣ、またはそれらの組み合わせからなりうる。上部絶縁膜１８４は、酸化膜、窒化膜、約２．２～２．４の超低誘電率(ultra low dielectric constant K)を有するULK(ultralow-k)膜、またはそれらの組み合わせからなりうる。例えば、上部絶縁膜１８４は、ＴＥＯＳ（tetraethylorthosilicate）膜、ＨＤＰ（high density plasma）酸化膜、ＢＰＳＧ（boro-phospho-silicate glass）膜、ＦＣＶＤ（flowable chemical vapor deposition）酸化膜、ＳｉＯＮ膜、ＳｉＮ膜、ＳｉＯＣ膜、ＳｉＣＯＨ膜、またはそれらの組み合わせからなりうるが、それらに限定されるものではない。
【0069】
図３Ａ及び図３Ｂに例示されたように、複数のフロントサイドソース／ドレインコンタクトＣＡ上に複数のソース／ドレインビアコンタクトＶＡが配置されうる。複数のソース／ドレインビアコンタクトＶＡは、それぞれ上部絶縁構造物１８０を貫通してフロントサイドソース／ドレインコンタクトＣＡに接しうる。複数のソース／ドレイン領域１３０のうち、フロントサイドソース／ドレインコンタクトＣＡに連結されたソース／ドレイン領域１３０は、金属シリサイド膜１７２及びフロントサイドソース／ドレインコンタクトＣＡを介してソース／ドレインビアコンタクトＶＡに電気的に連結されるように構成されうる。複数のソース／ドレインビアコンタクトＶＡそれぞれの底面は、フロントサイドソース／ドレインコンタクトＣＡの上面に接しうる。複数のソース／ドレインビアコンタクトＶＡは、それぞれモリブデン（Ｍｏ）またはタングステン（Ｗ）からなりうるが、それらに限定されるものではない。
【0070】
図２及び図３Ｃに例示されたように、ゲートライン１６０上にゲートコンタクトＣＢが配置されうる。ゲートコンタクトＣＢは、上部絶縁構造物１８０及びキャッピング絶縁パターン１６８を垂直方向（Ｚ方向）に貫通してゲートライン１６０に連結されるように構成されうる。ゲートコンタクトＣＢの底面は、ゲートライン１６０の上面に接しうる。ゲートコンタクトＣＢは、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、それらの組み合わせ、またはそれらの合金からなるコンタクトプラグを含みうるが、前記コンタクトプラグの構成物質が前記例示したところに限定されるものではない。例示的な実施例において、ゲートコンタクトＣＢは、前記コンタクトプラグの一部を取り囲む導電性バリアパターンをさらに含みうる。ゲートコンタクトＣＢに含まれる前記導電性バリアパターンは、金属または金属窒化物からなりうる。例えば、前記導電性バリアパターンは、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＷＣＮ、ＴｉＳｉＮ、ＴａＳｉＮ、ＷＳｉＮ、またはそれらの組み合わせからなりうるが、それらに限定されるものではない。
【0071】
上部絶縁構造物１８０の上面は、層間絶縁膜１８６で覆われうる。層間絶縁膜１８６の構成物質は、上部絶縁膜１８４の構成物質に係わって上述した説明とほぼ同一である。
【0072】
複数の上部配線層Ｍ１が層間絶縁膜１８６を貫通するように配置されうる。複数の上部配線層Ｍ１は、それぞれ下部にある複数のソース／ドレインビアコンタクトＶＡのうちから選択される１つのソース／ドレインビアコンタクトＶＡ、または複数のゲートコンタクトＣＢ（図２参照）のうちから選択される１つのゲートコンタクトＣＢに連結されうる。例示的な実施例において、複数の上部配線層Ｍ１のうちソース／ドレインビアコンタクトＶＡを介してフロントサイドソース／ドレインコンタクトＣＡに連結された上部配線層Ｍ１は、信号ラインＳＬとして用いられる。複数の上部配線層Ｍ１は、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、それらの組み合わせ、またはそれらの合金からなりうるが、それらに限定されるものではない。
【0073】
図２と図３Ａないし図３Ｄを参照して説明したように、集積回路素子１００は、複数のフィン型活性領域Ｆ１上に配置された複数のソース／ドレイン領域１３０において一部ソース／ドレイン領域１３０は、バックサイドソース／ドレインコンタクトＤＢＣに連結され、複数のソース／ドレイン領域１３０における他の一部ソース／ドレイン領域１３０は、フロントサイドソース／ドレインコンタクトＣＡに連結されるように構成されうる。したがって、集積回路素子１００で複数のバックサイドソース／ドレインコンタクトＤＢＣ及び複数のフロントサイドソース／ドレインコンタクトＣＡそれぞれの間に十分な絶縁距離を確保して寄生キャパシタンスを抑制し、集積回路素子１００のソース／ドレイン領域１３０に電力(power)及び／または信号を供給するための配線における抵抗を減少させうる。
【0074】
また、本発明の技術的思想による集積回路素子１００の製造過程で複数のバックサイドソース／ドレインコンタクトＤＢＣが配置されるコンタクト空間ＤＢＨを形成するためのエッチング工程を遂行するとき、素子分離膜１１２を利用する自己整列（セルフアライン）方式のエッチング工程を用いてコンタクト空間ＤＢＨを容易に形成することができる。したがって、集積回路素子１００は、複数のバックサイドソース／ドレインコンタクトＤＢＣ及び複数のフロントサイドソース／ドレインコンタクトＣＡを形成するとき、厳格なデザインルールを適用せずとも、それらを所望の位置に容易にアライメントする構造を有しうる。このように本発明の技術的思想による集積回路素子１００は、ダウンスケーリングによって縮まった面積内でも安定かつ最適化された構造の配線構造物を提供し、集積回路素子１００の集積度及び信頼性が向上しうる。
【0075】
図４Ａ、図４Ｂ、及び図４Ｃは、本発明の技術的思想による他の実施例による集積回路素子２００を説明するための断面図である。さらに具体的に、図４Ａは、図２のＹ１－Ｙ１’線断面に対応する部分の断面図であり、図４Ｂは、図２のＹ２－Ｙ２’線断面に対応する部分の断面図であり、図４Ｃは、図２のＹ３－Ｙ３’線断面に対応する部分の断面図である。図４Ａ、図４Ｂ、及び図４Ｃにおいて、図２と図３Ａないし図３Ｄと同じ参照符号は、同じ部材を示し、ここで、それらに係わる重複説明は省略する。
【0076】
図４Ａ、図４Ｂ、及び図４Ｃを参照すれば、集積回路素子２００は、図２と図３Ａないし図３Ｄを参照して説明した集積回路素子１００とほぼ同じ構成を有する。但し、集積回路素子２００は、素子分離膜１１２の代わりに、素子分離膜２１２を含む。
【0077】
素子分離膜２１２は、互いに異なる物質からなる絶縁ライナー２１２Ａ及び埋込み絶縁膜２１２Ｂを含みうる。埋込み絶縁膜２１２Ｂは、絶縁ライナー２１２Ａによって取り囲まれる底面及び側面を有しうる。
【0078】
例示的な実施例において、絶縁ライナー２１２Ａ及び埋込み絶縁膜２１２Ｂは、所定のエッチング雰囲気下で互いに異なるエッチング選択比を有する物質からなりうる。例えば、絶縁ライナー２１２Ａは、シリコン窒化膜からなり、埋込み絶縁膜２１２Ｂは、シリコン酸化膜からなりうる。
【0079】
他の例示的な実施例において、絶縁ライナー２１２Ａ及び埋込み絶縁膜２１２Ｂは、互いに異なる緻密度を有する物質からなりうる。絶縁ライナー２１２Ａの緻密度は、埋込み絶縁膜２１２Ｂの緻密度よりも大きいとしうる。例えば、絶縁ライナー２１２Ａは、ＡＬＤ（atomic layer deposition）工程によって形成されたシリコン酸化膜からなり、埋込み絶縁膜２１２Ｂは、ＦＣＶＤ（flowable chemical vapor deposition）工程によって形成された酸化膜からなりうる。しかし、本発明の技術的思想が、それらに限定されず、絶縁ライナー２１２Ａ及び埋込み絶縁膜２１２Ｂそれぞれの構成物質に係わる多様な変形及び変更が可能である。
【0080】
複数のバックサイドソース／ドレインコンタクトＤＢＣは、それぞれ絶縁ライナー２１２Ａに対面する側壁を有し、絶縁ライナー２１２Ａを挟んで埋込み絶縁膜２１２Ｂから離隔されうる。複数のフィン型活性領域Ｆ１それぞれの側壁は、絶縁ライナー２１２Ａに接しうる。
【0081】
集積回路素子２００は、絶縁ライナー２１２Ａ及び埋込み絶縁膜２１２Ｂを含む素子分離膜２１２を含むことにより、複数のバックサイドソース／ドレインコンタクトＤＢＣが配置されるコンタクト空間ＤＢＨを形成するためのエッチング工程を遂行するとき、素子分離膜２１２を用いる自己整列方式のエッチング工程がさらに容易になりうる。したがって、集積回路素子２００は、複数のバックサイドソース／ドレインコンタクトＤＢＣ及び複数のフロントサイドソース／ドレインコンタクトＣＡを形成する時、厳格なデザインルールを適用せずとも、それらを所望の位置により容易にアライメントする構造を有しうる。
【0082】
図５Ａ及び図５Ｂは、本発明の技術的思想によるさらに他の実施例による集積回路素子３００を説明するための断面図である。さらに具体的に、図５Ａは、図２のＸ１－Ｘ１’線断面に対応する部分の断面図であり、図５Ｂは、図２のＹ１－Ｙ１’線断面に対応する部分の断面図である。図５Ａ及び図５Ｂにおいて、図２と図３Ａないし図３Ｄと同じ参照符号は、同一部材を示し、ここで、それらに係わる重複説明は省略する。
【0083】
図５Ａ及び図５Ｂを参照すれば、集積回路素子３００は、図２と図３Ａないし図３Ｄを参照して説明した集積回路素子１００とほぼ同じ構成を有する。但し、集積回路素子３００は、複数のフィン型活性領域Ｆ１それぞれに一体に連結されて素子分離膜１１２の底面に接する基板１０２をさらに含む。基板１０２は、フィン型活性領域Ｆ１の第１フィン部分Ｆ１Ａ及び第２フィン部分Ｆ１Ｂそれぞれに一体に連結されうる。集積回路素子３００においてバックサイド絶縁膜１０９は、基板１０２を挟んで素子分離膜１１２から垂直方向（Ｚ方向）に離隔されうる。垂直方向（Ｚ方向）から基板１０２の厚さ１０２Ｔは、素子分離膜１１２の厚さよりも小さくしうる。
【0084】
基板１０２は、ＳｉまたはＧｅのような半導体、または、ＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＩｎＡｓ、ＩｎＧａＡｓ、またはＩｎＰのような化合物半導体を含みうる。基板１０２は、導電領域、例えば、不純物がドーピングされたウェル（well）または不純物がドーピングされた構造物を含みうる。
【0085】
バックサイドソース／ドレインコンタクトＤＢＣ３が基板１０２及びフィン型活性領域Ｆ１を垂直方向（Ｚ方向）に貫通して複数のソース／ドレイン領域１３０のうちフロントサイドソース／ドレインコンタクトＣＡが連結されていないソース／ドレイン領域１３０に電気的に連結されるように構成されうる。バックサイドパワーレールＢＰＷ３は、バックサイド絶縁膜１０９を垂直方向（Ｚ方向）に貫通してバックサイドソース／ドレインコンタクトＤＢＣ３に連結されうる。バックサイドパワーレールＢＰＷ３に係わる詳細な構成は、図３Ａ、図３Ｂ、及び図３Ｄを参照してバックサイドパワーレールＢＰＷについて説明したところとほぼ同一である。
【0086】
バックサイドソース／ドレインコンタクトＤＢＣ３は、第１フィン部分Ｆ１Ａと第２フィン部分Ｆ１Ｂとの間にあるコンタクト空間ＤＢＨ３を満たしうる。バックサイドソース／ドレインコンタクトＤＢＣ３が連結されたソース／ドレイン領域１３０は、フィン型活性領域Ｆ１上でコンタクト空間ＤＢＨ３と垂直方向（Ｚ方向）にオーバーラップされる位置に配置されうる。バックサイドソース／ドレインコンタクトＤＢＣ３とソース／ドレイン領域１３０との間には、金属シリサイド膜３９２が介在されうる。金属シリサイド膜３９２に係わるさらに詳細な構成は、図３Ａ及び図３Ｂに基づいて金属シリサイド膜１７２に係わって上述した説明とほぼ同一である。
【0087】
バックサイドソース／ドレインコンタクトＤＢＣ３は、導電性バリアパターン３９４及びコンタクトプラグ３９６を含みうる。導電性バリアパターン３９４は、金属シリサイド膜３９２とコンタクトプラグ３９６との間に介在されうる。導電性バリアパターン３９４は、金属シリサイド膜３９２に接する表面と、コンタクトプラグ３９６に接する表面を有しうる。導電性バリアパターン３９４及びコンタクトプラグ３９６に係わるさらに詳細な構成は、図３Ａ及び図３Ｂを参照して導電性バリアパターン１７４及びコンタクトプラグ１７６に係わって上述した説明とほぼ同一である。
【0088】
バックサイドソース／ドレインコンタクトＤＢＣ３は、コンタクト空間ＤＢＨ３から素子分離膜１１２及びフィン型活性領域Ｆ１それぞれに対面し、垂直方向（Ｚ方向）に長く延びる第１部分Ｐ３１と、第１部分Ｐ３１に一体に連結され、基板１０２を垂直方向（Ｚ方向）に貫通する第２部分Ｐ３２を含みうる。バックサイドソース／ドレインコンタクトＤＢＣ３の第１部分Ｐ３１は、フィン型活性領域Ｆ１及び素子分離膜１１２それぞれに対面する側壁を有しうる。バックサイドソース／ドレインコンタクトＤＢＣ３の第２部分Ｐ３２は、基板１０２に対面する側壁を有しうる。
【0089】
垂直方向（Ｚ方向）において、バックサイドソース／ドレインコンタクトＤＢＣ３の第１部分Ｐ３１の長さは、バックサイドソース／ドレインコンタクトＤＢＣ３の第２部分Ｐ３２の長さよりも長くしうる。これは、垂直方向（Ｚ方向）において基板１０２の厚さ１０２Ｔが、素子分離膜１１２の厚さよりも薄いことに起因する。そのように垂直方向（Ｚ方向）において基板１０２が、比較的薄い厚さを有することで、集積回路素子３００の製造過程で複数のバックサイドソース／ドレインコンタクトＤＢＣ３が配置されるコンタクト空間ＤＢＨ３を形成するためのエッチング工程を遂行するとき、基板１０２のエッチング量が減少してコンタクト空間ＤＢＨ３の形成工程を比較的容易に遂行し、第１水平方向（Ｘ方向）においてバックサイドソース／ドレインコンタクトＤＢＣ３が連結されるソース／ドレイン領域１３０とコンタクト空間ＤＢＨ３とのアライメント精度が向上しうる。
【0090】
第２水平方向（Ｙ方向）において、バックサイドソース／ドレインコンタクトＤＢＣ３の第２部分Ｐ３２の幅ＤＷ２は、バックサイドソース／ドレインコンタクトＤＢＣ３の第１部分Ｐ３１の幅ＤＷ１よりも大きくなる。バックサイドソース／ドレインコンタクトＤＢＣ３は、基板１０２と素子分離膜１１２との境界面に隣接した部分で第１部分Ｐ３１と第２部分Ｐ３２との間に段差部ＳＴ３を含みうる。このように第２水平方向（Ｙ方向）においてバックサイドソース／ドレインコンタクトＤＢＣ３の第２部分Ｐ３２の幅ＤＷ２が比較的大きい場合にも、集積回路素子３００の製造過程で複数のバックサイドソース／ドレインコンタクトＤＢＣ３が配置されるコンタクト空間ＤＢＨ３を形成するためのエッチング工程を遂行するとき、基板１０２がエッチングされた後、素子分離膜１１２が露出される時点からは、フィン型活性領域Ｆ１のうち、除去対象の局部領域が素子分離膜１１２によって自己整列される方式で選択的にエッチングされうる。したがって、コンタクト空間ＤＢＨ３を形成するためのエッチング工程を遂行するとき、バックサイドソース／ドレインコンタクトＤＢＣ３が連結されるソース／ドレイン領域１３０とコンタクト空間ＤＢＨ３とのアライメント精度が向上しうる。
【0091】
バックサイドソース／ドレインコンタクトＤＢＣ３の側壁は、絶縁スペーサ３９０によって取り囲まれうる。絶縁スペーサ３９０は、コンタクト空間ＤＢＨ３においてフィン型活性領域Ｆ１及び素子分離膜１１２に対面して垂直方向（Ｚ方向）に沿って長く延びる部分と、基板１０２を垂直方向（Ｚ方向）に貫通する部分を含みうる。図５Ａに例示されたように、バックサイドソース／ドレインコンタクトＤＢＣ３の第１部分Ｐ３１は、絶縁スペーサ３９０を挟んで第１フィン部分Ｆ１Ａ及び第２フィン部分Ｆ１Ｂそれぞれから第１水平方向（Ｘ方向）に離隔されうる。図５Ａ及び図５Ｂに例示したように、バックサイドソース／ドレインコンタクトＤＢＣ３の第２部分Ｐ３２は、絶縁スペーサ３９０を挟んで基板１０２から水平方向、例えば、第１水平方向（Ｘ方向）及び第２水平方向（Ｙ方向）に離隔されうる。
【0092】
図５Ｂに例示されたように、第２水平方向（Ｙ方向）の断面視において、絶縁スペーサ３９０は、バックサイドソース／ドレインコンタクトＤＢＣ３の段差部ＳＴ３の一部は、覆わないように途切れる部分を含みうる。したがって、絶縁スペーサ３９０のうち、基板１０２を覆う部分と素子分離膜１１２を覆う部分が段差部ＳＴ３において離隔されうる。これは、絶縁スペーサ３９０の形成工程において、コンタクト空間ＤＢＨ３の内部表面をコンフォーマルに覆う絶縁スペーサ３９０を形成した後、ソース／ドレイン領域１３０を露出させるために、絶縁スペーサ３９０の一部領域をエッチバックするとき、絶縁スペーサ３９０において段差部ＳＴ３を覆う部分も共に除去された結果物でもある。しかし、本発明の技術的思想は、それに限定されない。例えば、図５Ｂに例示されたところと異なり、絶縁スペーサ３９０において基板１０２を覆う部分と素子分離膜１１２を覆う部分は途切れずに連続して連結されうる。絶縁スペーサ３９０に係わるさらに詳細な構成は、図３Ａ、図３Ｂ、及び図３Ｄを参照して絶縁スペーサ１９０について説明したところとほぼ同一である。
【0093】
他の例示的な実施例において、絶縁スペーサ３９０のうちバックサイドソース／ドレインコンタクトＤＢＣ３と素子分離膜１１２との間に介在された部分は省略可能であり、その場合、バックサイドソース／ドレインコンタクトＤＢＣ３は、素子分離膜１１２と直接接することができる。
【0094】
図６は、本発明の技術的思想によるさらに他の実施例による集積回路素子４００を説明するための断面図である。図６には、図２のＹ１－Ｙ１’線断面に対応する部分の断面構成が例示されている。図６において、図２ないし図５Ｂと同じ参照符号は、同一部材を示し、ここで、それらに係わる重複説明は省略する。
【0095】
図６を参照すれば、集積回路素子４００は、図５Ａ及び図５Ｂを参照して説明した集積回路素子３００とほぼ同じ構成を有する。但し、集積回路素子４００は、素子分離膜１１２の代わりに素子分離膜２１２を含む。素子分離膜２１２に係わる詳細な構成は、図４Ａ、図４Ｂ、及び図４Ｃを参照して説明した通りである。
【0096】
図７は、本発明の技術的思想によるさらに他の実施例による集積回路素子５００を説明するための断面図である。図７には、図２のＹ１－Ｙ１’線断面に対応する部分の断面構成が例示されている。図７において、図２ないし図５Ｂと同じ参照符号は、同一部材を示し、ここで、それらに係わる重複説明は省略する。
【0097】
図７を参照すれば、集積回路素子５００は、図５Ａ及び図５Ｂを参照して説明した集積回路素子３００とほぼ同じ構成を有する。但し、集積回路素子５００は、複数のフィン型活性領域Ｆ１それぞれに一体に連結された基板５０２と、複数のフィン型活性領域Ｆ１それぞれの側壁を覆う素子分離膜５１２を含む。基板５０２及び素子分離膜５１２は、図５Ａ及び図５Ｂを参照して説明した基板１０２及び素子分離膜１１２について説明したところとほぼ同じ構成を有しうる。但し、垂直方向（Ｚ方向）において基板５０２の厚さ５０２Ｔは、素子分離膜５１２の厚さよりも厚いとしうる。
【0098】
バックサイドソース／ドレインコンタクトＤＢＣ５が基板５０２及びフィン型活性領域Ｆ１を垂直方向（Ｚ方向）に貫通して複数のソース／ドレイン領域１３０のうちフロントサイドソース／ドレインコンタクトＣＡが連結されていないソース／ドレイン領域１３０に電気的に連結されるように構成されうる。バックサイドパワーレールＢＰＷ３は、バックサイド絶縁膜１０９を垂直方向（Ｚ方向）に貫通してバックサイドソース／ドレインコンタクトＤＢＣ５に連結されうる。バックサイドソース／ドレインコンタクトＤＢＣ５とソース／ドレイン領域１３０との間には、金属シリサイド膜５９２が介在されうる。金属シリサイド膜５９２に係わるさらに詳細な構成は、図３Ａ及び図３Ｂを参照して金属シリサイド膜１７２に係わって上述した説明とほぼ同一である。
【0099】
バックサイドソース／ドレインコンタクトＤＢＣ５は、導電性バリアパターン５９４及びコンタクトプラグ５９６を含みうる。導電性バリアパターン５９４及びコンタクトプラグ５９６に係わるさらに詳細な構成は、図３Ａ及び図３Ｂを参照して導電性バリアパターン１７４及びコンタクトプラグ１７６に係わって上述した説明とほぼ同一である。
【0100】
バックサイドソース／ドレインコンタクトＤＢＣ５の側壁は、絶縁スペーサ５９０に取り囲まれうる。絶縁スペーサ５９０は、コンタクト空間ＤＢＨ５において素子分離膜５１２に接し、垂直方向（Ｚ方向）に沿って長く延びる部分と、基板５０２を垂直方向（Ｚ方向）に貫通して基板５０２に接する部分を含みうる。バックサイドソース／ドレインコンタクトＤＢＣ５は、絶縁スペーサ５９０を挟んで基板５０２から離隔されうる。絶縁スペーサ５９０に係わるさらに詳細な構成は、図３Ａ、図３Ｂ、及び図３Ｄを参照して絶縁スペーサ１９０について説明したところとほぼ同一である。
【0101】
バックサイドソース／ドレインコンタクトＤＢＣ５は、コンタクト空間ＤＢＨ５において素子分離膜５１２及びフィン型活性領域Ｆ１それぞれに対面し、垂直方向（Ｚ方向）に長く延びる第１部分Ｐ５１と、第１部分Ｐ５１に一体に連結され、基板５０２を垂直方向（Ｚ方向）に貫通する第２部分Ｐ５２を含みうる。バックサイドソース／ドレインコンタクトＤＢＣ５の第１部分Ｐ５１は、フィン型活性領域Ｆ１及び素子分離膜１１２それぞれに対面する側壁を有しうる。バックサイドソース／ドレインコンタクトＤＢＣ５の第２部分Ｐ５２は、基板１０２に対面する側壁を有しうる。
【0102】
垂直方向（Ｚ方向）において、バックサイドソース／ドレインコンタクトＤＢＣ５の第１部分Ｐ５１の長さは、バックサイドソース／ドレインコンタクトＤＢＣ５の第２部分Ｐ５２の長さよりも短いとしうる。しかし、本発明の技術的思想は、それに限定されない。垂直方向（Ｚ方向）において、バックサイドソース／ドレインコンタクトＤＢＣ５の第１部分Ｐ５１の長さは、バックサイドソース／ドレインコンタクトＤＢＣ５の第２部分Ｐ５２の長さと同一であるか、類似するかであってもよい。
【0103】
第２水平方向（Ｙ方向）において、バックサイドソース／ドレインコンタクトＤＢＣ５の第２部分Ｐ５２の幅は、バックサイドソース／ドレインコンタクトＤＢＣ５の第１部分Ｐ５１の幅よりも大きくしうる。バックサイドソース／ドレインコンタクトＤＢＣ５は、基板５０２と素子分離膜５１２との境界面に隣接した部分で第１部分Ｐ５１と第２部分Ｐ５２との間に段差部ＳＴ５を含みうる。そのように第２水平方向（Ｙ方向）においてバックサイドソース／ドレインコンタクトＤＢＣ５の第２部分Ｐ５２の幅が比較的大きい場合にも、集積回路素子５００の製造過程で複数のバックサイドソース／ドレインコンタクトＤＢＣ５が配置されるコンタクト空間ＤＢＨ５を形成するためのエッチング工程を遂行するとき、基板５０２がエッチングされた後、素子分離膜５１２が露出される時点からは、フィン型活性領域Ｆ１のうち、除去対象の局部領域が素子分離膜５１２によって自己整列される方式で選択的にエッチングされうる。したがって、コンタクト空間ＤＢＨ５を形成するためのエッチング工程を遂行するとき、バックサイドソース／ドレインコンタクトＤＢＣ５が連結されるソース／ドレイン領域１３０とコンタクト空間ＤＢＨ５とのアライメント精度が向上しうる。
【0104】
図８、図９、及び図１０は、それぞれ本発明の技術的思想によるさらに他の実施例による集積回路素子６００、７００、８００を説明するための平面レイアウトダイアグラムである。図８、図９、及び図１０において、図２と同じ参照符号は、同一部材を示し、ここで、それらに係わる重複説明は省略する。
【0105】
図８、図９、及び図１０を参照すれば、集積回路素子６００、７００、８００は、図２と図３Ａないし図３Ｄを参照して説明した集積回路素子１００とほぼ同じ構成を有しうる。但し、集積回路素子６００、７００、８００において複数のフロントサイドソース／ドレインコンタクトＣＡの平面形状及び位置と複数のバックサイドソース／ドレインコンタクトＤＢＣの位置は、図８、図９、及び図１０に例示したところのように多様に選択されうる。
【0106】
以上、図２ないし図１０を参照して、本発明の技術的思想による集積回路素子の例示的な構成を説明したが、本発明の技術的思想は、本明細書に例示されたところに限定されず、本発明の技術的思想の範囲内で多様な変形及び変更が可能である。
【0107】
次いで、本発明の技術的思想による実施例による集積回路素子の製造方法を詳細に説明する。
【0108】
図１１Ａないし図２１Ｂは、本発明の技術的思想による実施例による集積回路素子の製造方法を説明するために工程順序によって図示した断面図である。さらに具体的に、図１１Ａ、図１２Ａ,…,及び図２１Ａは、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。図１１Ｂ、図１２Ｂ,…,及び図２１Ｂは、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。図１１Ｃ、図１２Ｃ,…,及び図１６Ｃは、図２のＹ２－Ｙ２’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。図１１Ａないし図２１Ｂを参照して、図２と図３Ａないし図３Ｄを参照して説明した集積回路素子１００の製造方法を説明する。図１１Ａないし図２１Ｂにおいて、図２と図３Ａないし図３Ｄと同じ参照符号は、同一部材を示し、ここでは、それらに係わる詳細な説明を省略する。
【0109】
図１１Ａ、図１１Ｂ、及び図１１Ｃを参照すれば、バックサイド面１０２Ｂ及びフロントサイド面１０２Ｆを有する基板１０２を準備し、基板１０２のフロントサイド面１０２Ｆ上に犠牲層ＰＬを形成し、犠牲層ＰＬ上に複数の犠牲半導体層１０４と複数のナノシート半導体層ＮＳを一層ずつ交互に積層することができる。
【0110】
複数の犠牲半導体層１０４及び複数のナノシート半導体層ＮＳは、エッチング選択比が互いに異なる半導体材料からなりうる。例示的な実施例において、複数のナノシート半導体層ＮＳは、Ｓｉ層からなり、複数の犠牲半導体層１０４は、ＳｉＧｅ層からなりうる。例示的な実施例において、複数の犠牲半導体層１０４内でＧｅ含量は、一定としうる。
【0111】
複数の犠牲半導体層１０４を構成するＳｉＧｅ層は、約５原子％～５０原子％、例えば、約１０原子％～４０原子％の範囲内で選択される一定の含量を有しうる。複数の犠牲半導体層１０４を構成するＳｉＧｅ層内でのＧｅ含量は、必要によって多様に選択されうる。
【0112】
犠牲層ＰＬは、複数の犠牲半導体層１０４と類似して、ＳｉＧｅ層からなりうる。但し、犠牲層ＰＬを構成するＳｉＧｅ層でのＧｅ含量は、複数の犠牲半導体層１０４を構成するＳｉＧｅ層でのＧｅ含量よりも多いとしうる。例示的な実施例において、犠牲層ＰＬは、約６０原子％～７０原子％の範囲内で選択されるＧｅ含量を有しうる。例えば、犠牲層ＰＬは、約６５原子％のＧｅ含量を有しうる。
【0113】
図１２Ａ、図１２Ｂ、及び図１２Ｃを参照すれば、図１１Ａ、図１１Ｂ、及び図１１Ｃの結果物において、複数の犠牲半導体層１０４、複数のナノシート半導体層ＮＳ、犠牲層ＰＬ、及び基板１０２それぞれの一部をエッチングして基板１０２にトレンチ領域Ｔ１を限定する複数のフィン型活性領域Ｆ１を形成することができる。複数のフィン型活性領域Ｆ１それぞれの上面上には、犠牲層ＰＬ、複数の犠牲半導体層１０４、及び複数のナノシート半導体層ＮＳの積層構造物が残りうる。
【0114】
次いで、前記積層構造物の側壁から露出される犠牲層ＰＬをエッチング停止層ＥＳＬに置換しうる。例示的な実施例において、犠牲層ＰＬをエッチング停止層ＥＳＬに置換するために、まず前記積層構造物の側壁から犠牲層ＰＬを選択的に除去した後、犠牲層ＰＬがあった空間をエッチング停止層ＥＳＬで充填することができる。犠牲層ＰＬを選択的に除去するために、Ｇｅ含量差を利用する選択的湿式エッチング工程を遂行することができる。
【0115】
図１３Ａ、図１３Ｂ、及び図１３Ｃを参照すれば、図１２Ａ、図１２Ｂ、及び図１２Ｃの結果物においてトレンチ領域Ｔ１を満たす素子分離膜１１２を形成することができる。素子分離膜１１２が形成された後、複数のフィン型活性領域Ｆ１それぞれの側壁とエッチング停止層ＥＳＬの側壁が素子分離膜１１２で覆われうる。
【0116】
その後、エッチング停止層ＥＳＬ、複数の犠牲半導体層１０４、及び複数のナノシート半導体層ＮＳの積層構造物上に複数のダミーゲート構造物ＤＧＳを形成することができる。複数のダミーゲート構造物ＤＧＳは、それぞれ第２水平方向（Ｙ方向）に長く延びるように形成されうる。複数のダミーゲート構造物ＤＧＳは、それぞれ酸化膜Ｄ１２２、ダミーゲート層Ｄ１２４、及びキャッピング層Ｄ１２６が順に積層された構造を有しうる。例示的な実施例において、ダミーゲート層Ｄ１２４はポリシリコンからなり、キャッピング層Ｄ１２６は、シリコン窒化膜からなりうる。
【0117】
複数のダミーゲート構造物ＤＧＳそれぞれの両側壁を覆う複数の外側絶縁スペーサ１１８を形成した後、複数のダミーゲート構造物ＤＧＳ及び複数の外側絶縁スペーサ１１８をエッチングマスクとして用いて複数の犠牲半導体層１０４及び複数のナノシート半導体層ＮＳそれぞれの一部をエッチングし、ナノシート半導体層ＮＳを複数のナノシートスタックＮＳＳに分割し、エッチング停止層ＥＳＬ上に複数のリセスＲ１を形成することができる。複数のナノシートスタックＮＳＳは、それぞれ第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３を含みうる。複数のリセスＲ１を形成するために、乾式エッチング、湿式エッチング、またはそれらの組み合わせを用いてエッチングすることができる。複数のリセスＲ１が形成された後、フィン型活性領域Ｆ１それぞれの両側で素子分離膜１１２上に複数のリセスＲ１に隣接して配置される複数のリセス側絶縁スペーサ１１９が形成されうる。
【0118】
図１４Ａ、図１４Ｂ、及び図１４Ｃを参照すれば、図１３Ａ、図１３Ｂ、及び図１３Ｃの結果物において複数のリセスＲ１を満たす複数のソース／ドレイン領域１３０を形成することができる。複数のソース／ドレイン領域１３０を形成するために、複数のリセスＲ１で露出されるナノシートスタックＮＳＳに含まれた第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３それぞれの側壁から半導体物質をエピタキシャル成長させうる。
【0119】
次いで、複数のソース／ドレイン領域１３０が形成された結果物を覆う絶縁ライナー１４２を形成し、絶縁ライナー１４２上にゲート間絶縁膜１４４を形成した後、絶縁ライナー１４２及びゲート間絶縁膜１４４それぞれの一部をエッチングして複数のキャッピング層Ｄ１２６の上面を露出させうる。その後、複数のキャッピング層Ｄ１２６を除去してダミーゲート層Ｄ１２４を露出させ、ゲート間絶縁膜１４４の上面とダミーゲート層Ｄ１２４の上面がほぼ同じレベルになるように絶縁ライナー１４２及びゲート間絶縁膜１４４を一部除去することができる。
【0120】
図１５Ａ、図１５Ｂ、及び図１５Ｃを参照すれば、図１４Ａ、図１４Ｂ、及び図１４Ｃの結果物からダミーゲート層Ｄ１２４及びその下部の酸化膜Ｄ１２２を除去してゲート空間ＧＳを設け、ゲート空間ＧＳを介して複数のナノシートスタックＮＳＳを露出させうる。次いで、フィン型活性領域ＦＡ上に残っている複数の犠牲半導体層１０４をゲート空間ＧＳを通じて除去し、ゲート空間ＧＳを第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３それぞれの間の空間と、第１ナノシートＮ１とエッチング停止層ＥＳＬとの間の空間まで拡張することができる。例示的な実施例において、複数の犠牲半導体層１０４を選択的に除去するために、第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３と複数の犠牲半導体層１０４のエッチング選択比差を利用することができる。
【0121】
複数の犠牲半導体層１０４を選択的に除去するために、液相または気相のエッチング液を使用することができる。例示的な実施例において、複数の犠牲半導体層１０４を選択的に除去するために、ＣＨ３ＣＯＯＨ基盤のエッチング液、例えば、ＣＨ３ＣＯＯＨ、ＨＮＯ３、及びＨＦの混合物からなるエッチング液、またはＣＨ３ＣＯＯＨ、Ｈ２Ｏ２、及びＨＦの混合物からなるエッチング液を利用することができるが、前記例示したところに限定されるものではない。
【0122】
図１６Ａ、図１６Ｂ、及び図１６Ｃを参照すれば、図１５Ａ、図１５Ｂ、及び図１５Ｃの結果物において第１ナノシートＮ１、第２ナノシートＮ２、及び第３ナノシートＮ３、エッチング停止層ＥＳＬ、及び素子分離膜１１２それぞれの露出された表面を覆うゲート誘電膜１５２を形成することができる。ゲート誘電膜１５２を形成するために、ＡＬＤ（atomic layer deposition）工程を利用することができる。
【0123】
次いで、ゲート誘電膜１５２上でゲート空間ＧＳ（図１５Ａ及び図１５Ｃ参照）の一部を満たすゲートライン１６０と、ゲート空間ＧＳでゲートライン１６０及びゲート誘電膜１５２それぞれの上面を覆うキャッピング絶縁パターン１６８を形成することができる。
【0124】
図１７Ａ及び図１７Ｂを参照すれば、図１６Ａ、図１６Ｂ、及び図１６Ｃの結果物でゲート間絶縁膜１４４及び絶縁ライナー１４２を貫通してソース／ドレイン領域１３０を露出させる複数のソース／ドレインコンタクトホールを形成した後、前記複数のソース／ドレインコンタクトホールを介してソース／ドレイン領域１３０の一部領域を異方性エッチング工程によって除去し、前記複数のソース／ドレインコンタクトホールを基板１０２側にさらに長く延ばしうる。その後、前記複数のソース／ドレインコンタクトホールそれぞれにおいて露出されるソース／ドレイン領域１３０上に金属シリサイド膜１７２を形成することができる。例示的な実施例において、金属シリサイド膜１７２を形成するために、ソース／ドレイン領域１３０の露出表面をコンフォーマルに覆う金属ライナー（図示せず）を形成し、熱処理してソース／ドレイン領域１３０と前記金属ライナーを構成する金属との反応を誘導する工程を含みうる。金属シリサイド膜１７２が形成された後、前記金属ライナーの残留部分は除去されうる。金属シリサイド膜１７２の形成工程時、ソース／ドレイン領域１３０の一部が消耗されうる。例示的な実施例において、金属シリサイド膜１７２がチタンシリサイド膜からなる場合、前記金属ライナーは、Ｔｉ膜からなりうる。
【0125】
次いで、前記複数のソース／ドレインコンタクトホールそれぞれの内部に導電性バリアパターン１７４及びコンタクトプラグ１７６を含むフロントサイドソース／ドレインコンタクトＣＡを形成することができる。
【0126】
図１８Ａ及び図１８Ｂを参照すれば、図１７Ａ及び図１７Ｂの結果物においてゲート間絶縁膜１４４、複数のフロントサイドソース／ドレインコンタクトＣＡ、及び複数のキャッピング絶縁パターン１６８それぞれの上面を覆うエッチング停止膜１８２及び上部絶縁膜１８４を順次に形成して上部絶縁構造物１８０を形成することができる。
【0127】
次いで、上部絶縁構造物１８０を垂直方向（Ｚ方向）に貫通して複数のフロントサイドソース／ドレインコンタクトＣＡに連結される複数のソース／ドレインビアコンタクトＶＡと、上部絶縁構造物１８０及びキャッピング絶縁パターン１６８を垂直方向（Ｚ方向）に貫通してゲートライン１６０に連結されるゲートコンタクトＣＢ（図３Ｃ参照）を形成することができる。ソース／ドレインビアコンタクトＶＡ及びゲートコンタクトＣＢは、同時に形成されてもよく、別途の工程によって別途に形成されてもよい。ソース／ドレインビアコンタクトＶＡ及びゲートコンタクトＣＢの形成順序は、特に制限されない。
【0128】
引き続き、上部絶縁構造物１８０を覆う層間絶縁膜１８６と、層間絶縁膜１８６を貫通する複数の上部配線層Ｍ１を形成することができる。複数の上部配線層Ｍ１は、ソース／ドレインビアコンタクトＶＡに連結される上部配線層Ｍ１と、ゲートコンタクトＣＢに連結される上部配線層Ｍ１と、を含みうる。
【0129】
図１９Ａ及び図１９Ｂを参照すれば、図１８Ａ及び図１８Ｂの結果物において基板１０２のバックサイド面１０２Ｂから基板１０２を除去して複数のフィン型活性領域Ｆ１それぞれの底面と、素子分離膜１１２の底面を露出させうる。基板１０２を除去するために、機械的なグラインディング（grinding）工程、ＣＭＰ（chemical mechanical polishing）工程、湿式エッチング工程、またはそれらの組み合わせから選択される少なくとも１つの工程を利用することができる。
【0130】
図２０Ａ及び図２０Ｂを参照すれば、図１９Ａ及び図１９Ｂの結果物において露出された複数のフィン型活性領域Ｆ１及び素子分離膜１１２それぞれの底面上にハードマスクパターンＭＢを形成することができる。ハードマスクパターンＭＢは、複数のフィン型活性領域Ｆ１のうち、除去対象の局部領域を露出させる開口ＭＨを有しうる。引き続き、ハードマスクパターンＭＢをエッチングマスクとして用いてエッチング停止層ＥＳＬをエッチング終了点として用いて開口ＭＨを通じて露出されたフィン型活性領域Ｆ１の局部領域を異方性エッチングしてエッチング停止層ＥＳＬを露出させるコンタクト空間ＤＢＨを形成することができる。ハードマスクパターンＭＢは、フィン型活性領域Ｆ１及び素子分離膜１１２それぞれの構成物質に対してエッチング選択比を有する物質からなりうる。例えば、ハードマスクパターンＭＢは、シリコン窒化膜、炭素含有膜、またはそれらの組み合わせからなりうるが、それらに限定されるものではない。
【0131】
その後、コンタクト空間ＤＢＨを介して露出されたエッチング停止層ＥＳＬをエッチングしてソース／ドレイン領域１３０を露出させ、コンタクト空間ＤＢＨを介して露出されたソース／ドレイン領域１３０の一部領域を異方性エッチング工程で除去してコンタクト空間ＤＢＨがソース/ドレイン領域１３０の内側にさらに長く延びうる。例示的な実施例において、コンタクト空間ＤＢＨを形成するための異方性エッチング工程は、プラズマを用いて遂行されうる。
【0132】
コンタクト空間ＤＢＨを形成するために、フィン型活性領域Ｆ１の局部領域を異方性エッチングする間に前記異方性エッチング工程は、素子分離膜１１２を用いて自己整列方式によって進められうる。これにより、コンタクト空間ＤＢＨを形成するに当たり、厳格なデザインルールを適用せずとも、コンタクト空間ＤＢＨが所望の位置に容易にアライメントされうる。
【0133】
図２１Ａ及び図２１Ｂを参照すれば、図２０Ａ及び図２０Ｂの結果物においてコンタクト空間ＤＢＨを介して露出されるソース／ドレイン領域１３０の表面に金属シリサイド膜１９２を形成する工程と、コンタクト空間ＤＢＨの内部側壁で露出される表面、特にフィン型活性領域Ｆ１の一部である第１フィン部分Ｆ１Ａ及び第２フィン部分Ｆ１Ｂのうち、コンタクト空間ＤＢＨに対面する側壁を覆う絶縁スペーサ１９０を形成する工程と、金属シリサイド膜１９２及び絶縁スペーサ１９０の上でコンタクト空間ＤＢＨを満たすバックサイドソース／ドレインコンタクトＤＢＣを形成する工程と、を遂行することができる。バックサイドソース／ドレインコンタクトＤＢＣは、導電性バリアパターン１９４及びコンタクトプラグ１９６を含みうる。金属シリサイド膜１９２及びバックサイドソース／ドレインコンタクトＤＢＣを形成するために、図１７Ａ及び図１７Ｂを参照して金属シリサイド膜１７２及びフロントサイドソース／ドレインコンタクトＣＡの形成工程について説明したところと類似した工程を遂行することができる。
【0134】
次いで、図２１Ａ及び図２１Ｂの結果物において露出された複数のフィン型活性領域Ｆ１及び素子分離膜１１２それぞれの底面を覆うバックサイド絶縁膜１０９を形成し、バックサイド絶縁膜１０９を垂直方向（Ｚ方向）に貫通してバックサイドソース／ドレインコンタクトＤＢＣの一端に接するバックサイドパワーレールＢＰＷを形成し、図２と図３Ａないし図３Ｄを参照して説明した集積回路素子１００を製造することができる。
【0135】
図２２は、本発明の技術的思想による他の実施例による集積回路素子の製造方法を説明するための断面図である。図２２には、図２のＹ１－Ｙ１’線断面に対応する部分の中間工程過程での断面構造が例示されている。図２２を参照して図４Ａないし図４Ｃを参照して説明した集積回路素子２００の製造方法を説明する。図２２において、図２ないし図４Ｃと同じ参照符号は、同一部材を示し、ここでは、それらに係わる詳細な説明を省略する。
【0136】
図２２を参照すれば、図１１Ａないし図１３Ｃを参照して説明した工程を遂行することができる。但し、本例では、素子分離膜１１２の代わりに、素子分離膜２１２を形成することができる。素子分離膜２１２を形成するために、トレンチ領域Ｔ１から基板１０２及び複数のフィン型活性領域Ｆ１それぞれの露出された表面をコンフォーマルに覆う絶縁ライナー２１２Ａを形成し、絶縁ライナー２１２Ａ上に残っているトレンチ領域Ｔ１を埋込み絶縁膜２１２Ｂで充填することができる。次いで、図１４Ａないし図２１Ｂを参照して説明した工程を遂行し、図４Ａないし図４Ｃを参照して説明した集積回路素子２００を製造することができる。
【0137】
図２３Ａないし図２５Ｂは、本発明の技術的思想によるさらに他の実施例による集積回路素子の製造方法を説明するために工程順序によって示す断面図である。さらに具体的に、図２３Ａ、図２４Ａ、及び図２５Ｂは、図２のＸ１－Ｘ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。図２３Ｂ、図２４Ｂ、及び図２５Ｂは、図２のＹ１－Ｙ１’線断面に対応する部分の工程順序による例示的な断面構造を示す断面図である。図２３Ａないし図２５Ｂを参照して図５Ａ及び図５Ｂを参照して説明した集積回路素子３００の製造方法を説明する。
【0138】
【0139】
図２３Ａ及び図２３Ｂを参照すれば、図１１Ａないし図１８Ｂを参照して説明した工程を遂行することができる。引き続き、図１８Ａ及び図１８Ｂの結果物において、基板１０２のバックサイド面１０２Ｂから基板１０２の一部を除去して基板１０２の厚さを減少させうる。そのために、機械的なグラインディング工程、ＣＭＰ工程、湿式エッチング工程、またはそれらの組み合わせから選択される少なくとも１つの工程を利用しうる。基板１０２の一部が除去された後、減少された厚さを有する基板１０２の底面１０２Ｇが露出されうる。
【0140】
図２４Ａ及び図２４Ｂを参照すれば、図２３Ａ及び図２３Ｂの結果物において露出された基板１０２の底面１０２Ｇ上に開口ＭＨ２を有するハードマスクパターンＭＢ３を形成しうる。開口ＭＨ２は、フィン型活性領域Ｆ１のうち、除去対象の局部領域と垂直方向（Ｚ方向）にアライメントされる位置に配置されうる。ハードマスクパターンＭＢ２に係わるさらに詳細な構成は、図２０Ａ及び図２０Ｂを参照して、ハードマスクパターンＭＢについて説明したところとほぼ同一である。但し、第２水平方向（Ｙ方向）においてハードマスクパターンＭＢ２の開口ＭＨ２の幅は、フィン型活性領域Ｆ１のうち、除去対象の局部領域の幅よりも大きくしうる。
【0141】
次いで、ハードマスクパターンＭＢ２をエッチングマスクとして用いてエッチング停止層ＥＳＬをエッチング終了点として用いて、開口ＭＨ２を介して露出された基板１０２を異方性エッチングし、引き続き、露出されるフィン型活性領域Ｆ１の局部領域を異方性エッチングし、エッチング停止層ＥＳＬを露出させるコンタクト空間ＤＢＨ３を形成することができる。その後、コンタクト空間ＤＢＨ３を介して露出されたエッチング停止層ＥＳＬをエッチングしてソース／ドレイン領域１３０を露出させ、コンタクト空間ＤＢＨ３を介して露出されたソース／ドレイン領域１３０の一部領域を異方性エッチング工程で除去してコンタクト空間ＤＢＨ３をソース/ドレイン領域１３０の内側にさらに長く延長させうる。例示的な実施例において、コンタクト空間ＤＢＨ３を形成するための異方性エッチング工程は、プラズマを用いて遂行されうる。
【0142】
コンタクト空間ＤＢＨ３を形成するために、フィン型活性領域Ｆ１の局部領域を異方性エッチングする間に前記異方性エッチング工程は、素子分離膜１１２を用いて自己整列方式によって進められる。これにより、コンタクト空間ＤＢＨ３を形成するに当たって、厳格なデザインルールを適用せずとも、コンタクト空間ＤＢＨ３が所望の位置に容易にアライメントされうる。
【0143】
図２５Ａ及び図２５Ｂを参照すれば、図２４Ａ及び図２４Ｂの結果物において図２１Ａ及び図２１Ｂを参照して説明したところと類似した工程を遂行することができる。すなわち、コンタクト空間ＤＢＨ３を介して露出されるソース／ドレイン領域１３０の表面に金属シリサイド膜３９２を形成する工程と、コンタクト空間ＤＢＨ３の内部側壁で露出される表面、特に、フィン型活性領域Ｆ１の一部である第１フィン部分Ｆ１Ａ及び第２フィン部分Ｆ１Ｂのうち、コンタクト空間ＤＢＨ３に対面する側壁と、基板１０２のうち、コンタクト空間ＤＢＨ３に対面する側壁とを覆う絶縁スペーサ３９０を形成する工程と、金属シリサイド膜３９２及び絶縁スペーサ３９０の上でコンタクト空間ＤＢＨ３を満たすバックサイドソース／ドレインコンタクトＤＢＣ３を形成する工程を遂行することができる。バックサイドソース／ドレインコンタクトＤＢＣ３は、導電性バリアパターン３９４及びコンタクトプラグ３９６を含みうる。
【0144】
次いで、図２５Ａ及び図２５Ｂの結果物で露出された基板１０２の底面１０２Ｇを覆うバックサイド絶縁膜１０９を形成し、バックサイド絶縁膜１０９を垂直方向（Ｚ方向）に貫通してバックサイドソース／ドレインコンタクトＤＢＣ３の一端に接するバックサイドパワーレールＢＰＷを形成して図５Ａ及び図５Ｂを参照して説明した集積回路素子３００を製造することができる。
【0145】
以上、図１１Ａないし図２５Ｂに基づいて図２ないし図５Ｂに例示した集積回路素子１００、２００、３００の例示的な製造方法を説明したが、図１１Ａないし図２５Ｂに基づいて説明したところに、本発明の技術的思想の範囲内で多様な変形及び変更を加えて、図６ないし図１０に例示した集積回路素子４００、５００、６００、７００、８００及びそれらから変形及び変更された多様な構造を有する集積回路素子を製造可能であるということを、当業者であれば、理解するであろう。
【0146】
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は、前記実施例に限定されず、本発明の技術的思想及び範囲内で当該分野において通常の知識を有する者によって様々な変形及び変更が可能である。
【符号の説明】
【0147】
１０２ 基板
１３０ ソース／ドレイン領域
１７４ 導電性バリアパターン
１７６ コンタクトプラグ
１９４ 導電性バリアパターン
１９６ コンタクトプラグ
ＣＡ フロントサイドソース／ドレインコンタクト
ＣＢ ゲートコンタクト
ＤＢＣ バックサイドソース／ドレインコンタクト
１３０ ソース／ドレイン領域
１７４ 導電性バリアパターン
１７６ コンタクトプラグ
１９４ 導電性バリアパターン
１９６ コンタクトプラグ
ＣＡ フロントサイドソース／ドレインコンタクト
ＣＢ ゲートコンタクト
ＤＢＣ バックサイドソース／ドレインコンタクト
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図12A】
【図12B】
【図12C】
【図13A】
【図13B】
【図13C】
【図14A】
【図14B】
【図14C】
【図15A】
【図15B】
【図15C】
【図16A】
【図16B】
【図16C】
【図17A】
【図17B】
【図18A】
【図18B】
【図19A】
【図19B】
【図20A】
【図20B】
【図21A】
【図21B】
【図22】
【図23A】
【図23B】
【図24A】
【図24B】
【図25A】
【図25B】