知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024007385
(43)【公開日】2024-01-18
(54)【発明の名称】半導体素子
(51)【国際特許分類】
H01L 21/8234 20060101AFI20240110BHJP
H01L 21/336 20060101ALI20240110BHJP
【ＦＩ】
H01L27/088 B
H01L29/78 301H
H01L29/78 301Z
H01L29/78 301G
H01L29/78 301P
H01L29/78 301S
H01L27/088 A
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023100209
(22)【出願日】2023-06-19
(31)【優先権主張番号】10-2022-0081410
(32)【優先日】2022-07-01
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】權 兌 勇
(72)【発明者】
【氏名】金 允 中
(72)【発明者】
【氏名】金 勝 ミン
(72)【発明者】
【氏名】李 道 建
【テーマコード（参考）】
5F048
5F140
【Ｆターム（参考）】
5F048AC01
5F048BA01
5F048BB04
5F048BD06
5F048BD10
5F048BG01
5F048CB08
5F140AB01
5F140BA01
5F140BA05
5F140BB05
5F140BC12
5F140BC13
5F140BD04
5F140BD05
5F140BE07
5F140BE09
5F140BF03
5F140BG01
5F140BG02
5F140BG08
5F140BH02
5F140BH05
5F140BH06
5F140BK18
5F140CB04
5F140CC02
5F140CE05
(57)【要約】
【課題】目標とする電気的特性を有するトランジスタを含む半導体素子を提供する。
【解決手段】半導体素子は、基板上に設けられる第１のチャネル構造物、第１のゲート構造物、及び第１のチャネル構造物と連結され、第１の容積を有する第１の不純物領域構造物を含む第１のトランジスタが設けられる。基板上に設けられる第２のチャネル構造物、第２のゲート構造物、及び第２のゲート構造物の一側には、第２のチャネル構造物に接続される第１の容積と異なる第２の容積を有する第２の不純物領域構造物が設けられ、第２のゲート構造物の他の一側には、第１の不純物領域構造物が隣接するバッファトランジスタを含む。
【選択図】図１
【解決手段】半導体素子は、基板上に設けられる第１のチャネル構造物、第１のゲート構造物、及び第１のチャネル構造物と連結され、第１の容積を有する第１の不純物領域構造物を含む第１のトランジスタが設けられる。基板上に設けられる第２のチャネル構造物、第２のゲート構造物、及び第２のゲート構造物の一側には、第２のチャネル構造物に接続される第１の容積と異なる第２の容積を有する第２の不純物領域構造物が設けられ、第２のゲート構造物の他の一側には、第１の不純物領域構造物が隣接するバッファトランジスタを含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
基板上に、前記基板の表面と平行な第１方向に互いに離隔して並んで配置され、それぞれが、前記基板の表面と平行で、前記第１方向に垂直な第２方向に第１の幅を有し、前記基板の表面に垂直な垂直方向に離隔したシリコンパターンを含む第１のチャネル構造物と、
前記基板上に、前記第１のチャネル構造物と隣接して配置され、前記第１方向に互いに離隔して並んで配置され、それぞれが、前記第２方向に第１の幅よりも狭い第２の幅を有し、前記基板の表面に垂直な垂直方向に離隔したシリコンパターンを含む第２のチャネル構造物と、
前記第１のチャネル構造物の間で、隣接する第１のチャネル構造物の側壁を連結し、第１の容積を有する第１の不純物領域構造物と、
前記第２のチャネル構造物の間で、隣接する第２のチャネル構造物の側壁を連結し、前記第１の容積よりも小さい第２の容積を有する第２の不純物領域構造物と、
前記第１及び第２のチャネル構造物の間で、隣接する第１及び第２のチャネル構造物の側壁を連結し、前記第１の容積よりも小さく、前記第２の容積よりも大きい第３の容積を有する第３の不純物領域構造物と、
前記第１乃至第３の不純物領域構造物の間にそれぞれ設けられ、それぞれは、前記第１及び第２のチャネル構造物のうちの１つを覆い、前記第２方向に延在するゲート構造物と、を含むことを特徴とする半導体素子。
前記基板上に、前記第１のチャネル構造物と隣接して配置され、前記第１方向に互いに離隔して並んで配置され、それぞれが、前記第２方向に第１の幅よりも狭い第２の幅を有し、前記基板の表面に垂直な垂直方向に離隔したシリコンパターンを含む第２のチャネル構造物と、
前記第１のチャネル構造物の間で、隣接する第１のチャネル構造物の側壁を連結し、第１の容積を有する第１の不純物領域構造物と、
前記第２のチャネル構造物の間で、隣接する第２のチャネル構造物の側壁を連結し、前記第１の容積よりも小さい第２の容積を有する第２の不純物領域構造物と、
前記第１及び第２のチャネル構造物の間で、隣接する第１及び第２のチャネル構造物の側壁を連結し、前記第１の容積よりも小さく、前記第２の容積よりも大きい第３の容積を有する第３の不純物領域構造物と、
前記第１乃至第３の不純物領域構造物の間にそれぞれ設けられ、それぞれは、前記第１及び第２のチャネル構造物のうちの１つを覆い、前記第２方向に延在するゲート構造物と、を含むことを特徴とする半導体素子。
【請求項2】
前記第１の不純物領域構造物の前記第２方向の最大幅は、前記第１の幅よりも広い第３の幅を有し、前記第２の不純物領域構造物の前記第２方向の最大幅は、前記第２の幅よりも広く、前記第３の幅よりも狭い第４の幅を有することを特徴とする請求項１に記載の半導体素子。
【請求項3】
前記第３の不純物領域構造物の前記第２方向の最大幅は、前記第３の幅よりも狭く、前記第４の幅より広い第５の幅を有することを特徴とする請求項２に記載の半導体素子。
【請求項4】
前記第１乃至第３の不純物領域構造物のそれぞれは、前記第１方向に同一の幅を有することを特徴とする請求項１に記載の半導体素子。
【請求項5】
前記第２及び第３の不純物領域構造物の間には、前記第２のチャネル構造物を覆う第１のバッファゲート構造物が設けられて、第１のバッファトランジスタとして提供され、前記第１及び第３の不純物領域構造物の間には、前記第１のチャネル構造物を覆う第２のバッファゲート構造物が設けられて、第２のバッファトランジスタとして提供されることを特徴とする請求項１に記載の半導体素子。
【請求項6】
前記第２及び第３の不純物領域構造物の間には、前記第２のチャネル構造物を覆う第１のバッファゲート構造物が設けられて、第１のバッファトランジスタとして提供され、前記第１のバッファゲート構造物に隣接する前記第１及び第３の不純物領域構造物の間には、第１の分離パターンが設けられることを特徴とする請求項１に記載の半導体素子。
【請求項7】
前記第１及び第３の不純物領域構造物の間には、前記第１のチャネル構造物を覆う第２のバッファゲート構造物が設けられて、第２のバッファトランジスタとして提供され、前記第２のバッファゲート構造物に隣接する前記第２及び第３の不純物領域構造物の間には、第２の分離パターンが設けられることを特徴とする請求項１に記載の半導体素子。
【請求項8】
前記第１の不純物領域構造物は、隣接する第１のチャネル構造物の側壁から第２方向に突出し、前記第２の不純物領域構造物は、隣接する第２のチャネル構造物の側壁から突出し、前記第３の不純物領域構造物は、隣接するそれぞれの第１及び第２のチャネル構造物の側壁から前記第２方向に突出する形状を有することを特徴とする請求項１に記載の半導体素子。
【請求項9】
前記第１乃至第３の不純物領域構造物は、半導体物質を含むことを特徴とする請求項１に記載の半導体素子。
【請求項10】
平面図からすると、前記第３の不純物領域構造物は、前記第１方向の中心を通る直線を基準に、互いに非対称の形状を有することを特徴とする請求項１に記載の半導体素子。
【請求項11】
平面図からすると、前記第３の不純物領域構造物は、前記第２方向の中心を通る直線を基準に、互いに非対称の形状を有することを特徴とする請求項１に記載の半導体素子。
【請求項12】
平面図からすると、それぞれの前記第１及び第２の不純物領域構造物は、前記第１方向の中心を通る直線を基準に、互いに対称の形状を有することを特徴とする請求項１に記載の半導体素子。
【請求項13】
基板上に設けられ、前記基板の表面と平行な第２方向に第１の幅を有する第１のチャネル構造物と、前記第１のチャネル構造物を覆い、前記基板の表面と平行で、前記第２方向に延在する第１のゲート構造物と、前記第１のゲート構造物において、前記第２方向に垂直な第１方向の両側にそれぞれ設けられ、前記第１のチャネル構造物に接続され、第１の容積を有する第１の不純物領域構造物とを含む第１のトランジスタと、
前記基板上に設けられ、前記第２方向に第１の幅よりも狭い第２の幅を有する第２のチャネル構造物と、前記第２のチャネル構造物を覆い、前記第２方向に延在する第２のゲート構造物と、前記第２のゲート構造物において、前記第１方向の両側にそれぞれ設けられ、前記第２のチャネル構造物に接続され、前記第１の容積よりも小さい第２の容積を有する第２の不純物領域構造物を含む第２のトランジスタと、
前記基板において、前記第１及び第２のトランジスタの間に設けられ、第３のチャネル構造物と、前記第３のチャネル構造物を覆い、前記第２方向に延在する第３のゲート構造物と、前記第３のゲート構造物の前記第１方向の一側において、前記第３のチャネル構造物に接続される第３の不純物領域構造物と、前記第３のゲート構造物の前記第１方向の他の一側において、前記第３のチャネル構造物に接続され、前記第３の不純物領域構造物と異なる容積を有する第４の不純物領域構造物とを含むバッファトランジスタを含むことを特徴とする半導体素子。
前記基板上に設けられ、前記第２方向に第１の幅よりも狭い第２の幅を有する第２のチャネル構造物と、前記第２のチャネル構造物を覆い、前記第２方向に延在する第２のゲート構造物と、前記第２のゲート構造物において、前記第１方向の両側にそれぞれ設けられ、前記第２のチャネル構造物に接続され、前記第１の容積よりも小さい第２の容積を有する第２の不純物領域構造物を含む第２のトランジスタと、
前記基板において、前記第１及び第２のトランジスタの間に設けられ、第３のチャネル構造物と、前記第３のチャネル構造物を覆い、前記第２方向に延在する第３のゲート構造物と、前記第３のゲート構造物の前記第１方向の一側において、前記第３のチャネル構造物に接続される第３の不純物領域構造物と、前記第３のゲート構造物の前記第１方向の他の一側において、前記第３のチャネル構造物に接続され、前記第３の不純物領域構造物と異なる容積を有する第４の不純物領域構造物とを含むバッファトランジスタを含むことを特徴とする半導体素子。
【請求項14】
前記第３の不純物領域構造物と前記第１の不純物領域構造物は、互いに共有して、１つの不純物領域構造物として提供され、前記第４の不純物領域構造物は、前記第１の容積よりも小さく、前記第２の容積よりも大きい第３の容積を有することを特徴とする請求項１３に記載の半導体素子。
【請求項15】
前記第４の不純物領域構造物と前記第２の不純物領域構造物との間には、分離パターンを含むことを特徴とする請求項１４に記載の半導体素子。
【請求項16】
前記第３の不純物領域構造物と前記第２の不純物領域構造物は、互いに共有して１つの不純物領域構造物として提供され、前記第４の不純物領域構造物は、前記第１の容積よりも小さく、前記第２の容積よりも大きい第３の容積を有することを特徴とする請求項１３に記載の半導体素子。
【請求項17】
前記第４の不純物領域構造物と前記第１の不純物領域構造物との間には、分離パターンを含むことを特徴とする請求項１６に記載の半導体素子。
【請求項18】
それぞれの前記第１乃至第３のチャネル構造物は、前記基板表面に垂直な垂直方向に離隔するシリコンパターンを含み、
それぞれの前記第１乃至第３のゲート構造物は、前記シリコンパターンの間の隙間を満たして延在することを特徴とする請求項１３に記載の半導体素子。
それぞれの前記第１乃至第３のゲート構造物は、前記シリコンパターンの間の隙間を満たして延在することを特徴とする請求項１３に記載の半導体素子。
【請求項19】
前記バッファトランジスタは、前記第１のトランジスタ及び第２のトランジスタの少なくとも１つと電気的に接続されることを特徴とする請求項１３に記載の半導体素子。
【請求項20】
基板上に設けられる第１のチャネル構造物と、前記第１のチャネル構造物を覆い、前記基板表面と平行な第２方向に延在する第１のゲート構造物と、前記第１のゲート構造物において、前記第２方向に垂直な第１方向の両側に設けられ、前記第１のチャネル構造物と接続され、第１の容積を有する第１の不純物領域構造物を含む第１のトランジスタと、
前記基板上に設けられる第２のチャネル構造物と、前記第２のチャネル構造物を覆い、前記第２方向に延在する第２のゲート構造物と、前記第２のゲート構造物において、前記第１方向の一側には、前記第２のチャネル構造物に接続され、前記第１の容積と異なる第２の容積を有する第２の不純物領域構造物が設けられ、前記第２のゲート構造物において、前記第１方向の他の一側には、前記第１の不純物領域構造物が隣接するバッファトランジスタとを含むことを特徴とする半導体素子。
前記基板上に設けられる第２のチャネル構造物と、前記第２のチャネル構造物を覆い、前記第２方向に延在する第２のゲート構造物と、前記第２のゲート構造物において、前記第１方向の一側には、前記第２のチャネル構造物に接続され、前記第１の容積と異なる第２の容積を有する第２の不純物領域構造物が設けられ、前記第２のゲート構造物において、前記第１方向の他の一側には、前記第１の不純物領域構造物が隣接するバッファトランジスタとを含むことを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子に関し、より詳しくは、マルチブリッジチャネル電界効果トランジスタ（ＭＢＣＦＥＴ、ｍｕｌｔｉ ｂｒｉｄｇｅ ｃｈａｎｎｅｌ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）を含む半導体素子に関する。
【背景技術】
【0002】
垂直に積層された複数のチャネルを含むマルチブリッジチャネル電界効果トランジスタが開発されている。マルチブリッジチャネル電界効果トランジスタは、目標とする電気的特性を有するように形成される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００４－１２８５０８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の目的は、目標とする電気的特性を有するトランジスタを含む半導体素子を提供することにある。
【0005】
本発明は、マルチブリッジチャネル電界効果トランジスタ（ＭＢＣ－ＦＥＴ）を含み、目標とする電気的特性を有する半導体素子に関する。
【課題を解決するための手段】
【0006】
本発明において、目標とする電気的特性は、ゲート構造の側面に配置されたテーパー（ｔａｐｅｒｅｄ）形状のフィン（ｆｉｎ）構造物の幅によって変わる体積を有するように、トランジスタの不純物領域構造物を設計することで達成することができる。
【0007】
具体的には、ゲート構造物の側面にあるソース及び／又はドレイン領域のサイズによって、目標とする電気的特性を有するトランジスタが提示される。上記トランジスタは、ＭＨｚ周波数範囲で動作する高周波トランジスタの電気的特性、及び、Ｈｚ周波数範囲で動作する低周波トランジスタの電気的特性をいずれも有する中周波トランジスタである。場合によって、上記トランジスタは、互いに異なるソース及びドレイン特性を基に、高電力／低電力バッファの役割を果たす。
【0008】
上記目的を達成するためになされた本発明の一態様による半導体素子は、基板上に、前記基板の表面と平行な第１方向に互いに離隔して並んで配置され、それぞれが、前記基板の表面と平行で、前記第１方向に垂直な第２方向に第１の幅を有し、前記基板の表面に垂直な垂直方向に離隔したシリコンパターンを含む第１のチャネル構造物が設けられる。前記基板上に、前記第１のチャネル構造物と隣接して配置され、前記第１方向に互いに離隔して並んで配置され、それぞれは、前記第２方向に第１の幅よりも狭い第２の幅を有し、前記基板の表面に垂直な垂直方向に離隔したシリコンパターンを含む第２のチャネル構造物が設けられる。前記第１のチャネル構造物の間で、隣接する第１のチャネル構造物の側壁を連結し、第１の容積を有する第１の不純物領域構造物が設けられる。前記第２のチャネル構造物の間で、隣接する第２のチャネル構造物の側壁を連結し、前記第１の容積よりも小さい第２の容積を有する第２の不純物領域構造物が設けられる。前記第１及び第２のチャネル構造物の間で、隣接する第１及び第２のチャネル構造物側壁を連結し、前記第１の容積よりも小さく、前記第２の容積よりも大きい第３の容積を有する第３の不純物領域構造物が設けられる。前記第１乃至第３の不純物領域構造物の間にそれぞれ設けられ、それぞれは、前記第１及び第２のチャネル構造物の１つを覆い、前記第２方向に延在するゲート構造物が設けられる。
【0009】
上記目的を達成するためになされた本発明の他の態様による半導体素子は、基板上に設けられ、前記基板の表面と平行な第２方向に第１の幅を有し、第１のチャネル構造物と、前記第１のチャネル構造物を覆い、前記基板の表面と平行で、前記第２方向に延在する第１のゲート構造物と、前記第１のゲート構造物において、前記第２方向に垂直な第１方向の両側にそれぞれ設けられ、前記第１のチャネル構造物に接続され、第１の容積を有する第１の不純物領域構造物とを含む第１のトランジスタが設けられる。前記基板上に設けられ、前記第２方向に第１の幅よりも狭い第２の幅を有する第２のチャネル構造物と、前記第２のチャネル構造物を覆い、前記第２方向に延在する第２のゲート構造物と、前記第２のゲート構造物において、前記第１方向の両側にそれぞれ設けられ、前記第２のチャネル構造物に接続され、前記第１の容積よりも小さい第２の容積を有する第２の不純物領域構造物を含む第２のトランジスタが設けられる。前記基板において、前記第１及び第２のトランジスタの間に設けられ、第３のチャネル構造物と、前記第３のチャネル構造物を覆い、前記第２方向に延在する第３のゲート構造物と、前記第３のゲート構造物の前記第１方向の一側において、前記第３のチャネル構造物に接続される第３の不純物領域構造物と、前記第３のゲート構造物の前記第１方向の他の一側において、前記第３のチャネル構造物に接続され、前記第１の容積よりも小さく、前記第２の容積よりも大きい第３の容積を有する第４の不純物領域構造物と、を含むバッファトランジスタが設けられる。
【0010】
上記目的を達成するためになされた本発明のさらに他の態様による半導体素子は、基板上に設けられる第１のチャネル構造物と、前記第１のチャネル構造物を覆い、前記基板の表面と平行な第２方向に延在する第１のゲート構造物と、前記第１のゲート構造物において、前記第２方向に垂直な第１方向の両側に設けられ、前記第１のチャネル構造物と接続され、第１の容積を有する第１の不純物領域構造物を含む第１のトランジスタが設けられる。前記基板上に設けられる第２のチャネル構造物と、前記第２のチャネル構造物を覆い、前記第２方向に延在する第２のゲート構造物と、前記第２のゲート構造物において、前記第１方向の一側には、前記第２のチャネル構造物に接続され、前記第１の容積と異なる第２の容積を有する第２の不純物領域構造物が設けられ、前記第２のゲート構造物において、前記第１方向の他の一側には、前記第１の不純物領域構造物が隣接するバッファトランジスタが設けられる。
【発明の効果】
【0011】
本発明による半導体素子は、互いに異なる容積を有する不純物領域構造物を含むバッファトランジスタを含むことができる。バッファトランジスタは、高電力特性を有する第１のトランジスタと、低電力特性を有する第２のトランジスタとの中間程度の性能で動作するトランジスタとして提供される。
【図面の簡単な説明】
【0012】
【図1】本発明の一実施形態による半導体素子を説明するための平面図である。
【図2】本発明の一実施形態による半導体素子を説明するための断面図である。
【図3】本発明の一実施形態による半導体素子のアクティブ構造物を説明するための平面図である。
【図4】本発明の一実施形態による半導体素子のアクティブ構造物を説明するための斜視図である。
【図5a】本発明の一実施形態による半導体素子に含まれるトランジスタを示す斜視図である。
【図5b】本発明の一実施形態による半導体素子に含まれるトランジスタを示す斜視図である。
【図6】本発明の一実施形態による半導体素子に含まれるトランジスタを示す斜視図である。
【図7】本発明の一実施形態による半導体素子に含まれるトランジスタを示す斜視図である。
【図8】本発明の一実施形態による半導体素子の製造方法を説明するための斜視図である。
【図9】本発明の一実施形態による半導体素子の製造方法を説明するための斜視図である。
【図10】本発明の一実施形態による半導体素子の製造方法を説明するための平面図である。
【図11】本発明の一実施形態による半導体素子の製造方法を説明するための斜視図である。
【図12】本発明の一実施形態による半導体素子の製造方法を説明するための平面図である。
【図13】本発明の一実施形態による半導体素子の製造方法を説明するための斜視図である。
【図14】本発明の一実施形態による半導体素子の製造方法を説明するための平面図である。
【図15】本発明の一実施形態による半導体素子の製造方法を説明するための平面図である。
【図16】本発明の一実施形態による半導体素子の製造方法を説明するための平面図である。
【図17】本発明の一実施形態による半導体素子の製造方法を説明するための斜視図である。
【図18】本発明の一実施形態による半導体素子の製造方法を説明するための斜視図である。
【図19】本発明の一実施形態による半導体素子の製造方法を説明するための平面図である。
【図20】本発明の一実施形態による半導体素子の製造方法を説明するための断面図である。
【図21】本発明の一実施形態による半導体素子の製造方法を説明するための平面図である。
【図22】本発明の一実施形態による半導体素子の製造方法を説明するための断面図である。
【図23】本発明の一実施形態による半導体素子を説明するための平面図である。
【図24】本発明の一実施形態による半導体素子を説明するための平面図である。
【図25】本発明の一実施形態による半導体素子を説明するための平面図である。
【図26】本発明の一実施形態による半導体素子を説明するための平面図である。
【発明を実施するための形態】
【0013】
以下、図面を参照して、本発明の好適な実施形態を詳しく説明する。
【0014】
以下では、基板の表面に平行な一方向を第１方向とし、基板の表面に平行で、第１方向に垂直な方向を第２方向として説明する。また、基板表面に垂直な方向を垂直方向として説明する。
【0015】
図１及び図２は、本発明の一実施形態による半導体素子を説明するための平面図及び断面図である。図３及び図４は、本発明の一実施形態による半導体素子のアクティブ構造物を説明するための平面図及び斜視図である。図５～図７は、それぞれ本発明の一実施形態による半導体素子に含まれるトランジスタを示す斜視図である。
【0016】
図２は、図１におけるＡ－Ａ’線に沿った断面図である。図５ａ及び図５ｂは、それぞれ第１及び第２のバッファマルチブリッジチャネルトランジスタを示し、図６は、第１のマルチブリッジチャネルトランジスタを示し、図７は、第２のマルチブリッジチャネルトランジスタを示す。
【0017】
図１～図７に示すように、半導体素子は、アクティブ構造物１７２に形成される第１のマルチブリッジチャネルトランジスタ（ＴＲ１）と、第２のマルチブリッジチャネルトランジスタ（ＴＲ２）と、バッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）とを含む。
【0018】
アクティブ構造物１７２は、アクティブ領域の基板１００上に形成される。アクティブ構造物１７２は、第１方向に延在する。アクティブ構造物１７２は、単結晶半導体物質を含む。
【0019】
アクティブ構造物１７２は、互いに離隔して配置されるチャネル構造物１７０ａ、１７０ｂと、チャネル構造物１７０ａ、１７０ｂの第１方向の両側壁に隣接してチャネル構造物１７０ａ、１７０ｂを連結する不純物領域構造物１５０ａ、１５０ｂ、１５０ｃとを含む。アクティブ構造物１７２は、第１方向に、チャネル構造物１７０ａ、１７０ｂ及び不純物領域構造物１５０ａ、１５０ｂ、１５０ｃが交互に繰返して配置される構造を有する。
【0020】
アクティブ構造物１７２内には、第２方向に互いに異なる幅を有する複数のチャネル構造物１７０ａ、１７０ｂが含まれる。他の実施形態において、チャネル構造物１７０ａ、１７０ｂは、第２方向に第１の幅（Ｗ１）を有する第１のチャネル構造物１７０ａと、第２方向に第１の幅（Ｗ１）よりも狭い第２の幅（Ｗ２）を有する第２のチャネル構造物１７０ｂとを含む。平面図からみると、第１のチャネル構造物１７０ａは、第１方向に互いに離隔して並んで配置され、第２のチャネル構造物１７０ｂは、第１方向に互いに離隔して並んで配置される。第１のチャネル構造物１７０ａが第１方向に離隔する間隔は、互いに同一である。また、第２のチャネル構造物１７０ｂの間の第１方向に離隔する間隔は、互いに同一である。
【0021】
他の実施形態において、チャネル構造物１７０ａ、１７０ｂは、第１方向に互いに同一の幅を有する。
【0022】
図２～図４に示すように、チャネル構造物１７０ａ、１７０ｂは、シリコンパターン１０４ａが垂直方向に互いに離隔して積層された構造を有する。シリコンパターン１０４ａ間の部位には、隙間が形成される。シリコンパターン１０４ａは、単結晶シリコンを含む。
【0023】
アクティブ構造物１７２において、不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、第１のチャネル構造物１７０ａの間に配置される第１の不純物領域構造物１５０ａと、第２のチャネル構造物１７０ｂの間に配置される第２の不純物領域構造物１５０ｂと、第１及び第２のチャネル構造物１７０ａ、１７０ｂの間に配置される第３の不純物領域構造物１５０ｃとを含む。
【0024】
不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、半導体物質を含む。他の実施形態において、それぞれの不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、単結晶シリコンを含む。他の実施形態において、それぞれの不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、単結晶シリコンゲルマニウムを含む。
【0025】
断面図からすると、それぞれの不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、チャネル構造物１７０ａ、１７０ｂ内の垂直方向に配置されたシリコンパターン１０４ａの側壁に隣接してチャネル構造物１７０ａ、１７０ｂの間を互いに連結する。
【0026】
第１～第３の不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、基板から突出する第１のアクティブフィンから選択エピタキシャル成長されて形成される。第１のアクティブフィンは、第２方向に第１の幅を有し、第２方向の両側壁が直線形状を有する第１の部位と、第２方向に第１の幅よりも狭い第２の幅を有し、第２方向の両側壁が直線形状を有する第２の部位と、第１及び第２の部位の間に位置し、少なくとも１つの第２方向の側壁がテーパー（ｔａｐｅｒｅｄ）形状を有する第３の部位とを含む。
【0027】
他の実施形態において、第１～第３の部位の第２方向の第１の側壁は、第１方向に延在する直線の形状を有する。第３の部位の第２方向の第２の側壁は、傾斜した形状を有する。
【0028】
第１の不純物領域１５０ａは、第１の部位から選択エピタキシャル成長工程により、形成される。第２の不純物領域１５０ｂは、第２の部位から選択エピタキシャル成長工程により、形成される。第３の不純物領域１５０ｃは、第３の部位から選択エピタキシャル成長工程により、形成される。
【0029】
第１の不純物領域構造物１５０ａの第２方向の最大幅は、第１の幅（Ｗ１）よりも広い第３の幅（Ｗ３）を有する。平面図からすると、第１の不純物領域構造物１５０ａは、互いに同一の第１のサイズを有する。第１の不純物領域構造物１５０ａは、互いに同一の第１の容積を有する。他の実施形態において、平面図からすると、第１の不純物領域構造物１５０ａは、第１方向の中心を通る直線を基準に、互いに対称の形状を有する。平面図からすると、第１の不純物領域構造物１５０ａは、第２方向の中心を通る直線を基準に、互いに対称の形状を有する。
【0030】
第２の不純物領域構造物１５０ｂの第２方向の最大幅は、第２の幅（Ｗ２）よりも広く、第３の幅（Ｗ３）よりも狭い第４の幅（Ｗ４）を有する、平面図からすると、第２の不純物領域構造物１５０ｂは、第１のサイズよりも小さい第２のサイズを有する。第２の不純物領域構造物１５０ｂは、第１の容積よりも小さい第２の容積を有する。
【0031】
他の実施形態において、平面図からすると、第２の不純物領域構造物１５０ｂは、第１方向の中心を通る直線を基準に、互いに対称の形状を有する。平面図からすると、第２の不純物領域構造物１５０ｂは、第２方向の中心を通る直線を基準に、互いに対称の形状を有する。
【0032】
第３の不純物領域構造物１５０ｃの第２方向の最大幅は、第４の幅（Ｗ４）よりも広く、第３の幅（Ｗ３）よりも狭い第５の幅（Ｗ５）を有する、平面図からすると、第３の不純物領域構造物１５０ｃは、第１のサイズよりも小さく、第２のサイズよりも大きい第３のサイズを有する。第３の不純物領域構造物１５０ｃは、第１の容積よりも小さく、第２の容積よりも大きい第３の容積を有する。
【0033】
他の実施形態において、平面図からすると、第３の不純物領域構造物１５０ｃは、第１方向の中心を通る直線を基準に、互いに非対称の形状を有する。平面図からすると、第３の不純物領域構造物１５０ｃは、第２方向の中心を通る直線を基準に、互いに非対称の形状を有する。平面図からすると、第３の不純物領域構造物１５０ｂにおいて、第１のアクティブフィンの第３の部位の傾斜した第２の側壁から成長した部位と、第１のアクティブフィンの第３の部位の直線形状の第１の側壁から成長した部位とは、互いに異なる形状を有する。
【0034】
第１～第３の不純物領域構造物１５０ａ、１５０ｂ、１５０ｃにおいて、最上部平坦面の第２方向の長さは互いに異なる。不純物領域構造物の第２方向の幅が増えるほど、最上部平坦面の長さが増える。そこで、第１の不純物領域構造物１５０ａの平坦面の長さが最も長く、第２の不純物領域構造物１５０ｂの平坦面の長さが最も短い。
【0035】
不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、単結晶シリコン物質を含む。他の実施形態において、不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、シリコン、又はシリコンゲルマニウムを含む。不純物領域構造物には、不純物がドーピングされる。不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、マルチブリッジチャネルトランジスタのソース・ドレイン領域として提供される。
【0036】
それぞれの不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、第２方向に切断した断面から見ると、中心部が突出する多角形（例えば、五角形、六角形、あるいは、四角形の一部形状）の形状を有する。第１の不純物領域構造物１５０ａは、隣接する第１のチャネル構造物１７０ａの側壁から、第２方向に突出する。第２の不純物領域構造物１５０ｂは、隣接する第２のチャネル構造物１７０ｂの側壁から突出する。第３の不純物領域構造物１５０ｃは、隣接する第１及び第２のチャネル構造物１７０ａ、１７０ｂのそれぞれの側壁から、第２方向に突出する。それぞれの不純物領域構造物１５０ａ、１５０ｂ、１５０ｃの第２方向の最大幅は、それぞれの不純物領域１５０ａ、１５０ｂ、１５０ｃと隣接するチャネル構造物１７０ａ、１７０ｂの第２方向の幅よりも大きい。他の実施形態において、第１～第３の不純物領域構造物１５０ａ、１５０ｂ、１５０ｃのそれぞれは、第１方向に同一の幅を有する。
【0037】
それぞれのチャネル構造物１７０ａ、１７０ｂを取り囲み、第２方向に延在するゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄが設けられる。ゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄは、マルチブリッジチャネルトランジスタのゲートとして提供される。ゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄは、界面パターン（図示せず）、ゲート絶縁パターン１８１ａ、ゲート電極１８１ｂ、及びキャップパターン１８１ｃを含む。ゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄは、各チャネル構造物１７０ａ、１７０ｂに含まれる隙間の内部を満たして、チャネル構造物１７０ａ、１７０ｂの表面を覆うように形成される。
【0038】
他の実施形態において、それぞれのゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄは、第１方向に同一の幅を有する。
【0039】
他の実施形態において、ゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄの上部側壁には、スペーサ１９６（図２）が更に設けられる。他の実施形態において、チャネル構造物１７０ａ、１７０ｂの隙間内には、ゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄの両側壁に形成されるインナースペーサ１９８（図２）が更に設けられる。
【0040】
アクティブ構造物１７２上に、ゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄが形成されることにより、アクティブ構造物１７２上には、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）、第２のマルチブリッジチャネルトランジスタ（ＴＲ２）、及びバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）が形成される。
【0041】
他の実施形態において、アクティブ構造物１７２には、マルチブリッジチャネルトランジスタの間を電気的に分離させるための拡散ブレーキ領域（Ｄｉｆｆｕｓｉｏｎ Ｂｒｅａｋ、ＤＢ）が更に含まれる。該当拡散ブレーキ領域（ＤＢ）は、隣接する不純物領域構造物の間に位置する。拡散ブレーキ領域（ＤＢ）には、分離パターン１９０が設けられる。分離パターン１９０は、絶縁物質を含み、例えば、シリコン酸化物、シリコン窒化物などを含む。
【0042】
第１のマルチブリッジチャネルトランジスタ（ＴＲ１）、第２のマルチブリッジチャネルトランジスタ（ＴＲ２）、及びバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）は、第１方向に配置され、ソース・ドレイン領域を互いに共有し、第１方向に直列接続される。
【0043】
図６に示すように、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）は、高性能を有する高電力トランジスタである。第１のマルチブリッジチャネルトランジスタ（ＴＲ１）は、第１のゲート構造物１８０ａと、第１のゲート構造物１８０ａの両側に配置される第１の不純物領域構造物１５０ａとを含む。第１の不純物領域構造物１５０ａは、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）の第１のソース・ドレイン領域として提供される。第１の不純物領域構造物１５０ａは、第１の容積を有するので、第１のソース・ドレイン領域は、互いに同一の第１の容積を有する。第１のゲート構造物１８０ａは、第１の不純物領域構造物１５０ａの間に配置される第１のチャネル構造物１７０ａを取り囲み、第２方向に延在する。第１のマルチブリッジチャネルトランジスタ（ＴＲ１）において、チャネル幅（ｗｉｄｔｈ）は、第１の幅を有し、第１のソース・ドレイン領域は、第１の容積を有する。そのため、動作に際して、電流が増加し、動作速度が速い。
【0044】
図７に示すように、第２のマルチブリッジチャネルトランジスタ（ＴＲ２）は、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）よりも低い性能である低性能を有する低電力トランジスタである。第２のマルチブリッジチャネルトランジスタ（ＴＲ２）は、第２のゲート構造物１８０ｂと、第２のゲート構造物の両側に配置される第２の不純物領域構造物１５０ｂとを含む。第２の不純物領域構造物１５０ｂは、第２のマルチブリッジチャネルトランジスタ（ＴＲ２）の第２のソース・ドレイン領域として提供される。第２の不純物領域構造物１５０ｂは、第１の容積よりも小さい第２の容積を有するので、第２のソース・ドレイン領域は、互いに同一の第２の容積を有する。第２のゲート構造物１８０ｂは、第２の不純物領域構造物１５０ｂの間に配置される第２のチャネル構造物１７０ｂを取り囲み、第２方向に延在する。第２のマルチブリッジチャネルトランジスタ（ＴＲ２）において、チャネル幅は、第１の幅よりも小さい第２の幅を有し、第２のソース・ドレイン領域は、第２の容積を有する。このように、第２のマルチブリッジチャネルトランジスタ（ＴＲ２）は、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）に比べて、チャネル幅が小さく、第２のソース・ドレイン領域の容積が小さいので、動作に際して、電流が減少し、動作速度が遅い。
【0045】
バッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）は、第１及び第２のマルチブリッジチャネルトランジスタ（ＴＲ１、ＴＲ２）の中間程度の性能で動作する。バッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）は、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）及び第２のマルチブリッジチャネルトランジスタ（ＴＲ２）のうちの少なくとも１つと電気的に接続される。
【0046】
他の実施形態において、バッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）は、互いに異なる電気的特性を有する複数のトランジスタからなる。一例として、バッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）は、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）、及び第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）を含む。
【0047】
図５ａに示すように、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）は、第３のゲート構造物１８０ｃと、第３のゲート構造物１８０ｃの一側に配置される第３の不純物領域構造物１５０ｃと、第３のゲート構造物１８０ｃの他の一側に配置される第２の不純物領域構造物１５０ｂとを含む。第３のゲート構造物１８０ｃは、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３）のゲートの役割を果たす。ここで、第３の不純物領域構造物１５０ｃは、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）の第３のソース領域として提供される。第２の不純物領域構造物１５０ｂは、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）の第３のドレイン領域として提供される。第２の不純物領域構造物１５０ｂは、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）と第２のマルチブリッジチャネルトランジスタ（ＴＲ２）に共有されて、共同の不純物領域として提供される。第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）は、第２のマルチブリッジチャネルトランジスタ（ＴＲ２）と電気的に接続される。
【0048】
そのため、第３のソース領域は、第１の容積よりも小さく、第２の容積よりも大きい第３の容積を有し、第３のドレイン領域は、第２の容積を有する。第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）において、第３のソース領域及び第３のドレイン領域は、互いに異なる容積を有する。
【0049】
第３のゲート構造物１８０ｃは、第３のソース・ドレイン領域の間に配置される第２のチャネル構造物１７０ｂを取り囲み、第２方向に延在する。第３のゲート構造物１８０ｃが第２のチャネル構造物１７０ｂと重ね合わされることにより、第１のバッファマルチブリッジトランジスタ（ＴＲ３ａ）のチャネルは、第２方向に、第２の幅（Ｗ２）を有する。
【0050】
ここで、第３のゲート構造物１８０ｃと重ね合わされる第２のチャネル構造物１７０ｂの第２方向の幅は、位置によって変わらない。第１のバッファマルチブリッジトランジスタ（ＴＲ３ａ）のチャネルの第２方向の幅が、位置によって変わらないので、チャネルの第２方向の幅が変わることで生じる電気的特性の偏りが発生しない。
【0051】
図５ｂに示すように、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）は、第４のゲート構造物１８０ｄと、第４のゲート構造物１８０ｄの一側に配置される第３の不純物領域構造物１５０ｃと、第４のゲート構造物１８０ｄの他の一側に配置される第１の不純物領域構造物１５０ａとを含む。第４のゲート構造物１８０ｄは、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）のゲートの役割を果たす。ここで、第３の不純物領域構造物１５０ｃは、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）の第４のソース領域として提供される。第１の不純物領域構造物１５０ａは、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）の第４のドレイン領域として提供される。第１の不純物領域構造物１５０ａは、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）と第１のマルチブリッジチャネルトランジスタ（ＴＲ１）に共有されて、共同の不純物領域として提供される。第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）は、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）に電気的に接続される。
【0052】
そのため、第４のソース領域は、第１の容積よりも小さく、第２の容積よりも大きい第３の容積を有し、第４のドレイン領域は、第１の容積を有する。第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）において、第４のソース領域及び第４のドレイン領域は、互いに異なる容積を有する。
【0053】
第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）の第４のドレイン領域は、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）の第３のドレイン領域よりも容積が大きいので、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）は、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）よりも高い性能を有する。
【0054】
第４のゲート構造物１８０ｄは、第４のソース・ドレイン領域の間に配置される第１のチャネル構造物１７０ａを取り囲み、第２方向に延在する。第４のゲート構造物１８０ｄが第１のチャネル構造物１７０ａと重ね合わされることにより、第２のバッファマルチブリッジトランジスタ（ＴＲ３ａ）のチャネルは、第２方向に、第２の幅よりも広い第１の幅を有する。
【0055】
ここで、第４のゲート構造物１８０ｄと重ね合わされる第１のチャネル構造物１７０ａの第２方向の幅は、位置によって変わらない。第２のバッファマルチブリッジトランジスタ（ＴＲ３ａ）のチャネルの第２方向の幅が、位置によって変わらないので、チャネルの第２方向の幅が変わることで生じる電気的特性の偏りが発生しない。
【0056】
分離パターン１９０は、第３の不純物領域構造物１５０ｃに隣接して配置され、第２方向に延在する。分離パターン１９０は、不純物領域構造物の間に配置されて、不純物領域構造物を電気的に分離させる。他の実施形態において、分離パターン１９０は、第１の不純物領域構造物１５０ａ及び第３の不純物領域構造物１５０ｃの間に配置される。他の実施形態において、分離パターン１９０は、第２の不純物領域構造物１５０ｂ及び第３の不純物領域構造物１５０ｃの間に配置される。
【0057】
他の実施形態において、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）及び第２のマルチブリッジチャネルトランジスタ（ＴＲ２）の間には、１つの分離パターン１９０、及び少なくとも１つのバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）が設けられる。
【0058】
一方、分離パターン１９０に隣接して、バッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）が配置される。例えば、分離パターン１９０は、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）と第１のマルチブリッジチャネルトランジスタ（ＴＲ１）の間に配置される。例えば、分離パターン１９０は、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）と第２のマルチブリッジチャネルトランジスタ（ＴＲ２）の間に配置される。
【0059】
第１～第４のゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄ及び分離パターン１９０の側壁を覆う層間絶縁膜１９２が設けられる。
【0060】
上述したように、第１のマルチブリッジチャネルトランジスタ、第２のマルチブリッジチャネルトランジスタ、及びバッファマルチブリッジチャネルトランジスタは、互いに異なる電気的特性を有する。
【0061】
【0062】
図８に示すように、基板１００上に、シリコンゲルマニウム膜１０２及びシリコン膜１０４を交互に繰返して積層する。最上層のシリコン膜１０４上に、マスクパターン１０６を形成する。基板１００は、単結晶シリコン基板である。
【0063】
シリコンゲルマニウム膜１０２及びシリコン膜１０４は、基板１００の上部をシードとして用いる選択エピタキシャル成長工程により形成される。
【0064】
一実施形態において、シリコン膜１０４は、例えば、ジシラン（Ｓｉ２Ｈ６）ガスのようなシリコンソースガスを用いる選択エピタキシャル成長工程を行って形成される。シリコン膜１０４は、単結晶シリコンを含む。
【0065】
一実施形態において、シリコンゲルマニウム膜１０２は、例えば、ジクロロシラン（ＳｉＨ２Ｃｌ２）ガスのようなシリコンソースガス、四水素化ゲルマニウム（ＧｅＨ４）ガスのようなゲルマニウムソースガスを用いる選択エピタキシャル成長工程を行うことで形成される。シリコンゲルマニウム膜１０２は、単結晶シリコンゲルマニウムを含む。
【0066】
マスクパターン１０６は、マスク膜の蒸着工程、及びマスク膜のパターニング工程により形成する。マスクパターン１０６は、例えば、シリコン窒化物のような窒化物を含む。マスクパターン１０６は、第１方向に延在するライン形状を有する。
【0067】
平面図からすると、マスクパターン１０６は、第２方向に第１の幅（Ｗ１）を有し、第２方向の両側壁が直線形状を有する第１の部位１０６ａと、第２方向に第１の幅（Ｗ１）よりも狭い第２の幅（Ｗ２）を有し、第２方向の両側壁が直線形状を有する第２の部位１０６ｂと、第１及び第２の部位の間に位置し、少なくとも１つの第２方向の側壁がテーパー（ｔａｐｅｒｅｄ）形状を有する第３の部位１０６ｃとを含む。そこで、第３の部位１０６ｃにおいて、第２方向への幅は、第１の部位１０６ａから第２の部位１０６ｂへ行くほど逐次狭くなる。
【0068】
図９及び図１０に示すように、マスクパターン１０６をエッチングマスクとして用いて、シリコンゲルマニウム膜１０２、シリコン膜１０４、及び基板１００の上部をエッチングすることで、第１のトレンチを形成する。エッチング工程は、異方性エッチング工程を含む。
【0069】
これにより、基板１００には、基板１００がエッチングされて、第１方向に延在するアクティブパターン１１２が形成される。アクティブパターン１１２上には、交互に繰返して積層された第１のシリコンゲルマニウムパターン１０２ａ、及び第１のシリコンパターン１０４ａを含む第１のフィン構造物１２０が形成される。アクティブパターン１１２上には、第１のフィン構造物１２０及びマスクパターン１０６が積層される。
【0070】
第１のフィン構造物１２０の第２方向の側壁プロファイルは、垂直プロファイルを有しているのが望ましい。そこで、第１のフィン構造物１２０の第２方向の側壁プロファイルは、垂直プロファイルを有することを示す。しかし、異方性エッチング工程の特性により、第１のフィン構造物１２０の第２方向の側壁プロファイルは、下方に行くほど、第１のフィン構造物１２０の幅が逐次増加する傾斜プロファイルを有することもできる。
【0071】
第１のトレンチを満たす素子分離膜を形成する。素子分離膜の上部を除去することで、第１のトレンチ内に、アクティブパターン１１２の側壁を覆う素子分離パターン１２２を形成する。また、マスクパターン１０６を除去する。素子分離パターン１２２の間には、第１のフィン構造物１２０が上部に突出する。
【0072】
第１のフィン構造物１２０は、マスクパターン１０６をエッチングマスクとして形成されるので、平面図からすると、第１のフィン構造物１２０は、マスクパターン１０６と同一の形状を有する。そこで、平面図からすると、第１のフィン構造物１２０は、第２方向に第１の幅（Ｗ１）を有し、第２方向の両側壁が直線形状を有する第１の部位１２０ａと、第２方向に第１の幅（Ｗ１）よりも狭い第２の幅（Ｗ２）を有し、第２方向の両側壁が直線形状を有する第２の部位１２０ｂと、第１及び第２の部位１２０ａ、１２０ｂの間に位置し、少なくとも１つの第２方向の側壁がテーパー（ｔａｐｅｒｅｄ）形状を有する第３の部位１２０ｃとを含む。
【0073】
図１１及び図１２に示すように、素子分離パターン１２２及び第１のフィン構造物１２０を部分的に覆うダミーゲート構造物１３０を形成する。ダミーゲート構造物１３０は、第２方向に延在する。そこで、ダミーゲート構造物１３０は、第１のフィン構造物１２０を横切って延在する。他の実施形態において、それぞれのダミーゲート構造物１３０は、同一の幅を有する。
【0074】
ダミーゲート構造物１３０は、第１方向に互いに離隔して配置される。他の実施形態において、ダミーゲート構造物１３０は、第１方向に同一の間隔で離隔している。
【0075】
ダミーゲート構造物１３０は、ダミーゲート絶縁パターン、ダミーゲート電極、及びダミーゲートマスクパターンを含む。
【0076】
ダミーゲート構造物１３０が形成される部位は、後工程により形成されるマルチブリッジチャネルトランジスタのゲート構造物が形成される部位、又は拡散ブレーキが形成される部位としてそれぞれ提供される。ダミーゲート構造物１３０により覆われている第１のフィン構造物１２０の部位は、後工程により、マルチブリッジチャネルトランジスタのチャネル構造物で形成される。一方、ダミーゲート構造物１３０の間の第１のフィン構造物１２０の部位は、後工程により、マルチブリッジチャネルトランジスタの不純物領域構造物で形成される。
【0077】
他の実施形態において、ダミーゲート構造物１３０は、第１のフィン構造物１２０の第１の部位１２０ａの一部と、第１のフィン構造物１２０の第２の部位１２０ｂの一部とを覆うように形成される。他の実施形態において、ダミーゲート構造物１３０は、第１のフィン構造物１２０ｂの第３の部位１２０ｃ上には、形成されず、第１のフィン構造物１２０ｂの第３の部位１２０ｃを覆わない。
【0078】
図１３及び図１４に示すように、ダミーゲート構造物１３０の間に配置された第１のフィン構造物１２０を除去して、開口部１４２を形成する。そこで、第１のフィン構造物１２０は、切断して、それぞれの予備チャネル構造物１４０ａ、１４０ｂで形成される。予備チャネル構造物１４０ａ、１４０ｂは、第１方向に互いに離隔して並んで配置される。予備チャネル構造物は、第１のシリコンゲルマニウムパターン１０２ａ及び第１のシリコンパターン１０４ａが、交互に繰返して積層される。
【0079】
予備チャネル構造物１４０ａ、１４０ｂは、第２方向に第１の幅（Ｗ１）を有する第１の予備チャネル構造物１４０ａと、第２方向に第２の幅（Ｗ２）を有する第２の予備チャネル構造物１４０ｂとを含む。予備チャネル構造物１４０ａ、１４０ｂの間の開口部１４２の底面には、アクティブパターン１１２が露出する。
【0080】
図示していないが、他の実施形態において、開口部１４２を形成するためのエッチング工程を行う前に、ダミーゲート構造物１３０の側壁上にスペーサを形成する工程を更に行う。
【0081】
図示していないが、他の実施形態において、開口部１４２を形成した後に、露出した第１のシリコンゲルマニウムパターン１０２ａの側壁の一部をエッチングして、リセスを形成し、リセス内にインナースペーサを形成する工程を更に行う。
【0082】
図１５に示すように、開口部１４２の内部に選択エピタキシャル成長工程を行って、不純物領域構造物１５０ａ、１５０ｂ、１５０ｃを形成する。不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、半導体物質を含む。
【0083】
他の実施形態において、それぞれの不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、単結晶シリコンを含む。また、他の実施形態において、それぞれの不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、単結晶シリコンゲルマニウムを含む。
【0084】
他の実施形態において、選択エピタキシャル成長工程を行うことに際して、イン・サイチュで不純物をドーピングする。そこで、不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、後工程で形成されるマルチブリッジチャネルトランジスタのソース・ドレイン領域として提供される。
【0085】
選択エピタキシャル成長工程において、開口部１４２の底面のアクティブパターン１１２から垂直方向に結晶成長がなされる。これに加えて、選択エピタキシャル成長工程において、第２方向にも結晶成長がなされる。そこで、それぞれの不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、第２方向の断面からすると、中心部が突出する多角形の形状を有する。
【0086】
不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、予備チャネル構造物１４０ａ、１４０ｂの第１方向の両側壁と接して、予備チャネル構造物１４０ａ、１４０ｂの間を連結する。
【0087】
不純物領域構造物１５０ａ、１５０ｂ、１５０ｃは、第１の予備チャネル構造物１４０ａの間に配置される第１の不純物領域構造物１５０ａと、第２の予備チャネル構造物１４０ｂの間に配置される第２の不純物領域構造物１５０ｂと、第１及び第２の予備チャネル構造物１４０ａ、１４０ｂの間に配置される第３の不純物領域構造物１５０ｃとを含む。
【0088】
第１の不純物領域構造物１５０ａは、第１の予備チャネル構造物１４０ａの側壁及びアクティブパターン１１２から成長して形成される。そのため、第１の不純物領域構造物１５０ａは、第２方向の最大幅は、第１の幅よりも広い第３の幅（Ｗ３）を有する。平面図からすると、第１の不純物領域構造物１５０ａは、互いに同一の第１のサイズを有する。第１の不純物領域構造物１５０ａは、互いに同一の第１の容積を有する。
【0089】
他の実施形態において、平面図からすると、第１の不純物領域構造物１５０ａは、第１方向の中心を通る直線を基準に、互いに対称の形状を有する。平面図からすると、第１の不純物領域構造物１５０ａは、第２方向の中心を通る直線を基準に、互いに対称の形状を有する。
【0090】
第２の不純物領域構造物１５０ｂは、第２の予備チャネル構造物１４０ｂの側壁及びアクティブパターン１１２から成長して形成される。そのため、第２の不純物領域構造物１５０ｂの第２方向の最大幅は、第２の幅（Ｗ２）よりも広く、第３の幅（Ｗ３）よりも狭い第４の幅（Ｗ４）を有する。平面図からすると、第２の不純物領域構造物１５０ｂは、第１のサイズよりも小さい第２のサイズを有する。第２の不純物領域構造物１５０ｂは、第１の容積よりも小さい第２の容積を有する。
【0091】
他の実施形態において、平面図からすると、第２の不純物領域構造物１５０ｂは、第１方向の中心を通る直線を基準に、互いに対称の形状を有する。平面図からすると、第２の不純物領域構造物１５０ｂは、第２方向の中心を通る直線を基準に、互いに対称の形状を有する。
【0092】
第３の不純物領域構造物１５０ｃの第２方向の最大幅は、第４の幅（Ｗ４）よりも広く、第３の幅（Ｗ３）よりも狭い第５の幅（Ｗ５）を有する、平面図からすると、第３の不純物領域構造物１５０ｃは、第１のサイズよりも小さく、第２のサイズよりも大きい第３のサイズを有する。第３の不純物領域構造物１５０ｃは、第１の容積よりも小さく、第２の容積よりも大きい第３の容積を有する。
【0093】
他の実施形態において、平面図からすると、第３の不純物領域構造物１５０ｃは、第１方向の中心を通る直線を基準に、互いに非対称の形状を有する。平面図からすると、第３の不純物領域構造物１５０ｃは、第２方向の中心を通る直線を基準に、互いに非対称の形状を有する。平面図からすると、第３の不純物領域構造物１５０ｂにおいて、第１のアクティブフィンの第３の部位の傾斜した第２の側壁から成長した部位と、第１のアクティブフィンの第３の部位の直線形状の第１の側壁から成長した部位とは、互いに異なる形状を有する。
【0094】
【0095】
図１６及び図１７に示すように、第１～第３の不純物領域構造物１５０ａ、１５０ｂ、１５０ｃ、素子分離パターンとダミーゲート構造物１３０を覆う層間絶縁膜（図示せず）を形成する。この後、ダミーゲート構造物１３０の上面が露出するまで、層間絶縁膜を平坦化する。
【0096】
ダミーゲート構造物１３０を除去して、第１のゲートトレンチ（図示せず）を形成する。第１のゲートトレンチ内には、予備チャネル構造物１４０ａ、１４０ｂの第１のシリコンゲルマニウムパターン１０２ａ、及び第１のシリコンパターン１０４ａが露出する。
【0097】
図１８に示すように、第１のゲートトレンチにより露出する第１のシリコンゲルマニウムパターン１０２ａを選択的に除去して、第１のシリコンパターン１０４ａの間に隙間１５４を形成する。垂直方向に互いに離隔して配置された第１のシリコンパターン１０４ａは、マルチブリッジチャネルトランジスタのチャネル領域として提供される。
【0098】
第１のシリコンゲルマニウムパターン１０２ａが除去されることにより、予備チャネル構造物１４０ａ、１４０ｂは、チャネル構造物として形成される。チャネル構造物は、第２方向に第１の幅を有する第１のチャネル構造物１７０ａと、第２方向に第２の幅を有する第２のチャネル構造物１７０ｂとを含む。
【0099】
チャネル構造物及び不純物領域構造物が第１方向に交互に繰返して配置され、互いに連結されて、アクティブ構造物１７２が形成される。アクティブ構造物１７２は、第１のチャネル構造物１７０ａ及び第２のチャネル構造物１７０ｂと、第１のチャネル構造物１７０ａの間の第１の不純物領域構造物１５０ａと、第２のチャネル構造物１７０ｂの間の第２の不純物領域構造物１５０ｂと、第１及び第２のチャネル構造物１７０ａ、１７０ｂ間の第３の不純物領域構造物１５０ｃとを含む。
【0100】
図１９及び図２０に示すように、第１のゲートトレンチ及び隙間１５４内を満たすように、ゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄ、１８０を形成する。そこで、マルチブリッジチャネルトランジスタを形成することができる。
【0101】
具体的に、第１のゲートトレンチ及び隙間１５４により露出するアクティブパターン１１２及び第１のシリコンパターン１０４ａの表面に、熱酸化工程を行って界面膜を形成し、界面膜上に、ゲート絶縁膜を形成する。ゲート絶縁膜上に、第１のゲートトレンチ及び隙間１５４内を満たすゲート電極膜を形成する。ゲート電極膜は、金属物質を含む。この後、層間絶縁膜１９２の上面が露出するまで、ゲート電極膜及びゲート絶縁膜を平坦化する。ゲート電極膜及びゲート絶縁膜の上部の一部を除去し、除去された部位にキャップ膜パターンを形成する。そこで、界面パターン（図示せず）、ゲート絶縁パターン１８１ａ、ゲート電極１８１ｂ、及びキャップパターン１８１ｃを含むゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄを形成する。
【0102】
それぞれのマルチブリッジチャネルトランジスタは、ゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄ、及びゲート構造物１８０ａ、１８０ｂ、１８０ｃ、１８０ｄの両側の不純物領域構造物１５０ａ、１５０ｂ、１５０ｃに形成されたソース・ドレイン領域を含む。マルチブリッジチャネルトランジスタは、ソース・ドレイン領域を共有して、第１方向に互いに直列接続される構造を有する。
【0103】
ところで、不純物領域構造物は、互いに異なる容積を有する第１～第３の不純物領域構造物１５０ａ、１５０ｂ、１５０ｃを含む。そこで、ソース・ドレイン領域の容積により、それぞれのマルチブリッジチャネルトランジスタの電気的特性が変わる。
【0104】
工程により、互いに異なる電気的特性を有する第１のマルチブリッジチャネルトランジスタ（ＴＲ１）、第２のマルチブリッジチャネルトランジスタ（ＴＲ２）、及びバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）が形成される。
【0105】
第１のマルチブリッジチャネルトランジスタ（ＴＲ１）は、第１のゲート構造物１８０ａ及び第１のゲート構造物の両側に配置される第１の不純物領域構造物１５０ａを含む。第１の不純物領域構造物１５０ａは、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）の第１のソース・ドレイン領域として提供される。第１のゲート構造物１８０ａは、第１のソース・ドレイン領域の間に配置される第１のチャネル構造物１７０ａを取り囲み、第２方向に延在する。
【0106】
第２のマルチブリッジチャネルトランジスタ（ＴＲ２）は、第２のゲート構造物１８０ｂ、及び第２のゲート構造物の両側に配置される第２の不純物領域構造物１５０ｂを含む。第２の不純物領域構造物１５０ｂは、第２のマルチブリッジチャネルトランジスタ（ＴＲ２）の第２のソース・ドレイン領域として提供される。第２のゲート構造物１８０ｂは、第２のソース・ドレイン領域の間に配置される第２のチャネル構造物１７０ｂを取り囲み、第２方向に延在する。
【0107】
バッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）は、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）、及び第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）を含む。
【0108】
第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）は、第３のゲート構造物１８０ｃと、第３のゲート構造物１８０ｃの一側に配置される第３の不純物領域構造物１５０ｃと、第３のゲート構造物１８０ｃの他の一側に配置される第２の不純物領域構造物１５０ｂとを含む。第３の不純物領域構造物１５０ｃは、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）の第３のソース領域として提供される。第２の不純物領域構造物１５０ｂは、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）の第３のドレイン領域として提供される。
【0109】
第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）は、第４のゲート構造物１８０ｄと、第４のゲート構造物１８０ｄの一側に配置される第３の不純物領域構造物１５０ｃと、第４のゲート構造物１８０ｄの他の一側に配置される第１の不純物領域構造物１５０ａとを含む。第３の不純物領域構造物１５０ｃは、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）の第４のソース領域として提供される。第１の不純物領域構造物１５０ａは、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）の第４のドレイン領域として提供される。
【0110】
図２１及び図２２に示すように、ゲート構造物から、拡散ブレーキ領域（ＤＢ）に位置するゲート構造物１８０を選択的に除去する。ついで、ゲート構造物１８０が除去された部位で露出するチャネル構造物を除去する。この場合、拡散ブレーキ領域（ＤＢ）において、アクティブ構造物１７２が切断した構造を有する。
【0111】
拡散ブレーキ領域（ＤＢ）のゲート構造物１８０及びチャネル構造物が除去して形成された開口部内に絶縁物質を入れて、分離パターン１９０を形成する。分離パターン１９０は、拡散ブレーキパターンとして提供される。
【0112】
分離パターン１９０に隣接して、バッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）が配置される。例えば、分離パターン１９０は、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）と、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）の間に配置される。または、分離パターン１９０は、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）と、第２のマルチブリッジチャネルトランジスタ（ＴＲ２）の間に配置される。
【0113】
上記工程により、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）と、第２のマルチブリッジチャネルトランジスタ（ＴＲ２）と、第１及び第２のマルチブリッジチャネルトランジスタ（ＴＲ１、ＴＲ２）の性能の中間程度の性能を有するバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）を含む半導体素子を完成する。
【0114】
【0115】
【0116】
図２３に示すように、アクティブ構造物に別の拡散ブレーキ領域が設けられていない。そこで、第１及び第２のマルチブリッジチャネルトランジスタ（ＴＲ１、ＴＲ２）の間には、バッファマルチブリッジチャネルトランジスタだけが設けられる。
【0117】
他の実施形態において、第１及び第２のマルチブリッジチャネルトランジスタ（ＴＲ１、ＴＲ２）の間には、第１及び第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）が配置される。
【0118】
他の実施形態において、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）、及び第２のマルチブリッジチャネルトランジスタ（ＴＲ２）は、電気的に接続される。
【0119】
図２４に示すように、第１及び第２のマルチブリッジチャネルトランジスタ（ＴＲ１、ＴＲ２）の間には、１つの分離パターン１９０、及び１つの第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）が設けられる。
【0120】
第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）は、第２のチャネル構造物１７０ｂを取り囲む第３のゲート構造物１８０ｃと、第３のゲート構造物１８０ｃの一側に配置される第３の不純物領域構造物１５０ｃと、第３のゲート構造物１８０ｃの他の一側に配置される第２の不純物領域構造物１５０ｂとを含む。分離パターン１９０は、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）と、第１のマルチブリッジチャネルトランジスタ（ＴＲ１）の間に配置される。
【0121】
第２のマルチブリッジチャネルトランジスタ（ＴＲ２）は、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）と電気的に接続される。
【0122】
図２５に示すように、第１及び第２のマルチブリッジチャネルトランジスタ（ＴＲ１、ＴＲ２）の間には、１つの分離パターン１９０、及び１つの第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）が設けられる。
【0123】
第２のバッファマルチブリッジチャネルトランジスタは、第４のゲート構造物１８０ｄと、第４のゲート構造物１８０ｄの一側に配置される第３の不純物領域構造物１５０ｃと、第４のゲート構造物１８０ｄの他の一側に配置される第１の不純物領域構造物１５０ａとを含む。第３の不純物領域構造物１５０ｃは、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）の第４のソース領域として提供される。分離パターン１９０は、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）と第２のマルチブリッジチャネルトランジスタ（ＴＲ２）の間に配置される。
【0124】
第１のマルチブリッジチャネルトランジスタ（ＴＲ１）は、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）と電気的に接続される。
【0125】
図２６は、本発明の一実施形態による半導体素子を説明するための平面図である。
【0126】
【0127】
図２６に示すように、第１及び第２のマルチブリッジチャネルトランジスタ（ＴＲ１、ＴＲ２）の間には、複数の分離パターン１９０、及び少なくとも１つのバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ、ＴＲ３ｂ）が設けられる。
【0128】
第１及び第２のマルチブリッジチャネルトランジスタ（ＴＲ１、ＴＲ２）の間の領域において、端部に位置する第１のマルチブリッジチャネルトランジスタ（ＴＲ１）と隣接して、第２のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）が設けられる。
【0129】
第１及び第２のマルチブリッジチャネルトランジスタ（ＴＲ１、ＴＲ２）の間の領域において、端部に位置する第２のマルチブリッジチャネルトランジスタ（ＴＲ２）と隣接して、第１のバッファマルチブリッジチャネルトランジスタ（ＴＲ３ａ）が設けられる。
【0130】
また、第１及び第２のマルチブリッジチャネルトランジスタ（ＴＲ１、ＴＲ２）の間の領域において、バッファマルチブリッジチャネルトランジスタの間には、複数の分離パターン１９０が設けられる。それぞれの分離パターン１９０の両側に形成される不純物領域構造物１５１ａ、１５１ｂ、１５１ｃは、互いに異なる容積を有する。それぞれの分離パターン１９０の両側に形成される不純物領域構造物１５１ａ、１５１ｂ、１５１ｃの容積は、第１のマルチブリッジチャネルトランジスタ（ＴＲ３ａ）から、第２のマルチブリッジチャネルトランジスタ（ＴＲ３ｂ）までの方向に行くほど、減少する。
【0131】
上述したように本発明の好適な実施形態を参照して説明したが、当該技術分野における通常の知識を有する者であれば、本発明の思想及び技術領域から逸脱しない範囲内で、本発明を様々に修正及び変更できることを理解するだろう。
【符号の説明】
【0132】
１００ 基板
１０２ シリコンゲルマニウム膜
１０２ａ シリコンゲルマニウムパターン
１０４ シリコン膜
１０４ａ シリコンパターン
１０６ マスクパターン
１１２ アクティブパターン
１２０ フィン構造物
１２２ 素子分離パターン
１３０ ダミーゲート構造物
１４０ａ、１４０ｂ 予備チャネル構造物
１４２ 開口部
１５０ａ、１５０ｂ、１５０ｃ 不純物領域構造物
１５４ 隙間
１７０ａ、１７０ｂ チャネル構造物
１７２ アクティブ構造物
１８０ａ、１８０ｂ、１８０ｃ、１８０ｄ ゲート構造物
１８１ａ ゲート絶縁パターン
１８１ｂ ゲート電極
１８１ｃ キャップパターン
１９０ 分離パターン
１９２ 層間絶縁膜
１９６ スペーサ
１９８ インナースペーサ
２１０ 第１のソース－ドレイン領域
２１１ 第１の領域
２１２ 第２の領域
２２１ 第３の領域
２２２ 第４の領域
２２０ 第２のソース－ドレイン領域
２３０ ゲート領域
１０２ シリコンゲルマニウム膜
１０２ａ シリコンゲルマニウムパターン
１０４ シリコン膜
１０４ａ シリコンパターン
１０６ マスクパターン
１１２ アクティブパターン
１２０ フィン構造物
１２２ 素子分離パターン
１３０ ダミーゲート構造物
１４０ａ、１４０ｂ 予備チャネル構造物
１４２ 開口部
１５０ａ、１５０ｂ、１５０ｃ 不純物領域構造物
１５４ 隙間
１７０ａ、１７０ｂ チャネル構造物
１７２ アクティブ構造物
１８０ａ、１８０ｂ、１８０ｃ、１８０ｄ ゲート構造物
１８１ａ ゲート絶縁パターン
１８１ｂ ゲート電極
１８１ｃ キャップパターン
１９０ 分離パターン
１９２ 層間絶縁膜
１９６ スペーサ
１９８ インナースペーサ
２１０ 第１のソース－ドレイン領域
２１１ 第１の領域
２１２ 第２の領域
２２１ 第３の領域
２２２ 第４の領域
２２０ 第２のソース－ドレイン領域
２３０ ゲート領域
【図1】
【図2】
【図3】
【図4】
【図5a】
【図5b】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】