特開 2024-74426 半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024074426

(43)【公開日】2024-05-31

(54)【発明の名称】半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240524BHJP

   H01L 29/06 20060101ALI20240524BHJP

   H01L 21/336 20060101ALI20240524BHJP

【ＦＩ】

H01L29/78 652K

H01L29/78 652P

H01L29/78 652M

H01L29/78 658F

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2022185552

(22)【出願日】2022-11-21

(71)【出願人】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】下山 浩哉

(57)【要約】

【課題】Ｎ型ドリフト領域のドーピング濃度を上げずに性能を向上させた縦型ＭＯＳＦＥＴを備える半導体装置を提供する。
【解決手段】フィールドプレート電極１０２と、フローティング電極１０４と、ゲート電極１０３を備え、フィールドプレート電極とＮ型ドリフト領域との間の絶縁膜の厚さをＴ_１、フローティング電極と前記Ｎ型ドリフト領域との間の前記絶縁膜の厚さをＴ_２、前記ゲート電極と前記Ｐ型チャネル領域との間の前記絶縁膜の厚さをＴ_３とすると、
Ｔ_１＞Ｔ_２＞Ｔ_３
の関係を満たす、半導体装置を提供する。
【選択図】図２

【特許請求の範囲】

【請求項1】

ドレイン電極と、
前記ドレイン電極上のＮ型ドリフト領域と、前記Ｎ型ドリフト領域上のＰ型チャネル領域と、前記Ｐ型チャネル領域上のＮ型ソース領域と、を備える半導体層と、
前記Ｎ型ソース領域上のソースコンタクト電極と、
前記Ｎ型ソース領域から前記Ｎ型ドリフト領域に達する前記半導体層に設けられた開口と、
前記開口に配置される前記Ｎ型ドリフト領域に絶縁膜を介して隣接し、ソース電位に接続されたフィールドプレート電極と、
前記開口に配置される前記Ｐ型チャネル領域に前記絶縁膜を介して隣接するゲート電極と、
前記開口に配置される前記フィールドプレート電極に隣接する前記Ｎ型ドリフト領域と前記Ｐ型チャネル領域との間のＮ型ドリフト領域に前記絶縁膜を介して隣接するフローティング電極と、を備え、
前記フィールドプレート電極と前記Ｎ型ドリフト領域との間の前記絶縁膜の厚さをＴ_１、前記フローティング電極と前記Ｎ型ドリフト領域との間の前記絶縁膜の厚さをＴ_２、前記ゲート電極と前記Ｐ型チャネル領域との間の前記絶縁膜の厚さをＴ_３とすると、
Ｔ_１＞Ｔ_２＞Ｔ_３
の関係を満たす、半導体装置。

【請求項2】

前記フローティング電極は、前記フィールドプレート電極の周囲に設けられる、請求項１に記載の半導体装置。

【請求項3】

前記フィールドプレート電極は、前記フローティング電極を貫通し、前記ゲート電極に隣接する請求項２に記載の半導体装置。

【請求項4】

前記絶縁膜は、酸化シリコンを含む、請求項１に記載の半導体装置。

【請求項5】

前記絶縁膜は、窒化シリコンを含む、請求項１に記載の半導体装置。

【請求項6】

前記フローティング電極は、複数に分割され、複数のフローティング電極の１つが少なくとも前記Ｎ型ドリフト領域との間の前記絶縁膜の厚さをＴ_２として、
Ｔ_１＞Ｔ_２＞Ｔ_３
の関係を満たす、請求項１に記載の半導体装置。

【請求項7】

前記ゲート電極、前記フローティング電極、及び前記フィールドプレート電極は、Ｎ型のポリシリコンを含む、請求項１に記載の半導体装置。

【請求項8】

前記ゲート電極、前記フローティング電極、及び前記フィールドプレート電極は、Ｐ型のポリシリコンまたは金属材料を含む、請求項１に記載の半導体装置。

【請求項9】

ドレイン電極と、
前記ドレイン電極上のＮ型ドリフト領域と、前記Ｎ型ドリフト領域上のＰ型チャネル領域と、前記Ｐ型チャネル領域上のＮ型ソース領域と、を備える半導体層と、を形成し、
前記Ｎ型ソース領域から前記Ｎ型ドリフト領域に達する開口を前記半導体層に形成し、
前記開口に第１の絶縁膜を形成し、
前記第１の絶縁膜上に、第１の導電体を形成し、
前記第１の導電体をエッチングして、前記Ｎ型ドリフト領域に前記第１の絶縁膜を介して隣接するフィールドプレート電極を形成し、
前記第１の絶縁膜をエッチングし、
前記第１の絶縁膜上及び前記フィールドプレート電極上及び前記開口の側壁に第２の絶縁膜を形成し、
前記第２の絶縁膜上に、第２の導電体を形成し、
前記第２の導電体をエッチングして、前記Ｎ型ドリフト領域に前記第２の絶縁膜を介して隣接するフローティング電極を形成し、
前記第２の絶縁膜をエッチングし、
前記第２の絶縁膜及び前記フローティング電極上に第３の絶縁膜を形成し、
前記第３の絶縁膜をエッチングし、
前記第３の絶縁膜上及び前記開口の側壁に第４の絶縁膜を形成し、
前記第４の絶縁膜上に、前記Ｐ型チャネル領域に第４の絶縁膜を介して隣接するゲート電極を形成し、
前記フィールドプレート電極と前記Ｎ型ドリフト領域との間の前記第１の絶縁膜の厚さをＴ_１、前記フローティング電極と前記Ｎ型ドリフト領域との間の前記第２の絶縁膜の厚さをＴ_２、前記ゲート電極と前記Ｐ型チャネル領域との間の前記第４の絶縁膜の厚さをＴ_３とすると、
Ｔ_１＞Ｔ_２＞Ｔ_３
の関係を満たす、半導体装置の製造方法。

【請求項10】

前記フローティング電極は、前記フィールドプレート電極の周囲に設けられる、請求項９に記載の半導体装置の製造方法。

【請求項11】

前記フィールドプレート電極は、前記フローティング電極を貫通し、前記ゲート電極に隣接する請求項１０に記載の半導体装置の製造方法。

【請求項12】

前記第１乃至第４の絶縁膜は、酸化シリコンを含む、請求項９に記載の半導体装置の製造方法。

【請求項13】

前記第１乃至第４の絶縁膜は、窒化シリコンを含む、請求項９に記載の半導体装置の製造方法。

【請求項14】

前記フローティング電極は、複数に分割され、複数のフローティング電極の１つが少なくとも前記Ｎ型ドリフト領域との間の前記絶縁膜の厚さをＴ_２として、
Ｔ_１＞Ｔ_２＞Ｔ_３
の関係を満たす、請求項９に記載の半導体装置の製造方法。

【請求項15】

前記ゲート電極、前記フローティング電極、及び前記フィールドプレート電極は、Ｎ型のポリシリコンを含む、請求項９に記載の半導体装置の製造方法。

【請求項16】

前記ゲート電極、前記フローティング電極、及び前記フィールドプレート電極は、Ｐ型のポリシリコンまたは金属材料を含む、請求項９に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置及びその製造方法に関する。

【背景技術】

【0002】

特許文献１には、トレンチ内に真性ゲート電極と埋め込みフィールドプレート電極を有するトレンチ内ダブルゲート型バーティカルパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が記載されている。特許文献１は、トレンチ間隔を１．５マイクロメートル以下で、且つ、０．１マイクロメートル以上としたトレンチ内ダブルゲート型パワーＭＯＳＦＥＴが記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１１－１９９１０９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

現在、３０－１５０Ｖ耐圧の低圧－中圧パワーＭＯＳＦＥＴにおいては、Ｓｉウェハ内に形成されたトレンチ内部に酸化膜を形成し、その内側にゲート電極と、フィールドプレート電極を有する縦型ＭＯＳＦＥＴ構造が一般的に採用されている。フィールドプレート電極は、ソース電位が印加されリサーフ効果を発生させることを目的としている。

【0005】

この構造で性能を向上させるために特にドリフト領域の導通領域の抵抗を下げることが重要であり、ドリフト領域を形成するエピタキシャル成長したＮ型半導体のドーピング濃度を上昇させることで対応してきた。しかしながら、ドーピング濃度を上げていくと電界のバランスが崩れ、耐圧の低下や、温度依存性が大きくなってしまうという問題が発生する。そのため、性能を一定以上向上させることが困難であった。

【0006】

そこで本開示の目的は、Ｎ型ドリフト領域のドーピング濃度を上げずに性能を向上させた縦型ＭＯＳＦＥＴを備える半導体装置を提供することである。

【0007】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0008】

一実施の形態によれば、半導体装置は、開口においてフィールドプレート電極とゲート電極の間に、フローティング電極を備える。フィールドプレート電極とＮ型ドリフト領域との間の絶縁膜の厚さをＴ_１、フローティング電極とＮ型ドリフト領域との間の絶縁膜の厚さをＴ_２、ゲート電極とＰ型チャネル領域との間の絶縁膜の厚さをＴ_３とすると、Ｔ_１＞Ｔ_２＞Ｔ_３の関係を満たす。

【発明の効果】

【0009】

前記一実施の形態によれば、Ｎ型ドリフト領域のドーピング濃度を上げずに性能を向上させた縦型ＭＯＳＦＥＴを備える半導体装置を提供できる。

【図面の簡単な説明】

【0010】

【図1】従来の縦型ＭＯＳＦＥＴと実施の形態１にかかる縦型ＭＯＳＦＥＴの概略図である。

【図2】実施の形態１にかかる縦型ＭＯＳＦＥＴの概略拡大図である。

【図3】実施の形態にかかる縦型ＭＯＳＦＥＴのフローティング電極の側壁絶縁膜の厚さを変化させたときの耐圧とオン抵抗の関係を示す図である。

【図4】実施の形態１にかかる縦型ＭＯＳＦＥＴのオン時の電位分布と電流密度分布を示す図である。

【図5】オフ時の従来構造と本開示の構造の断面図と電界強度を示す図である。

【図6】従来構造と本開示の構造の電界強度を示す図である。

【図7】従来の縦型ＭＯＳＦＥＴと実施の形態１乃至３の縦型ＭＯＳＦＥＴの断面図と電気的特性を示した図である。

【図8】実施の形態４と実施の形態５の縦型ＭＯＳＦＥＴの断面図と電気的特性を示した図である。

【図9】実施の形態にかかる縦型ＭＯＳＦＥＴの製造方法を示した図である。

【発明を実施するための形態】

【0011】

実施の形態
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

【0012】

（実施の形態１にかかる縦型ＭＯＳＦＥＴの説明）
図１は、従来の縦型ＭＯＳＦＥＴと実施の形態１にかかる縦型ＭＯＳＦＥＴの概略図である。図２は、実施の形態１にかかる縦型ＭＯＳＦＥＴの概略拡大図である。図１及び図２を参照しながら、実施の形態１にかかる縦型ＭＯＳＦＥＴを説明する。

【0013】

図１の上図に示すように、従来構造は、トレンチである開口１１０１にフィールドプレート電極１１０２とゲート電極１１０３が埋め込まれていた。フィールドプレート電極１１０２は、ソース電位にするだけでなく、ゲート電位にすることで、オン時にはトレンチ側壁に電子の蓄積層が形成されドリフト領域の抵抗の低減が可能となる。オフ時では、フィールドプレート電極１１０２の電位が０Ｖとなるため、耐圧はソース電位にするものと同等にできる。

【0014】

フィールドプレート電極１１０２の電位がゲート電位であると、ゲート－ドレイン間の容量であるＣｒｓｓが大幅に増加する。Ｃｉｓｓ／Ｃｒｓｓが小さくなるとセルフターンオンなどの誤動作が起こりやすくなる。そのためＣｒｓｓはできる限り小さくすることが望ましい。フィールドプレート電極１１０２をソース電位に接続した縦型ＭＯＳＦＥＴに対し、ゲート電位に接続した縦型ＭＯＳＦＥＴは、Ｃｉｓｓ／Ｃｒｓｓが一桁低下してしまうため十分な優位性が示せなかった。

【0015】

そこで図１の下図に示すように、Ｓｉ基板に形成された絶縁体で覆われた開口１０１内部にゲート電極１０３、ソース電位に接続されたフィールドプレート電極１０２に加え、電位を固定せず浮遊電位にあるフローティング電極１０４を備えた半導体装置を開発した。

【0016】

図２に示すように、実施の形態１にかかる半導体装置２００は、ドレイン電極２０１と、ドレイン電極２０１上のＮ＋型基板２０８と、Ｎ＋型基板２０８上の半導体層２０５と、半導体層２０５上のソースコンタクト電極２０６と、を備える。

【0017】

半導体層２０５は、Ｎ＋型基板２０８上、すなわちドレイン電極２０１上のＮ型ドリフト領域２０２と、Ｎ型ドリフト領域２０２上のＰ型チャネル領域２０３と、Ｐ型チャネル領域２０３上のＮ型ソース領域２０４と、を備える。Ｎ型ソース領域２０４上にＰ型チャネル領域２０３とＮ型ソース領域２０４に接するソースコンタクト電極２０６が形成される。

【0018】

半導体装置２００は、さらにＮ型ソース領域２０４からＮ型ドリフト領域２０２に達する半導体層２０５に設けられた開口１０１を備える。開口１０１には、Ｎ型ドリフト領域２０２に絶縁膜２０７を介して隣接し、ソース電位に接続されたフィールドプレート電極１０２が配置される。また、開口１０１には、Ｐ型チャネル領域２０３に絶縁膜２０７を介して隣接するゲート電極１０３が配置される。また、開口１０１には、フィールドプレート電極１０２に隣接するＮ型ドリフト領域２０２とＰ型チャネル領域２０３との間のＮ型ドリフト領域２０２に絶縁膜２０７を介して隣接するフローティング電極１０４が配置される。

【0019】

実施の形態１にかかる半導体装置２００は、フィールドプレート電極１０２がフローティング電極１０４の凹部に少し入り込む形状をしている。

【0020】

ここで半導体装置２００は、フィールドプレート電極１０２とＮ型ドリフト領域２０２との間の絶縁膜２０７の厚さをＴ_１、フローティング電極１０４とＮ型ドリフト領域２０２との間の絶縁膜２０７の厚さをＴ_２、ゲート電極１０３とＰ型チャネル領域２０３との間の絶縁膜２０７の厚さをＴ_３とすると、Ｔ_１＞Ｔ_２＞Ｔ_３の関係を満たす。

【0021】

（実施の形態にかかる縦型ＭＯＳＦＥＴのシミュレーションの説明）
図３は、実施の形態にかかる縦型ＭＯＳＦＥＴのフローティング電極の側壁絶縁膜の厚さを変化させたときの耐圧とオン抵抗の関係を示す図である。図４は、実施の形態１にかかる縦型ＭＯＳＦＥＴのオン時の電位分布と電流密度分布を示す図である。図５は、オフ時の従来構造と本開示の構造の断面図と電界強度を示す図である。図３乃至図５を参照しながら、実施の形態にかかる縦型ＭＯＳＦＥＴのシミュレーションを説明する。

【0022】

図３に下図に示すように、フローティング電極１０４とＮ型ドリフト領域２０２の間の絶縁膜２０７の厚さによる、オン抵抗であるＲｓｐと耐圧であるＢＶｄｓｓの変化をシミュレーションした。

【0023】

フローティング電極１０４とＮ型ドリフト領域２０２の間の絶縁膜２０７の厚さが一番厚い左から２番目の構造は、一番左端の従来構造に比べてＲｓｐが下がったが、ＢＶｄｓｓが下がった。次に絶縁膜２０７の関係がＴ_１＞Ｔ_２＞Ｔ_３を満たす右から２番目の構造は、Ｒｓｐが下がり、ＢＶｄｓｓが上がった。右端のＴ_２とＴ_３の値が近い構造は、Ｒｓｐが下がったが、ＢＶｄｓｓが下がった。

【0024】

図３の上図に示すように、フローティング電極１０４の絶縁膜２０７の厚さとトランジスタ性能には相関がある。ＦＯＭ（ＢＶｄｓｓ^２／Ｒｓｐ）が示すように、絶縁膜２０７の厚さがＴ_１＞Ｔ_２＞Ｔ_３を満たす場合に、オン抵抗が下がりつつ、耐圧が向上する。すなわち、絶縁膜２０７の厚さがＴ_１＞Ｔ_２＞Ｔ_３を満たす場合、オン電流が増加し、耐圧が向上する。

【0025】

オン時のオン抵抗の改善メカニズムを説明する。図４に示すように、オン時、フローティング電極１０４の電位はゲート電極１０３との容量接合により上昇する。フローティング電極１０４の電位が正電位になることで、フローティング電極１０４の側壁には電子の蓄積層４０１が形成される。この効果により、Ｎ型ドリフト領域２０２の電気抵抗が改善される。

【0026】

オフ時の耐圧改善のメカニズムを説明する。図５の左図に示すように、従来の縦型ＭＯＳＦＥＴは、開口底部５０２とゲート電極近傍５０１において、電界強度が高くなる一方で、その間の領域においては電界強度が弱くなっていた。一方、図５の右図に示すように、本開示の構造は、開口底部５０５とゲート電極近傍５０３に加え、フローティング電極近傍５０４でも電界強度が高くなっている。

【0027】

従来構造は、図５の左図のＡ－Ａ断面において、図６の点線で示す２つのピークを持つ曲線を描く。一方、本開示の構造は、図５の右図のＡ－Ａ断面において、図６の実線で示す３つのピークを持つ曲線を描く。図６の曲線で囲われる面積は耐圧を示す。２つのピークを持つ従来構造に比べて、３つのピークを持つ本開示の構造は、面積が大きく、耐圧が優れていることがわかる。

【0028】

（従来の縦型ＭＯＳＦＥＴと実施の形態１乃至３にかかる縦型ＭＯＳＦＥＴの比較）
図７は、従来の縦型ＭＯＳＦＥＴと実施の形態１乃至３の縦型ＭＯＳＦＥＴの断面図と電気的特性を示した図である。図７を参照しながら、従来の縦型ＭＯＳＦＥＴと実施の形態１乃至３にかかる縦型ＭＯＳＦＥＴを比較する。

【0029】

実施の形態２にかかる縦型ＭＯＳＦＥＴは、実施の形態１にかかる縦型ＭＯＳＦＥＴと比べて、フローティング電極１０４がフィールドプレート電極１０２の周囲に配置されている。また、実施の形態２にかかる縦型ＭＯＳＦＥＴは、フィールドプレート電極１０２がフローティング電極１０４を貫通し、ゲート電極１０３の凹部に突出する形状をしている。

【0030】

実施の形態３にかかる縦型ＭＯＳＦＥＴは、実施の形態１にかかる縦型ＭＯＳＦＥＴと比べて、フローティング電極１０４がフィールドプレート電極１０２の周囲に配置されている。また、実施の形態３にかかる縦型ＭＯＳＦＥＴは、フィールドプレート電極１０２がフローティング電極１０４を貫通し、ゲート電極１０３の凹部に突出しないで止まる形状をしている。

【0031】

実施の形態１乃至３の縦型ＭＯＳＦＥＴは、いずれも従来の縦型ＭＯＳＦＥＴに比べてオン抵抗であるＲｓｐが低下し、耐圧であるＢＶｄｓｓが上昇している。ゲート電極とフィールドプレート電極の間にフローティング電極が入ると、オン電流が上昇し、耐圧が向上する半導体装置を提供できる。

【0032】

特に実施の形態２及び３は、Ｃｉｓｓ／Ｃｒｓｓが上昇し、セルフターンオンなどの誤動作が起きにくいことがわかる。したがって、ゲート電極とフィールドプレート電極の間にフローティング電極が入り、その中をフィールドプレート電極が貫通することでオン電流が上昇し、耐圧が向上し、誤動作の可能性の低い半導体装置を提供できる。

【0033】

（従来の縦型ＭＯＳＦＥＴと実施の形態４及び５にかかる縦型ＭＯＳＦＥＴの比較）
図８は、実施の形態４と実施の形態５の縦型ＭＯＳＦＥＴの断面図と電気的特性を示した図である。図８を参照しながら、実施の形態１乃至３にかかる縦型ＭＯＳＦＥＴを比較する。

【0034】

実施の形態４及び実施の形態５は、フローティング電極１０４を分割して複数にした構造である。実施の形態４は、フローティング電極８０１及びフローティング電極８０２がＴ_１＞Ｔ_２＞Ｔ_３の関係を満たしている。実施の形態５は、フローティング電極８０３がＴ_１＞Ｔ_２＞Ｔ_３の関係を満たしている。

【0035】

どちらも図７で示した従来の縦型ＭＯＳＦＥＴよりもオン抵抗が下がり、耐圧が向上している。したがって、フローティング電極１０４を分割して複数にしても、いずれかのフローティング電極がＴ_１＞Ｔ_２＞Ｔ_３の関係を満たしている場合、オン電流が上昇し、耐圧が向上する半導体装置を提供できることがわかる。

【0036】

（実施の形態にかかる縦型ＭＯＳＦＥＴの作製方法の説明）
図９は、実施の形態にかかる縦型ＭＯＳＦＥＴの製造方法を示した図である。図９を参照しながら、実施の形態にかかる縦型ＭＯＳＦＥＴの作製方法を説明する。

【0037】

図示しないが、まずＮ＋型基板２０８上にＮ型ドリフト領域２０２を形成する。次に、図９の左上図に示すように、Ｎ型ドリフト領域２０２に開口９０１を形成する。次に図９の上図の左から２番目に示すように、開口９０１に第１の絶縁膜９０２を形成する。第１の絶縁膜９０２は、酸化シリコン膜でも窒化シリコン膜でもよい。第１の絶縁膜９０２は、酸化シリコン膜を含むことが好ましい。

【0038】

次に図９の上図の真ん中に示すように、第１の絶縁膜９０２上に第１の導電体９０３を埋め込む。第１の導電体９０３はＮ型のポリシリコン、Ｐ型のポリシリコン、金属材料などを含んで形成できる。次に図９の上図の右から２番目に示すように、第１の導電体９０３をエッチングしてフィールドプレート電極９０４を形成する。フィールドプレート電極９０４は、第１の絶縁膜９０２を介してＮ型ドリフト領域２０２と隣接する。

【0039】

次に、図９の右上図に示すように、第１の絶縁膜９０２をエッチングする。次に図９の右中図に示すように、第１の絶縁膜９０２上及びフィールドプレート電極上及び開口９０１の側壁に第２の絶縁膜９０５を形成する。第２の絶縁膜９０５は、酸化シリコン膜でも窒化シリコン膜でもよい。第２の絶縁膜９０５は、酸化シリコン膜を含むことが好ましい。

【0040】

次に図９の中図の右から２番目に示すように第２の絶縁膜９０５上に第２の導電体９０６を形成する。第２の導電体９０６はＮ型のポリシリコン、Ｐ型のポリシリコン、金属材料などを含んで形成できる。次に図９の中図の真ん中に示すように、第２の導電体９０６をエッチングして、フローティング電極９０７を形成する。フローティング電極９０７は、第２の絶縁膜９０５を介してＮ型ドリフト領域２０２と隣接する。

【0041】

次に図９の中図の左から２番目に示すように、第２の絶縁膜９０５をエッチングし、第２の絶縁膜９０５上及びフローティング電極９０７上に第３の絶縁膜９０８を形成し、第３の絶縁膜９０８をエッチングする。第３の絶縁膜９０８は、酸化シリコン膜でも窒化シリコン膜でもよい。第３の絶縁膜９０８は、酸化シリコン膜を含むことが好ましい。

【0042】

次に図９の左中図に示すように、第３の絶縁膜９０８上及び開口９０１の側壁に第４の絶縁膜９０９を形成する。第４の絶縁膜９０９は、酸化シリコン膜でも窒化シリコン膜でもよい。第４の絶縁膜９０９は、酸化シリコン膜を含むことが好ましい。特に第４の絶縁膜９０９は、熱酸化膜が好ましい。

【0043】

図９の下図に示すように、第４の絶縁膜９０９上に、ゲート電極９１０を形成する。ゲート電極９１０は、Ｎ型のポリシリコン、Ｐ型のポリシリコン、金属材料などを含んで形成できる。

【0044】

図示はしないが、Ｎ型ドリフト領域２０２にイオン注入を行い、Ｎ型ドリフト領域２０２上にＰ型チャネル領域２０３と、Ｐ型チャネル領域２０３上にＮ型ソース領域２０４とを形成する。Ｐ型チャネル領域２０３は、ゲート電極９１０が第４の絶縁膜９０９を介して隣接する領域に形成される。また、Ｎ型ソース領域２０４は、ゲート電極９１０の一部が第４の絶縁膜９０９を介して隣接する領域に形成される。ここでＮ型ドリフト領域２０２、Ｐ型チャネル領域２０３、Ｎ型ソース領域２０４で形成された領域を半導体層２０５とする。

【0045】

最後に、図示しないが、Ｎ型ソース領域２０４上にＰ型チャネル領域２０３とＮ型ソース領域２０４に接するソースコンタクト電極２０６を形成し、半導体層２０５下にドレイン電極２０１を形成する。

【0046】

縦型ＭＯＳＦＥＴは、第１の絶縁膜９０２の厚さをＴ_１、第２の絶縁膜９０５の厚さをＴ_２、第４の絶縁膜９０９の厚さをＴ_３とするとＴ_１＞Ｔ_２＞Ｔ_３の関係を満たす。

【0047】

例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第1の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。

【0048】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

【符号の説明】

【0049】

１０１ 開口、１０２ フィールドプレート電極、１０３ ゲート電極、１０４ フローティング電極、２００ 半導体装置、２０１ ドレイン電極、２０２ Ｎ型ドリフト領域、２０３ Ｐ型チャネル領域、２０４ Ｎ型ソース領域、２０５ 半導体層、２０６ ソースコンタクト電極、２０８ Ｎ＋型基板、５０１ ゲート電極近傍、５０２ 開口底部、５０３ ゲート電極近傍、５０４ フローティング電極近傍、５０５ 開口底部、８０１ フローティング電極、８０２ フローティング電極、８０３ フローティング電極、９０１ 開口、９０２ 第１の絶縁膜、９０３ 第１の導電体、９０４ フィールドプレート電極、９０５ 第２の絶縁膜、９０６ 第２の導電体、９０７ フローティング電極、９０８ 第３の絶縁膜、９０９ 第４の絶縁膜、９１０ ゲート電極、１１０１ 開口、１１０２ フィールドプレート電極、１１０３ ゲート電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】