特開 2024-7451 ＬＥＤ回路基板構造、ＬＥＤテスト・パッケージ方法、及びＬＥＤ画素パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024007451

(43)【公開日】2024-01-18

(54)【発明の名称】ＬＥＤ回路基板構造、ＬＥＤテスト・パッケージ方法、及びＬＥＤ画素パッケージ

(51)【国際特許分類】

   H01L 33/62 20100101AFI20240110BHJP

   H01L 33/00 20100101ALI20240110BHJP

【ＦＩ】

H01L33/62

H01L33/00 K

【審査請求】有

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2023106385

(22)【出願日】2023-06-28

(31)【優先権主張番号】111124310

(32)【優先日】2022-06-29

(33)【優先権主張国・地域又は機関】TW

(71)【出願人】

【識別番号】517370630

【氏名又は名称】晶呈科技股▲分▼有限公司

(74)【代理人】

【識別番号】100102532

【弁理士】

【氏名又は名称】好宮 幹夫

(74)【代理人】

【識別番号】100194881

【弁理士】

【氏名又は名称】小林 俊弘

(74)【代理人】

【識別番号】100215142

【弁理士】

【氏名又は名称】大塚 徹

(72)【発明者】

【氏名】▲ホアン▼乙川

(72)【発明者】

【氏名】陳筱儒

(72)【発明者】

【氏名】劉埃森

【テーマコード（参考）】

5F142

5F241

【Ｆターム（参考）】

5F142AA82

5F142AA84

5F142BA02

5F142BA32

5F142CA03

5F142CA11

5F142CA13

5F142CB13

5F142CB22

5F142CB23

5F142CD02

5F142CD32

5F142CD44

5F142CD47

5F142DB24

5F142FA03

5F142GA02

5F241AA46

5F241FF06

(57)【要約】

【課題】ＬＥＤ回路基板構造、ＬＥＤテスト・パッケージ方法、及びＬＥＤ画素パッケージを提供する。
【解決手段】ＬＥＤ回路基板構造は、第１色のＬＥＤ、第２色のＬＥＤ、第３色のＬＥＤ、集積回路チップ、キャリアボード、第１のＰ型パッド、第１色のパッド、第１のテスト線、及び第１の接続線を含む。画素正面パターン領域に、第１のＰ型電極を溶接するための第１のＰ型パッドが設けられる。画素正面パターン領域に、集積回路チップの第１のピンを溶接するための第１色のパッドが設けられ、且つ第１色のパッドが第１のＰ型パッドに電気的に接続される。画素正面パターン領域に、第１のＰ型パッド又は第１色のパッドから延伸する第１のテスト線が設けられる。第１の接続線は、隣接する２つの画素正面パターン領域の２つの第１のテスト線に電気的に並列接続される。これにより、切断及びパッケージする前にＬＥＤをテストし、且つ故障したＬＥＤを見つけることができる。
【選択図】図２

【特許請求の範囲】

【請求項1】

それぞれ第１のＰ型電極及び第１のＮ型電極を含む複数の第１色のＬＥＤと、
それぞれ第２のＰ型電極及び第２のＮ型電極を含む複数の第２色のＬＥＤと、
それぞれ第３のＰ型電極及び第３のＮ型電極を含む複数の第３色のＬＥＤと、
それぞれ各前記第１色のＬＥＤ、各前記第２色のＬＥＤ、及び各前記第３色のＬＥＤに電気的に接続される複数の集積回路チップと、
対向するキャリア面及び底面を含み、前記キャリア面は、間隔を空けて設けられる複数の画素正面パターン領域を含み、前記底面は、前記複数の画素正面パターン領域にそれぞれ対応する複数の画素裏面パターン領域を含み、前記画素正面パターン領域に、前記第１色のＬＥＤ、前記第２色のＬＥＤ、前記第３色のＬＥＤ、及び前記集積回路チップが設けられるキャリアボードと、
前記キャリアボードの前記キャリア面に位置し、且つ前記第１のＰ型電極を溶接するように、前記画素正面パターン領域に設けられる複数の第１のＰ型パッドと、
前記キャリアボードの前記キャリア面に位置し、且つ前記第２のＰ型電極を溶接するように、前記画素正面パターン領域に設けられる複数の第２のＰ型パッドと、
前記キャリアボードの前記キャリア面に位置し、且つ前記第３のＰ型電極を溶接するように、前記画素正面パターン領域に設けられる複数の第３のＰ型パッドと、
前記キャリアボードの前記キャリア面に位置し、前記集積回路チップの第１のピンを溶接するように、前記画素正面パターン領域に設けられ、且つ前記第１のＰ型パッドに電気的に接続される複数の第１色のパッドと、
前記キャリアボードの前記キャリア面に位置し、前記集積回路チップの第２のピンを溶接するように、前記画素正面パターン領域に設けられ、且つ前記第２のＰ型パッドに電気的に接続される複数の第２色のパッドと、
前記キャリアボードの前記キャリア面に位置し、前記集積回路チップの第３のピンを溶接するように、前記画素正面パターン領域に設けられ、且つ前記第３のＰ型パッドに電気的に接続される複数の第３色のパッドと、
前記キャリアボードの前記キャリア面に位置し、且つ前記画素正面パターン領域に設けられ、前記第１のＰ型パッド又は前記第１色のパッドから延伸する複数の第１のテスト線と、
隣接する２つの前記画素正面パターン領域の２つの前記第１のテスト線に電気的に並列接続される複数の第１の接続線と、
を備えるＬＥＤ回路基板構造。

【請求項2】

前記キャリアボードの前記底面に位置し、且つ前記画素裏面パターン領域に設けられ、前記第２のＰ型パッド又は前記第２色のパッドに電気的に接続される複数の第２のテスト線と、
隣接する２つの前記画素裏面パターン領域の２つの前記第２のテスト線に電気的に並列接続される複数の第２の接続線と、
前記キャリアボードの前記底面に位置し、且つ前記画素裏面パターン領域に設けられ、前記第３のＰ型パッド又は前記第３色のパッドに電気的に接続される複数の第３のテスト線と、
隣接する２つの前記画素裏面パターン領域の２つの前記第３のテスト線に電気的に並列接続される複数の第３の接続線と、
を更に含む請求項１に記載のＬＥＤ回路基板構造。

【請求項3】

各前記画素正面パターン領域の各前記第１のテスト線は、各前記第１色のパッドから延伸し、各前記画素裏面パターン領域の各前記第２のテスト線は、導電孔によって各前記第２色のパッドに電気的に接続され、各前記画素裏面パターン領域の各前記第３のテスト線は、もう１つの導電孔によって各前記第３色のパッドに電気的に接続される請求項２に記載のＬＥＤ回路基板構造。

【請求項4】

前記キャリアボードの前記キャリア面に位置し、且つ前記第１のＮ型電極を溶接するように、前記画素正面パターン領域に設けられる複数の第１のＮ型パッドと、
前記キャリアボードの前記キャリア面に位置し、且つ前記第２のＮ型電極を溶接するように、前記画素正面パターン領域に設けられる複数の第２のＮ型パッドと、
前記キャリアボードの前記キャリア面に位置し、且つ前記第３のＮ型電極を溶接するように、前記画素正面パターン領域に設けられる複数の第３のＮ型パッドであって、各前記第１のＮ型パッド、各前記第２のＮ型パッド、及び各前記第３のＮ型パッドが電気的に接続される複数の第３のＮ型パッドと、
前記キャリアボードの前記キャリア面に位置し、隣接する２つの前記画素正面パターン領域の２つの前記第１のＮ型パッド、２つの前記第２のＮ型パッド、及び２つの前記第３のＮ型パッドに電気的に並列接続される複数の第４の接続線と、
を更に含む請求項３に記載のＬＥＤ回路基板構造。

【請求項5】

前記キャリアボードに位置する複数の切断チャネルを更に含み、且つ前記複数の第１の接続線、前記複数の第２の接続線、前記複数の第３の接続線、及び前記複数の第４の接続線は、前記複数の切断チャネルに位置する請求項４に記載のＬＥＤ回路基板構造。

【請求項6】

複数の第１の信号線、複数の第２の信号線、複数の第３の信号線、及び複数の第４の信号線を更に含み、前記複数の第１の信号線及び前記複数の第４の信号線は、第１の方向に沿って延伸し、且つ前記複数の第１の接続線及び前記複数の第４の接続線にそれぞれ電気的に接続され、前記複数の第２の信号線及び前記複数の第３の信号線は、第２の方向に沿って延伸し、且つ前記複数の第２の接続線及び前記複数の第３の接続線にそれぞれ電気的に接続される請求項５に記載のＬＥＤ回路基板構造。

【請求項7】

各前記第１の信号線、各前記第２の信号線、各前記第３の信号線、及び各前記第４の信号線の線幅は、２５μｍ～４０μｍの範囲にあり、隣接する前記第１の信号線と前記第４の信号線との間の線間隔及び隣接する前記第２の信号線と前記第３の信号線との間の線間隔は、４０μｍ～５０μｍの範囲にある請求項６に記載のＬＥＤ回路基板構造。

【請求項8】

複数の集積回路チップを回路基板にマウンティングする集積回路チップマウンティング工程と、
複数の第１色のＬＥＤ、複数の第２色のＬＥＤ、及び複数の第３色のＬＥＤを前記回路基板にマウンティングするＬＥＤマウンティング工程であって、前記回路基板は、
対向するキャリア面及び底面を含み、前記キャリア面は、間隔を空けて設けられる複数の画素正面パターン領域を含み、前記底面は、前記複数の画素正面パターン領域にそれぞれ対応する複数の画素裏面パターン領域を含むキャリアボードと、
前記キャリアボードの前記キャリア面に位置し、且つ前記第１色のＬＥＤを溶接するように、前記画素正面パターン領域に設けられる複数の第１のＰ型パッドと、
前記キャリアボードの前記キャリア面に位置し、前記集積回路チップの第１のピンを溶接するように、前記画素正面パターン領域に設けられ、且つ前記第１のＰ型パッドに電気的に接続される複数の第１色のパッドと、
前記キャリアボードの前記キャリア面に位置し、且つ前記画素正面パターン領域に設けられ、前記第１のＰ型パッド又は前記第１色のパッドから延伸する複数の第１のテスト線と、
隣接する２つの前記画素正面パターン領域の２つの前記第１のテスト線に電気的に並列接続される複数の第１の接続線と、
前記キャリアボードに位置し、且つ各前記正面パターン領域の間に位置し、前記複数の第１の接続線の一部が位置する複数の切断チャネルとを含むＬＥＤマウンティング工程と、
前記複数の第１の接続線に通電させて各前記第１色のＬＥＤをテストし、電流を前記第１の接続線から前記第１のテスト線に流し、且つ前記第１のＰ型パッドを介して前記第１色のＬＥＤに流し、又は前記第１色のパッド及び前記第１のＰ型パッドを介して前記第１色のＬＥＤに流すＬＥＤテスト工程と、
前記複数の画素正面パターン領域を互いに分離するように、前記複数の切断チャネルに沿って前記キャリアボードを切断し、且つ複数のパッケージ対象画素を形成するように、前記複数の第１の接続線又は前記第１のテスト線を切断するキャリアボード切断工程と、
を備えるＬＥＤテスト・パッケージ方法。

【請求項9】

複数のＬＥＤ画素パッケージを形成するように、互いに分離された前記複数のパッケージ対象画素をシーリングする画素パッケージ工程を更に含む請求項８に記載のＬＥＤテスト・パッケージ方法。

【請求項10】

各前記画素正面パターン領域の各前記第１のテスト線は、各前記第１色のパッドから延伸する請求項８に記載のＬＥＤテスト・パッケージ方法。

【請求項11】

キャリア面を含むキャリアボードと、
前記キャリア面に設けられる第１色のＬＥＤと、
前記キャリア面に設けられる第２色のＬＥＤと、
前記キャリア面に設けられる第３色のＬＥＤと、
前記キャリア面に設けられ、且つ前記第１色のＬＥＤ、前記第２色のＬＥＤ、及び前記第３色のＬＥＤに電気的に接続される集積回路チップと、
前記第１色のＬＥＤ、前記第２色のＬＥＤ、前記第３色のＬＥＤ、及び前記集積回路チップを覆うパッケージ層と、
前記キャリア面に設けられ、且つ前記第１色のＬＥＤ及び前記集積回路チップに電気的に接続され、一部が前記第１色のＬＥＤ又は前記集積回路チップから前記キャリアボードの縁部まで延伸し、且つ前記縁部に金属断面を形成するように、前記一部の頂面が前記キャリアボードの前記キャリア面より高い第１組の配線と、
を備えるＬＥＤ画素パッケージ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、回路基板構造、テスト・パッケージ方法、及び画素パッケージ、特にＬＥＤ回路基板構造、ＬＥＤテスト・パッケージ方法、及びＬＥＤ画素パッケージを提供する。

【背景技術】

【0002】

パーソナライズされたディスプレイデバイスの普及に伴い、ＬＥＤ構造の小型化が業界のトレンドになっている。ＬＥＤのサイズが小さくなれば、ＬＥＤ画素パッケージのサイズもそれに伴って小さくなる。歩留まりを確保するために、ＬＥＤ画素パッケージをテストする必要がある。従来のＬＥＤ画素パッケージのテスト技術において、シーリングが完了した後にＬＥＤ画素パッケージを１つずつに逐一テストする。

【発明の概要】

【発明が解決しようとする課題】

【0003】

しかしながら、ＬＥＤ画素パッケージのサイズが小さくて数が多いため、逐一テストすることは難しく、且つ時間がかかる。また、シーリングが完了した後に故障が見つかった場合、ＬＥＤ画素パッケージ全体を廃棄するしかなく、コストの無駄になる。ＬＥＤ画素パッケージにＬＥＤを駆動するための集積回路チップが設けられたら、パッケージが完了した後にテストを行うことがより困難となる。したがって、どのようにＬＥＤ画素パッケージのテスト効率を向上させ、且つコストを削減するかは、関連業界において達成しようとする目標である。

【課題を解決するための手段】

【0004】

本開示は、第１のテスト線及び第１の接続線の構造により、電流が集積回路チップを流れずに電源を第１色のＬＥＤに直接供給し、且つ隣接する画素正面パターン領域の第１色のＬＥＤを互いに並列接続し、第１色のＬＥＤをテストする効率を向上させることができ、また、ＬＥＤテスト工程の後にキャリアボード切断工程及び画素パッケージ工程を行うことにより、ＬＥＤ画素パッケージのテスト効率を向上させ、且つコストを削減することができるＬＥＤ回路基板構造、ＬＥＤテスト・パッケージ方法、及びＬＥＤ画素パッケージを提供する。

【0005】

本開示の一実施形態によれば、ＬＥＤ回路基板構造であって、それぞれ第１のＰ型電極及び第１のＮ型電極を含む複数の第１色のＬＥＤと、それぞれ第２のＰ型電極及び第２のＮ型電極を含む複数の第２色のＬＥＤと、それぞれ第３のＰ型電極及び第３のＮ型電極を含む複数の第３色のＬＥＤと、それぞれ各第１色のＬＥＤ、各第２色のＬＥＤ、及び各第３色のＬＥＤに電気的に接続される複数の集積回路チップと、対向するキャリア面及び底面を含み、キャリア面は、間隔を空けて設けられる複数の画素正面パターン領域を含み、底面は、それらの画素正面パターン領域にそれぞれ対応する複数の画素裏面パターン領域を含み、画素正面パターン領域に、第１色のＬＥＤ、第２色のＬＥＤ、第３色のＬＥＤ、及び集積回路チップが設けられるキャリアボードと、キャリアボードのキャリア面に位置し、且つ第１のＰ型電極を溶接するように、画素正面パターン領域に設けられる複数の第１のＰ型パッドと、キャリアボードのキャリア面に位置し、且つ第２のＰ型電極を溶接するように、画素正面パターン領域に設けられる複数の第２のＰ型パッドと、キャリアボードのキャリア面に位置し、且つ第３のＰ型電極を溶接するように、画素正面パターン領域に設けられる複数の第３のＰ型パッドと、キャリアボードのキャリア面に位置し、集積回路チップの第１のピンを溶接するように、画素正面パターン領域に設けられ、且つ第１のＰ型パッドに電気的に接続される複数の第１色のパッドと、キャリアボードのキャリア面に位置し、集積回路チップの第２のピンを溶接するように、画素正面パターン領域に設けられ、且つ第２のＰ型パッドに電気的に接続される複数の第２色のパッドと、キャリアボードのキャリア面に位置し、集積回路チップの第３のピンを溶接するように、画素正面パターン領域に設けられ、且つ第３のＰ型パッドに電気的に接続される複数の第３色のパッドと、キャリアボードのキャリア面に位置し、且つ画素正面パターン領域に設けられ、第１のＰ型パッド又は第１色のパッドから延伸する複数の第１のテスト線と、隣接する２つの画素正面パターン領域の２つの第１のテスト線に電気的に並列接続される複数の第１の接続線と、を備えるＬＥＤ回路基板構造を提供する。

【0006】

前述の実施形態によるＬＥＤ回路基板構造は、複数の第２のテスト線、複数の第２の接続線、複数の第３のテスト線、及び複数の第３の接続線を更に含んでよい。キャリアボードの底面に位置し、且つ画素裏面パターン領域に設けられ、第２のＰ型パッド又は第２色のパッドに電気的に接続される複数の第２のテスト線と、隣接する２つの画素裏面パターン領域の２つの第２のテスト線に電気的に並列接続される複数の第２の接続線と、キャリアボードの底面に位置し、且つ画素裏面パターン領域に設けられ、第３のＰ型パッド又は第３色のパッドに電気的に接続される複数の第３のテスト線と、隣接する２つの画素裏面パターン領域の２つの第３のテスト線に電気的に並列接続される複数の第３の接続線と、をさらに含んでもよい。

【0007】

前述の実施形態によるＬＥＤ回路基板構造において、各画素正面パターン領域の各第１のテスト線は、各第１色のパッドから延伸し、各画素裏面パターン領域の各第２のテスト線は、導電孔によって各第２色のパッドに電気的に接続され、各画素裏面パターン領域の各第３のテスト線は、もう１つの導電孔によって各第３色のパッドに電気的に接続される。

【0008】

前述の実施形態によるＬＥＤ回路基板構造は、キャリアボードのキャリア面に位置し、且つ第１のＮ型電極を溶接するように、画素正面パターン領域に設けられる複数の第１のＮ型パッドと、キャリアボードのキャリア面に位置し、且つ第２のＮ型電極を溶接するように、画素正面パターン領域に設けられる複数の第２のＮ型パッドと、キャリアボードのキャリア面に位置し、且つ画素正面パターン領域に、第３のＮ型電極を溶接するように、画素正面パターン領域に設けられる複数の第３のＮ型パッドであって、各第１のＮ型パッド、各第２のＮ型パッド、及び各第３のＮ型パッドが電気的に接続される複数の第３のＮ型パッドと、キャリアボードのキャリア面に位置し、隣接する２つの画素正面パターン領域の２つの第１のＮ型パッド、２つの第２のＮ型パッド、及び２つの第３のＮ型パッドに電気的に並列接続される複数の第４の接続線と、をさらに含んでもよい。

【0009】

前述の実施形態によるＬＥＤ回路基板構造は、キャリアボードに位置する複数の切断チャネルを更に含み、前記複数の第１の接続線、前記複数の第２の接続線、前記複数の第３の接続線、及び前記複数の第４の接続線が前記複数の切断チャネルに位置する。

【0010】

前述の実施形態によるＬＥＤ回路基板構造は、複数の第１の信号線、複数の第２の信号線、複数の第３の信号線、及び複数の第４の信号線を更に含み、前記複数の第１の信号線及び前記複数の第４の信号線は、第１の方向に沿って延伸し、且つ前記複数の第１の接続線及び前記複数の第４の接続線にそれぞれ電気的に接続され、前記複数の第２の信号線及び前記複数の第３の信号線は、第２の方向に沿って延伸し、且つ前記複数の第２の接続線及び前記複数の第３の接続線にそれぞれ電気的に接続される。

【0011】

前述の実施形態によるＬＥＤ回路基板構造において、各第１の信号線、各第２の信号線、各第３の信号線、及び各第４の信号線の線幅は、２５μｍ～４０μｍの範囲にあり、隣接する第１の信号線と第４の信号線との間の線間隔及び隣接する第２の信号線と第３の信号線との間の線間隔は、４０μｍ～５０μｍの範囲にある。

【0012】

本開示の一実施形態によれば、ＬＥＤテスト・パッケージ方法であって、複数の集積回路チップを回路基板にマウンティングする集積回路チップチップマウンティング工程と、複数の第１色のＬＥＤ、複数の第２色のＬＥＤ、及び複数の第３色のＬＥＤを回路基板にマウンティングし、ここで回路基板は、対向するキャリア面及び底面を含み、キャリア面は、間隔を空けて設けられる複数の画素正面パターン領域を含み、底面は、それらの画素正面パターン領域にそれぞれ対応する複数の画素裏面パターン領域を含むキャリアボードと、キャリアボードのキャリア面に位置し、且つ第１色のＬＥＤを溶接するように、画素正面パターン領域に設けられる複数の第１のＰ型パッドと、キャリアボードのキャリア面に位置し、集積回路チップの第１のピンを溶接するように、画素正面パターン領域に設けられ、且つ第１のＰ型パッドに電気的に接続される複数の第１色のパッドと、キャリアボードのキャリア面に位置し、且つ画素正面パターン領域に設けられ、第１のＰ型パッド又は第１色のパッドから延伸する複数の第１のテスト線と、隣接する２つの画素正面パターン領域の２つの第１のテスト線に電気的に並列接続される複数の第１の接続線と、キャリアボードに位置し、且つ各正面パターン領域の間に位置する複数の切断チャネルであって、ここで前記複数の第１の接続線の一部は、前記複数の切断チャネルに位置する複数の切断チャネルと、を含むＬＥＤマウンティング工程と、前記複数の第１の接続線に通電させて各第１色のＬＥＤをテストし、ここで、電流を第１の接続線から第１のテスト線に流し、且つ第１のＰ型パッドを介して第１色のＬＥＤに流し、又は第１色のパッド及び第１のＰ型パッドを介して該第１色のＬＥＤに流すＬＥＤテスト工程と、前記複数の正面パターン領域を互いに分離するように、前記複数の切断チャネルに沿ってキャリアボードを切断し、且つ複数のパッケージ対象画素を形成するように、前記複数の第１の接続線又は第１のテスト線を切断するキャリアボード切断工程と、を備えるＬＥＤテスト・パッケージ方法を提供する。

【0013】

前述の実施形態によるＬＥＤテスト・パッケージ方法は、複数のＬＥＤ画素パッケージを形成するように、互いに分離された前記複数のパッケージ対象画素をシーリングする画素パッケージ工程を更に含む。

【0014】

前述の実施形態によるＬＥＤテスト・パッケージ方法において、各画素正面パターン領域の各第１のテスト線は、各第１色のパッドから延伸する。

【0015】

本開示の一実施形態によれば、ＬＥＤ画素パッケージであって、キャリア面を含むキャリアボードと、キャリア面に設けられる第１色のＬＥＤ、第２色のＬＥＤ、及び第３色のＬＥＤと、キャリア面に設けられ、且つ第１色のＬＥＤ、第２色のＬＥＤ、及び第３色のＬＥＤに電気的に接続される集積回路チップと、第１色のＬＥＤ、第２色のＬＥＤ、第３色のＬＥＤ、及び集積回路チップを覆うパッケージ層と、キャリア面に設けられ、且つ第１色のＬＥＤ及び集積回路チップに電気的に接続され、一部が第１色のＬＥＤ又は集積回路チップからキャリアボードの縁部まで延伸し、且つ前記一部の頂面は、縁部に金属断面を形成するように、キャリアボードのキャリア面より高い第１組の配線と、を備えるＬＥＤ画素パッケージを提供する。

【図面の簡単な説明】

【0016】

【図1】本開示の一実施例によるＬＥＤ回路基板構造の上面透視図を示す。

【図2】図１の実施例によるＬＥＤ回路基板構造の画素正面パターン領域を示す。

【図3】図１の実施例によるＬＥＤ回路基板構造の画素裏面パターン領域を示す。

【図4】図１の実施例によるＬＥＤ回路基板構造のキャリア面を示す。

【図5】図１の実施例によるＬＥＤ回路基板構造の底面を示す。

【図6】本開示の一実施例によるＬＥＤテスト・パッケージ方法のブロックフローチャートを示す。

【図7】図６の実施例によるＬＥＤテスト・パッケージ方法のＬＥＤテスト工程の細部のフローチャートを示す。

【図8】図６の実施例によるＬＥＤテスト・パッケージ方法における、キャリアボードが切断されて形成されたパッケージ対象画素の上面図を示す。

【図9】本開示の一実施例によるＬＥＤ画素パッケージの側面図を示す。

【発明を実施するための形態】

【0017】

図１～図３を参照されたい。図１は、本開示の一実施例によるＬＥＤ回路基板構造１０００の上面透視図を示す。図２は、図１の実施例によるＬＥＤ回路基板構造１０００の画素正面パターン領域１１１１を示す。図３は、図１の実施例によるＬＥＤ回路基板構造１０００の画素裏面パターン領域１１２１を示す。図１～図３から分かるように、ＬＥＤ回路基板構造１０００は、キャリアボード１１００、複数の第１色のＬＥＤ１２１０、複数の第２色のＬＥＤ１３１０、複数の第３色のＬＥＤ１４１０、複数の集積回路チップ１５１０、複数の第１のＰ型パッド１２２０、複数の第２のＰ型パッド１３２０、複数の第３のＰ型パッド１４２０、複数の第１のＮ型パッド１２３０、複数の第２のＮ型パッド１３３０、複数の第３のＮ型パッド１４３０、複数の第１色のパッド１５２０、複数の第２色のパッド１５３０、複数の第３色のパッド１５４０、複数の第１のテスト線１６１０、及び複数の第１の接続線１６２０を含む。

【0018】

キャリアボード１１００は、対向するキャリア面１１１０及び底面１１２０を含み、キャリア面１１１０は、間隔を空けて設けられる複数の画素正面パターン領域１１１１を含み、底面１１２０は、それらの画素正面パターン領域１１１１にそれぞれ対応する複数の画素裏面パターン領域１１２１を含み、そのうちの１つの画素正面パターン領域１１１１に、第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０、第３色のＬＥＤ１４１０、及び集積回路チップ１５１０が設けられる。

【0019】

各第１色のＬＥＤ１２１０は、第１のＰ型電極及び第１のＮ型電極を含み、各第２色のＬＥＤ１３１０は、第２のＰ型電極及び第２のＮ型電極を含み、各第３色のＬＥＤ１４１０は、第３のＰ型電極及び第３のＮ型電極を含む。各集積回路チップ１５１０に、各第１色のＬＥＤ１２１０、各第２色のＬＥＤ１３１０、及び各第３色のＬＥＤ１４１０が電気的に接続される。それらの第１のＰ型パッド１２２０は、キャリアボード１１００のキャリア面１１１０に位置し、且つ画素正面パターン領域１１１１に、第１のＰ型電極を溶接するための第１のＰ型パッド１２２０が設けられる。それらの第２のＰ型パッド１３２０は、キャリアボード１１００のキャリア面１１１０に位置し、且つ画素正面パターン領域１１１１に、第２のＰ型電極を溶接するための第２のＰ型パッド１３２０が設けられる。それらの第３のＰ型パッド１４２０は、キャリアボード１１００のキャリア面１１１０に位置し、且つ画素正面パターン領域１１１１に、第３のＰ型電極を溶接するための第３のＰ型パッド１４２０が設けられる。それらの第１のＮ型パッド１２３０は、キャリアボード１１００のキャリア面１１１０に位置し、且つ画素正面パターン領域１１１１に、第１のＮ型電極を溶接するための第１のＮ型パッド１２３０が設けられる。それらの第２のＮ型パッド１３３０は、キャリアボード１１００のキャリア面１１１０に位置し、且つ画素正面パターン領域１１１１に、第２のＮ型電極を溶接するための第２のＮ型パッド１３３０が設けられる。それらの第３のＮ型パッド１４３０は、キャリアボード１１００のキャリア面１１１０に位置し、且つ画素正面パターン領域１１１１に、第３のＮ型電極を溶接するための第３のＮ型パッド１４３０が設けられる。

【0020】

本実施例において、第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０、及び第３色のＬＥＤ１４１０は、垂直構造を備え、他の実施例において、第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０、及び第３色のＬＥＤ１４１０は、フリップチップ式構造等の他の構造を備えてよい。図１～図３の第１色のＬＥＤ１２１０において、第１のＮ型電極は、キャリアボード１１００のキャリア面１１１０に近接して第１のＮ型パッド１２３０に溶接され、第１のＰ型電極は、導線１２４０によって第１のＰ型パッド１２２０に溶接される。第２色のＬＥＤ１３１０及び第３色のＬＥＤ１４１０の溶接方式は、第１色のＬＥＤ１２１０の溶接方式と類似し、第２のＮ型電極及び第３のＮ型電極は、第２のＮ型パッド１３３０及び第３のＮ型パッド１４３０に直接溶接され、第２のＰ型電極及び第３のＰ型電極は、導線１３４０、１４４０によって第２のＰ型パッド１３２０及び第３のＰ型パッド１４２０に溶接される。

【0021】

それらの第１色のパッド１５２０は、キャリアボード１１００のキャリア面１１１０に位置し、画素正面パターン領域１１１１に、集積回路チップ１５１０の第１のピンを溶接するための第１色のパッド１５２０が設けられ、且つ第１色のパッド１５２０は、第１のＰ型パッド１２２０に電気的に接続される。それらの第２色のパッド１５３０は、キャリアボード１１００のキャリア面１１１０に位置し、画素正面パターン領域１１１１に、集積回路チップ１５１０の第２のピンを溶接するための第２色のパッド１５３０が設けられ、且つ第２色のパッド１５３０は、第２のＰ型パッド１３２０に電気的に接続される。それらの第３色のパッド１５４０は、キャリアボード１１００のキャリア面１１１０に位置し、画素正面パターン領域１１１１に、集積回路チップ１５１０の第３のピンを溶接するための第３色のパッド１５４０が設けられ、且つ第３色のパッド１５４０は、第３のＰ型パッド１４２０に電気的に接続される。

【0022】

それらの第１のテスト線１６１０は、キャリアボード１１００のキャリア面１１１０に位置し、且つ画素正面パターン領域１１１１に、第１のＰ型パッド１２２０又は第１色のパッド１５２０から延伸する第１のテスト線１６１０が設けられる。例えば、図１～図３において、各画素正面パターン領域１１１１の各第１のテスト線１６１０は、各第１色のパッド１５２０から延伸する。それらの第１の接続線１６２０は、隣接する２つの画素正面パターン領域１１１１の２つの第１のテスト線１６１０に電気的に並列接続される。

【0023】

また、ＬＥＤ回路基板構造１０００は、裏面電極パッド２２１０、２２２０、２２３０、２２４０、２２５０を更に含み、裏面電極パッド２２１０は、第３のＮ型パッド１４３０及び集積回路チップ１５１０に電気的に接続され、裏面電極パッド２２２０、２２３０、２２４０、２２５０は、集積回路チップ１５１０に電気的に接続される。裏面電極パッド２２１０、２２２０、２２３０、２２４０、２２５０は、パッケージが完了した後にプロセッサ又はコントローラに接続されて、集積回路チップ１５１０を駆動して第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０及び第３色のＬＥＤ１４１０を制御するように配置され、そのため、切断及びパッケージが完了した後に第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０、及び第３色のＬＥＤ１４１０を逐一テストすることができない。

【0024】

第１のテスト線１６１０及び第１の接続線１６２０の構造により、キャリアボード１１００を切断する前に、電流を集積回路チップ１５１０を流さず、電流を第１色のＬＥＤ１２１０に直接供給してよく、換言すれば、第１のテスト線１６１０が第１のＰ型パッド１２２０から延伸すると、テストの際に、電流を第１の接続線１６２０から第１のテスト線１６１０に流し、且つ第１のＰ型パッド１２２０を介して第１色のＬＥＤ１２１０に流してよく、第１のテスト線１６１０が第１色のパッド１５２０から延伸すると、テストの際に、電流を第１の接続線１６２０から第１のテスト線１６１０に流し、且つ第１色のパッド１５２０及び第１のＰ型パッド１２２０を介して第１色のＬＥＤ１２１０に流してよい。また、隣接する画素正面パターン領域１１１１の第１色のＬＥＤ１２１０を互いに並列接続してよく、よって、電圧をＬＥＤ回路基板構造１０００における複数の第１色のＬＥＤ１２１０に同時に印加してよく、また、隣接する画素正面パターン領域１１１１における第１色のＬＥＤ１２１０が並列接続されるため、１つの第１色のＬＥＤ１２１０が故障しているか又は完全に溶接されておらず、もう１つの第１色のＬＥＤ１２１０が正常である場合、故障しているか又は完全に溶接されていない第１色のＬＥＤ１２１０のみが発光せず、正常な第１色のＬＥＤ１２１０が依然として発光する。これにより、第１色のＬＥＤ１２１０のテスト効率が向上する。

【0025】

さらに、ＬＥＤ回路基板構造１０００は、複数の第２のテスト線１７１０、複数の第２の接続線１７２０、複数の第３のテスト線１８１０、及び複数の第３の接続線１８２０を更に含んでもよい。それらの第２のテスト線１７１０は、キャリアボード１１００の底面１１２０に位置し、且つ画素裏面パターン領域１１２１に、第２のＰ型パッド１３２０又は第２色のパッド１５３０に電気的に接続される第２のテスト線１７１０が設けられる。例えば、図１～図３において、各画素裏面パターン領域１１２１の各第２のテスト線１７１０は、導電孔１５３２によって各画素正面パターン領域１１１１の各第２色のパッド１５３０に電気的に接続される。それらの第２の接続線１７２０は、隣接する２つの画素裏面パターン領域１１２１の２つの第２のテスト線１７１０に電気的に並列接続される。それらの第３のテスト線１８１０は、キャリアボード１１００の底面１１２０に位置し、且つ画素裏面パターン領域１１２１に、第３のＰ型パッド１４２０又は第３色のパッド１５４０に電気的に接続される第３のテスト線１８１０が設けられる。例えば、図１～図３において、各画素裏面パターン領域１１２１の各第３のテスト線１８１０は、導電孔１５４２によって各画素正面パターン領域１１１１の各第３色のパッド１５４０に電気的に接続される。それらの第３の接続線１８２０は、隣接する２つの画素裏面パターン領域１１２１の２つの第３のテスト線１８１０に電気的に並列接続される。

【0026】

第１のテスト線１６１０及び第１の接続線１６２０の効果と同様に、第２のテスト線１７１０、第２の接続線１７２０、第３のテスト線１８１０、及び第３の接続線１８２０の構造によって、第２色のＬＥＤ１３１０及び第３色のＬＥＤ１４１０のテスト効率を向上させることができる。

【0027】

図１～図３において、各第１のＮ型パッド１２３０、各第２のＮ型パッド１３３０、及び各第３のＮ型パッド１４３０は電気的に接続され、且つＬＥＤ回路基板構造１０００は、複数の第４の接続線１９１０を更に含む。それらの第４の接続線１９１０は、キャリアボード１１００のキャリア面１１１０に位置し、隣接する２つの画素正面パターン領域１１１１の２つの第１のＮ型パッド１２３０、２つの第２のＮ型パッド１３３０、及び２つの第３のＮ型パッド１４３０に電気的に並列接続される。

【0028】

以下、本実施例のＬＥＤ回路基板構造１０００の配線分布について更に説明する。図１～図５を参照されたい。図４は、図１の実施例によるＬＥＤ回路基板構造１０００のキャリア面１１１０を示す。図５は、図１の実施例によるＬＥＤ回路基板構造１０００の底面１１２０を示す。本実施例において、ＬＥＤ回路基板構造１０００は、複数の第１の信号線１６３０、複数の第２の信号線１７３０、複数の第３の信号線１８３０、及び複数の第４の信号線１９２０を更に含む。それらの第１の信号線１６３０及び複数の第４の信号線１９２０は、第１の方向Ｘに沿ってキャリアボード１１００の２つの対向する縁部まで延伸し、且つそれらの第１の接続線１６２０及びそれらの第４の接続線１９１０にそれぞれ電気的に接続され、それらの第２の信号線１７３０及びそれらの第３の信号線１８３０は、第２の方向Ｙに沿ってキャリアボード１１００の他の２つの対向する縁部まで延伸し、且つそれらの第２の接続線１７２０及びそれらの第３の接続線１８２０にそれぞれ電気的に接続される。

【0029】

これにより、キャリアボード１１００の縁部に、複数の信号プローブを備える治具でキャリアボード１１００を挟むと共に、各信号プローブをそれぞれ各第１の信号線１６３０、各第２の信号線１７３０、各第３の信号線１８３０、及び各第４の信号線１９２０に電気的に接続し、且つ信号プローブで信号を第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０及び第３色のＬＥＤ１４１０に入力することができる。例えば、入力信号を同じ行（第１の方向Ｘに配列される）の第１色のＬＥＤ１２１０に同時に電圧を印加するように配置してよく、この行に点灯されていない第１色のＬＥＤ１２１０があれば、異常な第１色のＬＥＤ１２１０であると判断してよく、これに基づいてそれを除去して新たな第１色のＬＥＤ１２１０に交換し、又は再溶接して溶接不良であるか否かを確認する。又は、入力信号を同じ行の第１色のＬＥＤ１２１０に順番に電圧を印加するように配置し、且つ自動光学検出システムを併用して、入力信号が変化する時点に応じて迅速に撮像し、各第１色のＬＥＤ１２１０に電圧が印加される時点に対応するＬＥＤ回路基板構造１０００の光学映像を記録してもよく、この行の第ｎ個の第１色のＬＥＤ１２１０に電圧が印加される時、発光するか否かを分析して判断することにより、より正確なテスト結果を達成することができる。同様の方式で、第２色のＬＥＤ１３１０及び第３色のＬＥＤ１４１０をテストしてよい。

【0030】

図１～図３において、ＬＥＤ回路基板構造１０００は、複数の切断チャネル２１００を更に含み、切断チャネル２１００は、キャリアボード１１００に位置し、且つそれらの第１の接続線１６２０、それらの第２の接続線１７２０、それらの第３の接続線１８２０、及びそれらの第４の接続線１９１０は、それらの切断チャネル２１００に位置する。これにより、切断チャネル２１００に沿ってテスト済みのＬＥＤ回路基板構造１０００を切断してよい。第１の接続線１６２０、第２の接続線１７２０、及び第３の接続線１８２０の一部が画素正面パターン領域１１１１に位置し、且つ一部が切断チャネル２１００に位置する場合、第１の接続線１６２０、第２の接続線１７２０、第３の接続線１８２０、及び第４の接続線１９１０が切断されてよく、第１のテスト線１６１０、第２のテスト線１７１０及び第３のテスト線１８１０が切断チャネル２１００まで延伸し、且つ第１の接続線１６２０、第２の接続線１７２０、及び第３の接続線１８２０が全て切断チャネル２１００に位置する場合、第１のテスト線１６１０、第２のテスト線１７１０、第３のテスト線１８１０、及び第４の接続線１９１０が切断されてよく、それによって異なる画素正面パターン領域１１１１の第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０、及び第３色のＬＥＤ１４１０の間の並列接続関係を解消することで、異なる画素正面パターン領域１１１１を独立状態に戻させる。本実施例の第１の接続線１６２０、第２の接続線１７２０、第３の接続線１８２０、及び第４の接続線１９１０の配線方式により、キャリアボード１１００は、切断完了後、完全に切断されるか又は切り取られるため、短絡問題の発生を回避することができる。

【0031】

上記効果を達成するために、ＬＥＤ回路基板構造１０００において、各配線には、必要に応じて線幅及び線間隔を調整してよい。本実施例において、各第１の信号線１６３０、各第２の信号線１７３０、各第３の信号線１８３０、及び各第４の信号線１９２０の線幅は、２５μｍ～４０μｍの範囲にあり、隣接する第１の信号線１６３０と第４の信号線１９２０との間の線間隔及び隣接する第２の信号線１７３０と第３の信号線１８３０との間の線間隔は、４０μｍ～５０μｍの範囲にある。上記範囲において、ＬＥＤ回路基板構造１０００が動作電流を流す時に正常に動作することを確保し、且つ配線の間に横方向電界が発生し、突発的な短絡が起こることを回避することができ、それと同時に、適切な線幅及び線間隔により、各第１の信号線１６３０、各第２の信号線１７３０、各第３の信号線１８３０、及び各第４の信号線１９２０が、配線の空間を更に占有することなく、切断プロセスに必要な切断チャネル２１００内に収容され、単位キャリアボード１１００の製造可能なＬＥＤ画素パッケージの数を保証することができ、キャリアボード１１００の空間を最適に利用できる。

【0032】

図１～図３と併せて、図６～図８を参照されたい。図６は、本開示の一実施例によるＬＥＤテスト・パッケージ方法３０００のブロックフローチャートを示す。図７は、図６の実施例によるＬＥＤテスト工程３０３の細部のフローチャートを示す。図８は、図６の実施例によるＬＥＤテスト・パッケージ方法３０００において、キャリアボード１１００が切断されて形成されたパッケージ対象画素４０００の上面図を示す。図６から分かるように、ＬＥＤテスト・パッケージ方法３０００は、集積回路チップマウンティング工程３０１、ＬＥＤマウンティング工程３０２、ＬＥＤテスト工程３０３、キャリアボード切断工程３０４、及び画素パッケージ工程３０５を含む。集積回路チップマウンティング工程３０１において、複数の集積回路チップ１５１０を回路基板にマウンティングする。ＬＥＤマウンティング工程３０２において、複数の第１色のＬＥＤ１２１０、複数の第２色のＬＥＤ１３１０、及び複数の第３色のＬＥＤ１４１０を回路基板にマウンティングする。例えば、図１の実施例のＬＥＤ回路基板構造１０００を、第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０、第３色のＬＥＤ１４１０、集積回路チップ１５１０、第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０、第３色のＬＥＤ１４１０、及び集積回路チップ１５１０以外の残りの部分（即ち本実施例の回路基板と見なしてよい）に分ける。回路基板は、キャリアボード１１００、複数の第１のＰ型パッド１２２０、複数の第１色のパッド１５２０、複数の第１のテスト線１６１０、複数の第１の接続線１６２０、及び複数の切断チャネル２１００を含む。キャリアボード１１００は、対向するキャリア面１１１０及び底面１１２０を含み、キャリア面１１１０は、間隔を空けて設けられる複数の画素正面パターン領域１１１１を含み、底面１１２０は、それらの画素正面パターン領域１１１１にそれぞれ対応する複数の画素裏面パターン領域１１２１を含む。それらの第１のＰ型パッド１２２０は、キャリアボード１１００のキャリア面１１１０に位置し、且つ画素正面パターン領域１１１１に、第１色のＬＥＤ１２１０を溶接するための第１のＰ型パッド１２２０が設けられる。それらの第１色のパッド１５２０は、キャリアボード１１００のキャリア面１１１０に位置し、且つ画素正面パターン領域１１１１に、集積回路チップ１５１０の第１のピンを溶接するための第１色のパッド１５２０が設けられる。それらの第１のテスト線１６１０は、キャリアボード１１００のキャリア面１１１０に位置し、且つ画素正面パターン領域１１１１に、第１のＰ型パッド１２２０又は第１色のパッド１５２０から延伸する第１のテスト線１６１０が設けられる。例えば、本実施例において、各画素正面パターン領域１１１１の各第１のテスト線１６１０は、各第１色のパッド１５２０から延伸する。それらの第１の接続線１６２０は、隣接する２つの画素正面パターン領域１１１１の２つの第１のテスト線１６１０に電気的に並列接続される。それらの切断チャネル２１００は、キャリアボード１１００に位置し、且つ各正面パターン領域の間に位置し、ここでそれらの第１の接続線１６２０は、それらの切断チャネル２１００に位置する。

【0033】

ＬＥＤテスト工程３０３において、それらの第１の接続線１６２０に通電させて各第１色のＬＥＤ１２１０をテストする。詳しくは、ＬＥＤテスト工程３０３の細部のフローチャートは、図７に示す。工程Ｓ０１において、第１色のＬＥＤ１２１０を逐一テストし、電流を第１の接続線１６２０から第１のテスト線１６１０に流し、且つ第１色のパッド１５２０及び第１のＰ型パッド１２２０を介して第１色のＬＥＤ１２１０に流す。工程Ｓ０２において、発光していない第１色のＬＥＤ１２１０があるか否かを判断し、発光していない第１色のＬＥＤ１２１０があれば、工程Ｓ０３を実行し、第１色のＬＥＤ１２１０を再溶接するか又は交換し、異常な第１色のＬＥＤ１２１０がなければ、工程Ｓ０４を実行し、第２色のＬＥＤ１３１０を逐一テストする。工程Ｓ０５において、発光していない第２色のＬＥＤ１３１０があるか否かを判断し、発光していない第２色のＬＥＤ１３１０があれば、工程Ｓ０６を実行し、第２色のＬＥＤ１３１０を再溶接するか又は交換し、異常な第２色のＬＥＤ１３１０がなければ、工程Ｓ０７を実行し、第３色のＬＥＤ１４１０を逐一テストする。工程Ｓ０８において、発光していない第３色のＬＥＤ１４１０があるか否かを判断し、発光していない第３色のＬＥＤ１４１０があれば、工程Ｓ０９を実行し、第３色のＬＥＤ１４１０を再溶接するか又は交換し、異常な第３色のＬＥＤ１４１０がなければ、工程Ｓ１０に進み、ＬＥＤテスト工程３０３を終了する。本実施例のＬＥＤテスト工程３０３において、第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０、及び第３色のＬＥＤ１４１０を逐一テストするが、他の実施例において、行／列ごとにテストしてよい。

【0034】

キャリアボード切断工程３０４において、それらの画素正面パターン領域１１１１を互いに分離するように、それらの切断チャネル２１００に沿ってキャリアボード１１００を切断し、且つ複数のパッケージ対象画素４０００を形成するように、それらの第１の接続線１６２０又はそれらの第１のテスト線１６１０を切断する。図８において、そのうちの１つのパッケージ対象画素４０００が示され、ここで第１色のＬＥＤ４２１０、第２色のＬＥＤ４３１０、及び第３色のＬＥＤ４４１０は、導線を介さずに直接ブリッジ接続するように示され、即ち第１色のＬＥＤ４２１０、第２色のＬＥＤ４３１０、及び第３色のＬＥＤ４４１０は、フリップチップ式構造を備えてよい。画素パッケージ工程３０５において、複数のＬＥＤ画素パッケージを形成するように、互いに分離されたパッケージ対象画素４０００をシーリングする。ここで、キャリアボード切断工程３０４において、第１のテスト線１６１０を切断してよく、他の実施例において、第１のテスト線が切断チャネルまで延伸せず、第１の接続線の一部が画素正面パターン領域に位置し、且つ一部が切断チャネルに位置する場合、第１の接続線を切断する。

【0035】

ＬＥＤテスト・パッケージ方法３０００において、ＬＥＤテスト工程３０３の後に画素パッケージ工程３０５を行うことにより、パッケージする前に異常な第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０、及び第３色のＬＥＤ１４１０をタイムリに発見し、且つ交換又は再溶接することができ、それにより、異常な第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０、及び第３色のＬＥＤ１４１０が、パッケージした後にＬＥＤ画素パッケージから取り出すか又は再溶接することができないことによって、正常な第１色のＬＥＤ１２１０、第２色のＬＥＤ１３１０、及び第３色のＬＥＤ１４１０を一緒に廃棄することを回避し、コストを削減することができる。

【0036】

図９を参照されたい。図９は、本開示の一実施例によるＬＥＤ画素パッケージ５０００の側面図を示す。ＬＥＤ画素パッケージ５０００の回路構造は、図１～図３における単一の画素正面パターン領域１１１１及び画素裏面パターン領域１１２１内の回路構造と同じであり、それも図８に示すパッケージ対象画素４０００と同じであるため、側面のみが示される。図１～図３及び図９から分かるように、ＬＥＤ画素パッケージ５０００は、キャリアボード５１００、第１色のＬＥＤ５２００、第２色のＬＥＤ、第３色のＬＥＤ、集積回路チップ５５００、パッケージ層５６００、及び第１組の配線５７００を含む。第１色のＬＥＤ５２００、第２色のＬＥＤ、第３色のＬＥＤ、及び集積回路チップ５５００は、キャリアボード５１００のキャリア面５１１０に設けられ、集積回路チップ５５００は、第１色のＬＥＤ５２００、第２色のＬＥＤ、及び第３色のＬＥＤに電気的に接続される。第１組の配線（図２の第１のテスト線１６１０及び第１の接続線１６２０に対応する）は、キャリア面５１１０に設けられ、且つ第１色のＬＥＤ５２００及び集積回路チップ５５００に電気的に接続され、且つ第１組の配線５７００の一部（第１のテスト線１６１０に対応する部分）は、第１色のＬＥＤ５２００又は集積回路チップ５５００からキャリアボード５１００の縁部まで延伸する。図１～図３の実施例との違いは、ＬＥＤ画素パッケージ５０００が、第１色のＬＥＤ５２００、第２色のＬＥＤ、第３色のＬＥＤ、及び集積回路チップ５５００を覆うパッケージ層５６００を含み、且つ切断されたＬＥＤ画素パッケージ５０００において、第１組の配線５７００が切断されてキャリアボード５１００の縁部の側面に金属断面が形成されることである。側面から見ると、第１組の配線５７００における第１のテスト線１６１０に対応する部分がキャリアボード５１００の縁部に延伸する部分の頂面５７０１は、キャリアボード５１００のキャリア面５１１０より高いため、第１のテスト線１６１０に対応する部分が形成できる。第２組の配線（図３の第２のテスト線１７１０及び第２の接続線１７２０に対応する）及び第３組の配線（図３の第３のテスト線１８１０及び第３の接続線１８２０に対応する）も同様で、キャリアボード５１００の他の縁部に金属断面を形成することができ、詳しい説明を省略する。

【0037】

換言すれば、図１～図３に示すように、第１のテスト線１６１０の一部は、切断チャネル２１００まで延伸するため、切断された第１のテスト線１６１０は、全体的に除去されず、切断されるだけであり、よって、最後にＬＥＤ画素パッケージ５０００を形成する際に、金属断面がＬＥＤ画素パッケージ５０００のキャリアボード５１００の縁部に残されるが、ＬＥＤ画素パッケージ５０００の適用時の電気性に影響を与えない。

【0038】

本発明は、実施例に基づいて以上のように開示されたが、実施例は本発明を制限するものではなく、当業者であれば、本発明の精神及び範囲から逸脱することなく、様々な変更及び修正を行うことができ、よって、本発明の保護範囲は、添付の特許請求の範囲に定義されたものを基準とする。

【符号の説明】

【0039】

１０００ ＬＥＤ回路基板構造
１１００、５１００ キャリアボード
１１１０、５１１０ キャリア面
１１１１ 画素正面パターン領域
１１２０ 底面
１１２１ 画素裏面パターン領域
１２１０、４２１０、５２００ 第１色のＬＥＤ
１２２０ 第１のＰ型パッド
１２３０ 第１のＮ型パッド
１２４０、１３４０、１４４０ 導線
１３１０、４３１０ 第２色のＬＥＤ
１３２０ 第２のＰ型パッド
１３３０ 第２のＮ型パッド
１４１０、４４１０ 第３色のＬＥＤ
１４２０ 第３のＰ型パッド
１４３０ 第３のＮ型パッド
１５１０、５５００ 集積回路チップ
１５２０ 第１色のパッド
１５３０ 第２色のパッド
１５３２、１５４２ 導電孔
１５４０ 第３色のパッド
１６１０ 第１のテスト線
１６２０ 第１の接続線
１６３０ 第１の信号線
１７１０ 第２のテスト線
１７２０ 第２の接続線
１７３０ 第２の信号線
１８１０ 第３のテスト線
１８２０ 第３の接続線
１８３０ 第３の信号線
１９１０ 第４の接続線
１９２０ 第４の信号線
２１００ 切断チャネル
２２１０、２２２０、２２３０、２２４０、２２５０ 裏面電極パッド
３０００ ＬＥＤテスト・パッケージ方法
３０１ 集積回路チップマウンティング工程
３０２ ＬＥＤマウンティング工程
３０３ ＬＥＤテスト工程
３０４ キャリアボード切断工程
３０５ 画素パッケージ工程
４０００ パッケージ対象画素
５０００ ＬＥＤ画素パッケージ
５６００ パッケージ層
５７００ 第１組の配線
５７０１ 頂面
Ｓ０１、Ｓ０２、Ｓ０３、Ｓ０４、Ｓ０５、Ｓ０６、Ｓ０７、Ｓ０８、Ｓ０９、Ｓ１０ 工程
Ｘ 第１の方向
Ｙ 第２の方向

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】