特開 2024-75104 光検出器、カメラ及びイメージングシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024075104

(43)【公開日】2024-06-03

(54)【発明の名称】光検出器、カメラ及びイメージングシステム

(51)【国際特許分類】

   H04N 23/10 20230101AFI20240527BHJP

   G01J 3/36 20060101ALI20240527BHJP

   G01J 3/02 20060101ALI20240527BHJP

   G01J 3/18 20060101ALI20240527BHJP

   G01N 21/85 20060101ALI20240527BHJP

   H04N 25/44 20230101ALI20240527BHJP

   H04N 25/70 20230101ALI20240527BHJP

   G01N 21/27 20060101ALI20240527BHJP

【ＦＩ】

H04N23/10

G01J3/36

G01J3/02 S

G01J3/18

G01N21/85 A

H04N25/44

H04N25/70

G01N21/27 A

【審査請求】未請求

【請求項の数】18

【出願形態】ＯＬ

(21)【出願番号】P 2022186302

(22)【出願日】2022-11-22

(71)【出願人】

【識別番号】000236436

【氏名又は名称】浜松ホトニクス株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100140442

【弁理士】

【氏名又は名称】柴山 健一

(74)【代理人】

【識別番号】100177910

【弁理士】

【氏名又は名称】木津 正晴

(72)【発明者】

【氏名】鈴木 博也

(72)【発明者】

【氏名】矢橋 諒

(72)【発明者】

【氏名】森田 翔

【テーマコード（参考）】

2G020

2G051

2G059

5C024

5C065

【Ｆターム（参考）】

2G020AA03

2G020BA20

2G020CB06

2G020CC02

2G020CC42

2G020CC63

2G020CD06

2G020CD24

2G020CD41

2G051AA05

2G051BA06

2G051CA03

2G051CB01

2G051CC15

2G051CD01

2G051DA06

2G051EA02

2G051EA06

2G059AA05

2G059BB09

2G059BB11

2G059DD12

2G059EE02

2G059EE12

2G059FF01

2G059JJ05

2G059KK04

2G059MM20

5C024AX06

5C024EX47

5C024EX50

5C024GX01

5C024GX07

5C024GX15

5C024GY39

5C024GY41

5C024JX08

5C065BB48

5C065CC10

5C065DD15

5C065EE01

5C065EE03

5C065EE12

(57)【要約】

【課題】ハイパースペクトラルイメージングの処理を高速化することが可能な光検出器、カメラ、及びイメージングシステムを提供する。
【解決手段】光検出器９は、互いに異なる波長域に感度を有する複数の光検出基板７と、複数の光検出基板７が列方向に沿って並ぶように載置された回路基板８と、を備える。複数の光検出基板７は、行方向及び列方向に沿って配列された複数の光検出部７１ａ，７２ａ，７３ａを有する。回路基板８は、行方向及び列方向に沿って配列され、複数の光検出部７１ａ，７２ａ，７３ａに電気的に接続された複数の画素回路８１と、複数の画素回路８１の中から信号を読み出す行を選択する行選択回路８４と、行選択回路８４により選択された行の複数の画素回路８１からの信号を列ごとに読み出す列読出回路８５と、を有する。行選択回路８４は、複数の画素回路８１の複数の行の中から任意の行を選択可能に構成されている。
【選択図】図２

【特許請求の範囲】

【請求項1】

互いに異なる波長域に感度を有する複数の光検出基板と、
前記複数の光検出基板が載置された回路基板と、を備え、
前記複数の光検出基板の各々は、行方向及び前記行方向に垂直な列方向に沿って配列された複数の光検出部を有し、
前記複数の光検出基板は、前記列方向に沿って並ぶように前記回路基板上に載置されており、
前記回路基板は、
前記行方向及び前記列方向に沿って配列され、前記複数の光検出部にそれぞれ電気的に接続された複数の画素回路と、
前記複数の画素回路の中から信号を読み出す行を選択する行選択回路と、
前記行選択回路により選択された行の前記複数の画素回路からの信号を列ごとに読み出す列読出回路と、を有し、
前記行選択回路は、前記複数の画素回路の複数の行の中から任意の行を選択可能に構成されている、光検出器。

【請求項2】

制御部を更に備え、
前記制御部は、入力に対応する行の前記複数の画素回路からの信号が読み出される一方で、前記入力に対応する行以外の行の前記複数の画素回路からの信号は読み出されないように、前記行選択回路を制御する、請求項１に記載の光検出器。

【請求項3】

前記複数の光検出基板は、第１光検出基板と、第２光検出基板と、を含み、
前記第２光検出基板は、前記列方向において第１隙間を空けて前記第１光検出基板と隣り合っている、請求項１又は２に記載の光検出器。

【請求項4】

前記回路基板において前記回路基板の厚さ方向から見た場合に前記第１隙間と重なる領域には、前記複数の光検出基板に電気的に接続されていない複数の非接続画素回路が配置されている、請求項３に記載の光検出器。

【請求項5】

前記複数の非接続画素回路の容量部は、前記複数の画素回路の容量部がリセットされる際にリセットされる、請求項４に記載の光検出器。

【請求項6】

前記複数の非接続画素回路の容量部は、常時リセットされている、請求項４に記載の光検出器。

【請求項7】

前記回路基板において前記回路基板の厚さ方向から見た場合に前記第１隙間と重なる領域には、画素回路が配置されていない、請求項３に記載の光検出器。

【請求項8】

前記複数の光検出基板は、第３光検出基板を更に含み、
前記第３光検出基板は、前記列方向において第２隙間を空けて前記第２光検出基板と隣り合っており、
前記列方向における前記第１隙間の長さは、前記列方向における前記第２隙間の長さと異なっている、請求項３に記載の光検出器。

【請求項9】

前記列読出回路は、互いに異なる前記複数の画素回路の列に電気的に接続された複数の出力ポートを有する、請求項１又は２に記載の光検出器。

【請求項10】

前記行方向に沿って配列された前記複数の画素回路の個数は、前記列方向に沿って配列された前記複数の画素回路の個数よりも多い、請求項１又は２に記載の光検出器。

【請求項11】

前記複数の画素回路の各々は、前記複数の光検出部の１つに電気的に接続されたチャージアンプを有している、請求項１又は２に記載の光検出器。

【請求項12】

前記行選択回路は、前記複数の画素回路の複数の行の中から任意の行を選択可能な第１状態と、前記複数の画素回路の複数の行を前記列方向における配列順に従って順に選択する第２状態と、の間で状態を切替可能に構成されている、請求項１又は２に記載の光検出器。

【請求項13】

前記複数の光検出基板は、第１波長域に感度を有する第１光検出基板と、第２波長域に感度を有する第２光検出基板と、を有し、
前記第１波長域の一部は、前記第２波長域と重なっている、請求項１又は２に記載の光検出器。

【請求項14】

光入射部と、
前記光入射部から入射した光を分光する分光部と、
前記分光部により分光された前記光を検出する光検出器と、を備え、
前記光検出器は、
行方向及び前記行方向に垂直な列方向に沿って配列された複数の光検出部と、
前記行方向及び前記列方向に沿って配列され、前記複数の光検出部にそれぞれ電気的に接続された複数の画素回路と、
前記複数の画素回路の中から信号を読み出す行を選択する行選択回路と、
前記行選択回路により選択された行の前記複数の画素回路からの信号を列ごとに読み出す列読出回路と、を有し、
前記行選択回路は、前記複数の画素回路の複数の行の中から任意の行を選択可能に構成されており、
前記分光部は、前記列方向に前記光を分光する、カメラ。

【請求項15】

前記行方向に沿って延在するスリットを更に備え、
前記スリットを通過した前記光が前記分光部に入射する、請求項１４に記載のカメラ。

【請求項16】

前記光検出器は、互いに異なる波長域に感度を有する複数の光検出基板と、前記複数の光検出基板が載置された回路基板と、を備え、
前記複数の光検出基板の各々は、前記行方向及び前記列方向に沿って配列された複数の光検出部を有し、
前記複数の光検出基板は、前記列方向に沿って並ぶように前記回路基板上に載置されており、
前記回路基板は、前記複数の画素回路と、前記行選択回路と、前記列読出回路と、を有する、請求項１４又は１５に記載のカメラ。

【請求項17】

請求項１４又は１５に記載のカメラと、
前記列方向に沿って対象物を搬送する搬送装置と、を備え、
前記搬送装置により搬送されている前記対象物からの光が前記光入射部に入射する、イメージングシステム。

【請求項18】

請求項１６に記載のカメラと、
前記列方向に沿って対象物を搬送する搬送装置と、を備え、
前記搬送装置により搬送されている前記対象物からの光が前記光入射部に入射する、イメージングシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光検出器、カメラ及びイメージングシステムに関する。

【背景技術】

【0002】

下記特許文献１には、ハイパースペクトラルイメージング装置が記載されている。ハイパースペクトラルイメージングでは、対象物の撮影時に対象物の形状だけでなくスペクトル情報が併せて取得され、波長ごとの二次元イメージ情報が得られる。波長ごとの二次元イメージ情報を用いることで、ＲＧＢ画像では実現することができなかった対象物の検査等を実現し得る。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第１０２７４３６８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ハイパースペクトラルイメージングに基づく検査等には高速化が求められる場合がある。そのため、ハイパースペクトラルイメージングには処理を高速化することが求められる。

【0005】

そこで、本発明は、ハイパースペクトラルイメージングの処理を高速化することが可能な光検出器、カメラ及びイメージングシステムを提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の光検出器は、［１］「互いに異なる波長域に感度を有する複数の光検出基板と、前記複数の光検出基板が載置された回路基板と、を備え、前記複数の光検出基板の各々は、行方向及び前記行方向に垂直な列方向に沿って配列された複数の光検出部を有し、前記複数の光検出基板は、前記列方向に沿って並ぶように前記回路基板上に載置されており、前記回路基板は、前記行方向及び前記列方向に沿って配列され、前記複数の光検出部にそれぞれ電気的に接続された複数の画素回路と、前記複数の画素回路の中から信号を読み出す行を選択する行選択回路と、前記行選択回路により選択された行の前記複数の画素回路からの信号を列ごとに読み出す列読出回路と、を有し、前記行選択回路は、前記複数の画素回路の複数の行の中から任意の行を選択可能に構成されている、光検出器」である。

【0007】

この光検出器では、互いに異なる波長域に感度を有する複数の光検出基板が回路基板上に載置されており、各光検出基板が行方向及び列方向に沿って配列された複数の光検出部を有している。また、複数の光検出基板は、列方向に沿って並ぶように回路基板上に載置されている。これにより、例えば、分光素子によって列方向に分光された光を各光検出基板の光検出部に入射させることで（列方向が分光方向に沿うように光検出器を配置することで）、波長ごとの二次元イメージ情報を取得することができる。また、この光検出器では、複数の画素回路の中から信号を読み出す行を選択する行選択回路が、複数の画素回路の複数の行の中から任意の行を選択可能に構成されている。これにより、必要な行の画素回路からの信号を読み出す一方で、必要でない行の画素回路からの信号を読み出さないことが可能となる。ハイパースペクトルイメージングでは、特定の波長域についての検出結果のみを用いて検査等が行われ得る。そのため、必要な行の画素回路からの信号のみを読み出すことで、例えば全ての行の画素回路を順に読み出す場合と比べて、処理を高速化することが可能となる。よって、この光検出器によれば、ハイパースペクトルイメージングの処理を高速化することが可能となる。

【0008】

本発明の光検出器は、［２］「制御部を更に備え、前記制御部は、入力に対応する行の前記複数の画素回路からの信号が読み出される一方で、前記入力に対応する行以外の行の前記複数の画素回路からの信号は読み出されないように、前記行選択回路を制御する、［１］に記載の光検出器」であってもよい。この場合、例えば全ての行の画素回路を順に読み出す場合と比べて、処理を高速化することが可能となる。

【0009】

本発明の光検出器は、［３］「前記複数の光検出基板は、第１光検出基板と、第２光検出基板と、を含み、前記第２光検出基板は、前記列方向において第１隙間を空けて前記第１光検出基板と隣り合っている、［１］又は［２］に記載の光検出器」であってもよい。この場合、例えば、分光部によって列方向に分光された光のうち、検査に必要でない波長域の光が第１隙間に入射するように光検出器を配置することで、処理を一層高速化することが可能となる。また、光検出基板を小さくすることができ、製造を容易化することができる。

【0010】

本発明の光検出器は、［４］「前記回路基板において前記回路基板の厚さ方向から見た場合に前記第１隙間と重なる領域には、前記複数の光検出基板に電気的に接続されていない複数の非接続画素回路が配置されている、［３］に記載の光検出器」であってもよい。この場合、例えば、非接続画素回路に光検出部が電気的に接続されるように光検出基板の配置を変更することができ、自由度を高めることができる。

【0011】

本発明の光検出器は、［５］「前記複数の非接続画素回路の容量部は、前記複数の画素回路の容量部がリセットされる際にリセットされる、［４］に記載の光検出器」であってもよい。非接続画素回路には光検出部が接続されていないため信号は蓄積されないが、光の入射によりＰＮ接合部において発生した電荷が蓄積される場合がある。この場合、当該電荷が寄生容量として周辺の画素回路に影響を及ぼすおそれがある。この点、上記光検出器では、画素回路の容量部がリセットされる際に非接続画素回路の容量部がリセットされるため、非接続画素回路に蓄積された電荷による周辺の画素回路への影響を抑制することができる。

【0012】

本発明の光検出器は、［６］「前記複数の非接続画素回路の容量部は、常時リセットされている、［４］に記載の光検出器」であってもよい。この場合、非接続画素回路に蓄積された電荷による周辺の画素回路への影響を一層確実に抑制することができる。

【0013】

本発明の光検出器は、［７］「前記回路基板において前記回路基板の厚さ方向から見た場合に前記第１隙間と重なる領域には、画素回路が配置されていない、［３］に記載の光検出器」であってもよい。この場合、例えば当該領域に非接続画素回路が配置されている場合と比べて、画素回路に供給する電流量を低減することができ、画素回路における発熱を抑制することができる。また、画素回路における発熱を抑制することで、光検出基板において暗電流が発生することを抑制することができる。

【0014】

本発明の光検出器は、［８］「前記複数の光検出基板は、第３光検出基板を更に含み、前記第３光検出基板は、前記列方向において第２隙間を空けて前記第２光検出基板と隣り合っており、前記列方向における前記第１隙間の長さは、前記列方向における前記第２隙間の長さと異なっている、［３］に記載の光検出器」であってもよい。この場合、例えば、分光部によって列方向に分光された光のうち、検査に必要でない波長域の光が第２隙間に入射するように光検出器を配置することで、処理を一層高速化することが可能となる。また、光検出基板を小さくすることができ、製造を容易化することができる。

【0015】

本発明の光検出器は、［９］「前記列読出回路は、互いに異なる前記複数の画素回路の列に電気的に接続された複数の出力ポートを有する、［１］～［８］のいずれか一つに記載の光検出器」であってもよい。この場合、信号の読出速度を向上することができる。

【0016】

本発明の光検出器は、［１０］「前記行方向に沿って配列された前記複数の画素回路の個数は、前記列方向に沿って配列された前記複数の画素回路の個数よりも多い、［１］～［９］のいずれか一つに記載の光検出器」であってもよい。この場合、信号の読出速度を向上することができる。

【0017】

本発明の光検出器は、［１１］「前記複数の画素回路の各々は、前記複数の光検出部の１つに電気的に接続されたチャージアンプを有している、［１］～［１０］のいずれか一つに記載の光検出器」であってもよい。この場合、光検出部において生成された電荷をチャージアンプによって電圧信号に変換することができる。

【0018】

本発明の光検出器は、［１２］「前記行選択回路は、前記複数の画素回路の複数の行の中から任意の行を選択可能な第１状態と、前記複数の画素回路の複数の行を前記列方向における配列順に従って順に選択する第２状態と、の間で状態を切替可能に構成されている、［１］～［１１］のいずれか一つに記載の光検出器」であってもよい。この場合、用途等に応じて行選択回路の状態を切り替えることができる。

【0019】

本発明の光検出器は、［１３］「前記複数の光検出基板は、第１波長域に感度を有する第１光検出基板と、第２波長域に感度を有する第２光検出基板と、を有し、前記第１波長域の一部は、前記第２波長域と重なっている、［１］～［１２］のいずれか一つに記載の光検出器」であってもよい。この場合、広範な検出波長を得つつも、検出感度が著しく低下する波長域のない光検出器を実現できる。

【0020】

本発明のカメラは、［１４］「光入射部と、前記光入射部から入射した光を分光する分光部と、前記分光部により分光された前記光を検出する光検出器と、を備え、前記光検出器は、行方向及び前記行方向に垂直な列方向に沿って配列された複数の光検出部と、前記行方向及び前記列方向に沿って配列され、前記複数の光検出部にそれぞれ電気的に接続された複数の画素回路と、前記複数の画素回路の中から信号を読み出す行を選択する行選択回路と、前記行選択回路により選択された行の前記複数の画素回路からの信号を列ごとに読み出す列読出回路と、を有し、前記行選択回路は、前記複数の画素回路の複数の行の中から任意の行を選択可能に構成されており、前記分光部は、前記列方向に前記光を分光する、カメラ」である。

【0021】

このカメラでは、分光部が、列方向に光を分光する。すなわち、列方向が分光方向に沿うように光検出器が配置されている。そして、光検出器において、複数の画素回路の中から信号を読み出す行を選択する行選択回路が、複数の画素回路の複数の行の中から任意の行を選択可能に構成されている。これにより、必要な行の画素回路からの信号を読み出す一方で、必要でない行の画素回路からの信号を読み出さないことが可能となる。ハイパースペクトルイメージングでは、特定の波長域についての検出結果のみを用いて検査等が行われ得る。そのため、必要な行の画素回路からの信号のみを読み出すことで、例えば全ての行の画素回路を順に読み出す場合と比べて、処理を高速化することが可能となる。よって、このカメラによれば、ハイパースペクトルイメージングの処理を高速化することが可能となる。

【0022】

本発明のカメラは、［１５］「前記行方向に沿って延在するスリットを更に備え、前記スリットを通過した前記光が前記分光部に入射する、［１４］に記載のカメラ」であってもよい。この場合、分光部に光を好適に入射させることができる。

【0023】

本発明のカメラは、［１６］「前記光検出器は、互いに異なる波長域に感度を有する複数の光検出基板と、前記複数の光検出基板が載置された回路基板と、を備え、前記複数の光検出基板の各々は、前記行方向及び前記列方向に沿って配列された複数の光検出部を有し、前記複数の光検出基板は、前記列方向に沿って並ぶように前記回路基板上に載置されており、前記回路基板は、前記複数の画素回路と、前記行選択回路と、前記列読出回路と、を有する、［１４］又は［１５］に記載のカメラ」であってもよい。この場合、波長ごとの二次元イメージ情報を好適に取得することができる。

【0024】

本発明のイメージングシステムは、［１７］「［１４］～［１６］のいずれか一つに記載のカメラと、前記列方向に沿って対象物を搬送する搬送装置と、を備え、前記搬送装置により搬送されている前記対象物からの光が前記光入射部に入射する、イメージングシステム」である。このイメージングシステムによれば、上述した理由により、ハイパースペクトルイメージングの処理を高速化することが可能となる。また、上述したとおり、このイメージングシステムの光検出器では必要な行の画素回路からの信号のみを読み出すことが可能となっているため、搬送装置により列方向に沿って搬送されている対象物からの光を高速に処理することができる。

【発明の効果】

【0025】

本発明によれば、ハイパースペクトラルイメージングの処理を高速化することが可能な光検出器、カメラ及びイメージングシステムを提供することが可能となる。

【図面の簡単な説明】

【0026】

【図1】実施形態に係るイメージングシステムの構成を示す図である。

【図2】光検出器の斜視図である。

【図3】回路基板における画素回路の配置を示す図である。

【図4】回路基板の回路部の構成を示す図である。

【図5】光検出器における読出領域を説明するための図である。

【図6】行選択回路の構成を示す図である。

【図7】図６に示されるマルチプレクサの構成を示す図である。

【図8】行選択回路の動作を示すタイミングチャートである。

【図9】回路基板における信号の流れを説明するための図である。

【図10】順次読出モードにおける行選択回路を示す図である。

【図11】順次読出モードにおける行選択回路の動作を示すタイミングチャートである。

【図12】第１変形例に係る非接続画素回路の構成を示す図である。

【図13】第２変形例に係る回路基板における画素回路の配置を示す図である。

【発明を実施するための形態】

【0027】

以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。

【0028】

図１に示されるように、イメージングシステム１（ハイパースペクトラルイメージングシステム）は、カメラ２（ハイパースペクトラルイメージングカメラ）と、搬送装置３とを備えている。イメージングシステム１では、搬送装置３により搬送されている対象物Ｂからの光Ｌｔがカメラ２により撮影され、ハイパースペクトラルイメージングが実施される。ハイパースペクトラルイメージングでは、対象物Ｂの撮影時に対象物Ｂの形状だけでなくスペクトル情報が併せて取得され、波長ごとの二次元イメージ情報が取得される。イメージングシステム１では、例えば、対象物Ｂは食品であり、スペクトル情報に基づいて食品の選別（検査）が実施される。以下、図１等に示されるように、互いに垂直なＸ方向、Ｙ方向及びＺ方向を設定して説明する。

【0029】

カメラ２は、光入射部４と、スリット部５と、分光部６と、光検出器９と、筐体１０とを備えている。スリット部５、分光部６及び光検出器９は、筐体１０内に配置されている。筐体１０は例えば不透明な材料により形成されているが、図１では理解の容易化のために筐体１０が透過して示されている。

【0030】

光入射部４は、対象物Ｂからの光Ｌｔを筐体１０内に入射させる部分である。光入射部４は、例えばレンズを含んで構成されており、対象物Ｂからの光Ｌｔをレンズによって集光しながらスリット部５へ向けて導光する。カメラ２は、例えば、Ｚ方向において光入射部４が搬送装置３と向かい合うように、搬送装置３の鉛直上方に配置されている。すなわち、この例では、Ｚ方向は鉛直方向である。スリット部５には、スリット５ａが形成されている。スリット５ａは、例えば、長方形状に形成されてＸ方向に沿って真っ直ぐに延在している。光入射部４から入射した光Ｌｔは、スリット５ａを通過して分光部６に入射する。

【0031】

分光部６は、この例では、Ｘ方向に沿って真っ直ぐに延在する透過型の回折格子である。分光部６は、Ｚ方向においてスリット５ａと向かい合うように配置されている。分光部６は、スリット５ａからの光ＬｔをＹ方向に分光する。すなわち、分光部６は、Ｙ方向における位置（出射角度）に応じて波長が連続的に変化するように、光Ｌｔを分解する。

【0032】

光検出器９は、分光部６により分光された光Ｌｔを検出する。後述するように、光検出器９は、Ｘ方向及びＹ方向に沿って延在する平面状の光検出領域（後述する光検出部７１ａ～７３ａが配置された領域）を有するエリアイメージセンサである。カメラ２では、スリット５ａを通過したＸ方向に延在する光Ｌｔが分光部６によりＹ方向に分光されて光検出器９の光検出領域に入射する。光検出領域への入射位置においては、光Ｌｔは、波長がＸ方向に一様であると共にＹ方向に連続的に変化する平面状の光となる。この光Ｌｔを光検出器９によって検出することにより、波長ごとの二次元イメージ情報を取得することができる。

【0033】

搬送装置３は、この例ではベルトコンベアであり、無端ベルト３ａを有している。搬送装置３は、無端ベルト３ａをＹ方向に送ることにより、無端ベルト３ａ上に載置された対象物ＢをＹ方向に沿って搬送する。対象物Ｂの検査時（イメージングシステム１の動作時）には、搬送装置３により搬送されている対象物Ｂからの光Ｌｔが光入射部４に入射し、光検出器９により検出される。これにより、Ｙ方向における位置を変化させつつ対象物Ｂを撮影することができ（スキャン撮影）、対象物Ｂの全体を撮影することができる。イメージングシステム１では、搬送装置３による対象物Ｂの搬送方向、分光部６による光Ｌｔの分光方向、及び光検出基板７１～７３の並び方向が全てＹ方向となっている。なお、この例では、イメージングシステム１は、対象物Ｂに向けて光を照射する光源（図示省略）を更に備えており、光Ｌｔは光源から出射されて対象物Ｂで反射された反射光を含んでいるが、当該光源は省略されてもよい。

【0034】

図２に示されるように、光検出器９は、複数の光検出基板７と、回路基板８とを備えている。複数の光検出基板７は、第１光検出基板７１、第２光検出基板７２及び第３光検出基板７３を含んでいる。光検出基板７１～７３は、例えばＩｎＧａＡｓにより形成された光検出チップであり、複数の光検出部（７１ａ～７３ａ）が作り込まれた半導体基板である。光検出基板７１～７３は、Ｙ方向に沿って並ぶように回路基板８上に載置されている。各光検出基板７１～７３は、例えば、Ｘ方向に平行な長辺を有する長方形板状に形成されている。この例では、光検出基板７１～７３は、互いに同一の形状を有している。

【0035】

第１光検出基板７１は、複数の第１光検出部７１ａを有し、第２光検出基板７２は、複数の第２光検出部７２ａを有し、第３光検出基板７３は、複数の第３光検出部７３ａを有している。各光検出部７１ａ～７３ａは、例えばフォトダイオードであり、入射した光の量に応じた電荷を生成する。各光検出基板７１～７３は、例えば、フォトダイオードが行方向及び行方向に垂直な列方向に沿って二次元に、格子状に配列された二次元のフォトダイオードアレイである。この例では、行方向はＸ方向に平行であり、列方向はＹ方向に平行である。

【0036】

複数の第１光検出部７１ａは、行方向及び列方向に沿って二次元に、格子状に配列されている。図では簡略化されて示されているが、実際には、第１光検出部７１ａは、例えば行方向（Ｘ方向）に３２０個、列方向（Ｙ方向）に数十個程度並んでいる。同様に、複数の第２光検出部７２ａは、行方向及び列方向に沿って配列されており、複数の第３光検出部７３ａは、行方向及び列方向に沿って配列されている。この例では、第２光検出部７２ａ及び第３光検出部７３ａの行方向及び列方向における配列数は第１光検出部７１ａと同一である。

【0037】

光検出基板７１～７３（光検出部７１ａ～７３ａ）は、互いに異なる波長域に感度を有している。例えば、第１光検出部７１ａは、０．９５～１．６５μｍの第１波長域に感度を有し、第２光検出部７２ａは、１．３～２．１５μｍの第２波長域に感度を有し、第３光検出部７３ａは１．７～２．５５μｍの第３波長域に感度を有している（いずれも－２０℃における値である）。このように、この例では、第１波長域の一部は第２波長域と重なっており、第２波長域の一部は第３波長域と重なっている。感度を有する波長域とは、最大感度の１０％以上の感度を有する波長域と定義される。具体的には、最大感度を有する波長をλｐとし、λｐにおける感度（最大感度）をＳ（λｐ）とする。その場合、感度ＳがＳ（λｐ）×０．１以上となる波長域が感度波長域と定義される。一方で、Ｓ（λｐ）×０．１未満の場合は感度を有しないと定義される。

【0038】

回路基板８は、複数の画素回路８１を有している（図３参照）。回路基板８は、例えばＳｉにより形成されたＩＣチップであり、画素回路８１並びに後述する行選択回路８４、列読出回路８５及び制御回路８６が作り込まれた半導体基板である。

【0039】

複数の画素回路８１は、行方向（Ｘ方向）及び列方向（Ｙ方向）に沿って二次元に、格子状に配列されている。図では簡略化されて示されているが、実際には、画素回路８１は、例えば行方向に３２０個、列方向に２５６個並んでいる。このように、この例では、行方向に沿って配列された画素回路８１の個数は、列方向に沿って配列された画素回路８１の個数よりも多い。この例では、行方向に沿って配列された画素回路８１の個数は、行方向に沿って配列された第１光検出部７１ａの個数と等しい。列方向に沿って配列された画素回路８１の個数は、列方向に沿って配列された第１光検出部７１ａの個数よりも多い。

【0040】

複数の画素回路８１は、光検出部７１ａ～７３ａに電気的に接続されている。この点について図３を参照しつつ説明する。図３に示されるように、第１光検出基板７１、第２光検出基板７２及び第３光検出基板７３は、間隔を空けてＹ方向に並ぶように回路基板８上に載置されている。より具体的には、第２光検出基板７２は、Ｙ方向において第１隙間Ｄ１を空けて第１光検出基板７１と隣り合っており、第３光検出基板７３は、Ｙ方向において第２隙間Ｄ２を空けて第２光検出基板７２と隣り合っている。この例では、Ｙ方向における第１隙間Ｄ１の長さは、Ｙ方向における第２隙間Ｄ２の長さと等しい。

【0041】

第１光検出基板７１、第２光検出基板７２及び第３光検出基板７３は、直下に位置する画素回路８１に電気的に接続されている。すなわち、光検出基板７１～７３の光検出部７１ａ～７３ａは、Ｚ方向（回路基板８の厚さ方向）（Ｘ方向及びＹ方向に垂直な方向）から見た場合に光検出基板７１～７３と重なる領域に配置された画素回路８１に電気的に接続されている。例えば、１つの光検出部７１ａと１つの画素回路８１とが、バンプ又ははんだ等の接続部材により電気的に接続されている。この例では、１つの光検出部７１ａと１つの画素回路８１とが互いに向き合った状態で、接続部材によって接続されている（フリップチップボンディング）。同様に、光検出部７１ａ～７３ａは、対応する画素回路８１に一対一で電気的に接続されている。これにより、光検出部７１ａ～７３ａにおいて生成された電荷を画素回路８１により電圧信号に変換することができる。画素回路８１の構成については後述する。

【0042】

上述したとおり光検出基板７１～７３の間には隙間（第１隙間Ｄ１又は第２隙間Ｄ２）が存在することから、複数の画素回路８１の中には、光検出基板７１～７３に電気的に接続されていないものがある。以下、光検出基板７１～７３に電気的に接続されていない画素回路８１を非接続画素回路８２という。非接続画素回路８２は、回路基板８においてＺ方向（回路基板８の厚さ方向）から見た場合に第１隙間Ｄ１と重なる領域及び第２隙間Ｄ２と重なる領域に配置されている。非接続画素回路８２の構成は、光検出基板７１～７３に電気的に接続された画素回路８１と同一である。

【0043】

図２及び図４に示されるように、回路基板８は、行選択回路８４（垂直転送回路）と、列読出回路８５（水平転送回路）と、制御回路８６（制御部）とを更に有している。行選択回路８４は、複数の画素回路８１の中から信号を読み出す行を選択する。列読出回路８５は、行選択回路８４により選択された行の複数の画素回路８１からの信号を列ごとに読み出す。制御回路８６は、行選択回路８４及び列読出回路８５に電気的に接続されており、行選択回路８４及び列読出回路８５の動作を制御する。制御回路８６は、例えばタイミングジェネレータである。

【0044】

光検出器９では、行選択回路８４が、複数の画素回路８１の複数の行の中から任意の行（特定の行）を選択可能に構成されている。すなわち、光検出器９では、複数の画素回路８１の複数の行の中から特定の行を選択して読み出すことが可能となっている（選択的読出機能）。これにより、必要な行の画素回路８１からの信号を読み出す一方で、必要でない行の画素回路８１からの信号を読み出さないことが可能となっている。ハイパースペクトルイメージングでは、特定の波長域についての検出結果のみを用いて検査等が行われ得る。そのため、必要な行の画素回路８１からの信号のみを読み出すことで、例えば全ての行の画素回路８１を順に読み出す場合と比べて、処理を高速化することが可能となる。

【0045】

図５は、光検出器９における読出領域Ｒ１の例を説明するための図である。図５には、回路基板８における画素回路８１が配置された領域Ｒ２が示されている。光検出器９では、領域Ｒ２内の全ての行の画素回路８１を順に読み出すのではなく、読出領域Ｒ１に含まれる行の画素回路８１のみを順に読み出す。ハイパースペクトルイメージングでは、特定の波長域についての検出結果のみを用いて検査等が行われ得る。そのため、当該特定の波長域以外の波長域のデータについては取得する必要がない。そこで、特定の波長域に対応する領域に読出領域Ｒ１を設定することで、必要な行の画素回路８１からの信号のみを読み出すことができ、処理を高速化することが可能となる。

【0046】

読出領域Ｒ１は、検査の種類等に応じて適宜に設定され得る。図５の例では、読出領域Ｒ１は、Ｙ方向に沿って並ぶように設定された複数（この例では４つ）の領域Ｒ１ａ，Ｒ１ｂ，Ｒ１ｃ，Ｒ１ｄを含んでいる。この例では、領域Ｒ１ａは１０行の画素回路８１に対応する領域であり、領域Ｒ１ｂ～Ｒ１ｄは１行の画素回路８１に対応する領域である。隣り合う領域Ｒ１ａ～Ｒ１ｄの間には、例えば１０行程度の領域（信号が読み出されない行）が存在している。読出領域Ｒ１は、例えばユーザからの入力に従って設定され得る。例えば、制御回路８６がユーザからの入力に基づいて読出領域Ｒ１を設定する。すなわち、制御回路８６は、入力に対応する行の複数の画素回路８１からの信号が読み出される一方で、入力に対応する行以外の行の複数の画素回路８１からの信号は読み出されないように、行選択回路８４を制御してもよい。

【0047】

図４及び図６～図９を参照しつつ、具体的な回路構成について説明する。まず、図４を参照しつつ、回路構成の概略を説明する。行選択回路８４は、例えば垂直シフトレジスタであり、Ｙ方向に沿って配置され、各行の画素回路８１に電気的に接続されている。列読出回路８５は、列選択回路８７と、複数の信号処理回路８８とを有している。列選択回路８７は、例えば水平シフトレジスタであり、Ｘ方向に沿って配置され、信号処理回路８８を介して各列の画素回路８１に電気的に接続されている。

【0048】

列読出回路８５は、互いに異なる複数の画素回路８１の列に電気的に接続された複数（この例では４つ）の出力ポートＰを有している。例えば、画素回路８１が行方向（Ｘ方向）に３２０個並べられている場合、４つの出力ポートＰは、互いに異なる８０列の画素回路８１に電気的に接続されている。各出力ポートＰは、信号処理回路８８に電気的に接続された一対のバッファアンプＢＦを含んでおり、出力ポートＰから外部に最終的な信号が出力される。信号読出時には、まず、行選択回路８４が或る１つの行を選択する。続いて、列読出回路８５が、当該行の複数の画素回路８１からの信号を、信号処理回路８８を介して列ごとに読み出す。読み出された信号は、当該列の画素回路８１が電気的に接続された出力ポートＰから外部に出力される。この一連の信号読出処理が、上述した読出領域Ｒ１に含まれる各行について実施される。

【0049】

図６～図８を参照しつつ、行選択回路８４の構成を説明する。図６に示されるように、行選択回路８４は、デコーダ８４１と、複数のマルチプレクサ８４３と、複数のＤフリップフロップ８４４とを有している。マルチプレクサ８４３及びＤフリップフロップ８４４は、画素回路８１の行数と同じ数だけ設けられている。マルチプレクサ８４３は、モード切替スイッチ８４２を介してデコーダ８４１に接続されている。

【0050】

下述するように、光検出器９では、行選択回路８４が、複数の画素回路８１の複数の行の中から任意の行を選択可能な第１状態と、複数の画素回路８１の複数の行をＹ方向における配列順に従って順に選択する第２状態との間で状態を切替可能に構成されている。すなわち、光検出器９は、行選択回路８４が第１状態である選択的読出モードと、行選択回路８４が第２状態である順次読出モードの２つのモードで動作可能となっている。行選択回路８４の状態は、モード切替スイッチ８４２により切り替えられる。この例では、図６に示されるようにモード切替スイッチ８４２がデコーダ８４１に接続されている場合には行選択回路８４が第１状態となり、図１０に示されるようにモード切替スイッチ８４２がデコーダ８４１に接続されていない場合には行選択回路８４が第２状態となる。

【0051】

以下ではまず、行選択回路８４が第１状態である選択的読出モードの動作について説明する。図６では、３つの行ａ，ｂ，ｃが順に読み出される場合が例示されている。行ａ，ｂ，ｃは連続する行ではないが、連続する行であってもよい。

【0052】

デコーダ８４１には、読み出しを行う行を指示する行指示信号Ｄｉｎが制御回路８６から入力される。デコーダ８４１は、各行のマルチプレクサ８４３に接続されている。

【0053】

図６及び図７に示されるように、各マルチプレクサ８４３は、入力端子Ｓｔａｒｔ、入力端子Ｓａｄｄ、入力端子Ｑｐｒｅ、入力端子Ｅａｄｄ及び出力端子Ｍｏｕｔを有している。入力端子Ｓｔａｒｔには、制御回路８６からスタート信号Ｓｔａｒｔｐｕｌｓｅが入力される。入力端子Ｓａｄｄは、モード切替スイッチ８４２を介してデコーダ８４１に接続されており、選択的読出モードにおいては入力端子Ｓａｄｄにデコーダ８４１からの出力信号Ｄｏｕｔが入力される。入力端子Ｑｐｒｅには、１行前の行の行選択信号Ｖｓが入力される。例えば、ａ行目の入力端子Ｑｐｒｅには、（ａ－１）行目の行選択信号Ｖｓ［ａ－１］が入力される。入力端子Ｅａｄｄには、１行前の行の入力端子Ｅａｄｄの信号が入力される。例えば、ａ行目の入力端子Ｅａｄｄには、１行前の行の入力端子Ｅａｄｄの信号Ｅａｄｄ［ａ－１］が入力される。

【0054】

図７に示されるように、各マルチプレクサ８４３は、ＮＯＴ素子ＮＯと、３つのＮＡＮＤ素子ＮＡ１～ＮＡ３と、ＯＲ素子ＯＲとを含んでいる。入力端子Ｓａｄｄの信号がハイレベルである場合、ＮＡＮＤ素子ＮＡ３の出力には入力端子Ｓｔａｒｔに入力されるスタート信号Ｓｔａｒｔｐｕｌｓｅと同じレベルの信号が現れる。一方、入力端子Ｓａｄｄの信号がローレベルの場合、ＮＡＮＤ素子ＮＡ３の出力には入力端子Ｑｐｒｅに入力される信号と同じレベルの信号が現れる。ＯＲ素子ＯＲでは、ＮＡＮＤ素子ＮＡ３の出力に現れる信号と入力端子Ｅａｄｄの信号とがＯＲ処理される。出力信号は出力端子Ｍｏｕｔから出力される。なお、例えば、ハイレベル（Ｈ）は電源電圧と同電位であり、ローレベル（Ｌ）はグランド電圧と同電位である。

【0055】

図６に示されるように、各Ｄフリップフロップ８４４は、入力端子Ｄ、ｃｌｋ端子及び出力端子Ｑを有している。入力端子Ｄは、マルチプレクサ８４３の出力端子Ｍｏｕｔに接続されている。ｃｌｋ端子には制御回路８６からクロック信号Ｃｌｋが入力される。出力端子Ｑからは、行選択信号Ｖｓが出力される。

【0056】

図８を参照しつつ、行選択回路８４の動作例を説明する。図６及び図８において、行選択信号Ｖｓ［ａ］、Ｖｓ［ｂ］、Ｖｓ［ｃ］は、それぞれ、ａ，ｂ，ｃ行目の行指示信号である。ａ行目の信号を読み出す場合（ａ行目が選択された場合）、まず、各マルチプレクサ８４３の入力端子Ｓｔａｒｔにスタート信号Ｓｔａｒｔｐｕｌｓｅを入力する（Ｔ１）。続いて、スタート信号Ｓｔａｒｔｐｕｌｓｅの入力中に、デコーダ８４１に行指示信号Ｄｉｎを入力し（Ｔ２）、デコーダ８４１の出力信号Ｄｏｕｔを確定させる（Ｔ３）。続いて、クロック信号Ｃｌｋがｃｌｋ端子に入力される（Ｔ４）。これにより、選択されたａ行目の行選択信号Ｖｓ［ａ］がローレベル（選択された状態）となり、ａ行目の信号が読み出される。信号の読み出し後には、ａ行目の選択を解除するために再びクロック信号Ｃｌｋがｃｌｋ端子に入力される（Ｔ５）。ｂ行目、ｃ行目の信号を読み出す場合についても同様である。

【0057】

図９を参照しつつ、回路基板８の構成を更に説明する。図９に示されるように、各画素回路８１は、チャージアンプ８１１（蓄積手段）と、サンプルホールド回路８１２と、ソースフォロワ回路８１３の一部とを有している。ソースフォロワ回路８１３の残部は、信号処理回路８８に含まれている。

【0058】

チャージアンプ８１１は、オペアンプ８１１ａと、オペアンプ８１１ａの第１入力端子と出力端子との間に接続された容量部Ｃｆと、容量部Ｃｆに並列に接続されたリセットスイッチ８１１ｂとを含んでいる。オペアンプ８１１ａの第１入力端子は、光検出部７１ａ，７２ａ，７３ａの１つのアノードに接続されている。光検出部７１ａ，７２ａ，７３ａの１つのカソードにはバイアス電圧ＰＤｂｉａｓが入力される。オペアンプ８１１ａの第２入力端子には、電圧ＩＮＰが入力される。電圧ＩＮＰは、オペアンプ８１１ａの仮想短絡によりオペアンプ８１１ａの第２入力端子に発生する。したがって、第２入力端子は、各光検出部７１ａ，７２ａ，７３ａのアノードと同電位となる。電圧ＩＮＰは、全ての光検出部７１ａ，７２ａ，７３ａにおいて順バイアスとならないように、バイアス電圧ＰＤｂｉａｓよりも高い電圧に設定されている。光検出部７１ａ，７２ａ，７３ａにおいて生成された電荷は、容量部Ｃｆに蓄積される。チャージアンプ８１１は、蓄積された電荷量に応じた電圧信号を出力する。リセットスイッチ８１１ｂは、制御回路８６によりオンオフされる。リセットスイッチ８１１ｂがオンされると、容量部Ｃｆに蓄積された電荷がリセットされる。この例では、全ての画素回路８１（非接続画素回路８２を含む）のリセットスイッチ８１１ｂが一括してオンオフされる。すなわち、リセットスイッチ８１１ｂは、全ての画素回路８１に共通のリセットスイッチとして設けられている。

【0059】

サンプルホールド回路８１２は、サンプリングスイッチ８１２ａと、容量部Ｃｈとを含んでいる。サンプリングスイッチ８１２ａの第１端は、オペアンプ８１１ａの出力端子に接続されている。サンプリングスイッチ８１２ａの他端には容量部Ｃｈが接続されている。サンプリングスイッチ８１２ａは、制御回路８６によりオンオフされる。

【0060】

ソースフォロワ回路８１３は、トランジスタ８１３ａと、行選択スイッチ８１３ｂと、定電流源８１３ｃとを含んでいる。図９の例では、トランジスタ８１３ａはＮＭＯＳ－ＦＥＴである。トランジスタ８１３ａのゲート端子は、サンプリングスイッチ８１２ａの第２端に接続されている。トランジスタ８１３ａのソース端子は、行選択スイッチ８１３ｂの第１端に接続されている。行選択スイッチ８１３ｂの第２端には定電流源８１３ｃが接続されている。この例では、定電流源８１３ｃは、信号処理回路８８内に設けられている。行選択スイッチ８１３ｂは、行選択回路８４からの行選択信号Ｖｓによりオンオフされる。

【0061】

各信号処理回路８８は、ソースフォロワ回路８１３の一部（定電流源８１３ｃ）と、リセットホールド回路８８１と、サンプルホールド回路８８２とを有している。リセットホールド回路８８１は、画素回路８１から出力されたリセット出力信号を保持する。リセットホールド回路８８１は、サンプリングスイッチ８８１ａと容量部Ｃｒとを含んでいる。サンプリングスイッチ８８１ａの第１端は、行選択スイッチ８１３ｂの第２端に接続されている。サンプリングスイッチ８８１ａの第２端は、列選択スイッチ８８３ａを介して上述した出力ポートＰのバッファアンプＢＦに接続されている。列選択スイッチ８８３ａは、列選択信号ＨＳＲによりオンオフされる。列選択スイッチ８８３ａがオンされると、バッファアンプＢＦからリセット出力信号が出力される。

【0062】

サンプルホールド回路８８２は、画素回路８１から出力された電圧信号を保持する。サンプルホールド回路８８２は、サンプリングスイッチ８８２ａと容量部Ｃｓとを含んでいる。サンプリングスイッチ８８２ａの第１端は、行選択スイッチ８１３ｂの第２端に接続されている。サンプリングスイッチ８８２ａの第２端は、列選択スイッチ８８３ｂを介して出力ポートＰのバッファアンプＢＦに接続されている。列選択スイッチ８８３ｂは、列選択信号ＨＳＲによりオンオフされる。列選択スイッチ８８３ｂがオンされると、バッファアンプＢＦから電圧信号が出力される。

【0063】

回路基板８における信号の流れを説明する。まず、リセットスイッチ８１１ｂがオフされると、チャージアンプ８１１が容量部Ｃｆに蓄積された電荷を電圧信号に変換する。続いて、サンプリングスイッチ８１２ａがオンされ、電圧信号が容量部Ｃｈに転送されて蓄積される。続いて、サンプリングスイッチ８１２ａがオフされた後に、行選択スイッチ８１３ｂがオンされ、容量部Ｃｈに保持されている電圧信号がソースフォロワ回路８１３を介して信号処理回路８８に転送される。このとき、サンプリングスイッチ８８２ａがオンされることにより、電圧信号がサンプルホールド回路８８２に転送され、容量部Ｃｓに保持される。その後、サンプリングスイッチ８８２ａはオフされる。

【0064】

続いて、リセットスイッチ８１１ｂ及びサンプリングスイッチ８１２ａがオンされた状態で、サンプリングスイッチ８８１ａがオンされることにより、画素回路８１のリセット出力信号がリセットホールド回路８８１の容量部Ｃｒに転送されて蓄積される。続いて、サンプリングスイッチ８８１ａがオフされた後に、列選択信号ＨＳＲにより列選択スイッチ８８３ａ，８８３ｂがオンされることによって、リセット出力信号ＶＲ及び電圧信号ＶＳがバッファアンプＢＦを介して出力される。信号処理時には、リセット出力信号ＶＲと電圧信号ＶＳとの差分が実際の出力信号として利用される。リセット出力信号ＶＲと電圧信号ＶＳとの差分を取ることで、チャージアンプ８１１及びソースフォロワ回路８１３の特性のばらつきの影響を除外することができ、ユニフォミティを向上することが可能となる。

【0065】

上述したとおり、この例では非接続画素回路８２を含む全ての画素回路８１のリセットスイッチ８１１ｂが一括してオンオフされることから、上記処理においてリセットスイッチ８１１ｂがオンされると、光検出基板７１～７３に電気的に接続されている画素回路８１のチャージアンプ８１１の容量部Ｃｆがリセットされるだけでなく、光検出基板７１～７３に電気的に接続されていない非接続画素回路８２の容量部Ｃｆもリセットされる。すなわち、非接続画素回路８２のチャージアンプ８１１の容量部Ｃｆは、画素回路８１の容量部Ｃｆがリセットされる際にリセットされる。

【0066】

次に、図１０及び図１１を参照しつつ、行選択回路８４が第２状態である逐次読出モードの動作について説明する。上述したとおり、この場合、画素回路８１の行がＹ方向における配列順に従って順に選択される。図１０では、１行目、２行目及びｎ行目（例えば最後の行である２５６行目）が示されている。図１０に示されるように、第２状態では、モード切替スイッチ８４２がデコーダ８４１に接続されていない。１行目のマルチプレクサ８４３の入力端子Ｓａｄｄにはハイレベルの信号が入力されており、１行目のマルチプレクサ８４３の入力端子Ｅａｄｄ及び１行目以外の行のマルチプレクサ８４３の入力端子Ｓａｄｄ及びＥａｄｄにはローレベルの信号が入力されている。

【0067】

図１１に示されるように、逐次読出モードでは、クロック信号Ｃｌｋがｃｌｋ端子に入力されることによりスタート信号Ｓｔａｒｔｐｕｌｓｅが順次シフトされる。この動作は通常のシフトレジスタと同様である。逐次読出モードでは、１行目のマルチプレクサ８４３の入力端子Ｓａｄｄがハイレベルであることで、スタート信号Ｓｔａｒｔｐｕｌｓｅが１行目のみにおいてアクティブとなり、１行目のみにスタート信号Ｓｔａｒｔｐｕｌｓｅが入力される。１行目以外の行においては入力端子Ｓａｄｄがローレベルであるため、スタート信号Ｓｔａｒｔｐｕｌｓｅがアクティブとならず、入力端子Ｑｐｒｅが行選択信号Ｖｓをそのまま通過させる。
［作用及び効果］

【0068】

光検出器９では、互いに異なる波長域に感度を有する第１光検出基板７１、第２光検出基板７２及び第３光検出基板７３（複数の光検出基板７）が回路基板８上に載置されており、光検出基板７１～７３がＸ方向（行方向）及びＹ方向（列方向）に沿って配列された複数の光検出部７１ａ～７３ａを有している。また、光検出基板７１～７３は、Ｙ方向に沿って並ぶように回路基板８上に載置されている。これにより、例えば、分光部６によってＹ方向に分光された光Ｌｔを光検出部７１ａ～７３ａに入射させることで（Ｙ方向が分光方向に沿うように光検出器９を配置することで）、波長ごとの二次元イメージ情報を取得することができる。また、光検出器９では、複数の画素回路８１の中から信号を読み出す行を選択する行選択回路８４が、複数の画素回路８１の複数の行の中から任意の行を選択可能に構成されている。これにより、必要な行の画素回路８１からの信号を読み出す一方で、必要でない行の画素回路８１からの信号を読み出さないことが可能となる。ハイパースペクトルイメージングでは、特定の波長域についての検出結果のみを用いて検査等が行われ得る。そのため、必要な行の画素回路８１からの信号のみを読み出すことで、例えば全ての行の画素回路８１を順に読み出す場合と比べて、処理を高速化することが可能となる。よって、光検出器９によれば、ハイパースペクトルイメージングの処理を高速化することが可能となる。

【0069】

制御回路８６が、入力に対応する行の複数の画素回路８１からの信号が読み出される一方で、入力に対応する行以外の行の複数の画素回路８１からの信号は読み出されないように、行選択回路８４を制御する。これにより、例えば全ての行の画素回路８１を順に読み出す場合と比べて、処理を高速化することが可能となる。

【0070】

第２光検出基板７２が、Ｙ方向において第１隙間Ｄ１を空けて第１光検出基板７１と隣り合っている。また、第３光検出基板７３が、Ｙ方向において第２隙間Ｄ２を空けて第２光検出基板７２と隣り合っている。これにより、例えば、分光部６によってＹ方向に分光された光Ｌｔのうち、検査に必要でない波長域の光Ｌｔが第１隙間Ｄ１及び第２隙間Ｄ２に入射するように光検出器９を配置することで、処理を一層高速化することが可能となる。また、光検出基板７１～７３を小さくすることができ、製造を容易化することができる。

【0071】

回路基板８において回路基板８の厚さ方向（Ｚ方向）から見た場合に第１隙間Ｄ１及び第２隙間Ｄ２と重なる領域に、光検出基板７１～７３に電気的に接続されていない複数の非接続画素回路８２が配置されている。これにより、例えば、非接続画素回路８２に光検出部７１ａ～７３ａが電気的に接続されるように光検出基板７１～７３の配置を変更することができ、自由度を高めることができる。

【0072】

非接続画素回路８２の容量部Ｃｆが、画素回路８１の容量部Ｃｆがリセットされる際にリセットされる。非接続画素回路８２には光検出部７１ａ～７３ａが接続されていないため信号は蓄積されないが、光Ｌｔの入射によりＰＮ接合部において発生した電荷が蓄積される場合がある。この場合、当該電荷が寄生容量として周辺の画素回路８１に影響を及ぼすおそれがある。この点、光検出器９では、画素回路８１の容量部Ｃｆがリセットされる際に非接続画素回路８２の容量部Ｃｆがリセットされるため、非接続画素回路８２に蓄積された電荷による周辺の画素回路８１への影響を抑制することができる。なお、光検出部７１ａ～７３ａに電気的に接続されている画素回路８１においては、画素回路８１に向けて進行する光Ｌｔは光検出部７１ａ～７３ａにより遮られる。

【0073】

列読出回路８５が、互いに異なる複数の画素回路８１の列に電気的に接続された複数の出力ポートＰを有している。これにより、信号の読出速度を向上することができる。

【0074】

Ｘ方向に沿って配列された画素回路８１の個数が、Ｙ方向に沿って配列された画素回路８１の個数よりも多い。これにより、信号の読出速度を向上することができる。

【0075】

各画素回路８１が、光検出部７１ａ～７３ａの１つに電気的に接続されたチャージアンプ８１１を有している。これにより、光検出部７１ａ～７３ａにおいて生成された電荷をチャージアンプ８１１によって電圧信号に変換することができる。

【0076】

行選択回路８４が、画素回路８１の複数の行の中から任意の行を選択可能な第１状態と、画素回路８１の複数の行をＹ方向における配列順に従って順に選択する第２状態と、の間で状態を切替可能に構成されている。これにより、用途等に応じて行選択回路８４の状態を切り替えることができる。

【0077】

第１光検出基板７１の第１波長域の一部が、第２光検出基板７２の第２波長域と重なっている。これにより、広範な検出波長を得つつも、検出感度が著しく低下する波長域のない光検出器９を実現できる。また、第２光検出基板７２の第２波長域の一部が、第３光検出基板７３の第３波長域と重なっている。これにより、広範な検出波長を得つつも、検出感度が著しく低下する波長域のない光検出器９を実現できる。

【0078】

カメラ２では、分光部６が、Ｙ方向に光Ｌｔを分光する。すなわち、Ｙ方向が分光方向に沿うように光検出器９が配置されている。そして、光検出器９において、複数の画素回路８１の中から信号を読み出す行を選択する行選択回路８４が、複数の画素回路８１の複数の行の中から任意の行を選択可能に構成されている。これにより、必要な行の画素回路８１からの信号を読み出す一方で、必要でない行の画素回路８１からの信号を読み出さないことが可能となる。ハイパースペクトルイメージングでは、特定の波長域についての検出結果のみを用いて検査等が行われ得る。そのため、必要な行の画素回路８１からの信号のみを読み出すことで、例えば全ての行の画素回路８１を順に読み出す場合と比べて、処理を高速化することが可能となる。よって、カメラ２によれば、ハイパースペクトルイメージングの処理を高速化することが可能となる。また、カメラ２を備えるイメージングシステム１によれば、同様の理由により、ハイパースペクトルイメージングの処理を高速化することが可能となる。また、イメージングシステム１の光検出器９では必要な行の画素回路８１からの信号のみを読み出すことが可能となっているため、搬送装置３によりＹ方向に沿って搬送されている対象物Ｂからの光Ｌｔを高速に処理することができる。

【0079】

カメラ２では、Ｘ方向に沿って延在するスリット５ａを通過した光Ｌｔが分光部６に入射する。これにより、分光部６に光Ｌｔを好適に入射させることができる。
［変形例］

【0080】

図１２に示される第１変形例のように、非接続画素回路８２のリセットスイッチ８１１ｂは常にオンされていてもよい。この場合、非接続画素回路８２の容量部Ｃｆは、常時リセットされている状態となる。このような第１変形例によっても、上記実施形態と同様に、ハイパースペクトルイメージングの処理を高速化することが可能となる。また、非接続画素回路８２の容量部Ｃｆが常時リセットされているため、非接続画素回路８２に蓄積された電荷による周辺の画素回路８１への影響を一層確実に抑制することができる。

【0081】

図１３に示される第２変形例のように、回路基板８においてＺ方向から見た場合に第１隙間Ｄ１と重なる領域及び第２隙間Ｄ２と重なる領域には、画素回路８１が配置されていなくてもよい。すなわち、画素回路８１は、非接続画素回路８２を含んでいなくてもよい。このような第２変形例によっても、上記実施形態と同様に、ハイパースペクトルイメージングの処理を高速化することが可能となる。また、例えば当該領域に非接続画素回路８２が配置されている場合と比べて、画素回路８１に供給する電流量を低減することができ、画素回路８１における発熱を抑制することができる。また、画素回路８１における発熱を抑制することで、光検出基板７１～７３において暗電流が発生することを抑制することができる。

【0082】

本発明は、上記実施形態及び変形例に限られない。例えば、各構成の材料及び形状には、上述した材料及び形状に限らず、様々な材料及び形状を採用することができる。

【0083】

上記実施形態又は第２変形例において、Ｙ方向における第１隙間Ｄ１の長さは、Ｙ方向における第２隙間Ｄ２の長さと異なっていてもよい。この場合、例えば、分光部６によってＹ方向に分光された光Ｌｔのうち、検査に必要でない波長域の光Ｌｔが第２隙間Ｄ２に入射するように光検出器９を配置することで、処理を一層高速化することが可能となる。また、光検出基板７１～７３を小さくすることができ、製造を容易化することができる。

【0084】

上記実施形態では、行選択回路８４が、複数の画素回路８１の複数の行の中から任意の行を選択可能な第１状態と、複数の画素回路８１の複数の行をＹ方向における配列順に従って順に選択する第２状態との間で状態を切替可能に構成されていたが、行選択回路８４は状態を切替可能に構成されていなくてもよい。例えば、モード切替スイッチ８４２が省略されて行選択回路８４が常に第１状態となっていてもよい。この場合、マルチプレクサ８４３及びＤフリップフロップ８４４が省略され、行選択回路８４はデコーダ８４１のみを有していてもよい。

【0085】

リセットホールド回路８８１、列選択スイッチ８８３ａ、及び列選択スイッチ８８３ａに接続されたバッファアンプＢＦは省略されてもよい。この場合、消費電力の削減及びフレームレート向上（リセットホールド回路８８１の動作時間の削減）を図ることができる。１つの波長に複数行の画素回路８１が割り当てされてもよい。この場合、複数行からの信号が読み出し後に加算（ビニング）されてもよい。チャージアンプ８１１に代えてトランスインピーダンスアンプが用いられてもよい。

【0086】

上記実施形態では３つの光検出基板７が設けられていたが、２つの光検出基板７（例えば第１光検出基板７１及び第２光検出基板７２）のみが設けられていてもよいし、或いは４つ以上の光検出基板７が設けられていてもよい。光検出基板７が１つのみ設けられていてもよい。光検出基板７と回路基板８とが一体化されてモノリシックに構成されていてもよい。３つの光検出基板７は、Ｙ方向において隙間を空けずに回路基板８上に載置されていてもよい。

【0087】

列読出回路８５は、１つの出力ポートＰのみを有していてもよい。画素回路８１の配置は上記の例に限定されない。例えば、Ｘ方向に沿って配列された画素回路８１の個数は、Ｙ方向に沿って配列された画素回路８１の個数と同一でもよいし、当該個数よりも少なくてもよい。第１～第３光検出基板７１～７３の第１～第３波長域は、互いに重なっていなくてもよい。スリット部５（スリット５ａ）は省略されてもよい。

【0088】

上記実施形態ではイメージングシステム１が食品の選別に用いられたが、ハイパースペクトラルイメージングは、異物検査、プラスチックの選別、対象物の成分分析、又は資源探索等にも用いられ得る。すなわち、対象物Ｂは、プラスチック等の他の物体であってもよい。例えばハイパースペクトラルイメージングが資源探索に用いられる場合、光検出器９を備えるカメラがドローン（飛行移動体）に搭載されてもよい。すなわち、ハイパースペクトラルイメージングにおける撮影時には、対象物Ｂとカメラとが相対移動すればよく、上記実施形態のように対象物Ｂを移動させてもよいし、カメラを移動させてもよい。

【符号の説明】

【0089】

１…イメージングシステム、２…カメラ、３…搬送装置、４…光入射部、５ａ…スリット、６…分光部、７…光検出基板、８…回路基板、９…光検出器、７１…第１光検出基板、７２…第２光検出基板、７３…第３光検出基板、８１…画素回路、８２…非接続画素回路、８４…行選択回路、８５…列読出回路、８６…制御回路（制御部）、８１１…チャージアンプ、Ｃｆ…容量部、Ｄ１…第１隙間、Ｄ２…第２隙間、Ｌｔ…光。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】