特開 2024-75174 高周波バイアス回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024075174

(43)【公開日】2024-06-03

(54)【発明の名称】高周波バイアス回路

(51)【国際特許分類】

   H01P 1/00 20060101AFI20240527BHJP

   H01P 5/08 20060101ALI20240527BHJP

【ＦＩ】

H01P1/00 Z

H01P5/08 L

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022186421

(22)【出願日】2022-11-22

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】598076591

【氏名又は名称】東芝インフラシステムズ株式会社

(74)【代理人】

【識別番号】110004026

【氏名又は名称】弁理士法人ｉＸ

(72)【発明者】

【氏名】旭 保彰

【テーマコード（参考）】

5J011

【Ｆターム（参考）】

5J011CA15

(57)【要約】

【課題】広帯域化できる高周波バイアス回路を提供する。
【解決手段】高周波バイアス回路は、絶縁基板と、前記絶縁基板の裏面上に設けられる導電体と、前記絶縁基板の前記裏面とは反対側の表面上に設けられ、前記絶縁基板を介して前記導電体に向き合う高周波伝送線路に接続される線路部と、前記線路部から離間して前記絶縁基板の前記表面上に設けられ、前記絶縁基板の前記表面から前記裏面に至るスルーホールを介して、前記導電体に電気的に接続される接地部と、前記絶縁基板の前記表面上において、前記線路部と前記接地部とに跨って設けられ、前記線路部と前記接地部に接続されるキャパシタと、を備える。前記導電体は、前記絶縁基板の前記裏面における前記線路部に向き合う領域を露出させるように設けられる。
【選択図】図１

【特許請求の範囲】

【請求項1】

絶縁基板と、
前記絶縁基板の裏面上に設けられる導電体と、
前記絶縁基板の前記裏面とは反対側の表面上に設けられ、前記絶縁基板を介して前記導電体に向き合う高周波伝送線路に接続される線路部と、
前記線路部から離間して前記絶縁基板の前記表面上に設けられ、前記絶縁基板の前記表面から前記裏面に至るスルーホールを介して、前記導電体に電気的に接続される接地部と、
前記絶縁基板の前記表面上において、前記線路部と前記接地部とに跨って設けられ、前記線路部と前記接地部に接続されるキャパシタと、
を備え、
前記導電体は、前記絶縁基板の前記裏面における前記線路部に向き合う領域を露出させるように設けられる、高周波バイアス回路。

【請求項2】

前記線路部は、前記高周波伝送線路を介して、高周波デバイスに電気的に接続される請求項１記載の高周波バイアス回路。

【請求項3】

前記絶縁基板の前記表面上に設けられ、前記線路部につながるバイアス供給端をさらに備え、
前記線路部と前記バイアス供給端との間のバイアス線路は、前記絶縁基板を介して、前記導電体に向き合う請求項１記載の高周波バイアス回路。

【請求項4】

前記接地部は、前記絶縁基板を介して、前記導電体に向き合う請求項１記載の高周波バイアス回路。

【請求項5】

前記線路部および前記接地部は、λ／４スタブを構成する請求項１記載の高周波バイアス回路。

【発明の詳細な説明】

【技術分野】

【0001】

実施形態は、高周波バイアス回路に関する。

【背景技術】

【0002】

高周波デバイスおよび伝送線路により構成される高周波回路において、高周波デバイスに所定の電位を供給するバイアス回路は、高周波特性に影響せず、伝送線路をより広帯域で使用できることが好ましい。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２０２２／１３８０８７号

【発明の概要】

【発明が解決しようとする課題】

【0004】

実施形態は、伝送線路を広帯域化できる高周波バイアス回路を提供する。

【課題を解決するための手段】

【0005】

実施形態に係る高周波バイアス回路は、絶縁基板と、前記絶縁基板の裏面上に設けられる導電体と、前記絶縁基板の前記裏面とは反対側の表面上に設けられ、前記絶縁基板を介して前記導電体に向き合う高周波伝送線路に接続される線路部と、前記線路部から離間して前記絶縁基板の前記表面上に設けられ、前記絶縁基板の前記表面から前記裏面に至るスルーホールを介して、前記導電体に電気的に接続される接地部と、前記絶縁基板の前記表面上において、前記線路部と前記接地部とに跨って設けられ、前記線路部と前記接地部に接続されるキャパシタと、を備える。前記導電体は、前記絶縁基板の前記裏面における前記線路部に向き合う領域を露出させるように設けられる。

【図面の簡単な説明】

【0006】

【図1】実施形態に係る高周波回路を示す回路図である。

【図2】実施形態に係る高周波バイアス回路を示す模式斜視図である。

【図3】実施形態に係る高周波バイアス回路を示す模式図である。

【図4】実施形態に係る高周波回路のシミュレーションモデルを示す回路図である。

【図5】実施形態に係る高周波バイアス回路の特性を示すグラフである。

【図6】実施形態に係る別の高周波回路を示す模式平面図である。

【発明を実施するための形態】

【0007】

以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。

【0008】

さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。

【0009】

図１は、実施形態に係る高周波回路１を示す模式図である。高周波回路１は、例えば、高周波デバイス１０と、伝送線路１５と、バイアス回路２０と、を備える。高周波デバイス１０は、例えば、増幅器である。高周波デバイス１０は、ＲＦスイッチ、移相器、可変アッテネータ等であってもよい。

【0010】

高周波信号は、入力側端子ＲＦｉｎ、ＤＣカットキャパシタＣ１を介して、高周波デバイス１０に入力される。高周波デバイス１０の高周波出力は、伝送線路１５およびＤＣカットキャパシタＣ２を介して、出力側端子ＲＦｏｕｔから出力される。バイアス回路２０は、高周波デバイス１０にＤＣバイアスを供給する。

【0011】

バイアス回路２０は、例えば、バイアス線路２１ａと、バイアス線路２１ｂと、バイアス線路２３と、接地部２５と、を含む。バイアス回路２０は、伝送線路１５に接続される。ＤＣバイアスは、例えば、バイアス供給端ＤＣｉｎからバイアス線路２３、２１ｂ、２１ａおよび伝送線路１５を介して、高周波デバイス１０に供給される。バイアス線路２３は、例えば、インダクタンスＬｐを有する。

【0012】

バイアス線路２１ａおよび２１ｂは、ＤＣカットキャパシタＣ３を介して、接地部２５に接続される。接地部２５は、例えば、誘電体基板（図３（ａ）参照）に設けられるスルーホールＴＨを介して、ＧＮＤ面に接続される。

【0013】

図１に示すように、バイアス回路２０は、伝送線路１５とバイアス線路２１ａとの接続点１５ＣＰからＧＮＤ面への接続点に至る高周波経路の長さがλ／４となるように設けられる。すなわち、バイアス回路２０は、λ／４ショートスタブを含む。ここで、λは、高周波信号の波長である。

【0014】

λ／４ショートスタブを用いることにより、接続点１５ＣＰから見たバイアス回路２０は、高周波の使用帯域においてオープンとなる。これにより、バイアス回路２０は、高周波デバイス１０の利得や反射特性に影響を及ぼさないように構成される。しかしながら、バイアス回路２０がオープンとなる周波数が限定されるため、高周波回路１の使用帯域幅が制限される問題がある。

【0015】

図２は、実施形態に係る高周波回路１のバイアス回路を示す模式斜視図である。図２は、伝送線路１５と、バイアス線路２１ａと、バイアス線路２１ｂと、接地部２５と、裏面側導体３０と、を示す模式図である。

【0016】

伝送線路１５、バイアス線路２１ａ、２１ｂおよび接地部２５は、誘電体基板４０（図３（ａ）参照）の表面側に設けられる。伝送線路１５は、例えば、Ｘ方向に延在する。伝送線路１５は、例えば、５０Ωの特性インピーダンスを有するマイクロストリップ線路である。

【0017】

バイアス線路２１ａは、例えば、Ｙ方向に延在し、バイアス線路２１ｂは、例えば、Ｘ方向に延在する。バイアス線路２１ａは、伝送線路１５に接続され、バイアス線路２１ｂは、バイアス線路２１ｂに接続される。このように、バイアス線路２１を折り曲げて構成することにより、高周波回路１を小型化できる。なお、バイアス線路２１は、この例に限定される訳ではなく、例えば、Ｙ方向に直線的に延在しても良い。

【0018】

バイアス線路２１ｂおよび接地部２５は、例えば、Ｘ方向に並ぶ。接地部２５は、バイアス線路２１ｂから離間して配置される。

【0019】

裏面側導体３０は、誘電体基板の裏面側に設けられ、使用時にはＧＮＤになる。接地部２５は、スルーホールＴＨを介して、裏面側導体３０に接続される。接地部２５は、例えば、スルーホールＴＨの内面を覆う金属層（図３（ａ）参照）を介して、裏面側導体３０に電気的に接続される。

【0020】

図２に示すように、裏面側導体３０は、開口部３０Ｒを有する。開口部３０Ｒは、例えば、Ｚ方向において、バイアス線路２１ａおよびバイアス線路２１ｂに対向する位置に設けられる。

【0021】

図３（ａ）および（ｂ）は、実施形態に係る高周波回路１のバイアス回路を示す模式図である。図３（ａ）は、図３（ｂ）中に示すＡ－Ａ線に沿った断面図である。図３（ｂ）は、裏面側導体３０を示す平面図である。

【0022】

図３（ａ）に示すように、高周波回路１は、誘電体基板４０をさらに備える。誘電体基板４０は、例えば、酸化アルミニウムもしくは絶縁性の樹脂である。誘電体基板４０は、表面４０Ｆから裏面４０Ｂに至るスルーホールＴＨを有する。

【0023】

誘電体基板４０の表面４０Ｆ上には、伝送線路１５、バイアス線路２１ａ、バイアス線路２１ｂおよび接地部２５が設けられる。伝送線路１５、バイアス線路２１ａ、バイアス線路２１ｂおよび接地部２５は、例えば、銅を含む金属箔である。

【0024】

裏面側導体３０は、誘電体基板４０の裏面４０Ｂ上に設けられる。裏面側導体３０は、例えば、銅を含む金属箔である。裏面側導体３０は、開口部３０Ｒを有し、誘電体基板４０の裏面４０Ｂは、開口部３０Ｒに露出される。

【0025】

誘電体基板４０の表面４０Ｆ側において、ＤＣカットキャパシタＣ３は、バイアス線路２１ｂと接地部２５との間のスペースを跨ぐように実装される。ＤＣカットキャパシタＣ３は、例えば、チップコンデンサである。ＤＣカットキャパシタＣ３は、例えば、はんだ材などの導電性接続部材（図示しない）を介して、バイアス線路２１ｂおよび接地部２５に接続される。ＤＣカットキャパシタＣ３は、例えば、誘電体基板４０を介して裏面側導体３０に向き合う。

【0026】

接地部２５は、例えば、スルーホールＴＨの内面を覆う金属膜を介して、裏面側導体３０に電気的に接続される。また、接地部２５は、スルーホールＴＨの内部に充填される導体を介して、裏面側導体３０に電気的に接続されでも良い。

【0027】

誘電体基板４０は、例えば、金属筐体５０上に載置される。金属筐体５０は、例えば、接地され、裏面側導体３０は、金属筐体５０に電気的に接続される。金属筐体５０は、裏面側導体３０に向き合う表面に凹部５０Ｒを有する。凹部５０Ｒは、裏面側導体３０の開口部３０Ｒに対向するように設けられる。また、誘電体基板４０の表面４０Ｆに平行な平面視において、裏面側導体３０の開口部は、例えば、凹部５０Ｒの開口の内側に位置する。これにより、バイアス線路２１ａおよび２１ｂの容量を低減することができる。

【0028】

図３（ｂ）に示すように、裏面側導体３０の開口部３０Ｒには、誘電体基板４０の裏面４０Ｂが露出される。バイアス線路２１ａおよび２１ｂは、開口部３０Ｒに露出された裏面４０Ｂに対向する位置に設けられる。伝送線路１５は、誘電体基板４０を介して、裏面側導体３０に向き合う。また、接地部２５も誘電体基板４０を介して裏面側導体３０に向き合う。

【0029】

図４は、実施形態に係る高周波回路１の出力側のシミュレーションモデルを示す模式図である。高周波帯域では、バイアス線路２３における寄生インダクタンスＬｐのインピーダンスは十分大きく、ＤＣカットキャパシタＣ２およびＣ３のインピーダンスは十分低い。したがって、これらの構成要素は、シミュレーションから除外される。

【0030】

伝送線路１５の特性インピーダンスは、例えば、５０Ωである。バイアス線路２１ａおよびバイアス線路２１ｂのそれぞれの特性インピーダンスは、裏面側導体３０における開口部３０Ｒの有無により変化する。

【0031】

図５（ａ）および（ｂ）は、実施形態に係る高周波バイアス回路の特性を示すグラフである。図５（ａ）および（ｂ）は、図４に示すシミュレーションモデルを用いて得られた特性を表している。横軸は、高周波信号の周波数（ＧＨｚ）、縦軸は、振幅（ｄＢ）である。

【0032】

図５（ａ）は、高周波回路１のバイアス回路２０の特性を示すグラフである。また、図５（ｂ）は、比較例に係るバイアス回路の特性を示している。比較例に係るバイアス回路の裏面側導体３０には、開口部３０Ｒは設けられない。

【0033】

図５（ａ）に示すように、バイアス回路２０を用いる場合、利得低下０．５ｄＢのレベルにおける伝送線路１５の通過帯域は、約８．９ＧＨｚである。これに対し、図５（ｂ）に示す比較例に係るバイアス回路を用いた場合、利得低下０．５ｄＢのレベルにおける伝送線路１５の通過帯域は約４．８ＧＨｚである。

【0034】

このように、バイアス回路２０を用いる場合、伝送線路１５は、比較例に係るバイアス回路を用いる場合に比べて広帯域化される。一方、バイアス回路２０を用いる場合の反射特性は、比較例に係るバイアス回路を用いる場合の特性と同等である。すなわち、実施形態に係るバイアス回路２０では、バイアス線路２１ａおよび２１ｂに誘電体基板４０を介して向き合う裏面側導体３０を除去することにより、寄生容量を低減し、反射特性を劣化させることなく、伝送線路１５を広帯域化することが可能である。

【0035】

図６は、実施形態に係る別の高周波回路２を示す模式平面図である。高周波回路２は、例えば、高周波デバイス１０と、入力側基板４０ＩＮと、出力側基板４０ＯＵＴと、を備える。

【0036】

入力側基板４０ＩＮの表面側には、入力側の伝送線路１５、バイアス線路２１、バイアス線路２３、ＤＣカットキャパシタＣ１、ＤＣカットキャパシタＣ３，接地部２５およびバイアス供給端ＤＣｉｎが設けられる。また、入力側基板４０ＩＮの裏面側には、裏面側導体３０（図２参照）が設けられる。

【0037】

入力側の伝送線路１５は、第１線路１５ａと、第２線路１５ｂと、を含む。ＤＣカットキャパシタＣ１は、第１線路１５ａと第２線路１５ｂとに跨って実装される。高周波デバイス１０の入力端１０ＩＮは、第２線路１５ｂに接続される。

【0038】

バイアス線路２１、バイアス線路２３、ＤＣカットキャパシタＣ３、接地部２５およびバイアス供給端ＤＣｉｎは、入力側バイアス回路を構成する。バイアス線路２１は、ＤＣカットキャパシタＣ１と高周波デバイス１０の入力端１０ＩＮとの間において、伝送線路１５の第２線路１５ｂに接続される。バイアス線路２３は、バイアス供給端ＤＣｉｎとバイアス線路２１とをつなぐ。ＤＣカットキャパシタＣ３の一方の端は、バイアス線路２１およびバイアス線路２３のそれぞれの端に接続され、他方の端は、接地部２５に接続される。

【0039】

バイアス線路２１、ＤＣカットキャパシタＣ３および接地部２５は、λ／４スラブを構成するように設けられる。入力側基板４０ＩＮのバイアス線路２１に対向する裏面側には、裏面側導体３０の開口部３０Ｒが設けられる。

【0040】

出力側基板４０ＯＵＴの表面側には、出力側の伝送線路１５、第２のバイアス線路２１、第２のバイアス線路２３、ＤＣカットキャパシタＣ２、第２のＤＣカットキャパシタＣ３，第２の接地部２５および第２のバイアス供給端ＤＣｉｎが設けられる。また、出力側基板４０ＯＵＴの裏面側には、第２の裏面側導体３０（図２参照）が設けられる。

【0041】

出力側の伝送線路１５は、第３線路１５ｃと、第４線路１５ｄと、を含む。ＤＣカットキャパシタＣ２は、第３線路１５ｃと第４線路１５ｄとに跨って実装される。高周波デバイス１０の出力端１０ＯＵＴは、第３線路１５ｃに接続される。第４線路１５ｄは、例えば、次段の高周波デバイス（図示しない）に接続される。

【0042】

第２のバイアス線路２１、第２のバイアス線路２３、第２のＤＣカットキャパシタＣ３、第２の接地部２５および第２のバイアス供給端ＤＣｉｎは、出力側バイアス回路を構成する。第２のバイアス線路２１は、ＤＣカットキャパシタＣ２と高周波デバイス１０の出力端１０ＯＵＴとの間において、出力側の伝送線路１５の第３線路１５ｃに接続される。第２のバイアス線路２３は、第２のバイアス供給端ＤＣｉｎと第２のバイアス線路２１とをつなぐ。第２のＤＣカットキャパシタＣ３の一方の端は、第２のバイアス線路２１および第２のバイアス線路２３のそれぞれの端に接続され、他方の端は、第２の接地部２５に接続される。

【0043】

第２のバイアス線路２１、第２のＤＣカットキャパシタＣ３および第２の接地部２５は、λ／４スラブを構成するように設けられる。出力側基板４０ＯＵＴの第２のバイアス線路２１に対向する裏面側には、第２の裏面側導体３０の開口部３０Ｒが設けられる。

【0044】

このように、高周波デバイス１０の入力側および出力側にそれぞれλ／４スラブを構成するバイアス回路を設けてもよい。さらに、それぞれのバイアス回路におけるバイアス線路２１に対抗する各基板の裏面側に、裏面側導体３０の開口部３０Ｒを設けることにより、伝送線路１５の通過帯域を広げることが可能となる。

【0045】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【0046】

付記１
絶縁基板と、
前記絶縁基板の裏面上に設けられる導電体と、
前記絶縁基板の前記裏面とは反対側の表面上に設けられ、前記絶縁基板を介して前記導電体に向き合う高周波伝送線路に接続される線路部と、
前記線路部から離間して前記絶縁基板の前記表面上に設けられ、前記絶縁基板の前記表面から前記裏面に至るスルーホールを介して、前記導電体に電気的に接続される接地部と、
前記絶縁基板の前記表面上において、前記線路部と前記接地部とに跨って設けられ、前記線路部と前記接地部に接続されるキャパシタと、
を備え、
前記導電体は、前記絶縁基板の前記裏面における前記線路部に向き合う領域を露出させるように設けられる、高周波バイアス回路。
付記２
前記線路部は、前記高周波伝送線路を介して、高周波デバイスに電気的に接続される付記１記載の高周波バイアス回路。
付記３
前記絶縁基板の前記表面上に設けられ、前記線路部につながるバイアス供給端をさらに備え、
前記線路部と前記バイアス供給端との間のバイアス線路は、前記絶縁基板を介して、前記導電体に向き合う付記１または２に記載の高周波バイアス回路。
付記４
前記接地部は、前記絶縁基板を介して、前記導電体に向き合う付記１乃至３のいずれか１つに記載の高周波バイアス回路。
付記５
前記線路部および前記接地部は、λ／４スタブを構成する付記１乃至４のいずれか１つに記載の高周波バイアス回路。

【符号の説明】

【0047】

１、２…高周波回路、 １０…高周波デバイス、 １０ＩＮ…入力端、 １０ＯＵＴ…出力端、 １５…伝送線路、 １５ＣＰ…接続点、 １５ａ…第１線路、 １５ｂ…第２線路、 １５ｃ…第３線路、 １５ｄ…第４線路、 ２０…バイアス回路、 ２１、２１ａ、２１ｂ、２３…バイアス線路、 ２５…接地部、 ３０…裏面側導体、 ３０Ｒ…開口部、 ４０…誘電体基板、 ４０Ｂ…裏面、 ４０Ｆ…表面、 ４０ＩＮ…入力側基板、 ４０ＯＵＴ…出力側基板、 ５０…金属筐体、 ５０Ｒ…凹部、 Ｃ１、Ｃ２、Ｃ３…ＤＣカットキャパシタ、 ＤＣｉｎ…バイアス供給端、 ＲＦｉｎ…入力側端子、 ＲＦｏｕｔ…出力側端子、 ＴＨ…スルーホール

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】