特開 2024-75362 パワー半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024075362

(43)【公開日】2024-06-03

(54)【発明の名称】パワー半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240527BHJP

【ＦＩ】

H01L25/04 C

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022186757

(22)【出願日】2022-11-22

(71)【出願人】

【識別番号】509186579

【氏名又は名称】日立Ａｓｔｅｍｏ株式会社

(74)【代理人】

【識別番号】110002365

【氏名又は名称】弁理士法人サンネクスト国際特許事務所

(72)【発明者】

【氏名】田中 信太朗

(72)【発明者】

【氏名】徳山 健

(72)【発明者】

【氏名】長崎 仁徳

(72)【発明者】

【氏名】浅井 亨太

(72)【発明者】

【氏名】志村 隆弘

(57)【要約】

【課題】インダクタンス差を小さくし、かつ電流アンバランスを抑制した電流変換装置を提供する。
【解決手段】
電力変換装置は、複数の上アーム側パワー半導体素子および複数の下アーム側パワー半導体素子と、前記上アーム側パワー半導体素子と接続される第１導体および第２導体と、前記下アーム側パワー半導体素子と接続される第３導体および第４導体と、を備え、上アーム側合流部は、前記複数の上アーム側パワー半導体素子からの距離がそれぞれ等しい位置に形成され、下アーム側合流部は、前記複数の下アーム側パワー半導体素子からの距離がそれぞれ等しい位置に形成され、前記上アーム側合流部と前記下アーム側合流部は、前記複数の上アーム側パワー半導体素子の配置列と前記複数の下アーム側パワー半導体素子の配置列との間の領域に隣接して形成される。
【選択図】図２

【特許請求の範囲】

【請求項1】

電気的に並列に接続される複数の上アーム側パワー半導体素子および複数の下アーム側パワー半導体素子と、
前記上アーム側パワー半導体素子の高電位側電極と接続される第１導体および低電位側電極と接続される第２導体と、
前記下アーム側パワー半導体素子の高電位側電極と接続される第３導体および低電位側電極と接続される第４導体と、を備え、
前記第２導体において、前記上アーム側パワー半導体素子の前記低電位側電極から流れる電流が合流する上アーム側合流部は、前記複数の上アーム側パワー半導体素子からの距離がそれぞれ等しい位置に形成され、
前記第４導体において、前記下アーム側パワー半導体素子の前記低電位側電極から流れる電流が合流する下アーム側合流部は、前記複数の下アーム側パワー半導体素子からの距離がそれぞれ等しい位置に形成され、
前記上アーム側合流部と前記下アーム側合流部は、前記複数の上アーム側パワー半導体素子の配置列と前記複数の下アーム側パワー半導体素子の配置列との間の領域に隣接して形成される
パワー半導体装置。

【請求項2】

請求項１に記載のパワー半導体装置であって、
前記上アーム側合流部と前記下アーム側合流部は、互いに流れる電流の向きが互いに対向するように配置された
パワー半導体装置。

【請求項3】

請求項１に記載のパワー半導体装置であって、
前記第２導体と前記上アーム側合流部との間、かつ前記第４導体と前記下アーム側合流部との間に、スリット部を設けた
パワー半導体装置。

【請求項4】

請求項１に記載のパワー半導体装置であって、
前記複数の上アーム側合流部と前記複数の下アーム側合流部は、互いに向かい合う方向とは逆向きの方向に拡張して形成された
パワー半導体装置。

【請求項5】

請求項１に記載のパワー半導体装置であって、
前記第２導体と前記第４導体は、同一形状である
パワー半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、パワー半導体装置に関する。

【背景技術】

【0002】

高効率なＳｉＣ（Silicon Carbide）を用いたパワーモジュールの開発が進められているが、このようなパワーモジュールは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）と比べてチップサイズの大型化ができないため、チップを並列実装することが一般的である。こうしたチップの並列実装の実用化に伴って、チップ間の電流アンバランスを抑制し、かつ発熱量を抑制させるための冷却構造の小型化も、同時に求められている。

【0003】

例えば、下記の特許文献１では、使用電圧が高い電力変換装置において、接続部材と非接続にする板状導体の穴の径や板状導体のサイズを小さくして、低インダクタンス化した積層導体の構造を有することで、チップ間のドレインおよびソースインダクタンスの合計値を揃えた構成が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第３５５０９７０号

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１の構成では、上アームのみソースインダクタンスが等しく、下アーム側ではチップ間のソースインダクタンス差があるため、ＳｉＣの高速スイッチング条件下において、電流アンバランスによる損失増大が発生していた。これを鑑みて本発明は、インダクタンス差を小さくし、かつ電流アンバランスを抑制した電流変換装置を提供することが目的である。

【課題を解決するための手段】

【0006】

パワー半導体装置は、電気的に並列に接続される複数の上アーム側パワー半導体素子および複数の下アーム側パワー半導体素子と、前記上アーム側パワー半導体素子の高電位側電極と接続される第１導体および低電位側電極と接続される第２導体と、前記下アーム側パワー半導体素子の高電位側電極と接続される第３導体および低電位側電極と接続される第４導体と、を備え、前記第２導体において、前記上アーム側パワー半導体素子の前記低電位側電極から流れる電流が合流する上アーム側合流部は、前記複数の上アーム側パワー半導体素子からの距離がそれぞれ等しい位置に形成され、前記第４導体において、前記下アーム側パワー半導体素子の前記低電位側電極から流れる電流が合流する下アーム側合流部は、前記複数の下アーム側パワー半導体素子からの距離がそれぞれ等しい位置に形成され、前記上アーム側合流部と前記下アーム側合流部は、前記複数の上アーム側パワー半導体素子の配置列と前記複数の下アーム側パワー半導体素子の配置列との間の領域に隣接して形成される。

【発明の効果】

【0007】

インダクタンス差を小さくし、かつ電流アンバランスを抑制した電流変換装置を提供できる。

【図面の簡単な説明】

【0008】

【図1】本発明の一実施形態に係る、電力変換装置における半導体装置の図

【図2】図１の電力変換装置に実装される半導体素子についての説明図

【図3】図２のＡ－Ａ’断面図

【図4】電力変換装置の電気回路図

【図5】電力変換装置に実装される半導体素子の説明図

【図6】第１変形例

【図7】第２変形例

【図8】第３変形例

【0009】

以下、図面を参照して本発明の実施形態を説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。

【0010】

図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。

【0011】

（本発明の一実施形態と装置の全体構成）
（図１、図２）
電力変換装置が備えるパワー半導体装置１０は、複数の上アーム側パワー半導体素子および複数の下アーム側パワー半導体素子と、が電気的に並列に接続されている。なお、本発明では１組の上アーム側パワー半導体素子および下アーム側パワー半導体素子を図示する。また、図２以降の説明においての上アーム側パワー半導体素子はパワー半導体１ａ，１ｂ、下アーム側パワー半導体素子はパワー半導体２ａ，２ｂ、として説明する。パワー半導体１ａ，１ｂ，２ａ，２ｂは、例えばＩＧＢＴや、ＳｉＣ－ＭＯＳＦＥＴ、ＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）などである。

【0012】

パワー半導体装置１０は、主回路導体である第１導体４、第２導体５、第３導体６、第４導体７、第５導体８と、パワー半導体１ａ，１ｂ，２ａ，２ｂ（図２）の制御信号を伝送する第１信号端子３ａ、第２信号端子３ｂ、第３信号端子３ｃ、第４信号端子３ｄと、それらを封止するモールド樹脂９とを有している。

【0013】

第１信号端子３ａは、第１導体４および第２導体５と接続されているパワー半導体１ａ，１ｂの駆動信号を伝送する。第１導体４は、上アーム側パワー半導体素子１ａ，１ｂの高電位側電極と接続される。第２導体５は、上アーム側パワー半導体素子１ａ，１ｂの低電位側電極と接続される。第１信号端子３ａは、ワイヤー１１等の接合材により、パワー半導体１ａ，１ｂの信号電極に接続される。一方で、第２信号端子３ｂは、ワイヤー１１等の接合材により、パワー半導体１ａ，１ｂの低電位側電極と接続される。

【0014】

第３信号端子３ｃは、第３導体６および第４導体７と接続されているパワー半導体２ａ，２ｂの駆動信号を伝送する。第３導体６は、下アーム側パワー半導体素子２ａ，２ｂの高電位側電極と接続される。第４導体７は、下アーム側パワー半導体素子２ａ，２ｂの低電位側電極と接続される。第３信号端子３ｃは、ワイヤー１１等の接合材により、パワー半導体２ａ，２ｂの信号電極に接続される。一方で、第４信号端子３ｄは、ワイヤー１１等の接合材により、パワー半導体２ａ，２ｂの低電位側電極と接続される。

【0015】

複数のパワー半導体１ａ，１ｂの高電位側電極と第１導体４は、はんだなどの接合材で接合されている。複数のパワー半導体１ａ，１ｂの低電位側電極と第２導体５は、はんだなどの接合材で接合される。第２導体５と第３導体６は、はんだなどの接合材で接合される。

【0016】

複数のパワー半導体２ａ，２ｂの高電位側電極と第３導体６は、はんだなどの接合材で接合されている。複数のパワー半導体２ａ，２ｂの低電位側電極と第４導体７は、はんだなどの接合材で接合される。第４導体７と第５導体８は、はんだなどの接合材で接合される。

【0017】

パワー半導体１ａ，１ｂの低電位側電極から第３導体６までの間に電気的に接続されている第２導体５上には、上アーム側のパワー半導体１ａ，１ｂの低電位側電極それぞれから流れる電流が合流する、上アーム側合流部１２が設けられている。第２導体５は、パワー半導体１ａ，１ｂの低電位側電極から上アーム側合流部１２まで流れるそれぞれの電流の距離が等しくなるようにするため、パワー半導体１ａ，１ｂから上アーム側合流部１２までの長さがそれぞれ同じになるような位置に形成されている。

【0018】

同様に、パワー半導体２ａ，２ｂの低電位側から第５導体８までの間に電気的に接続されている第４導体７上には、下アーム側パワー半導体２ａ，２ｂの低電位側電極それぞれから流れる電流が合流する下アーム側合流部１３が設けられている。第２導体５は、パワー半導体２ａ，２ｂの低電位電極側から下アーム側合流部１３まで流れるそれぞれの電流の距離が等しくなるようにするため、パワー半導体２ａ，２ｂから下アーム側合流部１３までの長さがそれぞれ同じになるような位置に形成されている。

【0019】

これにより、配線距離に起因する寄生成分のインダクタンスが等しくなり、スイッチング時のソース間に発生するゲート電位が等しくなり、電流アンバランスを抑制でき、スイッチングに伴う損失を低減できる。また、これにより、パワー半導体１ａ，１ｂおよびパワー半導体２ａ，２ｂに流れる電流が均一化される。

【0020】

上アーム側合流部１２と下アーム側合流部１３は、複数の上アーム側パワー半導体素子１ａ，１ｂの配置列と複数の下アーム側パワー半導体素子２ａ，２ｂの配置列との間の領域において、所定のスペースを介して隣接して形成され、かつ上アーム側合流部１２に流れる電流の向きと、下アーム側合流部１３に流れる電流の向きが互いに対向するように配置される。これにより、対抗電流によって磁束が打ち消されることで主回路の寄生インダクタンスを低減し、かつ上アーム側合流部１２と下アーム側合流部１３の互いの熱あおりを低減する。また、半導体素子間の発熱量低減により、冷却構造の小型化が実現できる。

【0021】

（図３）
パワー半導体装置１０において、第１パワー半導体１ａの高電位側電極と第１導体４は、はんだなどの接合材１４で接合され、パワー半導体１ａの低電位側電極と第２導体５は、はんだなどの接合材１４で接合される。第２導体５と第３導体６は、はんだなどの接合材１４で接合される。同様に、第２パワー半導体２ａの高電位側電極と第３導体６は、はんだなどの接合材１４で接合され、パワー半導体２ａの低電位側電極と第４導体７は、はんだなどの接合材１４で接合される。

【0022】

（図４）
パワー半導体素子１ａ，１ｂ，２ａ，２ｂは、主回路用高圧側端子（ＩＧＢＴであればコレクタ端子、ＭＯＳＦＥＴであればドレイン端子）と、主回路用低圧側端子（ＩＧＢＴであればエミッタ端子、ＭＯＳＦＥＴであればソース端子）と、制御用端子（ゲート端子）と、の３端子を有している。なお、所望の出力電流値に応じてパワー半導体素子１ａ，１ｂ，２ａ，２ｂはさらに多並列接続してもよいし、また、パワー半導体装置１０自体を多並列接続してもよい。

【0023】

正極配線２０は、図示されていないバッテリなど直流電圧源の正極端子に接続され、負極配線２１は図示されていないバッテリなど直流電圧源の負極端子に接続される。これによりパワー半導体装置１０には、直流電圧が供給される。

【0024】

正極配線２０はパワー半導体素子１ａ，１ｂの主回路用高圧側端子に接続される。パワー半導体素子１ａ，１ｂの主回路用低圧側端子は、上アーム側合流部１２を経由して、パワー半導体装置１０の出力端子１９に接続されている。また、パワー半導体素子１ａ，１ｂの主回路用低圧側端子はパワー半導体素子２ａ，２ｂの主回路用高圧側端子に並列接続されている。パワー半導体素子２ａ，２ｂの主回路用低圧側端子は、下アーム側合流部１３を経由して、負極配線２１に接続されている。

【0025】

パワー半導体素子１ａ，１ｂ，２ａ，２ｂの出力端子１９はモータなどの負荷に接続される。パワー半導体装置１ａ，１ｂ，２ａ，２ｂの制御用端子である第１信号端子３ａ～第４信号端子３ｄは図示されていない制御回路に接続され、マイコンなど上位の制御装置より入力される信号に基づいてオンまたはオフされることにより、出力端子１９を経由して、モータなどの負荷へ交流の電圧を出力する。

【0026】

（図５）
図５（ａ）はパワー半導体素子の斜視図、図５（ｂ）は図５（ａ）を一方の面から見た図、図５（ｃ）は図５（ａ）を他方の面から見た図である。第１パワー半導体１ａ，１ｂおよび第２パワー半導体２ａ，２ｂは、パワー半導体低電位電極１５と、パワー半導体高電位側電極１６と、パワー半導体の駆動信号を印加するパワー半導体信号電極１７を備えている。

【0027】

（第１変形例）
（図６）
第２導体５は、パワー半導体１ａ，１ｂ，１ｃを備える。また、第４導体７は、パワー半導体２ａ，２ｂ，２ｃを備えている。パワー半導体１ａ，１ｂ，１ｃと上アーム側合流部１２との間に流れる電流の距離が等しくなるように、第２導体５は配置形成される。また、パワー半導体２ａ，２ｂ，２ｃと上アーム側合流部１２との間に流れる電流の距離が等しくなるように、第４導体７は配置形成される。これにより、第２導体５がパワー半導体１ａ，１ｂを備え、かつ第４導体７がパワー半導体２ａ，２ｂを備えている形態と同様の作用効果を得ることができる。

【0028】

（第２変形例）
（図７）
第２導体５が、パワー半導体１ａ，１ｂ，１ｃを備え、第４導体７がパワー半導体２ａ，２ｂ，２ｃを備えている図６の第１変形例において、パワー半導体１ｂの低電位側電極と上アーム側合流部１２の間にスリット１８を設け、パワー半導体２ｂの低電位側電極と下アーム側合流部１３の間にスリット１８を設ける。これにより、スリット１８より電気的に高電位にあるパワー半導体１ｂから上アーム側合流部１２までの電流経路が遠くなり、パワー半導体１ａおよび１ｃとパワー半導体１ｂの配線距離に起因する寄生インダクタンスが等しくなる。同様に、スリット１８より電気的に高電位にあるパワー半導体２ｂから下アーム側合流部１３までの電流経路が遠くなり、パワー半導体２ａ，２ｃとパワー半導体２ｂの配線距離に起因する寄生インダクタンスが等しくなる。よって、パワー半導体１ａ～１ｃと、パワー半導体２ａ～２ｃに流れる電流が均一化される。また、パワー半導体素子間の電流アンバランスの抑制を実現できる。

【0029】

（第３変形例）
（図８）
上アーム側合流部１２と下アーム側合流部１３は、互いに向かい合う方向とは逆方向、つまり、上アーム側合流部の拡張方向１２ａ、下アーム側合流部の拡張方向１３ａにそれぞれ拡張されて形成されてもよい。これにより、上アーム側合流部１２の電流経路が拡張されて、第２導体５の寄生インダクタンスが低減される。同様に、下アーム側合流部１３の電流経路が拡張されて、第４導体７の寄生インダクタンスが低減される。よって、パワー半導体装置１０全体の寄生インダクタンスの低減に寄与する。

【0030】

なお、上述した第２導体５と第４導体７は、同一形状で形成されていてもよい。これにより、部品共通化による製造容易化および製造コストが低減される。

【0031】

以上説明した本発明の一実施形態によれば、以下の作用効果を奏する。

【0032】

（１）電力変換装置は、電気的に並列に接続される複数の上アーム側パワー半導体素子１ａ，１ｂおよび複数の下アーム側パワー半導体素子２ａ，２ｂと、上アーム側パワー半導体素子１ａ，１ｂの高電位側電極と接続される第１導体４および低電位側電極と接続される第２導体５と、下アーム側パワー半導体素子２ａ，２ｂの高電位側電極と接続される第３導体６および低電位側電極と接続される第４導体７と、を備える。第２導体５において、上アーム側パワー半導体素子１ａ，１ｂの低電位側電極から流れる電流が合流する上アーム側合流部１２は、複数の上アーム側パワー半導体素子１ａ，１ｂからの距離がそれぞれ等しい位置に形成される。第４導体７において、下アーム側パワー半導体素子２ａ，２ｂの低電位側電極から流れる電流が合流する下アーム側合流部１３は、複数の下アーム側パワー半導体素子２ａ，２ｂからの距離がそれぞれ等しい位置に形成される。上アーム側合流部１２と下アーム側合流部１３は、複数の上アーム側パワー半導体素子１ａ，１ｂの配置列と複数の下アーム側パワー半導体素子２ａ，２ｂの配置列との間の領域に隣接して形成される。このようにしたことで、インダクタンス差を小さくし、かつ電流アンバランスを抑制した電流変換装置を提供できる。

【0033】

（２）上アーム側合流部１２と下アーム側合流部１３は、互いに流れる電流の向きが互いに対向するように配置されている。このようにしたことで、対抗電流によって磁束が打ち消されることで主回路の寄生インダクタンスを低減し、上アーム側合流部１２と下アーム側合流部１３の互いの熱あおりを低減する。また、半導体素子間の発熱量低減により、冷却構造の小型化が実現できる。

【0034】

（３）第２導体５と上アーム側合流部１２との間、かつ第４導体７と下アーム側合流部１３との間に、スリット部１８を設ける。このようにしたことで、パワー半導体１ａおよび１ｃとパワー半導体１ｂの配線距離に起因する寄生インダクタンスが等しくなる。

【0035】

（４）複数の上アーム側合流部１２と複数の下アーム側合流部１３は、互いに向かい合う方向とは逆向きの方向に拡張して形成されている。このようにしたことで、パワー半導体装置１０全体の寄生インダクタンスの低減に寄与する。

【0036】

（５）第２導体５と第４導体７は、同一形状である。このようにしたことで、部品共通化による製造容易化および製造コストが低減される。

【0037】

なお、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で様々な変形や他の構成を組み合わせることができる。また本発明は、上記の実施形態で説明した全ての構成を備えるものに限定されず、その構成の一部を削除したものも含まれる。

【符号の説明】

【0038】

１ａ，１ｂ，１ｃ 第１パワー半導体
２ａ，２ｂ，２ｃ 第２パワー半導体
３ 信号端子
３ａ 第１信号端子
３ｂ 第２信号端子
３ｃ 第３信号端子
３ｄ 第４信号端子
４ 第１導体
５ 第２導体
６ 第３導体
７ 第４導体
８ 第５導体
９ モールド樹脂
１０ パワー半導体装置
１１ ワイヤー
１２ 上アーム側合流部
１２ａ 上アーム側合流部の拡張方向
１３ 下アーム側合流部
１３ａ 下アーム側合流部の拡張方向
１４ 接合材
１５ パワー半導体低電位電極
１６ パワー半導体高電位電極
１７ パワー半導体信号電極
１８ スリット
１９ 出力端子
２０ 正極配線
２１ 負極配線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】