特開 2024-75488 パッケージング基板及びこれを含む半導体パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024075488

(43)【公開日】2024-06-03

(54)【発明の名称】パッケージング基板及びこれを含む半導体パッケージ

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240527BHJP

【ＦＩ】

H01L23/12 501B

H01L23/12 501P

【審査請求】有

【請求項の数】10

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023178949

(22)【出願日】2023-10-17

(31)【優先権主張番号】63/427,427

(32)【優先日】2022-11-22

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】521560126

【氏名又は名称】アブソリックス インコーポレイテッド

【氏名又は名称原語表記】Ａｂｓｏｌｉｃｓ Ｉｎｃ．

【住所又は居所原語表記】３０００ ＳＫＣ Ｄｒｉｖｅ，Ｃｏｖｉｎｇｔｏｎ，ＧＡ ３００１４，ＵＳＡ

(74)【代理人】

【識別番号】110001139

【氏名又は名称】ＳＫ弁理士法人

(74)【代理人】

【識別番号】100130328

【弁理士】

【氏名又は名称】奥野 彰彦

(74)【代理人】

【識別番号】100130672

【弁理士】

【氏名又は名称】伊藤 寛之

(72)【発明者】

【氏名】キム、ソンジン

(72)【発明者】

【氏名】ウ、ヨンハ

(57)【要約】      （修正有）

【課題】熱機械的信頼性及び長期耐久性に優れたパッケージング基板及びこれを含む半導体パッケージを提供する。
【解決手段】パッケージング基板１００は、素子が収容されるキャビティ領域１１及びキャビティ領域１１が配置されたコア基板１０を含む。キャビティ領域１１は、コア基板１０の一部が凹んで形成された空間である収容部１２と、内側にコア基板１０の厚さ方向に形成されて収容部１２の外郭を形成する側面と、側面に隣接して配置される弾性層３０とを含む。弾性層３０の弾性係数は２Ｇｐａ～１５Ｇｐａである。
【選択図】図１Ａ

【特許請求の範囲】

【請求項1】

素子が収容されるキャビティ領域、及び前記キャビティ領域が配置されたコア基板を含み、
前記キャビティ領域は、前記コア基板の一部が凹んで形成された空間である収容部と、内側に前記コア基板の厚さ方向に形成されて前記収容部の外郭を形成する側面と、前記側面に隣接して配置される弾性層とを含み、
前記弾性層の弾性係数は２Ｇｐａ～１５Ｇｐａである、パッケージング基板。

【請求項2】

前記弾性層の熱膨張係数の値は３０ｐｐｍ／℃～７０ｐｐｍ／℃である、請求項１に記載のパッケージング基板。

【請求項3】

前記コア基板上に配置された再配線層を含み、
前記再配線層は、絶縁層、及び前記絶縁層内に配置される電気伝導性層を含み、
前記絶縁層の熱膨張係数の値と前記弾性層の熱膨張係数の値の差値が６０ｐｐｍ／℃以下である、請求項１に記載のパッケージング基板。

【請求項4】

前記コア基板の熱膨張係数は５ｐｐｍ／℃～２０ｐｐｍ／℃である、請求項１に記載のパッケージング基板。

【請求項5】

前記キャビティ領域の側面は、前記コア基板の下面に対して６０度以上９０度未満の角度を有し、
前記弾性層は、前記コア基板の面内方向への厚さの最小値が２μｍ～４５μｍである、請求項１に記載のパッケージング基板。

【請求項6】

前記キャビティ領域の側面に前記弾性層が接して配置され、
前記キャビティ領域の側面のＲａ値（算術平均粗さ）は１μｍ～５０μｍである、請求項１に記載のパッケージング基板。

【請求項7】

前記弾性層の表面エネルギーは１５ｄｙｎ／ｃｍ～３５ｄｙｎ／ｃｍである、請求項１に記載のパッケージング基板。

【請求項8】

前記コア基板の下に配置されるバッファ層を含み、
前記バッファ層の熱膨張係数は１０ｐｐｍ／℃～５０ｐｐｍ／℃である、請求項１に記載のパッケージング基板。

【請求項9】

素子が収容されるキャビティ領域、及び前記キャビティ領域が配置されたコア基板を含み、
前記キャビティ領域は、前記コア基板の一部が凹んで形成された空間である収容部と、前記収容部に収容された２つ以上の素子と、前記素子の間に形成された空間の少なくとも一部に配置された弾性層とを含み、
前記弾性層の弾性係数は２Ｇｐａ～１５Ｇｐａである、パッケージング基板。

【請求項10】

請求項１に記載のパッケージング基板、及び前記パッケージング基板と電気的に接続されるメインボードを含む、半導体パッケージ。

【発明の詳細な説明】

【技術分野】

【0001】

具現例は、熱機械的信頼性及び長期耐久性に優れたパッケージング基板、及びこれを含む半導体パッケージなどに関する。

【0002】

〔関連出願との相互参照〕
本出願は、２０２２年１１月２２日に米国特許商標庁に出願された米国仮出願第６３／４２７，４２７号を優先権として主張し、当該特許文献の内容は、参照のために本発明に全て含まれる。

【背景技術】

【0003】

電子部品を作製するにおいて、半導体ウエハに回路を具現することを前工程（ＦＥ：Ｆｒｏｎｔ－Ｅｎｄ）といい、ウエハを実際の製品で使用可能な状態に組み立てることを後工程（ＢＥ：Ｂａｃｋ－Ｅｎｄ）といい、この後工程にパッケージング工程が含まれる。

【0004】

最近の電子製品の急速な発展を可能にした半導体産業の４つの核心技術としては、半導体技術、半導体パッケージング技術、製造工程技術、ソフトウェア技術がある。半導体技術は、マイクロ以下のナノ単位の線幅、千万個以上のセル（Ｃｅｌｌ）、高速動作、多くの熱放出などの様々な形態に発展しているが、相対的にこれを完璧にパッケージングする技術がサポートされていない。そのため、半導体の電気的性能が、半導体技術自体の性能よりは、パッケージング技術及びこれによる電気的接続によって決定されることもある。

【0005】

パッケージング基板の材料としては、セラミック又は樹脂が適用される。セラミック基板の場合、抵抗値が高いか、または誘電率が高いため、高性能高周波の半導体素子を搭載することが容易ではない。樹脂基板の場合、相対的に高性能高周波の半導体素子を搭載することはできるが、配線のピッチの縮小に限界がある。

【0006】

最近、ハイエンド用パッケージング基板にシリコンやガラスを適用した研究が進められている。シリコンやガラス基板に貫通孔を形成し、導電性物質をこの貫通孔に適用することで、素子とマザーボードとの間の配線の長が短くなり、優れた電気的特徴を有することができる。

【発明の概要】

【発明が解決しようとする課題】

【0007】

具現例の目的は、熱機械的信頼性及び長期耐久性に優れたパッケージング基板、及びこれを含む半導体パッケージを提供することである。

【課題を解決するための手段】

【0008】

本明細書の一実施例に係るパッケージング基板は、素子が収容されるキャビティ領域；及び前記キャビティ領域が配置されたコア基板を含む。

【0009】

前記キャビティ領域は、前記コア基板の一部が凹んで形成された空間である収容部と、内側に前記コア基板の厚さ方向に形成されて前記収容部の外郭を形成する側面と、前記側面に隣接して配置される弾性層とを含む。

【0010】

前記弾性層の弾性係数は２Ｇｐａ～１５Ｇｐａである。

【0011】

前記弾性層の熱膨張係数の値は３０ｐｐｍ／℃～７０ｐｐｍ／℃であってもよい。

【0012】

前記パッケージング基板は、前記コア基板上に配置された再配線層を含むことができる。

【0013】

前記再配線層は、絶縁層、及び前記絶縁層内に配置される電気伝導性層を含むことができる。

【0014】

前記絶縁層の熱膨張係数の値と前記弾性層の熱膨張係数の値の差値が６０ｐｐｍ／℃以下であってもよい。

【0015】

前記コア基板の熱膨張係数は５ｐｐｍ／℃～２０ｐｐｍ／℃であってもよい。

【0016】

前記キャビティ領域の側面は、前記コア基板の下面に対して６０度以上９０度未満の角度を有することができる。

【0017】

前記弾性層は、前記コア基板の面内方向への厚さの最小値が２μｍ～４５μｍであってもよい。

【0018】

前記キャビティ領域の側面に前記弾性層が接して配置されてもよい。

【0019】

前記キャビティ領域の側面のＲａ値（算術平均粗さ）は１μｍ～５０μｍであってもよい。

【0020】

前記弾性層の表面エネルギーは１５ｄｙｎ／ｃｍ～３５ｄｙｎ／ｃｍであってもよい。

【0021】

前記パッケージング基板は、前記コア基板の下に配置されるバッファ層を含むことができる。

【0022】

前記バッファ層の熱膨張係数は１０ｐｐｍ／℃～５０ｐｐｍ／℃である。

【0023】

本明細書の他の実施例に係るパッケージング基板は、素子が収容されるキャビティ領域、及び前記キャビティ領域が配置されたコア基板を含む。

【0024】

前記キャビティ領域は、前記コア基板の一部が凹んで形成された空間である収容部と、前記収容部に収容された２つ以上の素子と、前記素子の間に形成された空間の少なくとも一部に配置された弾性層とを含む。

【0025】

前記弾性層の弾性係数は２Ｇｐａ～１５Ｇｐａである。

【0026】

本明細書の更に他の実施例に係る半導体パッケージは、前記パッケージング基板、及び前記パッケージング基板と電気的に接続されるメインボードを含む。

【発明の効果】

【0027】

具現例のパッケージング基板などは、優れた熱機械的信頼性及び長期耐久性を示すことができる。

【図面の簡単な説明】

【0028】

【図1A】本明細書の一実施例に係るパッケージング基板を説明する平面図である。

【図1B】図１ＡのＡ－Ａ'線の断面図である。

【図2】本明細書の他の実施例に係るパッケージング基板を説明する断面図である。

【図3】本明細書の更に他の実施例に係るパッケージング基板を説明する断面図である。

【図4】本明細書の更に他の実施例に係るパッケージング基板を説明する断面図である。

【図5】本明細書の更に他の実施例に係るパッケージング基板を説明する断面図である。

【図6】本明細書の更に他の実施例に係るパッケージング基板を説明する断面図である。

【図7】本明細書の更に他の実施例に係るパッケージング基板を説明する断面図である。

【発明を実施するための最良の形態】

【0029】

以下、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように、実施例について添付の図面を参照して詳細に説明する。しかし、本発明は、様々な異なる形態で実現可能であり、ここで説明する実施例に限定されない。明細書全体にわたって類似の部分に対しては同一の図面符号を付した。

【0030】

本明細書全体において、マーカッシュ形式の表現に含まれた「これらの組み合わせ」という用語は、マーカッシュ形式の表現に記載された構成要素からなる群から選択される１つ以上の混合又は組み合わせを意味するものであって、前記構成要素からなる群から選択される１つ以上を含むことを意味する。

【0031】

本明細書全体において、「第１」、「第２」又は「Ａ」、「Ｂ」のような用語は、同一の用語を互いに区別するために使用される。また、単数の表現は、文脈上明らかに別の意味を示すものでない限り、複数の表現を含む。

【0032】

本明細書において、「～」系は、化合物内に「～」に該当する化合物又は「～」の誘導体を含むことを意味するものであり得る。

【0033】

本明細書において、Ａ上にＢが位置するという意味は、Ａ上に直接当接してＢが位置するか、またはそれらの間に他の層が位置しながらＡ上にＢが位置することを意味し、Ａの表面に当接してＢが位置することに限定されて解釈されない。

【0034】

本明細書において、Ａ上にＢが連結されるという意味は、ＡとＢが直接連結されるか、またはＡとＢがそれらの間の他の構成要素を介して連結されることを意味し、特に言及がない限り、ＡとＢが直接連結されることに限定して解釈されない。

【0035】

本明細書において、単数の表現は、特に説明がなければ、文脈上解釈される単数又は複数を含む意味で解釈される。

【0036】

本明細書において、図面での各構成の形態、相対的な大きさ、角度などは例示的なもので、説明を目的として誇張して表現され得、権利が図面に限定されて解釈されない。

【0037】

本明細書において、ＡとＢが隣接するということは、ＡとＢが接して位置するか、またはＡとＢが接していないが、互いに近くに位置することを意味する。本明細書において、ＡとＢが隣接するという表現は、特に言及がない限り、ＡとＢが接して位置することに限定して解釈されない。

【0038】

本明細書において、細線（ｆｉｎｅ ｌｉｎｅ）とは、他に説明がない限り、５μｍ以下の幅を有する線を意味し、例示的に１～４μｍ以下の幅を有する線を意味する。

【0039】

本明細書において、Ａ値とＢ値の差値とは、Ａ値からＢ値を引いた値の絶対値を意味する。

【0040】

本明細書において、特に説明がなければ、パッケージング基板内の各構成要素の物性値は、室温で測定したものと解釈される。室温は２０℃～２５℃である。

【0041】

キャビティ内に素子が配置された半導体の製造工程は、コア基板のキャビティ内に半導体素子を載置させた後、コア基板上に多段のビルドアップレイヤ（ｂｕｉｌｄ－ｕｐ ｌａｙｅｒｓ）を形成する過程を含む。ビルドアップレイヤは、数十回～数百回の加熱及び減熱過程が繰り返される過程により形成される。この過程で、素子と基板との熱膨張係数の不整合により、素子にストレスが繰り返して加えられるようになり、素子や基板が破損したり、素子とパッケージ内の他の構成要素との電気的接続が切れるなどの問題が発生することがある。

【0042】

また、パッケージング基板内の素子が駆動する過程で熱が発生するが、この熱は、コア基板とメインボードの熱膨張を誘発する。このとき、コア基板とメインボードの熱膨張特性の差により、コア基板の反りが発生することがあり、パッケージング基板及び基板に内蔵された素子の信頼性が低下することがある。このような問題は、特に基板及び素子の面積が大きいほど頻繁に発生する。

【0043】

具現例の発明者らは、キャビティ領域に弾性層を適用し、弾性層の弾性係数などを調節することによって、優れた熱機械的信頼性及び長期耐久性を有するパッケージング基板などを提供できることを確認し、具現例を完成した。

【0044】

以下、具現例について具体的に説明する。

【0045】

パッケージング基板の構造
図１Ａは、本明細書の一実施例に係るパッケージング基板１００を説明する平面図である。図１Ｂは、図１ＡのＡ－Ａ'線の断面図である。前記図１Ａ及び図１Ｂを参照して、具現例のパッケージング基板１００を説明する。

【0046】

本明細書の一実施例に係るパッケージング基板１００は、素子２０が収容されるキャビティ領域１１、及び前記キャビティ領域１１が配置されたコア基板１０を含む。

【0047】

コア基板１０は、パッケージング基板１００において支持体の役割を果たす。コア基板１０は、コア基板１０の上又は下に配置される再配線層またはバンプとは区分される。

【0048】

コア基板１０として、セラミック基板、ガラス基板またはこれらの組み合わせからなるものから選択された基板が適用されてもよい。

【0049】

セラミック基板は、例示的に、シリコン系セラミック基板、ガラス系セラミック基板などが適用されてもよい。シリコン系セラミック基板は、シリコン基板、シリコンカーバイド基板などを一部又は全部に含む基板であってもよい。ガラス系セラミック基板は、クォーツ基板、サファイア基板などを一部又は全部に含む基板であってもよい。

【0050】

ガラス基板は、例示的に、アルカリボロシリケート板ガラス、無アルカリボロシリケート板ガラス、無アルカリアルカリ土ボロシリケート板ガラスなどが適用され得、電子部品に適用される板ガラスであれば適用可能である。ガラス基板は、電子装置用ガラス基板が適用され得、例示的に、ショット社、ＡＧＣ社、コーニング社などで製造されたものが適用されてもよいが、これに限定されるものではない。

【0051】

コア基板１０の厚さは５０μｍ以上であってもよい。前記厚さは１００μｍ以上であってもよい。前記厚さは２５０μｍ以上であってもよい。前記厚さは４００μｍ以上であってもよい。前記厚さは５００μｍ以上であってもよい。前記厚さは３０００μｍ以下であってもよい。前記厚さは２０００μｍ以下であってもよい。前記厚さは１０００μｍ以下であってもよい。このとき、厚さは、キャビティ領域を除いた部分でのコア基板の厚さをいう。このような厚さを有するコア基板を適用する場合、半導体パッケージング用基板として優れた活用度を有することができる。

【0052】

キャビティ領域１１は、コア基板１０の一部が凹んで形成された空間である収容部１２と、内側にコア基板の厚さ方向Ｄｔに形成されて収容部１２の外郭を形成する側面１３と、前記側面１３に隣接して配置される弾性層３０とを含む。

【0053】

収容部１２は、コア基板１０が上下に貫通して形成されたものであり得る（図１Ｂ参照）。但し、これに限定されず、収容部１２は、コア基板１０が上下に貫通せずに、コア基板１０の上面又は下面が一部凹んで形成されたものであってもよい（図示せず）。

【0054】

キャビティ領域の側面１３は、コア基板１０の上面又は下面と垂直を形成することができるが、これに限定されない。コア基板１０を断面で観察したとき、キャビティ領域の側面１３は、傾斜面又は曲面を形成してもよい。

【0055】

収容部１２に素子が載置され得る。素子は、ＣＰＵ、ＧＰＵ、メモリチップなどの半導体素子だけでなく、キャパシタ素子、トランジスタ素子、インピーダンス素子、その他のモジュールなどが適用されてもよい。すなわち、半導体装置に実装される半導体素子であれば、制限なしに前記素子として適用可能である。

【0056】

弾性層３０は、キャビティ領域の側面１３に隣接して配置され得る。弾性層３０は、キャビティ領域１１に載置される素子を安定的に固定すると共に、反復的な加熱／減熱過程でコア基板１０の熱膨張によって素子に加えられるストレスを緩衝する機能を有することができる。

【0057】

弾性層３０は、キャビティ領域の側面１３に接して配置されてもよい。弾性層３０は、キャビティ領域の側面１３と離隔して配置されてもよい。

【0058】

弾性層３０とキャビティ領域の側面１３との間に放熱層（図示せず）が配置されてもよい。放熱層は、素子の駆動過程でキャビティ領域内で発生する熱をパッケージング基板の外部に放出して、パッケージング基板が過熱することを効果的に抑制することができる。

【0059】

放熱層は、別途の放熱素材が適用され得、電気伝導性と放熱特性を同時に有する金属層が適用され得る。放熱層として金属層が適用される場合、前記金属層は、外部に接地され得、別途の絶縁特性を有する素材内に埋め込まれた形態で配置され得る。

【0060】

放熱層の素材として、フィラーを含むバインダー樹脂が適用され得る。フィラーは、熱伝導性の高い素材が適用され得る。例示的に、バインダー樹脂はエポキシ樹脂が適用されてもよく、フィラーは金属フィラー及び炭素質フィラーが適用されてもよい。

【0061】

放熱層の熱伝導率は３００Ｗ／ｍＫ～４５０Ｗ／ｍＫであってもよい。放熱層は、以下で詳述する再配線層内に含まれた電気伝導性層と同じ材料が適用され得る。

【0062】

弾性層３０は、キャビティ領域に載置される素子に接して配置されてもよい。弾性層３０は、キャビティ領域に載置される素子と離隔して配置されてもよい。

【0063】

弾性層３０を形成する方法として、収容部１２に素子を載置させた後、加熱加圧された弾性層製造用樹脂フィルム又は樹脂組成物を素子の周辺に形成された空間に埋め込んで硬化させる方法を適用できるが、これに限定されない。例えば、硬化及び成形を終えた弾性層をキャビティ領域内の内部空間に配置する方法を適用してもよい。

【0064】

具現例は、弾性層３０のコア基板の面内方向Ｄｐへの厚さＴを制御することができる。これを通じて、弾性層が素子を安定的に固定しながらも、素子に加えられる熱応力を効果的に緩衝できるようにするのに役立ち得る。

【0065】

前記厚さは、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を通じて測定することができる。但し、ＴＥＭ以外に他の方法を通じて前記厚さを測定してもよい。

【0066】

弾性層３０は、コア基板の面内方向Ｄｐに３μｍ～５０μｍの厚さＴを有することができる。前記厚さＴは５μｍ以上であってもよい。前記厚さＴは１０μｍ以上であってもよい。前記厚さＴは１５μｍ以上であってもよい。前記厚さＴは２０μｍ以上であってもよい。前記厚さＴは２５μｍ以上であってもよい。前記厚さＴは４５μｍ以下であってもよい。前記厚さＴは４０μｍ以下であってもよい。このような場合、弾性層３０は、パッケージング基板に優れた長期耐久性を付与することができる。

【0067】

図２は、本明細書の他の実施例に係るパッケージング基板１００を説明する概念図である。以下、図２を参照して具現例を説明する。

【0068】

パッケージング基板１００は、素子が収容されるキャビティ領域１１、及び前記キャビティ領域１１が配置されたコア基板１０を含む。パッケージング基板１００の具体的な構成は、前記の図１Ａ及び図１Ｂで説明したものがそのまま適用される。以下で差がある部分を中心に説明する。

【0069】

キャビティ領域の側面１３は、傾斜した平面又は曲面であってもよい。"傾斜した"とは、側面１３がコア基板の厚さ方向Ｄｔと実質的に平行でないことを意味する。

【0070】

キャビティ領域の側面１３は、コア基板の下面１４に対して６０度以上９０度未満の角度θを有することができる。弾性層３０は、コア基板の面内方向Ｄｐへの厚さの最小値Ｔｍｉｎが２μｍ～４５μｍであってもよい。

【0071】

具現例は、コア基板の下面１４に対するキャビティ領域の側面１３の角度θと弾性層３０の厚さ分布とを同時に制御して、キャビティ領域１１に載置される素子（図示せず）とキャビティ領域の側面１３との間の空間が調節され得る。これを通じて、加熱加圧された弾性層製造用樹脂フィルムなどが前記空間に円滑に埋め込まれ、弾性層３０内のボイドの発生を効果的に抑制することができる。これと同時に、弾性層３０に安定した応力緩衝機能を付与することができる。

【0072】

前記角度θは６０度以上９０度未満であり得る。前記角度θは７０度以上であってもよい。前記角度θは７５度以上であってもよい。前記角度θは８９度以下であってもよい。前記角度θは８７度以下であってもよい。

【0073】

前記最小値Ｔｍｉｎは２μｍ～４５μｍであり得る。前記最小値Ｔｍｉｎは３μｍ以上であってもよい。前記最小値Ｔｍｉｎは５μｍ以上であってもよい。前記最小値Ｔｍｉｎは１０μｍ以上であってもよい。前記最小値Ｔｍｉｎは１５μｍ以上であってもよい。前記最小値Ｔｍｉｎは２０μｍ以上であってもよい。前記最小値Ｔｍｉｎは４０μｍ以下であってもよい。前記最小値Ｔｍｉｎは３５μｍ以下であってもよい。

【0074】

このような場合、弾性層は、キャビティ領域に載置された素子を安定的に固定すると共に、熱応力から素子を効果的に保護することができる。

【0075】

弾性層３０は、コア基板の面内方向Ｄｐへの厚さの最大値Ｔｍａｘが３μｍ～５０μｍであり得る。前記最大値Ｔｍａｘが５μｍ以上であってもよい。前記最大値Ｔｍａｘが１０μｍ以上であってもよい。前記最大値Ｔｍａｘが１５μｍ以上であってもよい。前記最大値Ｔｍａｘが２０μｍ以上であってもよい。前記最大値Ｔｍａｘが２５μｍ以上であってもよい。前記最大値Ｔｍａｘが４５μｍ以下であってもよい。前記最大値Ｔｍａｘが４０μｍ以下であってもよい。このような場合、弾性層の形成過程において、溶融された弾性層用樹脂フィルム又は樹脂組成物が素子の周辺の内部空間に円滑に充填され得る。

【0076】

前記厚さは、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を通じて測定することができる。

【0077】

図３は、本明細書の他の実施例に係るパッケージング基板を説明する概念図である。以下、図３を参照して具現例を説明する。

【0078】

パッケージング基板１００は、素子が収容されるキャビティ領域１１、及び前記キャビティ領域１１が配置されたコア基板１０を含む。パッケージング基板１００の具体的な構成は、前記の図１Ａ、図１Ｂ及び図２で説明したものがそのまま適用される。以下で差がある部分を中心に説明する。

【0079】

パッケージング基板１００は素子２０をさらに含むことができる。前記素子２０は収容部１２に配置され得る。

【0080】

パッケージング基板１００は、素子２０が弾性層３０に埋め込まれた構造を有することができる。すなわち、弾性層３０は、素子２０の側面だけでなく、上面及び／又は下面を取り囲む構造を有することができる。このような場合、素子２０の上面及び／又は下面上に配置された弾性層３０は絶縁層の役割を果たすことができる。

【0081】

素子２０の上面及び／又は下面上に配置された弾性層３０は電気伝導性層３５を含むことができる。電気伝導性層３５は、コア基板１０上に配置され得る再配線層（図示せず）と素子２０とを電気的に接続する機能を有することができる。

【0082】

具現例は、弾性層３０のコア基板の面内方向Ｄｐへの厚さＴを制御することができる。弾性層３０のコア基板の面内方向Ｄｐへの厚さＴは、キャビティ領域の側面１３とキャビティ素子２０との間に位置する弾性層３０で測定する。

【0083】

弾性層３０のコア基板の面内方向Ｄｐへの厚さＴについての説明は、前述した説明と重複するので省略する。

【0084】

前記のような弾性層３０は、次のような方法により形成することができる。素子２０を、キャビティ領域１１内の素子を収容できる空間に配置することができる。素子２０をキャビティ領域１１内に配置する際に、素子２０の固定のために、素子２０に接着フィルムを適用することができる。

【0085】

その後、キャビティ領域１１内の素子２０が占める体積以外の空き空間に弾性層用樹脂組成物を充填し、充填された樹脂組成物を硬化して、素子２０の上部及び側部に弾性層３０を形成することができる。弾性層用樹脂組成物を充填する方法としては、例示的に、シリンジ（ｓｙｒｉｎｇｅ）のようなノズルで前記組成物を注入する方法、スクリーンプリンティングを通じて前記組成物を充填する方法などがある。

【0086】

素子２０の下部にも、同じ方法により弾性層３０を形成することができる。

【0087】

図４は、本明細書の更に他の実施例に係るパッケージング基板を説明する概念図である。以下、図４を参照して具現例を説明する。

【0088】

パッケージング基板１００は、素子が収容されるキャビティ領域１１、及び前記キャビティ領域１１が配置されたコア基板１０を含む。パッケージング基板１００の具体的な構成は、前記の図１Ａ、図１Ｂ、図２及び図３で説明したものがそのまま適用される。以下で差がある部分を中心に説明する。

【0089】

パッケージング基板１００は、コア基板１０上に配置された再配線層４０を含むことができる。再配線層４０は、絶縁層（図示せず）、及び前記絶縁層内に配置される電気伝導性層（図示せず）を含むことができる。

【0090】

再配線層４０において、絶縁層と電気伝導性層が混在して配置され得る。再配線層４０は、予め定められた位置及び形態を有する電気伝導性層が絶縁層内に埋め込まれた形態で形成されてもよい。再配線層４０の少なくとも一部に電気伝導性層が細線で形成されてもよい。再配線層４０は、キャビティ素子２０と電気的に接続され得る。

【0091】

再配線層４０は、絶縁層と電気伝導性層を反復的に形成し、除去する過程により形成され得る。

【0092】

絶縁層は、例示的に、味の素社のＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）のようなビルドアップレイヤ材料、アンダーコート材料などを通じて形成されてもよいが、これに限定されるものではない。

【0093】

電気伝導性層は電気伝導性物質を含むことができる。例示的に、電気伝導性層は、銅、ニッケル、アルミニウム、金及び銀のうちの少なくともいずれか１つを含むことができる。

【0094】

図５は、本明細書の更に他の実施例に係るパッケージング基板を説明する断面図である。前記図５を参照して具現例を説明する。

【0095】

パッケージング基板１００は、素子が収容されるキャビティ領域１１、及び前記キャビティ領域１１が配置されたコア基板１０を含む。パッケージング基板１００の具体的な構成は、前記の図１Ａ、図１Ｂ、図２、図３及び図４で説明したものがそのまま適用される。以下で差がある部分を中心に説明する。

【0096】

パッケージング基板１００は、収容部に収容される素子２０を含み、コア基板１０の下に配置された再配線層４０及び／又はバンプ５０をさらに含むことができる。

【0097】

コア基板１０の下に配置された再配線層４０についての説明は、前述した内容と重複するので省略する。

【0098】

コア基板１０上に配置された再配線層４０とコア基板１０の下に配置された再配線層４０は、予め定められた配置図に従ってコア基板１０を貫通する電気伝導性層（図示せず）などによって電気的に互いに接続され得る。

【0099】

バンプ５０は、コア基板１０の下に予め定められた形態で配置され得る。例示的に、バンプ５０は、メインボードなどと接するようにパッケージング基板１００の下面の一部に配置されてもよい。

【0100】

図６は、本明細書の更に他の実施例に係るパッケージング基板１００を説明する断面図である。前記図６を参照して具現例を説明する。

【0101】

パッケージング基板１００は、素子が収容されるキャビティ領域１１、及び前記キャビティ領域１１が配置されたコア基板１０を含む。パッケージング基板１００の具体的な構成は、前記の図１Ａ、図１Ｂ、図２、図３、図４及び図５で説明したものがそのまま適用される。以下で差がある部分を中心に説明する。

【0102】

パッケージング基板１００は、コア基板１０の下に配置されるバッファ層６０をさらに含むことができる。

【0103】

バッファ層６０は、具現例で予め設定した範囲に制御された熱膨張特性を有することができる。パッケージング基板１００がメインボード（図示せず）に実装されるとき、バッファ層６０は、コア基板１０とメインボードとの熱膨張係数の不整合に起因する熱応力ストレスを効果的に減少させる機能を有することができる。

【0104】

バッファ層６０は電気伝導性層（図示せず）を含むことができる。電気伝導性層は、キャビティ領域に載置される素子（図示せず）と、コア基板１０の下に形成される再配線層（図示せず）とを電気的に接続する機能を有する。

【0105】

バッファ層６０の素材は、絶縁特性を有し、以下で詳述するバッファ層の熱膨張特性を有する素材であれば、制限されない。例示的に、バッファ層の素材は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維や無機フィラーのような補強材が含まれた素材が適用されてもよい。

【0106】

バッファ層６０の下に再配線層をさらに含むことができる。再配線層についての説明は、前述した内容と重複するので省略する。

【0107】

図７は、本明細書の更に他の実施例に係るパッケージング基板１００を説明する断面図である。前記図７を参照して具現例を説明する。

【0108】

パッケージング基板１００は、素子が収容されるキャビティ領域１１、及び前記キャビティ領域１１が配置されたコア基板１０を含む。パッケージング基板１００の具体的な構成は、前記の図１Ａ、図１Ｂ、図２、図３、図４、図５及び図６で説明したものがそのまま適用される。以下で差がある部分を中心に説明する。

【0109】

本明細書の他の実施例に係るパッケージング基板１００は、素子２０が収容されるキャビティ領域１１、及び前記キャビティ領域１１が配置されたコア基板１０を含む。

【0110】

前記キャビティ領域１１は、前記コア基板１０の一部が凹んで形成された空間である収容部（図示せず）と、前記収容部に収容された２つ以上の素子２０と、前記素子の間に形成された空間の少なくとも一部に配置された弾性層３０とを含む。

【0111】

前記素子のうちの少なくともいずれか一つの素子は、１つ以上の他の素子と離隔して配置され得る。すなわち、一つの素子と他の素子との間に空間が形成され得る。

【0112】

前記弾性層３０は、再配線層の形成過程又は素子の駆動過程で発生するコア基板の熱膨張によって素子間に形成されるストレスを効果的に緩和させることができる。

【0113】

コア基板、素子及び弾性層の構造などに関する説明は、前述した内容と重複するので省略する。

【0114】

弾性層の物性
パッケージング基板に具現例で予め設定された範囲の弾性係数の値を有する弾性層３０が適用され得る。具体的に、コア基板１０に比べて低い弾性係数の値を有する弾性層３０は、キャビティ領域１１内に載置される素子２０を安定的に固定しながらも、高温環境でコア基板１０と素子２０との間に形成される熱応力によりコア基板１０にクラックが発生することを効果的に防止することができる。

【0115】

弾性層３０の弾性係数の値は、動的機械分析（Ｄｙｎａｍｉｃ ｍｅｃｈａｎｉｃａｌ ａｎａｌｙｓｉｓ、ＤＭＡ）を通じて測定することができる。

【0116】

弾性層３０の弾性係数は２Ｇｐａ～１５Ｇｐａであり得る。前記弾性係数は５Ｇｐａ以上であってもよい。前記弾性係数は１２Ｇｐａ以下であってもよい。前記弾性係数は１０Ｇｐａ以下であってもよい。このような場合、コア基板と素子との熱膨張係数のミスマッチによる半導体パッケージの損傷を効果的に抑制することができる。

【0117】

制御された熱膨張特性を有する弾性層３０は、高温環境で弾性層３０自体の熱膨張に起因して素子２０に作用するストレスを効果的に低減することができる。また、弾性層３０と再配線層４０内の絶縁層との熱膨張係数の不整合の程度が減少し、パッケージング基板１００の信頼性をさらに向上させることができる。

【0118】

弾性層の熱膨張係数の値は３０ｐｐｍ／℃～７０ｐｐｍ／℃であり得る。前記熱膨張係数の値は３５ｐｐｍ／℃以上であってもよい。前記熱膨張係数の値は４０ｐｐｍ／℃以上であってもよい。前記熱膨張係数の値は６５ｐｐｍ／℃以下であってもよい。前記熱膨張係数の値は６０ｐｐｍ／℃以下であってもよい。このような場合、高温にさらされる環境でパッケージング基板が損傷することを効果的に抑制することができる。

【0119】

絶縁層の熱膨張係数の値と弾性層３０の熱膨張係数の値の差値は６０ｐｐｍ／℃以下であってもよい。前記差値は５０ｐｐｍ／℃以下であってもよい。前記差値は４０ｐｐｍ／℃以下であってもよい。前記差値は３０ｐｐｍ／℃以下であってもよい。前記差値は２０ｐｐｍ／℃以下であってもよい。前記差値は１０ｐｐｍ／℃以下であってもよい。前記差値は１ｐｐｍ／℃以上であってもよい。このような場合、絶縁層と弾性層の熱膨張特性のミスマッチによる電気的接続の損傷を抑制することができる。

【0120】

熱膨張係数は、熱機械的分析方法（Ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ ａｎａｌｙｓｉｓ）を用いてＴＭＡ（Ｔｈｅｒｍａｌ Ｍｅｃｈａｎｉｃａｌ Ａｎａｙｌｚｅｒ）で測定することができる。例示的に、ＴＡインスツルメント社のＱ４００モデルのＴＭＡを通じて熱膨張係数を測定することができる。

【0121】

キャビティ領域の側面１３に弾性層３０が接して配置され得る。このとき、キャビティ領域の側面１３の粗さ特性を具現例で予め設定した範囲内に制御することができる。これを通じて、弾性層３０と接するキャビティ領域の側面１３と弾性層３０との界面でのアンカリング効果により、コア基板１０と弾性層３０との間の付着力がさらに向上することができる。

【0122】

キャビティ領域の側面１３の算術平均粗さであるＲａ値は、粗さ測定器を用いてＩＳＯ＿４２８７に準拠して測定する。

【0123】

キャビティ領域の側面１３のＲａ値は１μｍ～５０μｍであり得る。前記Ｒａ値は５μｍ以上であってもよい。前記Ｒａ値は１０μｍ以上であってもよい。前記Ｒａ値は１５μｍ以上であってもよい。前記Ｒａ値は４５μｍ以下であってもよい。前記Ｒａ値は４０μｍ以下であってもよい。前記Ｒａ値は３５μｍ以下であってもよい。このような場合、キャビティ領域の側面に対して弾性層がさらに安定的に付着され得る。

【0124】

弾性層の表面エネルギーは１５ｄｙｎ／ｃｍ～３５ｄｙｎ／ｃｍであってもよい。

【0125】

具現例の弾性層は、制御された表面エネルギー特性を有することができる。このような場合、弾性層は、ガラス素材のコア基板に対して向上した親和力を有するようになり、基板の表面に対する弾性層の付着力がさらに改善され得る。これと同時に、弾性層の誘電正接特性が調節されることで、素子の駆動過程で電力の損失又は発熱が過度に発生することを抑制することができる。

【0126】

弾性層の表面エネルギーは、表面分析器（ｓｕｒｆａｃｅ ａｎａｌｙｚｅｒ）を通じて測定することができる。

【0127】

弾性層の表面エネルギーは１５ｄｙｎ／ｃｍ～３５ｄｙｎ／ｃｍであり得る。前記表面エネルギーは１７ｄｙｎ／ｃｍ以上であってもよい。前記表面エネルギーは２０ｄｙｎ／ｃｍ以上であってもよい。前記表面エネルギーは２２ｄｙｎ／ｃｍ以上であってもよい。前記表面エネルギーは３２ｄｙｎ／ｃｍ以下であってもよい。前記表面エネルギーは３０ｄｙｎ／ｃｍ以下であってもよい。前記表面エネルギーは２８ｄｙｎ／ｃｍ以下であってもよい。このような場合、ガラス基板に対する優れた付着力を有すると共に、素子の駆動による発熱の発生が制御された弾性層を提供することができる。

【0128】

弾性層の組成
弾性層３０は、弾性層用樹脂組成物を通じて形成され得る。

【0129】

弾性層用樹脂組成物はフィルムの形態を有することができる。

【0130】

弾性層用樹脂組成物はエポキシ樹脂を含むことができる。硬化したエポキシ樹脂は、弾性層３０内でマトリックス樹脂の役割を果たす。

【0131】

エポキシ樹脂は、例示的に、クレゾールノボラック型エポキシ樹脂、ジシクロペンタジエン系エポキシ樹脂、ビフェニル系エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、及び環状エポキシ樹脂からなる群から選択される少なくともいずれか１つが適用されてもよい。但し、これに限定されない。

【0132】

具現例は、エポキシ樹脂でエポキシ化されたエラストマー樹脂が適用され得る。これを通じて、弾性層３０にさらに向上した弾性を付与して、コア基板及び素子の欠陥発生の抑制に役立ち得る。

【0133】

エポキシ化されたエラストマーは、例示的に、エポキシ化された炭素数４～１１の共役ジエン（ｃｏｎｊｕｇａｔｅｄ ｄｉｅｎｅ）の重合体及び共重合体、エポキシ化されたエピハロヒドリンの重合体及び共重合体、エポキシ化されたエチレン／プロピレン共重合体、及びエポキシ化された共役ジエンブチルエラストマーからなる群から選択される少なくともいずれか１つが適用されてもよい。但し、これに限定されない。

【0134】

エポキシ樹脂は、アクリル系繰り返し単位をさらに含むことができる。これを通じて、弾性層３０の弾性を調節して、キャビティ素子２０を安定的に固定できるようにするのに役立ち得る。

【0135】

弾性層用樹脂組成物はイミド化合物をさらに含むことができる。イミド化合物は、弾性層３０が相対的に低い熱膨張係数及び向上した耐熱特性を有するようにするのに役立ち得る。イミド化合物は、例示的に、マレイミド、ナジイミド及びイタコンイミドのうちの少なくともいずれか１つを含むことができる。

【0136】

弾性層用樹脂組成物は、フィラーをさらに含むことができる。フィラーは、有機フィラー及び／又は無機フィラーを適用することができる。

【0137】

弾性層用樹脂組成物に含まれた無機フィラーは、弾性層３０の熱膨張係数を下げる機能を有する。無機フィラーは、例示的に、滑石、シリカ、タルク、炭酸カルシウム、マイカ、石英、ガラス繊維、グラファイト及びアルミナ素材のフィラーからなる群から選択される少なくともいずれか１つが適用されてもよい。但し、これに限定されない。

【0138】

弾性層用樹脂組成物内の有機フィラーは、弾性層３０がさらに向上した弾性を有するようにするのに役立ち得る。有機フィラーは、例示的に、ポリメチルメタクリレート－ｂ－ポリブチルアクリレート－ｂ－ポリメチルメタクリレート（ｐｏｌｙ ｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ－ｂ－ｐｏｌｙ ｂｕｔｙｌ ａｃｒｙｌａｔｅ－ｂ－ｐｏｌｙ ｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）のようなブロック共重合体、ＣＴＢＮ（Ｃａｒｂｏｘｙｌ－Ｔｅｒｍｉｎａｔｅ Ｂｕｔａｄｉｅｎｅ Ａｃｙｌｏｎｉｔｒｉｌｅ）などが適用されてもよい。但し、これに限定されない。

【0139】

弾性層用樹脂組成物は硬化剤をさらに含むことができる。硬化剤は、エポキシ樹脂の架橋反応を開始する機能を有する。硬化剤は、例示的に、アミン系化合物、カルボン酸系化合物、フェノール系化合物などが適用されてもよい。

【0140】

パッケージング基板の各構成要素別の熱膨張特性
具現例は、パッケージング基板１００を構成する各構成要素間の熱膨張係数の値の差値を調節することができる。これを通じて、コア基板１０の上、下にビルドアップレイヤを形成する過程又は素子の駆動過程でキャビティ素子２０またはコア基板１０に加えられる応力を効果的に低減することができる。

【0141】

各構成要素別の熱膨張係数は、熱機械的分析方法（Ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ ａｎａｌｙｓｉｓ）を用いてＴＭＡ（Ｔｈｅｒｍａｌ Ｍｅｃｈａｎｉｃａｌ Ａｎａｙｌｚｅｒ）で測定することができる。例示的に、ＴＡインスツルメント社のＱ４００モデルのＴＭＡを通じて熱膨張係数を測定することができる。

【0142】

コア基板１０の熱膨張係数の値とキャビティ素子２０の熱膨張係数の値の差値は１５ｐｐｍ／℃以下であってもよい。前記差値は１０ｐｐｍ／℃以下であってもよい。前記差値は５ｐｐｍ／℃以下であってもよい。前記差値は１ｐｐｍ／℃以上であってもよい。これを通じて、再配線層４０の形成過程で半導体パッケージの内部に過度の応力が形成されることを抑制することができる。

【0143】

絶縁層の熱膨張係数の値とコア基板１０の熱膨張係数の値の差値は２５ｐｐｍ／℃以下であってもよい。前記差値は２３ｐｐｍ／℃以下であってもよい。前記差値は２０ｐｐｍ／℃以下であってもよい。前記差値は１７ｐｐｍ／℃以下であってもよい。前記差値は１ｐｐｍ／℃以上であってもよい。このような場合、絶縁層とコア基板との熱膨張係数の不整合によりパッケージング基板内の電気的接続が損傷することを効果的に抑制することができる。

【0144】

コア基板１０の熱膨張係数の値は５ｐｐｍ／℃～２０ｐｐｍ／℃であり得る。前記熱膨張係数の値は１５ｐｐｍ／℃以下であってもよい。前記熱膨張係数の値は１２ｐｐｍ／℃以下であってもよい。前記熱膨張係数の値は１０ｐｐｍ／℃以下であってもよい。このような場合、再配線層４０の形成過程でコア基板が過度に膨張することを抑制しながらも、素子の駆動過程でメインボードとコア基板との熱膨張特性のミスマッチによるボードレベルの信頼性の低下を効果的に抑制することができる。

【0145】

絶縁層の熱膨張係数の値は５ｐｐｍ／℃～４０ｐｐｍ／℃であり得る。前記熱膨張係数の値は３５ｐｐｍ／℃以下であってもよい。前記熱膨張係数の値は３０ｐｐｍ／℃以下であってもよい。前記熱膨張係数の値は２５ｐｐｍ／℃以下であってもよい。前記熱膨張係数の値は１０ｐｐｍ／℃以上であってもよい。このような場合、熱膨張特性において、絶縁層とコア基板、及び絶縁層と電気伝導性層との熱膨張係数の不整合の程度を低下させることができる。

【0146】

素子２０の熱膨張係数の値は１０ｐｐｍ／℃以下であってもよい。前記熱膨張係数の値は７ｐｐｍ／℃以下であってもよい。前記熱膨張係数の値は１ｐｐｍ／℃以上であってもよい。

【0147】

バッファ層６０の熱膨張係数の値は１０ｐｐｍ／℃～５０ｐｐｍ／℃であり得る。前記熱膨張係数の値は１５ｐｐｍ／℃以上であってもよい。前記熱膨張係数の値は２０ｐｐｍ／℃以上であってもよい。前記熱膨張係数の値は４５ｐｐｍ／℃以下であってもよい。前記熱膨張係数の値は４０ｐｐｍ／℃以下であってもよい。このような場合、コア基板とメインボードとの熱膨張係数の不整合によるコア基板の反りの程度を効果的に低下させることができる。

【0148】

半導体パッケージ
本明細書の他の実施例に係る半導体パッケージは、パッケージング基板、及び前記パッケージング基板と電気的に接続されるメインボード（図示せず）を含む。

【0149】

パッケージング基板は、メインボードに実装されてメインボードと電気的に接続され得る。

【0150】

メインボードは、半導体装置の分野で通常適用されるものであれば、制限されない。

【0151】

パッケージング基板についての説明は、前述の内容と重複するので省略する。

【0152】

メインボードの熱膨張係数の値とコア基板の熱膨張係数の値の差値は１０ｐｐｍ／℃～５０ｐｐｍ／℃であり得る。前記差値は４５ｐｐｍ／℃以下であってもよい。前記差値は４０ｐｐｍ／℃以下であってもよい。このような場合、コア基板とメインボードとの熱膨張係数の不整合によるコア基板の反りを効果的に低減させることができる。

【0153】

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲は、これに限定されるものではなく、添付の特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態もまた本発明の権利範囲に属する。

【符号の説明】

【0154】

１００ パッケージング基板
１０ コア基板
１１ キャビティ領域
１２ 収容部
１３ キャビティ領域の側面
１４ コア基板の下面
２０ 素子
３０ 弾性層
３５ 電気伝導性層
４０ 再配線層
５０ バンプ
６０ バッファ層
Ｔ 弾性層のコア基板の面内方向への厚さ
Ｔｍａｘ 弾性層のコア基板の面内方向への厚さの最大値
Ｔｍｉｎ 弾性層のコア基板の面内方向への厚さの最小値
Ｄｔ コア基板の厚さ方向
Ｄｐ コア基板の面内方向
θ キャビティ領域の側面とコア基板の下面とがなす角度

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【外国語明細書】