特開 2024-75508 シリコンカーバイド集積デバイス及び集積デバイスを製造するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024075508

(43)【公開日】2024-06-03

(54)【発明の名称】シリコンカーバイド集積デバイス及び集積デバイスを製造するための方法

(51)【国際特許分類】

   H01L 29/06 20060101AFI20240527BHJP

   H01L 29/12 20060101ALI20240527BHJP

   H01L 29/78 20060101ALI20240527BHJP

【ＦＩ】

H01L29/78 652P

H01L29/06 301F

H01L29/06 301G

H01L29/06 301V

H01L29/78 652T

H01L29/78 652F

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023196938

(22)【出願日】2023-11-20

(31)【優先権主張番号】102022000023976

(32)【優先日】2022-11-22

(33)【優先権主張国・地域又は機関】IT

(31)【優先権主張番号】18/506,777

(32)【優先日】2023-11-10

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】591002692

【氏名又は名称】エスティーマイクロエレクトロニクス エス．アール．エル．

【氏名又は名称原語表記】ＳＴＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｓ．ｒ．ｌ．

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(74)【代理人】

【識別番号】100126480

【弁理士】

【氏名又は名称】佐藤 睦

(72)【発明者】

【氏名】フラガパニ，レオナルド

(57)【要約】

【課題】 エッジ終端構造の最適化を図ることである。
【解決手段】 集積デバイスは、シリコンカーバイドを含み、かつ第１の導電型を有する半導体構造層と、構造層に集積化されたパワーデバイスと、パワーデバイスの周りにリング状に延在し、かつ第２の導電型を有するエッジ終端構造と、を含む。エッジ終端構造は、各々がパワーデバイスの周りに配置され、隣接する対となっている複数のリング構造を含む。リング構造のうちの少なくとも第１のリング構造は、リング構造のうちの第２のリング構造に隣接する遷移領域を備える。遷移領域は、リング構造のうちの第２のリング構造に接続され、第１の導電型を有する電荷制御領域と交互になっている、第２の導電型を有する接続領域を含む。

【特許請求の範囲】

【請求項1】

シリコンカーバイドを含みかつ第１の導電型を有する半導体構造層と、
前記構造層に集積化されたパワーデバイスと、
前記パワーデバイスの周りにリング状に延在しかつ第２の導電型を有するエッジ終端構造と、
を備え、
前記エッジ終端構造が、前記パワーデバイスの周りにそれぞれありかつ隣接する対をなす複数のリング構造を備え、
前記リング構造のうちの少なくとも第１のリング構造が、前記リング構造のうちの第２のリング構造に隣接する遷移領域を備え、
前記遷移領域が、前記リング構造のうちの前記第２のリング構造に結合され、かつ前記第１の導電型を有する電荷制御領域と交互になっている、前記第２の導電型を有する接続領域を含む、集積デバイス。

【請求項2】

前記リング構造が、内側リング構造と、外側リング構造と、前記内側リング構造と前記外側リング構造との間の少なくとも１つの中間リング構造と、を備える、請求項１に記載のデバイス。

【請求項3】

前記リング構造が、前記内側リング構造と前記外側リング構造との間の複数の中間リング構造、を備える、請求項２に記載のデバイス。

【請求項4】

前記内側リング構造及び各中間リング構造が、すぐ外側のリング構造に隣接するそれぞれの遷移領域を備え、それぞれの遷移領域が、前記すぐ外側のリング構造に結合され、前記第１の導電型を有する電荷制御領域と交互になっている、前記第２の導電型を有するそれぞれの接続領域を含む、請求項２に記載のデバイス。

【請求項5】

前記内側リング構造及び各中間リング構造が、それぞれの連続環状領域を備え、前記遷移領域が、前記それぞれの連続環状領域の周りに延在する、請求項２に記載のデバイス。

【請求項6】

前記接続領域が、前記それぞれの連続環状領域を前記それぞれのすぐ外側のリング構造に接合している、請求項５に記載のデバイス。

【請求項7】

前記外側リング構造が、前記構造層の外側に隣接するそれぞれの遷移領域を備え、前記それぞれの遷移領域が、前記構造層に隣接し、かつ前記第１の導電型を有する電荷制御領域と交互になっている、前記第２の導電型を有するそれぞれの接続領域を含む、請求項２に記載のデバイス。

【請求項8】

前記外側リング構造が、それぞれの連続環状領域を備え、前記それぞれの遷移領域が、前記それぞれの連続環状領域の周りに延在する、請求項２に記載のデバイス。

【請求項9】

前記電荷制御領域が、前記構造層のそれぞれの部分によって画定されている、請求項１に記載のデバイス。

【請求項10】

前記構造層が、前面を有し、前記リング構造が、前記前面から前記構造層の内側に向かって、前記エッジ終端構造の外側に向かって減少するそれぞれの異なる深さまで延在する、請求項１に記載のデバイス。

【請求項11】

前記電荷制御領域が、前記構造層の前記前面から前記それぞれのリング構造の前記深さまで真っ直ぐに延在する、請求項１０に記載のデバイス。

【請求項12】

前記電荷制御領域のうちの少なくともいくつかが、前記前面に垂直な方向において、前記構造層の前記前面からある距離に位置し、前記電荷制御領域のうちの少なくともいくつかが、前記前面を横切る方向において、前記それぞれのリング構造の前記深さよりも小さい寸法を有する、請求項１０に記載のデバイス。

【請求項13】

前記パワーデバイスが、前記第２の導電型を有する周辺機能領域を備え、前記エッジ終端構造が、前記機能領域に隣接する、請求項１に記載のデバイス。

【請求項14】

集積デバイスを製造するための方法であって、
第１の導電型を有するシリコンカーバイドを含有する半導体構造層にパワーデバイスを形成することと、
前記パワーデバイスの周りにリング状に延在しかつ第２の導電型を有するエッジ終端構造を形成することと、を含み、
前記エッジ終端構造を形成することが、
前記パワーデバイスの周りにそれぞれ配置されかつ隣接する対となっている複数のリング構造を形成することと、
前記リング構造のうちの少なくとも第１のリング構造において、前記リング構造のうちの第２のリング構造に隣接する遷移領域を形成することと、
前記遷移領域において、前記リング構造のうちの前記第２のリング構造に結合されて、前記第１の導電型を有する電荷制御領域と交互になっている、前記第２の導電型を有する接続領域を形成することと、を含む、方法。

【請求項15】

前記電荷制御領域と交互になっている前記接続領域を形成することが、ドーピング種を前記構造層に注入することと、前記注入から前記電荷制御領域を保護することと、を含む、請求項１４に記載の方法。

【請求項16】

前記ドーピング種を注入することが、それぞれの異なる深さでの前記ドーピング種の複数の注入を順次実行することを含み、
前記複数の注入の各注入を実行することが、それぞれのマスクを形成することと、前記それぞれのマスクを通して前記それぞれの深さに前記ドーピング種を注入することと、を含み、
各注入の前記マスクが、より深い注入の前記マスクによって露出された前記構造層の部分に対して、前記構造層の部分をより広く露出するように構成されており、
各マスクが、それぞれの電荷制御領域に対応する位置にそれぞれのブロックを含む、請求項１５に記載の方法。

【請求項17】

デバイスであって、
第２の表面の反対側の第１の表面を有する構造層と、
前記構造層におけるパワーデバイスと、
前記構造層にあり、前記パワーデバイスを取り囲むエッジ終端構造であって、前記エッジ終端構造が、
前記第１の表面から前記第２の表面に向かって第１の深さで延在する第１のリング構造であって、前記第１のリング構造が、第１の環状領域と第１の遷移領域とを有する、第１のリング構造と、
前記第１のリング構造の前記第１の環状領域と前記パワーデバイスとの間の第２のリング構造であって、前記第１の表面から前記第２の表面に向かって前記第１の深さよりも大きい第２の深さで延在し、前記第１の導電型とは異なる第２の導電型を有する複数の電荷制御領域と交互になっている、第１の導電型を有する複数の接続領域を備える第２の遷移領域を含む、第２のリング構造と、を含む、エッジ終端構造と、
を備える、デバイス。

【請求項18】

前記エッジ終端構造が、前記第１のリング構造の前記第１の環状領域と前記第２のリング構造の前記遷移領域との間に第３のリング構造を備え、前記第３のリング構造が、前記第１の表面から前記第２の表面に向かって、前記第１の深さよりも大きく、前記第２の深さよりも小さい、第３の深さで延在する、請求項１７に記載のデバイス。

【請求項19】

前記第１の表面上のフィールドプレート構造と、前記フィールドプレート構造と前記第２のリング構造との間のフィールドプレート酸化物と、を備える、請求項１７に記載のデバイス。

【請求項20】

前記パワーデバイスが、前記第１の導電型を有する機能領域を有し、前記フィールドプレート構造が、前記機能領域に直接結合されている、請求項１９に記載のデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、シリコンカーバイド集積デバイス及び集積デバイスを製造するための方法に関する。

【背景技術】

【0002】

既知のように、シリコンカーバイド（Silicon Carbide、ＳｉＣ）は、高バンドギャップ、高臨界電界、及び高熱伝導率などの有利な電気特性を有し、その使用は、高電力、高電圧、高速スイッチング、及び高動作温度用途に特に有望である。

【0003】

また、エッジ終端構造において、集積パワーデバイスの降伏電圧の最大理論値は、いわゆるポテンシャル線クラウディング効果によって制限されることが知られており、ポテンシャル線クラウディング効果は、シリコン基板内に形成されたデバイスの場合と、シリコンカーバイド基板内に形成されたデバイスの場合との両方で生じる。理論値に近い降伏電圧に達することを可能にする効果的なエッジ終端構造の開発は、集積パワーデバイスの設計において有益である。

【0004】

エッジ効果を緩和することを意図して、エッジ終端構造のいくつかの解決策が提案されている。一般に、提案された技術は、表面電界のピーク値を低減するように、集積パワーデバイスの主接合の周辺における電界の分布を修正することを目的としている。これらの解決策のいくつかは、シリコンカーバイド自体の主な電気的特性を考慮に入れるように好適に適合された、シリコンカーバイド基板内に形成された集積パワーデバイスの分野でも実施されている。しかしながら、一般に、シリコンからシリコンカーバイドへのエッジ終端技術の直接的な遷移は、２つの材料の異なる特性と、結果として生じる異なる処理技術及び異なる電気的挙動とに起因して、非常に問題が多い。

【0005】

これらの特性の中でも、例えば、シリコンと比較して、シリコンカーバイド内のドーパントの拡散率が低いことが知られている。

【0006】

既知の解決策によれば、例えば、リング領域が、集積パワーデバイスの主接合領域の周りの集積パワーデバイスのシリコン又はシリコンカーバイド基板内に形成される。この解決策は単純であり、リング領域を形成するために単一のマスク及び単一のドーパント注入を利用するが、電界分布を正確に制御することを可能にしない（一般に、電界ピークはリング領域の境界に見られる）。また、複数の分離した同心リング領域を形成することも提案されており、その最も内側の領域は主接合領域と接触している。リング領域は可変幅を有し、隣接するリング領域間の分離距離は可変である。設計ステップ中に、幅及び分離距離は、エッジ終端構造において電界の所望のパターンを得るために好適にサイズ決めされ得る。この解決策は、良好な製造容易性を維持しながら、電界のより良好な制御を可能にする。実際には、単一のマスク及び単一のドーパント注入で十分であり得る。

【0007】

米国特許出願公開第２０１５／０３７２０７５（Ａ１）号に記載されている更なる既知の解決策によれば、エッジ終端構造は複数のリング部分を備え、各リング部分はそれぞれのドープ領域によって作られ、ドープ領域は環状である。各リング部分は、水平面においてそれぞれの幅（又はより小さい寸法）を有し、垂直方向においてそれぞれの接合深さを有する。リング部分は、連続的で継ぎ目のない単一のリング領域を形成するように、隣接し、互いに並んで配置される。内側リング部分はより大きい深さを有し、外側リング部分は徐々に減少する深さを有する。更に、リング部分は、内側から外側に向かって減少するそれぞれの電荷量を有する。

【0008】

エッジ終端構造は、シリコンカーバイドを含む構造層（例えば、基板又はエピタキシャル層）において深さが減少する（又は、逆に、深さが増加する）連続注入によって形成されてもよい。例えば、最も内側のリング部分の最も深い部分は、第１の注入で形成されてもよい。より浅いが既に注入された領域に達するのに十分な深さの連続的な注入により、最も内側のリング部分の一部と、すぐ外側のリング部分の一部とが形成される。直近の注入で形成された内側リング部分の部位は、先に形成された部分の上に積み重ねられ、それと接触する。連続的な注入は、構造層の表面に達するまで行われる。各注入は、以前の注入よりも浅く、横方向に延びており、既に形成された内側リング部分の新しい部分と、新しい外側リング部分の一部分とが形成されることを可能にする。このようにして得られたエッジ終端構造は、周縁に向かって規則的に減少する理想的なプロファイル、例えば放物線状プロファイルに近似する階段状プロファイルを有する。電界制御は一般に改善されるが、隣接するリング部分の間の遷移部におけるステップは、表面酸化物内に応力を生成するような振幅を有する電界ピークを引き起こす。降伏電圧の値は、当初は満足のいくものであっても、電界ピークによる応力が早期エージングを引き起こし、デバイスの信頼性を損なう可能性がある。

【0009】

他方で、マスク及び注入の数を画定するために使用されるリソグラフィ技術の限界は、ステップの幅がある限界を超えて小さくなることを許容にせず、これは十分でない場合がある。

【0010】

したがって、一般に、知られているエッジ終端構造のいずれも、シリコンカーバイド基板内に形成された集積パワーデバイスで使用するために最適化されていない。

【発明の概要】

【0011】

本開示の目的は、説明された制限が克服されるか又は少なくとも緩和されることを可能にする集積デバイス及び集積デバイスを製造するための方法を提供することである。本開示によれば、集積デバイス及び集積デバイスを製造するための方法が提供される。集積デバイスは、シリコンカーバイドを含み、かつ第１の導電型を有する半導体構造層と、構造層に集積されたパワーデバイスと、パワーデバイスの周りにリング状に延在し、第２の導電型を有するエッジ終端構造とを含む。エッジ終端構造は、各々がパワーデバイスの周りに配置され、隣接する対となっている複数のリング構造を備え、リング構造のうちの少なくとも第１のリング構造は、リング構造のうちの第２のリング構造に隣接する遷移領域を備え、遷移領域は、リング構造のうちの第２のリング構造に接続され、第１の導電型を有する電荷制御領域と交互に配置された第２の導電型を有する接続領域を含む。

【図面の簡単な説明】

【0012】

本開示をより良く理解するために、本開示のいくつかの実施形態が、純粋に非限定的な例として、添付の図面を参照してここで説明される。

【図1】本開示の一実施形態による集積デバイスの、明確にするために一部が除去された上面図である。

【図2】図１の集積デバイスの拡大詳細図である。

【図3】図２の線ＩＩＩ－ＩＩＩに沿って切り取られた、図１及び図２の集積デバイスの断面図である。

【図4】図２の線ＩＶ－ＩＶに沿って切り取られた、図１及び図２の集積デバイスの断面図である。

【図5】図２の線Ｖ－Ｖに沿って切り取られた、図１及び図２の集積デバイスの断面図である。

【図6】図２の線ＶＩ－ＶＩに沿って切り取られた、図１及び図２の集積デバイスの断面図である。

【図7】図２の線ＶＩＩ－ＶＩＩに沿って切り取られた、図１及び図２の集積デバイスの断面図である。

【図8】本開示の異なる実施形態による集積デバイスの第１の断面図である。

【図9】図８の集積デバイスの第２の断面図である。

【図10】本開示の更なる実施形態による集積デバイスの詳細の、明確にするために一部が除去された上面図である。

【図11】図１０の線ＸＩ－ＸＩに沿って切り取られた、図１０の集積デバイスの断面図である。

【図12】図１０の線ＸＩＩ－ＸＩＩに沿って切り取られた、図１０の集積デバイスの断面図である。

【図13a】図１０の集積デバイスに関する量を示すグラフである。

【図13b】図１０の集積デバイスに関する量を示すグラフである。

【図14】本開示の一実施形態による、集積デバイスを製造するための方法の初期ステップにおける半導体本体の上面図である。

【図15】図１４の線ＸＶ－ＸＶに沿って切り取られた、図１４の半導体本体の断面図である。

【図16】図１４の線ＸＶＩ－ＸＶＩに沿って切り取られた、図１４の半導体本体の断面図である。

【図17】本方法の後続のステップにおける図１４の半導体本体の上面図である。

【図18】図１７の線ＸＶＩＩＩ－ＸＶＩＩＩに沿って切り取られた、図１７の半導体本体の断面図である。

【図19】図１７の線ＸＩＸ－ＸＩＸに沿って切り取られた、図１７の半導体本体の断面図である。

【図20】本方法の更なる後続のステップにおける図１７の半導体本体の上面図である。

【図21】図２０の線ＸＸＩ－ＸＸＩに沿って切り取られた、図２０の半導体本体の断面図である。

【図22】図２０の線ＸＸＩＩ－ＸＸＩＩに沿って切り取られた、図２０の半導体本体の断面図である。

【発明を実施するための形態】

【0013】

図１～図７を参照すると、全体として番号１で示される半導体集積デバイスは、パワーデバイス２と、パワーデバイス２を取り囲むエッジ終端構造３とを備える。より正確には、集積デバイス１は、シリコンカーバイドを含有する半導体構造層５（図３及び図４により良く見える）、例えば基板又はエピタキシャル層を備える。パワーデバイス２及びエッジ終端構造３は、構造層５に形成されている。

【0014】

構造層５は、ｘｙ平面に配置された前面５ａ（図３及び図４）を有し、第１のドーピング型及び第１の導電型、例えばＮ型を有する。

【0015】

非限定的な例では、パワーデバイス２はＳｉＣ ＭＯＳＦＥＴであり、エッジ終端構造３と接触している周辺部分に機能領域７（そのうちの１つが図３及び図４に見られる）を有する。機能領域７は、第２のドーピング型及び第２の導電型、ここではＰ型を有し、構造層５とＰＮ接合を形成する。機能領域７、例えば本体ウェルは、一般的にパワーデバイス２の周辺構造であり、同じパワーデバイス２の電流生成又は絶縁部分において役割を有し得る。

【0016】

金属構造８、いわゆる「フィールドプレート」構造は、構造層５上に延在し（図３及び図４）、機能領域７と直接接触して配置される。金属構造８はまた、フィールドプレート酸化物９によってエッジ終端構造３から分離されている。

【0017】

エッジ終端構造３は、環状形状を有し（図１）、機能領域７を囲む。ここで及び以下において、環状構造又は領域は、一般的に、必ずしも円形ではない閉じた経路に沿って延在することが理解される。例えば、エッジ終端構造３は、図１～図７の実施形態のように長方形であってもよく、一般に多角形又は長方形楕円形であってもよい。

【0018】

詳細には、エッジ終端構造３は、各々がそれぞれの連続環状領域を有する複数の同心の連続リング構造を備える。更に、リング構造のうちの少なくとも１つは、それぞれの連続的な環状領域の周りに延在し、すぐ外側のリング構造の連続的な環状領域と接触する、同様に環状形状の遷移領域を有する。

【0019】

図１～図７の実施形態では、エッジ終端構造３は、３つのリング構造、より正確には、内側リング構造１０と、中間リング構造１１と、外側リング構造１２とを備える。

【0020】

リング構造１０～１２は、前面５ａから構造層５の内側に向かって、それぞれの深さまで延在する。リング構造１０～１２の深さは、外側に向かって減少する。より正確には、内側リング構造１０は最大深さＤａまで延在し、外側リング構造１２は最小深さＤｃまで延在し、中間リング構造１１は最大深さＤａと最小深さＤｃとの間に含まれる中間深さＤｂまで延在する。

【0021】

各リング構造１０～１２は、それぞれの内側連続環状領域１０ａ～１２ａと、それぞれの連続環状領域１０ａ～１２ａの周りのそれぞれの遷移領域１０ｂ～１２ｂとを備える。遷移領域１０ｂ～１２ｂは、それぞれの連続環状領域１０ａ～１２ａの周囲に沿って電荷制御領域１０ｄ～１２ｄと交互に配置されたそれぞれの接続領域１０ｃ～１２ｃを含む。連続環状領域１０ａ～１２ａ及び接続領域１０ｃ～１２ｃは、第２のドーピング型及び第２の導電型（説明される実施形態ではＰ型）を有する。電荷制御領域１０ｄ～１２ｄは、構造層５と同じドーピング型及びレベル並びに同じ導電型（第１ドーピング型及び第１の導電型）を有する。実際には、以下に詳細に説明するように、連続環状領域１０ａ～１２ａ及び接続領域１０ｃ～１２ｃは、構造層５へのドーパント注入によって得られ、一方、電荷制御領域１０ｄ～１２ｄは、注入によって保存された構造層５の部分であり、したがってプロセス中に変更されない。

【0022】

詳細には、内側に向かって、内側リング構造１０の連続環状領域１０ａは、機能領域７に隣接している。遷移領域１０ｂは、連続環状領域１０ａの周りに配置され、中間リング構造１１の連続環状領域１１ａに隣接している。遷移領域１０ｂは、複数の電荷制御領域１０ｄと交互に配置された複数の接続領域１０ｃを含む。接続領域１０ｃは、内側リング構造体１０の連続環状領域１０ａを中間リング構造体１１の連続環状領域１１ａに接合する。図１～図７の実施形態では、内側リング構造１０の電荷制御領域１０ｄは、構造層５の前面５ａから同じ内側リング構造１０（より正確には、その連続環状領域１０ａ及びその接続領域１０ｃ）の最大深さＤａまで連続的かつ直線的に延在する。

【0023】

中間リング構造１１の連続環状領域１１ａは、内側リング構造１０の遷移領域１０ｂの周りに配置される。遷移領域１１ｂは、連続環状領域１１ａの周りに配置され、外側リング構造１２の連続環状領域１２ａに隣接する。遷移領域１１ｂは、中間リング構造１１の連続環状領域１１ａを外側リング構造１２の連続環状領域１２ａに接合する複数の接続領域１１ｃ及び複数の電荷制御領域１１ｄを含む。図１～図７の実施形態では、中間リング構造１１の電荷制御領域１１ｄは、構造層５の前面５ａから同じ中間リング構造１１（より正確には、その連続環状領域１１ａ及びその接続領域１１ｃ）の中間深さＤｂまで連続的かつ直線状に延在する。

【0024】

外側リング構造１２の連続環状領域１２ａは、中間リング構造１１の遷移領域１１ｂの周りに配置される。遷移領域１２ｂは任意選択的である。存在する場合、図１～図７の実施形態のように、遷移領域１２ｂは、連続環状領域１２ａの周りに配置され、構造層５に隣接する。遷移領域１２ｂは、外側リング構造１２の連続環状領域１２ａを外側リング構造１２の連続環状領域１２ａに接合する複数の接続領域１２ｃ及び複数の電荷制御領域１２ｄを備える。図１～図７の実施形態では、外側リング構造体１２の電荷制御領域１２ｄは、構造層５の前面５ａから同じ外側リング構造体１２（より正確には、その連続環状領域１２ａ及びその接続領域１２ｃ）の最小深さＤｃまで連続的かつ直線的に延在する。

【0025】

遷移領域は、必ずしも全てのリング構造に存在する必要はなく、設計選好に従って含まれても含まれなくてもよい。図８の実施形態によれば、例えば、エッジ終端構造１００において、ここでは１１２によって示される外側リング構造は、構造層５に向かう遷移領域を有さない。

【0026】

エッジ終端構造を形成するリング構造の数、形状、及び寸法は、図１～図７に示すものと異なっていてもよく、設計選好に従って選択されてもよい。例えば、エッジ終端構造は、内側リング構造と外側リング構造の２つのリング構造のみを備え、内側リング構造に遷移領域が設けられてもよい。任意選択的に、外側リング構造はまた、遷移領域を備えてもよい。代替的に、エッジ終端構造は、内側リング構造と、外側リング構造と、複数の同心中間リング構造とを備えてもよい。遷移領域はまた、内側リング構造及び中間リング構造のうちの少なくとも１つに存在し、任意選択的に、外側リング構造にも存在する。更に、２つ以上の中間リング構造が存在する場合、それらの各々は、最大深さＤａと最小深さＤｃとの間のそれぞれの中間深さまで延在し、外側リング構造は、内側リング構造よりも浅い深さを有する。

【0027】

図９の実施形態では、集積デバイス２００は、内側リング構造２１０と、複数の中間リング構造２１１（図９の非限定的な例では２つ）と、外側リング構造２１２とを備えるエッジ終端構造２０３を備え、これらは全て同心であり、対で互いに隣接している。内側リング構造２１０、中間リング構造２１１、及び外側リング構造２１２は、それぞれ２１０ａ、２１１ａ、２１２ａによって示される連続環状領域と、実質的に既に説明され、それぞれ２１０ｂ、２１１ｂ、２１２ｂによって示される遷移領域とを備える。特に、遷移領域２１０ｂ、２１１ｂ、２１２ｂは、それぞれの電荷制御領域２１０ｄ、２１１ｄ、２１２ｄと交互に配置されたそれぞれの連続領域２１０ｃ、２１１ｃ、２１２ｃを含む。

【0028】

説明する実施形態では、電荷制御領域２１０ｄ、２１１ｄ、２１２ｄは、形状が柱状であり、前面５ａから構造層５の内側に向かって、それぞれのリング構造の深さまで延在する。しかしながら、この形状は限定的なものと考えるべきではない。

【0029】

例えば、図１０～図１２に示す実施形態では、構造層５内に形成されたエッジ終端構造３０３は、内側リング構造３１０と、中間リング構造３１１と、外側リング構造３１２とを備える。内側リング構造３１０及び中間リング構造３１１は、それぞれの連続環状領域３１０ａ、３１１ａ及びそれぞれの遷移領域３１０ｂ、３１１ｂを有し、接続領域３１０ｃ、３１１ｃは電荷制御領域３１０ｄ、３１１ｄと交互になっている。電荷制御領域３１０ｄ、３１１ｄは、アイランド又はブロックによって画定され、構造層５のそれぞれの部分を含み、構造層５と同じドーピング及び導電型を有する。場合によっては、電荷制御領域３１０ｂ、３１１ｂは、前面５ａに対向するそれぞれのリング構造３１０、３１１の一方の側で構造層５に接続されてもよい。電荷制御領域３１０ｄ、３１１ｄの少なくともいくつかは、ｘｙ平面に（したがって前面５ａに）垂直なｚ軸の方向に構造層５の前面５ａからある距離に位置し、電荷制御領域３１０ｄ、３１１ｄのうちの少なくともいくつかは、それぞれのリング構造３１０、３１１の深さよりも小さいｚ軸に沿った寸法を有する。更に、電荷制御領域３１０ｄ、３１１ｄは、それぞれの遷移領域３１０ｂ、３１１ｂに分散され、例えば市松模様に従ってｚ軸の方向にオフセットして配置される（図１１及び図１２）。

【0030】

遷移領域において、実際には、電荷制御領域は、隣接するリング構造との界面において、又は外側リング構造の場合には構造層との界面において、リング構造の各々に存在する電荷密度を平均して低減する効果を有する。例えば、リング構造のうちの１つの局所電荷密度をＱによって示すと、対応する遷移領域における平均電荷密度Ｑ’は、以下のように与えられる。
Ｑ’＝Ｑ^＊α
式中、αは、遷移領域の接続領域の総体積（すなわち、全ての接続領域の体積の合計）と遷移領域の体積との比である。平均電荷密度は、電荷制御領域における失われた電荷を説明しており、電荷制御領域の体積が大きいほど、対応する遷移領域における平均電荷密度は低くなる。連続環状領域に対して遷移領域におけるより低い平均電荷密度は、隣接するリング構造間の界面における電界ピークを減少させる効果を有する。図１３ａのグラフは、図８のエッジ終端構造１００における電界（実線）と、数、形状、及び寸法が等しいが遷移領域がないリング構造を有するエッジ終端構造（破線）との比較を示す。図１３ｂのグラフは、２つの場合において実質的に変化しない降伏電圧を示す。これらのグラフは、エピタキシャル厚及びドーピングレベルが等しく、エッジ終端構造についてのみ互いに異なる、機能的に同一のデバイスを参照している。図１３ａのグラフから分かり得るように、本開示によるエッジ終端構造では、隣接するリング領域間の界面において、電界は、遷移領域を有さないエッジ終端構造に対して分布し、強度の低いピークを有する。実際には、本開示によるエッジ終端構造のドーピングプロファイルは、内側から周辺に向かって連続的に劣化するプロファイルにより良好に近似し、リソグラフィ技術の定義限界に適合する。より低い電荷密度による隣接するリング構造間の界面における電界ピークの低減は、材料、特にフィールド酸化物に対してより少ない応力をもたらし、より低い破壊確率をもたらす。したがって、本開示は、デバイスの信頼性が保護されることを可能にし、早期エージングを防止する。

【0031】

集積デバイスを製造するためのプロセスが、特に図１～図７に示される集積デバイス１を参照して以下に説明される。しかしながら、例えばマスクのレイアウト及び注入ステップの明らかな変更を伴う同じプロセスが、集積デバイス、特にエッジ終端構造の任意の実施形態に対して実質的に使用され得ることが理解される。

【0032】

図１４～図１６に示すように、機能領域７内にパワーデバイス２を形成した後、第１のマスク５００、例えば第１のフォトリソグラフィ技術によって得られるレジストマスク、又は酸化シリコン若しくは窒化シリコンマスクが形成される。第１のマスク５００は、構造層５全体を覆い、内側リング構造１０の連続環状領域１０ａ及び接続領域１０ｃに対応する第１の環状領域５０１を露出したままにする。第１のマスク５００は、第１の環状領域５０１の外周バンド５０２にブロック５００ａを備える。特に、ブロック５００ａは、内側リング構造１０の電荷制御領域１０ｃを形成するように意図されたゾーンを保護する。

【0033】

次いで、電荷密度Ｑを得るような濃度で、かつ内側リング構造１０の最大深さＤａに達するような第１のエネルギーＥ１で、第２型（Ｐ）ドーピング種の第１の注入が行われる。このようにして、内側リング構造１０の深い部分１０’を形成する第１の注入ウェルが形成される。内側リング構造の領域内で、電荷制御領域１０ｃに対応する構造層５の部分は、ドーピング種の注入から保護され、構造層５のドーピング型及びレベルを維持する。

【0034】

図１７～図１９に示すように、注入が実行されると、第１のマスク５００が除去され、その代わりに、第２のフォトリソグラフィ技術によって、第２のマスク５０３、例えば、第２のフォトリソグラフィ技術によって得られるレジストマスク、又は酸化シリコン若しくは窒化シリコンマスクが形成される。第２のマスク５０３は、機能領域７及び構造層５を覆い、内側リング構造１０の連続環状領域１０ａ及び接続領域１０ｃ、並びに中間リング構造１１の連続環状領域１１ａ及び接続領域１１ｃに対応する第２の環状領域５０４を露出したままにする。第２のマスク５０３は、第１の環状領域５０１のバンド５０２内のブロック５０３ａと、第２の環状領域５０４の外周バンド５０５内のブロック５０３ｂとを含む。特に、ブロック５０３ａは、内側リング構造１０の電荷制御領域１０ｃを形成するように意図されたゾーンを保護し、ブロック５０３ｂは、中間リング構造１１の電荷制御領域１１ｃを形成するように意図されたゾーンを保護する。ブロック５０３ａは、バンド５０２内にあるが、第１のマスク５００のブロック５００ａに対して必ずしも同じ位置にある必要はなく、又はいかなる場合でも位置合わせされる必要はない。

【0035】

電荷密度Ｑを取得するような濃度で、第１のエネルギーＥ１よりも低く、中間リング構造１１の中間深さＤｂに達するような第２のエネルギーＥ２で、同じドーピング種の第２の注入が実行される。このようにして、第２の注入ウェルが形成され、この第２の注入ウェルは、内側リング構造１０に対応する領域において、第１の注入ウェルに隣接しｚ軸の方向における不連続性を回避するためにわずかな重なりを有する。第２の注入ウェルは、内側リング構造１０の部分１０’’と中間リング構造１１の部分１１’とを形成する。内側リング構造１０の領域内の電荷制御領域１０ｃ及び中間リング構造１１内の電荷制御領域１１ｃに対応する構造層５の部分は、ドーピング種の注入から保護され、構造層５のドーピング型及びレベルを維持する。

【0036】

次に、図２０～図２２に示すように、第２のマスク５０３が除去され、第３のマスク５１０、例えば、第３のフォトリソグラフィ技術によって得られるレジストマスク、又は酸化シリコン若しくは窒化シリコンマスクと置き換えられる。

【0037】

第３のマスク５１０は、機能領域７及び構造層５を覆い、内側リング構造１０の連続環状領域１０ａ及び接続領域１０ｃ、中間リング構造１１の連続環状領域１１ａ及び接続領域１１ｃ、並びに外側リング構造１２の連続環状領域１２ａ及び接続領域１２ｃに対応する第３の環状領域５１１を露出させたままにする。第３のマスク５１０は、第１の環状領域５０１のバンド５０２内のブロック５１０ａと、第２の環状領域５０４のバンド５０５内のブロック５１０ｂと、第２の環状領域５０４の外周バンド５１２内のブロック５１０ｃとを含む。特に、ブロック５１０ａは、内側リング構造１０の電荷制御領域１０ｃを形成するように意図されたゾーンを保護し、ブロック５１０ｂは、中間リング構造１１の電荷制御領域１１ｃを形成するように意図されたゾーンを保護し、ブロック５１０ｃは、外側リング構造１２の電荷制御領域１２ｃを形成するように意図されたゾーンを保護する。ブロック５１０ａ、５１０ｂは、それぞれのバンド５０２、５０５内にあるが、第１のマスク５００及び第２のマスク５０３のブロック５００ａ、５０３ａ、５０３ｂに対して必ずしも同じ位置になくてもよく、又はいかなる場合でも位置合わせされなくてもよい。

【0038】

電荷密度Ｑを得るような濃度で、かつ、外側リング構造１２の最小深さＤｃに達するような第１のエネルギーＥ１及び第２のエネルギーＥ２よりも低い第３のエネルギーＥ３で、同じドーピング種の第３の注入が行われる。このようにして、第３の注入ウェルが形成され、この第３の注入ウェルは、中間リング構造１１に対応する領域において、第２の注入ウェルに隣接し、場合によっては、ｚ軸の方向における不連続性を回避するためにわずかな重なりを有する。第３の注入ウェルは、内側リング構造１０の部分１０’’’、中間リング構造１１の部分１１’’、及び外側リング構造１２全体を形成する。内側リング構造１０の領域内の電荷制御領域１０ｃから中間リング構造１１内の電荷制御領域１１ｃに対応する構造層５の部分は、ドーピング種の注入から保護され、構造層５のドーピング型及びドーピングレベルを維持する。

【0039】

この時点で、エッジ終端構造３が完成し、注入ステップ中のドーピング種の導入から保存され、構造層５と同じドーパント型及び濃度を有する電荷制御領域１０ｃ、１１ｃ、１２ｃを含む。

【0040】

最後に、エッジ終端構造３上にフィールドプレート酸化物９を形成することと、金属構造８を形成することとを含む、終端処理ステップが実行される。このようにして、図１～図７の集積デバイス１が取得される。

【0041】

一般に、マスク及び注入ステップの数は、エッジ終端構造を形成するリング構造の数に等しい。各マスクは、より深い注入に使用されるマスクよりも広い開口部を有し、同じマスクを通して直接形成された注入ウェル内に電荷制御領域を形成するように意図された構造層のゾーンを保護するそれぞれのブロックを備える。マスキング及び注入ステップは、説明した順序とは逆の順序ですなわち、最も外側かつ最も表面のリング構造から開始して最も内側かつ最も深いリング構造まで実行されてもよい。

【0042】

必要に応じて、ドーパント濃度は、一定である代わりにｚ軸に沿って変化してもよい。特に、注入ステップは、注入されたウェルが互いに異なるドーピング種濃度を有するように実行されてもよい。

【0043】

最後に、添付の特許請求の範囲において定義される本開示の範囲から逸脱することなく、説明される集積デバイス及び方法に対して修正及び変形が行われ得ることは明らかである。

【0044】

集積デバイス（１１）は、シリコンカーバイドを含みかつ第１の導電型を有する半導体構造層（５）と、構造層（５）に集積化されたパワーデバイス（２）と、パワーデバイス（２）の周りにリング状に延在しかつ第２の導電型を有するエッジ終端構造（３、２０３、３０３）と、を含み、エッジ終端構造（３、２０３、３０３）が、パワーデバイス（２）の周りにそれぞれ配置されかつ隣接する対をなす複数のリング構造（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）を備え、リング構造（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）のうちの少なくとも第１のリング構造（１０、１１、２１０、２１１、３１０、３１１）が、リング構造（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）のうちの第２のリング構造（１１、１２、２１１、２１２、３１１、３１２）に隣接する遷移領域（１０ｂ、１１ｂ、２１０ｂ、２１１ｂ、３１０ｂ、３１１ｂ）を備え、遷移領域（１０ｂ、１１ｂ、２１０ｂ、２１１ｂ、３１０ｂ、３１１ｂ）が、リング構造（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）のうちの第２のリング構造（１１、１２、２１１、２１２、３１１、３１２）に接続され、かつ第１の導電型を有する電荷制御領域（１０ｄ、１１ｄ、３１０ｄ、３１１ｄ）と交互になっている、第２の導電型を有する接続領域（１０ｃ、１１ｃ、３１０、３１１ｃ）を含む、と要約され得る。

【0045】

リング構造（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）が、内側リング構造（１０、２１０、３１０）と、外側リング構造（１２、１１２、２１２、３１２）と、内側リング構造（１０、２１０、３１０）と外側リング構造（１２、１１２、２１２、３１２）との間の少なくとも１つの中間リング構造（１１、２１１、３１１）と、を含み得る。

【0046】

リング構造（２１０、２１１、２１２）が、内側リング構造（２１０）と外側リング構造（２１２）との間に複数の中間リング構造（２１１）を含み得る。

【0047】

内側リング構造（１０、２１０、３１０）及び各中間リング構造（１１、２１１、３１１）が、すぐ外側のリング構造（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）に隣接するそれぞれの遷移領域（１０ｂ、１１ｂ、２１０ｂ、２１１ｂ、３１０ｂ、３１１ｂ）を含み得、それぞれの遷移領域（１０ｂ、１１ｂ、２１０ｂ、２１１ｂ、３１０ｂ、３１１ｂ）が、すぐ外側のリング構造（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）に接続され、第１の導電型を有する電荷制御領域（１０ｄ、１１ｄ、３１０ｄ、３１１ｄ）と交互になっている、第２の導電型を有するそれぞれの接続領域（１０ｃ、１１ｃ、３１０ｃ、３１１ｃ）を含み得る。

【0048】

内側リング構造（１０、２１０、３１０）及び各中間リング構造（１１、２１１、３１１）が、それぞれの連続環状領域（１０ａ、１１ａ、２１０ａ、２１１ａ、３１０ａ、３１１ａ）を含み得、遷移領域（１０ｂ、１１ｂ、２１０ｂ、２１１ｂ、３１０ｂ、３１１ｂ）が、それぞれの連続環状領域（１０ａ、１１ａ、２１０ａ、２１１ａ、３１０ａ、３１１ａ）の周りに延在し得る。

【0049】

接続領域（１０ｃ、１１ｃ、３１０ｃ、３１１ｃ）が、それぞれの連続環状領域（１０ａ、１１ａ、２１０ａ、２１１ａ、３１０ａ、３１１ａ）をそれぞれのすぐ外側のリング構造（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）に接合し得る。

【0050】

外側リング構造（１２、２１２）が、構造層（５）の外側に隣接し、構造層（５）に隣接し、かつ第１の導電型を有する電荷制御領域（１２ｄ）と交互になっている第２の導電型を有するそれぞれの接続領域（１２ｃ）を含むそれぞれの遷移領域（１２ｂ、２１２ｂ）を含み得る。

【0051】

外側リング構造（１２、２１２）が、それぞれの連続環状領域（１２ｃ、２１０ａ、２１１ａ）を含み、それぞれの遷移領域（１２ｂ、２１２ｂ）が、それぞれの連続環状領域（１２ｃ、２１０ａ、２１１ａ）の周りに延在し得る。

【0052】

電荷制御領域（１０ｄ、１１ｄ、３１０ｄ、３１１ｄ）が、構造層（５）のそれぞれの部分によって画定され得る。

【0053】

構造層（５）が、前面（５ａ）を有し得、リング構造体（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）が、前面（５ａ）から構造層（５）の内側に向かって、エッジ終端構造（３、２０３、３０３）の外側に向かって減少するそれぞれの異なる深さ（Ｄａ、Ｄｂ、Ｄｃ）まで延在し得る。

【0054】

電荷制御領域（１０ｄ、１１ｄ）が、構造層（５）の前面（５ａ）からそれぞれのリング構造（１０、１１、１２、２１０、２１１、２１２）の深さ（Ｄａ、Ｄｂ、Ｄｃ）まで真っ直ぐに延在し得る。

【0055】

電荷制御領域（３１０ｄ、３１１ｄ）の少なくともいくつかが、構造層（５）の前面（５ａ）から、前面（５ａ）に垂直な方向にある距離に位置してもよく、電荷制御領域（３１０ｄ、３１１ｄ）の少なくともいくつかは、前面（５ａ）に垂直な方向に、それぞれのリング構造（３１０、３１１）の深さ（Ｄａ、Ｄｂ）よりも小さい寸法を有してもよい。

【0056】

パワーデバイス（２）が、第２の導電型を有する周辺機能領域（７）を含み得、エッジ終端構造（３、２０３、３０３）が、機能領域（７）に隣接する。

【0057】

集積デバイスを製造するための方法は、第１の導電型を有するシリコンカーバイドを含有する半導体構造層にパワーデバイス（２）を形成することと、パワーデバイス（２）の周りにリング状に延在しかつ第２の導電型を有するエッジ終端構造（３、２０３、３０３）を形成することと、を含み、エッジ終端構造（３、２０３、３０３）を形成することが、パワーデバイス（２）の周りにそれぞれ配置されかつ隣接する対となっている複数のリング構造（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）を形成することと、リング構造（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）のうちの少なくとも第１のリング構造（１０、１１、２１０、２１１、３１０、３１１）において、リング構造（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）のうちの第２のリング構造（１１、１２、２１１、２１２、３１１、３１２）に隣接する遷移領域（１０ｂ、１１ｂ、２１０ｂ、２１１ｂ、３１０ｂ、３１１ｂ）を形成することと、遷移領域（１０ｂ、１１ｂ、２１０ｂ、２１１ｂ、３１０ｂ、３１１ｂ）において、リング構造（１０、１１、１２、２１０、２１１、２１２、３１０、３１１、３１２）のうちの第２のリング構造（１１、１２、２１１、２１２、３１１、３１２）に接続されて、第１の導電型を有する電荷制御領域（１０ｄ、１１ｄ、３１０ｄ、３１１ｄ）と交互になっている、第２の導電型を有する接続領域（１０ｃ、１１ｃ、３１０ｃ、３１１ｃ）を形成することと、を含み得ると、要約され得る。

【0058】

電荷制御領域（１０ｄ、１１ｄ、３１０ｄ、３１１ｄ）と交互になっている接続領域（１０ｃ、１１ｃ、３１０ｃ、３１１ｃ）を形成することは、ドーピング種を構造層（５）に注入することと、注入から電荷制御領域（１０ｄ～１２ｄ）を保護することと、を含み得る。

【0059】

注入することが、それぞれの異なる深さでのドーピング種の複数の注入を順次実行することを含み得、複数の注入のうちの各注入を実行することは、それぞれのマスク（５００、５０３、５１０）を形成することと、それぞれのマスク（５００、５０３、５１０）を通して、それぞれの深さでドーピング種を注入することとを、含み得、各注入のマスク（５００、５０３、５１０）は、より深い注入のマスク（５００、５０３、５１０）によって露出された構造層（５）の部分に対してより広い構造層（５）の部分を露出するように構成されてもよく、各マスク（５００、５０３、５１０）は、それぞれの電荷制御領域（１０ｄ、１１ｄ、３１０ｄ、３１１ｄ）に対応する位置にそれぞれのブロック（５００ａ、５０３ａ、５１０ａ）を含んでもよい。

【0060】

上記で説明した様々な実施形態を組み合わせて、更なる実施形態を提供することができる。実施形態の態様は、なお更なる実施形態を提供するために様々な特許、出願、及び刊行物の概念を用いる必要がある場合、修正することができる。

【0061】

これらの及び他の変更は、上述の詳細な説明に照らして実施形態に対して行うことができる。一般に、以下の特許請求の範囲において、使用される用語は、特許請求の範囲を本明細書及び特許請求の範囲に開示された特定の実施形態に限定するように解釈されるべきではなく、そのような特許請求の範囲が権利を与えられる均等物の全範囲とともに全ての可能な実施形態を含むように解釈されるべきである。したがって、特許請求の範囲は本開示によって限定されない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13a】

【図13b】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【外国語明細書】