特開 2024-7583 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024007583

(43)【公開日】2024-01-19

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/861 20060101AFI20240112BHJP

   H01L 21/8234 20060101ALI20240112BHJP

   H01L 27/06 20060101ALI20240112BHJP

   H01L 21/336 20060101ALI20240112BHJP

   H01L 29/06 20060101ALI20240112BHJP

【ＦＩ】

H01L29/91 K

H01L27/06 102A

H01L27/06 311B

H01L29/78 301D

H01L27/06 311A

H01L29/06 301F

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022108742

(22)【出願日】2022-07-06

(71)【出願人】

【識別番号】000002037

【氏名又は名称】新電元工業株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】神田 良

(72)【発明者】

【氏名】土田 健祐

【テーマコード（参考）】

5F048

5F140

【Ｆターム（参考）】

5F048AC06

5F048AC10

5F048BB05

5F048BC03

5F048CC04

5F048CC05

5F048CC06

5F140AA25

5F140AA38

5F140AB06

5F140AC21

5F140BF04

5F140BF54

5F140BH04

5F140CD08

(57)【要約】

【解決手段】起動回路を備える半導体装置であって、前記起動回路は、半導体基板に設けられたトランジスタ部と、前記トランジスタ部のゲート電極とドレイン電極との間において直列に電気的に接続された複数のダイオード素子を有し、アノードが前記ゲート電極と電気的に接続され、カソードが前記ドレイン電極と電気的に接続されたダイオード部と、前記ゲート電極と電気的に接続され、前記トランジスタ部の動作を制御するためのゲート制御部と、前記ドレイン電極と前記ゲート制御部との間に電気的に接続されたフィールドプレート抵抗部と、を備える半導体装置を提供する。
【選択図】図２

【特許請求の範囲】

【請求項1】

起動回路を備える半導体装置であって、
前記起動回路は、
半導体基板に設けられたトランジスタ部と、
前記トランジスタ部のゲート電極とドレイン電極との間において直列に電気的に接続された複数のダイオード素子を有し、アノードが前記ゲート電極と電気的に接続され、カソードが前記ドレイン電極と電気的に接続されたダイオード部と、
前記ゲート電極と電気的に接続され、前記トランジスタ部の動作を制御するためのゲート制御部と、
前記ドレイン電極と前記ゲート制御部との間に電気的に接続されたフィールドプレート抵抗部と、
を備える半導体装置。

【請求項2】

前記ダイオード部の降伏電圧は、前記トランジスタ部の定格電圧よりも大きく、前記トランジスタ部のブレークダウン電圧よりも小さい
請求項１に記載の半導体装置。

【請求項3】

前記ドレイン電極および前記トランジスタ部のソース電極は、前記半導体基板の上方に設けられ、
前記ドレイン電極と前記ソース電極との距離は、上面視において、３０μｍ以上、２００μｍ以下である
請求項１または２に記載の半導体装置。

【請求項4】

前記ダイオード部は、上面視において、前記ドレイン電極から前記ゲート電極まで延伸した延伸部を有する
請求項１または２に記載の半導体装置。

【請求項5】

前記延伸部は、上面視において、前記ドレイン電極と前記ゲート電極との間の最短距離で延伸している
請求項４に記載の半導体装置。

【請求項6】

前記ダイオード部は、上面視において、前記ゲート電極と前記トランジスタ部のドレイン電極との間に設けられた折り返し部を有する
請求項１または２に記載の半導体装置。

【請求項7】

前記ダイオード部および前記フィールドプレート抵抗部の材料は、ポリシリコンである
請求項１または２に記載の半導体装置。

【請求項8】

前記ダイオード部は、第１導電型の第１導電型領域および前記第１導電型と異なる第２導電型の第２導電型領域を備え、
前記第１導電型領域および前記第２導電型領域の不純物濃度は、前記フィールドプレート抵抗部の不純物濃度と異なる
請求項１または２に記載の半導体装置。

【請求項9】

前記ダイオード部は、第１導電型の第１導電型領域および前記第１導電型と異なる第２導電型の第２導電型領域を備え、
前記第１導電型領域および前記第２導電型領域の一方の不純物濃度は、前記フィールドプレート抵抗部の不純物濃度と同一であり、他方の不純物濃度は、前記フィールドプレート抵抗部の不純物濃度と異なる
請求項１または２に記載の半導体装置。

【請求項10】

前記ゲート電極と前記ドレイン電極との間において、前記ドレイン電極の外周を覆うように前記フィールドプレート抵抗部が設けられた第１領域と、
前記ゲート電極と前記ドレイン電極との間において、前記フィールドプレート抵抗部が設けられていない第２領域と、
を有し、
前記ダイオード部は、前記第２領域に設けられる
請求項１または２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

特許文献１には、「高耐圧のトランジスタ」を有する「起動回路付半導体装置」が開示されている。
［先行技術文献］
［特許文献］
特許文献１ 特開２０１４－０１７９６２号公報

【0003】

静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）による素子の破壊を防止するためのダイオード部を備える半導体装置を提供する。

【発明の概要】

【0004】

本発明の第１の態様においては、起動回路を備える半導体装置であって、前記起動回路は、半導体基板に設けられたトランジスタ部と、前記トランジスタ部のゲート電極とドレイン電極との間において直列に電気的に接続された複数のダイオード素子を有し、アノードが前記ゲート電極と電気的に接続され、カソードが前記ドレイン電極と電気的に接続されたダイオード部と、前記ゲート電極と電気的に接続され、前記トランジスタ部の動作を制御するためのゲート制御部と、前記ドレイン電極と前記ゲート制御部との間に電気的に接続されたフィールドプレート抵抗部と、を備える半導体装置を提供する。

【0005】

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0006】

【図1】実施例に係る半導体装置２００の回路図の一例を示す。

【図2】実施例に係る起動回路１００の回路図の一例を示す。

【図3】起動回路１００の上面図の一例である。

【図4】起動回路１００の断面図の一例である。

【図5】起動回路１００の変形例の上面図である。

【発明を実施するための形態】

【0007】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0008】

図１は、実施例に係る半導体装置２００の回路図の一例を示す。本例の半導体装置２００は、起動回路１００と、電源２１０と、ブリッジダイオード２２０と、力率改善部２３０と、負荷２４０とを備える。ブリッジダイオード２２０は、電源２１０からの交流電流を整流して、力率改善部２３０に出力する。ブリッジダイオード２２０は、ブリッジ接続された複数のダイオードを有する。

【0009】

力率改善部２３０は、入力された交流電流の力率を改善して力率を１に近づけるように動作する。力率改善部２３０は、スイッチング部２３１と、ゲート制御部２３２と、抵抗２３３と、インダクタＬと、ダイオードＤｉとを有する。力率改善部２３０は、ブリッジダイオード２２０が整流した電流を受け取る。力率改善部２３０は、力率角（即ち、位相角）を０°に近づけることで、電圧と電流の位相差を小さくする。これにより、力率改善部２３０は高調波電流を抑制することができる。

【0010】

図２は、実施例に係る起動回路１００の回路図の一例を示す。本例の起動回路１００は、トランジスタ部１０と、ゲート制御部２０と、フィールドプレート抵抗部３０と、ダイオード部４０と、クランプダイオード５０とを備える。

【0011】

トランジスタ部１０は、後述する半導体基板１１０に設けられる。トランジスタ部１０は、ＭＯＳＦＥＴ等の任意のトランジスタであってよい。トランジスタ部１０は、Ｎチャネルのトランジスタであってもよいし、Ｐチャネルのトランジスタであってもよい。本例のトランジスタ部１０は、Ｎチャネル型のＭＯＳＦＥＴである。トランジスタ部１０は、高耐圧ＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｏｕｂｌｅ ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ）であってよい。トランジスタ部１０のドレイン端子は、端子Ｖｈｖと電気的に接続されている。トランジスタ部１０のソース端子は、接続点Ｐを介してコンデンサ６０の一端と電気的に接続されている。

【0012】

ゲート制御部２０は、トランジスタ部１０のゲート端子と電気的に接続され、トランジスタ部１０の動作を制御する。ゲート制御部２０は、フィールドプレート抵抗部３０を介して端子Ｖｈｖと電気的に接続されている。本例のゲート制御部２０は、端子Ｖｈｖに印加された電圧に応じてトランジスタ部１０の動作を制御する。

【0013】

フィールドプレート抵抗部３０は、トランジスタ部１０のドレイン－ゲート間に設けられ、高耐圧且つ高抵抗の起動抵抗として機能する。また、フィールドプレート抵抗部３０は、導電性の材料で形成され、トランジスタ部１０の耐圧を向上するためのフィールドプレートとして機能してよい。フィールドプレート抵抗部３０は、トランジスタ部１０のドレイン端子とゲート制御部２０との間に設けられる。

【0014】

ダイオード部４０は、トランジスタ部１０のゲート端子とドレイン端子との間において直列に電気的に接続された複数のダイオード素子を有する。ダイオード部４０のアノードは、トランジスタ部１０のゲート端子と電気的に接続される。ダイオード部４０のカソードは、トランジスタ部１０のドレイン端子と電気的に接続される。ゲート端子は、後述するゲート電極１１と電気的に接続される。ドレイン端子は、後述するドレイン電極１２と電気的に接続される。

【0015】

クランプダイオード５０は、トランジスタ部１０のゲート端子とグラウンド端子との間をクランプして、トランジスタ部１０のゲート端子に予め定められたゲート電圧を印加する。これにより、トランジスタ部１０のゲート端子に過電圧が印加されるのを防止する。クランプダイオード５０を設けることでＥＳＤサージの影響を低減できる。本例のクランプダイオード５０は、直列に接続された複数のツェナーダイオードを含む。

【0016】

コンデンサ６０は、端子Ｖｈｖとグラウンド端子との間においてトランジスタ部１０と直列に電気的に接続される。コンデンサ６０は、起動回路１００の起動時に充電されて起動用電圧Ｖｃｃを生成する。このように、起動回路１００は、力率改善部２３０からの電源の供給に応じて起動して、予め定められた起動用電圧Ｖｃｃを生成する。起動回路１００で生成した起動用電圧Ｖｃｃは、外部の制御ＩＣ等において、スイッチング素子のオンオフ制御に用いられてよい。

【0017】

コンデンサ６０は、起動回路１００に外付けされてよい。即ち、コンデンサ６０は、トランジスタ部１０、ゲート制御部２０、フィールドプレート抵抗部３０、ダイオード部４０およびクランプダイオード５０が設けられた半導体チップの外部に設けられてよく、これらが格納された半導体パッケージの外部に設けられてよい。

【0018】

ここで、ダイオード部４０の降伏電圧は、トランジスタ部１０の定格電圧よりも大きく、トランジスタ部１０のブレークダウン電圧よりも小さくてよい。これにより、起動回路１００にＥＳＤサージが入った場合に、ブレークダウン電圧に達する前にダイオード部４０が降伏して、トランジスタ部１０を高速にターンオンすることができる。ＥＳＤチャージを素早く引き抜いて、起動回路１００の破壊耐量を向上することができる。なお、トランジスタ部１０の定格電圧とは、トランジスタ部１０のゲートをオープンにした状態でドレイン端子とソース端子との間に印加できる最大の電圧であってよい。

【0019】

同様に、ダイオード部４０およびクランプダイオード５０の直列の降伏電圧は、トランジスタ部１０の定格電圧よりも大きく、トランジスタ部１０のブレークダウン電圧よりも小さくてよい。

【0020】

ここで、起動回路に設けられるＭＯＳＦＥＴは、構造が比較的小さくて十分な容量を有さないのでＥＳＤの影響を受ける場合がある。起動回路に使用する自己起動型の高耐圧ＭＯＳＦＥＴは、端子Ｖｈｖへの電圧の印加に応じてゲートがオンする仕組みになっているが、ＥＳＤのような高速なサージには応答できない場合がある。

【0021】

本例の起動回路１００は、トランジスタ部１０のゲートドレイン間にダイオード部４０を備えることにより、トランジスタ部１０に対するＥＳＤの影響を抑制することができる。これにより、ＭＯＳＦＥＴ単体の耐圧を高くしてＥＳＤ耐量を持たせる必要がなくなるので、トランジスタ部１０の性能を犠牲にすることなくＥＳＤ対策を実現することができる。

【0022】

図３は、起動回路１００の上面図の一例である。起動回路１００は、半導体基板１１０の上方においてゲート電極１１と、ドレイン電極１２と、ソース電極１３と、フィールドプレート抵抗部３０と、ダイオード部４０とを備える。本例のダイオード部４０は、延伸部４４を有する。

【0023】

ドレイン電極１２は、上面視において、起動回路１００の中心に設けられる。起動回路１００の中心とは、上面視において、ゲート電極１１、ドレイン電極１２およびソース電極１３等で構成されるトランジスタ部１０の中心であってよい。上面視とは、半導体基板１１０の主面と垂直な方向において、半導体基板１１０の上面から下面側の視点を指してよい。半導体基板１１０の上面とは、ＭＯＳゲート構造が形成される側の半導体基板１１０の主面であってよい。本例のドレイン電極１２の形状は円形であるが、これに限定されない。

【0024】

ソース電極１３は、ドレイン電極１２の外周を覆って設けられる。本例のソース電極１３の形状は中空の円形であるが、これに限定されない。ソース電極１３の材料は、ドレイン電極１２の材料と同一であってもよく、異なっていてもよい。

【0025】

ゲート電極１１は、ドレイン電極１２とソース電極１３との間において、ドレイン電極１２の外周を覆って設けられる。ゲート電極１１は、ソース電極１３の内周に沿って設けられてよい。ゲート電極１１、ドレイン電極１２およびソース電極１３は、上面視において、同心円状に設けられてよい。

【0026】

フィールドプレート抵抗部３０の一端は、ドレイン電極１２と接続されており、他端は不図示のゲート制御部２０に接続されてよい。フィールドプレート抵抗部３０は、半導体基板１１０の上面において、予め定められた電位を与えることにより、ドレイン電極１２から広がる空乏層による電界を緩和することができる。フィールドプレート抵抗部３０は、上面視において、ドレイン電極１２の外周に渦巻き状に配置されている。本例のフィールドプレート抵抗部３０は、ダイオード部４０の近傍において複数回折り返しながら渦巻き状に形成されている。

【0027】

フィールドプレート抵抗部３０を渦巻き状に形成することにより、フィールドプレートとしての機能を保持しつつ、フィールドプレート抵抗部３０の高抵抗化を実現できる。フィールドプレート抵抗部３０を高耐圧且つ高抵抗となるように形成することで端子Ｖｈｖに直流の高電圧が印加された状態であってもブレークダウンすることなく、起動回路１００を起動させることができる。

【0028】

第１領域１０１は、ゲート電極１１とドレイン電極１２との間において、ドレイン電極１２の外周を覆うようにフィールドプレート抵抗部３０が設けられた領域である。第１領域１０１においては、ドレイン電極１２の中心からゲート電極１１に向かって、フィールドプレート抵抗部３０が予め定められた間隔で配置されてよい。

【0029】

第２領域１０２は、ゲート電極１１とドレイン電極１２との間において、フィールドプレート抵抗部３０が設けられていない領域である。本例の第２領域１０２は、フィールドプレート抵抗部３０が折り返されることにより、フィールドプレート抵抗部３０が設けられていない領域である。第２領域１０２には、ダイオード部４０が設けられている。

【0030】

第２領域１０２において、ダイオード部４０とフィールドプレート抵抗部３０との間隔は、第１領域１０１におけるフィールドプレート抵抗部３０同士の間隔と略同一であってよい。即ち、第２領域１０２においてもフィールドプレート抵抗部３０による電界緩和の効果が得られる程度に、第２領域１０２の近傍で折り返されるフィールドプレート抵抗部３０同士が近接して配置されてよい。

【0031】

ダイオード部４０は、第２領域１０２において、ドレイン電極１２を起点として多段のダイオード素子を直線的にゲート電極１１まで伸ばして接続する。ダイオード部４０は、第１導電型領域４１および第２導電型領域４２を有する。

【0032】

第１導電型領域４１および第２導電型領域４２は、ポリシリコンにドーパントをイオン注入することで形成されてよい。第１導電型領域４１はＮ型の領域であってよい。第１導電型領域４１のドーパントは、リン、ヒ素またはアンチモン等であってよい。第２導電型領域４２はＰ型の領域であってよい。第２導電型領域４２のドーパントは、ホウ素またはインジウム等であってよい。

【0033】

第１導電型領域４１および第２導電型領域４２の不純物濃度は、フィールドプレート抵抗部３０の不純物濃度と異なっていてよい。フィールドプレート抵抗部３０の不純物濃度は、第１導電型領域４１および第２導電型領域４２の不純物濃度よりも低くてよい。また、フィールドプレート抵抗部３０の不純物濃度は、第１導電型領域４１または第２導電型領域４２の少なくとも１つの不純物濃度よりも低くてよい。

【0034】

第１導電型領域４１および第２導電型領域４２の一方の不純物濃度は、フィールドプレート抵抗部３０の不純物濃度と同一であり、他方の不純物濃度は、フィールドプレート抵抗部３０の不純物濃度と異なっていてよい。例えば、第１導電型領域４１および第２導電型領域４２の一方の不純物濃度は、フィールドプレート抵抗部３０の不純物濃度と同一であり、他方の不純物濃度は、フィールドプレート抵抗部３０の不純物濃度よりも低い。

【0035】

延伸部４４は、上面視において、ドレイン電極１２からゲート電極１１まで延伸している。延伸部４４は、上面視において、ドレイン電極１２とゲート電極１１との間の最短距離で延伸してよい。

【0036】

ドレイン電極１２とソース電極１３との距離は、起動回路１００の耐圧等に応じて適宜設定されてよい。例えば、ドレイン電極１２とソース電極１３との距離は、上面視において、３０μｍ以上、２００μｍ以下である。ドレイン電極１２とソース電極１３との距離とは、ドレイン電極１２の外周とソース電極１３の内周までの最短距離であってよい。

【0037】

フィールドプレート抵抗部３０およびダイオード部４０の材料は、同一であってよく、異なっていてもよい。本例では、フィールドプレート抵抗部３０およびダイオード部４０の材料は、ポリシリコンである。ポリシリコンにドーパントをイオン注入することにより、任意の不純物濃度に調整してよい。

【0038】

ここで、フィールドプレート抵抗部３０およびダイオード部４０などのポリシリコンを形成する段階の少なくとも一部を共通のプロセスとすることで、製造プロセスを簡略化することができる。起動回路１００は、ゲートポリシリコンを形成した後に、フィールドプレート抵抗部３０のポリシリコンを形成して、その後にダイオード部４０のイオン注入を行ってよい。ゲートポリシリコンとは、後述するゲート導電部１２１であってよい。

【0039】

フィールドプレート抵抗部３０の不純物濃度と同一であるポリシリコンは、フィールドプレート抵抗部３０と同一のプロセスで形成されてよい。同一のプロセスとは、同一のポリシリコン形成工程で同時に形成することを指してよい。同一のプロセスとは、同一のイオン注入工程で同時にイオン注入することを指してよい。

【0040】

第１導電型領域４１の不純物濃度がフィールドプレート抵抗部３０の不純物濃度と同一である場合、第１導電型領域４１がフィールドプレート抵抗部３０と同一のプロセスで形成されてよい。第２導電型領域４２の不純物濃度がフィールドプレート抵抗部３０の不純物濃度と同一である場合、第２導電型領域４２がフィールドプレート抵抗部３０と同一のプロセスで形成されてよい。

【0041】

フィールドプレート抵抗部３０およびダイオード部４０のポリシリコンは、同一のプロセスで形成されてよい。その後、パターニングにより選択的にイオン注入することで、不純物濃度の異なるフィールドプレート抵抗部３０およびダイオード部４０を形成してもよい。

【0042】

なお、第１導電型領域４１および第２導電型領域４２は、ゲートポリシリコンを形成した後にイオン注入されてよい。これにより、ダイオード部４０を形成した後の熱処理によって、第１導電型領域４１と第２導電型領域４２との境界がぼやけることを回避することができる。

【0043】

図４は、起動回路１００の断面図の一例である。本図は、図３のａ－ａ'断面を示す。ａ－ａ'断面は、ダイオード部４０を通過する断面である。起動回路１００は、半導体基板１１０を備える。

【0044】

半導体基板１１０は、ドリフト領域１１１と、ドレインコンタクト領域１１２と、ソースコンタクト領域１１３と、ウェル領域１１４とを有する。半導体基板１１０の上方には、酸化膜１２０が設けられる。

【0045】

フィールドプレート抵抗部３０は、酸化膜１２０の上面に設けられる。本例のフィールドプレート抵抗部３０は、ゲート電極１１とドレイン電極１２との間において、等間隔に配線されているが、異なる間隔で配線されてもよい。フィールドプレート抵抗部３０は、端子Ｖｈｖに高電圧が印加された場合に、酸化膜１２０を介して半導体基板１１０の上面付近にフィールド電位を与えて、ドレイン電極１２からゲート電極１１に向けて徐々に電位が変化するように分布させることができる。これにより、逆バイアスが印加されている状態においても、半導体基板１１０の上面に電位分布を与えて空乏層による電界を緩和して耐圧を向上することができる。

【0046】

ウェル領域１１４は、半導体基板１１０の上面の外周に設けられる。ソースコンタクト領域１１３は、半導体基板１１０の上面であって、ウェル領域１１４の内側に設けられる。ソースコンタクト領域１１３の不純物濃度は、ドリフト領域１１１の不純物濃度よりも高い。

【0047】

ドレインコンタクト領域１１２は、半導体基板１１０の上面に設けられる。ドレインコンタクト領域１１２は、半導体基板１１０の上面の中央付近に設けられる。ドレインコンタクト領域１１２の不純物濃度は、ドリフト領域１１１の不純物濃度よりも高い。

【0048】

ゲート導電部１２１は、ゲート電極１１と電気的に接続され、ゲート電位に設定されている。ゲート導電部１２１は、酸化膜１２０の内部に埋め込まれてよい。ゲート導電部１２１は、ウェル領域１１４の上方に設けられてよい。本例のゲート導電部１２１は、半導体基板１１０の上面においてドレインコンタクト領域１１２とソースコンタクト領域１１３との間に設けられたウェル領域１１４の上方に設けられることにより、トランジスタ部１０のオンオフを切り替える。本例のゲート導電部１２１の材料は、ポリシリコンであるがこれに限定されない。

【0049】

図５は、起動回路１００の変形例の上面図である。本例のダイオード部４０は、折り返し部４６を有する点で図２の実施例と相違する。本例では、図２の実施例と相違する点について特に説明する。

【0050】

折り返し部４６は、上面視において、ゲート電極１１とドレイン電極１２との間に設けられる。折り返し部４６は、第１導電型領域４１および第２導電型領域４２の繰り返し構造において、複数の折り返された部分を有する。折り返し部４６を設けることにより、ダイオード部４０の長さを調整することができる。これにより、ダイオード部４０の降伏電圧を調整することができる。

【0051】

（付記１）
起動回路を備える半導体装置であって、
前記起動回路は、
半導体基板に設けられたトランジスタ部と、
前記トランジスタ部のゲート電極とドレイン電極との間において直列に電気的に接続された複数のダイオード素子を有し、アノードが前記ゲート電極と電気的に接続され、カソードが前記ドレイン電極と電気的に接続されたダイオード部と、
前記ゲート電極と電気的に接続され、前記トランジスタ部の動作を制御するためのゲート制御部と、
前記ドレイン電極と前記ゲート制御部との間に電気的に接続されたフィールドプレート抵抗部と、
を備える半導体装置。

【0052】

（付記２）
前記ダイオード部の降伏電圧は、前記トランジスタ部の定格電圧よりも大きく、前記トランジスタ部のブレークダウン電圧よりも小さい
付記１に記載の半導体装置。

【0053】

（付記３）
前記ドレイン電極および前記トランジスタ部のソース電極は、前記半導体基板の上方に設けられ、
前記ドレイン電極と前記ソース電極との距離は、上面視において、３０μｍ以上、２００μｍ以下である
付記１または２に記載の半導体装置。

【0054】

（付記４）
前記ダイオード部は、上面視において、前記ドレイン電極から前記ゲート電極まで延伸した延伸部を有する
付記１または２に記載の半導体装置。

【0055】

（付記５）
前記延伸部は、上面視において、前記ドレイン電極と前記ゲート電極との間の最短距離で延伸している
付記４に記載の半導体装置。

【0056】

（付記６）
前記ダイオード部は、上面視において、前記ゲート電極と前記トランジスタ部のドレイン電極との間に設けられた折り返し部を有する
付記１または２に記載の半導体装置。

【0057】

（付記７）
前記ダイオード部および前記フィールドプレート抵抗部の材料は、ポリシリコンである
付記１または２に記載の半導体装置。

【0058】

（付記８）
前記ダイオード部は、第１導電型の第１導電型領域および前記第１導電型と異なる第２導電型の第２導電型領域を備え、
前記第１導電型領域および前記第２導電型領域の不純物濃度は、前記フィールドプレート抵抗部の不純物濃度と異なる
付記１または２に記載の半導体装置。

【0059】

（付記９）
前記ダイオード部は、第１導電型の第１導電型領域および前記第１導電型と異なる第２導電型の第２導電型領域を備え、
前記第１導電型領域および前記第２導電型領域の一方の不純物濃度は、前記フィールドプレート抵抗部の不純物濃度と同一であり、他方の不純物濃度は、前記フィールドプレート抵抗部の不純物濃度と異なる
付記１または２に記載の半導体装置。

【0060】

（付記１０）
前記ゲート電極と前記ドレイン電極との間において、前記ドレイン電極の外周を覆うように前記フィールドプレート抵抗部が設けられた第１領域と、
前記ゲート電極と前記ドレイン電極との間において、前記フィールドプレート抵抗部が設けられていない第２領域と、
を有し、
前記ダイオード部は、前記第２領域に設けられる
付記１または２に記載の半導体装置。

【0061】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【0062】

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

【符号の説明】

【0063】

１０・・・トランジスタ部、１１・・・ゲート電極、１２・・・ドレイン電極、１３・・・ソース電極、２０・・・ゲート制御部、３０・・・フィールドプレート抵抗部、４０・・・ダイオード部、４１・・・第１導電型領域、４２・・・第２導電型領域、４４・・・延伸部、４６・・・折り返し部、５０・・・クランプダイオード、６０・・・コンデンサ、１００・・・起動回路、１０１・・・第１領域、１０２・・・第２領域、１１０・・・半導体基板、１１１・・・ドリフト領域、１１２・・・ドレインコンタクト領域、１１３・・・ソースコンタクト領域、１１４・・・ウェル領域、１２０・・・酸化膜、１２１・・・ゲート導電部、２００・・・半導体装置、２１０・・・電源、２２０・・・ブリッジダイオード、２３０・・・力率改善部、２３１・・・スイッチング部、２３２・・・ゲート制御部、２３３・・・抵抗、２４０・・・負荷

【図1】

【図2】

【図3】

【図4】

【図5】