特開 2024-76062 受光素子および光検出装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024076062

(43)【公開日】2024-06-05

(54)【発明の名称】受光素子および光検出装置

(51)【国際特許分類】

   H01L 27/146 20060101AFI20240529BHJP

   H01L 31/10 20060101ALI20240529BHJP

【ＦＩ】

H01L27/146 A

H01L31/10 A

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022187426

(22)【出願日】2022-11-24

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】町長 賢一

【テーマコード（参考）】

4M118

5F149

5F849

【Ｆターム（参考）】

4M118AA05

4M118AA06

4M118AB01

4M118BA04

4M118CA03

4M118CB02

4M118EA14

4M118FA06

4M118FA27

4M118HA21

4M118HA31

5F149AA04

5F149AB07

5F149BA30

5F149BB03

5F149CB04

5F149CB14

5F149CB15

5F149DA02

5F149EA04

5F149EA07

5F149EA16

5F149FA05

5F149GA06

5F149HA01

5F149HA12

5F149XB01

5F149XB18

5F849AA04

5F849AB07

5F849BA30

5F849BB03

5F849CB04

5F849CB14

5F849CB15

5F849DA02

5F849EA04

5F849EA07

5F849EA16

5F849FA05

5F849GA06

5F849HA01

5F849HA12

5F849XB01

5F849XB18

(57)【要約】      （修正有）

【課題】画素間の感度の均一性を向上させる受光素子及び光検出装置を提供する。
【解決手段】受光素子１００は、第１主面１０ａを有する基板１０と、第１主面の上のｎ型コンタクト層２１と、その上の受光層３１と、その上の画素分離調整層３３と、その上のｐ型コンタクト層２２と、第１主面に平行な第１方向でｐ型コンタクト層及び画素分離調整層を複数の画素に分離する複数の第１溝７１と、第１方向での複数の第１溝の外側において、ｐ型コンタクト層、画素分離調整層及び受光層に形成され、ｎ型コンタクト層に達する第２溝７２と、第１方向での複数の第１溝と第２溝との間において、ｐ型コンタクト層及び受光層に形成された第３溝７３と、第２溝の底において、ｎ型コンタクト層に接する第１ｎ電極５１と、ｐ型コンタクト層の上に設けられた第２ｎ電極５３と、を有する。第３溝は、複数の第１溝のうち、第１方向で最も外側に位置する第１溝につながる。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１主面を有する基板と、
前記第１主面の上に設けられた第１導電型の第１コンタクト層と、
前記第１コンタクト層の上に設けられた受光層と、
前記受光層の上に設けられた画素分離調整層と、
前記画素分離調整層の上に設けられた第２導電型の第２コンタクト層と、
前記第１主面に平行な第１方向で前記第２コンタクト層および前記画素分離調整層を複数の画素に分離する複数の第１溝と、
前記第１方向での前記複数の第１溝の外側において、前記第２コンタクト層、前記画素分離調整層および前記受光層に形成され、前記第１コンタクト層に達する第２溝と、
前記第１方向での前記複数の第１溝と前記第２溝との間において、前記第２コンタクト層および前記受光層に形成された第３溝と、
前記第２溝の底において、前記第１コンタクト層に接する第１電極と、
前記第２コンタクト層の上に設けられた第２電極と、
を有し、
前記第３溝は、前記複数の第１溝のうちで、前記第１方向で最も外側に位置する第１溝につながる、受光素子。

【請求項2】

前記複数の画素のうちで、前記第１方向で最も外側に位置する画素の前記画素分離調整層は、前記第１主面に垂直な平面視で、
前記複数の第１溝のうちの２つの第１溝の間の第１領域と、
前記第１領域と前記第３溝との間の第２領域と、
を有し、
前記第２領域の前記第１方向での寸法は、２．５μｍ以上３．５μｍ以下である、請求項１に記載の受光素子。

【請求項3】

前記第２領域の前記第１方向での寸法は、２．７μｍ以上３．５μｍ以下である、請求項２に記載の受光素子。

【請求項4】

前記第３溝の底面に、前記第１コンタクト層が露出している、請求項１から請求項３のいずれか１項に記載の受光素子。

【請求項5】

前記画素分離調整層は、
前記受光層の上に設けられた前記第１導電型の第１半導体層と、
前記第１半導体層の上に設けられた前記第２導電型の第２半導体層と、
を有し、
前記第１溝の底面に、前記第１半導体層が露出している、請求項１から請求項３のいずれか１項に記載の受光素子。

【請求項6】

第１主面を有する基板と、
前記第１主面の上に設けられた第１導電型の第１コンタクト層と、
前記第１コンタクト層の上に設けられた受光層と、
前記受光層の上に設けられた画素分離調整層と、
前記画素分離調整層の上に設けられた第２導電型の第２コンタクト層と、
前記第１主面に平行な第１方向で前記第２コンタクト層および前記画素分離調整層を複数の画素に分離する複数の第１溝と、
前記第１方向での前記複数の第１溝の外側において、前記第２コンタクト層、前記画素分離調整層および前記受光層に形成され、前記第１コンタクト層に達する第２溝と、
前記第２溝の底において、前記第１コンタクト層に接する第１電極と、
前記第２コンタクト層の上に設けられた第２電極と、
を有し、
前記第２溝は、前記複数の第１溝のうちで、前記第１方向で最も外側に位置する第１溝につながる、受光素子。

【請求項7】

前記複数の画素のうちで、前記第１方向で最も外側に位置する画素の前記画素分離調整層は、前記第１主面に垂直な平面視で、
前記複数の第１溝のうちの２つの第１溝の間の第１領域と、
前記第１領域と前記第２溝との間の第２領域と、
を有し、
前記第２領域の前記第１方向での寸法は、２．５μｍ以上３．５μｍ以下である、請求項６に記載の受光素子。

【請求項8】

前記第２領域の前記第１方向での寸法は、２．７μｍ以上３．５μｍ以下である、請求項７に記載の受光素子。

【請求項9】

前記画素分離調整層は、
前記受光層の上に設けられた前記第１導電型の第１半導体層と、
前記第１半導体層の上に設けられた前記第２導電型の第２半導体層と、
を有し、
前記第１溝の底面に、前記第１半導体層が露出している、請求項６から請求項８のいずれか１項に記載の受光素子。

【請求項10】

請求項１、請求項２、請求項３、請求項６、請求項７または請求項８に記載の受光素子と、
前記受光素子に接続された回路基板と、
を有する、光検出装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、受光素子および光検出装置に関する。

【背景技術】

【0002】

赤外線を検知する受光素子として、受光層の上に設けられた半導体層に画素分離用の溝が形成された受光素子が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－０３４６４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

受光素子に対して、画素間の感度の均一性の向上が望まれている。

【0005】

本開示は、画素間の感度の均一性を向上できる受光素子および光検出装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の受光素子は、第１主面を有する基板と、前記第１主面の上に設けられた第１導電型の第１コンタクト層と、前記第１コンタクト層の上に設けられた受光層と、前記受光層の上に設けられた画素分離調整層と、前記画素分離調整層の上に設けられた第２導電型の第２コンタクト層と、前記第１主面に平行な第１方向で前記第２コンタクト層および前記画素分離調整層を複数の画素に分離する複数の第１溝と、前記第１方向での前記複数の第１溝の外側において、前記第２コンタクト層、前記画素分離調整層および前記受光層に形成され、前記第１コンタクト層に達する第２溝と、前記第１方向での前記複数の第１溝と前記第２溝との間において、前記第２コンタクト層および前記受光層に形成された第３溝と、前記第２溝の底において、前記第１コンタクト層に接する第１電極と、前記第２コンタクト層の上に設けられた第２電極と、を有し、前記第３溝は、前記複数の第１溝のうちで、前記第１方向で最も外側に位置する第１溝につながる。

【発明の効果】

【0007】

本開示によれば、画素間の感度の均一性を向上できる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る受光素子を示す模式図である。

【図2】図２は、第１実施形態に係る受光素子を示す断面図である。

【図3】図３は、第１実施形態に係る受光素子の製造方法を示す断面図（その１）である。

【図4】図４は、第１実施形態に係る受光素子の製造方法を示す断面図（その２）である。

【図5】図５は、第１実施形態に係る受光素子の製造方法を示す断面図（その３）である。

【図6】図６は、第１実施形態に係る受光素子の製造方法を示す断面図（その４）である。

【図7】図７は、第１実施形態に係る受光素子の製造方法を示す断面図（その５）である。

【図8】図８は、第１実施形態に係る受光素子の製造方法を示す断面図（その６）である。

【図9】図９は、第１実施形態に係る受光素子の製造方法を示す断面図（その７）である。

【図10】図１０は、第１実施形態に係る受光素子の製造方法を示す断面図（その８）である。

【図11】図１１は、第１実施形態に係る受光素子の製造方法を示す断面図（その９）である。

【図12】図１２は、参考例に係る受光素子を示す断面図である。

【図13】図１３は、第２実施形態に係る受光素子を示す断面図である。

【図14】図１４は、第２実施形態に係る受光素子の製造方法を示す断面図（その１）である。

【図15】図１５は、第２実施形態に係る受光素子の製造方法を示す断面図（その２）である。

【図16】図１６は、第２実施形態に係る受光素子の製造方法を示す断面図（その３）である。

【図17】図１７は、第２実施形態に係る受光素子の製造方法を示す断面図（その４）である。

【図18】図１８は、第３実施形態に係る光検出装置を示す断面図である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0010】

〔１〕 本開示の一態様に係る受光素子は、第１主面を有する基板と、前記第１主面の上に設けられた第１導電型の第１コンタクト層と、前記第１コンタクト層の上に設けられた受光層と、前記受光層の上に設けられた画素分離調整層と、前記画素分離調整層の上に設けられた第２導電型の第２コンタクト層と、前記第１主面に平行な第１方向で前記第２コンタクト層および前記画素分離調整層を複数の画素に分離する複数の第１溝と、前記第１方向での前記複数の第１溝の外側において、前記第２コンタクト層、前記画素分離調整層および前記受光層に形成され、前記第１コンタクト層に達する第２溝と、前記第１方向での前記複数の第１溝と前記第２溝との間において、前記第２コンタクト層および前記受光層に形成された第３溝と、前記第２溝の底において、前記第１コンタクト層に接する第１電極と、前記第２コンタクト層の上に設けられた第２電極と、を有し、前記第３溝は、前記複数の第１溝のうちで、前記第１方向で最も外側に位置する第１溝につながる。

【0011】

受光層に光が入射すると、受光層においてホールおよび電子が生じ、各画素において第１コンタクト層と第２コンタクト層との間の電位差に応じてホールおよび電子が第１コンタクト層または第２コンタクト層に別々に向かって流れる。このとき、第３溝の外側の部分、すなわち画素の外側でもホールおよび電子が生じ得るが、第３溝が形成されているため、ホールおよび電子は第２コンタクト層に向かって流れにくい。各画素は、第３溝の外側の受光層で生じたホールおよび電子の影響を受けにくく、画素間の感度のばらつきが抑制され、画素間の感度の均一性を向上できる。

【0012】

〔２〕 〔１〕において、前記複数の画素のうちで、前記第１方向で最も外側に位置する画素の前記画素分離調整層は、前記第１主面に垂直な平面視で、前記複数の第１溝のうちの２つの第１溝の間の第１領域と、前記第１領域と前記第３溝との間の第２領域と、を有し、前記第２領域の前記第１方向での寸法は、２．５μｍ以上３．５μｍ以下であってもよい。この場合、最も外側に位置する画素における暗電流の抑制と、画素間の感度の均一性の向上とを両立しやすい。

【0013】

〔３〕 〔２〕において、前記第２領域の前記第１方向での寸法は、２．７μｍ以上３．５μｍ以下であってもよい。この場合、最も外側に位置する画素における暗電流の抑制と、画素間の感度の均一性の向上とを特に両立しやすい。

【0014】

〔４〕 〔１〕から〔３〕のいずれかにおいて、前記第３溝の底面に、前記第１コンタクト層が露出していてもよい。この場合、特に画素間の感度の均一性を向上させやすい。

【0015】

〔５〕 〔１〕から〔４〕のいずれかにおいて、前記画素分離調整層は、前記受光層の上に設けられた前記第１導電型の第１半導体層と、前記第１半導体層の上に設けられた前記第２導電型の第２半導体層と、を有し、前記第１溝の底面に、前記第１半導体層が露出していてもよい。この場合、画素分離を確実に行いやすい。

【0016】

〔６〕 本開示の他の一態様に係る受光素子は、第１主面を有する基板と、前記第１主面の上に設けられた第１導電型の第１コンタクト層と、前記第１コンタクト層の上に設けられた受光層と、前記受光層の上に設けられた画素分離調整層と、前記画素分離調整層の上に設けられた第２導電型の第２コンタクト層と、前記第１主面に平行な第１方向で前記第２コンタクト層および前記画素分離調整層を複数の画素に分離する複数の第１溝と、前記第１方向での前記複数の第１溝の外側において、前記第２コンタクト層、前記画素分離調整層および前記受光層に形成され、前記第１コンタクト層に達する第２溝と、前記第２溝の底において、前記第１コンタクト層に接する第１電極と、前記第２コンタクト層の上に設けられた第２電極と、を有し、前記第２溝は、前記複数の第１溝のうちで、前記第１方向で最も外側に位置する第１溝につながる。

【0017】

〔１〕と同じく、受光層に光が入射すると、受光層においてホールおよび電子が生じ、各画素において第１コンタクト層と第２コンタクト層との間の電位差に応じてホールおよび電子が第１コンタクト層または第２コンタクト層に別々に向かって流れる。このとき、第２溝の外側の部分、すなわち画素の外側でもホールおよび電子が生じ得るが、第２溝が形成されているため、ホールおよび電子は第２コンタクト層に向かって流れにくい。各画素は、第２溝の外側の受光層で生じたホールおよび電子の影響を受けにくく、画素間の感度のばらつきが抑制され、画素間の感度の均一性を向上できる。

【0018】

〔７〕 〔６〕において、前記複数の画素のうちで、前記第１方向で最も外側に位置する画素の前記画素分離調整層は、前記第１主面に垂直な平面視で、前記複数の第１溝のうちの２つの第１溝の間の第１領域と、前記第１領域と前記第２溝との間の第２領域と、を有し、前記第２領域の前記第１方向での寸法は、２．５μｍ以上３．５μｍ以下であってもよい。この場合、最も外側に位置する画素における暗電流の抑制と、画素間の感度の均一性の向上とを両立しやすい。

【0019】

〔８〕 〔７〕において、前記第２領域の前記第１方向での寸法は、２．７μｍ以上３．５μｍ以下であってもよい。この場合、最も外側に位置する画素における暗電流の抑制と、画素間の感度の均一性の向上とを特に両立しやすい。

【0020】

〔９〕 〔６〕から〔８〕のいずれかにおいて、前記画素分離調整層は、前記受光層の上に設けられた前記第１導電型の第１半導体層と、前記第１半導体層の上に設けられた前記第２導電型の第２半導体層と、を有し、前記第１溝の底面に、前記第１半導体層が露出していてもよい。この場合、画素分離を確実に行いやすい。

【0021】

〔１０〕 本開示の更に他の一態様に係る光検出装置は、〔１〕から〔９〕のいずれかの受光素子と、前記受光素子に接続された回路基板と、を有する。光検出装置が上記の受光素子を有することで、画素間の感度の均一性を向上できる。

【0022】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、以下の説明では、ＸＹＺ直交座標系を用いるが、当該座標系は、説明のために定めるものであって、受光素子または光検出装置の姿勢について限定するものではない。また、任意の点からみて、＋Ｚ側を上方、上側または上ということがあり、－Ｚ側を下方、下側または下ということがある。

【0023】

（第１実施形態）
第１実施形態について説明する。第１実施形態は受光素子に関する。図１は、第１実施形態に係る受光素子を示す模式図である。図２は、第１実施形態に係る受光素子を示す断面図である。図１は、メサ、バンプおよび溝の配置を平面視で示す。図２は、図１中のII-II線に沿った断面図に相当する。

【0024】

第１実施形態に係る受光素子１００には、２次元アレイを構成する複数の画素１が形成されている。例えば、３０μｍピッチで２５６×３２０画素が形成されている。画素ピッチが、例えば５０μｍまたは９０μｍであってもよい。受光素子１００に、例えば、５１２×６４０画素が形成されていてもよく、３２×１２８画素が形成されていてもよい。

【0025】

図１に示されるように、受光素子１００は、基板１０と、ｎ型コンタクト層２１と、受光層３１と、中間層３２と、画素分離調整層３３と、ｐ型コンタクト層２２とを有する。受光素子１００は、更に、パッシベーション膜４１と、反射防止膜３６と、ｐ電極５２と、第１ｎ電極５１と、第２ｎ電極５３と、配線５４と、インジウム（Ｉｎ）バンプ６１と、Ｉｎバンプ６２とを有する。

【0026】

基板１０は、例えばｎ型のリン化インジウム（ＩｎＰ）基板である。基板１０は、例えば硫黄（Ｓ）を５×１０^１８ｃｍ^－３程度の濃度で含有する。基板１０は、第１主面１０ａと、第１主面１０ａとは反対の第２主面１０ｂとを有する。基板１０の厚さは、例えば３００μｍ程度である。

【0027】

ｎ型コンタクト層２１は第１主面１０ａの上に設けられている。ｎ型コンタクト層２１は、例えば、ｎ型のＩｎＰ層である。ｎ型コンタクト層２１の厚さは、例えば２．０μｍ程度である。ｎ型コンタクト層２１は、例えばシリコン（Ｓｉ）を１×１０^１８ｃｍ^－３以上の濃度で含有する。ｎ型コンタクト層２１は第１コンタクト層の一例である。

【0028】

受光層３１はｎ型コンタクト層２１の上に設けられている。受光層３１は、例えば砒化インジウムガリウム（ＩｎＧａＡｓ）層である。受光層３１の厚さは、例えば４．０μｍ程度である。受光層３１には、不純物元素はドープされてはおらず、受光層３１に含まれる不純物元素の濃度は、１×１０^１５ｃｍ^－３以下である。

【0029】

中間層３２は受光層３１の上に設けられている。中間層３２は、例えば砒化リン化インジウムガリウム（ＩｎＧａＡｓＰ）層を含む。中間層３２の厚さは、例えば０．０５μｍ程度である。中間層３２には、不純物元素はドープされてはおらず、中間層３２に含まれる不純物元素の濃度は、２×１０^１５ｃｍ^－３以下である。中間層３２のバンドギャップは、受光層３１のバンドギャップよりも広く、画素分離調整層３３のバンドギャップよりも狭い。中間層３２が、組成が異なる複数のＩｎＧａＡｓＰ層を含んでもよい。この場合、複数のＩｎＧａＡｓＰ層の間では、中間層３２に近いＩｎＧａＡｓＰ層ほどバンドギャップが狭い。すなわち、複数のＩｎＧａＡｓＰ層の間では、中間層３２から離れるに連れて、段階的にバンドギャップが広くなる。

【0030】

画素分離調整層３３は中間層３２の上に設けられている。画素分離調整層３３は、ｎ型ワイドギャップ層３４と、ｐ型ワイドギャップ層３５とを有する。ｎ型ワイドギャップ層３４は中間層３２の上に設けられており、ｐ型ワイドギャップ層３５はｎ型ワイドギャップ層３４の上に設けられている。ｎ型ワイドギャップ層３４は、例えばｎ型のＩｎＰ層である。ｎ型ワイドギャップ層３４の厚さは、例えば０．５μｍ程度である。ｎ型ワイドギャップ層３４は、例えばＳｉを２×１０^１５ｃｍ^－３以下の濃度で含有する。ｐ型ワイドギャップ層３５は、例えばｐ型のＩｎＰ層である。ｐ型ワイドギャップ層３５の厚さは、例えば０．３μｍ程度である。ｐ型ワイドギャップ層３５は、例えば亜鉛（Ｚｎ）を１×１０^１８ｃｍ^－３以上の濃度で含有する。ｎ型ワイドギャップ層３４とｐ型ワイドギャップ層３５との界面にｐｎ接合３９がある。ｎ型ワイドギャップ層３４のバンドギャップおよびｐ型ワイドギャップ層３５のバンドギャップは、中間層３２のバンドギャップおよび受光層３１のバンドギャップよりも広い。ｎ型ワイドギャップ層３４は第１半導体層の一例であり、ｐ型ワイドギャップ層３５は第２半導体層の一例である。

【0031】

ｐ型コンタクト層２２はｐ型ワイドギャップ層３５の上に設けられている。ｐ型コンタクト層２２は、例えばｐ型のＩｎＧａＡｓ層である。ｐ型コンタクト層２２は、例えばＺｎを２×１０^１９ｃｍ^－３以上６×１０^１９ｃｍ^－３の濃度で含有する。ｐ型コンタクト層２２の厚さは、例えば０．２μｍ程度である。ｐ型コンタクト層２２は第２コンタクト層の一例である。

【0032】

ｐ型コンタクト層２２と、ｐ型ワイドギャップ層３５と、ｎ型ワイドギャップ層３４の一部とに複数の第１溝７１が形成されている。第１溝７１はｎ型ワイドギャップ層３４に達している。第１溝７１の底面にｎ型ワイドギャップ層３４が露出している。第１溝７１はｐｎ接合３９を貫通している。第１溝７１により、画素１ごとにメサ８１が形成され、画素分離されている。第１溝７１の一部は、Ｘ軸方向に一定のピッチで形成されており、Ｙ軸方向に延びる。第１溝７１の他の一部は、Ｙ軸方向に一定のピッチで形成されており、Ｘ軸方向に延びる。第１溝７１は、第１主面１０ａに平行なＸ軸方向またはＹ軸方向でｐ型コンタクト層２２および画素分離調整層３３を複数の画素１に分離する。例えば、第１溝７１の深さは０．５μｍ程度であり、幅は５μｍ程度である。メサ８１の平面形状は、例えば一辺の長さが８５μｍの正方形状である。

【0033】

Ｘ軸方向またはＹ軸方向での複数の第１溝７１の外側において、ｐ型コンタクト層２２と、ｐ型ワイドギャップ層３５と、ｎ型ワイドギャップ層３４と、中間層３２と、受光層３１と、ｎ型コンタクト層２１の一部とに第２溝７２が形成されている。第２溝７２はｎ型コンタクト層２１に達する。第２溝７２の底面にｎ型コンタクト層２１が露出している。第２溝７２は、第１主面１０ａに垂直な平面視で、環状に形成され、すべての第１溝７１を取り囲む。第２溝７２により、画素領域１１と電極接続領域１２とが互いから分離されている。メサ８１は画素領域１１に形成されている。電極接続領域１２にメサ８２が形成されている。第２溝７２の幅は、例えば４５０μｍ程度である。

【0034】

Ｘ軸方向またはＹ軸方向での複数の第１溝７１と第２溝７２との間において、ｐ型コンタクト層２２と、ｐ型ワイドギャップ層３５と、ｎ型ワイドギャップ層３４と、中間層３２と、受光層３１とに第３溝７３が形成されている。第３溝７３はｎ型コンタクト層２１に達する。第３溝７３の底面にｎ型コンタクト層２１が露出している。第３溝７３は、第１主面１０ａに垂直な平面視で、環状に形成され、すべての第１溝７１を取り囲む。第３溝７３は、複数の第１溝７１のうちで、Ｘ軸方向で最も外側に位置する第１溝７１およびＹ軸方向で最も外側に位置する第１溝７１につながる。２次元アレイの最外周に位置する画素１の受光層３１は第３溝７３に露出している。つまり、複数の画素１のうちで、Ｘ軸方向で最も外側に位置する画素１の受光層３１およびＹ軸方向で最も外側に位置する画素１の受光層３１は第３溝７３に露出している。第３溝７３の幅は、例えば１．５μｍ以上３．０μｍ以上である。第２溝７２と第３溝７３との間にメサ８３が形成されている。メサ８３の幅は、例えば６０μｍである。

【0035】

パッシベーション膜４１は、ｐ型コンタクト層２２と、ｐ型ワイドギャップ層３５と、ｎ型ワイドギャップ層３４と、中間層３２と、受光層３１と、ｎ型コンタクト層２１と、基板１０とを覆う。パッシベーション膜４１は、例えば窒化シリコン（ＳｉＮ）膜である。パッシベーション膜４１の厚さは、例えば０．２μｍ程度である。パッシベーション膜４１に、メサ８１のｐ型コンタクト層２２を露出する開口部４１ａと、画素領域１１と電極接続領域１２との間でｎ型コンタクト層２１を露出する開口部４１ｂとが形成されている。ｐｎ接合３９の側面がパッシベーション膜４１に接触している。

【0036】

メサ８１の各々においてｐ型コンタクト層２２の上にｐ電極５２が形成されている。ｐ電極５２は開口部４１ａを通じてｐ型コンタクト層２２に接する。ｐ電極５２は、例えばチタン（Ｔｉ）層および白金（Ｐｔ）層を順に積層した金属積層膜により構成されている。例えば、Ｔｉ層の厚さは５０ｎｍ程度であり、Ｐｔ層の厚さは８０ｎｍ程度である。

【0037】

画素領域１１と電極接続領域１２との間でｎ型コンタクト層２１の上に第１ｎ電極５１が形成されている。第１ｎ電極５１は開口部４１ｂを通じてｎ型コンタクト層２１に接する。メサ８２の上においてパッシベーション膜４１の上に第２ｎ電極５３が形成されている。第１ｎ電極５１および第２ｎ電極５３は、例えばＴｉ層およびＰｔ層を順に積層した金属積層膜により構成されている。例えば、Ｔｉ層の厚さは５０ｎｍ程度であり、Ｐｔ層の厚さは８０ｎｍ程度である。

【0038】

配線５４は、第１ｎ電極５１と第２ｎ電極５３とを接続する。配線５４はパッシベーション膜４１の上に形成されている。配線５４は、例えばＴｉ層および金（Ａｕ）層を順に積層した金属積層膜により構成されている。例えば、Ｔｉ層の厚さは５０ｎｍ程度であり、Ａｕ層の厚さは６００ｎｍ程度である。

【0039】

ｐ電極５２の上にＩｎバンプ６２が設けられている。画素領域１１における画素１の各々において、メサ８１の上面に平面形状が円形状のｐ電極５２が形成されており、ｐ電極５２の上に平面形状が円形状のＩｎバンプ６２が形成されている。

【0040】

電極接続領域１２においては、第２ｎ電極５３の上にＩｎバンプ６１が設けられている。第２ｎ電極５３の上に平面形状が円形状のＩｎバンプ６１が形成されている。

【0041】

第２ｎ電極５３およびｐ電極５２は、それぞれＩｎバンプ６１および６２を介して、読み出し回路基板４００（図１８参照）に設けられた電極に接続される。Ｉｎバンプ６１および６２の高さは、例えば１０μｍ程度である。

【0042】

反射防止膜３６は第２主面１０ｂに設けられている。反射防止膜３６は、例えばＳｉＮ膜である。

【0043】

次に、第１実施形態に係る受光素子１００の製造方法について説明する。図３から図１１は、第１実施形態に係る受光素子の製造方法を示す断面図である。

【0044】

まず、図３に示されるように、基板１０の第１主面１０ａに、エピタキシャル成長により、ｎ型コンタクト層２１、受光層３１、中間層３２、ｎ型ワイドギャップ層３４、ｐ型ワイドギャップ層３５およびｐ型コンタクト層２２を順に形成する。上記の化合物半導体層のエピタキシャル成長には、有機金属気相エピタキシャル成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法が用いられる。基板１０の厚さは、例えば４００μｍ以上５００μｍ以下である。

【0045】

次に、図４に示されるように、ｐ型コンタクト層２２の上に、プラズマ化学気相成長（chemical vapor deposition：ＣＶＤ）法により、厚さが０．４μｍ程度のＳｉＮ膜１９１を形成する。次いで、ＳｉＮ膜１９１の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。このレジストパターンは、第１溝７１が形成される領域と、第２溝７２が形成される領域と、第３溝７３が形成される領域とに開口部を有する。レジストパターンの開口部におけるＳｉＮ膜１９１を、バッファードフッ酸を用いたウェットエッチングにより除去することにより、ＳｉＮ膜１９１からマスクを形成する。その後、レジストパターンを有機溶剤等により除去する。

【0046】

次に、図５に示されるように、ＳｉＮ膜１９１の開口部に露出するｐ型コンタクト層２２と、ｐ型ワイドギャップ層３５と、ｎ型ワイドギャップ層３４の一部とを反応性イオンエッチング（reactive ion etching：ＲＩＥ）等のドライエッチングにより除去する。このＲＩＥでは、例えば四塩化ケイ素（ＳｉＣｌ_４）ガスおよびアルゴン（Ａｒ）ガスの混合ガスを用いる。このようにして、画素分離するための第１溝７１が形成される。また、第２溝７２が形成される領域に仮溝７２Ｘが形成され、第３溝７３が形成される領域に仮溝７３Ｘが形成される。第１溝７１の形成に伴ってメサ８１が形成され、各々の画素１（図１参照）が分離される。

【0047】

次に、ドライエッチングで生成した不図示の堆積物を除去する。堆積物は、バッファードフッ酸を用いて除去できる。また、ｐ型コンタクト層２２、ｐ型ワイドギャップ層３５およびｎ型ワイドギャップ層３４の第１溝７１の近傍には、ドライエッチングの際にダメージが生じ得る。このため、堆積物の除去の後、ウェットエッチングを行って、ドライエッチングの際にダメージが生じた部分を除去する。例えば、ｐ型コンタクト層２２、ｐ型ワイドギャップ層３５およびｎ型ワイドギャップ層３４の各々の第１溝７１に露出する部分を０．１μｍの厚さで除去する。その後、ＳｉＮ膜１９１をバッファードフッ酸により除去する。

【0048】

次に、図６に示されるように、プラズマＣＶＤ法により、ｐ型コンタクト層２２、ｐ型ワイドギャップ層３５およびｎ型ワイドギャップ層３４を覆う、厚さが０．８μｍ程度のＳｉＮ膜１９２を形成する。次いで、ＳｉＮ膜１９２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。このレジストパターンは、第２溝７２が形成される領域と、第３溝７３が形成される領域とに開口部を有する。レジストパターンの開口部におけるＳｉＮ膜１９２を、バッファードフッ酸を用いたウェットエッチングにより除去することにより、ＳｉＮ膜１９２からマスクを形成する。その後、レジストパターンを有機溶剤等により除去する。

【0049】

次に、図７に示されるように、ＳｉＮ膜１９２の開口部に露出するｎ型ワイドギャップ層３４と、中間層３２と、受光層３１と、ｎ型コンタクト層２１の一部とをＲＩＥ等のドライエッチングにより除去する。このＲＩＥでは、例えばＳｉＣｌ_４ガスおよびＡｒガスの混合ガスを用いる。このようにして、第２溝７２および第３溝７３が形成され、メサ８１からみて、第２溝７２の外側にメサ８２が形成される。また、第１溝７１と第２溝７２との間にメサ８３が形成される。なお、第２溝７２の幅よりも第３溝７３の幅が狭いため、マイクロローディング効果により第２溝７２と第３溝７３との間でエッチング速度が相違するが、第２溝７２および第３溝７３の両方をｎ型コンタクト層２１に達するように形成できる。

【0050】

次に、ドライエッチングで生成した不図示の堆積物を除去する。堆積物は、バッファードフッ酸を用いて除去できる。また、ｎ型ワイドギャップ層３４、中間層３２、受光層３１およびｎ型コンタクト層２１の第２溝７２または第３溝７３の近傍には、ドライエッチングの際にダメージが生じ得る。このため、堆積物の除去の後、ウェットエッチングを行って、ドライエッチングの際にダメージが生じた部分を除去する。例えば、ｎ型ワイドギャップ層３４、中間層３２、受光層３１およびｎ型コンタクト層２１の各々の第２溝７２または第３溝７３に露出する部分を０．１μｍの厚さで除去する。その後、ＳｉＮ膜１９２をバッファードフッ酸により除去する。

【0051】

次に、図８に示されるように、パッシベーション膜４１を形成する。具体的には、全面に、プラズマＣＶＤ法により不図示のＳｉＮ膜を成膜し、成膜されたＳｉＮ膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。このレジストパターンは、ｐ電極５２が形成される領域と、第１ｎ電極５１が形成される領域とに開口部を有しており、レジストパターンの開口部におけるＳｉＮ膜をＲＩＥ等のドライエッチングにより除去する。この結果、メサ８１のｐ型コンタクト層２２の表面を露出する開口部４１ａと、ｎ型コンタクト層２１の表面を露出する開口部４１ｂとを備えたパッシベーション膜４１が形成される。

【0052】

次に、図９に示されるように、ｐ型コンタクト層２２の上にｐ電極５２を形成し、ｎ型コンタクト層２１の上に第１ｎ電極５１を形成し、メサ８２の上にパッシベーション膜４１を介して第２ｎ電極５３を形成する。ｐ電極５２、第１ｎ電極５１および第２ｎ電極５３は、リフトオフ法により形成する。具体的には、ｐ電極５２が形成される領域と、第１ｎ電極５１が形成される領域と、第２ｎ電極５３が形成される領域とに開口部を有する不図示のレジストパターンを形成し、電子線（electron beam：ＥＢ）蒸着によりＴｉ層およびＰｔ層が順に積層された金属積層膜を成膜し、その後に有機溶剤等に浸漬させる。この結果、レジストパターンとともにレジストパターンの上の金属積層膜が除去され、残存している金属積層膜からｐ電極５２、第１ｎ電極５１および第２ｎ電極５３が形成される。

【0053】

更に、第１ｎ電極５１と第２ｎ電極５３とを接続する配線５４をリフトオフ法により形成する。具体的には、配線５４が形成される領域に開口部を有する不図示のレジストパターンを形成し、ＥＢ蒸着によりＴｉ層およびＡｕ層が順に積層された金属積層膜を成膜し、その後に有機溶剤等に浸漬させる。この結果、レジストパターンとともにレジストパターンの上の金属積層膜が除去され、残存している金属積層膜から配線５４が形成される。配線５４を形成するためのＥＢ蒸着は、例えば第１主面１０ａに垂直な方向から傾斜した方向からの斜め蒸着である。

【0054】

次に、図１０に示されるように、基板１０の第２主面１０ｂを研磨により鏡面にする。次に、第２主面１０ｂに反射防止膜３６を形成する。反射防止膜３６はプラズマＣＶＤ法により形成する。

【0055】

次に、図１１に示されるように、第２ｎ電極５３の上にＩｎバンプ６１を形成し、ｐ電極５２の上にＩｎバンプ６２を形成する。Ｉｎバンプ６１および６２はリフトオフ法により形成する。この後、チップに分割する。

【0056】

このようにして、第１実施形態に係る受光素子１００を製造することができる。

【0057】

受光素子１００は、ｐ電極５２と第２ｎ電極５３との間に、例えば－８Ｖの逆バイアス電圧が印加されて使用される。逆バイアス電圧が印加された状態で、近赤外光が基板１０の第２主面１０ｂから受光層３１に入射すると、受光層３１においてホールおよび電子が生じ、電子はｎ型コンタクト層２１に向かって流れ、ホールはｐ型コンタクト層２２に向かって流れる。

【0058】

ホールおよび電子は、画素領域１１内のメサ８１の下方の受光層３１だけでなく、メサ８３の下方の受光層３１でも生じる。ただし、本実施形態では、メサ８３の下方の受光層３１が第３溝７３によりメサ８１の下方の受光層３１から分離されている。このため、メサ８３の下方の受光層３１でホールおよび電子が生じても、このホールは画素領域１１内のｐ型コンタクト層２２に向かって流れず、ホールおよび電子は受光層３１内で再結合して消滅する。従って、画素領域１１内の各画素１は、メサ８３の下方の受光層３１で生じたホールおよび電子の影響を受けない。このため、同じ強度の光が入射した場合、各画素１には同じ大きさの光電流が流れる。つまり、画素１間の感度のばらつきが抑制される。

【0059】

ここで、第１実施形態との比較のために、参考例について説明する。図１２は、参考例に係る受光素子を示す断面図である。図１２は、図１中のII-II線に沿った断面図に相当する。

【0060】

参考例に係る受光素子１００Ｘでは、第３溝７３が形成されていない。従って、受光素子１００Ｘでは、メサ８３の下方の受光層３１でホールおよび電子が生じると、ホールは最近接の画素１、すなわち２次元アレイの最外周に位置する画素１のｐ型コンタクト層２２に向かって流れ得る。このため、同じ強度の光が入射した場合、最外周に位置する画素１では、他の画素１よりも大きな光電流が流れる。つまり、最外周に位置する画素１の感度が、他の画素１の感度よりも高い。

【0061】

このように、受光素子１００によれば、感度のばらつきを抑制し、感度の均一性を向上できる。

【0062】

メサ８３は、メサ８１に対するダミーメサとして機能し、第１溝７１の形成の際の露光およびエッチングの均一性の確保に寄与する。

【0063】

第１溝７１の底面にｎ型ワイドギャップ層３４が露出していることで、画素分離を確実に行いやすい。

【0064】

最外周に位置する画素１、すなわち第３溝７３に最も近い画素１の画素分離調整層３３は、第１主面１０ａに垂直な平面視で、２つの第１溝７１の間の第１領域３３ａと、第１領域３３ａと第３溝７３との間の第２領域３３ｂとを有する。そして、第２領域３３ｂのＸ軸方向での寸法およびＹ軸方向での寸法は、好ましくは２．５μｍ以上３．５μｍ以下である。第２領域３３ｂのＸ軸方向での寸法およびＹ軸方向での寸法が２．５μｍ未満であると、当該画素１の側面を経路とする暗電流が流れやすくなるおそれがある。また、第２領域３３ｂのＸ軸方向での寸法およびＹ軸方向での寸法が３．５μｍ超であると、当該画素１の感度が他の画素１の感度よりも高くなるおそれがある。第２領域３３ｂの寸法は、より好ましくは２．７μｍ以上３．５μｍ以下である。

【0065】

第３溝７３は、厚さ方向で少なくとも受光層３１の一部を分離していればよく、ｎ型コンタクト層２１に達していなくてもよい。つまり、第３溝７３の底面に受光層３１が露出していてもよい。第３溝７３が厚さ方向で少なくとも受光層３１の一部を分離していれば、メサ８３の下方の受光層３１からの画素領域１１内のｐ型コンタクト層２２への流れを抑制でき、画素１間の感度のばらつきが抑制される。ただし、第３溝７３の底面にｎ型コンタクト層２１が露出していると、画素１間の感度の均一性を特に向上しやすい。

【0066】

（第２実施形態）
第２実施形態について説明する。第１実施形態は、主としてメサ８３が含まれない点で第１実施形態と相違する。図１３は、第２実施形態に係る受光素子を示す断面図である。図１３は、図１中のII-II線に沿った断面図に相当する。

【0067】

第２実施形態に係る受光素子２００でも、ｐ型コンタクト層２２と、ｐ型ワイドギャップ層３５と、ｎ型ワイドギャップ層３４の一部とに複数の第１溝７１が形成されている。また、Ｘ軸方向またはＹ軸方向での複数の第１溝７１の外側において、ｐ型コンタクト層２２と、ｐ型ワイドギャップ層３５と、ｎ型ワイドギャップ層３４と、中間層３２と、受光層３１と、ｎ型コンタクト層２１の一部とに第２溝７２が形成されている。ただし、受光素子２００には、第３溝７３が形成されていない。第２溝７２が、複数の第１溝７１のうちで、Ｘ軸方向で最も外側に位置する第１溝７１およびＹ軸方向で最も外側に位置する第１溝７１につながる。２次元アレイの最外周に位置する画素１の受光層３１は第２溝７２に露出している。つまり、複数の画素１のうちで、Ｘ軸方向で最も外側に位置する画素１の受光層３１およびＹ軸方向で最も外側に位置する画素１の受光層３１は第２溝７２に露出している。第２溝７２の幅は、例えば４５０μｍ程度である。

【0068】

第２実施形態の他の構成は第１の実施形態と同一である。

【0069】

次に、第１実施形態に係る受光素子１００の製造方法について説明する。図１４から図１７は、第２実施形態に係る受光素子の製造方法を示す断面図である。

【0070】

まず、第１実施形態と同じく、基板１０の第１主面１０ａに、エピタキシャル成長により、ｎ型コンタクト層２１、受光層３１、中間層３２、ｎ型ワイドギャップ層３４、ｐ型ワイドギャップ層３５およびｐ型コンタクト層２２を順に形成する（図３参照）。

【0071】

次に、図１４に示されるように、ｐ型コンタクト層２２の上に、プラズマＣＶＤ法により、厚さが０．４μｍ程度のＳｉＮ膜２９１を形成する。次いで、ＳｉＮ膜２９１の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。このレジストパターンは、第１溝７１が形成される領域と、第２溝７２が形成される領域とに開口部を有する。レジストパターンの開口部におけるＳｉＮ膜２９１を、バッファードフッ酸を用いたウェットエッチングにより除去することにより、ＳｉＮ膜２９１からマスクを形成する。その後、レジストパターンを有機溶剤等により除去する。

【0072】

次に、図１５に示されるように、ＳｉＮ膜２９１の開口部に露出するｐ型コンタクト層２２と、ｐ型ワイドギャップ層３５と、ｎ型ワイドギャップ層３４の一部とをＲＩＥ等のドライエッチングにより除去する。このようにして、画素分離するための第１溝７１が形成される。また、第２溝７２が形成される領域に仮溝７２Ｘが形成される。第１溝７１の形成に伴ってメサ８１が形成され、各々の画素１（図１参照）が分離される。

【0073】

次に、ドライエッチングで生成した不図示の堆積物を除去する。次に、ウェットエッチングを行って、ドライエッチングの際にダメージが生じた部分を除去する。次に、ＳｉＮ膜２９１をバッファードフッ酸により除去する。

【0074】

次に、図１６に示されるように、プラズマＣＶＤ法により、ｐ型コンタクト層２２、ｐ型ワイドギャップ層３５およびｎ型ワイドギャップ層３４を覆う、厚さが０．８μｍ程度のＳｉＮ膜２９２を形成する。次いで、ＳｉＮ膜２９２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。このレジストパターンは、第２溝７２が形成される領域に開口部を有する。レジストパターンの開口部におけるＳｉＮ膜２９２を、バッファードフッ酸を用いたウェットエッチングにより除去することにより、ＳｉＮ膜２９２からマスクを形成する。その後、レジストパターンを有機溶剤等により除去する。

【0075】

次に、図１７に示されるように、ＳｉＮ膜２９２の開口部に露出するｎ型ワイドギャップ層３４と、中間層３２と、受光層３１と、ｎ型コンタクト層２１の一部とをＲＩＥ等のドライエッチングにより除去する。このようにして、第２溝７２が形成され、メサ８１からみて、第２溝７２の外側にメサ８２が形成される。

【0076】

次に、第１実施形態と同じく、ドライエッチングで生成した不図示の堆積物の除去以降の処理を行う。

【0077】

このようにして、第２実施形態に係る受光素子２００を製造することができる。

【0078】

受光素子２００によっても、感度のばらつきを抑制し、感度の均一性を向上できる。

【0079】

最外周に位置する画素１において、第１実施形態と同じく、第２領域３３ｂのＸ軸方向での寸法およびＹ軸方向での寸法は、好ましくは２．５μｍ以上３．５μｍ以下であり、より好ましくは２．７μｍ以上３．５μｍ以下である。

【0080】

（第３実施形態）
次に、第３実施形態について説明する。第３実施形態は、第１実施形態に係る受光素子１００を含む光検出装置に関する。図１８は、第３実施形態に係る光検出装置を示す断面図である。

【0081】

第３実施形態に係る光検出装置３００は、受光素子１００と、読み出し回路基板（read out integrated circuit：ＲＯＩＣ）４００とを有する。読み出し回路基板４００は、配線基板４１０と、画素電極４５２と、共通電極４５１とを有する。画素電極４５２および共通電極４５１は、配線基板４１０の一方の面に配列している。読み出し回路基板４００は、受光素子１００から出力された信号を読み出す回路、例えばマルチプレクサを含む。読み出し回路基板４００は回路基板の一例である。

【0082】

光検出装置３００は、更に、ｐ電極５２と画素電極４５２とを接続する接続部材３５２と、第２ｎ電極５３と共通電極４５１とを接続する接続部材３５１とを有する。接続部材３５１は、Ｉｎバンプ６１と、接合前に読み出し回路基板４００の共通電極４５１上に設けられていたＩｎバンプとを含んで構成されている。接続部材３５２は、Ｉｎバンプ６２と、接合前に読み出し回路基板４００の画素電極４５２上に設けられていたＩｎバンプとを含んで構成されている。

【0083】

第３実施形態によれば、画素間の感度の均一性を向上できる。

【0084】

なお、受光素子１００に代えて受光素子２００が用いられてもよい。

【0085】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

【符号の説明】

【0086】

１：画素
１０：基板
１０ａ：第１主面
１０ｂ：第２主面
１１：画素領域
１２：電極接続領域
２１：ｎ型コンタクト層
２２：ｐ型コンタクト層
３１：受光層
３２：中間層
３３：画素分離調整層
３３ａ：第１領域
３３ｂ：第２領域
３４：ｎ型ワイドギャップ層
３５：ｐ型ワイドギャップ層
３６：反射防止膜
３９：ｐｎ接合
４１：パッシベーション膜
４１ａ、４１ｂ：開口部
５１：第１ｎ電極
５２：ｐ電極
５３：第２ｎ電極
５４：配線
６１、６２：Ｉｎバンプ
７１：第１溝
７２：第２溝
７２Ｘ、７３Ｘ：仮溝
７３：第３溝
８１、８２、８３：メサ
１００、１００Ｘ、２００：受光素子
１９１、１９２、２９１、２９２：ＳｉＮ膜
３００：光検出装置
３５１、：３５２：接続部材
４００：読み出し回路基板
４１０：配線基板
４５１：共通電極
４５２：画素電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】