特開 2024-76412 振動子用のパッケージ、圧電振動子および発振器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024076412

(43)【公開日】2024-06-06

(54)【発明の名称】振動子用のパッケージ、圧電振動子および発振器

(51)【国際特許分類】

   H03H 9/02 20060101AFI20240530BHJP

   H03B 5/32 20060101ALI20240530BHJP

   H01L 23/12 20060101ALI20240530BHJP

   H01L 23/13 20060101ALI20240530BHJP

【ＦＩ】

H03H9/02 A

H03B5/32 H

H01L23/12 F

H01L23/12 C

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022187885

(22)【出願日】2022-11-25

(71)【出願人】

【識別番号】713005174

【氏名又は名称】エスアイアイ・クリスタルテクノロジー株式会社

(74)【代理人】

【識別番号】100142837

【弁理士】

【氏名又は名称】内野 則彰

(74)【代理人】

【識別番号】100166305

【弁理士】

【氏名又は名称】谷川 徹

(72)【発明者】

【氏名】市村 直也

(72)【発明者】

【氏名】宮田 秀光

【テーマコード（参考）】

5J079

5J108

【Ｆターム（参考）】

5J079AA04

5J079BA43

5J079HA02

5J079HA07

5J079HA25

5J079HA29

5J108BB02

5J108EE03

5J108EE07

5J108FF09

5J108FF13

5J108GG03

5J108GG15

5J108GG16

(57)【要約】

【課題】配線構造が複雑化することを抑制しつつ、配線と集積回路チップとの接触を回避できる振動子用のパッケージを提供する。
【解決手段】振動子用のパッケージ３は、圧電振動片に電気的に接続される集積回路チップ７が実装されるチップ実装領域１２を有する。チップ実装領域１２は、集積回路チップ７に対向する実装面７１と、集積回路チップ７の端子に対向するチップ用電極５３Ａ～５３Ｆと、集積回路チップ７に接合され、チップ用電極５３Ａ～５３Ｆと集積回路チップ７の端子とを電気的に接続するバンプ７３と、実装面７１に設けられ、チップ用電極５３Ａ～５３Ｆのうち第１電極に電気的に接続し、平面視でチップ用電極５３Ａ～５３Ｆのうち第１電極以外の少なくともいずれか２つの第２電極の間を通過する引き回し配線６１Ｆ，６１Ｇと、実装面７１とバンプ７３との間に設けられ、実装面７１に対してバンプ７３を嵩上げする盛り上げ部７５と、を有する。
【選択図】図４

【特許請求の範囲】

【請求項1】

発振子として圧電振動片が実装される振動片実装領域と、
前記圧電振動片に電気的に接続され、発振回路を有する集積回路チップが実装されるチップ実装領域と、
を有し、
前記チップ実装領域は、
前記集積回路チップに対向する実装面と、
前記集積回路チップの端子に対向する電極と、
前記集積回路チップに接合され、前記電極と前記集積回路チップの前記端子とを電気的に接続するバンプと、
前記実装面に設けられ、前記電極のうち少なくとも１つの第１電極に電気的に接続し、平面視で前記電極のうち前記第１電極以外の少なくともいずれか２つの第２電極の間を通過する引き回し配線と、
前記実装面と前記バンプとの間に設けられ、前記実装面に対して前記バンプを嵩上げする盛り上げ部と、
を有する、
振動子用のパッケージ。

【請求項2】

前記盛り上げ部は、前記電極と前記バンプとの間に介在する、
請求項１に記載の振動子用のパッケージ。

【請求項3】

前記盛り上げ部は、導電性物質により形成され、前記電極と前記バンプとを電気的に接続する、
請求項２に記載の振動子用のパッケージ。

【請求項4】

前記盛り上げ部は、前記実装面と前記電極との間に介在し、前記実装面を形成する材料と同じ材料により形成されている、
請求項１に記載の振動子用のパッケージ。

【請求項5】

前記盛り上げ部は、セラミックス材料により形成されている、
請求項４に記載の振動子用のパッケージ。

【請求項6】

請求項１に記載の振動子用のパッケージと、
前記振動片実装領域に実装された前記圧電振動片と、
を備える圧電振動子。

【請求項7】

請求項６に記載の圧電振動子と、
前記チップ実装領域に実装された前記集積回路チップと、
を備える発振器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、振動子用のパッケージ、圧電振動子および発振器に関するものである。

【背景技術】

【0002】

例えば、携帯電話などの電子機器には、水晶を利用した圧電振動子を備えた発振器が用いられている。圧電振動子は、圧電振動片と、圧電振動片を気密に封止するパッケージと、を備える。さらに、パッケージには、圧電振動子からの信号を演算処理する集積回路チップが実装されるチップ実装面が設けられる（例えば、特許文献１から特許文献３参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第５１０１２０１号公報

【特許文献2】特許第３７８３２３５号公報

【特許文献3】特開２００２－３３００２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、金属膜により形成された配線がチップ実装面に設けられていると、パッケージに反りが生じた場合に、配線が集積回路基板に接触してショートする可能性がある。そこで、チップ実装面のうち平面視で集積回路基板に重なる箇所を避けるように配線を設けると、パッケージ内の配線の引き回しが複雑になり、配線を形成する金属材料の使用量の増大が生じる場合がある。

【0005】

そこで本発明は、配線構造が複雑化することを抑制しつつ、配線と集積回路チップとの接触を回避できる振動子用のパッケージ、並びにそのパッケージを備えた圧電振動子および発振器を提供するものである。

【課題を解決するための手段】

【0006】

本発明の第１の態様に係る振動子用のパッケージは、発振子として圧電振動片が実装される振動片実装領域と、前記圧電振動片に電気的に接続され、発振回路を有する集積回路チップが実装されるチップ実装領域と、を有し、前記チップ実装領域は、前記集積回路チップに対向する実装面と、前記集積回路チップの端子に対向する電極と、前記集積回路チップに接合され、前記電極と前記集積回路チップの前記端子とを電気的に接続するバンプと、前記実装面に設けられ、前記電極のうち少なくとも１つの第１電極に電気的に接続し、平面視で前記電極のうち前記第１電極以外の少なくともいずれか２つの第２電極の間を通過する引き回し配線と、前記実装面と前記バンプとの間に設けられ、前記実装面に対して前記バンプを嵩上げする盛り上げ部と、を有する。

【0007】

第１の態様によれば、実装面上に設けられた電極にバンプが接合した構成と比較して、実装面と集積回路チップとの間隔を広げることができる。これにより、パッケージに反りが生じた場合にも、パッケージの実装面のうち第２電極間を通過する引き回し配線に集積回路チップが接触することを回避できる。したがって、配線構造が複雑化することを第２電極間に引き回し配線を配置することで抑制しつつ、実装面上に設けられた配線と集積回路チップとの接触を回避できる。

【0008】

本発明の第２の態様に係る振動子用のパッケージは、上記第１の態様に係る振動子用のパッケージにおいて、前記盛り上げ部は、前記電極と前記バンプとの間に介在していてもよい。

【0009】

第２の態様によれば、電極を実装面に対して嵩上げする必要がないので、引き回し配線と電極とを同一工程で形成できる。これにより、従来のパッケージと比較して電極を形成する工程が増加しないので、製造工程の複雑化を抑制できる。

【0010】

本発明の第３の態様に係る振動子用のパッケージは、上記第２の態様に係る振動子用のパッケージにおいて、前記盛り上げ部は、導電性物質により形成され、前記電極と前記バンプとを電気的に接続していてもよい。

【0011】

第３の態様によれば、盛り上げ部が電極とバンプとの導通を担うので、盛り上げ部とは別に電極とバンプとを電気的に接続する構造を設ける必要がない。したがって、盛り上げ部を設けたことによる構造の複雑化を抑制できる。

【0012】

本発明の第４の態様に係る振動子用のパッケージは、上記第１の態様に係る振動子用のパッケージにおいて、前記盛り上げ部は、前記実装面と前記電極との間に介在し、前記実装面を形成する材料と同じ材料により形成されていてもよい。

【0013】

第４の態様によれば、盛り上げ部による嵩上げの高さを確保しやすい。したがって、パッケージに反りが生じた場合にも、引き回し配線と集積回路チップとの接触をより確実に回避できる。

【0014】

本発明の第５の態様に係る振動子用のパッケージは、上記第４の態様に係る振動子用のパッケージにおいて、前記盛り上げ部は、セラミックス材料により形成されていてもよい。

【0015】

第５の態様によれば、従来公知のセラミックスパッケージの製造方法を用いて盛り上げ部を形成できる。したがって、製造コストの増加を抑制できる。

【0016】

本発明の第６の態様に係る圧電振動子は、上記第１の態様から第５の態様のいずれかの態様に係る振動子用のパッケージと、前記振動片実装領域に実装された前記圧電振動片と、を備える。

【0017】

第６の態様によれば、実装面上に設けられた電極にバンプが接合した構成と比較して、実装面と集積回路チップとの間隔を広げることができる。これにより、パッケージに反りが生じた場合にも、パッケージの実装面のうち第２電極間を延びる引き回し配線に集積回路チップが接触することを回避できる。したがって、引き回し配線を第２電極間に配置することで配線構造が複雑化することを抑制しつつ、実装面上に設けられた配線と集積回路チップとの接触を回避できる。

【0018】

本発明の第７の態様に係る発振器は、上記第６の態様に係る圧電振動子と、前記チップ実装領域に実装された前記集積回路チップと、を備える。
していてもよい。

【0019】

第７の態様によれば、集積回路チップが実装面上に設けられた配線に接触することを抑制されるので、発振器の信頼性を向上させることができる。

【発明の効果】

【0020】

本発明によれば、配線構造が複雑化することを抑制しつつ、配線と集積回路チップとの接触を回避できる。

【図面の簡単な説明】

【0021】

【図1】第１実施形態の発振器の外観斜視図である。

【図2】第１実施形態の発振器を上方から見た平面図である。

【図3】図２のＩＩＩ－ＩＩＩ線における断面図である。

【図4】第１実施形態の発振器を下方から見た底面図である。

【図5】第１実施形態の第１ベース基板を下方から見た底面図である。

【図6】第１実施形態の第１ベース基板を上方から見た平面図である。

【図7】第１実施形態の第２ベース基板を上方から見た平面図である。

【図8】第１実施形態の第１フレームを上方から見た平面図である。

【図9】図４のＩＸ－ＩＸ線における断面図である。

【図10】第２実施形態の発振器を示す図であって、図９に対応する断面図である。

【図11】実施形態の第１変形例の発振器を模式的に示す断面図である。

【図12】実施形態の第２変形例のパッケージを模式的に示す底面図である。

【発明を実施するための形態】

【0022】

以下、本発明の実施形態を図面に基づいて説明する。なお以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。

【0023】

［第１実施形態］
図１は、第１実施形態の発振器の外観斜視図である。図２は、第１実施形態の発振器を上方から見た平面図である。図３は、図２のＩＩＩ－ＩＩＩ線における断面図である。なお図２および図３では、後述する導電部５０の図示を省略している。また、図２では、後述するシールリング４０および封口板４５の一部を切断して図示している。
図１から図３に示すように、発振器１は、パッケージ３および圧電振動片４を有する圧電振動子２と、パッケージ３に実装された集積回路チップ７と、を備える。圧電振動子２は、発振子として機能する。集積回路チップ７は、圧電振動片４に電気的に接続されており、圧電振動片４からの発振出力を生成する発振回路を有する。発振回路で生成された出力信号は、例えば、クロック信号等の基準信号として利用される。

【0024】

図１に示すように、パッケージ３は、パッケージ本体１０と、シールリング４０を介してパッケージ本体１０に接合される封口板４５と、を備える。パッケージ３は、直方体状を呈している。以下の説明では、必要に応じてＸ，Ｙ，Ｚの直交座標系を用いて説明する。この場合、Ｘ軸方向は、平面視においてパッケージ３の長手方向（以下、単に長手方向という）である。Ｙ軸方向は、平面視においてパッケージ３の短手方向（以下、単に短手方向という）である。Ｚ軸方向は、パッケージ３の厚さ方向（以下、単に厚さ方向という）である。平面視は、厚さ方向から見た方向である。さらに、以下の説明では、Ｘ軸方向、Ｙ軸方向およびＺ軸方向のうち、図中矢印側をプラス（＋）側とし、矢印とは反対側をマイナス（－）側として説明する。さらに、厚さ方向のうち＋Ｚ側を上方とし、－Ｚ側を下方とする。

【0025】

パッケージ本体１０は、第１ベース基板２０と、第２ベース基板２５と、第１フレーム３０と、第２フレーム３５と、を備える。第１ベース基板２０、第２ベース基板２５、第１フレーム３０、および第２フレーム３５は、それぞれセラミックス製である。セラミックス材料としては、例えばアルミナ製のＨＴＣＣ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｅｄ Ｃｅｒａｍｉｃ）や、ガラスセラミックス製のＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｅｄ Ｃｅｒａｍｉｃ）等が挙げられる。

【0026】

図１および図２に示すように、第１ベース基板２０は、平面視で長方形状を呈する基板とされている。第１ベース基板２０の平面視における外形は、パッケージ３の平面視における外形に一致している。

【0027】

第２ベース基板２５は、平面視において外形が第１ベース基板２０と同形状を呈する基板である。第２ベース基板２５は、第１ベース基板２０上に重ねられた状態で焼結等によって一体的に接合されている。第２ベース基板２５には、第２ベース基板２５を厚さ方向に貫通する貫通部２６が形成されている（図３を併せて参照）。貫通部２６は、平面視で角丸長方形状を呈している。貫通部２６の内側面において、短手方向の両側に位置する部分には、短手方向の内側に向けて突出する実装部２７が形成されている。

【0028】

第１フレーム３０は、平面視において外形が第２ベース基板２５と同形状を呈する基板である。第１フレーム３０は、平面視で矩形環状に形成されている。第１フレーム３０は、第２ベース基板２５上に重ねられた状態で焼結等によって一体的に接合されている。第１フレーム３０の内側は、第２ベース基板２５のうち一対の実装部２７を除く部分の内側と同形状を呈している。上方から見て第１フレーム３０に囲まれた領域は、圧電振動片４が実装される振動片実装領域１１である。

【0029】

図４は、第１実施形態の発振器を下方から見た底面図である。なお図４では、見やすくするために導電部５０にハッチングを付している。
図１および図４に示すように、第２フレーム３５は、平面視において外形が第１ベース基板２０と同形状を呈する基板である。第２フレーム３５は、平面視で矩形環状に形成されている。第２フレーム３５は、第１ベース基板２０に対して第２ベース基板２５の反対側に配置されている。第２フレーム３５は、第１ベース基板２０上に重ねられた状態で焼結等によって一体的に接合されている。第２フレーム３５の内側は、平面視で角丸長方形状を呈している。下方から見て第２フレーム３５に囲まれた領域は、集積回路チップ７が実装されるチップ実装領域１２である。

【0030】

図１および図２に示すように、パッケージ本体１０の四隅には、平面視１／４円弧状の切欠部１５が、厚さ方向においてパッケージ本体１０の全体に亘って形成されている。例えば、パッケージ本体１０は、第１ベース基板２０、第２ベース基板２５、第１フレーム３０、および第２フレーム３５を形成するウエハ状のセラミックス基板を４枚重ねて接合した後、セラミックス基板を貫通する複数のスルーホールを行列状に形成し、各スルーホールを基準としながらセラミックス基板を格子状に切断することで作製される。その際、スルーホールが４分割されることで、切欠部１５が構成される。

【0031】

パッケージ本体１０の上面には、シールリング４０が接合されている。シールリング４０は、第２フレーム３５の外形よりも一回り小さい導電性の枠状部材である。シールリング４０の内側は、第２フレーム３５の内側と同形状を呈している。ただし、シールリング４０の内側は、第２フレーム３５の内側よりも大きい形状を呈していてもよい。シールリング４０は、第２フレーム３５の上面に全周にわたって接合されている。具体的に、シールリング４０は、銀ロウ等のロウ材やはんだ材等による焼付けによって第２フレーム３５上に接合、または第２フレーム３５上に形成された金属接合層に対する溶着等によって接合されている。

【0032】

シールリング４０の材料としては、例えばニッケル基合金等が挙げられ、具体的にはコバール、エリンバー、インバー、４２－アロイ等から選択すれば良い。特に、シールリング４０の材料としては、パッケージ本体１０を形成するセラミックス材料に対して熱膨張係数が近いものを選択することが好ましい。例えば、パッケージ本体１０として熱膨張係数６．８×１０^－６／℃のアルミナを用いる場合には、シールリング４０として熱膨張係数５．２×１０^－６／℃のコバールや、熱膨張係数４．５～６．５×１０^－６／℃の４２－アロイを用いることが好ましい。

【0033】

封口板４５は、パッケージ本体１０との間に、圧電振動片４が配置されるキャビティＣを形成する。封口板４５は、導電性基板からなり、シールリング４０上に接合されてパッケージ本体１０内を気密に封止している。そして、シールリング４０、封口板４５、第１ベース基板２０、第２ベース基板２５および第１フレーム３０により画成された空間は、気密封止されたキャビティＣを構成する。

【0034】

図４に示すように、パッケージ３には、導電部５０が設けられている。導電部５０は、パッケージ３において電源電力や信号の導通路となる。導電部５０は、金属材料により形成される。導電部５０は、単一金属による単層膜でもよいし、異なる金属が積層された積層膜でもよい。例えば、導電部５０は、タングステンまたはモリブデンからなる下地にニッケルを積層し、さらにニッケル上に金を積層した積層膜である。この場合、ニッケルおよび金をめっきにより成膜することができる。

【0035】

図５は、第１実施形態の第１ベース基板を下方から見た底面図である。図６は、第１実施形態の第１ベース基板を上方から見た平面図である。図７は、第１実施形態の第２ベース基板を上方から見た平面図である。図８は、第１実施形態の第１フレームを上方から見た平面図である。なお図５では、第２フレーム３５の内周形状を仮想線で示している。また、図６では、第２ベース基板２５の貫通部２６を仮想線で示している。
図４から図８に示すように、導電部５０は、マウント電極５１Ａ，５１Ｂと、チップ用電極５３Ａ～５３Ｆと、モニター用端子５５Ａ，５５Ｂと、外部接続用端子５７Ａ～５７Ｄと、引き回し配線６１Ａ～６１Ｈと、貫通電極５９Ａ～５９Ｃと、を備える。

【0036】

図７に示すように、マウント電極５１Ａ，５１Ｂは、振動片実装領域１１に設けられている。マウント電極５１Ａ，５１Ｂは、第２ベース基板２５の各実装部２７の上面に設けられている。マウント電極５１Ａ，５１Ｂは、各実装部２７の上面の略全体に形成されている。マウント電極５１Ａ，５１Ｂは、上方から見て第１フレーム３０に重なる位置で短手方向の外側に突出した突出部５１ａを有する。

【0037】

図５に示すように、チップ用電極５３Ａ～５３Ｆは、チップ実装領域１２に設けられている。チップ用電極５３Ａ～５３Ｆは、第１ベース基板２０の下面に設けられている。チップ用電極５３Ａ～５３Ｆは、矩形状に形成されている。チップ用電極５３Ａ～５３Ｆは、集積回路チップ７の端子の数に合わせて複数設けられている。図示の例では、チップ用電極５３Ａ～５３Ｆは、６個設けられている。チップ用電極５３Ａ～５３Ｆは、互いに間隔をあけて配置されている。チップ用電極５３Ａ～５３Ｆは、集積回路チップ７の端子に対向するように配置されている。チップ用電極５３Ａ～５３Ｆは、フリップチップボンディングを介して集積回路チップ７の端子に接続される。

【0038】

チップ用電極５３Ａ～５３Ｆは、第１チップ用電極５３Ａと、第２チップ用電極５３Ｂと、第３チップ用電極５３Ｃと、第４チップ用電極５３Ｄと、第５チップ用電極５３Ｅと、第６チップ用電極５３Ｆと、である。これらチップ用電極５３Ａ～５３Ｆは、例えば、外部電源用電極、信号出力用電極、第１振動片電極、第２振動片電極、グランド接続用電極、スイッチ用電極などである。

【0039】

外部電源用電極は、集積回路チップ７の電源入力端子が接合される電極である。信号出力用電極は、集積回路チップ７の信号出力端子が接合される電極である。第１振動片電極および第２振動片電極は、圧電振動片４と電気的に接続される集積回路チップ７の端子が接合される電極である。グランド接続用電極は、集積回路チップ７のグランド端子が接合される電極である。スイッチ用電極は、集積回路チップ７のスイッチ信号入力端子が接合される電極である。

【0040】

第１チップ用電極５３Ａおよび第２チップ用電極５３Ｂは、長手方向に並んでいる。第１チップ用電極５３Ａは、第２チップ用電極５３Ｂの－Ｘ側に配置されている。第２チップ用電極５３Ｂ、第３チップ用電極５３Ｃおよび第４チップ用電極５３Ｄは、短手方向に並んでいる。第２チップ用電極５３Ｂは、第４チップ用電極５３Ｄの＋Ｙ側に配置されている。第３チップ用電極５３Ｃは、第１チップ用電極５３Ａおよび第４チップ用電極５３Ｄの間に配置されている。第４チップ用電極５３Ｄ、第５チップ用電極５３Ｅおよび第６チップ用電極５３Ｆは、長手方向に並んでいる。第６チップ用電極５３Ｆは、第４チップ用電極５３Ｄの－Ｘ側に配置されている。第５チップ用電極５３Ｅは、第４チップ用電極５３Ｄおよび第６チップ用電極５３Ｆの間に配置されている。第１チップ用電極５３Ａおよび第６チップ用電極５３Ｆは、短手方向に並んでいる。第１チップ用電極５３Ａは、第６チップ用電極５３Ｆの＋Ｙ側に配置されている。全てのチップ用電極５３Ａ～５３Ｆは、下方から見て集積回路チップ７に重なるように、チップ実装領域１２における中央部に集約して配置されている（図４を併せて参照）。

【0041】

一対のモニター用端子５５Ａ，５５Ｂは、第１ベース基板２０の下面に設けられている。一対のモニター用端子５５Ａ，５５Ｂは、下方から見て第２フレーム３５の内側に配置されている。一対のモニター用端子５５Ａ，５５Ｂは、チップ実装領域１２のうち全てのチップ用電極５３Ａ～５３Ｆが配置された中央部を挟んで長手方向の両側に配置されている。

【0042】

図４に示すように、外部接続用端子５７Ａ～５７Ｄは、第２フレーム３５の下面に設けられている。外部接続用端子５７Ａ～５７Ｄは、第２フレーム３５の角部にそれぞれ独立して設けられている。

【0043】

図６に示すように、貫通電極５９Ａ～５９Ｃは、第１貫通電極５９Ａと、第２貫通電極５９Ｂと、第３貫通電極５９Ｃと、である。第１貫通電極５９Ａは、パッケージ３の＋Ｘ側かつ－Ｙ側の角部に形成されている。第１貫通電極５９Ａは、第１ベース基板２０、第２ベース基板２５および第１フレーム３０を一貫して厚さ方向に貫通している（図５から図８参照）。第１貫通電極５９Ａは、シールリング４０を通じて封口板４５と導通している。

【0044】

図７に示すように、第２貫通電極５９Ｂは、キャビティＣの－Ｙ側に形成されている。第２貫通電極５９Ｂは、第１ベース基板２０および第２ベース基板２５を一貫して厚さ方向に貫通している（図５から図７参照）。第２貫通電極５９Ｂは、第２ベース基板２５の上面で－Ｙ側のマウント電極５１Ｂの突出部５１ａと導通している。

【0045】

第３貫通電極５９Ｃは、キャビティＣの＋Ｙ側に形成されている。第３貫通電極５９Ｃは、第１ベース基板２０および第２ベース基板２５を一貫して厚さ方向に貫通している（図５から図７参照）。第３貫通電極５９Ｃは、第２ベース基板２５の上面で＋Ｙ側のマウント電極５１Ａの突出部５１ａと導通している。

【0046】

図５に示すように、引き回し配線６１Ａ～６１Ｈは、第１ベース基板２０の下面に形成されている。引き回し配線６１Ａ～６１Ｈは、それぞれチップ用電極５３Ａ～５３Ｆの１つに接続している。引き回し配線６１Ａ～６１Ｈは、第１引き回し配線６１Ａと、第２引き回し配線６１Ｂと、第３引き回し配線６１Ｃと、第４引き回し配線６１Ｄと、第５引き回し配線６１Ｅと、第６引き回し配線６１Ｆと、第７引き回し配線６１Ｇと、第８引き回し配線６１Ｈと、である。

【0047】

第１引き回し配線６１Ａは、第１チップ用電極５３Ａに接続している。第１引き回し配線６１Ａは、－Ｘ側のモニター用端子５５Ａを避けるように延びている。第１引き回し配線６１Ａは、第１チップ用電極５３Ａから短手方向の外側に延びた後、長手方向の外側に延びている。第１引き回し配線６１Ａは、途中で分岐せずに、第１ベース基板２０の下面における－Ｘ側かつ＋Ｙ側の角部まで延びている。第１引き回し配線６１Ａは、第１ベース基板２０の下面における－Ｘ側かつ＋Ｙ側の角部で、図示しない接続配線を介して－Ｘ側かつ＋Ｙ側の角部の外部接続用端子５７Ａ（図４参照）に接続している。

【0048】

第２引き回し配線６１Ｂは、第２チップ用電極５３Ｂに接続している。第２引き回し配線６１Ｂは、＋Ｘ側のモニター用端子５５Ｂを避けるように延びている。第２引き回し配線６１Ｂは、第２チップ用電極５３Ｂから短手方向の外側に延びた後、長手方向の外側に延びている。第２引き回し配線６１Ｂは、途中で分岐せずに、第１ベース基板２０の下面における＋Ｘ側かつ＋Ｙ側の角部まで延びている。第２引き回し配線６１Ｂは、第１ベース基板２０の下面における＋Ｘ側かつ＋Ｙ側の角部で、図示しない接続配線を介して＋Ｘ側かつ＋Ｙ側の外部接続用端子５７Ｂ（図４参照）に接続している。

【0049】

第３引き回し配線６１Ｃは、第３チップ用電極５３Ｃに接続している。第３引き回し配線６１Ｃは、＋Ｘ側のモニター用端子５５Ｂを避けるように延びている。第３引き回し配線６１Ｃは、第２引き回し配線６１Ｂとモニター用端子５５Ｂとの間に配置されている。第３引き回し配線６１Ｃは、第３チップ用電極５３Ｃから、短手方向に沿って第２引き回し配線６１Ｂ側に延びた後、長手方向の外側に延び、さらに短手方向に沿って第２引き回し配線６１Ｂから離れるように延びている。第３引き回し配線６１Ｃは、途中で分岐せずに、第１ベース基板２０の下面における＋Ｘ側かつ－Ｙ側の角部まで延びている。第３引き回し配線６１Ｃは、第１ベース基板２０の下面における＋Ｘ側かつ－Ｙ側の角部で、図示しない接続配線を介して＋Ｘ側かつ－Ｙ側の外部接続用端子５７Ｃ（図４参照）に接続している。さらに、第３引き回し配線６１Ｃは、第１貫通電極５９Ａに接続している。

【0050】

第４引き回し配線６１Ｄは、第４チップ用電極５３Ｄに接続している。第４引き回し配線６１Ｄは、第４チップ用電極５３Ｄから長手方向の外側に延びている。第４引き回し配線６１Ｄは、途中で分岐せずに延びて、＋Ｘ側のモニター用端子５５Ｂに接続している。

【0051】

第５引き回し配線６１Ｅは、第４チップ用電極５３Ｄに接続している。第５引き回し配線６１Ｅは、第４チップ用電極５３Ｄから短手方向の外側に延びている。第５引き回し配線６１Ｅは、途中で分岐せずに延びて、第２貫通電極５９Ｂに接続している。

【0052】

第６引き回し配線６１Ｆは、第５チップ用電極５３Ｅに接続している。すなわち、第５チップ用電極５３Ｅは、本発明に係る第１電極である。第６引き回し配線６１Ｆは、第１ベース基板２０の下面における短手方向の中心を横切るように、短手方向に沿って延びている。第６引き回し配線６１Ｆは、第５チップ用電極５３Ｅ以外のチップ用電極５３Ａ～５３Ｄ，５３Ｆのうち少なくともいずれか２つの間を延びるように通過している。本実施形態では、第６引き回し配線６１Ｆは、少なくとも、第６チップ用電極５３Ｆと第２チップ用電極５３Ｂおよび第３チップ用電極５３Ｃそれぞれとの間、並びに第１チップ用電極５３Ａと第２チップ用電極５３Ｂ、第３チップ用電極５３Ｃおよび第４チップ用電極５３Ｄそれぞれとの間を通過している。すなわち、第１チップ用電極５３Ａ、第２チップ用電極５３Ｂ、第３チップ用電極５３Ｃ、第４チップ用電極５３Ｄおよび第６チップ用電極５３Ｆは、本発明に係る第２電極である。第６引き回し配線６１Ｆは、途中で分岐せずに延びて、第３貫通電極５９Ｃに接続している。

【0053】

第７引き回し配線６１Ｇは、第５チップ用電極５３Ｅに接続している。第７引き回し配線６１Ｇは、短手方向の内側に延びた後、長手方向の外側に延びている。第７引き回し配線６１Ｇは、第５チップ用電極５３Ｅ以外のチップ用電極５３Ａ～５３Ｄ，５３Ｆのうち少なくともいずれか２つの間を延びるように通過している。本実施形態では、第７引き回し配線６１Ｇは、少なくとも、第６チップ用電極５３Ｆと第１チップ用電極５３Ａ、第２チップ用電極５３Ｂおよび第３チップ用電極５３Ｃそれぞれとの間を延びている。すなわち、第１チップ用電極５３Ａ、第２チップ用電極５３Ｂ、第３チップ用電極５３Ｃおよび第６チップ用電極５３Ｆは、本発明に係る第２電極である。第７引き回し配線６１Ｇは、途中で分岐せずに延びて、－Ｘ側のモニター用端子５５Ａに接続している。なお本実施形態では、第７引き回し配線６１Ｇのうち短手方向に沿って延びる部分が、第６引き回し配線６１Ｆと一体化している。

【0054】

第８引き回し配線６１Ｈは、第６チップ用電極５３Ｆに接続している。第８引き回し配線６１Ｈは、－Ｘ側のモニター用端子５５Ａを避けるように延びている。第８引き回し配線６１Ｈは、第６チップ用電極５３Ｆから短手方向の外側に延びた後、長手方向の外側に延びている。第８引き回し配線６１Ｈは、途中で分岐せずに、第１ベース基板２０の下面における－Ｘ側かつ－Ｙ側の角部まで延びている。第８引き回し配線６１Ｈは、第１ベース基板２０の下面における－Ｘ側かつ－Ｙ側の角部で、図示しない接続配線を介して－Ｘ側かつ－Ｙ側の外部接続用端子５７Ｄ（図４参照）に接続している。

【0055】

図２および図３に示すように、圧電振動片４は、パッケージ３の振動片実装領域１１に配置され、キャビティＣ内に収容されている。圧電振動片４は、例えば、水晶によって形成された圧電板５を備える。圧電板５は、一対の振動腕部５ａ，５ｂと、一対の支持腕部５ｃ，５ｄと、を有する。圧電振動片４は、支持腕部５ｃ，５ｄが第２ベース基板２５の実装部２７に支持されることで、パッケージ３に実装されている。支持腕部５ｃ，５ｄは、導電性接着剤によりマウント電極５１Ａ，５１Ｂ（図７参照）に接着される。圧電振動片４は、一対の振動腕部５ａ，５ｂがパッケージ本体１０から浮いた状態で支持される。一対の振動腕部５ａ，５ｂの外表面には、所定の電圧が印加されたときに一対の振動腕部５ａ，５ｂを振動させる２系統の励振電極（図示略）が設けられている。ただし、圧電板５は、水晶に限らず、例えば、窒化アルミニウム（ＡｌＮ）、チタン酸ジルコン酸鉛（ＰＺＴ）などで形成されていてもよい。

【0056】

図３および図４に示すように、集積回路チップ７は、パッケージ３のチップ実装領域１２に配置されている。集積回路チップ７は、下方から見て一対の辺が長手方向に延び、かつ残りの一対の辺が短手方向に延びる矩形状に形成されている。集積回路チップ７の全体は、下方から見て第２フレーム３５の内側に配置されている。集積回路チップ７は、下方から見て全てのチップ用電極５３Ａ～５３Ｆに重なっている。集積回路チップ７は、下方から見て各モニター用端子５５Ａ，５５Ｂの少なくとも一部に重ならないように配置されている。

【0057】

図４に示すように、チップ実装領域１２は、上述したチップ用電極５３Ａ～５３Ｆおよび引き回し配線６１Ａ～６１Ｈに加えて、実装面７１と、バンプ７３と、盛り上げ部７５と、を備える。
実装面７１は、第１ベース基板２０の下面のうち、集積回路チップ７に対向する部分である。すなわち、実装面７１は、第１ベース基板２０の下面のうち、下方から見て集積回路チップ７と重なる部分である。実装面７１には、全てのチップ用電極５３Ａ～５３Ｆと、引き回し配線６１Ａ～６１Ｈのうち２つのチップ用電極の間を延びる引き回し配線（第６引き回し配線６１Ｆおよび第７引き回し配線６１Ｇ）と、が設けられている。２つのチップ用電極の間を延びる引き回し配線（第６引き回し配線６１Ｆおよび第７引き回し配線６１Ｇ）は、チップ用電極から実装面７１の中心側に向けて延出している。

【0058】

図９は、図４のＩＸ－ＩＸ線における断面図である。
図４および図９に示すように、バンプ７３は、集積回路チップ７の端子に接合される。バンプ７３は、フリップチップボンディング用の金バンプやはんだバンプ等である。バンプ７３は、チップ用電極５３Ａ～５３Ｆと集積回路チップ７の端子とを電気的に接続する。バンプ７３は、超音波接合により集積回路チップ７の端子に接合される。バンプ７３は、集積回路チップ７の支持を担う。なお集積回路チップ７と第１ベース基板２０との間に樹脂が封入されている場合には、バンプ７３は、集積回路チップ７の支持を補助的に行う。

【0059】

盛り上げ部７５は、実装面７１とバンプ７３との間に設けられている。盛り上げ部７５は、実装面７１に対してバンプ７３を嵩上げする。盛り上げ部７５は、チップ用電極５３Ａ～５３Ｆそれぞれとバンプ７３との間に介在している。盛り上げ部７５は、導電性物質により形成される。盛り上げ部７５は、チップ用電極５３Ａ～５３Ｆおよびバンプ７３に直接導通し、チップ用電極５３Ａ～５３Ｆおよびバンプ７３を相互に導通させている。例えば、盛り上げ部７５は、金属材料により形成される。この場合、盛り上げ部７５は、単一金属による単層膜でもよいし、異なる金属が積層された積層膜でもよい。例えば、盛り上げ部７５は、タングステンまたはモリブデンにより形成される。これにより盛り上げ部７５の材料を導電部５０の下地の材料と共用でき、製造コストの増加を抑制できる。盛り上げ部７５は、チップ用電極５３Ａ～５３Ｆよりも厚く形成されている。盛り上げ部７５の下面は、厚さ方向に直交する平坦面である。盛り上げ部７５の全体は、チップ用電極５３Ａ～５３Ｆに重なっている。盛り上げ部７５は、下方から見てその外形の内側にバンプ７３の全体が位置するように形成されている。盛り上げ部７５は、バンプ７３およびチップ用電極５３Ａ～５３Ｆの直接の接続を規制している。

【0060】

以上に説明したように、本実施形態のパッケージ３および圧電振動子２は、集積回路チップ７が実装されるチップ実装領域１２を有する。チップ実装領域１２は、集積回路チップ７に対向する実装面７１と、集積回路チップ７の端子に対向するチップ用電極５３Ａ～５３Ｆと、集積回路チップ７に接合され、チップ用電極５３Ａ～５３Ｆと集積回路チップ７の端子とを電気的に接続するバンプ７３と、実装面７１に設けられ、チップ用電極５３Ａ～５３Ｆのうち少なくともいずれか１つの第１電極に電気的に接続し、平面視でチップ用電極５３Ａ～５３Ｆのうち第１電極以外の少なくともいずれか２つの第２電極の間を通過する引き回し配線（第６引き回し配線６１Ｆおよび第７引き回し配線６１Ｇ）と、実装面７１とバンプ７３との間に設けられ、実装面７１に対してバンプ７３を嵩上げする盛り上げ部７５と、を有する。この構成によれば、実装面上に直接設けられたチップ用電極にバンプが接合した構成と比較して、実装面７１と集積回路チップ７との間隔を広げることができる。これにより、パッケージ３に反りが生じた場合にも、パッケージ３の実装面７１のうちチップ用電極間を通過する引き回し配線６１Ｆ，６１Ｇに集積回路チップ７が接触することを回避できる。したがって、配線構造が複雑化することをチップ用電極間に引き回し配線６１Ｆ，６１Ｇを配置することで抑制しつつ、引き回し配線６１Ｆ，６１Ｇと集積回路チップ７との接触を回避できる。

【0061】

盛り上げ部７５は、チップ用電極５３Ａ～５３Ｆとバンプ７３との間に介在している。この構成によれば、チップ用電極５３Ａ～５３Ｆを実装面７１に対して嵩上げする必要がないので、引き回し配線６１Ａ～６１Ｈとチップ用電極５３Ａ～５３Ｆとを同一工程でスクリーン印刷などにより形成できる。これにより、従来のパッケージと比較してチップ用電極５３Ａ～５３Ｆを形成する工程が増加しないので、製造工程の複雑化を抑制できる。

【0062】

盛り上げ部７５は、導電性物質により形成され、チップ用電極５３Ａ～５３Ｆとバンプ７３とを電気的に接続する。この構成によれば、盛り上げ部７５がチップ用電極５３Ａ～５３Ｆとバンプ７３との導通を担うので、盛り上げ部７５とは別にチップ用電極５３Ａ～５３Ｆとバンプ７３とを電気的に接続する構造を設ける必要がない。したがって、盛り上げ部７５を設けたことによる構造の複雑化を抑制できる。

【0063】

そして、本実施形態の発振器１は、上述した圧電振動子２を備えるので、集積回路チップ７が引き回し配線６１Ｆ，６１Ｇに接触することを抑制される。したがって、発振器１の信頼性を向上させることができる。

【0064】

［第２実施形態］
次に、図１０を参照して、第２実施形態について説明する。第１実施形態では、盛り上げ部７５がチップ用電極５３Ａ～５３Ｆそれぞれとバンプ７３との間に介在している。これに対して第２実施形態は、盛り上げ部７５Ａが実装面７１とチップ用電極５３それぞれとの間に介在している点で、第１実施形態とは異なる。なお、以下で説明する以外の構成は、第１実施形態と同様である。

【0065】

図１０に示すように、パッケージ３Ａは、第１実施形態の盛り上げ部７５に代えて、盛り上げ部７５Ａを備える。盛り上げ部７５Ａは、実装面７１に積層されている。盛り上げ部７５Ａは、集積回路チップ７の端子に対向する位置に１つずつ配置されている。例えば、盛り上げ部７５Ａは、セラミックス製である。この場合、盛り上げ部７５Ａは、実装面７１を形成する第１ベース基板２０と同じ材料で形成されていることが望ましい。例えば、盛り上げ部７５Ａは、チップ実装領域１２を囲う第２フレーム３５よりも厚さ方向に薄く形成されていることが望ましい。盛り上げ部７５Ａの下面の全体は、厚さ方向に直交する平坦面である。

【0066】

チップ用電極５３は、第１実施形態のチップ用電極５３Ａ～５３Ｆそれぞれに対応する。チップ用電極５３は、盛り上げ部７５Ａの下面に１つずつ設けられている。チップ用電極５３は、図示しない接続配線を介して、実装面７１に設けられた引き回し配線に接続している。接続配線は、盛り上げ部７５Ａに設けられた貫通電極であってもよいし、盛り上げ部７５Ａの側面に設けられた配線膜であってもよい。

【0067】

本実施形態において、バンプ７３はチップ用電極５３の下面に直接接合している。これにより、バンプ７３は、集積回路チップ７の端子およびチップ用電極５３に直接導通し、集積回路チップ７の端子およびチップ用電極５３を相互に導通させている。

【0068】

本実施形態では、第１実施形態と同様の効果を奏する。これに加え、本実施形態では、盛り上げ部７５Ａが実装面７１とチップ用電極５３との間に介在し、第２フレーム３５と同じ材料により形成されているので、盛り上げ部７５Ａによる嵩上げの高さを確保しやすい。したがって、パッケージ３Ａに反りが生じた場合にも、引き回し配線と集積回路チップ７との接触をより確実に回避できる。また、盛り上げ部７５Ａをセラミックス製とすることで、盛り上げ部７５Ａの端縁を容易に直角に形成できる。これにより盛り上げ部７５Ａの下面のうち集積回路チップ７の実装に用いることができる領域を広く確保することができる。

【0069】

さらに、盛り上げ部７５Ａがセラミックス材料により形成されているので、従来公知のセラミックスパッケージの製造方法を用いて盛り上げ部７５Ａを形成できる。したがって、製造コストの増加を抑制できる。

【0070】

なお、本発明は、図面を参照して説明した上述の実施形態に限定されるものではなく、その技術的範囲において様々な変形例が考えられる。
例えば、上記実施形態では、振動片実装領域１１がパッケージ本体１０の上面側に設けられているとともに、チップ実装領域１２がパッケージ本体１０の下面側に設けられているが、この構成に限定されない。例えば、図１１に示すように、振動片実装領域１１１およびチップ実装領域１１２がパッケージ本体１１０の同一面側に設けられていてもよい。この場合、圧電振動片４および集積回路チップ７が厚さ方向から見て重なり合うように配置されていてもよい。

【0071】

また、上記実施形態では、一対のモニター用端子５５Ａ，５５Ｂが厚さ方向から見て集積回路チップ７を挟むように配置されているが、この構成に限定されない。例えば、図１２に示すように、一対のモニター用端子１５５が厚さ方向から見て集積回路チップ７に対する同じ側に配置されていてもよい。すなわち、一対のモニター用端子１５５が厚さ方向から見て全てのチップ用電極に対する同じ側に並んで配置されていてもよい。

【0072】

その他、本発明の趣旨を逸脱しない範囲で、上記した実施の形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上述した各実施形態および各変形例を適宜組み合わせてもよい。

【符号の説明】

【0073】

１…発振器 ２…圧電振動子 ３，３Ａ…パッケージ ４…圧電振動片 ７…集積回路チップ １１，１１１…振動片実装領域 １２，１１２…チップ実装領域 ５３Ａ…第１チップ用電極（第２電極、電極） ５３Ｂ…第２チップ用電極（第２電極、電極） ５３Ｃ…第３チップ用電極（第２電極、電極） ５３Ｄ…第４チップ用電極（第２電極、電極） ５３Ｅ…第５チップ用電極（第１電極、電極） ５３Ｆ…第６チップ用電極（第２電極、電極） ６１Ｆ，６１Ｇ…引き回し配線 ７１…実装面 ７３…バンプ ７５，７５Ａ…盛り上げ部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】