特開2024-76413 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ コーデンシ株式会社の特許一覧

特開2024-76413信号増幅装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024076413

(43)【公開日】2024-06-06

(54)【発明の名称】信号増幅装置

(51)【国際特許分類】

H03F 3/08 20060101AFI20240530BHJP

【ＦＩ】

H03F3/08

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2022187886

(22)【出願日】2022-11-25

(71)【出願人】

【識別番号】000143031

【氏名又は名称】コーデンシ株式会社

(74)【代理人】

【識別番号】100118784

【弁理士】

【氏名又は名称】桂川直己

(72)【発明者】

【氏名】佐野とし恵

(72)【発明者】

【氏名】福田秀雄

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA51

5J500AA56

5J500AC41

5J500AC92

5J500AF17

5J500AH10

5J500AH19

5J500AH25

5J500AH29

5J500AK01

5J500AM11

5J500LU02

(57)【要約】

【課題】電流信号が入力される信号増幅装置において、回路規模を小さくしつつ、ノイズを低減可能な構成を提供する。
【解決手段】信号増幅装置１は、信号変換部１１と、多重帰還増幅部１２と、を備える。信号変換部１１は、電流信号を電圧信号に変換する。多重帰還増幅部１２は、信号変換部１１の下流に接続されており、電圧信号を第１容量素子１３を介して増幅器１４に入力するとともに、増幅器１４の出力を抵抗素子１５を介して増幅器１４に帰還させるとともに、増幅器１４の出力を第２容量素子１６及び第１容量素子１３を介して増幅器１４に帰還させることにより、電圧信号の直流信号成分をカットしつつ電圧信号を増幅する。
【選択図】図１

【特許請求の範囲】

【請求項1】

電流信号を電圧信号に変換する信号変換部と、
前記信号変換部の下流に接続されており、前記電圧信号を第１容量素子を介して増幅器に入力するとともに、当該増幅器の出力を抵抗素子を介して当該増幅器に帰還させるとともに、当該増幅器の出力を第２容量素子及び前記第１容量素子を介して当該増幅器に帰還させることにより、前記電圧信号の直流信号成分をカットしつつ当該電圧信号を増幅する多重帰還増幅部と、
を備えることを特徴とする信号増幅装置。

【請求項2】

請求項１に記載の信号増幅装置であって、
前記信号変換部は、フォトダイオードが出力する前記電流信号を前記電圧信号に変換することを特徴とする信号増幅装置。

【請求項3】

請求項２に記載の信号増幅装置であって、
前記抵抗素子に並列に配置される抵抗調整素子を備え、
前記抵抗調整素子は、前記フォトダイオードのカソード電圧が小さくなったと判定された場合に、前記抵抗素子と前記抵抗調整素子の合成抵抗を下降させることを特徴とする信号増幅装置。

【請求項4】

請求項３に記載の信号増幅装置であって、
前記抵抗調整素子は、前記抵抗素子に並列に配置されるアナログスイッチであり、
前記アナログスイッチは、前記フォトダイオードのカソード電圧が小さくなったと判定された場合に、アナログスイッチを閉じることで、前記抵抗素子と前記アナログスイッチの合成抵抗を下降させることを特徴とする信号増幅装置。

【請求項5】

請求項３に記載の信号増幅装置であって、
前記抵抗調整素子は、前記フォトダイオードのカソード電圧が小さくなるに連れて、前記抵抗素子と前記抵抗調整素子の合成抵抗が徐々に下降することを特徴とする信号増幅装置。

【請求項6】

請求項５に記載の信号増幅装置であって、
前記抵抗調整素子は、前記抵抗素子に並列に配置されるＭＯＳＦＥＴであり、
前記フォトダイオードのカソード電圧がゲート電圧として前記ＭＯＳＦＥＴに印加されており、前記フォトダイオードのカソード電圧の低下に応じて、前記抵抗素子と前記ＭＯＳＦＥＴの合成抵抗が徐々に下降することを特徴とする信号増幅装置。

【請求項7】

請求項２に記載の信号増幅装置であって、
前記増幅器には、前記電圧信号と、基準電圧と、が入力されており、
前記フォトダイオードのカソード電圧と、前記基準電圧と、が異なる値であることを特徴とする信号増幅装置。

【請求項8】

請求項７に記載の信号増幅装置であって、
前記フォトダイオードのカソード電圧は、前記フォトダイオードに逆バイアスが掛かる電圧であることを特徴とする信号増幅装置。

【請求項9】

請求項２に記載の信号増幅装置であって、
前記フォトダイオードへの光の照射に伴う、前記フォトダイオードのカソード電圧の低下の下限値を当該フォトダイオードの順方向電圧から、調整値まで上昇させる調整回路を備えることを特徴とする信号増幅装置。

【請求項10】

請求項９に記載の信号増幅装置であって、
前記調整回路は、ダイオードを備え、
前記ダイオードは、光入力がゼロのときの前記フォトダイオードのカソード電圧の下限値よりも高い電圧に接続されており、
前記ダイオードは、前記フォトダイオードのカソード側に接続されることを特徴とする信号増幅装置。

【請求項11】

請求項９に記載の信号増幅装置であって、
前記調整回路は、ＭＯＳＦＥＴを備え、
前記ＭＯＳＦＥＴには、光入力がゼロのときの前記フォトダイオードのカソード電圧の下限値よりも高いゲート電圧が供給されることを特徴とする信号増幅装置。

【請求項12】

請求項９に記載の信号増幅装置であって、
前記抵抗素子に並列に配置される抵抗調整素子を備え、
前記抵抗調整素子は、前記フォトダイオードのカソード電圧が小さくなったと判定された場合に、前記抵抗素子と前記抵抗調整素子の合成抵抗を下降させることを特徴とする信号増幅装置。

【請求項13】

請求項１から１２までの何れか一項に記載の信号増幅装置であって、
前記多重帰還増幅部は、前記増幅器の出力を、前記抵抗素子を含むＴ型帰還回路を介して当該増幅器に帰還させることを特徴とする信号増幅装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、主として、信号を増幅する信号増幅装置に関する。

【背景技術】

【0002】

特許文献１は、試料を通過したレーザ光をフォトダイオードで受光して分析するレーザ式ガス分析装置を開示する。フォトダイオードが出力した電流信号は、プリアンプで増幅された後に、フィルタにより不要な周波数帯（例えば直流信号成分）がカットされる等して、信号解析回路に入力される。信号解析回路は、電流信号を解析してガス濃度を測定する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１７－５３６９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１の回路構成において、信号解析回路に入力される電流値を大きくするためには、プリアンプの増幅率を高くする必要がある。しかし、プリアンプの増幅率を高くすると、直流信号成分も増幅される。そのため、電流信号の電流値が回路の許容値を超えると、回路が正常に動作しないことがある。これを回避するために、一般的には、電流信号をプリアンプで増幅した後にフィルタにより直流信号成分をカットし、その後に再び電流信号を増幅することが行われる。しかし、この種の回路構成は、回路規模が大きくなるため消費電力が増加したり、増幅回数が増えることによりノイズが増加し易い等の課題がある。また、この課題は、フォトダイオードが出力した電流信号の処理に限られず、それ以外の電流信号に対しても存在し得る課題である。

【0005】

本発明は以上の事情に鑑みてされたものであり、その主要な目的は、電流信号が入力される信号増幅装置において、回路規模を小さくしつつ、ノイズを低減可能な構成を提供することにある。

【課題を解決するための手段及び効果】

【0006】

本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。

【0007】

本発明の観点によれば、以下の構成の信号増幅装置が提供される。即ち、信号増幅装置は、信号変換部と、多重帰還増幅部と、を備える。前記信号変換部は、電流信号を電圧信号に変換する。前記多重帰還増幅部は、前記信号変換部の下流に接続されており、前記電圧信号を第１容量素子を介して増幅器に入力するとともに、当該増幅器の出力を抵抗素子を介して当該増幅器に帰還させるとともに、当該増幅器の出力を第２容量素子及び前記第１容量素子を介して当該増幅器に帰還させることにより、前記電圧信号の直流信号成分をカットしつつ当該電圧信号を増幅する。

【0008】

電流信号を増幅して、直流成分の除去後に再び増幅する構成と比較して、回路規模を小さくできるので、装置の小型化及び消費電力の低減が実現できる。また、信号を増幅させる回数を減らすことができるので、ノイズの低減が実現できる。

【0009】

前記の信号増幅装置においては、前記信号変換部は、フォトダイオードが出力する前記電流信号を前記電圧信号に変換することが好ましい。

【0010】

フォトダイオードの下流に配置される増幅及び直流信号成分のカットに関する回路規模を小さくできる。

【0011】

前記の信号増幅装置においては、以下の構成とすることが好ましい。即ち、信号増幅装置は、前記抵抗素子に並列に配置される抵抗調整素子を備える。前記抵抗調整素子は、前記フォトダイオードのカソード電圧が小さくなったと判定された場合に、前記抵抗素子と前記抵抗調整素子の合成抵抗を下降させる。

【0012】

強い光がフォトダイオードに照射された場合等では、フォトダイオードのカソード電圧が小さくなることに起因して、発振が発生し易い。この点、抵抗調整素子を備えることにより、フォトダイオードのカソード電圧が高くなるため、発振の発生を抑制できる。

【0013】

前記の信号増幅装置においては、以下の構成とすることが好ましい。即ち、前記抵抗調整素子は、前記抵抗素子に並列に配置されるアナログスイッチである。前記アナログスイッチは、前記フォトダイオードのカソード電圧が小さくなったと判定された場合に、アナログスイッチを閉じることで、前記抵抗素子と前記アナログスイッチの合成抵抗を下降させる。

【0014】

簡単な回路構成で必要に応じて合成抵抗を下降させることができる。

【0015】

前記の信号増幅装置においては、前記抵抗調整素子は、前記フォトダイオードのカソード電圧が小さくなるに連れて、前記抵抗素子と前記抵抗調整素子の合成抵抗が徐々に下降することが好ましい。

【0016】

これにより、合成抵抗が急に下降しないので、出力される電圧信号の電圧値のオーバーシュート又はアンダーシュートを抑制できる。

【0017】

前記の信号増幅装置においては、以下の構成とすることが好ましい。即ち、前記抵抗調整素子は、前記抵抗素子に並列に配置されるＭＯＳＦＥＴである。前記フォトダイオードのカソード電圧がゲート電圧として前記ＭＯＳＦＥＴに印加されており、前記フォトダイオードのカソード電圧の低下に応じて、前記抵抗素子と前記ＭＯＳＦＥＴの合成抵抗が徐々に下降する。

【0018】

これにより、簡単な回路構成で必要に応じて合成抵抗を徐々に下降させることができる。

【0019】

前記の信号増幅装置においては、以下の構成とすることが好ましい。即ち、前記増幅器には、前記電圧信号と、基準電圧と、が入力されている。前記フォトダイオードのカソード電圧と、前記基準電圧と、が異なる値である。

【0020】

これにより、基準電圧とは異なる適切なカソード電圧を選択できる。

【0021】

前記の信号増幅装置においては、前記フォトダイオードのカソード電圧は、前記フォトダイオードに逆バイアスが掛かる電圧であることが好ましい。

【0022】

これにより、フォトダイオードの接合容量を小さくすることができる。

【0023】

前記の信号増幅装置においては、前記フォトダイオードへの光の照射に伴う、前記フォトダイオードのカソード電圧の低下の下限値を当該フォトダイオードの順方向電圧から、調整値まで上昇させる調整回路を備えることが好ましい。

【0024】

これにより、強い光が入力された場合のフォトダイオードのカソード電圧の低下を小さくすることができるので、強い光が入力されなくなった場合のフォトダイオードの復帰時間を短縮できる。

【0025】

前記の信号増幅装置においては、以下の構成とすることが好ましい。即ち、前記調整回路は、ダイオードを備える。前記ダイオードは、光入力がゼロのときの前記フォトダイオードのカソード電圧の下限値よりも高い電圧に接続されている。前記ダイオードは、前記フォトダイオードのカソード側に接続される。

【0026】

これにより、ダイオードを用いて、カソード電圧の下限値の低下量を抑えることができる。

【0027】

前記の信号増幅装置においては、以下の構成とすることが好ましい。即ち、前記調整回路は、ＭＯＳＦＥＴを備える。前記ＭＯＳＦＥＴには、光入力がゼロのときの前記フォトダイオードのカソード電圧の下限値よりも高いゲート電圧が供給される。

【0028】

これにより、ＭＯＳＦＥＴを用いて、カソード電圧の下限値の低下量を抑えることができる。

【0029】

【0030】

これにより、強い光がフォトダイオードに照射された場合における、発振の抑制と、復帰時間の短縮と、を両立することができる。

【0031】

前記の信号増幅装置においては、前記多重帰還増幅部は、前記増幅器の出力を、前記抵抗素子を含むＴ型帰還回路を介して当該増幅器に帰還させることが好ましい。

【0032】

これにより、回路規模の増大を抑えつつ、増幅率を高くすることができる。

【図面の簡単な説明】

【0033】

【図1】本発明の一実施形態に係る信号増幅装置の回路図。

【図2】第１変形例及び第２変形例の信号増幅装置の回路図。

【図3】第１変形例及び第２変形例の合成抵抗の変化を示すグラフ。

【図4】第３変形例及び第４変形例の信号増幅装置の回路図。

【図5】第３変形例及び第４変形例の光入力、カソード電圧、及び時間の変化傾向を示すグラフ。

【図6】第５変形例及び第６変形例の信号増幅装置の回路図。

【図7】第７変形例及び第８変形例の信号増幅装置の回路図。

【図8】第９変形例及び第１０変形例の信号増幅装置の回路図。

【図9】第１１変形例の信号増幅装置の回路図。

【図10】第１２変形例の信号増幅装置の回路図。

【図11】第１３変形例の信号増幅装置の回路図。

【発明を実施するための形態】

【0034】

次に、図面を参照して本発明の実施形態を説明する。図１は、本発明の一実施形態に係る信号増幅装置１の回路図である。

【0035】

図１に示す信号増幅装置１は、電流信号を電圧信号に変換して、直流信号成分をカットして、増幅して出力する装置である。

【0036】

本実施形態の信号増幅装置１は、フォトダイオード１００が出力する電流信号を処理する。フォトダイオード１００のアノード側はグランドに接続されている。フォトダイオード１００のカソード側は信号増幅装置１に接続されている。フォトダイオード１００は、光が入力されることで、光量に応じた大きさの電流を出力する。以下では、フォトダイオード１００が出力する電流を電流信号と称する。なお、信号増幅装置１の処理対象は、フォトダイオード１００の電流信号に限られない。つまり、信号増幅装置１は、フォトダイオード１００とは異なるセンサ又は演算装置が出力する電流信号を処理することもできる。

【0037】

図１に示すように、信号増幅装置１は、信号変換部１１と、多重帰還増幅部１２と、を備える。

【0038】

信号変換部１１は、電流信号を電圧信号に変換する。図１に示すように、信号変換部１１は抵抗素子であり、フォトダイオード１００と多重帰還増幅部１２に接続される。信号変換部１１を配置することにより、電流信号は、信号変換部１１の抵抗値の大きさに応じたレンジの電圧信号に変換される。そのため、信号変換部１１の抵抗値の大きさは、フォトダイオード１００が出力する電流値と、多重帰還増幅部１２で処理可能な電圧値と、に基づいて定めることが好ましい。

【0039】

多重帰還増幅部１２は、電圧信号の直流信号成分をカットしつつ、当該電圧信号を増幅する。図１に示すように、多重帰還増幅部１２は、第１容量素子１３と、増幅器１４と、抵抗素子１５と、第２容量素子１６と、を備える。

【0040】

電圧信号は、第１容量素子１３を介して増幅器１４に入力される。第１容量素子１３は電荷を蓄えることができるキャパシタである。第１容量素子１３を通過することにより、電圧信号の直流信号成分がカットされる。

【0041】

増幅器１４はオペアンプであり、電圧信号を反転増幅する。具体的には、増幅器１４の非反転入力端子はグランドに接続されている。増幅器１４の反転入力端子は第１容量素子１３に接続されており、反転入力端子には電圧信号が入力される。増幅器１４は、電圧信号の正負を反転して増幅して出力する。増幅器１４が出力する電圧信号は、電圧信号を利用して何らかの処理を行う外部機器へ出力される。なお、増幅器１４は非反転増幅する態様で用いられてもよい。

【0042】

また、増幅器１４が出力する電圧信号は、帰還されて増幅器１４の反転入力端子に入力される。以下では、増幅器１４の出力端子と増幅器１４の反転入力端子とを接続する回路を帰還回路と称する。帰還回路には、抵抗素子１５が配置されている。増幅器１４が出力する電圧信号は、帰還回路に配置された抵抗素子１５により帰還されて、増幅器１４の反転入力端子に入力される。

【0043】

また、帰還回路には、更に、第２容量素子１６が配置されている。第２容量素子１６は、電荷を蓄えることができるキャパシタである。電圧信号が第２容量素子１６を通過することにより、電圧信号の直流信号成分がカットされる。また、帰還回路は、信号変換部１１で変換された電圧信号が増幅器１４に入力される回路と、合流している。つまり、第１容量素子１３には、増幅器１４が出力して第２容量素子１６を通過した電圧信号と、多重帰還増幅部１２で変換された電圧信号と、が入力される。第１容量素子１３は、これらの２つの電圧信号の和の直流信号成分をカットして得られた信号を、増幅器１４の反転入力端子に入力する。

【0044】

以上により、増幅器１４が出力する電圧信号は、直流信号成分がカットされつつ、直流信号成分以外の信号成分が増幅された信号である。第１容量素子１３及び第２容量素子１６を含まない一般的な増幅回路では、直流信号成分も増幅されるため、増幅率を大きくすることは好ましくない。これに対し、本実施形態では第１容量素子１３及び第２容量素子１６で直流信号成分をカットしつつ増幅できるため、増幅率を大きくすることが許容される。具体的には、増幅率は、以下の式（１）で示される。

【数1】

/
ここで、Ｃ１は第１容量素子１３の容量であり、Ｃ２は第２容量素子１６の容量であり、Ｃｐｄはフォトダイオード１００の容量であり、Ｒは抵抗素子１５の抵抗値である。用いるフォトダイオード１００に応じて、適切な仕様の第１容量素子１３、抵抗素子１５、第２容量素子１６を用いることにより、要求される増幅率を実現できる。

【0045】

また、本実施形態の信号増幅装置１は、一般的なバンドパスフィルタの回路と一部共通する点があるが、一般的なバンドパスフィルタの処理対象は電圧信号である。つまり、一般的なバンドパスフィルタの回路では、フォトダイオード１００の電流信号を処理できない。この点、本実施形態の信号増幅装置１は信号変換部１１を備える。そのため、フォトダイオード１００の電流信号を処理することができる。

【0046】

また、本明細書では、増幅器１４の非反転入力端子（電圧信号が入力されない側の端子）に接続される電圧、又は、フォトダイオード１００のアノード側に接続される電圧を基準電圧と称する。一般的な回路では、光が入力されていないときのフォトダイオード１００のカソード電圧は、基準電圧に一致させることが多い。また、本実施形態では、光が入力されていないときのフォトダイオード１００のカソード電圧は、信号変換部１１の接続先の電圧（Ｖｒｅｆ）に一致する。つまり、一般的には、Ｖｒｅｆを基準電圧（本実施形態ではグランド）に一致させることが多い。この点、本実施形態では、Ｖｒｅｆを基準電圧とは異ならせている。詳細には、Ｖｒｅｆは、基準電圧より電圧が高い。これにより、光が入力されていないときにおいて、フォトダイオード１００に逆バイアスが掛かる。また、フォトダイオード１００の接合容量は、印加される電圧に依存する。そのため、本実施形態のようにＶｒｅｆを決定することにより、フォトダイオード１００の接合容量を小さくすることができる。

【0047】

次に、図２及び図３を参照して、上記実施形態の第１変形例及び第２変形例を説明する。図２は、第１変形例及び第２変形例の信号増幅装置１の回路図である。図３は、第１変形例及び第２変形例の合成抵抗の変化を示すグラフである。なお、以後の各変形例の説明においては、上記実施形態と同一又は類似の部材には図面に同一の符号を付し、説明を省略する場合がある。また、以後の各変形例の回路図では、多重帰還増幅部１２を示す矩形の鎖線の表記を省略する。

【0048】

第１変形例及び第２変形例の信号増幅装置１は、抵抗調整素子を備える点において、上記実施形態の信号増幅装置１とは異なる。以下、抵抗調整素子の機能及び構成について説明する。初めに、多重帰還増幅部１２のフィルタとしての選択度は以下の式（２）で記述できる。一般的に、選択度が高くなると、発振が生じ易いため好ましくない。

【数2】

/
ここで、Ｒａは信号変換部１１の抵抗値である。

【0049】

また、フォトダイオード１００に非常に強い光が入力された場合、フォトダイオード１００のカソード電圧が低くなり、グランドよりも低くなることがある。その結果、フォトダイオード１００が一般的なダイオードと同様に動作することがある。この場合、フォトダイオード１００の等価抵抗の抵抗値は、以下の式（３）で記述できる。

【数3】

/
ここで、ｒが等価抵抗の抵抗値であり、Ｖｔが熱電圧であり、Ｉが電流値である。

【0050】

従って、強い光が入力された場合、フォトダイオード１００の等価抵抗の抵抗値は信号変換部１１の抵抗値よりも小さくなる。また、フォトダイオード１００の等価抵抗は信号変換部１１と並列に配置されているため、フォトダイオード１００の等価抵抗の抵抗値が信号変換部１１の抵抗値よりも小さくなる場合、合成抵抗は、信号変換部１１の抵抗値よりも小さくなる。その結果、式（２）で記述されるＲａが小さくなるため、選択度が高くなり、発振が生じ易くなる。

【0051】

抵抗調整素子は、所定の条件下で抵抗素子１５との合成抵抗を下降させる。これにより、式（２）で記述されるＲが小さくなった場合と同等の回路構成になるため、選択度を低くすることができる。そのため、発振を生じにくくすることができる。

【0052】

図２（ａ）に示すように、第１変形例の抵抗調整素子は、抵抗素子１５と並列に配置されたアナログスイッチ２１である。抵抗素子１５とアナログスイッチ２１の内部抵抗との合成抵抗は、抵抗素子１５の抵抗値よりも低い。つまり、アナログスイッチ２１を閉じることにより、選択度を低くすることができる。

【0053】

アナログスイッチ２１は、以下のように制御される。即ち、強い光が入力された場合、フォトダイオード１００のカソード電圧が低下する。そのため、フォトダイオード１００のカソード電圧が閾値より低くなった場合にアナログスイッチ２１を閉じることが好ましい。具体的には、フォトダイオード１００のカソード電圧を測定する電圧計を配置し、電圧計が計測する電圧値が閾値より低くなった場合に、アナログスイッチ２１を閉じるようにアナログスイッチ２１に指令を送信することで、上記構成が実現できる。図３（ａ）のグラフは、カソード電圧が閾値より低くなったときに合成抵抗が低下することを示している。

【0054】

図２（ｂ）に示すように、第２変形例の抵抗調整素子は、抵抗素子１５と並列に配置されたＭＯＳＦＥＴ２２である。図にはＰＭＯＳが示されているが、ＮＭＯＳであってもよい。ＭＯＳＦＥＴ２２のゲートは、フォトダイオード１００のカソード側に接続されている。従って、カソード電圧が低くなるに連れて、ＭＯＳＦＥＴ２２のＯＮ抵抗が徐々に変化する。そのため、図３（ｂ）に示すように、合成抵抗も離散的ではなく連続的に（徐々に）変化する。その結果、抵抗値の急変に伴う電圧信号のオーバーシュート又はアンダーシュートが生じにくい。

【0055】

次に、図４及び図５を参照して、上記実施形態の第３変形例及び第４変形例を説明する。図４は、第３変形例及び第４変形例の信号増幅装置１の回路図である。図５は、第３変形例及び第４変形例の光入力、カソード電圧、及び時間の変化傾向を示すグラフである。

【0056】

第３変形例及び第４変形例の信号増幅装置１は、調整回路を備える点において、上記実施形態の信号増幅装置１とは異なる。以下、調整回路の機能及び構成について説明する。

【0057】

図５（ａ）に示すように、フォトダイオード１００に入力される光が強くなるに連れて、フォトダイオード１００のカソード電圧は低くなる。また、フォトダイオード１００のカソード電圧がグランドよりも低くなった場合、ダイオード電流が光電流（電流信号）とは逆方向に流れる。また、カソード電圧の下限値は、フォトダイオード１００の順方向電圧（図に示す－ＶＦ）である。ここで、強い光がフォトダイオード１００に入力されてカソード電圧が下限値に到達した状態で光が急に入力されなくなった場合、図５（ａ）に示すように、カソード電圧が上昇して元のＶｒｅｆに戻るには時間が掛かる。そのため、カソード電圧がＶｒｅｆに戻る前に新たに光が入力された場合、次の光を適切に検出できない可能性がある。

【0058】

図５（ｂ）に示すように、第３変形例及び第４変形例の調整回路は、フォトダイオード１００のカソード電圧の低下の下限値をフォトダイオード１００の順方向電圧（－ＶＦ）から、所定の調整値まで上昇させるための回路である。調整値は、正電圧であることが好ましいが、フォトダイオード１００の順方向電圧より大きい値であれば負電圧であってもよい。

【0059】

図４（ａ）に示すように、第３変形例の調整回路は、ダイオード３１を備える。ダイオード３１のカソード側はフォトダイオード１００（あるいは多重帰還増幅部１２）に接続されている。ダイオード３１のアノード側は所定の電圧（Ｖａ）に接続されている。ダイオード３１のアノード側の電圧は、例えば、フォトダイオード１００の順方向電圧よりも大きいこと（あるいはグランドよりも大きいこと）が好ましい。

【0060】

この構成により、フォトダイオード１００のカソード電圧が低くなってダイオード３１が動作するようになった場合において、フォトダイオード１００のカソード電圧がダイオード３１のアノード側の電圧に接続される。その結果、フォトダイオード１００のカソード電圧の下限値を調整値まで上昇させることができる。

【0061】

図４（ｂ）に示すように、第４変形例の調整回路は、ＭＯＳＦＥＴ３２を備える。ＭＯＳＦＥＴ３２はＮＭＯＳであるがＰＭＯＳであってもよい。ＭＯＳＦＥＴ３２のゲートには所定の電圧（Ｖｂ）が供給されている。ＭＯＳＦＥＴ３２のソースはフォトダイオード１００のカソード側に接続される。ＭＯＳＦＥＴ３２のドレインは、所定の電圧（Ｖｄｄ）に接続されている。

【0062】

この構成により、フォトダイオード１００のカソード電圧が低くなって、ＭＯＳＦＥＴ３２のゲートとソースの電圧差が大きくなることで、ドレインからソースに電流が流れる。その結果、フォトダイオード１００のカソード電圧の下限値を調整値まで上昇させることができる。

【0063】

次に、図６を参照して、第５変形例及び第６変形例について説明する。図６は、第５変形例及び第６変形例の信号増幅装置１の回路図である。第５変形例及び第６変形例の信号増幅装置１は、抵抗調整素子と調整回路の両方を備える点において、上記実施形態の信号増幅装置１とは異なる。

【0064】

第５変形例の信号増幅装置１は、抵抗調整素子としてアナログスイッチ２１を備える。第５変形例のアナログスイッチ２１は、第１変形例のアナログスイッチ２１と同じ構成及び機能である。第５変形例の信号増幅装置１は、調整回路としてダイオード３１を備える。第５変形例のダイオード３１は、第３変形例のダイオード３１と同じ構成及び機能である。

【0065】

また、第５変形例の信号増幅装置１は、アナログスイッチ２１に直列に第３容量素子４１が配置されている点において、第１変形例の信号増幅装置１とは異なる。第３容量素子４１は、電荷を蓄えることができるキャパシタである。第３容量素子４１を配置することにより、ダイオード３１が動作してダイオード電流が流れた場合に回路を安定させることができる。そのため、第５変形例では、ダイオードが動作するタイミングでアナログスイッチ２１を閉じる指令を送信することが好ましい。

【0066】

第６変形例の信号増幅装置１は、抵抗調整素子としてＭＯＳＦＥＴ２２を備える。第６変形例のＭＯＳＦＥＴ２２は、第２変形例のＭＯＳＦＥＴ２２と同じ構成及び機能である。第６変形例の信号増幅装置１は、調整回路としてダイオード３１を備える。第６変形例のダイオード３１は、第３変形例のダイオード３１と同じ構成及び機能である。また、第６変形例の信号増幅装置１は、ＭＯＳＦＥＴ２２に直列に第３容量素子４１が配置されている。第６変形例の第３容量素子４１は、第５変形例の第３容量素子４１と同じ構成及び機能である。

【0067】

次に、図７を参照して、第７変形例及び第８変形例について説明する。図７は、第７変形例及び第８変形例の信号増幅装置１の回路図である。

【0068】

第７変形例及び第８変形例の信号増幅装置１は、調整回路がＭＯＳＦＥＴ３２を備える点において、それぞれ、第５変形例及び第６変形例とは異なる。第７変形例及び第８変形例のＭＯＳＦＥＴ３２の構成及び機能は、第４変形例のＭＯＳＦＥＴ３２と同じ構成及び機能である。

【0069】

次に、図８を参照して、第９変形例及び第１０変形例について説明する。図８は、第９変形例及び第１０変形例の信号増幅装置１の回路図である。

【0070】

第９変形例及び第１０変形例の信号増幅装置１は、比較器５１を備える点において、それぞれ、第６変形例及び第８変形例とは異なる。第６変形例及び第８変形例では、フォトダイオード１００のカソード電圧がＭＯＳＦＥＴ２２に供給される。そのため、第３容量素子４１が有効になるタイミングの設計の自由度が低い。

【0071】

これに対し、比較器５１は、フォトダイオード１００のカソード電圧と、所定の参照電圧（Ｖｃ）と、に接続されている。比較器５１は、フォトダイオード１００のカソード電圧と、参照電圧と、を比較して、その差分の電圧をＭＯＳＦＥＴ２２に供給する。従って、参照電圧の電圧値を異ならせることにより、第３容量素子４１が有効になるタイミングを異ならせることができる。つまり、第３容量素子４１が有効になるタイミングの設計の自由度を向上できる。

【0072】

次に、図９を参照して、第１１変形例について説明する。図９は、第１１変形例の信号増幅装置１の回路図である。

【0073】

第１１変形例の信号増幅装置１は、抵抗素子１５の代わりにＴ型帰還回路６０を備える点において、上記実施形態とは異なる。

【0074】

Ｔ型帰還回路６０は、第１抵抗素子６１と、第２抵抗素子６２と、第３抵抗素子６３と、を備える。第１抵抗素子６１と第２抵抗素子６２は、上述した帰還回路に並べて直列に配置されている。第３抵抗素子６３は、第１抵抗素子６１及び第２抵抗素子６２の間の回路と、グランド（基準電圧）と、を接続するように配置される。Ｔ型帰還回路自体は公知であるため、詳細な説明は省略する。

【0075】

上記実施形態の増幅率は、式（１）で示した通りである。増幅率を高くするためには、第１容量素子１３の容量又は抵抗素子１５の抵抗値を大きくする必要がある。その場合、僅かながら回路面積が増大する。この点、Ｔ型帰還回路６０を用いることにより、以下の理由により、回路面積の増大を更に抑制できる。即ち、Ｔ型帰還回路６０を用いる場合の増幅率は、以下の式（４）で示される。

【数4】

/
式（４）に示されるように、第３抵抗素子６３の抵抗値を小さくすることにより、増幅率を高くすることができる。そのため、回路面積の増大を更に抑制しつつ、高い増幅率を実現できる。

【0076】

次に、図１０を参照して、第１２変形例について説明する。図１０は、第１２変形例の信号増幅装置１の回路図である。

【0077】

第１２変形例の信号増幅装置１は、抵抗調整素子及び調整回路を備える点において、第１１変形例の信号増幅装置１とは異なる。抵抗調整素子は、第１抵抗素子６１及び第２抵抗素子６２の両方と並列になるように、配置される。抵抗調整素子としては、他の変形例で示したアナログスイッチ２１又はＭＯＳＦＥＴ２２を用いることができる。また、抵抗調整素子に加えて、他の変形例で示した第３容量素子４１を配置してもよい。調整回路としては、他の変形例で示したダイオード３１又はＭＯＳＦＥＴ３２を用いることができる。また、他の変形例で示した比較器５１を更に設けてもよい。

【0078】

次に、図１１を参照して、第１３変形例について説明する。図１１は、第１３変形例の信号増幅装置１の回路図である。

【0079】

第１３変形例の信号増幅装置１は、抵抗調整素子が配置される位置において、第１２変形例の信号増幅装置１とは異なる。第１３変形例の抵抗調整素子は、第２抵抗素子６２のみと並列になるように配置される（即ち、第１抵抗素子６１と平行になるように配置されない）。また、この構成に代えて、抵抗調整素子が、第１抵抗素子６１のみと並列になるように配置されてもよい（即ち、第２抵抗素子６２と平行になるように配置されない）。このように抵抗調整素子を配置しても第１２変形例と同様の効果を発揮できる。

【0080】

以上に説明したように、上記実施形態及び各変形例の信号増幅装置１は、信号変換部１１と、多重帰還増幅部１２と、を備える。信号変換部１１は、電流信号を電圧信号に変換する。多重帰還増幅部１２は、信号変換部１１の下流に接続されており、電圧信号を第１容量素子１３を介して増幅器１４に入力するとともに、増幅器１４の出力を抵抗素子１５を介して増幅器１４に帰還させるとともに、増幅器１４の出力を第２容量素子１６及び第１容量素子１３を介して増幅器１４に帰還させることにより、電圧信号の直流信号成分をカットしつつ電圧信号を増幅する。

【0081】

【0082】

上記実施形態及び各変形例の信号増幅装置１において、信号変換部１１は、フォトダイオード１００が出力する電流信号を電圧信号に変換する。

【0083】

フォトダイオード１００の下流に配置される増幅及び直流信号成分のカットに関する回路規模を小さくできる。

【0084】

上記実施形態及び各変形例の信号増幅装置１は、抵抗素子１５に並列に配置される抵抗調整素子を備える。抵抗調整素子は、フォトダイオード１００のカソード電圧が小さくなったと判定された場合に、抵抗素子１５と抵抗調整素子の合成抵抗を下降させる。

【0085】

【0086】

上記実施形態及び各変形例の信号増幅装置１において、抵抗調整素子は、抵抗素子１５に並列に配置されるアナログスイッチ２１である。アナログスイッチ２１は、フォトダイオード１００のカソード電圧が小さくなったと判定された場合に、アナログスイッチ２１を閉じることで、抵抗素子１５とアナログスイッチ２１の合成抵抗を下降させる。

【0087】

簡単な回路構成で必要に応じて合成抵抗を下降させることができる。

【0088】

上記実施形態及び各変形例の信号増幅装置１において、抵抗調整素子は、フォトダイオード１００のカソード電圧が小さくなるに連れて、抵抗素子１５と抵抗調整素子の合成抵抗が徐々に下降する。

【0089】

これにより、合成抵抗が急に下降しないので、出力される電圧信号の電圧値のオーバーシュート又はアンダーシュートを抑制できる。

【0090】

上記実施形態及び各変形例の信号増幅装置１において、抵抗調整素子は、抵抗素子１５に並列に配置されるＭＯＳＦＥＴ２２である。フォトダイオード１００のカソード電圧がゲート電圧としてＭＯＳＦＥＴ２２に印加されており、フォトダイオード１００のカソード電圧の低下に応じて、抵抗素子１５とＭＯＳＦＥＴ２２の合成抵抗が徐々に下降する。

【0091】

これにより、簡単な回路構成で必要に応じて合成抵抗を徐々に下降させることができる。

【0092】

上記実施形態及び各変形例の信号増幅装置１において、増幅器１４には、電圧信号と、基準電圧と、が入力されている。フォトダイオード１００のカソード電圧と、基準電圧と、が異なる値である。

【0093】

これにより、基準電圧とは異なる適切なカソード電圧を選択できる。

【0094】

上記実施形態及び各変形例の信号増幅装置１において、フォトダイオード１００のカソード電圧は、フォトダイオード１００に逆バイアスが掛かる電圧である。

【0095】

これにより、フォトダイオード１００の接合容量を小さくすることができる。

【0096】

上記実施形態及び各変形例の信号増幅装置１において、フォトダイオード１００への光の照射に伴う、フォトダイオード１００のカソード電圧の低下の下限値をフォトダイオード１００の順方向電圧から、調整値まで上昇させる調整回路を備える。