特開 2024-76590 表示装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024076590

(43)【公開日】2024-06-06

(54)【発明の名称】表示装置の製造方法

(51)【国際特許分類】

   H10K 71/16 20230101AFI20240530BHJP

   G09F 9/00 20060101ALI20240530BHJP

   G09F 9/30 20060101ALI20240530BHJP

   H10K 59/122 20230101ALI20240530BHJP

   H10K 59/173 20230101ALI20240530BHJP

   H10K 50/844 20230101ALI20240530BHJP

   H10K 50/85 20230101ALI20240530BHJP

【ＦＩ】

H10K71/16

G09F9/00 338

G09F9/30 365

G09F9/30 338

G09F9/30 349Z

G09F9/30 309

H10K59/122

H10K59/173

H10K50/844

H10K50/85

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2022188205

(22)【出願日】2022-11-25

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110001737

【氏名又は名称】弁理士法人スズエ国際特許事務所

(72)【発明者】

【氏名】高山 健

(72)【発明者】

【氏名】竹中 貴史

(72)【発明者】

【氏名】水越 寛文

(72)【発明者】

【氏名】濱田 夕慎

【テーマコード（参考）】

3K107

5C094

5G435

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC23

3K107DD11

3K107DD89

3K107EE21

3K107EE46

3K107EE48

3K107FF15

3K107GG04

3K107GG12

3K107GG37

5C094AA31

5C094BA27

5C094DA07

5C094EA04

5C094FB02

5C094HA05

5C094HA08

5G435AA14

5G435BB05

5G435KK05

5G435LL07

5G435LL17

(57)【要約】

【課題】 信頼性の低下を抑制することが可能な表示装置の製造方法を提供する。
【解決手段】 一実施形態に係る表示装置の製造方法は、複数の表示素子が形成される第１主面と、前記第１主面と接続された側面とを有する基材の前記第１主面と重なる下電極を形成し、前記下電極と重なる画素開口を有するリブを形成し、前記リブの上に隔壁を形成し、前記画素開口を通じて前記下電極を覆う第１有機層と、前記第１有機層を覆う第１上電極とを含む第１蒸着膜を形成し、前記第１蒸着膜を覆う第１封止層を形成する、ことを含む。前記第１封止層は、前記第１蒸着膜を覆う第１上端部と、前記第１上端部と接続され、前記側面を覆う第１側端部と、を有する。
【選択図】 図１３

【特許請求の範囲】

【請求項1】

複数の表示素子が形成される第１主面と、前記第１主面と接続された側面とを有する基材の前記第１主面と重なる下電極を形成し、
前記下電極と重なる画素開口を有するリブを形成し、
前記リブの上に隔壁を形成し、
前記画素開口を通じて前記下電極を覆う第１有機層と、前記第１有機層を覆う第１上電極とを含む第１蒸着膜を形成し、
前記第１蒸着膜を覆う第１封止層を形成する、ことを含み、
前記第１封止層は、前記第１蒸着膜を覆う第１上端部と、前記第１上端部と接続され、前記側面を覆う第１側端部と、を有する、
表示装置の製造方法。

【請求項2】

前記基材は、前記第１主面と反対側の第２主面をさらに有し、
前記第１封止層は、前記第１側端部と接続され、前記第２主面の少なくとも一部を覆う下端部をさらに有する、
請求項１に記載の表示装置の製造方法。

【請求項3】

前記第１封止層を形成した後、前記第１封止層の上に第１レジストを形成し、
前記第１封止層および前記第１蒸着膜のうち前記第１レジストから露出した部分をエッチングによって除去し、
前記第１レジストを除去する、ことをさらに含む、
請求項１に記載の表示装置の製造方法。

【請求項4】

前記第１封止層および前記第１蒸着膜のうち前記第１レジストから露出した部分を除去することは、前記第１上端部と前記第１側端部とを除去することを含む、
請求項３に記載の表示装置の製造方法。

【請求項5】

前記第１蒸着膜は、前記第１上電極を覆うキャップ層をさらに含む、
請求項１に記載の表示装置の製造方法。

【請求項6】

前記第１封止層は、無機絶縁材料によって形成される、
請求項１に記載の表示装置の製造方法。

【請求項7】

前記第１レジストを除去した後、前記画素開口を通じて前記下電極を覆う第２有機層と、前記第２有機層を覆う第２上電極と、を含む第２蒸着膜を形成し、
前記第２蒸着膜を覆う第２封止層を形成する、ことをさらに含み、
前記第２封止層は、前記第２蒸着膜を覆う第２上端部と、前記第２上端部と接続され、前記側面を覆う第２側端部と、を有する、
請求項３に記載の表示装置の製造方法。

【請求項8】

前記第２封止層を形成した後、前記第２封止層の上に第２レジストを形成し、
前記第２封止層および前記第２蒸着膜のうち前記第２レジストから露出した部分をエッチングによって除去し、
前記第２レジストを除去する、ことをさらに含む、
請求項７に記載の表示装置の製造方法。

【請求項9】

前記第２レジストを除去した後、前記画素開口を通じて前記下電極を覆う第３有機層と、前記第３有機層を覆う第３上電極と、を含む第３蒸着膜を形成し、
前記第３蒸着膜を覆う第３封止層を形成する、ことをさらに含み、
前記第３封止層は、前記第３蒸着膜を覆う第３上端部と、前記第３上端部と接続され、前記側面を覆う第３側端部と、を有する、
請求項８に記載の表示装置の製造方法。

【請求項10】

前記隔壁は、前記リブの上に配置された下部と、前記下部の上に配置され、前記下部よりも大きな幅を有する上部と、を有する、
請求項１に記載の表示装置の製造方法。

【請求項11】

前記隔壁は、平面視において前記画素開口を囲っている、
請求項１に記載の表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、表示装置の製造方法に関する。

【背景技術】

【0002】

近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。この表示素子は、下電極と、下電極を覆う有機層と、有機層を覆う上電極とを備えている。

【0003】

ところで、上述の表示装置は、複数のパネル部を有するマザー基板を用意し、マザー基板からカットされたパネル部の各々を用いて製造される。このような表示装置を製造する過程において、表示装置の信頼性の低下を抑制する技術が必要とされている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０００－１９５６７７号公報

【特許文献2】特開２００４－２０７２１７号公報

【特許文献3】特開２００８－１３５３２５号公報

【特許文献4】特開２００９－３２６７３号公報

【特許文献5】特開２０１０－１１８１９１号公報

【特許文献6】国際公開第２０１８／１７９３０８号

【特許文献7】米国特許出願公開第２０２２／００７７２５１号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の目的は、信頼性の低下を抑制することが可能な表示装置の製造方法を提供することにある。

【課題を解決するための手段】

【0006】

一実施形態に係る表示装置の製造方法は、複数の表示素子が形成される第１主面と、前記第１主面と接続された側面とを有する基材の前記第１主面と重なる下電極を形成し、前記下電極と重なる画素開口を有するリブを形成し、前記リブの上に隔壁を形成し、前記画素開口を通じて前記下電極を覆う第１有機層と、前記第１有機層を覆う第１上電極とを含む第１蒸着膜を形成し、前記第１蒸着膜を覆う第１封止層を形成する、ことを含む。前記第１封止層は、前記第１蒸着膜を覆う第１上端部と、前記第１上端部と接続され、前記側面を覆う第１側端部と、を有する。

【図面の簡単な説明】

【0007】

【図1】図１は、一実施形態に係る表示装置の構成例を示す図である。

【図2】図２は、副画素のレイアウトの一例を示す図である。

【図3】図３は、図２中のＩＩＩ－ＩＩＩ線に沿う表示装置の概略的な断面図である。

【図4】図４は、表示装置用マザー基板の概略的な平面図である。

【図5】図５は、表示装置の製造方法の一例を示すフローチャートである。

【図6】図６は、表示装置の製造工程の一部を示す概略的な断面図である。

【図7】図７は、図６に続く製造工程を示す概略的な断面図である。

【図8】図８は、図７に続く製造工程を示す概略的な断面図である。

【図9】図９は、図８に続く製造工程を示す概略的な断面図である。

【図10】図１０は、図９に続く製造工程を示す概略的な断面図である。

【図11】図１１は、図１０に続く製造工程を示す概略的な断面図である。

【図12】図１２は、図１１に続く製造工程を示す概略的な断面図である。

【図13】図１３は、表示装置の製造工程の一部を示す概略的な断面図である。

【図14】図１４は、図１３に続く製造工程を示す概略的な断面図である。

【図15】図１５は、図１４に続く製造工程を示す概略的な断面図である。

【図16】図１６は、図１５に続く製造工程を示す概略的な断面図である。

【図17】図１７は、表示装置の製造工程の他の例を示す概略的な断面図である。

【図18】図１８は、比較例に係る表示装置の製造工程の一部を示す概略的な断面図である。

【発明を実施するための形態】

【0008】

一実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

【0009】

なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載する。Ｘ軸に沿った方向を第１方向Ｘと称し、Ｙ軸に沿った方向を第２方向Ｙと称し、Ｚ軸に沿った方向を第３方向Ｚと称する。第３方向Ｚは、第１方向Ｘと第２方向Ｙを含む平面に対して法線方向である。また、第３方向Ｚと平行に各種要素を見ることを平面視という。

【0010】

一実施形態に係る表示装置は、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。

【0011】

図１は、本実施形態に係る表示装置ＤＳＰの構成例を示す図である。表示装置ＤＳＰは、絶縁性の基材１０の上に、画像を表示する表示領域ＤＡと、表示領域ＤＡの周辺の周辺領域ＳＡと、を有する表示パネルＰＮＬを備えている。基材１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。

【0012】

本実施形態においては、平面視における基材１０の形状が長方形である。ただし、基材１０の平面視における形状は長方形に限らず、正方形、円形、あるいは楕円形などの他の形状であってもよい。

【0013】

表示領域ＤＡは、第１方向Ｘおよび第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰ１，ＳＰ２，ＳＰ３を含んでいる。一例では、副画素ＳＰ１は青色であり、副画素ＳＰ２は緑色であり、副画素ＳＰ３は赤色である。なお、画素ＰＸは、副画素ＳＰ１，ＳＰ２，ＳＰ３とともに、あるいは副画素ＳＰ１，ＳＰ２，ＳＰ３のいずれかに代えて、白色などの他の色の副画素を含んでもよい。

【0014】

副画素ＳＰ１，ＳＰ２，ＳＰ３は、画素回路１と、画素回路１によって駆動される表示素子ＤＥ１，ＤＥ２，ＤＥ３と、を備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４と、を備えている。画素スイッチ２および駆動トランジスタ３は、例えば、薄膜トランジスタにより構成されたスイッチング素子である。

【0015】

画素スイッチ２のゲート電極は、走査線ＧＬに接続されている。画素スイッチ２のソース電極およびドレイン電極の一方は信号線ＳＬに接続され、他方は駆動トランジスタ３のゲート電極およびキャパシタ４に接続されている。駆動トランジスタ３において、ソース電極およびドレイン電極の一方は電源線ＰＬおよびキャパシタ４に接続され、他方は表示素子ＤＥ１，ＤＥ２，ＤＥ３に接続されている。

【0016】

表示素子ＤＥ１，ＤＥ２，ＤＥ３は、発光素子としての有機発光ダイオード（ＯＬＥＤ）である。例えば、副画素ＳＰ１は青色の波長域の光を放つ表示素子ＤＥ１を備え、副画素ＳＰ２は緑色の波長域の光を放つ表示素子ＤＥ２を備え、副画素ＳＰ３は赤色の波長域の光を放つ表示素子ＤＥ３を備えている。

【0017】

なお、画素回路１の構成は図示した例に限られない。画素回路１は、例えば、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。

【0018】

図２は、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトの一例を示す図である。図２に示す例においては、副画素ＳＰ１と副画素ＳＰ２とが第１方向Ｘに並んでいる。副画素ＳＰ１と副画素ＳＰ３も第１方向Ｘに並んでいる。さらに、副画素ＳＰ２と副画素ＳＰ３とが第２方向Ｙに並んでいる。

【0019】

副画素ＳＰ１，ＳＰ２，ＳＰ３がこのようなレイアウトである場合、表示領域ＤＡには、副画素ＳＰ２，ＳＰ３が第２方向Ｙに交互に配置された列と、複数の副画素ＳＰ１が第２方向Ｙに繰り返し配置された列とが形成される。これらの列は、第１方向Ｘに交互に並ぶ。なお、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトは、図２に示す例に限られない。他の一例として、各画素ＰＸにおける副画素ＳＰ１，ＳＰ２，ＳＰ３が第１方向Ｘに順に並んでいてもよい。

【0020】

表示領域ＤＡには、リブ５および隔壁６が配置されている。リブ５は、副画素ＳＰ１において画素開口ＡＰ１を有し、副画素ＳＰ２において画素開口ＡＰ２を有し、副画素ＳＰ３において画素開口ＡＰ３を有している。

【0021】

図２に示す例においては、画素開口ＡＰ１の面積が画素開口ＡＰ２の面積よりも大きい。画素開口ＡＰ１の面積は、画素開口ＡＰ３の面積よりも大きい。さらに、画素開口ＡＰ３の面積は、画素開口ＡＰ２の面積よりも小さい。

【0022】

隔壁６は、隣り合う副画素ＳＰ１，ＳＰ２，ＳＰ３の境界に配置されている。隔壁６は、平面視において、リブ５と重なっている。隔壁６は、第１方向Ｘに延びる複数の第１隔壁６ｘと、第２方向Ｙに延びる複数の第２隔壁６ｙと、を有している。

【0023】

複数の第１隔壁６ｘは、第２方向Ｙに隣り合う画素開口ＡＰ２と画素開口ＡＰ３との間、および第２方向Ｙに隣り合う２つの画素開口ＡＰ１の間にそれぞれ配置されている。第２隔壁６ｙは、第１方向Ｘに隣り合う画素開口ＡＰ１と画素開口ＡＰ２との間、および第１方向Ｘに隣り合う画素開口ＡＰ１と画素開口ＡＰ３との間にそれぞれ配置されている。

【0024】

図２に示す例においては、第１隔壁６ｘおよび第２隔壁６ｙが互いに接続されている。これにより、隔壁６は、平面視において、全体として画素開口ＡＰ１，ＡＰ２，ＡＰ３を囲う格子状である。隔壁６は、リブ５と同様に副画素ＳＰ１，ＳＰ２，ＳＰ３において、開口を有するということもできる。

【0025】

副画素ＳＰ１は、画素開口ＡＰ１とそれぞれ重なる下電極ＬＥ１、上電極ＵＥ１、および有機層ＯＲ１を備えている。副画素ＳＰ２は、画素開口ＡＰ２とそれぞれ重なる下電極ＬＥ２、上電極ＵＥ２、および有機層ＯＲ２を備えている。副画素ＳＰ３は、画素開口ＡＰ３とそれぞれ重なる下電極ＬＥ３、上電極ＵＥ３、および有機層ＯＲ３を備えている。

【0026】

下電極ＬＥ１、上電極ＵＥ１、および有機層ＯＲ１は、副画素ＳＰ１の表示素子ＤＥ１を構成する。下電極ＬＥ２、上電極ＵＥ２、および有機層ＯＲ２は、副画素ＳＰ２の表示素子ＤＥ２を構成する。下電極ＬＥ３、上電極ＵＥ３、および有機層ＯＲ３は、副画素ＳＰ３の表示素子ＤＥ３を構成する。表示素子ＤＥ１，ＤＥ２，ＤＥ３は、後述するキャップ層をさらに含んでもよい。

【0027】

下電極ＬＥ１は、コンタクトホールＣＨ１を通じて、副画素ＳＰ１の画素回路１（図１参照）に接続されている。下電極ＬＥ２は、コンタクトホールＣＨ２を通じて、副画素ＳＰ２の画素回路１に接続されている。下電極ＬＥ３は、コンタクトホールＣＨ３を通じて、副画素ＳＰ３の画素回路１に接続されている。

【0028】

図２に示す例において、コンタクトホールＣＨ２，ＣＨ３は、第２方向Ｙに隣り合う画素開口ＡＰ２と画素開口ＡＰ３との間の第１隔壁６ｘと全体的に重なっている。コンタクトホールＣＨ１は、第２方向Ｙに隣り合う２つの画素開口ＡＰ１の間の第１隔壁６ｘと全体的に重なっている。他の例として、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３の少なくとも一部が第１隔壁６ｘと重なっていなくてもよい。

【0029】

図３は、図２中のＩＩＩ－ＩＩＩ線に沿う表示装置ＤＳＰの概略的な断面図である。基材１０は、主面１０Ａと、主面１０Ａと反対側に位置する主面１０Ｂと、を有している。主面１０Ａおよび主面１０Ｂは、第１方向Ｘと第２方向Ｙで規定されるＸ－Ｙ平面と平行である。

【0030】

回路層１１は、基材１０の主面１０Ａの上に配置されている。回路層１１は、図１に示した画素回路１、走査線ＧＬ、信号線ＳＬ、および電源線ＰＬなどの各種回路および配線を含む。

【0031】

回路層１１は、有機絶縁層１２により覆われている。有機絶縁層１２は、回路層１１により生じる凹凸を平坦化する平坦化膜として機能する。図３に示す断面には表れていないが、上述のコンタクトホールＣＨ１，ＣＨ２，ＣＨ３はいずれも有機絶縁層１２に設けられている。

【0032】

下電極ＬＥ１，ＬＥ２，ＬＥ３は、有機絶縁層１２の上に配置されている。リブ５は、図３に示す例において、有機絶縁層１２および下電極ＬＥ１，ＬＥ２，ＬＥ３の上に配置されている。下電極ＬＥ１，ＬＥ２，ＬＥ３の端部は、リブ５により覆われている。リブ５は、上述の画素開口ＡＰ１，ＡＰ２，ＡＰ３を有している。

【0033】

隔壁６は、リブ５の上に配置された導電性を有する下部６１と、下部６１の上に配置された上部６２と、を有する。上部６２も下部６１と同様に、導電性を有してもよい。上部６２は、下部６１よりも大きい幅を有している。これにより、図３に示す例においては、上部６２の両端部が下部６１の側面よりも突出している。このような隔壁６の形状は、オーバーハング状と呼ばれる。

【0034】

有機層ＯＲ１は、画素開口ＡＰ１を通じて、下電極ＬＥ１を覆っている。上電極ＵＥ１は、有機層ＯＲ１を覆い、下電極ＬＥ１と向かいあっている。有機層ＯＲ２は、画素開口ＡＰ２を通じて、下電極ＬＥ２を覆っている。上電極ＵＥ２は、有機層ＯＲ２を覆い、下電極ＬＥ２と向かいあっている。有機層ＯＲ３は、画素開口ＡＰ３を通じて、下電極ＬＥ３を覆っている。上電極ＵＥ３は、有機層ＯＲ３を覆い、下電極ＬＥ３と向かいあっている。

【0035】

図３に示す例においては、上電極ＵＥ１の上にキャップ層ＣＰ１が配置され、上電極ＵＥ２の上にキャップ層ＣＰ２が配置され、上電極ＵＥ３の上にキャップ層ＣＰ３が配置されている。キャップ層ＣＰ１，ＣＰ２，ＣＰ３は、それぞれ有機層ＯＲ１，ＯＲ２，ＯＲ３が発する光の光学特性を調整する。

【0036】

有機層ＯＲ１、上電極ＵＥ１、およびキャップ層ＣＰ１の一部は、上部６２の上に位置している。この一部は、有機層ＯＲ１、上電極ＵＥ１、およびキャップ層ＣＰ１の他の部分と離間している。

【0037】

同様に、有機層ＯＲ２、上電極ＵＥ２、およびキャップ層ＣＰ２の一部は上部６２の上に位置し、この一部は有機層ＯＲ２、上電極ＵＥ２、およびキャップ層ＣＰ２の他の部分と離間している。

【0038】

さらに、有機層ＯＲ３、上電極ＵＥ３、およびキャップ層ＣＰ３の一部は上部６２の上に位置し、この一部は有機層ＯＲ３、上電極ＵＥ３、およびキャップ層ＣＰ３の他の部分と離間している。副画素ＳＰ１には封止層ＳＥ１が配置され、副画素ＳＰ２には封止層ＳＥ２が配置され、副画素ＳＰ３には封止層ＳＥ３が配置されている。

【0039】

封止層ＳＥ１は、副画素ＳＰ１を囲う隔壁６のうち副画素ＳＰ１寄りの部分やキャップ層ＣＰ１を連続的に覆っている。封止層ＳＥ２は、副画素ＳＰ２を囲う隔壁６のうち副画素ＳＰ２寄りの部分やキャップ層ＣＰ２を連続的に覆っている。封止層ＳＥ３は、副画素ＳＰ３を囲う隔壁６のうち副画素ＳＰ３寄りの部分やキャップ層ＣＰ３を連続的に覆っている。

【0040】

封止層ＳＥ１，ＳＥ２，ＳＥ３の一部（周縁部）は、上部６２の上に位置している。図３に示す例において、左方の隔壁６の上部６２の上に位置する有機層ＯＲ１、上電極ＵＥ１、キャップ層ＣＰ１、および封止層ＳＥ１は、この上部６２の上に位置する有機層ＯＲ３、上電極ＵＥ３、キャップ層ＣＰ３、および封止層ＳＥ３と離間している。

【0041】

また、右方の隔壁６の上部６２の上に位置する有機層ＯＲ１、上電極ＵＥ１、キャップ層ＣＰ１、および封止層ＳＥ１は、この上部６２の上に位置する有機層ＯＲ２、上電極ＵＥ２、キャップ層ＣＰ２、および封止層ＳＥ２と離間している。

【0042】

隔壁６は、隣り合う副画素ＳＰ１，ＳＰ２，ＳＰ３の境界に配置されている。より具体的には、第２隔壁６ｙ（図中左方）の下部６１は、有機層ＯＲ１と有機層ＯＲ３との間、上電極ＵＥ１と上電極ＵＥ３との間、キャップ層ＣＰ１とキャップ層ＣＰ３との間に位置している。

【0043】

同様に、第２隔壁６ｙ（図中右方）の下部６１は、有機層ＯＲ１と有機層ＯＲ２との間、上電極ＵＥ１と上電極ＵＥ２との間、キャップ層ＣＰ１とキャップ層ＣＰ２との間に位置している。封止層ＳＥ１，ＳＥ２，ＳＥ３は、複数の表示素子ＤＥ１，ＤＥ２，ＤＥ３を個別に封止している。

【0044】

封止層ＳＥ１，ＳＥ２，ＳＥ３は、樹脂層１３によって覆われている。樹脂層１３は、封止層１４によって覆われている。さらに、封止層１４は、樹脂層１５によって覆われている。

【0045】

有機絶縁層１２および樹脂層１３，１５は、有機絶縁材料で形成されている。リブ５、封止層ＳＥ１，ＳＥ２，ＳＥ３、および封止層１４は、例えば、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）またはシリコン酸窒化物（ＳｉＯＮ）などの無機絶縁材料で形成されている。

【0046】

下電極ＬＥ１，ＬＥ２，ＬＥ３は、例えば、銀（Ａｇ）で形成された中間層と、この中間層の上面および下面をそれぞれ覆う一対の導電性酸化物層と、を有している。各導電性酸化物層は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、またはＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明な導電性酸化物で形成することができる。

【0047】

上電極ＵＥ１，ＵＥ２，ＵＥ３は、例えば、マグネシウムと銀の合金（ＭｇＡｇ）などの金属材料で形成されている。例えば、下電極ＬＥ１，ＬＥ２，ＬＥ３はアノードに相当し、上電極ＵＥ１，ＵＥ２，ＵＥ３はカソードに相当する。

【0048】

有機層ＯＲ１，ＯＲ２，ＯＲ３は、例えば、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層、および電子注入層の積層構造を有している。有機層ＯＲ１，ＯＲ２，ＯＲ３は、それぞれ複数の発光層を含んでもよい。

【0049】

キャップ層ＣＰ１，ＣＰ２，ＣＰ３は、例えば、透明な複数の薄膜の多層体によって形成されている。多層体は、複数の薄膜として、無機材料によって形成された薄膜および有機材料によって形成された薄膜を含んでもよい。

【0050】

また、これらの複数の薄膜は、互いに異なる屈折率を有している。多層体を構成する薄膜の材料は、上電極ＵＥ１，ＵＥ２，ＵＥ３の材料とは異なり、また、封止層ＳＥ１，ＳＥ２，ＳＥ３の材料とも異なる。なお、キャップ層ＣＰ１，ＣＰ２，ＣＰ３は、省略されてもよい。

【0051】

隔壁６には、共通電圧が供給される。この共通電圧は、下部６１の側面に接触した上電極ＵＥ１，ＵＥ２，ＵＥ３にそれぞれ供給される。下電極ＬＥ１，ＬＥ２，ＬＥ３には、副画素ＳＰ１，ＳＰ２，ＳＰ３がそれぞれ有する画素回路１を通じて、画素電圧が供給される。

【0052】

有機層ＯＲ１，ＯＲ２，ＯＲ３は、電圧の印加に応じて発光する。より具体的には、下電極ＬＥ１と上電極ＵＥ１との間に電位差が形成されると、有機層ＯＲ１の発光層が青色の波長域の光を放つ。下電極ＬＥ２と上電極ＵＥ２との間に電位差が形成されると、有機層ＯＲ２の発光層が緑色の波長域の光を放つ。下電極ＬＥ３と上電極ＵＥ３との間に電位差が形成されると、有機層ＯＲ３の発光層が赤色の波長域の光を放つ。

【0053】

図４は、表示装置用マザー基板Ｍ１０の概略的な平面図である。複数の表示パネルＰＮＬは、表示装置用マザー基板Ｍ１０（以下、マザー基板Ｍ１０と呼ぶ）によって一括して製造される。マザー基板Ｍ１０は、本実施形態において、平面視における形状が長方形である。ただし、マザー基板Ｍ１０の平面視における形状は長方形に限られない。

【0054】

マザー基板Ｍ１０は、複数のパネル部ＰＰを有している。複数のパネル部ＰＰは、図示しないカットラインに沿ってマザー基板Ｍ１０をカットすることで取り出される。取り出されたパネル部ＰＰの各々は、図１に示した表示パネルＰＮＬに相当する。

【0055】

マザー基板Ｍ１０は、基材１００を有している。基材１００は、第１主面１００Ａと、第１主面１００Ａと反対側の第２主面１００Ｂと、第１主面１００Ａと第２主面１００Ｂとに接続された側面１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆと、を有している。

【0056】

基材１０は、マザー基板Ｍ１０をカットした後の基材１００に相当する。主面１０Ａはマザー基板Ｍ１０をカットした後の第１主面１００Ａに相当し、主面１０Ｂはマザー基板Ｍ１０をカットした後の第２主面１００Ｂに相当する。第１主面１００Ａおよび第２主面１００Ｂは、Ｘ－Ｙ平面と平行である。第１主面１００Ａには、複数の表示素子ＤＥ１，ＤＥ２，ＤＥ３が形成される。

【0057】

側面１００Ｃ，１００Ｄは、第２方向Ｙに延びるとともに、第１方向Ｘに並んでいる。側面１００Ｃ，１００Ｄは、例えば、第２方向Ｙおよび第３方向Ｚで規定されるＹ－Ｚ平面と平行である。側面１００Ｅ，１００Ｆは、第１方向Ｘに延びるとともに、第２方向Ｙに並んでいる。側面１００Ｅ，１００Ｆは、第１方向Ｘおよび第３方向Ｚで規定されるＸ－Ｚ平面と平行である。

【0058】

続いて、表示装置ＤＳＰの製造方法について説明する。

【0059】

図５は、表示装置ＤＳＰの製造方法の一例を示すフローチャートである。図６乃至図１２は、それぞれ表示装置ＤＳＰの製造工程の一部を示す概略的な断面図である。図６乃至図１２において示す断面は、マザー基板Ｍ１０のパネル部ＰＰの断面に相当する。

【0060】

表示装置ＤＳＰの製造においては、まず、基材１００の上に回路層１１および有機絶縁層１２が形成される（工程ＰＲ１）。回路層１１は、パネル部ＰＰにおいて、少なくとも表示領域ＤＡの全体に形成される。有機絶縁層１２は、回路層１１を覆うように形成される。

【0061】

工程ＰＲ１の後、図６に示すように、有機絶縁層１２の上に下電極ＬＥ１，ＬＥ２，ＬＥ３が形成され（工程ＰＲ２）、下電極ＬＥ１，ＬＥ２，ＬＥ３を覆うリブ５が形成され（工程ＰＲ３）、リブ５の上に隔壁６が形成される（工程ＰＲ４）。

【0062】

下電極ＬＥ１，ＬＥ２，ＬＥ３は、回路層１１および有機絶縁層１２を挟んで、第１主面１００Ａと重なっている。画素開口ＡＰ１，ＡＰ２，ＡＰ３は、工程ＰＲ４の前に形成されてもよいし、工程ＰＲ４の後に形成されてもよい。

【0063】

続いて、複数の表示素子ＤＥ１，ＤＥ２，ＤＥ３を形成するための工程が実施される。本実施形態においては、表示素子ＤＥ１が最初に形成され、表示素子ＤＥ２が次に形成され、表示素子ＤＥ３が最後に形成される場合を想定する。ただし、表示素子ＤＥ１，ＤＥ２，ＤＥ３が形成される順序は、この例に限られない。

【0064】

表示素子ＤＥ１の形成にあたっては、図７に示すように、画素開口ＡＰ１を通じて下電極ＬＥ１を覆う有機層ＯＲ１、有機層ＯＲ１を覆う上電極ＵＥ１、上電極ＵＥ１を覆うキャップ層ＣＰ１が蒸着によって順に形成されるとともに、キャップ層ＣＰ１および隔壁６を連続的に覆う封止層ＳＥ１がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、形成される（工程ＰＲ５）。

【0065】

本実施形態において、有機層ＯＲ１は第１有機層に相当し、上電極ＵＥ１は第１上電極に相当し、封止層ＳＥ１は第１封止層に相当する。以下、有機層ＯＲ１、上電極ＵＥ１、およびキャップ層ＣＰ１をまとめて、第１蒸着膜Ｆ１（図１３に示す）と呼ぶ場合がある。封止層ＳＥ１は、第１蒸着膜Ｆ１を覆っているといえる。

【0066】

これら有機層ＯＲ１、上電極ＵＥ１、キャップ層ＣＰ１および封止層ＳＥ１は、パネル部ＰＰにおいて、少なくとも表示領域ＤＡの全体に対して形成され、副画素ＳＰ１だけでなく、副画素ＳＰ２，ＳＰ３にも配置されている。

【0067】

有機層ＯＲ１、上電極ＵＥ１、およびキャップ層ＣＰ１は、オーバーハング状の隔壁６によって分断される。マザー基板Ｍ１０の観点からは、有機層ＯＲ１、上電極ＵＥ１、キャップ層ＣＰ１および封止層ＳＥ１は、基材１００の全体に形成される。

【0068】

図５に示すフローチャートにおいて、工程ＰＲ５の後、有機層ＯＲ１、上電極ＵＥ１、キャップ層ＣＰ１、および封止層ＳＥ１がパターニングされる（工程ＰＲ６）。このパターニングにおいては、図８に示すように、封止層ＳＥ１の上にレジストＲが形成される。本実施形態において、工程ＰＲ６において配置されるレジストＲは、第１レジストに相当する。レジストＲは、副画素ＳＰ１とその周囲の隔壁６の一部とを覆っている。

【0069】

その後、レジストＲをマスクとしたエッチングにより、図９に示すように、有機層ＯＲ１、上電極ＵＥ１、キャップ層ＣＰ１、および封止層ＳＥ１のうちレジストＲから露出した部分が除去される。このエッチングは、例えば、封止層ＳＥ１、キャップ層ＣＰ１、上電極ＵＥ１、および有機層ＯＲ１に対して順に実施されるウェットエッチングおよびドライエッチングを含む。

【0070】

図９に示した工程の後、レジストＲが除去される。これにより、図１０に示すように、副画素ＳＰ１に表示素子ＤＥ１および封止層ＳＥ１が形成され、副画素ＳＰ２，ＳＰ３に表示素子および封止層が形成されていないマザー基板Ｍ１０を得ることができる。

【0071】

表示素子ＤＥ２は、表示素子ＤＥ１と同様の手順で形成される。すなわち、工程ＰＲ６の後、画素開口ＡＰ２を通じて下電極ＬＥ２を覆う有機層ＯＲ２、有機層ＯＲ２を覆う上電極ＵＥ２、上電極ＵＥ２を覆うキャップ層ＣＰ２が蒸着によって順に形成されるとともに、キャップ層ＣＰ２および隔壁６を連続的に覆う封止層ＳＥ２がＣＶＤによって形成される（工程ＰＲ７）。

【0072】

本実施形態において、有機層ＯＲ２は第２有機層に相当し、上電極ＵＥ２は第２上電極に相当し、封止層ＳＥ２は第２封止層に相当する。以下、有機層ＯＲ２、上電極ＵＥ２、およびキャップ層ＣＰ２をまとめて、第２蒸着膜Ｆ２（図１５に示す）と呼ぶ場合がある。封止層ＳＥ２は、第２蒸着膜Ｆ２を覆っているといえる。

【0073】

これら有機層ＯＲ２、上電極ＵＥ２、キャップ層ＣＰ２、および封止層ＳＥ２は、パネル部ＰＰにおいて、少なくとも表示領域ＤＡの全体に対して形成され、副画素ＳＰ２だけでなく、副画素ＳＰ１，ＳＰ３にも配置される。マザー基板Ｍ１０の観点からは、有機層ＯＲ２、上電極ＵＥ２、キャップ層ＣＰ２および封止層ＳＥ２は、基材１００の全体に形成される。

【0074】

工程ＰＲ７の後、有機層ＯＲ２、上電極ＵＥ２、キャップ層ＣＰ２、および封止層ＳＥ２がウェットエッチングおよびドライエッチングによりパターニングされる（工程ＰＲ８）。このパターニングの流れは、工程ＰＲ６と同様である。

【0075】

すなわち、封止層ＳＥ２の上にレジストＲが形成される。本実施形態において、工程ＰＲ８において配置されるレジストＲは、第２レジストに相当する。レジストＲは、副画素ＳＰ２とその周囲の隔壁６の一部とを覆う。

【0076】

その後、レジストＲをマスクとしたエッチングにより、有機層ＯＲ２、上電極ＵＥ２、キャップ層ＣＰ２、および封止層ＳＥ２のうちレジストＲから露出した部分が除去される。その後、レジストＲが除去される。

【0077】

工程ＰＲ８を経ると、図１１に示すように、副画素ＳＰ１に表示素子ＤＥ１および封止層ＳＥ１が形成され、副画素ＳＰ２に表示素子ＤＥ２および封止層ＳＥ２が形成され、副画素ＳＰ３に表示素子および封止層が形成されていないマザー基板Ｍ１０を得ることができる。

【0078】

表示素子ＤＥ３は、表示素子ＤＥ１，ＤＥ２と同様の手順で形成される。すなわち、工程ＰＲ８の後、画素開口ＡＰ３を通じて下電極ＬＥ３を覆う有機層ＯＲ３、有機層ＯＲ３を覆う上電極ＵＥ３、上電極ＵＥ３を覆うキャップ層ＣＰ３が蒸着によって順に形成されるとともに、キャップ層ＣＰ３および隔壁６を連続的に覆う封止層ＳＥ３がＣＶＤによって形成される（工程ＰＲ９）。

【0079】

本実施形態において、有機層ＯＲ３は第３有機層に相当し、上電極ＵＥ３は第３上電極に相当し、封止層ＳＥ３は第３封止層に相当する。以下、有機層ＯＲ３、上電極ＵＥ３、およびキャップ層ＣＰ３をまとめて、第３蒸着膜Ｆ３（図１６に示す）と呼ぶ場合がある。封止層ＳＥ３は、第３蒸着膜Ｆ３を覆っているといえる。

【0080】

これら有機層ＯＲ３、上電極ＵＥ３、キャップ層ＣＰ３、および封止層ＳＥ３は、パネル部ＰＰにおいて、少なくとも表示領域ＤＡの全体に対して形成され、副画素ＳＰ３だけでなく、副画素ＳＰ１，ＳＰ２にも配置される。マザー基板Ｍ１０の観点からは、有機層ＯＲ３、上電極ＵＥ３、キャップ層ＣＰ３および封止層ＳＥ３は、基材１００の全体に形成される。

【0081】

工程ＰＲ９の後、有機層ＯＲ３、上電極ＵＥ３、キャップ層ＣＰ３、および封止層ＳＥ３がウェットエッチングおよびドライエッチングによりパターニングされる（工程ＰＲ１０）。このパターニングの流れは、工程ＰＲ６，ＰＲ８と同様である。

【0082】

すなわち、封止層ＳＥ３の上にレジストＲが形成される。レジストＲは、副画素ＳＰ３とその周囲の隔壁６の一部とを覆う。その後、レジストＲをマスクとしたエッチングにより、有機層ＯＲ３、上電極ＵＥ３、キャップ層ＣＰ３、および封止層ＳＥ３のうちレジストＲから露出した部分が除去される。その後、レジストＲが除去される。

【0083】

工程ＰＲ１０を経ると、図１２に示すように、副画素ＳＰ１に表示素子ＤＥ１および封止層ＳＥ１が形成され、副画素ＳＰ２に表示素子ＤＥ２および封止層ＳＥ２が形成され、副画素ＳＰ３に表示素子ＤＥ３および封止層ＳＥ３が形成されたマザー基板Ｍ１０を得ることができる。

【0084】

表示素子ＤＥ１，ＤＥ２，ＤＥ３および封止層ＳＥ１，ＳＥ２，ＳＥ３が形成された後、図３に示した樹脂層１３、封止層１４および樹脂層１５が順に形成される（工程ＰＲ１１）。その後、パネル部ＰＰがマザー基板Ｍ１０から取り出される工程等を経て、表示装置ＤＳＰが完成する。

【0085】

続いて、表示装置ＤＳＰの製造工程における基材１００の端部Ｅ１０について説明する。図１３乃至図１６は、それぞれ表示装置ＤＳＰの製造工程の一部を示す概略的な断面図である。図１３乃至図１６は、各製造工程における基材１００の側面１００Ｃの近傍を示している。

【0086】

図１３乃至図１６においては、第２方向Ｙと反対の方向にマザー基板Ｍ１０を見ている。基材１００は、端部Ｅ１０を有している。端部Ｅ１０は、基材１００の外周に位置している。端部Ｅ１０は、側面１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆを含む。

【0087】

上述の工程ＰＲ５において、第１蒸着膜Ｆ１（有機層ＯＲ１、上電極ＵＥ１、およびキャップ層ＣＰ１）は、端部Ｅ１０に位置する第１主面１００Ａにも形成されている。基材１００の端部Ｅ１０にはパネル部ＰＰが含まれないため、回路層１１および有機絶縁層１２は、基材１００の端部Ｅ１０には形成されない。図１３に示すように、有機層ＯＲ１は、端部Ｅ１０において、第１主面１００Ａと接している。

【0088】

有機層ＯＲ１は、図１３に示す例において、第１主面１００Ａの縁まで形成されている。有機層ＯＲ１の上には上電極ＵＥ１が配置され、上電極ＵＥ１の上にはキャップ層ＣＰ１が配置されている。

【0089】

封止層ＳＥ１は、第１蒸着膜Ｆ１および基材１００の端部Ｅ１０を覆うように形成される。封止層ＳＥ１は、第１上端部２１と、第１側端部３１と、第１下端部４１と、を有している。

【0090】

第１上端部２１、第１側端部３１、および第１下端部４１は、ＣＶＤによって一体的に形成される。第１上端部２１、第１側端部３１、および第１下端部４１の厚さは、それぞれ等しくてもよいし、それぞれ異なっていてもよい。

【0091】

第１上端部２１は、例えば、第１主面１００Ａよりも上方に位置し、第３方向Ｚにおいて第１主面１００Ａと重なっている。第１上端部２１は、第１蒸着膜Ｆ１を覆っている。言い換えると、第１上端部２１は、第１蒸着膜Ｆ１（キャップ層ＣＰ１）と接している。第１側端部３１は、第１上端部２１と接続されている。

【0092】

第１側端部３１は、側面１００Ｃを覆っている。言い換えると、第１側端部３１は、側面１００Ｃと接している。第１側端部３１は、第１蒸着膜Ｆ１の端部Ｆ１Ｅも覆っている。

【0093】

第１下端部４１は、例えば、第２主面１００Ｂよりも下方に位置し、第３方向Ｚにおいて第２主面１００Ｂと重なっている。第１下端部４１は、第１側端部３１と接続されている。第１下端部４１は、第１側端部３１から第１方向Ｘと反対の方向に延びている。第１下端部４１は、第２主面１００Ｂの少なくとも一部を覆っている。言い換えると、第１下端部４１は、第２主面１００Ｂの少なくとも一部と接している。

【0094】

このように、封止層ＳＥ１は、第１蒸着膜Ｆ１および基材１００の端部Ｅ１０を第１上端部２１、第１側端部３１、および第１下端部４１によって覆っている。その結果、第１蒸着膜Ｆ１の端部Ｆ１Ｅは、露出していない。

【0095】

上述の工程ＰＲ６において、端部Ｅ１０の近傍は、レジストＲから露出している。より具体的には、端部Ｅ１０に位置する第１蒸着膜Ｆ１、第１上端部２１、第１側端部３１、および第１下端部４１は、レジストＲから露出した部分に相当する。

【0096】

工程ＰＲ６におけるレジストＲをマスクとしたエッチングにより、図１４に示すように、基材１００の端部Ｅ１０からは、第１上端部２１、第１側端部３１、第１下端部４１、および第１蒸着膜Ｆ１が除去される。工程ＰＲ６を経た後には、基材１００の端部Ｅ１０において、第１主面１００Ａ、側面１００Ｃ、および第２主面１００Ｂが露出する。

【0097】

工程ＰＲ７においても基材１００の端部Ｅ１０には、第２蒸着膜Ｆ２および封止層ＳＥ２が工程ＰＲ５と同様に形成される。

【0098】

すなわち、第２蒸着膜Ｆ２（有機層ＯＲ２、上電極ＵＥ２、およびキャップ層ＣＰ２）は、端部Ｅ１０に位置する第１主面１００Ａにも形成されている。図１５に示すように、有機層ＯＲ２は、端部Ｅ１０において、第１主面１００Ａと接している。

【0099】

有機層ＯＲ２は、図１５に示す例において、第１主面１００Ａの縁まで形成されている。有機層ＯＲ２の上には上電極ＵＥ２が配置され、上電極ＵＥ２の上にはキャップ層ＣＰ２が配置されている。

【0100】

封止層ＳＥ２は、第２蒸着膜Ｆ２および基材１００の端部Ｅ１０を覆うように形成される。封止層ＳＥ２は、第２上端部２２と、第２側端部３２と、第２下端部４２と、を有している。

【0101】

第２上端部２２、第２側端部３２、および第２下端部４２は、ＣＶＤによって一体的に形成されている。第２上端部２２、第２側端部３２、および第２下端部４２の厚さは、それぞれ等しくてもよいし、それぞれ異なっていてもよい。

【0102】

第２上端部２２は、第２蒸着膜Ｆ２を覆っている。第２側端部３２は、第２上端部２２と接続されている。第２側端部３２は、側面１００Ｃを覆っている。第２側端部３２は、第２蒸着膜Ｆ２の端部Ｆ２Ｅも覆っている。第２下端部４２は、第２側端部３２と接続されている。第２下端部４２は、第２主面１００Ｂの少なくとも一部を覆っている。

【0103】

このように、封止層ＳＥ２は、第２蒸着膜Ｆ２および基材１００の端部Ｅ１０を第２上端部２２、第２側端部３２、および第２下端部４２によって覆っている。その結果、第２蒸着膜Ｆ２の端部Ｆ２Ｅは、露出していない。

【0104】

上述の工程ＰＲ８において、端部Ｅ１０に位置する第２蒸着膜Ｆ２、第２上端部２２、第２側端部３２、および第２下端部４２は、レジストＲから露出した部分に相当する。工程ＰＲ８におけるレジストＲをマスクとしたエッチングにより、基材１００の端部Ｅ１０からは、第２上端部２２、第２側端部３２、第２下端部４２、および第２蒸着膜Ｆ２が除去される。工程ＰＲ８を経た後には、基材１００の端部Ｅ１０において、工程ＰＲ６と同様に、第１主面１００Ａ、側面１００Ｃ、および第２主面１００Ｂが露出する。

【0105】

工程ＰＲ９においても基材１００の端部Ｅ１０には、第３蒸着膜Ｆ３および封止層ＳＥ３が工程ＰＲ５，ＰＲ７と同様に形成される。

【0106】

すなわち、第３蒸着膜Ｆ３（有機層ＯＲ３、上電極ＵＥ３、およびキャップ層ＣＰ３）は、端部Ｅ１０に位置する第１主面１００Ａにも形成されている。図１６に示すように、有機層ＯＲ３は、端部Ｅ１０において、第１主面１００Ａと接している。

【0107】

有機層ＯＲ３は、図１６に示す例において、第１主面１００Ａの縁まで形成されている。有機層ＯＲ３の上には上電極ＵＥ３が配置され、上電極ＵＥ３の上にはキャップ層ＣＰ３が配置されている。

【0108】

封止層ＳＥ３は、第３蒸着膜Ｆ３および基材１００の端部Ｅ１０を覆うように形成される。封止層ＳＥ３は、第３上端部２３と、第３側端部３３と、第３下端部４３と、を有している。

【0109】

第３上端部２３、第３側端部３３、および第３下端部４３は、ＣＶＤによって一体的に形成されている。第３上端部２３、第３側端部３３、および第３下端部４３の厚さは、それぞれ等しくてもよいし、それぞれ異なっていてもよい。

【0110】

第３上端部２３は、第３蒸着膜Ｆ３を覆っている。第３側端部３３は、第３上端部２３と接続されている。第３側端部３３は、側面１００Ｃを覆っている。第３側端部３３は、第３蒸着膜Ｆ３の端部Ｆ３Ｅも覆っている。第３下端部４３は、第３側端部３３と接続されている。第３下端部４３は、第２主面１００Ｂの少なくとも一部を覆っている。

【0111】

このように、封止層ＳＥ３は、第３蒸着膜Ｆ３および基材１００の端部Ｅ１０を第３上端部２３、第３側端部３３、および第３下端部４３によって覆っている。その結果、第３蒸着膜Ｆ３の端部Ｆ３Ｅは、露出していない。

【0112】

上述の工程ＰＲ１０において、端部Ｅ１０に位置する第３蒸着膜Ｆ３、第３上端部２３、第３側端部３３、および第３下端部４３は、レジストＲから露出した部分に相当する。工程ＰＲ１０におけるレジストＲをマスクとしたエッチングにより、基材１００の端部Ｅ１０からは、第３上端部２３、第３側端部３３、第３下端部４３、および第３蒸着膜Ｆ３が除去される。工程ＰＲ１０を経た後には、基材１００の端部Ｅ１０において、工程ＰＲ６と同様に、第１主面１００Ａ、側面１００Ｃ、および第２主面１００Ｂが露出する。

【0113】

図１３乃至図１６においては、端部Ｅ１０のうち、基材１００の側面１００Ｃの近傍について説明した。基材１００の側面１００Ｄ，１００Ｅ，１００Ｆの近傍においても、上述の製造工程において、封止層ＳＥ１，ＳＥ２，ＳＥ３は同様の構造を有している。

【0114】

すなわち、工程ＰＲ５において、封止層ＳＥ１は、基材１００の側面１００Ｄ，１００Ｅ，１００Ｆの近傍において、第１蒸着膜Ｆ１および基材１００の端部Ｅ１０を覆うように形成される。

【0115】

工程ＰＲ７において、封止層ＳＥ２は、基材１００の側面１００Ｄ，１００Ｅ，１００Ｆの近傍において、第２蒸着膜Ｆ２および基材１００の端部Ｅ１０を覆うように形成される。工程ＰＲ９において、封止層ＳＥ３は、基材１００の側面１００Ｄ，１００Ｅ，１００Ｆの近傍において、第３蒸着膜Ｆ３および基材１００の端部Ｅ１０を覆うように形成される。

【0116】

図１７は、表示装置ＤＳＰの製造工程の他の例を示す概略的な断面図である。図１７に示す例は、封止層ＳＥ１が第１下端部４１を有していない点で図１３に示した例と異なる。

【0117】

封止層ＳＥ１は、第１蒸着膜Ｆ１および基材１００の端部Ｅ１０を覆うように形成される。封止層ＳＥ１は、第１上端部２１と、第１側端部３１と、を有している。第１上端部２１および第１側端部３１は、一体的に形成されている。

【0118】

図１７に示す例においては、第１側端部３１は、第１主面１００Ａよりも下方に向けて延びている。第１側端部３１は、側面１００Ｃの全体を覆うように形成されるほうが好ましい。

【0119】

図１７を用いて説明した形状であっても、封止層ＳＥ１が第１上端部２１および第１側端部３１によって第１蒸着膜Ｆ１を覆っているため、第１蒸着膜Ｆ１の端部Ｆ１Ｅは露出していない。

【0120】

図１７においては封止層ＳＥ１について説明したが、図１７に示した封止層ＳＥ１の構造は、工程ＰＲ７における封止層ＳＥ２および工程ＰＲ９における封止層ＳＥ３にも適用することができる。

【0121】

図１８は、比較例に係る表示装置ＤＳＰの製造工程の一部を示す概略的な断面図である。図１８に示す例において、封止層ＳＥ１Ｅは、第１蒸着膜Ｆ１および基材１００の端部Ｅ１０の一部を覆っていない。

【0122】

第１蒸着膜Ｆ１は、例えば、封止層ＳＥ１Ｅに覆われていない部分ＮＰを有している。言い換えると、第１蒸着膜Ｆ１の一部が露出している。覆われていない部分ＮＰの幅は、一例では、約１０ｍｍである。さらに、基材１００の側面１００Ｃも露出している。

【0123】

このような場合、図１８の矢印で示すように、覆われていない部分ＮＰの上方および第１蒸着膜Ｆ１の端部Ｆ１Ｅの側方から、第１主面１００Ａと第１蒸着膜Ｆ１との間、第１蒸着膜Ｆ１を構成する各層の間、および第１蒸着膜Ｆ１と封止層ＳＥ１との間に水分が侵入し得る。

【0124】

水分は、例えば、製造工程において基材１００が大気にさらされる際や、エッチングを行う際の洗浄等で侵入する可能性がある。このような水分の侵入によって、例えば、第１蒸着膜Ｆ１を構成する有機層ＯＲ１が剥がれるおそれがある。覆われていない部分ＮＰは、層が剥がれる際の起点となり得る。さらに、有機層ＯＲ１が剥がれ、その剥がれた部分が異物となると、その後に成膜される層のカバレッジ性の低下や、表示品位の低下等の不具合を生じさせる。そのため、有機層ＯＲ１の剥がれは、表示装置の信頼性を低下させる原因となり得る。

【0125】

本実施形態に係る表示装置ＤＳＰの製造方法において、第１蒸着膜Ｆ１を覆う封止層ＳＥ１は、第１上端部２１と、第１側端部３１と、を有している。これにより、封止層ＳＥ１は、第１蒸着膜Ｆ１および基材１００の端部Ｅ１０を覆っている。言い換えると、第１蒸着膜Ｆ１の端部Ｆ１Ｅは、露出していない。

【0126】

その結果、第１蒸着膜Ｆ１に対して、図１３に示す矢印で示す各位置において、第１主面１００Ａと第１蒸着膜Ｆ１との間、第１蒸着膜Ｆ１を構成する各層の間、および第１蒸着膜Ｆ１と封止層ＳＥ１との間への水分の侵入が抑制される。

【0127】

そのため、水分の侵入によって、第１蒸着膜Ｆ１を構成する各層が剥がれるおそれが低減される。その結果、表示装置ＤＳＰの信頼性の低下を抑制することが可能である。

【0128】

本実施形態において、封止層ＳＥ１は、第１下端部４１をさらに有している。これにより、側面１００Ｃと封止層ＳＥ１の第１側端部３１との間に水分がより侵入しにくくなる。その結果、表示装置ＤＳＰの信頼性の低下をより抑制することが可能である。

【0129】

本実施形態においては、表示素子ＤＥ２，ＤＥ３を形成する各製造工程において、封止層ＳＥ１と同様に、封止層ＳＥ２，ＳＥ２は、第２蒸着膜Ｆ２、第３蒸着膜Ｆ３および基材１００の端部Ｅ１０を覆っている。そのため、表示素子ＤＥ１，ＤＥ２，ＤＥ３を形成する各工程において、水分の侵入が防止されている。

【0130】

以上のように、本実施形態の構成によれば、表示装置ＤＳＰの信頼性の低下を抑制することが可能な表示装置ＤＳＰの製造方法を提供することができる。その他にも、本実施形態からは種々の好適な効果を得ることができる。

【0131】

なお、工程ＰＲ６において、第１側端部３１および第１下端部４１はエッチングによって除去されているが、第１側端部３１および第１下端部４１の少なくとも一部はエッチングによって除去されなくてもよい。この場合、残った封止層ＳＥ１を覆うように封止層ＳＥ２が形成されてもよい。さらに、残った封止層ＳＥ２を覆うように封止層ＳＥ３が形成されてもよい。

【0132】

本実施形態において、第１蒸着膜Ｆ１はキャップ層ＣＰ１を含んでいるが、第１蒸着膜Ｆ１はキャップ層ＣＰ１を含まなくてもよい。同様に、第２蒸着膜Ｆ２はキャップ層ＣＰ２を含まなくてもよいし、第３蒸着膜Ｆ３はキャップ層ＣＰ３を含まなくてもよい。

【0133】

以上、本発明の実施形態として説明した表示装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置の製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。

【0134】

本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

【0135】

また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

【符号の説明】

【0136】

１００…基材、１００Ａ…第１主面、１００Ｂ…第２主面、１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆ…側面、５…リブ、６…隔壁、１０…基材、２１…第１上端部、２２…第２上端部、２３…第３上端部、３１…第１側端部、３２…第２側端部、３３…第３側端部、４１…第１下端部、４２…第２下端部、４３…第３下端部、６１…下部、６２…上部、ＡＰ１，ＡＰ２，ＡＰ３…画素開口、ＣＰ１，ＣＰ２，ＣＰ３…キャップ層、ＤＥ１，ＤＥ２，ＤＥ３…表示素子、ＤＳＰ…表示装置、Ｆ１…第１蒸着膜、Ｆ２…第２蒸着膜、Ｆ３…第３蒸着膜、ＬＥ１，ＬＥ２，ＬＥ３…下電極、ＯＲ１，ＯＲ２，ＯＲ３…有機層、Ｒ…レジスト、ＳＥ１，ＳＥ２，ＳＥ３…封止層、ＵＥ１，ＵＥ２，ＵＥ３…上電極。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】