特開 2024-76688 液晶表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024076688

(43)【公開日】2024-06-06

(54)【発明の名称】液晶表示装置

(51)【国際特許分類】

   G02F 1/1339 20060101AFI20240530BHJP

   G02F 1/1368 20060101ALI20240530BHJP

【ＦＩ】

G02F1/1339 500

G02F1/1368

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2022188369

(22)【出願日】2022-11-25

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】石川 智一

(72)【発明者】

【氏名】中込 優

【テーマコード（参考）】

2H189

2H192

【Ｆターム（参考）】

2H189DA07

2H189JA14

2H189LA10

2H189LA14

2H189LA15

2H192AA24

2H192BB12

2H192BB53

2H192BC34

2H192CB02

2H192CB08

2H192CB37

2H192CB83

2H192CC73

2H192EA03

2H192EA42

2H192EA62

2H192EA67

2H192JA32

(57)【要約】

【課題】ＴＦＴ基板１００と対向基板２００との平行方向のずれを抑制し、輝度が高い、かつ、コントラストが高い高精細液晶表示装置を可能とする。
【解決手段】
ＴＦＴ（薄膜トランジスタ）を覆って有機パッシベーション膜１１５が形成され、有機パッシベーション膜１１５の上に画素電極とコモン電極が形成され、有機パッシベーション膜１１５には画素電極とＴＦＴを接続するためのスルーホール１３０が形成されたＴＦＴ基板１００と、液晶層３００を挟んで対向基板２００が配置した液晶表示装置であって、対向基板２００には、ＴＦＴ基板１００と対向基板２００の間隔を規定する柱状スペーサ１０が形成され、スルーホール１３０内には樹脂による平坦化膜３０が形成され、スルーホール１３０内には、平坦化膜３０の表面とスルーホール１３０の側壁とで構成される凹部が形成され、柱状スペーサ１０の先端は凹部内に存在することを特徴とする液晶表示装置。
【選択図】図１１

【特許請求の範囲】

【請求項1】

半導体膜、ゲート電極、ドレイン電極、ソース電極を有するＴＦＴ（薄膜トランジスタ）を覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜の上に画素電極とコモン電極が形成され、前記有機パッシベーション膜には前記画素電極と前記ＴＦＴを接続するためのスルーホールが形成されたＴＦＴ基板と、液晶層を挟んで前記ＴＦＴ基板と対向した対向基板が配置した液晶表示装置であって、
前記対向基板には、前記ＴＦＴ基板と前記対向基板の間隔を規定する柱状スペーサが形成され、
前記スルーホール内には樹脂による平坦化膜が形成され、
前記スルーホール内には、前記平坦化膜の表面と前記スルーホールの側壁とで構成される凹部が形成され、
前記柱状スペーサの先端は前記凹部内に存在することを特徴とする液晶表示装置。

【請求項2】

前記柱状スペーサは前記凹部と接触していることを特徴とする請求項１に記載の液晶表示装置。

【請求項3】

前記柱状スペーサは前記凹部と接触していないことを特徴とする請求項１に記載の液晶表示装置。

【請求項4】

前記柱状スペーサは、前記ＴＦＴ基板あるいは前記対向基板が押し圧力を受けた場合に、前記凹部と接触することを特徴とする請求項３に記載の液晶表示装置。

【請求項5】

平面で視て、前記凹部の径は、前記柱状スペーサの径よりも大きいことを特徴とする請求項１に記載の液晶表示装置。

【請求項6】

前記凹部の深さは０．４μm乃至０．８μmであることを特徴とする請求項１に記載の液晶表示装置。

【請求項7】

前記平坦化膜は前記有機パッシベーション膜と同じ材料で形成されていることを特徴とする請求項１に記載の液晶表示装置。

【請求項8】

前記平坦化膜は、前記スルーホール外においても存在し、前記スルーホール内における前記平坦化膜の厚さは、前記スルーホール外における前記平坦化膜の厚さよりも大きいことを特徴とする請求項１に記載の液晶表示装置。

【請求項9】

前記柱状スペーサ、前記平坦化膜、前記スルーホール、前記ゲート電極、及び前記半導体膜は、平面で視て重複していることを特徴とする請求項１に記載の液晶表示装置。

【請求項10】

前記半導体膜は、酸化物半導体で形成されていることを特徴とする請求項１に記載の液晶表示装置。

【請求項11】

カラーフィルタは前記ＴＦＴ基板側に形成されていることを特徴とする請求項１に記載の液晶表示装置。

【請求項12】

前記コモン電極と重複して、金属膜を含む遮光膜が形成されていることを特徴とする請求項１に記載の液晶表示装置。

【請求項13】

前記対向基板の表示領域にはブラックマトリクスは存在していないことを特徴とする請求項１２に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高精細液晶表示装置に関する。

【背景技術】

【0002】

液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして画素毎に、液晶分子によりバックライトからの光の透過率を制御することによって画像を形成している。

【0003】

液晶表示装置は、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）表示装置（以後ＶＲともいう）等の、高精細画面を必要とする表示装置にも使用される。高精細画面では、画素ピッチが小さくなるので、画素の透過率が問題となる。特許文献１には、画素における光透過率の減少を抑制するために、画素内の配線に透明である酸化物半導体を使用する構成が記載されている。また、特許文献１には、ＴＦＴと画素電極を接続するための、有機パッシベーション膜に形成されるスルーホール部分にＴＦＴ基板側から対向基板側に向かう柱状スペーサを配置して画素面積を節約する構成が記載されている。

【0004】

ＴＦＴ基板と対向基板の間のスペースを維持するために、一般には柱状スペーサが使用される。しかし、通常の柱状スペーサは、ＴＦＴ基板と対向基板との水平方向のズレは抑制することが出来ない。特許文献２及び特許文献３には、対向基板に柱状スペーサを形成した状態において、ＴＦＴ基板側に凹部を形成し、柱状スペーサの先端をこの凹部にはめ込むことによって、ＴＦＴ基板と対向基板の横ずれを防止する構成が記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０２２－１５３０５５号公報

【特許文献2】特開２０１９－１７４７３６号公報

【特許文献3】特開２０１９－１２０７６１号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

液晶表示装置が高精細化すると、液晶表示パネルの光透過率が問題となる。ＴＦＴ、配線、接続のためのスルーホール等の要素は各画素から省略することはできないので、必然的に画像を形成するための光透過領域が小さくなる。一方、画素ピッチが小さくなるにしたがって、ＴＦＴ基板と対向基板との平行方向のずれ（以後、横方向のずれともいう）の影響が出やすくなる。すなわち、従来では問題にならなかった横ずれの量でも、画素ピッチが小さくなると問題が出る場合があるからである。

【0007】

本発明の課題は、画素ピッチが小さい、高精細の液晶表示装置において、透過率の減少を抑制し、かつ、ＴＦＴ基板と対向基板の間の横ずれを抑制することが出来る液晶表示装置を実現することである。

【課題を解決するための手段】

【0008】

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。

【0009】

（１）半導体膜、ゲート電極、ドレイン電極、ソース電極を有するＴＦＴ（薄膜トランジスタ）を覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜の上に画素電極とコモン電極が形成され、前記有機パッシベーション膜には前記画素電極と前記ＴＦＴを接続するためのスルーホールが形成されたＴＦＴ基板と、液晶層を挟んで前記ＴＦＴ基板と対向した対向基板が配置した液晶表示装置であって、前記対向基板には、前記ＴＦＴ基板と前記対向基板の間隔を規定する柱状スペーサが形成され、前記スルーホール内には樹脂による平坦化膜が形成され、前記スルーホール内には、前記平坦化膜の表面と前記スルーホールの側壁とで構成される凹部が形成され、前記柱状スペーサの先端は前記凹部内に存在することを特徴とする液晶表示装置。

【0010】

（２）前記柱状スペーサは前記凹部と接触していることを特徴とする（１）に記載の液晶表示装置。

【0011】

（３）平面で視て、前記凹部の径は、前記柱状スペーサの径よりも大きいことを特徴とする（１）に記載の液晶表示装置。

【0012】

（４）前記平坦化膜は、前記スルーホール外においても存在し、前記スルーホール内における前記平坦化膜の厚さは、前記スルーホール外における前記平坦化膜の厚さよりも大きいことを特徴とする（１）に記載の液晶表示装置。

【0013】

（５）前記柱状スペーサ、前記平坦化膜、前記スルーホール、前記ゲート電極、及び前記半導体膜は、平面で視て重複していることを特徴とする（１）に記載の液晶表示装置。

【図面の簡単な説明】

【0014】

【図1】液晶表示装置の平面図である。

【図2】図１のＡ－Ａ断面図である。

【図3】比較例による液晶表示装置の表示領域の断面図である。

【図4】図３に対応する液晶表示装置において、有機パッシベーション膜のスルーホールを形成するまでを記載した平面図である。

【図5】図４に対し、さらに、画素電極とコモン電極を記載した平面図である。

【図6】比較例における問題点を示す断面図である。

【図7】比較例における他の問題点を示す断面図である。

【図8】比較例のさらに他の問題点を示す平面図である。

【図9】実施例１の液晶表示装置の断面図である。

【図10】図９に対応する平面図である。

【図11】実施例１の作用を示す断面図である。

【図12】図１１に対応するスルーホール、平坦化膜、柱状スペーサの関係を示す平面図である。

【図13】実施例１の他の態様を示す断面図である。

【図14】図１３に対応する、スルーホール、平坦化膜、柱状スペーサの関係を示す平面図である。

【図15】柱状スペーサの例を示す断面図である。

【図16】実施例２の液晶表示装置の断面図である。

【図17】図１６に対応する平面図である。

【発明を実施するための形態】

【0015】

以下に実施例によって本発明の内容を詳細に説明する。液晶表示装置には、画素電極とコモン電圧の上下関係によって、画素電極トップ、コモン電極トップの方式が存在する。また、従来は、カラーフィルタは対向基板に形成される場合が多かったが、高精細液晶表示装置では、ＴＦＴ基板に形成される場合もある。これは、ＣＯＡ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ ｏｎ Ａｒｒａｙ）と呼ばれている。本発明は、このいずれの方式でも適用することが出来る。

【実施例0016】

図１は液晶表示装置の平面図であり、図２は図１のＡ－Ａ断面図である。図１及び図２において、ＴＦＴ基板１００と対向基板２００が周辺でシール材１５０を介して接着し、内部に液晶３００が封止されている。ＴＦＴ基板１００と対向基板２００が重なった領域に表示領域５０が形成されている。表示領域５０内のＴＦＴ基板１００には、横方向（ｘ方向）に走査線５１が延在し、縦方向（y方向）に配列している。また、映像信号線５２が縦方向に延在し、横方向に配列している。走査線５１と映像信号線５２に囲まれた領域に画素５３が形成されている。

【0017】

ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が対向基板２００と重なっていない部分は端子領域６０となっている。端子領域６０には、液晶表示装置に電源や信号を供給するためのフレキシブル配線基板６２が接続している。また、端子領域６０には、映像信号等を形成するための、ドライバＩＣ６１が配置している。なお、端子領域６０の面積が小さい場合は、ドライバＩＣ６２はフレキシブル配線基板側に搭載される場合もある。

【0018】

ＴＦＴ基板１００と対向基板２００の間隔、すなわち、液晶層３００の厚さは、表示領域全体にわたって一定に保たれている必要がある。このために、図２においては、柱状スペーサ１０、２０を対向基板２００側に配置し、ＴＦＴ基板１００と対向基板２００の間隔を維持している。なお、柱状スペーサはＴＦＴ基板１００側に形成される場合もある。

【0019】

柱状スペーサにはメイン柱状スペーサ１０とサブ柱状スペーサ２０が存在している。メイン柱状スペーサ１０は通常状態において、ＴＦＴ基板１００と対向基板２００の間隔を規定している。サブ柱状スペーサ２０は、メイン柱状スペーサ１０より高さが低く形成されている。サブ柱状スペーサ２０は通常状態ではＴＦＴ基板１００に接触していないが、対向基板２００あるいはＴＦＴ基板１００に押し圧力が加わった場合にＴＦＴ基板１００に接触することによって、ＴＦＴ基板１００と対向基板２００のギャップが極端に小さくなることを防止している。サブ柱状スペーサ２０の直径はメイン柱状スペーサ１０の直径よりも大きく、また、サブ柱状スペーサ２０の数はメイン柱状スペーサ１０の数よりも多い。

【0020】

図１において、表示領域５０の両側の額縁部分には、走査信号を形成する走査信号駆動回路が形成されている。本実施例では、表示領域５０のＴＦＴには酸化物半導体ＴＦＴが使用され、周辺駆動回路には、ポリシリコン半導体ＴＦＴが使用されている。ポリシリコン半導体は移動度が酸化物半導体よりも大きいので、周辺回路の形成には好適である。一方、酸化物半導体を用いたＴＦＴの移動度はポリシリコン半導体よりも小さいが、リーク電流がポリシリコン半導体を用いたＴＦＴよりも小さいので、画素におけるスイッチング素子として好適である。

【0021】

図３は、比較例による液晶表示装置における、酸化物半導体ＴＦＴを有する画素領域の断面図と額縁領域に形成されたポリシリコン半導体ＴＦＴを有する周辺回路の断面図である。図３において、左側は周辺駆動回路の断面図であり、右側が画素部の断面図である。画素部も周辺駆動回路も同一のプロセスで形成されるので、周辺回路部も画素部も同じ層は同じ番号となっている。周辺駆動回路において、回路の詳細は省略されており、回路に使用されるポリシリコン半導体１０２を用いたＴＦＴのみ記載されている。

【0022】

図３において、例えば、ガラスで形成されたＴＦＴ基板１００の上に下地膜１０１が形成されている。下地膜１０１の役割は、ガラス基板１００等からの不純物がポリシリコン半導体１０２あるいは酸化物半導体１０７を汚染することを防止することである。下地膜１０１は一般には、窒化シリコン層（以後ＳｉＮ層とも言う）と酸化シリコン層（以後ＳｉＯとも言う）の２層構造となっている。

【0023】

下地膜１０１の上には、周辺駆動回路において、ポリシリコン半導体膜１０２が形成されている。ポリシリコン半導体膜１０２は、当初はａ－Ｓｉ膜が形成され、これがエキシマレーザによってポリシリコンに変換されたものである。下地膜１０１とａ－Ｓｉ膜はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって連続して形成される。

【0024】

ポリシリコン半導体膜１０２を覆って、第１ゲート絶縁膜１０３が形成される。第1ゲート絶縁膜１０３は、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を原料としたＳｉＯ膜である。第１ゲート絶縁膜１０３の上に第１ゲート電極１０４が形成される。第１ゲート電極１０４は、ＭｏＷ、Ｔｉ、又は、Ｔｉ－Ａｌ－Ｔｉの積層膜等で形成される。一方、画素側では、第１ゲート電極１０４と同じ材料で、同じプロセスによって、第１遮光膜１０５が形成されている。第１遮光膜１０５は、図１における走査線５１と同じ方向に延在し、走査線５１と同じ方向に配列している。第１遮光膜１０５は、酸化物半導体ＴＦＴ、スルーホール１３０等を下側から覆って、バックライトからの光を遮光する。

【0025】

以後の説明は、画素の断面構造について行う。第１遮光膜１０５を覆って、第１層間絶縁膜絶縁膜１０６が形成されている。第１層間絶縁膜１０６は、２層構造であり、下層はＳｉＮ層で上側がＳｉＯ層となっている。第１層間絶縁膜１０６の上に形成される酸化物半導体１０７から酸素を抜かないようにするためである。第１層間絶縁膜１０６の上に形成される酸化物半導体膜１０７は、第２ゲート電極１０９の下において、ＴＦＴのチャンネルを形成する。

【0026】

酸化物半導体膜１０７を覆って第２ゲート絶縁膜１０８が形成されている。第２ゲート絶縁膜１０７は２層のＳｉＯ層で形成されている。酸化物半導体膜１０７のチャンネル部に対応する部分は、酸素リッチな第１ＳｉＯ層であり、その他の部分は緻密な膜を有する第２ＳｉＯ膜である。第１ＳｉＯ膜は酸化物半導体膜１０７に酸素を供給出来るようにするために、酸素リッチな膜としている。

【0027】

第２ゲート絶縁膜１０８の上に第２ゲート電極１０９が形成されている。第２ゲート電極１０９の材料は、第１ゲート電極１０３と同様な材料を使用することが出来る。ところで、図３では、第２ゲート電極１０９の下にＴＦＴのチャンネル部が形成されるトップゲートになっているが、第１遮光膜１０５にゲート電圧を印加すれば、デュアルゲート方式のＴＦＴとすることが出来る。

【0028】

第２ゲート電極１０９を覆って第２層間絶縁膜１１０が形成されている。第２層間絶縁膜１１０もＳｉＮ層及びＳｉＯ層の２層構造のものが多い。また、ＳｉＯ層が下層の場合が多い。酸化物半導体膜膜１０７から酸素を抜かないようにするためである。

【0029】

第２層間絶縁膜１１０を形成後、周辺回路では、４層の絶縁膜、すなわち、第１ゲート絶縁膜１０３、第１層間絶縁膜１０６、第２ゲート絶縁膜１０８、第２層間絶縁膜１１０、にスルーホールを形成して第１ドレイン電極１１１及び第２ソース電極１１２形成する。同時に画素領域では、第２ゲート絶縁膜１０８及び第２層間絶縁膜１１０にスルーホール１３１を形成して第２ドレイン電極１１３を形成し、また、スルーホール１３２を形成して第２ソース電極１１４を形成する。第１ドレイン電極１１１、第１ソース電極１１２、第２ドレイン電極１１３は金属で形成されるが、第２ソース電極１１４は透明電極であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で形成され、画素電極１１６と接続する。スルーホール１３１において、映像信号線５２がドレイン電極１１３の役割を有し、導電性を付与された酸化物半導体膜１０７と接続する。映像信号線５２の材料は、第１ゲート電極１０４等と同様に、ＭｏＷ、Ｔｉ、又は、Ｔｉ－Ａｌ－Ｔｉの積層膜等で形成することが出来る。

【0030】

ドレイン電極１１１、１１３、ソース電極１１２、１１４、第２層間絶縁膜１１０を覆って有機パッシベーション膜１１５が形成される。有機パッシベーション膜１１５は、平坦化膜として作用させるためと、映像信号線５２と、画素電極１１６あるいはコモン電極１１９との容量カップリングを抑制するために２乃至４μmと、厚く形成される。

【0031】

図３はコモン電極トップ構成であるから、有機パッシベーション膜１１５の上に画素電極１１６が透明導電膜であるＩＴＯによって形成される。画素電極１１６は画素の形に合わせて矩形となっている。有機パッシベーション１１５には、画素電極１１６とソース電極１１４を接続するために、スルーホール１３０が形成されている。

【0032】

図３において、画素電極１１６の上に容量絶縁膜１１７が形成され、その上に金属によって第２遮光膜１１８が形成され、その上にＩＴＯによってコモン電極１１９が形成されている。容量絶縁膜１１７は、画素電極１１６とコモン電極１１９の間に形成される画素容量を構成するので、このように呼ばれている。容量絶縁膜１１７は、比誘電率の大きい、ＳｉＮで形成される。容量絶縁膜１１７の上に第２遮光膜１１８とコモン電極１１９が形成されている。

【0033】

第２遮光膜１１８は、金属で形成され、Ｍｏｌｙｂｄｅｎｕｍ（Ｍｏ）、Ｔｉｔａｎｉｕｍ（Ｔｉ）、Ａｌｕｍｉｎｕｍ（Ａｌ）等が使用される。第２遮光膜１１８はバックライトからの不要な光を遮光して画像のコントラストを向上させる。図３の構成では、対向基板２００にも遮光効果を有するブラックマトリクス２０２が形成されているが、第２遮光膜１１８を配置することによって、より、画像のコントラストを向上させることが出来る。但し、第２遮光膜１１８を形成することによって、光の透過率は減少するので、対向基板２００にブラックマトリクス２０２が存在する場合は、第２遮光膜１１８は省略してもよい。あるいは、遮光効果目的ではなく、コモン電極１１９における電圧降下を防止する作用をさせるために、形状を変えて使用してもよい。

【0034】

コモン電極１１９はＩＴＯで形成されている。ＩＴＯは比較的抵抗が高いので、金属で形成された第２遮光膜１１８を積層することによって抵抗を下げ、画像の均一性を維持することが出来る。コモン電極１１９は、複数の画素に共通で形成され、画素毎にスリット１１９１が形成されている。

【0035】

コモン電極１１９を覆って第１配向膜１２０が形成されている。第１配向膜１２０は、対向基板２００側に形成される第２配向膜２０４とともに、液晶分子の初期配向を規定する。配向膜１２０，２０４はポリイミドによって形成される。配向膜１２０，２０４の配向処理は、ラビング方法でもよいし、偏向紫外線による光配向処理でもよい。

【0036】

画素電極１１６に電圧が印加されると、コモン電極１１９のスリット１１９１において、画素電極１１６からコモン電極１１９に向かって液晶層３００を通過する電気力線が発生し、液晶分子を回転させ、液晶層３００の透過率を変化させる。液晶層３００の透過率を画素毎に変化させて画像を形成する。すなわち、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）動作を行う。

【0037】

実施例１における画素の面積は非常に小さい。一方、有機パッシベーション膜１１５の膜厚は小さくできないので、スルーホール１３０も小さくすることが難しい。そこで、スペースを節約するために、図３では、ＴＦＴの直上に有機パッシベーション膜１１５のスルーホール１３０を形成している。

【0038】

図３において、液晶層３００を挟んで対向基板２００が配置している。対向基板２００には、カラーフィルタ２０１、ブラックマトリクス２０２が形成されている。カラーフィルタ２０１はカラー画像を形成するためであり、ブラックマトリクス２０２は画像のコントラストを向上させるためである。カラーフィルタ２０１及びブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。オーバーコート膜２０３は、カラーフィルタ２０１内の色顔料が液晶層３００の中に染み出すことを防止する。オーバーコート膜２０３を覆って第２配向膜２０４が形成されている。第２配向膜２０４の役割は第１配向膜１２０で説明したのと同じである。

【0039】

図４は、図３におけるＴＦＴ基板１００側において、有機パッシベーション膜１１５のスルーホール１３０が形成されるまでの平面図である。図４において、第１遮光膜１０５と走査線１０９が横方向（ｘ方向）に延在し、縦方向（y方向）配列している。また、映像信号線５２が縦方向に延在し、横方向に配列している。図４において、第１遮光膜１０５の上方にＴＦＴが形成されている。すなわち、ＴＦＴ等は、バックライトから遮光されている。なお、図４における点線の円１０は、対向基板２００がＴＦＴ基板１００と合わせられた際の柱状スペーサの位置を示す。

【0040】

図４において、映像信号線５２上に形成されたスルーホール１３１からドレイン配線としての、酸化物半導体膜１０７が走査線１０９側に画素内を縦方向に延在している。酸化物半導体膜１０７は導電性を付与されており、かつ透明なので、光透過率を大きく低下させることは無い。

【0041】

図４において酸化物半導体膜１０７はさらに下側に延在し、スルーホール１３２においてＩＴＯで形成されたソース電極１１４と接続する。ソース電極１１４はｙ方向上側に延在し、スルーホール１３０において、図５に示す画素電極１０６と接続する。図４において、ソース電極１１４にはハッチングを施しており、平面で視て、ソース電極１１４と酸化物半導体膜１０７は重複している。

【0042】

ところで、ＴＦＴ基板１００と対向基板２００の間隔を維持するために、断面が円形の柱状スペーサ１０がスルーホール１３０とスルーホール１３０の間、すなわち、映像信号線の上に形成されるが、図４では、その位置を点線の円で示している。ている。

【0043】

図５は図４の構成に対して、さらに、画素電極１１６とコモン電極１１９を形成した状態を示す平面図である。図５には、画素１１６とコモン電極１１９のみ記載されている。画素電極１１６は、画素の形に添って矩形に形成されている。コモン電極１１９は、複数の画素に共通に形成され、画素電極１１６と重複する位置にスリット１１９１が形成されている。

【0044】

画素電極１１６はスルーホール１３０において、ソース電極１１４と接続する。画素電極１１６に電圧が印加されると、このスリット１１９１において、画素電極１１６とコモン電極１１９の間に電気力線が発生し、液晶分子を回転させて画素における光の透過率を制御する。

【0045】

図５において、ＴＦＴ基板１００と対向基板２００の間隔を維持するための、対向基板２００に形成された断面が円形の柱状スペーサ１０がスルーホール１３０とスルーホール１３０の間、すなわち、映像信号線５２の上に配置している。この柱状スペーサ１０は対向基板２００に形成された、メイン柱状スペーサ１０であり、通常状態で、ＴＦＴ基板１００側に接触している。柱状スペーサはこの他にサブ柱状スペーサ２０が存在している。サブ柱状スペーサ２０は、通常状態では、ＴＦＴ基板１００側には接触していないが、対向基板２００等に押し圧力が加わったりすると、ＴＦＴ基板１００側に接触する。柱状スペーサ１０、２０は、全ての画素に配置するわけではなく、いくつかの画素おきに配置される。高精細画面になると、柱状スペーサ１０、２０の配置位置が問題になる。以後、メイン柱状スペーサ１０で代表して説明する。

【0046】

図６は、図５のＢ－Ｂ断面図であり、ＴＦＴ基板１００と対向基板２００が互いに横方向（ｘ方向）にずれた時の問題点を示す断面図である。図６において、ＴＦＴ基板１００の断面は省略して記載されている。ＴＦＴ基板１００の上のＴＦＴ回路層７０は、ＴＦＴ、走査線、映像信号線等を含む層である。ＴＦＴ回路層７０の上に有機パッシベーション膜１１５が形成されている。図６では、画素電極１１６やコモン電極１１９は省略されて、有機パッシベーション膜１１５の上に配向膜１２０が形成されている。

【0047】

図６において、対向基板２００にはカラーフィルタ２０１、ブラックマトリクス２０２、オーバーコート膜２０３、配向膜２０４が形成され、オーバーコート膜２０３の上に柱状スペーサ１０が形成されている。柱状スペーサ１０は、有機パッシベーション膜１１５に形成されたスルーホール１３０とスルーホール１３０の間に配置しているが、画素ピッチが小さいので、このスペースは大きくとることはできない。

【0048】

例えば、図６に示すように、ＴＦＴ基板１００が対向基板２００に対して、矢印のように、ｘ方向の左側に移動すると対向基板２００に形成された柱状スペーサ１０は、スルーホール１３０内に落ち込んでしまい、ＴＦＴ基板１００と対向基板２００との間の適正な間隔を維持することが出来なくなる。

【0049】

図７は、図５のＣ－Ｃ断面図であり、ＴＦＴ基板１００と対向基板２００が斜め方向、すなわち、ｘ方向とｙ方向に対して角度をもってずれた時の問題点を示す断面図である。図７において、図６で説明したのと同様に、ＴＦＴ基板１００の断面は省略して記載されている。但し、図７では、有機パッシベーション膜１１５に形成されたスルーホール１３０は存在していない。図７の対向基板２００側では、柱状スペーサ１０が形成された領域及びその周辺を覆って遮光膜であるブラックマトリクス２０２が形成され、その他の部分にはカラーフィルタ２０１が形成されている。

【0050】

例えば、図７に示すように、ＴＦＴ基板１００が対向基板２００に対して、矢印のように、x方向とある角度をもって、すなわち、図５における斜め方向に移動すると、対向基板２００に形成された柱状スペーサ１０は、相対的に、図７における右に移動し、ブラックマトリクス２０２で覆われた範囲外に移動する。配向膜１２０が柱状スペーサ１０によって擦られた部分１２１は、配光特性が劣化して、液晶分子を配光することが出来なくなる。したがって、この部分は光漏れが生ずる。

【0051】

ブラックマトリクス２０２の幅を十分大きくとることが出来れば問題ないが、高精細になると画素ピッチが小さくなるので、ブラックマトリクス２０２の幅を十分に大きくとれなくなる。そうすると、図７に示すように、ＴＦＴ基板１００と対向基板２００とのずれが解消して柱状スペーサ１０が正規の位置に戻ったあとでも、配向膜１２０が劣化した領域がブラックマトリクス２０２を越えて存在することになる。そうすると、通常状態において、白矢印で示すような光漏れが生ずることになる。これは、画像のコントラストを劣化させる。

【0052】

図８は、比較例において、押し圧力等によって、ＴＦＴ基板１００と対向基板２００との間にずれが生じて、柱状スペーサ１０が移動する現象に対応した、他の対策手段である。図８において、赤カラーフィルタ２０１Ｒ、緑カラーフィルタ２０１Ｇ、青カラーフィルタ２０１Ｂ、が縦方向（ｘ方向）に配列している。カラーフィルタ２０１と対向基板２００の間には格子形状にブラックマトリクス２０２が形成されている。

【0053】

図８において、押し圧力等によって、ＴＦＴ基板１００と対向基板２００がずれることを見込んで、柱状スペーサ１０が形成された部分のブラックマトリクス２０２の幅が広くなっている。図８において、メイン柱状スペーサ１０とサブ柱状スペーサ２０が、別の場所における、赤カラーフィルタ２０１Ｒと青カラーフィルタ２０１Ｂの列の間に形成されている。サブ柱状スペーサ２０の径ｄ３は、メイン柱状スペーサ１０の径ｄ１よりも大きい。一方、メイン柱状スペーサ１０に対応するブラックマトリクスの径ｄ２は、サブ柱状スペーサ２０に対応するブラックマトリクスの径ｄ４よりも大きい。対向基板２００等が押し圧力を受けた場合、メイン柱状スペーサ１０の変位量のほうがサブ柱状スペーサ２０の変位量よりも大きいからである。

【0054】

いずれにせよ、柱状スペーサ１０、２０が形成された領域では、ブラックマトリクス２０２の幅を大きくする必要があるので、画素の光透過率を低下させる。つまり、画面輝度が低下する。

【0055】

図９は、以上の問題を対策した本発明を示す断面図である。図１０は図９に対応する平面図である。図９が比較例の図３と異なる点は、平坦化膜３０がスルーホール１３０内に形成され、かつ、柱状スペーサ１０がスルーホール１３０と対応した位置に移動していることである。図９において、スルーホール１３０内にコモン電極１１９が形成された後、平坦化膜３０をスルーホール１３０内に形成する。平坦化膜３０には、種々の樹脂を用いることが出来るが、有機パッシベーション膜１１５と同じ材料を用いてもよい。平坦化膜３０はスルーホール１３０の上端まで形成するのではなく、スルーホール１３０の上部には凹部が形成されている。この凹部は、平坦化膜３０の表面とスルーホール１３０の内側壁で構成されると言うことも出来る。この凹部内に柱状スペーサ１０を配置する。

【0056】

図９のような構成であれば、ＴＦＴ基板１００が対向基板２００に対して横ずれしようとした場合、柱状スペーサ１０が凹部の壁に接触し、ＴＦＴ基板１００の対向基板２００に対するズレを抑える作用が生ずる。また、図９のような構成であれば、柱状スペーサ１０の高さを極端に高くする必要がない。

【0057】

図１０は図９に対応する平面図である。図９が比較例である図５と異なる点は、スルーホール１３０内に平坦化膜３０が形成され、柱状スペーサ１０の位置がスルーホール１３０の上に配置している点である。図１０の構成であれば、柱状スペーサ１０の動きは、スルーホール１３０内に限定されるので、ＴＦＴ基板１００と対向基板２００とのずれが抑制されることになる。

【0058】

以上の説明は、メイン柱状スペーサ１０についてであるが、サブ柱状スペーサ２０の場合も同じである。すなわち、サブ柱状スペーサ２０は、通常状態ではＴＦＴ基板１００には接していないが、ＴＦＴ基板１００と対向基板２００のズレの原因となる、外部からストレスが加わった場合は、ＴＦＴ基板１００側に接触するので、メイン柱状スペーサ１０の場合と同じ原理によって、ＴＦＴ基板１００と対向基板２００のズレを抑制する。

【0059】

図１１は、本発明の要部を取り出した断面図である。図１１は、比較例である図６と対応する。図１１が図６と異なる点は、有機パッシベーション膜１１５に形成されたスルーホール１３０内に平坦化膜３０が形成され、その上に配向膜１２０が形成され、このスルーホール１３０内の配向膜１２０に接して柱状スペーサ１０が配置されている点である。

【0060】

図１１において、平坦化膜３０はスルーホール１３０の上端まで形成されているのではなく、スルーホール１３０の上部には凹部が形成されている。したがって、柱状スペーサ１０はこの凹部内でのみの移動に制限され、ＴＦＴ基板１００と対向基板２００の横ずれは抑制されることになる。図１１において、凹部の深さｈ１は、例えば０．４μm乃至０．８μmである。因みに、ＴＦＴ基板１００と対向基板２００の間隔ｇ、つまり、液晶層３００の層厚ｇは１．８μm乃至２μmである。一方、有機パッシベーション膜１１５の厚さは２μm乃至４μmである。

【0061】

例えば、液晶層３００の層厚が２μm、有機パッシベーション膜１１５の厚さが２μmとした場合、平坦化膜３０が無ければ、柱状スペーサ１０の高さは４μmになり、非常に高くなる。一方、本発明のように、平坦化膜を用い、例えば、スルーホール１３０内に形成された凹部の深さｈ１を０．４μmとした場合、柱状スペーサ１０の高さは２．２μmに抑えられ、製造プロセスの負荷が軽減する。

【0062】

図１１は、凹部の底面に、柱状スペーサ１０が接触している部分の平面図である。凹部の平面形状は正方形で、この部分における凹部の辺の長さをｄｒとし、柱状スペーサ１０の径をｄ１であるとすると、柱状スペーサ１０は、（ｄｒ－ｄ１）／２の範囲でのみ動くことが出来る。したがって、ＴＦＴ基板１００と対向基板２００の横ずれもこの範囲に抑制することが出来る。

【0063】

図１１及び図１２は、平坦化膜３０をスルーホール１３０内にのみ形成した場合の例である。しかし、この平坦化膜は、スルーホール１３付近の平坦化膜３０として使用することも出来る。つまり、スルーホール１３０は厚い有機パッシベーション膜１１５に形成するので、スルーホール１３０の径が大きくなる。スルーホール１３０とスルーホール１３０が隣接する部分ではスルーホール１３０どうしが干渉し、スルーホール１３０とスルーホール１３０との間における有機パッシベーション膜１１５の厚さが小さくなる可能性がある。

【0064】

図１３は、これに対処する構成を示す断面図であり、図１４は図１３に対応する平面図である。図１３及び図１４において、平坦化膜３０は横ストライプ状に、複数のスルーホール１３０を覆って形成されている。平坦化膜３０が形成された部分は、平坦化するが、スルーホール１３０は深いので、この部分は、凹部が形成される。凹部の深さｈ１は、塗布するときの平坦化膜材料の粘土、レベリング炉における乾燥条件等によって決めることが出来る。

【0065】

図１４は、図１３に対応する平面図である。図１４において、平坦化膜３０が横ストライプ状に形成され、複数のスルーホール１３０を覆っている。スルーホール１３０における平坦化膜３０の表面は、他の部分の平坦化膜の表面よりも低くなっている。すなわち、矩形状に凹部が形成されている。径ｄ１の柱状スペーサ１０がこの凹部内において、ＴＦＴ基板１００側に接触している。図１４において、凹部の辺の長さをｄｒとし、柱状スペーサ１０の径はｄ１であるとすると、柱状スペーサ１０は、（ｄｒ－ｄ１）／２の範囲でのみ動くことが出来る。したがって、ＴＦＴ基板と対向基板の横ずれもこの範囲に抑制することが出来る。この作用は、図１１、図１２の構成と同じである。

【0066】

以上の説明では、わかりやすくするために、柱状スペーサ１０は縦断面形状が台形であるとしたが、実際の柱状スペーサはこのようにきれいな台形になることはない。図１５は、例えば、突起状の形状をしている柱状スペーサ１０の例である。図１５は、例えば、根本の径がｗ１であり、断面が楕円状の突起である。図１５のような形状であれば、突起の先端の高さは比較的容易に測定することが出来る。しかし、突起の先端の径ｄ１を測定することは難しい。このような場合、突起の径ｄ１は、突起の高さｈ１の９０％の高さにおける突起の幅を用いればよい。

【0067】

以上の説明は、メイン柱状スペーサ１０について行った。しかし、サブ柱状スペーサ２０の場合についても同様である。サブ柱状スペーサ２０は、通常はＴＦＴ基板１００に接触していないが、ＴＦＴ基板１００と対向基板２００にずれが生ずる場合、ＴＦＴ基板１００あるいは対向基板２００に押し圧力等のストレスがかかった場合である。この場合は、サブ柱状スペーサ２０もＴＦＴ基板１００と接触することになるので、メイン柱状スペーサ１０と同じ現象が生ずる。

【0068】

以上は、コモン電極トップの構造について説明をした。液晶表示装置では、画素電極トップの構造も存在する。この場合も有機パッシベーション膜１１５内のスルーホール１３０が形成され、このスルーホールにおいて、画素電極とＴＦＴのソース電極が接続することはコモン電極トップの場合と同じである。したがって、図１１乃至図１５で説明した実施例１の構成は、画素電極トップの場合であってもそのまま適用することが出来る。

【実施例0069】

通常は、対向基板２００側にカラーフィルタ２０１やブラックマトリクス２０２が形成される。カラーフィルタ２０１やブラックマトリクス２０２は、ＴＦＴ基板１００と対向基板２００を組み合わせるときの合わせ精度によっては、平面で視て、ＴＦＴ基板１００側に形成された画素とずれる可能性がある。高精細画面になると、この程度の合わせ精度が問題となる場合がある。このような問題を防止するために、実施例２では、ＴＦＴ基板１００側にカラーフィルタ２０１を形成し、また、ブラックマトリクス２０２に代わる遮光膜を形成する構成である。このような構成は、ＣＯＡ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ ＯＮ Ａｒｒａｙ）と呼ばれている。なお、ＣＯＡは、カラーフィルタ２０１のみＴＦＴ基板１００側に形成し、ブラックマトリクス２０１は対向基板２００に形成する場合と、カラーフィルタ２０１もブラックマトリクス２０２も、ともに、ＴＦＴ基板１００に形成する場合の両方を指す場合がある。

【0070】

図１６は、ＣＯＡに本発明を適用した場合の断面図である。図１６が実施例１の図９と異なる点は、カラーフィルタ２０１が有機パッシベーション膜１１５の下に形成されていること、金属で形成された第２遮光膜１１８がブラックマトリクスの役割を有していること、対向基板２００には、配向膜と柱状スペーサ１０のみ形成され、カラーフィルタ２０１、ブラックマトリクス２０２、オーバーコート膜２０３等は形成されていないことである。ただし、対向基板２００の額縁部には遮光膜が形成されている。

【0071】

図１６において、スルーホール１３０が有機パッシベーション膜１１５及びカラーフィルタ２０１に形成されている。スルーホール１３０内には平坦化膜３０が形成されている。平坦化膜３０とスルーホール１３０とで形成された凹部に柱状スペーサ１０が配置している点は、実施例１の図９と同様である。この構成による効果も、実施例１において、図１１乃至図１５で説明したのと同様である。

【0072】

図１７は、図１６に対応するＴＦＴ基板１００の平面図である。図１７が実施例１の図１０と異なる点は、各画素に対応して、赤カラーフィルタ２０１Ｒ、緑カラーフィルタ２０１Ｇ、青カラーフィルタ２０１Ｂが形成されている点である。赤カラーフィルタ２０１Ｒ、緑カラーフィルタ２０１Ｇ、青カラーフィルタ２０１Ｂはいずれも縦方向（ｙ方向）にストライプ状に形成されている。

【0073】

スルーホール１３０内に形成された平坦化膜３０及び凹部、凹部内に配置された柱状スペーサ１０の構成は、実施例１の図１０の場合と同じである。したがって、ＣＯＡの構成においても、実施例１で説明した、図１１乃至図１５の構成を適用することが出来る。

【0074】

なお、図１６、図１７の画素構造は、ＣＯＡにおけるコモン電極トップの構成であるが、画素電極トップの場合についても同様に適用することが出来る。