知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024077336
(43)【公開日】2024-06-07
(54)【発明の名称】表示装置及び表示装置の製造方法
(51)【国際特許分類】
G09F 9/30 20060101AFI20240531BHJP
H01L 29/786 20060101ALI20240531BHJP
H01L 21/336 20060101ALI20240531BHJP
G02F 1/1368 20060101ALI20240531BHJP
G09F 9/00 20060101ALI20240531BHJP
G02F 1/13 20060101ALN20240531BHJP
【ＦＩ】
G09F9/30 338
H01L29/78 618B
H01L29/78 612D
H01L29/78 612B
G02F1/1368
G09F9/00 338
G02F1/13 505
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2022189375
(22)【出願日】2022-11-28
(71)【出願人】
【識別番号】520487808
【氏名又は名称】シャープディスプレイテクノロジー株式会社
(74)【代理人】
【識別番号】110001036
【氏名又は名称】弁理士法人暁合同特許事務所
(72)【発明者】
【氏名】齊藤 裕一
(72)【発明者】
【氏名】蜂谷 篤史
(72)【発明者】
【氏名】古川 博章
【テーマコード（参考）】
2H088
2H192
5C094
5F110
5G435
【Ｆターム（参考）】
2H088EA08
2H088EA10
2H192AA24
2H192BB12
2H192BC31
2H192CB08
2H192CB37
2H192EA15
2H192EA67
2H192HA43
2H192HA47
2H192HA63
2H192JA33
5C094AA43
5C094BA03
5C094BA43
5C094CA19
5C094DA09
5C094DA13
5C094DA15
5C094FB14
5C094GB10
5F110AA16
5F110BB02
5F110CC01
5F110CC02
5F110DD02
5F110DD13
5F110DD14
5F110EE02
5F110EE07
5F110EE14
5F110EE25
5F110EE30
5F110FF02
5F110GG01
5F110GG02
5F110GG13
5F110GG15
5F110GG26
5F110HL02
5F110HL14
5F110NN03
5F110NN04
5F110NN23
5F110NN24
5F110NN27
5F110NN46
5F110NN78
5F110PP03
5F110QQ08
5G435AA17
5G435BB12
5G435CC09
5G435HH13
5G435HH14
5G435KK05
5G435KK10
(57)【要約】
【課題】タクトの短縮化を図る。
【解決手段】表示装置１１は、第１半導体部１５Ｄと、第１絶縁膜３０と、第１電極１５Ａと、第２電極２７Ａと、第２絶縁膜３１と、第２半導体部２７Ｄと、第３絶縁膜３４と、第３電極１５Ｂ，１５Ｃと、第４電極２７Ｂと、を備え、第２絶縁膜３１は、少なくとも第２半導体部２７Ｄと重畳して配され、第１半導体部１５Ｄと重畳する範囲には非形成とされ、第１絶縁膜３０及び第３絶縁膜３４には、第３電極１５Ｂ，１５Ｃを第１半導体部１５Ｄに接続する第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられ、第３絶縁膜３４には、第４電極２７Ｂを第２半導体部２７Ｄに接続する第２コンタクトホール２７ＣＨ１が設けられる。
【選択図】図６
【解決手段】表示装置１１は、第１半導体部１５Ｄと、第１絶縁膜３０と、第１電極１５Ａと、第２電極２７Ａと、第２絶縁膜３１と、第２半導体部２７Ｄと、第３絶縁膜３４と、第３電極１５Ｂ，１５Ｃと、第４電極２７Ｂと、を備え、第２絶縁膜３１は、少なくとも第２半導体部２７Ｄと重畳して配され、第１半導体部１５Ｄと重畳する範囲には非形成とされ、第１絶縁膜３０及び第３絶縁膜３４には、第３電極１５Ｂ，１５Ｃを第１半導体部１５Ｄに接続する第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられ、第３絶縁膜３４には、第４電極２７Ｂを第２半導体部２７Ｄに接続する第２コンタクトホール２７ＣＨ１が設けられる。
【選択図】図６
【特許請求の範囲】
【請求項1】
第１半導体膜からなる第１半導体部と、
前記第１半導体膜の上層側に配される第１絶縁膜と、
前記第１絶縁膜の上層側に配される第１導電膜からなり、前記第１半導体部の一部と重畳して配される第１電極と、
前記第１導電膜のうち、前記第１電極とは別の部分からなる第２電極と、
前記第１導電膜の上層側に配される第２絶縁膜と、
前記第２絶縁膜の上層側に配される第２半導体膜からなり、一部が前記第２電極と重畳して配される第２半導体部と、
前記第２半導体膜よりも上層側に配される第３絶縁膜と、
前記第３絶縁膜の上層側に配される第２導電膜からなり、前記第１半導体部と重畳して前記第１電極とは非重畳となる位置に配される第３電極と、
前記第２導電膜のうち、前記第３電極とは別の部分からなり、前記第２半導体部の一部と重畳して配される第４電極と、を備え、
前記第２絶縁膜は、少なくとも前記第２半導体部と重畳して配され、前記第１半導体部と重畳する範囲には非形成とされ、
前記第１絶縁膜及び前記第３絶縁膜のうち、前記第１半導体部及び前記第３電極と重畳する位置には、前記第３電極を前記第１半導体部に接続する第１コンタクトホールが設けられ、
前記第３絶縁膜のうち、前記第２半導体部及び前記第４電極と重畳する位置には、前記第４電極を前記第２半導体部に接続する第２コンタクトホールが設けられる表示装置。
前記第１半導体膜の上層側に配される第１絶縁膜と、
前記第１絶縁膜の上層側に配される第１導電膜からなり、前記第１半導体部の一部と重畳して配される第１電極と、
前記第１導電膜のうち、前記第１電極とは別の部分からなる第２電極と、
前記第１導電膜の上層側に配される第２絶縁膜と、
前記第２絶縁膜の上層側に配される第２半導体膜からなり、一部が前記第２電極と重畳して配される第２半導体部と、
前記第２半導体膜よりも上層側に配される第３絶縁膜と、
前記第３絶縁膜の上層側に配される第２導電膜からなり、前記第１半導体部と重畳して前記第１電極とは非重畳となる位置に配される第３電極と、
前記第２導電膜のうち、前記第３電極とは別の部分からなり、前記第２半導体部の一部と重畳して配される第４電極と、を備え、
前記第２絶縁膜は、少なくとも前記第２半導体部と重畳して配され、前記第１半導体部と重畳する範囲には非形成とされ、
前記第１絶縁膜及び前記第３絶縁膜のうち、前記第１半導体部及び前記第３電極と重畳する位置には、前記第３電極を前記第１半導体部に接続する第１コンタクトホールが設けられ、
前記第３絶縁膜のうち、前記第２半導体部及び前記第４電極と重畳する位置には、前記第４電極を前記第２半導体部に接続する第２コンタクトホールが設けられる表示装置。
【請求項2】
前記第２半導体膜の上層側で前記第３絶縁膜よりも下層側に配される第４絶縁膜と、
前記第４絶縁膜の上層側で前記第３絶縁膜の下層側に配される第３導電膜からなり、前記第２半導体部の一部と重畳して配される第５電極と、を備え、
前記第５電極は、前記第２電極に接続されている請求項１記載の表示装置。
前記第４絶縁膜の上層側で前記第３絶縁膜の下層側に配される第３導電膜からなり、前記第２半導体部の一部と重畳して配される第５電極と、を備え、
前記第５電極は、前記第２電極に接続されている請求項１記載の表示装置。
【請求項3】
前記第４絶縁膜は、少なくとも前記第１半導体部及び前記第２半導体部とそれぞれ重畳して配され、
前記第４絶縁膜には、前記第１コンタクトホールの一部と、前記第２コンタクトホールの一部と、が設けられる請求項２記載の表示装置。
前記第４絶縁膜には、前記第１コンタクトホールの一部と、前記第２コンタクトホールの一部と、が設けられる請求項２記載の表示装置。
【請求項4】
前記第４絶縁膜は、前記第５電極または前記第２半導体部と重畳して配される請求項２記載の表示装置。
【請求項5】
前記第４絶縁膜は、前記第５電極と重畳して配される請求項４記載の表示装置。
【請求項6】
前記第４絶縁膜は、前記第２半導体部と重畳して配され、
前記第４絶縁膜のうち、前記第２半導体部と重畳する位置に前記第２コンタクトホールの一部が設けられる請求項４記載の表示装置。
前記第４絶縁膜のうち、前記第２半導体部と重畳する位置に前記第２コンタクトホールの一部が設けられる請求項４記載の表示装置。
【請求項7】
画素電極と、
前記画素電極が配されて画像が表示される表示領域と、
前記表示領域に配されて前記画素電極に接続される第６電極と、
前記表示領域に配される第１配線と、
前記表示領域に配される第２配線と、
前記第１配線及び前記第２配線の少なくとも一方に信号を供給する回路部と、を備え、
前記第１半導体膜は、ポリシリコン半導体材料からなり、
前記第２半導体膜は、酸化物半導体材料からなり、
前記第１半導体部、前記第１電極及び前記第３電極は、前記回路部に配され、
前記第２半導体部、前記第２電極及び前記第４電極は、前記表示領域に配され、
前記第２電極は、前記第１配線に接続され、
前記第４電極は、前記第２配線に接続され、
前記第６電極は、前記第２半導体部に接続される請求項１から請求項６のいずれか１項に記載の表示装置。
前記画素電極が配されて画像が表示される表示領域と、
前記表示領域に配されて前記画素電極に接続される第６電極と、
前記表示領域に配される第１配線と、
前記表示領域に配される第２配線と、
前記第１配線及び前記第２配線の少なくとも一方に信号を供給する回路部と、を備え、
前記第１半導体膜は、ポリシリコン半導体材料からなり、
前記第２半導体膜は、酸化物半導体材料からなり、
前記第１半導体部、前記第１電極及び前記第３電極は、前記回路部に配され、
前記第２半導体部、前記第２電極及び前記第４電極は、前記表示領域に配され、
前記第２電極は、前記第１配線に接続され、
前記第４電極は、前記第２配線に接続され、
前記第６電極は、前記第２半導体部に接続される請求項１から請求項６のいずれか１項に記載の表示装置。
【請求項8】
第１半導体膜からなる第１半導体部と、
前記第１半導体膜の上層側に配される第１絶縁膜と、
前記第１絶縁膜の上層側に配される第１導電膜からなり、前記第１半導体部の一部と重畳して配される第１電極と、
前記第１導電膜の上層側に配される第２絶縁膜と、
前記第２絶縁膜の上層側に配される第２半導体膜からなる第２半導体部と、
前記第２半導体膜の上層側に配される第３絶縁膜と、
前記第３絶縁膜の上層側に配される第２導電膜からなり、前記第２半導体部の一部と重畳して配される第２電極と、
前記第２導電膜の上層側に配される第４絶縁膜と、
前記第４絶縁膜の上層側に配される第３導電膜からなり、前記第１半導体部と重畳して前記第１電極とは非重畳となる位置に配される第３電極と、
前記第３導電膜のうち、前記第３電極とは別の部分からなり、前記第２半導体部と重畳して前記第２電極とは非重畳となる位置に配される第４電極と、を備え、
前記第２絶縁膜は、少なくとも前記第２半導体部と重畳して配され、前記第１半導体部と重畳する範囲には非形成とされ、
前記第３絶縁膜は、少なくとも前記第２電極と重畳して配され、
前記第１絶縁膜及び前記第４絶縁膜のうち、前記第１半導体部及び前記第３電極と重畳する位置には、前記第３電極を前記第１半導体部に接続する第１コンタクトホールが設けられ
前記第４絶縁膜のうち、前記第２半導体部及び前記第４電極と重畳する位置には、前記第４電極を前記第２半導体部に接続する第２コンタクトホールが設けられる表示装置。
前記第１半導体膜の上層側に配される第１絶縁膜と、
前記第１絶縁膜の上層側に配される第１導電膜からなり、前記第１半導体部の一部と重畳して配される第１電極と、
前記第１導電膜の上層側に配される第２絶縁膜と、
前記第２絶縁膜の上層側に配される第２半導体膜からなる第２半導体部と、
前記第２半導体膜の上層側に配される第３絶縁膜と、
前記第３絶縁膜の上層側に配される第２導電膜からなり、前記第２半導体部の一部と重畳して配される第２電極と、
前記第２導電膜の上層側に配される第４絶縁膜と、
前記第４絶縁膜の上層側に配される第３導電膜からなり、前記第１半導体部と重畳して前記第１電極とは非重畳となる位置に配される第３電極と、
前記第３導電膜のうち、前記第３電極とは別の部分からなり、前記第２半導体部と重畳して前記第２電極とは非重畳となる位置に配される第４電極と、を備え、
前記第２絶縁膜は、少なくとも前記第２半導体部と重畳して配され、前記第１半導体部と重畳する範囲には非形成とされ、
前記第３絶縁膜は、少なくとも前記第２電極と重畳して配され、
前記第１絶縁膜及び前記第４絶縁膜のうち、前記第１半導体部及び前記第３電極と重畳する位置には、前記第３電極を前記第１半導体部に接続する第１コンタクトホールが設けられ
前記第４絶縁膜のうち、前記第２半導体部及び前記第４電極と重畳する位置には、前記第４電極を前記第２半導体部に接続する第２コンタクトホールが設けられる表示装置。
【請求項9】
第１半導体膜を成膜し、前記第１半導体膜をパターニングして第１半導体部を設け、
前記第１半導体膜の上層側に第１絶縁膜を成膜し、
前記第１絶縁膜の上層側に第１導電膜を成膜し、前記第１導電膜をパターニングして前記第１半導体部の一部と重畳して配される第１電極と、第２電極と、を設け、
前記第１導電膜の上層側に第２絶縁膜を成膜し、
前記第２絶縁膜の上層側に第２半導体膜を成膜し、前記第２半導体膜をパターニングして一部が前記第２電極と重畳して配される第２半導体部を設け、
前記第２絶縁膜をパターニングして、少なくとも前記第２半導体部と重畳させ、前記第１半導体部と重畳する範囲には非形成とし、
前記第２半導体膜よりも上層側に第３絶縁膜を成膜し、前記第３絶縁膜をパターニングして、前記第１半導体部の一部と重畳して前記第１電極とは非重畳となる位置に第１コンタクトホールの一部を設け、前記第２半導体部の一部と重畳する位置に第２コンタクトホールを設け、
前記第３絶縁膜に続いて前記第１絶縁膜をパターニングして、前記第１半導体部の一部と重畳して前記第１電極とは非重畳となる位置に前記第１コンタクトホールの一部を設け、
前記第３絶縁膜の上層側に第２導電膜を成膜し、前記第２導電膜をパターニングして、前記第１コンタクトホールと重畳して配されて前記第１コンタクトホールを通して前記第１半導体部に接続される第３電極と、前記第２コンタクトホールと重畳して配されて前記第２コンタクトホールを通して前記第２半導体部に接続される第４電極と、を設ける表示装置の製造方法。
前記第１半導体膜の上層側に第１絶縁膜を成膜し、
前記第１絶縁膜の上層側に第１導電膜を成膜し、前記第１導電膜をパターニングして前記第１半導体部の一部と重畳して配される第１電極と、第２電極と、を設け、
前記第１導電膜の上層側に第２絶縁膜を成膜し、
前記第２絶縁膜の上層側に第２半導体膜を成膜し、前記第２半導体膜をパターニングして一部が前記第２電極と重畳して配される第２半導体部を設け、
前記第２絶縁膜をパターニングして、少なくとも前記第２半導体部と重畳させ、前記第１半導体部と重畳する範囲には非形成とし、
前記第２半導体膜よりも上層側に第３絶縁膜を成膜し、前記第３絶縁膜をパターニングして、前記第１半導体部の一部と重畳して前記第１電極とは非重畳となる位置に第１コンタクトホールの一部を設け、前記第２半導体部の一部と重畳する位置に第２コンタクトホールを設け、
前記第３絶縁膜に続いて前記第１絶縁膜をパターニングして、前記第１半導体部の一部と重畳して前記第１電極とは非重畳となる位置に前記第１コンタクトホールの一部を設け、
前記第３絶縁膜の上層側に第２導電膜を成膜し、前記第２導電膜をパターニングして、前記第１コンタクトホールと重畳して配されて前記第１コンタクトホールを通して前記第１半導体部に接続される第３電極と、前記第２コンタクトホールと重畳して配されて前記第２コンタクトホールを通して前記第２半導体部に接続される第４電極と、を設ける表示装置の製造方法。
【請求項10】
前記第２半導体膜のパターニングに際しては、前記第２半導体膜の上層側に第１フォトレジスト膜を成膜し、前記第１フォトレジスト膜を露光・現像してから、前記第１フォトレジスト膜をマスクとして前記第２半導体膜をエッチングして前記第２半導体部を設け、
前記第２絶縁膜のパターニングに際しては、前記第１フォトレジスト膜をマスクとして前記第２絶縁膜をエッチングする請求項９記載の表示装置の製造方法。
前記第２絶縁膜のパターニングに際しては、前記第１フォトレジスト膜をマスクとして前記第２絶縁膜をエッチングする請求項９記載の表示装置の製造方法。
【請求項11】
前記第２半導体膜のパターニングに際しては、前記第２半導体膜をウェットエッチングし、
前記第２絶縁膜のパターニングに際しては、前記第２絶縁膜をドライエッチングする請求項１０記載の表示装置の製造方法。
前記第２絶縁膜のパターニングに際しては、前記第２絶縁膜をドライエッチングする請求項１０記載の表示装置の製造方法。
【請求項12】
前記第２絶縁膜のパターニングに際しては、前記第２絶縁膜のエッチングレートを、前記第１絶縁膜のエッチングレートよりも高くする請求項１０または請求項１１記載の表示装置の製造方法。
【請求項13】
前記第２絶縁膜を成膜するに際しては、前記第１導電膜の上層側に前記第１絶縁膜と同じ材料の下層膜を成膜し、前記下層膜の上層側に上層膜を成膜することで、積層構造の前記第２絶縁膜を設ける請求項１０または請求項１１記載の表示装置の製造方法。
【請求項14】
前記第３絶縁膜を成膜する前に、前記第２半導体膜の上層側に第４絶縁膜を成膜するとともに、前記第４絶縁膜の上層側に第３導電膜を成膜し、前記第３導電膜をパターニングして前記第２半導体部の一部と重畳して配される第５電極を設けており、
前記第３導電膜のパターニングに際しては、前記第３導電膜の上層側に第２フォトレジスト膜を成膜し、前記第２フォトレジスト膜を露光・現像してから、前記第２フォトレジスト膜をマスクとして前記第３導電膜をエッチングして前記第５電極を設け、
前記第４絶縁膜のパターニングに際しては、前記第２フォトレジスト膜をマスクとして前記第４絶縁膜をエッチングする請求項９から請求項１１のいずれか１項に記載の表示装置の製造方法。
前記第３導電膜のパターニングに際しては、前記第３導電膜の上層側に第２フォトレジスト膜を成膜し、前記第２フォトレジスト膜を露光・現像してから、前記第２フォトレジスト膜をマスクとして前記第３導電膜をエッチングして前記第５電極を設け、
前記第４絶縁膜のパターニングに際しては、前記第２フォトレジスト膜をマスクとして前記第４絶縁膜をエッチングする請求項９から請求項１１のいずれか１項に記載の表示装置の製造方法。
【請求項15】
前記第３絶縁膜を成膜する前に、前記第２半導体膜の上層側に第４絶縁膜を成膜するとともに、前記第４絶縁膜の上層側に第３導電膜を成膜し、前記第３導電膜をパターニングして前記第２半導体部の一部と重畳して配される第５電極を設けており、
前記第２半導体膜のパターニングに際しては、前記第２半導体膜の上層側に第１フォトレジスト膜を成膜し、前記第１フォトレジスト膜を、第１フォトマスクを介して露光してから、前記第１フォトレジスト膜を現像し、前記第１フォトレジスト膜をマスクとして前記第２半導体膜をエッチングして前記第２半導体部を設け、
前記第４絶縁膜のパターニングに際しては、前記第４絶縁膜の上層側に第３フォトレジスト膜を成膜し、前記第３フォトレジスト膜を、前記第１フォトマスクと同じパターンを有する第２フォトマスクを介して露光してから、前記第３フォトレジスト膜を現像し、前記第３フォトレジスト膜をマスクとして前記第４絶縁膜をエッチングする請求項９から請求項１１のいずれか１項に記載の表示装置の製造方法。
前記第２半導体膜のパターニングに際しては、前記第２半導体膜の上層側に第１フォトレジスト膜を成膜し、前記第１フォトレジスト膜を、第１フォトマスクを介して露光してから、前記第１フォトレジスト膜を現像し、前記第１フォトレジスト膜をマスクとして前記第２半導体膜をエッチングして前記第２半導体部を設け、
前記第４絶縁膜のパターニングに際しては、前記第４絶縁膜の上層側に第３フォトレジスト膜を成膜し、前記第３フォトレジスト膜を、前記第１フォトマスクと同じパターンを有する第２フォトマスクを介して露光してから、前記第３フォトレジスト膜を現像し、前記第３フォトレジスト膜をマスクとして前記第４絶縁膜をエッチングする請求項９から請求項１１のいずれか１項に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書が開示する技術は、表示装置及び表示装置の製造方法に関する。
【背景技術】
【0002】
従来、表示装置の一例として下記特許文献１，２に記載された表示装置が知られている。特許文献１に記載の表示装置は、基板上に形成された薄膜トランジスタを有する薄膜トランジスタアレイ基板を備える。薄膜トランジスタアレイ基板は、基板上に形成されたゲート電極および前記ゲート電極に接続するゲート配線と、ゲート電極およびゲート配線を覆うゲート絶縁膜と、ゲート絶縁膜上に形成された半導体膜と、ゲート電極の上方において、半導体膜上に形成されたソース電極およびドレイン電極と、半導体膜上に形成され、ソース電極に接続するソース配線と、ドレイン電極上に直接重ねて形成された画素電極と、ソース電極、ドレイン電極、ソース配線および画素電極を覆う層間絶縁膜と、層間絶縁膜を介して画素電極に対向配置された対向電極とを備え、半導体膜は、ソース電極とドレイン電極との間の領域を除いて、ソース電極、ドレイン電極およびソース配線と同様にパターニングされており、ゲート絶縁膜は、層間絶縁膜と接する領域に、他の部分よりも薄い薄膜部を有している。薄膜トランジスタアレイ基板の製造に際しては、第１の透明導電膜をパターニングして画素電極を形成するエッチング工程と、金属膜をエッチングしてソース電極およびドレイン電極を形成する共にＴＦＴのチャネル領域となる半導体膜を露出させるエッチング工程とは別々に行われる。画素電極を形成するエッチング工程では、第１の透明導電膜の下から露出したパターン残部の金属膜、オーミックコンタクト膜、半導体膜を除去可能なドライエッチングも行われる。このとき露出していたゲート絶縁膜の部分は上面が削られ、薄膜部が形成される。
【0003】
特許文献２に記載の表示装置は、第１ゲートを含む第１金属層と、第１ソース、第１ドレイン及び第２ゲートを含む第２金属層と、両端が第１ソース及び第１ドレインにそれぞれ電気的に接続されるポリシリコン半導体層と、第２ソース及び第２ドレインを含む第３金属層と、両端が第２ソース及び第２ドレインにそれぞれ電気的に接続される金属酸化物半導体層と、を含む。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１４－１４９４１０号公報
【0005】
【特許文献2】特表２０２２－５２２５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
上記した特許文献２に記載の表示装置では、ポリシリコン半導体層に接続される第１ソース及び第１ドレインが第２金属層からなり、金属酸化物半導体層に接続される第２ソース及び第２ドレインが第３金属層からなる。このため、ポリシリコン半導体層と第２金属層との間に位置する第１絶縁層及びゲート絶縁層に第１コンタクトホールを形成する工程と、金属酸化物半導体層と第３金属層との間に位置する第２絶縁層及び第３絶縁層に第２コンタクトホールを形成する工程と、がそれぞれ必要となっている。このため、タクトが長くなる問題があった。また、第１絶縁層及びゲート絶縁層をパターニングするためのフォトマスクと、第２絶縁層及び第３絶縁層をパターニングするためのフォトマスクと、を用意する必要があった。これらの問題は、特許文献１に記載された技術を特許文献２に適用しても解決することが困難であった。
【0007】
本明細書に記載の技術は、上記のような事情に基づいて完成されたものであって、タクトの短縮化を図ることを目的とする。
【課題を解決するための手段】
【0008】
（１）本明細書に記載の技術に関わる表示装置は、第１半導体膜からなる第１半導体部と、前記第１半導体膜の上層側に配される第１絶縁膜と、前記第１絶縁膜の上層側に配される第１導電膜からなり、前記第１半導体部の一部と重畳して配される第１電極と、前記第１導電膜のうち、前記第１電極とは別の部分からなる第２電極と、前記第１導電膜の上層側に配される第２絶縁膜と、前記第２絶縁膜の上層側に配される第２半導体膜からなり、一部が前記第２電極と重畳して配される第２半導体部と、前記第２半導体膜よりも上層側に配される第３絶縁膜と、前記第３絶縁膜の上層側に配される第２導電膜からなり、前記第１半導体部と重畳して前記第１電極とは非重畳となる位置に配される第３電極と、前記第２導電膜のうち、前記第３電極とは別の部分からなり、前記第２半導体部の一部と重畳して配される第４電極と、を備え、前記第２絶縁膜は、少なくとも前記第２半導体部と重畳して配され、前記第１半導体部と重畳する範囲には非形成とされ、前記第１絶縁膜及び前記第３絶縁膜のうち、前記第１半導体部及び前記第３電極と重畳する位置には、前記第３電極を前記第１半導体部に接続する第１コンタクトホールが設けられ、前記第３絶縁膜のうち、前記第２半導体部及び前記第４電極と重畳する位置には、前記第４電極を前記第２半導体部に接続する第２コンタクトホールが設けられる。
【0009】
（２）また、上記表示装置は、上記（１）に加え、前記第２半導体膜の上層側で前記第３絶縁膜よりも下層側に配される第４絶縁膜と、前記第４絶縁膜の上層側で前記第３絶縁膜の下層側に配される第３導電膜からなり、前記第２半導体部の一部と重畳して配される第５電極と、を備え、前記第５電極は、前記第２電極に接続されてもよい。
【0010】
（３）また、上記表示装置は、上記（２）に加え、前記第４絶縁膜は、少なくとも前記第１半導体部及び前記第２半導体部とそれぞれ重畳して配され、前記第４絶縁膜には、前記第１コンタクトホールの一部と、前記第２コンタクトホールの一部と、が設けられてもよい。
【0011】
（４）また、上記表示装置は、上記（２）に加え、前記第４絶縁膜は、前記第５電極または前記第２半導体部と重畳して配されてもよい。
【0012】
（５）また、上記表示装置は、上記（４）に加え、前記第４絶縁膜は、前記第５電極と重畳して配されてもよい。
【0013】
（６）また、上記表示装置は、上記（４）に加え、前記第４絶縁膜は、前記第２半導体部と重畳して配され、前記第４絶縁膜のうち、前記第２半導体部と重畳する位置に前記第２コンタクトホールの一部が設けられてもよい。
【0014】
（７）また、上記表示装置は、上記（１）から上記（６）のいずれかに加え、画素電極と、前記画素電極が配されて画像が表示される表示領域と、前記表示領域に配されて前記画素電極に接続される第６電極と、前記表示領域に配される第１配線と、前記表示領域に配される第２配線と、前記第１配線及び前記第２配線の少なくとも一方に信号を供給する回路部と、を備え、前記第１半導体膜は、ポリシリコン半導体材料からなり、前記第２半導体膜は、酸化物半導体材料からなり、前記第１半導体部、前記第１電極及び前記第３電極は、前記回路部に配され、前記第２半導体部、前記第２電極及び前記第４電極は、前記表示領域に配され、前記第２電極は、前記第１配線に接続され、前記第４電極は、前記第２配線に接続され、前記第６電極は、前記第２半導体部に接続されてもよい。
【0015】
（８）本明細書に記載の技術に関わる表示装置は、第１半導体膜からなる第１半導体部と、前記第１半導体膜の上層側に配される第１絶縁膜と、前記第１絶縁膜の上層側に配される第１導電膜からなり、前記第１半導体部の一部と重畳して配される第１電極と、前記第１導電膜の上層側に配される第２絶縁膜と、前記第２絶縁膜の上層側に配される第２半導体膜からなる第２半導体部と、前記第２半導体膜の上層側に配される第３絶縁膜と、前記第３絶縁膜の上層側に配される第２導電膜からなり、前記第２半導体部の一部と重畳して配される第２電極と、前記第２導電膜の上層側に配される第４絶縁膜と、前記第４絶縁膜の上層側に配される第３導電膜からなり、前記第１半導体部と重畳して前記第１電極とは非重畳となる位置に配される第３電極と、前記第３導電膜のうち、前記第３電極とは別の部分からなり、前記第２半導体部と重畳して前記第２電極とは非重畳となる位置に配される第４電極と、を備え、前記第２絶縁膜は、少なくとも前記第２半導体部と重畳して配され、前記第１半導体部と重畳する範囲には非形成とされ、前記第３絶縁膜は、少なくとも前記第２電極と重畳して配され、前記第１絶縁膜及び前記第４絶縁膜のうち、前記第１半導体部及び前記第３電極と重畳する位置には、前記第３電極を前記第１半導体部に接続する第１コンタクトホールが設けられ前記第４絶縁膜のうち、前記第２半導体部及び前記第４電極と重畳する位置には、前記第４電極を前記第２半導体部に接続する第２コンタクトホールが設けられる。
【0016】
（９）本明細書に記載の技術に関わる表示装置の製造方法は、第１半導体膜を成膜し、前記第１半導体膜をパターニングして第１半導体部を設け、前記第１半導体膜の上層側に第１絶縁膜を成膜し、前記第１絶縁膜の上層側に第１導電膜を成膜し、前記第１導電膜をパターニングして前記第１半導体部の一部と重畳して配される第１電極と、第２電極と、を設け、前記第１導電膜の上層側に第２絶縁膜を成膜し、前記第２絶縁膜の上層側に第２半導体膜を成膜し、前記第２半導体膜をパターニングして一部が前記第２電極と重畳して配される第２半導体部を設け、前記第２絶縁膜をパターニングして、少なくとも前記第２半導体部と重畳させ、前記第１半導体部と重畳する範囲には非形成とし、前記第２半導体膜よりも上層側に第３絶縁膜を成膜し、前記第３絶縁膜をパターニングして、前記第１半導体部の一部と重畳して前記第１電極とは非重畳となる位置に第１コンタクトホールの一部を設け、前記第２半導体部の一部と重畳する位置に第２コンタクトホールを設け、前記第３絶縁膜に続いて前記第１絶縁膜をパターニングして、前記第１半導体部の一部と重畳して前記第１電極とは非重畳となる位置に前記第１コンタクトホールの一部を設け、前記第３絶縁膜の上層側に第２導電膜を成膜し、前記第２導電膜をパターニングして、前記第１コンタクトホールと重畳して配されて前記第１コンタクトホールを通して前記第１半導体部に接続される第３電極と、前記第２コンタクトホールと重畳して配されて前記第２コンタクトホールを通して前記第２半導体部に接続される第４電極と、を設ける。
【0017】
（１０）また、上記表示装置の製造方法は、上記（９）に加え、前記第２半導体膜のパターニングに際しては、前記第２半導体膜の上層側に第１フォトレジスト膜を成膜し、前記第１フォトレジスト膜を露光・現像してから、前記第１フォトレジスト膜をマスクとして前記第２半導体膜をエッチングして前記第２半導体部を設け、前記第２絶縁膜のパターニングに際しては、前記第１フォトレジスト膜をマスクとして前記第２絶縁膜をエッチングしてもよい。
【0018】
（１１）また、上記表示装置の製造方法は、上記（１０）に加え、前記第２半導体膜のパターニングに際しては、前記第２半導体膜をウェットエッチングし、前記第２絶縁膜のパターニングに際しては、前記第２絶縁膜をドライエッチングしてもよい。
【0019】
（１２）また、上記表示装置の製造方法は、上記（１０）または上記（１１）に加え、前記第２絶縁膜のパターニングに際しては、前記第２絶縁膜のエッチングレートを、前記第１絶縁膜のエッチングレートよりも高くしてもよい。
【0020】
（１３）また、上記表示装置の製造方法は、上記（１０）から上記（１２）のいずれかに加え、前記第２絶縁膜を成膜するに際しては、前記第１導電膜の上層側に前記第１絶縁膜と同じ材料の下層膜を成膜し、前記下層膜の上層側に上層膜を成膜することで、積層構造の前記第２絶縁膜を設けてもよい。
【0021】
（１４）また、上記表示装置の製造方法は、上記（９）から上記（１３）のいずれかに加え、前記第３絶縁膜を成膜する前に、前記第２半導体膜の上層側に第４絶縁膜を成膜するとともに、前記第４絶縁膜の上層側に第３導電膜を成膜し、前記第３導電膜をパターニングして前記第２半導体部の一部と重畳して配される第５電極を設けており、前記第３導電膜のパターニングに際しては、前記第３導電膜の上層側に第２フォトレジスト膜を成膜し、前記第２フォトレジスト膜を露光・現像してから、前記第２フォトレジスト膜をマスクとして前記第３導電膜をエッチングして前記第５電極を設け、前記第４絶縁膜のパターニングに際しては、前記第２フォトレジスト膜をマスクとして前記第４絶縁膜をエッチングしてもよい。
【0022】
（１５）また、上記表示装置の製造方法は、上記（９）から上記（１３）のいずれかに加え、前記第３絶縁膜を成膜する前に、前記第２半導体膜の上層側に第４絶縁膜を成膜するとともに、前記第４絶縁膜の上層側に第３導電膜を成膜し、前記第３導電膜をパターニングして前記第２半導体部の一部と重畳して配される第５電極を設けており、前記第２半導体膜のパターニングに際しては、前記第２半導体膜の上層側に第１フォトレジスト膜を成膜し、前記第１フォトレジスト膜を、第１フォトマスクを介して露光してから、前記第１フォトレジスト膜を現像し、前記第１フォトレジスト膜をマスクとして前記第２半導体膜をエッチングして前記第２半導体部を設け、前記第４絶縁膜のパターニングに際しては、前記第４絶縁膜の上層側に第３フォトレジスト膜を成膜し、前記第３フォトレジスト膜を、前記第１フォトマスクと同じパターンを有する第２フォトマスクを介して露光してから、前記第３フォトレジスト膜を現像し、前記第３フォトレジスト膜をマスクとして前記第４絶縁膜をエッチングしてもよい。
【発明の効果】
【0023】
本明細書に記載の技術によれば、タクトの短縮化を図ることができる。
【図面の簡単な説明】
【0024】
【図1】実施形態１に係るヘッドマウントディスプレイを使用者が頭部に装着した状態を示す概略斜視図
【図2】実施形態１に係るヘッドマウントディスプレイを構成する頭部装着器具に備わる液晶表示装置及びレンズ部と、使用者の眼球と、の光学的関係を示す概略側面図
【図3】実施形態１に係る液晶表示装置に備わる液晶パネル及びフレキシブル基板の概略平面図
【図4】実施形態１に係る液晶パネルの概略的な断面図
【図5】実施形態１に係る液晶パネルに備わるアレイ基板の表示領域における画素配列を示す回路図
【図6】実施形態１に係るアレイ基板に備わる第１ＴＦＴ及び第２ＴＦＴの断面図
【図7】実施形態１に係る比較例のアレイ基板に備わる第１ＴＦＴ及び第２ＴＦＴの断面図
【図8】実施形態１に係るアレイ基板製造工程に含まれる第６工程にて第１フォトレジスト膜が現像された状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図9】実施形態１に係るアレイ基板製造工程に含まれる第６工程にて第２半導体膜をウェットエッチングした状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図10】実施形態１に係るアレイ基板製造工程に含まれる第６工程にて第２絶縁膜をドライエッチングした状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図11】実施形態１に係るアレイ基板製造工程に含まれる第９工程にて第２フォトレジスト膜を現像した状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図12】実施形態１に係るアレイ基板製造工程に含まれる第９工程にて第３絶縁膜をエッチングした状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図13】実施形態１に係るアレイ基板製造工程に含まれる第１０工程にて第４金属膜をエッチングした状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図14】実施形態２に係るアレイ基板に備わる第１ＴＦＴ及び第２ＴＦＴの断面図
【図15】実施形態２に係るアレイ基板製造工程に含まれる第８工程にて第３フォトレジスト膜を現像した状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図16】実施形態２に係るアレイ基板製造工程に含まれる第８工程にて第３金属膜をウェットエッチングした状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図17】実施形態２に係るアレイ基板製造工程に含まれる第８工程にて第４絶縁膜をドライエッチングした状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図18】実施形態３に係るアレイ基板に備わる第１ＴＦＴ及び第２ＴＦＴの断面図
【図19】実施形態３に係るアレイ基板製造工程に含まれる第６工程にて第１フォトマスクを介して第１フォトレジスト膜が露光された状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図20】実施形態３に係るアレイ基板製造工程に含まれる第１７工程にて第２フォトマスクを介して第４フォトレジスト膜が露光された状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図21】実施形態３に係るアレイ基板製造工程に含まれる第１７工程にて第４フォトレジスト膜が現像された状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図22】実施形態３に係るアレイ基板製造工程に含まれる第１７工程にて第２絶縁膜がドライエッチングされた状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図23】実施形態４に係るアレイ基板に備わる第１ＴＦＴ及び第２ＴＦＴの断面図
【図24】実施形態４に係るアレイ基板製造工程に含まれる第６工程にて第２絶縁膜をドライエッチングした状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図25】実施形態５に係るアレイ基板に備わる第１ＴＦＴ及び第２ＴＦＴの断面図
【図26】実施形態５に係るアレイ基板製造工程に含まれる第６工程にて第２絶縁膜をドライエッチングした状態を示す第１ＴＦＴ及び第２ＴＦＴの断面図
【図27】実施形態６に係るアレイ基板に備わる第１ＴＦＴ及び第２ＴＦＴの断面図
【図28】実施形態７に係るアレイ基板に備わる第１ＴＦＴ及び第２ＴＦＴの断面図
【発明を実施するための形態】
【0025】
＜実施形態１＞
実施形態１を図１から図１３によって説明する。本実施形態では、ゴーグル型のヘッドマウントディスプレイ（HMD:Head-Mounted Display）１０ＨＭＤ及びそれに用いられる液晶表示装置１０を例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。
実施形態１を図１から図１３によって説明する。本実施形態では、ゴーグル型のヘッドマウントディスプレイ（HMD:Head-Mounted Display）１０ＨＭＤ及びそれに用いられる液晶表示装置１０を例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。
【0026】
図１を用いてゴーグル型のヘッドマウントディスプレイ１０ＨＭＤの外観を説明する。ヘッドマウントディスプレイ１０ＨＭＤは、図１に示すように、使用者の頭部１０ＨＤに装着される頭部装着器具１０ＨＭＤａを備える。頭部装着器具１０ＨＭＤａは、使用者の両方の眼を囲っている。
【0027】
図２を用いて頭部装着器具１０ＨＭＤａの構成を説明する。頭部装着器具１０ＨＭＤａには、図２に示すように、画像を表示する液晶表示装置１０と、液晶表示装置１０に表示された画像を使用者の眼球１０ＥＹに結像させるレンズ部１０ＲＥと、が少なくとも内蔵されている。液晶表示装置１０は、液晶パネル（表示装置）１１と、液晶パネル１１に光を照射するバックライト装置（照明装置）１２と、を少なくとも備える。液晶パネル１１のうちの、レンズ部１０ＲＥ側の主面が、画像を表示する表示面１１ＤＳとされる。レンズ部１０ＲＥは、液晶表示装置１０と使用者の眼球１０ＥＹとの間に介在するよう配される。レンズ部１０ＲＥにより光に屈折作用が付与される。このレンズ部１０ＲＥの焦点距離を調整することで、使用者は、眼球１０ＥＹの水晶体１０ＥＹａを介して網膜１０ＥＹｂに結像される像が、眼球１０ＥＹからの距離Ｌ２の位置に見かけ上存在する仮想ディスプレイ１０ＶＤに表示されている、と認識することができる。この距離Ｌ２は、眼球１０ＥＹから液晶表示装置１０までの実際の距離Ｌ１よりも遙かに大きい。これにより、使用者は、液晶表示装置１０の画面サイズ（例えば０．数インチから数インチ程度）よりも遙かに大きな画面サイズ（例えば数十インチから数百インチ程度）の仮想ディスプレイ１０ＶＤに表示された虚像である拡大画像を視認することができる。
【0028】
なお、頭部装着器具１０ＨＭＤａに液晶表示装置１０を１つ搭載し、その液晶表示装置１０に右目用画像と左目用画像とを表示させることが可能である。それ以外に、頭部装着器具１０ＨＭＤａに液晶表示装置１０を２つ搭載し、一方の液晶表示装置１０に右目用画像を、他方の液晶表示装置１０に左目用画像を、それぞれ表示させことも可能である。また、頭部装着器具１０ＨＭＤａには、使用者の耳に宛てがわれて音声を発するイヤフォンなどが備えられてもよい。
【0029】
図３等を用いて液晶表示装置１０に備わる液晶パネル１１の構成について説明する。なお、バックライト装置１２の構成は、既知の通りであり、例えば、ＬＥＤなどの光源や光源からの光に光学作用を付与することで面状の光に変換する光学部材などを有する。液晶パネル１１は、図３に示すように、平面に視て全体として方形状をなしている。液晶パネル１１は、画面の中央側部分が、画像が表示される表示領域ＡＡとされる。液晶パネル１１は、画面における表示領域ＡＡを取り囲む額縁状の外周側部分が、画像が表示されない非表示領域ＮＡＡとされる。図３において一点鎖線により囲った範囲が表示領域ＡＡである。なお、本実施形態に係る液晶パネル１１は、上記したヘッドマウントディスプレイ１０ＨＭＤに用いられるものであることから、極めて高い精細度となっており、その画素密度は、例えば８００ｐｐｉ～１８００ｐｐｉの範囲程度とされる。
【0030】
液晶パネル１１は、図３に示すように、一対の基板２０，２１を貼り合わせてなる。一対の基板２０，２１のうち、表側に配されるものが対向基板（ＣＦ基板）２０であり、裏側に配されるものがアレイ基板（アクティブマトリクス基板）２１である。対向基板２０及びアレイ基板２１は、いずれもほぼ透明で優れた透光性を有するガラス製の基板２０ＧＳ，２１ＧＳの内面側に各種の膜が積層形成されてなるものとされる。基板２０ＧＳ，２１ＧＳは、主な材料として例えば無アルカリガラスを含む。このうちのアレイ基板２１は、対向基板２０よりも大型となっていてその一部が対向基板２０に対して側方に突き出している。アレイ基板２１の突き出し部分２１Ａには、フレキシブル基板１３が実装されている。フレキシブル基板１３は、絶縁性及び可撓性を有する基材上に多数本の配線パターンを形成した構成とされる。フレキシブル基板１３は、一端側がアレイ基板２１に、他端側が外部のコントロール基板（信号供給源）（不図示）に、それぞれ接続されている。コントロール基板から供給される各種信号は、フレキシブル基板１３を介して液晶パネル１１に伝送される。
【0031】
液晶パネル１１の非表示領域ＮＡＡには、図３に示すように、回路部（周辺回路部）１４が設けられている。回路部１４には、第１回路部１４Ａと、第２回路部１４Ｂと、が含まれる。第１回路部１４Ａは、表示領域ＡＡをＸ軸方向について両側から挟み込む形で一対が配されている。第１回路部１４Ａは、Ｙ軸方向に沿って延在する帯状の範囲に設けられている。第１回路部１４Ａは、後述するゲート配線２５に走査信号を供給するためのものであり、アレイ基板２１にモノリシックに設けられている。第１回路部１４Ａは、ＧＤＭ（Gate Driver Monolithic）回路である。第１回路部１４Ａは、走査信号を所定のタイミングで出力するシフトレジスタ回路や走査信号を増幅するためのバッファ回路等を含む。第２回路部１４Ｂは、Ｙ軸方向について表示領域ＡＡとフレキシブル基板１３との間に挟まれた位置に配されている。第２回路部１４Ｂは、Ｘ軸方向に沿って延在する帯状の範囲に設けられている。第２回路部１４Ｂは、後述するソース配線２６に画像信号（データ信号）を供給するためのものであり、アレイ基板２１にモノリシックに設けられている。第２回路部１４Ｂは、デマルチプレクサ回路（ソース信号分割回路）等を含む。第２回路部１４Ｂは、ソースドライバ１４Ｃにより供給される画像信号（ソース信号）を分割して、各ソース配線２６に振り分けるスイッチ機能等を有している。回路部１４を構成する第１回路部１４Ａ及び第２回路部１４Ｂには、様々な回路素子が備えられているが、その中には少なくとも第１ＴＦＴ（第１スイッチング素子）１５が含まれる。第１ＴＦＴ１５の詳しい構成については、後に改めて説明する。
【0032】
次に、図４を用いて液晶パネル１１の断面構成の概略を説明する。一対の基板２０，２１は、図４に示すように、基板２０，２１の板面の法線方向であるＺ軸方向に間隔を空けて対向して配される。一対の基板２０，２１の間には、少なくとも、液晶層２２と、液晶層２２を封止（シール）するシール部２３と、が介在して設けられている。液晶層２２は、電界印加に伴って光学特性が変化する物質である液晶分子を含む。シール部２３は、全体として平面に視て方形の枠状（無端環状）をなしており、非表示領域ＮＡＡにて液晶層２２を全周にわたって取り囲んでいる。このシール部２３により液晶層２２の厚さ分のギャップ（セルギャップ）が保持される。一対の基板２０，２１の外面側には、それぞれ偏光板２４が貼り付けられている。
【0033】
アレイ基板２１の表示領域ＡＡにおける内面側には、図５に示すように、格子状をなす複数本ずつのゲート配線（第１配線、走査配線）２５及びソース配線（第２配線、画像配線）２６が配されている。ゲート配線２５は、表示領域ＡＡを横断する形で概ねＸ軸方向に沿って延在する。ゲート配線２５は、複数がＹ軸方向に間隔を空けて並んで配される。複数のゲート配線２５には、上記した第１回路部１４Ａから出力される走査信号が、図５の上段側から順に供給されるようになっている。ソース配線２６は、表示領域ＡＡを縦断する形で概ねＹ軸方向に沿って延在し、ゲート配線２５と交差する。ソース配線２６は、複数がＸ軸方向に間隔を空けて配される。ソース配線２６には、上記した第２回路部１４Ｂから出力される画像信号が分配される。ゲート配線２５及びソース配線２６の交差部位付近には、第２ＴＦＴ（第２スイッチング素子）２７及び画素電極２８が設けられている。第２ＴＦＴ２７及び画素電極２８は、Ｘ軸方向及びＹ軸方向に沿って複数ずつ規則的に並んで配されている。第２ＴＦＴ２７には、ゲート配線２５、ソース配線２６及び画素電極２８が接続されている。第２ＴＦＴ２７は、ゲート配線２５に供給される走査信号に基づいて駆動されると、ソース配線２６に供給される画像信号に基づいた電位に画素電極２８を充電する。
【0034】
続いて、図６を用いてアレイ基板２１のガラス基板２１ＧＳに積層される各種の膜について詳しく説明する。図６には、非表示領域ＮＡＡの回路部１４（第１ＴＦＴ１５）の断面構成と、表示領域ＡＡ（第２ＴＦＴ２７）の断面構成と、が図示されている。アレイ基板２１のガラス基板２１ＧＳには、図６に示すように、下層側（ガラス基板２１ＧＳ側）から順に、第１金属膜（遮光膜）、ベースコート膜２９、第１半導体膜、第１絶縁膜３０、第２金属膜（第１導電膜）、第２絶縁膜３１、第２半導体膜３２（図８を参照）、第４絶縁膜３３、第３金属膜（第３導電膜）、第３絶縁膜３４、第４金属膜（第２導電膜）３５（図１３を参照）、第５絶縁膜３６、第５金属膜、第６絶縁膜３７、第１透明電極膜、第７絶縁膜３８、第２透明電極膜が少なくとも積層形成されている。
【0035】
第１金属膜、第２金属膜、第３金属膜、第４金属膜３５及び第５金属膜は、いずれも１種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされることで導電性及び遮光性を有している。第１透明電極膜及び第２透明電極膜は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明電極材料からなる。ベースコート膜２９、第１絶縁膜３０、第２絶縁膜３１、第３絶縁膜３４、第４絶縁膜３３、第５絶縁膜３６及び第７絶縁膜３８は、いずれも無機材料（無機樹脂材料）の一種であるＳｉＯ（酸化シリコン、シリコン酸化物）やＳｉＮ（窒化シリコン）等からなる。このうち、第１絶縁膜３０及び第４絶縁膜３３は、例えばＳｉＯからなり、その膜厚が例えば８０ｎｍ～１２０ｎｍの範囲程度とされる。第２絶縁膜３１は、その膜厚が第１絶縁膜３０の膜厚よりも大きく、例えば３００ｎｍ程度とされる。第３絶縁膜３４は、例えばＳｉＯからなり、その膜厚は例えば５００ｎｍ～７００ｎｍであるが、ＳｉＮの単層膜あるいはＳｉＮとＳｉＯとの積層膜であってもよい。第６絶縁膜３７は、有機材料（有機樹脂材料）の一種であるＰＭＭＡ（アクリル樹脂）等からなる。有機材料からなる第６絶縁膜３７は、無機材料からなるベースコート膜２９、第１絶縁膜３０、第２絶縁膜３１、第４絶縁膜３３、第５絶縁膜３６及び第７絶縁膜３８よりも膜厚が大きいのが通常である。
【0036】
第１半導体膜は、レーザー結晶化などの公知の方法により作成された結晶質を有するポリシリコン半導体材料からなる。第１半導体膜のポリシリコン半導体材料は、酸化物半導体材料に比べると、さらに高い電子移動度を有している。第２半導体膜３２は、酸化物半導体材料からなる。第２半導体膜３２は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよく、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）であってよい。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。第２半導体膜３２に用いるＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。第２半導体膜３２は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えばＩｎ２Ｏ３－ＳｎＯ２－ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層４は、W（タングステン）を含んだＩｎ－W－Ｚｎ－Ｏ系半導体、Ｉｎ－W－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｏ系半導体、Ｉｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｔｉ－Ｏ系半導体、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｏ系半導体、Ｚｒ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ｈｆ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系半導体、Ｇａ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｚｎ－Ｓｎ－Ｏ系半導体などを含んでいてもよい。第２半導体膜３２の酸化物半導体材料は、ポリシリコン半導体材料に比べると、電圧が印加されない状態（オフ状態）での抵抗値が高い特性を有する。また、第２半導体膜３２の酸化物半導体材料は、アモルファスシリコン半導体材料に比べると、高い電子移動度を有している。
【0037】
次に、回路部１４の断面構成について詳しく説明する。回路部１４は、図６に示すように、第１ＴＦＴ１５を有する。第１ＴＦＴ１５は、第１ゲート電極（第１電極）１５Ａと、第１ソース電極（第３電極）１５Ｂと、第１ドレイン電極（第３電極）１５Ｃと、第１半導体部１５Ｄと、を有する。このうちの第１半導体部１５Ｄは、各電極１５Ａ～１５Ｃに対して最も下層側に位置し、第１半導体膜からなる。
【0038】
第１ゲート電極１５Ａは、図６に示すように、第２金属膜からなる。第１ゲート電極１５Ａは、第１半導体部１５Ｄに対して第１絶縁膜３０を介して上層側に重畳して配される。第１ゲート電極１５Ａは、第１半導体部１５Ｄのうちの中央側部分に対して重畳して配されている。
【0039】
第１ソース電極１５Ｂ及び第１ドレイン電極１５Ｃは、図６に示すように、第４金属膜３５からなる。第１ソース電極１５Ｂ及び第１ドレイン電極１５Ｃは、一部ずつが第１半導体部１５Ｄに対して第１絶縁膜３０、第３絶縁膜３４及び第４絶縁膜３３を介して上層側に重畳して配される。第１ソース電極１５Ｂは、第１半導体部１５Ｄのうちの一方の端側部分に対して重畳して配されている。第１ドレイン電極１５Ｃは、第１半導体部１５Ｄのうちの他方の端側部分に対して重畳して配されている。第１ソース電極１５Ｂ及び第１ドレイン電極１５Ｃは、第１ゲート電極１５Ａの近傍に配されている。第１ソース電極１５Ｂ及び第１ドレイン電極１５Ｃは、後述する２つの第１コンタクトホール１５ＣＨ１，１５ＣＨ２を通して第１半導体部１５Ｄにそれぞれ接続されている。
【0040】
また、回路部１４には、少なくとも第１ゲート電極１５Ａに対して重畳する位置に第１遮光部１６が設けられている。第１遮光部１６は、アレイ基板２１に備わる膜の中でも最下層に位置する第１金属膜からなる。第１遮光部１６は、第１半導体部１５Ｄのうち、第１ゲート電極１５Ａに電圧が印加されるのに伴って生じるチャネル領域に対して下層側に重畳して配されている。従って、バックライト装置１２から第１半導体部１５Ｄのチャネル領域に対して下層側から照射される光を第１遮光部１６により遮ることができる。これにより、第１半導体部１５Ｄのチャネル領域に光が照射された場合に生じ得る第１ＴＦＴ１５の特性の変動を抑制することができる。
【0041】
続いて、表示領域ＡＡの断面構成について詳しく説明する。表示領域ＡＡには、図６に示すように、第２ＴＦＴ２７が配されている。第２ＴＦＴ２７は、第２ゲート電極（第２電極）２７Ａと、第２ソース電極（第４電極）２７Ｂと、第２ドレイン電極（第６電極）２７Ｃと、第２半導体部２７Ｄと、第３ゲート電極（第５電極）２７Ｅと、を有する。第２半導体部２７Ｄは、第２ゲート電極２７Ａよりも上層側で、第２ソース電極２７Ｂ、第２ドレイン電極２７Ｃ及び第３ゲート電極２７Ｅよりも下層側に位置し、第２半導体膜３２からなる。
【0042】
第２ゲート電極２７Ａは、図６に示すように、第２金属膜のうち、第１ゲート電極１５Ａとは別の部分からなる。第２ゲート電極２７Ａは、第２半導体部２７Ｄに対して第２絶縁膜３１を介して下層側に重畳して配される。第２ゲート電極２７Ａは、第２半導体部２７Ｄのうちの中央側部分に対して重畳して配されている。このように、第１ゲート電極１５Ａ及び第２ゲート電極２７Ａがいずれも第２金属膜からなるので、仮に第１ゲート電極と第２ゲート電極とを別の金属膜（導電膜）により構成した場合に比べると、金属膜の層数を削減することができる。
【0043】
第３ゲート電極２７Ｅは、図６に示すように、第３金属膜からなる。第３ゲート電極２７Ｅは、第２半導体部２７Ｄに対して第４絶縁膜３３を介して上層側に重畳して配される。このように、第２半導体部２７Ｄは、第２ゲート電極２７Ａ及び第３ゲート電極２７Ｅにより上下から挟まれている。つまり、本実施形態に係る第２ＴＦＴ２７は、ダブルゲート構造となっている。第３ゲート電極２７Ｅは、第２半導体部２７Ｄのうちの中央側部分に対して重畳して配されている。第３ゲート電極２７Ｅは、第２ゲート電極２７Ａよりも平面に視た大きさが小さく、第２ゲート電極２７Ａのうちの中央側部分に対して重畳して配されている。第２ゲート電極２７Ａ及び第３ゲート電極２７Ｅは、相互に接続されている。第２ゲート電極２７Ａ及び第３ゲート電極２７Ｅのうちの少なくとも一方は、ゲート配線２５（図５を参照）に接続されている。従って、ゲート配線２５に供給される走査信号は、第２ゲート電極２７Ａ及び第３ゲート電極２７Ｅに供給されて相互に同電位となる。第２ゲート電極２７Ａ及び第３ゲート電極２７Ｅに走査信号が供給されると、第２ゲート電極２７Ａ及び第３ゲート電極２７Ｅから第２半導体部２７Ｄに作用する電界によって第２半導体部２７Ｄのうちの下層側（第２ゲート電極２７Ａ側）の部分と、上層側（第３ゲート電極２７Ｅ側）の部分と、にそれぞれチャネル領域が生じる。これにより、第２半導体部２７Ｄに安定的にチャネル領域を生じさせることができる。
【0044】
第２ソース電極２７Ｂは、図６に示すように、第４金属膜３５のうち、第１ソース電極１５Ｂ及び第１ドレイン電極１５Ｃとは別の部分からなる。第２ソース電極２７Ｂは、少なくとも一部が第２半導体部２７Ｄに対して第３絶縁膜３４及び第４絶縁膜３３を介して上層側に重畳して配される。第２ソース電極２７Ｂは、第２半導体部２７Ｄのうちの一方の端側部分に対して重畳して配されている。第２ソース電極２７Ｂは、第２ゲート電極２７Ａ及び第３ゲート電極２７Ｅの近傍となる位置に配されている。第２ソース電極２７Ｂは、ソース配線２６（図５を参照）に接続されている。第２ソース電極２７Ｂは、後述する第２コンタクトホール２７ＣＨ１を通して第２半導体部２７Ｄに接続されている。このように、第１ソース電極１５Ｂ、第１ドレイン電極１５Ｃ及び第２ソース電極２７Ｂがいずれも第４金属膜３５からなるので、仮に第１ソース電極１及び第１ドレイン電極と第２ソース電極とを別の金属膜により構成した場合に比べると、金属膜の層数を削減することができる。
【0045】
第２ドレイン電極２７Ｃは、図６に示すように、第５金属膜からなる。第２ドレイン電極２７Ｃは、少なくとも一部が第２半導体部２７Ｄに対して第３絶縁膜３４、第４絶縁膜３３及び第５絶縁膜３６を介して上層側に重畳して配される。第２ドレイン電極２７Ｃは、第２半導体部２７Ｄのうちの中央側部分と他方の端側部分とに対して重畳して配されている。第２ドレイン電極２７Ｃは、第２ゲート電極２７Ａのと、第３ゲート電極２７Ｅと、に対して重畳して配されている。第２ドレイン電極２７Ｃと第２半導体部２７Ｄとの間に介在する第３絶縁膜３４、第４絶縁膜３３及び第５絶縁膜３６には、第３コンタクトホール２７ＣＨ２が設けられている。第３コンタクトホール２７ＣＨ２は、第２ドレイン電極２７Ｃ及び第２半導体部２７Ｄと重畳し、第３ゲート電極２７Ｅとは非重畳となる位置に配されている。詳しくは、第３コンタクトホール２７ＣＨ２は、第２ドレイン電極２７Ｃのうちの第２ソース電極２７Ｂ側とは反対側の端側部分と、第２半導体部２７Ｄのうちの他方の端側部分と、に対して重畳する位置に配されている第２ドレイン電極２７Ｃは、第３コンタクトホール２７ＣＨ２を通して第２半導体部２７Ｄに接続されている。
【0046】
表示領域ＡＡには、図６に示すように、画素電極２８及び共通電極３９が配されている。画素電極２８は、第１透明電極膜からなる。画素電極２８は、一部が第２ドレイン電極２７Ｃに対して重畳して配されている。画素電極２８と第２ドレイン電極２７Ｃとの間に介在する第６絶縁膜３７には、第４コンタクトホール２７ＣＨ３が設けられている。第４コンタクトホール２７ＣＨ３は、画素電極２８及び第２ドレイン電極２７Ｃと重畳する位置に配されている。また、第４コンタクトホール２７ＣＨ３は、第２ゲート電極２７Ａ、第２半導体部２７Ｄ及び第３ゲート電極２７Ｅと重畳する位置に配されている。画素電極２８は、第４コンタクトホール２７ＣＨ３を通して第２ドレイン電極２７Ｃに接続されている。
【0047】
共通電極３９は、第２透明電極膜からなる。共通電極３９は、表示領域ＡＡのほぼ全域にわたって配されている。これにより、共通電極３９は、表示領域ＡＡに配される全ての画素電極２８に対して第７絶縁膜３８を介して上層側に重畳して配されている。共通電極３９のうち、複数の画素電極２８に対して重畳する部分には、複数のスリット３９Ａがそれぞれ開口形成されている。共通電極３９には、共通電位（基準電位）とされる共通電位信号が供給されている。第２ＴＦＴ２７の駆動に伴って画素電極２８がソース配線２６に伝送される画像信号に基づく電位に充電されると、画素電極２８と共通電極３９との間には電位差が生じる。すると、共通電極３９におけるスリット３９Ａの開口縁と画素電極２８との間には、アレイ基板２１の板面に沿う成分に加えて、アレイ基板２１の板面に対する法線方向の成分を含むフリンジ電界（斜め電界）が生じる。従って、このフリンジ電界を利用することで液晶層２２に含まれる液晶分子の配向状態を制御することができ、この液晶分子の配向状態に基づいて所定の表示がなされる。つまり、本実施形態に係る液晶パネル１１は、動作モードがＦＦＳ（Fringe Field Switching）モードとされている。
【0048】
また、表示領域ＡＡには、少なくとも第３ゲート電極２７Ｅの全域に対して重畳する位置に第２遮光部４０が設けられている。第２遮光部４０は、第２ゲート電極２７Ａの大部分に対して重畳して配されている。第２遮光部４０は、第１金属膜のうち、第１遮光部１６とは別の部分からなる。第２遮光部４０は、第２半導体部２７Ｄのうち、第２ゲート電極２７Ａ及び第３ゲート電極２７Ｅに電圧が印加されるのに伴って生じる各チャネル領域に対して下層側に重畳して配されている。従って、バックライト装置１２から第２半導体部２７Ｄの各チャネル領域に対して下層側から照射される光を第２遮光部４０により遮ることができる。これにより、第２半導体部２７Ｄの各チャネル領域に光が照射された場合に生じ得る第２ＴＦＴ２７の特性の変動を抑制することができる。
【0049】
以上のように、本実施形態では、回路部１４に配される第１ＴＦＴ１５を構成する第１半導体部１５Ｄは、第１半導体膜からなり、第１半導体膜は、酸化物半導体材料よりも移動度が高い特性を有するポリシリコン半導体材料からなる。これにより、第１ＴＦＴ１５（第１半導体部１５Ｄ）の平面サイズが縮小できるので、液晶表示装置１０の非表示領域ＮＡＡの縮小（狭額縁化）と第１ＴＦＴ１５の小型化による低消費電力化を図ることができる。その上で、表示領域ＡＡに配される第２ＴＦＴ２７を構成する第２半導体部２７Ｄは、第２半導体膜３２からなり、第２半導体膜３２は、バックライト装置１２からの光が照査されても、オフ電圧印加（オフ状態）での抵抗値が高い特性を有する酸化物半導体材料からなる。これにより、ポリシリコン半導体材料を用いたときよりも、第２半導体部２７Ｄの下層側に配置する第２遮光部４０の面積を縮小することができるので、表示領域ＡＡの開口率（バックライト光）透過率を向上させ、液晶表示装置１０の低消費電力化を図ることができる。これにより、第２ＴＦＴ２７を小型化することができるので、液晶パネル１１の精細度の向上を図る上で好適であり、特に液晶パネル１１をヘッドマウントディスプレイ１０ＨＭＤに用いる上で好適である。
【0050】
第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１について説明する。第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１は、図６に示すように、いずれも第３絶縁膜３４と、第３絶縁膜３４よりも下層側にある絶縁膜（第１絶縁膜３０、第２絶縁膜３１及び第４絶縁膜３３）と、に開口する点で共通している。この共通点により、アレイ基板２１の製造に際し、第４金属膜３５を成膜する前において、第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１を同じ工程（後述する第９工程）で第３絶縁膜３４等に設けることが可能とされる。このときエッチングには主としてドライエッチングが用いられる。従来のように、第１コンタクトホールと第２コンタクトホールとを別の工程で行う場合に比べると、本実施形態によればタクトの短縮化を図ることができる。
【0051】
その上で、本実施形態に係るアレイ基板２１に備わる第２絶縁膜３１は、図６に示すように、少なくとも第２半導体部２７Ｄと重畳して配され、第１半導体部１５Ｄと重畳する範囲には非形成とされる。詳しくは、第２絶縁膜３１は、表示領域ＡＡでは少なくとも複数の第２ＴＦＴ２７に備わる各第２半導体部２７Ｄのそれぞれと重畳する複数の島状の範囲に残存するようパターニングされている。第２絶縁膜３１は、非表示領域ＮＡＡではほぼ全域にわたって除去されるようパターニングされ、複数の第１ＴＦＴ１５に備わる各第１半導体部１５Ｄと重畳する範囲には非形成とされる。このようにすれば、非表示領域ＮＡＡにて第１半導体部１５Ｄと重畳して配される第１コンタクトホール１５ＣＨ１，１５ＣＨ２は、第２絶縁膜３１には設けられず、第１絶縁膜３０、第４絶縁膜３３及び第３絶縁膜３４の３層に設けられている。これに対し、表示領域ＡＡにて第２半導体部２７Ｄと重畳して配される第２コンタクトホール２７ＣＨ１は、第４絶縁膜３３及び第３絶縁膜３４の２層に設けられている。
【0052】
ここで、第２絶縁膜３１－１を表示領域ＡＡ及び非表示領域ＮＡＡの全域にわたってベタ状に残存させた比較例のアレイ基板２１－１を、図７を参照しつつ説明する。なお、比較例は、第２絶縁膜３１－１の形成範囲を除いては、図６に示される本実施形態と同様の構成である。図７に係る比較例では、第２絶縁膜３１－１が、表示領域ＡＡ及び非表示領域ＮＡＡの全域にわたってベタ状に配されており、非表示領域ＮＡＡに配される第１半導体部１５Ｄ－１と重畳する範囲にも存在している。このため、非表示領域ＮＡＡにて第１半導体部１５Ｄ－１と重畳して配される第１コンタクトホール１５ＣＨ１－１，１５ＣＨ２－１は、第１絶縁膜３０－１、第２絶縁膜３１－１、第４絶縁膜３３－１及び第３絶縁膜３４－１の４層に設けられている。これに対し、表示領域ＡＡに配される第２コンタクトホール２７ＣＨ１－１は、第４絶縁膜３３－１及び第３絶縁膜３４－１の２層に設けられている。結果として比較例では、第１コンタクトホール１５ＣＨ１－１，１５ＣＨ２－１が設けられる絶縁膜３０－１，３１－１，３３－１，３４－１の層数と、第２コンタクトホール２７ＣＨ１－１が設けられる絶縁膜３３－１，３４－１の層数と、の差が「２」となっている。このため、比較例では、第１コンタクトホール１５ＣＨ１－１，１５ＣＨ２－１が設けられる絶縁膜３０－１，３１－１，３３－１，３４－１の膜厚の合計と、第２コンタクトホール２７ＣＨ１－１が設けられる絶縁膜３３－１，３４－１の膜厚の合計と、の差は、第１絶縁膜３０－１及び第２絶縁膜３１－１の膜厚の合計と一致し、具体的には３８０ｎｍ～４２０ｎｍの範囲程度となっている。このような構成の比較例では、第１コンタクトホール１５ＣＨ１－１，１５ＣＨ２－１及び第２コンタクトホール２７ＣＨ１－１を同じ工程で設ける際に、第２コンタクトホール２７ＣＨ１－１が絶縁膜３３－１，３４－１に形成されてからも、第１コンタクトホール１５ＣＨ１－１，１５ＣＨ２－１を絶縁膜３０－１，３１－１，３３－１，３４－１の全てに形成するためにエッチングが継続して行われることになる。このため、比較例では、第２コンタクトホール２７ＣＨ１－１を通してストップ膜である第２半導体部２７Ｄ－１がオーバーエッチングされる事態が生じるおそれがあった。
【0053】
これに対し、本実施形態では、図６に示すように、第２絶縁膜３１が第１半導体部１５Ｄと重畳する範囲に非形成とされることで、第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられる絶縁膜３０，３３，３４の層数が「３」となり、比較例における層数（「２」）よりも減らすことができる。従って、第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられる絶縁膜３０，３３，３４の層数と、第２コンタクトホール２７ＣＨ１が設けられる絶縁膜３３，３４の層数と、の差が「１」となり、比較例に係る差（「２」）よりも小さい。第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられる絶縁膜３０，３３，３４の膜厚の合計と、第２コンタクトホール２７ＣＨ１が設けられる絶縁膜３３，３４の膜厚の合計と、の差は、第１絶縁膜３０の膜厚と一致し、具体的には８０ｎｍ～１２０ｎｍの範囲程度（比較例の１／４程度）で済む。第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１を同じ工程で設ける際に、第２コンタクトホール２７ＣＨ１が絶縁膜３３，３４に形成されてから、第１コンタクトホール１５ＣＨ１，１５ＣＨ２を絶縁膜３０，３３，３４の全てに形成するためにエッチングが継続して行われても、そのエッチングが継続する時間を比較例よりも短くて済ませることができる。これにより、本実施形態では、第２コンタクトホール２７ＣＨ１を通してストップ膜である第２半導体部２７Ｄがオーバーエッチングされる事態が生じ難くなる。
【0054】
本実施形態では、上記したように、表示領域ＡＡにおいて第２絶縁膜３１を選択的に残存させているため、アレイ基板２１の製造に際して第２絶縁膜３１をパターニングする必要がある。仮に、第２絶縁膜のパターニングのための専用の工程を要すると、その分、タクトが長くなる等の問題がある。その点、本実施形態では、表示領域ＡＡにおいて第２絶縁膜３１は、図６に示すように、第２半導体部２７Ｄと重畳する範囲に選択的に残存するよう設けられている。このようにすれば、アレイ基板２１の製造に際して第２半導体部２７Ｄをパターニングする工程にて、第２絶縁膜３１をパターニングすることができる。これにより、第２絶縁膜３１をパターニングするための専用の工程が不要となり、タクトの短縮化を図ることができる。
【0055】
本実施形態に係る第４絶縁膜３３は、図６に示すように、少なくとも第１半導体部１５Ｄ及び第２半導体部２７Ｄとそれぞれ重畳して配されている。詳しくは、第４絶縁膜３３は、表示領域ＡＡ及び非表示領域ＮＡＡの全域にわたってベタ状に配されており、非表示領域ＮＡＡに配される第１半導体部１５Ｄと、表示領域ＡＡに配される第２半導体部２７Ｄと、の双方に対して重畳して配されている。これに伴い、第４絶縁膜３３には、第１コンタクトホール１５ＣＨ１，１５ＣＨ２の一部と、第２コンタクトホール２７ＣＨ１の一部と、が設けられている。このようにすれば、第４絶縁膜３３のうち、第１半導体部１５Ｄと重畳する部分によって第１ゲート電極１５Ａを覆うことができる。仮に、第４絶縁膜が第１半導体部１５Ｄと重畳する範囲に非形成とされる場合に比べると、第１ゲート電極１５Ａ上に有機材料からなる第３絶縁膜３４が直接的に積層されるのを避けることができる。
【0056】
本実施形態は以上のような構造であり、続いて液晶パネル１１の製造方法を説明する。液晶パネル１１の製造方法には、対向基板２０を製造する対向基板製造工程（ＣＦ基板製造工程）と、アレイ基板２１を製造するアレイ基板製造工程と、製造された対向基板２０とアレイ基板２１とを貼り合わせる貼り合わせ工程と、が含まれている。以下では、このうちのアレイ基板製造工程について説明する。
【0057】
アレイ基板製造工程には、第１金属膜を成膜してパターニングする第１工程と、ベースコート膜２９を成膜する第２工程と、第１半導体膜を成膜してアニール処理等を施してからパターニングする第３工程と、第１絶縁膜３０を成膜する第４工程と、第１金属膜を成膜してパターニングする第５工程と、第２絶縁膜３１及び第２半導体膜３２を成膜してパターニングする第６工程と、第４絶縁膜３３を成膜する第７工程と、第３金属膜を成膜してパターニングする第８工程と、第３絶縁膜３４を成膜してパターニングする第９工程と、第４金属膜３５を成膜してパターニングする第１０工程と、第５絶縁膜３６を成膜してパターニングする第１１工程と、第５金属膜を成膜してパターニングする第１２工程と、第６絶縁膜３７を成膜してパターニングする第１３工程と、第１透明電極膜を成膜してパターニングする第１４工程と、第７絶縁膜３８を成膜する第１５工程と、第２透明電極膜を成膜してパターニングする第１６工程と、が含まれる。このうち、第６工程、第９工程及び第１０工程に関して図８～図１３を用いて以下に詳しく説明する。図８～図１３には、図６と同じ断面構成が示されている。
【0058】
なお、上記した「パターニング」という文言は、一般的なフォトリソグラフィ法に基づく膜の加工を意味する。具体的には、加工対象膜上にフォトレジスト膜を成膜し、所定のパターンを有するフォトマスクを介して露光装置によりフォトレジスト膜を露光してからフォトレジスト膜を現像し、現像されたフォトレジスト膜を介してエッチングを行うことで、加工対象膜の加工、すなわちパターニングが行われる。
【0059】
第５工程を経て第１金属膜がパターニングされ、第１ゲート電極１５Ａ及び第２ゲート電極２７Ａが設けられた後、第６工程が行われる。第６工程では、第１金属膜の上層側に第２絶縁膜３１、第２半導体膜３２及び第１フォトレジスト膜２１Ｒ１が続けてベタ状に成膜される。その後、露光装置と、所定のパターンを有するフォトマスクと、を用いて第１フォトレジスト膜２１Ｒ１が露光される。露光された第１フォトレジスト膜２１Ｒ１を現像すると、図８に示すよう、第１フォトレジスト膜２１Ｒ１がパターニングされる。パターニングされた第１フォトレジスト膜２１Ｒ１は、表示領域ＡＡにおいて各第２ゲート電極２７Ａ付近に島状の範囲に残存する。
【0060】
第６工程では、現像された第１フォトレジスト膜２１Ｒ１を介して第２半導体膜３２がウェットエッチングされる（第１エッチング工程）。すると、第２半導体膜３２のうち、第１フォトレジスト膜２１Ｒ１により被覆されずに露出した部分が選択的に除去され、第１フォトレジスト膜２１Ｒ１により被覆されて露出しない部分が選択的に残存する。本実施形態では、第２半導体膜３２は、ウェットエッチングされるので、第１フォトレジスト膜２１Ｒ１により被覆された部分の全てが残存せず、第１フォトレジスト膜２１Ｒ１の外縁部により被覆された部分については除去される。つまり、ウェットエッチングされた第２半導体膜３２の形成範囲は、第１フォトレジスト膜２１Ｒ１の形成範囲よりも一回り小さくなる。その結果、図９に示すように、第２半導体膜３２の残存部分により第２半導体部２７Ｄが形成される。
【0061】
続いて、第６工程では、第１フォトレジスト膜２１Ｒ１を介して第２絶縁膜３１がドライエッチングされる（第２エッチング工程）。すると、第２絶縁膜３１のうち、第１フォトレジスト膜２１Ｒ１により被覆されずに露出した部分が選択的に除去され、第１フォトレジスト膜２１Ｒ１により被覆されて露出しない部分が選択的に残存する。本実施形態では、第２絶縁膜３１は、ドライエッチングされるので、第１フォトレジスト膜２１Ｒ１により被覆された部分（第１フォトレジスト膜２１Ｒ１と重畳する部分）のほぼ全てが残存する。つまり、ドライエッチングされた第２絶縁膜３１の形成範囲は、第１フォトレジスト膜２１Ｒ１の形成範囲とほぼ一致し、第２半導体膜３２の形成範囲よりも一回り大きくなる。このようにしてパターニングされた第２絶縁膜３１は、図１０に示すように、その外縁が、第２半導体部２７Ｄの外縁とは揃わずに外側に突き出している。このように、第２絶縁膜３１の外縁と、第２半導体部２７Ｄの外縁と、が階段状になる。その後、第１フォトレジスト膜２１Ｒ１は、アッシングされ、除去される。
【0062】
このように、第６工程では、第１フォトレジスト膜２１Ｒ１をマスクとして用いて第２絶縁膜３１をパターニングすることで、第２半導体部２７Ｄと重畳する範囲に第２絶縁膜３１を設けることができる。第２絶縁膜３１をパターニングするための専用のフォトレジスト膜等が不要となるので、その成膜・露光・現像に係る工程が削減される。これにより、タクトのさらなる短縮化を図ることができる。しかも、第１フォトレジスト膜２１Ｒ１をマスクとし、第２半導体膜３２をウェットエッチングしてから第２絶縁膜３１をドライエッチングするから、第１フォトレジスト膜２１Ｒ１の形成範囲よりも一回り小さい第２半導体部２７Ｄと、第１フォトレジスト膜２１Ｒ１の形成範囲とほぼ同じ第２絶縁膜３１と、を形成することができる。これにより、第２半導体部２７Ｄの外縁と第２絶縁膜３１の外縁とが揃わずに階段状になるので、次の第７工程にて第２絶縁膜３１の上層側に第４絶縁膜３３を成膜したとき、その第４絶縁膜３３のカバレッジが良好になる。
【0063】
第６工程において第２絶縁膜３１をドライエッチングする際には、ターゲット膜である第２絶縁膜３１のエッチングレートを、第２絶縁膜３１のストップ膜である第１絶縁膜３０のエッチングレートよりも高くするのが好ましい。つまり、第２絶縁膜３１をドライエッチングする際の第２絶縁膜３１の選択比を１よりも大きくするのが好ましい。このようにすれば、第２絶縁膜３１をドライエッチングする際に、第１絶縁膜３０のうち、第１フォトレジスト膜２１Ｒ１により被覆されずに露出した部分がオーバーエッチングされる事態を生じ難くすることができる。
【0064】
第６工程の後に第７工程が行われ、第２半導体膜３２の上層側に第４絶縁膜３３がベタ状に成膜される。続いて、第８工程が行われると、第４絶縁膜３３の上層側に第３金属膜が成膜されてからパターニングされることで、第３ゲート電極２７Ｅが設けられる。その後、第９工程が行われる。第９工程では、第３金属膜の上層側に第３絶縁膜３４及び第２フォトレジスト膜２１Ｒ２が続けてベタ状に成膜される。その後、露光装置と、所定のパターンを有するフォトマスクと、を用いて第２フォトレジスト膜２１Ｒ２が露光される。露光された第２フォトレジスト膜２１Ｒ２を現像すると、図１１に示すよう、第２フォトレジスト膜２１Ｒ２がパターニングされる。パターニングされた第２フォトレジスト膜２１Ｒ２は、表示領域ＡＡと非表示領域ＮＡＡとにわたって残存しており、複数の開口部２１Ｒ２Ａ～２１Ｒ２Ｃを有する。詳しくは、第２フォトレジスト膜２１Ｒ２は、各第１半導体部１５Ｄにおける両端側部分のそれぞれと重畳する範囲に開口する２つずつの第１開口部２１Ｒ２Ａ，２１Ｒ２Ｂと、各第２半導体部２７Ｄにおける一方の端側部分と重畳する範囲に開口する１つずつの第２開口部２１Ｒ２Ｃと、を有する。
【0065】
第９工程では、現像された第２フォトレジスト膜２１Ｒ２を介して第３絶縁膜３４がエッチングされる。このときのエッチングは、高い精細度を実現するため、主としてドライエッチングを用いる。このエッチングは、第２フォトレジスト膜２１Ｒ２の各開口部２１Ｒ２Ａ～２１Ｒ２Ｃを通して、第３絶縁膜３４と、第３絶縁膜３４よりも下層側にある絶縁膜３０，３３と、に連続的に行われる。第１開口部２１Ｒ２Ａ，２１Ｒ２Ｂを通して行われるエッチングは、第１半導体膜がストップ膜とされ、上層側から順に第３絶縁膜３４と、第４絶縁膜３３と、第１絶縁膜３０と、の３層に連続的に行われる。第２開口部２１Ｒ２Ｃを通して行われるエッチングは、第２半導体膜３２がストップ膜とされ、上層側から順に第３絶縁膜３４と、第４絶縁膜３３と、の２層に連続的に行われる。このようにしてエッチングが行われると、第２フォトレジスト膜２１Ｒ２の第１開口部２１Ｒ２Ａ，２１Ｒ２Ｂと重畳する位置には、図１２に示すように、第３絶縁膜３４、第４絶縁膜３３及び第１絶縁膜３０の３層にわたって開口する第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられる。第２フォトレジスト膜２１Ｒ２の第２開口部２１Ｒ２Ｃと重畳する位置には、第３絶縁膜３４及び第４絶縁膜３３の２層にわたって開口する第２コンタクトホール２７ＣＨ１が設けられる。
【0066】
このように、第９工程では、第３絶縁膜３４をパターニングすることで、第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１を共に設けることができる。仮に第１コンタクトホール１５ＣＨ１，１５ＣＨ２と第２コンタクトホール２７ＣＨ１とを、別の工程で設けた場合に比べると、絶縁膜をパターニングする回数を削減することができる。しかも、第１絶縁膜３０及び第４絶縁膜３３のパターニングは、第３絶縁膜３４のパターニングに連続して行われる。従って、第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１は、実質的に１つの工程（第９工程）で設けられる。これにより、タクトの短縮化を図ることができる。その上で、第１コンタクトホール１５ＣＨ１，１５ＣＨ２は、第２絶縁膜３１には設けられず、第１絶縁膜３０、第４絶縁膜３３及び第３絶縁膜３４の３層に設けられている。従って、本実施形態によれば、図７に示される比較例に比べると、第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられる絶縁膜３０，３３，３４の層数を１つ減らすことができる。つまり、第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられる絶縁膜３０，３３，３４の層数と、第２コンタクトホール２７ＣＨ１が設けられる絶縁膜３３，３４の層数と、の差が比較例よりも小さくなる。第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１を同じ第９工程にて設ける際に、第２コンタクトホール２７ＣＨ１が絶縁膜３３，３４に形成されてから、第１コンタクトホール１５ＣＨ１，１５ＣＨ２を絶縁膜３０，３３，３４の全てに形成するためにエッチングが継続して行われても、そのエッチングが継続する時間を比較例よりも短くて済ませることができる。これにより、第２コンタクトホール２７ＣＨ１を通してストップ膜である第２半導体部２７Ｄがオーバーエッチングされる事態が生じ難くなる。
【0067】
第９工程を経て第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１が設けられた後に第１０工程が行われる。第１０工程では、第３絶縁膜３４の上層側に第４金属膜が成膜されてからパターニングされる。これにより、図１３に示すように、第１ソース電極１５Ｂ、第１ドレイン電極１５Ｃ及び第２ソース電極２７Ｂが設けられる。第１ソース電極１５Ｂは、第１コンタクトホール１５ＣＨ１を通して第１半導体部１５Ｄにおける一方の端側部分に接続される。第１ドレイン電極１５Ｃは、第１コンタクトホール１５ＣＨ２を通して第１半導体部１５Ｄにおける他方の端側部分に接続される。第２ソース電極２７Ｂは、第２コンタクトホール２７ＣＨ１を通して第２半導体部２７Ｄにおける一方の端側部分に接続される。このように、第１０工程では、第４金属膜３５をパターニングすることで、第１ソース電極１５Ｂ、第１ドレイン電極１５Ｃ及び第２ソース電極２７Ｂを共に設けることができる。仮に第１ソース電極及び第１ドレイン電極と第２ソース電極とを、別の金属膜をパターニングして設けた場合に比べると、金属膜を成膜し、パターニングする回数を削減することができる。
【0068】
以上説明したように本実施形態の液晶パネル（表示装置）１１は、第１半導体膜からなる第１半導体部１５Ｄと、第１半導体膜の上層側に配される第１絶縁膜３０と、第１絶縁膜３０の上層側に配される第２金属膜（第１導電膜）からなり、第１半導体部１５Ｄの一部と重畳して配される第１ゲート電極（第１電極）１５Ａと、第２金属膜のうち、第１ゲート電極１５Ａとは別の部分からなる第２ゲート電極（第２電極）２７Ａと、第２金属膜の上層側に配される第２絶縁膜３１と、第２絶縁膜３１の上層側に配される第２半導体膜３２からなり、一部が第２ゲート電極２７Ａと重畳して配される第２半導体部２７Ｄと、第２半導体膜３２よりも上層側に配される第３絶縁膜３４と、第３絶縁膜３４の上層側に配される第４金属膜（第２導電膜）３５からなり、第１半導体部１５Ｄと重畳して第１ゲート電極１５Ａとは非重畳となる位置に配される第１ソース電極１５Ｂ及び第１ドレイン電極１５Ｃ（第３電極）と、第４金属膜３５のうち、第１ソース電極１５Ｂ及び第１ドレイン電極１５Ｃとは別の部分からなり、第２半導体部２７Ｄの一部と重畳して配される第２ソース電極（第４電極）２７Ｂと、を備え、第２絶縁膜３１は、少なくとも第２半導体部２７Ｄと重畳して配され、第１半導体部１５Ｄと重畳する範囲には非形成とされ、第１絶縁膜３０及び第３絶縁膜３４のうち、第１半導体部１５Ｄ、第１ソース電極１５Ｂ及び第１ドレイン電極１５Ｃと重畳する位置には、第１ソース電極１５Ｂ及び第１ドレイン電極１５Ｃを第１半導体部１５Ｄに接続する第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられ、第３絶縁膜３４のうち、第２半導体部２７Ｄ及び第２ソース電極２７Ｂと重畳する位置には、第２ソース電極２７Ｂを第２半導体部２７Ｄに接続する第２コンタクトホール２７ＣＨ１が設けられる。
【0069】
第１ゲート電極１５Ａと第１半導体部１５Ｄとの間には、第１絶縁膜３０が介在することで、第１ゲート電極１５Ａに印加される電圧によって第１半導体部１５Ｄにチャネル領域を生じさせることができる。第２ゲート電極２７Ａと第２半導体部２７Ｄとの間には、第２絶縁膜３１が介在することで、第２ゲート電極２７Ａに印加される電圧によって第２半導体部２７Ｄにチャネル領域を生じさせることができる。
【0070】
第１ゲート電極１５Ａ及び第２ゲート電極２７Ａがいずれも第２金属膜からなるので、仮に第１ゲート電極と第２ゲート電極とを別の導電膜により構成した場合に比べると、導電膜の層数を削減することができる。第１ソース電極１５Ｂ、第１ドレイン電極１５Ｃ及び第２ソース電極２７Ｂがいずれも第４金属膜３５からなるので、仮に第１ソース電極及び第１ドレイン電極と第２ソース電極とを別の導電膜により構成した場合に比べると、導電膜の層数を削減することができる。その上、第４金属膜３５を成膜する前において、第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１を同じ工程で第３絶縁膜３４等に設けることが可能とされる。これにより、タクトの短縮化を図ることができる。
【0071】
第２絶縁膜３１は、少なくとも第２半導体部２７Ｄと重畳して配され、第１半導体部１５Ｄと重畳する範囲には非形成とされるので、第１コンタクトホール１５ＣＨ１，１５ＣＨ２は、第２絶縁膜３１には設けられず、少なくとも第１絶縁膜３０及び第３絶縁膜３４の２層に設けられている。仮に第２絶縁膜が第１半導体部１５Ｄと重畳する範囲にも存在する場合、第１コンタクトホールが少なくとも第１絶縁膜３０、第２絶縁膜３１及び第３絶縁膜３４の３層にわたって設けられる。このように、第２絶縁膜３１が第１半導体部１５Ｄと重畳する範囲に非形成とされることで、第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられる絶縁膜３０，３３，３４の層数を減らすことができる。従って、第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられる絶縁膜３０，３３，３４の層数と、第２コンタクトホール２７ＣＨ１が設けられる絶縁膜３３，３４の層数と、の差が小さくなる。これにより、第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１を同じ工程で設ける際に、第２コンタクトホール２７ＣＨ１を通して第２半導体部２７Ｄがオーバーエッチングされる事態が生じ難くなる。
【0072】
また、第２半導体膜３２の上層側で第３絶縁膜３４よりも下層側に配される第４絶縁膜３３と、第４絶縁膜３３の上層側で第３絶縁膜３４の下層側に配される第３金属膜（第３導電膜）からなり、第２半導体部２７Ｄの一部と重畳して配される第３ゲート電極（第５電極）２７Ｅと、を備え、第３ゲート電極２７Ｅは、第２ゲート電極２７Ａに接続されている。第３ゲート電極２７Ｅと第２半導体部２７Ｄとの間には、第４絶縁膜３３が介在することで、第３ゲート電極２７Ｅに印加される電圧によって第２半導体部２７Ｄにチャネル領域を生じさせることができる。第２半導体部２７Ｄには、電圧が印加された第２ゲート電極２７Ａ及び第３ゲート電極２７Ｅの双方から電界が作用するので、第２半導体部２７Ｄに安定的にチャネル領域を生じさせることができる。
【0073】
また、第４絶縁膜３３は、少なくとも第１半導体部１５Ｄ及び第２半導体部２７Ｄとそれぞれ重畳して配され、第４絶縁膜３３には、第１コンタクトホール１５ＣＨ１，１５ＣＨ２の一部と、第２コンタクトホール２７ＣＨ１の一部と、が設けられる。第４絶縁膜３３のうち、第１半導体部１５Ｄと重畳する部分によって第１ゲート電極１５Ａを覆うことができる。第１コンタクトホール１５ＣＨ１，１５ＣＨ２は、第１絶縁膜３０、第３絶縁膜３４及び第４絶縁膜３３の３層に設けられる。第２コンタクトホール２７ＣＨ１は、第３絶縁膜３４及び第４絶縁膜３３の２層に設けられる。
【0074】
また、画素電極２８と、画素電極２８が配されて画像が表示される表示領域ＡＡと、表示領域ＡＡに配されて画素電極２８に接続される第２ドレイン電極（第６電極）２７Ｃと、表示領域ＡＡに配されるゲート配線（第１配線）２５と、表示領域ＡＡに配されるソース配線（第２配線）２６と、ゲート配線２５及びソース配線２６の少なくとも一方に信号を供給する回路部１４と、を備え、第１半導体膜は、ポリシリコン半導体材料からなり、第２半導体膜３２は、酸化物半導体材料からなり、第１半導体部１５Ｄ、第１ゲート電極１５Ａ、第１ソース電極１５Ｂ及び第１ドレイン電極１５Ｃは、回路部１４に配され、第２半導体部２７Ｄ、第２ゲート電極２７Ａ及び第２ソース電極２７Ｂは、表示領域ＡＡに配され、第２ゲート電極２７Ａは、ゲート配線２５に接続され、第２ソース電極２７Ｂは、ソース配線２６に接続され、第２ドレイン電極２７Ｃは、第２半導体部２７Ｄに接続される。ゲート配線２５及びソース配線２６の少なくとも一方には、回路部１４からの信号が供給される。ゲート配線２５からの信号が第２ゲート電極２７Ａに供給されると、第２半導体部２７Ｄにチャネル領域が生じるので、ソース配線２６からの信号が第２ソース電極２７Ｂから第３ゲート電極２７Ｅへと供給され、画素電極２８がソース配線２６からの信号に基づく電位に充電される。第１半導体膜のポリシリコン半導体材料は、酸化物半導体材料よりも移動度が高い特性を有する。これにより、第１ＴＦＴ１５（第１半導体部１５Ｄ）の平面サイズが縮小できるので、表示装置の非表示領域ＮＡＡの縮小（狭額縁化）と第１ＴＦＴ１５の小型化による低消費電力化を図ることができる。回路部１４に配される第１半導体部１５Ｄのスイッチング速度を高速化することができるので、表示領域ＡＡの画素電極２８により表示される画像にフリッカや残像等の表示不良が生じ難くなる。第２半導体膜３２は、バックライト装置１２からの光が照査されても、オフ電圧印加（オフ状態）での抵抗値が高い特性を有する酸化物半導体材料からなる。これにより、ポリシリコン半導体材料を用いたときよりも、第２半導体部２７Ｄの下層側に配置する第２遮光部４０の面積を縮小することができるので、表示領域ＡＡの開口率（バックライト光）透過率を向上させ、液晶表示装置１０の低消費電力化を図ることができる。
【0075】
本実施形態の液晶パネル１１の製造方法は、第１半導体膜を成膜し、第１半導体膜をパターニングして第１半導体部１５Ｄを設け、第１半導体膜の上層側に第１絶縁膜３０を成膜し、第１絶縁膜３０の上層側に第２金属膜を成膜し、第２金属膜をパターニングして第１半導体部１５Ｄの一部と重畳して配される第１ゲート電極１５Ａと、第２ゲート電極２７Ａと、を設け、第２金属膜の上層側に第２絶縁膜３１を成膜し、第２絶縁膜３１の上層側に第２半導体膜３２を成膜し、第２半導体膜３２をパターニングして一部が第２ゲート電極２７Ａと重畳して配される第２半導体部２７Ｄを設け、第２絶縁膜３１をパターニングして、少なくとも第２半導体部２７Ｄと重畳させ、第１半導体部１５Ｄと重畳する範囲には非形成とし、第２半導体膜３２よりも上層側に第３絶縁膜３４を成膜し、第３絶縁膜３４をパターニングして、第１半導体部１５Ｄの一部と重畳して第１ゲート電極１５Ａとは非重畳となる位置に第１コンタクトホール１５ＣＨ１，１５ＣＨ２の一部を設け、第２半導体部２７Ｄの一部と重畳する位置に第２コンタクトホール２７ＣＨ１を設け、第３絶縁膜３４に続いて第１絶縁膜３０をパターニングして、第１半導体部１５Ｄの一部と重畳して第１ゲート電極１５Ａとは非重畳となる位置に第１コンタクトホール１５ＣＨ１，１５ＣＨ２の一部を設け、第３絶縁膜３４の上層側に第４金属膜３５を成膜し、第４金属膜３５をパターニングして、第１コンタクトホール１５ＣＨ１，１５ＣＨ２と重畳して配されて第１コンタクトホール１５ＣＨ１，１５ＣＨ２を通して第１半導体部１５Ｄに接続される第１ソース電極１５Ｂ及び第１ドレイン電極１５Ｃと、第２コンタクトホール２７ＣＨ１と重畳して配されて第２コンタクトホール２７ＣＨ１を通して第２半導体部２７Ｄに接続される第２ソース電極２７Ｂと、を設ける。
【0076】
第２金属膜をパターニングすることで、第１ゲート電極１５Ａ及び第２ゲート電極２７Ａを共に設けることができる。第１ゲート電極と第２ゲート電極とを、別の導電膜をパターニングして設けた場合に比べると、導電膜を成膜し、パターニングする回数を削減することができる。第４金属膜３５をパターニングすることで、第１ソース電極１５Ｂ、第１ドレイン電極１５Ｃ及び第２ソース電極２７Ｂを共に設けることができる。仮に第１ソース電極及び第１ドレイン電極と第２ソース電極とを、別の導電膜をパターニングして設けた場合に比べると、導電膜を成膜し、パターニングする回数を削減することができる。その上で、第３絶縁膜３４をパターニングすることで、第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１を共に設けることができる。仮に第１コンタクトホールと第２コンタクトホールとを、別の工程で設けた場合に比べると、絶縁膜をパターニングする回数を削減することができる。しかも、第１絶縁膜３０のパターニングは、第３絶縁膜３４のパターニングに連続して行われる。従って、第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１は、実質的に１つの工程で設けられる。これにより、タクトの短縮化を図ることができる。
【0077】
第１絶縁膜３０及び第３絶縁膜３４をパターニングすることで設けられる第１コンタクトホール１５ＣＨ１，１５ＣＨ２は、第２絶縁膜３１には設けられず、少なくとも第１絶縁膜３０及び第３絶縁膜３４の２層に設けられている。仮に第２絶縁膜が第１半導体部１５Ｄと重畳する範囲にも存在する場合、第１コンタクトホールが少なくとも第１絶縁膜３０、第２絶縁膜３１及び第３絶縁膜３４の３層にわたって設けられる。このように、第２絶縁膜３１が第１半導体部１５Ｄと重畳する範囲に非形成とされることで、第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられる絶縁膜３０，３３，３４の層数を減らすことができる。従って、第１コンタクトホール１５ＣＨ１，１５ＣＨ２が設けられる絶縁膜の層数３０，３３，３４と、第２コンタクトホール２７ＣＨ１が設けられる絶縁膜３３，３４の層数と、の差が小さくなる。これにより、第１コンタクトホール１５ＣＨ１，１５ＣＨ２及び第２コンタクトホール２７ＣＨ１を同じ工程で設ける際に、第２コンタクトホール２７ＣＨ１を通して第２半導体部２７Ｄがオーバーエッチングされる事態が生じ難くなる。
【0078】
また、第２半導体膜３２のパターニングに際しては、第２半導体膜３２の上層側に第１フォトレジスト膜２１Ｒ１を成膜し、第１フォトレジスト膜２１Ｒ１を露光・現像してから、第１フォトレジスト膜２１Ｒ１をマスクとして第２半導体膜３２をエッチングして第２半導体部２７Ｄを設け、第２絶縁膜３１のパターニングに際しては、第１フォトレジスト膜２１Ｒ１をマスクとして第２絶縁膜３１をエッチングする。このように、第１フォトレジスト膜２１Ｒ１をマスクとして用いて第２絶縁膜３１をパターニングすることで、第２半導体部２７Ｄと重畳する範囲に第２絶縁膜３１を設けることができる。第２絶縁膜３１をパターニングするための専用のフォトレジスト膜が不要となるので、その成膜・露光・現像に係る工程が削減される。これにより、タクトのさらなる短縮化を図ることができる。
【0079】
また、第２半導体膜３２のパターニングに際しては、第２半導体膜３２をウェットエッチングし、第２絶縁膜３１のパターニングに際しては、第２絶縁膜３１をドライエッチングする。第２半導体膜３２をウェットエッチングすることでパターニングされた第２半導体部２７Ｄは、形成範囲が第１フォトレジスト膜２１Ｒ１の形成範囲よりも一回り小さくなる。一方、第２絶縁膜３１をドライエッチングしてパターニングすると、第２絶縁膜３１は、形成範囲が第１フォトレジスト膜２１Ｒ１の形成範囲とほぼ同じとなる。従って、第２絶縁膜３１の形成範囲は、第２半導体部２７Ｄの形成範囲よりも一回り大きくなる。これにより、第２半導体部２７Ｄの外縁と第２絶縁膜３１の外縁とが揃わずに階段状になるので、第２絶縁膜３１の上層側に第４絶縁膜（絶縁膜）３３を成膜した場合、その第４絶縁膜３３のカバレッジが良好になる。
【0080】
また、第２絶縁膜３１のパターニングに際しては、第２絶縁膜３１のエッチングレートを、第１絶縁膜３０のエッチングレートよりも高くする。第２絶縁膜３１をエッチングする際に、第１絶縁膜３０がオーバーエッチングされる事態を生じ難くすることができる。
【0081】
＜実施形態２＞
実施形態２を図１４から図１７によって説明する。この実施形態２では、第４絶縁膜１３３の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
実施形態２を図１４から図１７によって説明する。この実施形態２では、第４絶縁膜１３３の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
【0082】
本実施形態に係る第４絶縁膜１３３は、図１４に示すように、第３ゲート電極１２７Ｅの全域と重畳し、第２半導体部１２７Ｄの一部と重畳して配される。詳しくは、第４絶縁膜１３３は、第３ゲート電極１２７Ｅよりも一回り大きい島状をなしており、第３ゲート電極１２７Ｅの全域に対して重畳配置されている。第４絶縁膜１３３は、第２半導体部１２７Ｄのうち中央側部分に対して重畳配置され、両端側部分とは非重畳の関係とされる。また、第４絶縁膜１３３は、第２ゲート電極１２７Ａよりも一回り大きく、第２ゲート電極１２７Ａの全域に対しても重畳配置されている。このような形成範囲とされる第４絶縁膜１３３には、第１コンタクトホール１１５ＣＨ１，１１５ＣＨ２、第２コンタクトホール１２７ＣＨ１及び第３コンタクトホール１２７ＣＨ２がいずれも非形成とされる。
【0083】
なお、本実施形態では、第２絶縁膜１３１の形成範囲が第２半導体部１２７Ｄの形成範囲とほぼ一致しており、第２絶縁膜１３１の外縁と、第２半導体部１２７Ｄの外縁と、がほぼ揃う配置となっている。本実施形態では、第２半導体部１２７Ｄの上層側に積層される第４絶縁膜１３３は、第２半導体部１２７Ｄよりも狭い形成範囲に限って設けられるため、第２絶縁膜１３１の外縁と、第２半導体部１２７Ｄの外縁と、がほぼ揃う配置であっても第４絶縁膜１３３のカバレッジに悪影響を及ぼすことが避けられている。
【0084】
第４絶縁膜１３３を上記のような形成範囲に設けるには、アレイ基板１２１の製造に際して第４絶縁膜１３３をパターニングする必要がある。本実施形態では、第４絶縁膜１３３のパターニングを、第３金属膜をパターニングする第８工程にて行うようにしている。以下、第８工程について図１５から図１７を参照しつつ詳しく説明する。
【0085】
第７工程が行われて第４絶縁膜１３３が成膜された後に、第８工程が行われると、第４絶縁膜１３３の上層側に第３金属膜（第３導電膜）４１及び第３フォトレジスト膜（第２フォトレジスト膜）２１Ｒ３が続けてベタ状に成膜される。その後、露光装置と、所定のパターンを有するフォトマスクと、を用いて第３フォトレジスト膜２１Ｒ３が露光される。露光された第３フォトレジスト膜２１Ｒ３を現像すると、図１５に示すよう、第３フォトレジスト膜２１Ｒ３がパターニングされる。パターニングされた第３フォトレジスト膜２１Ｒ３は、表示領域ＡＡにおいて各第２ゲート電極１２７Ａ付近に島状の範囲に残存する。第３フォトレジスト膜２１Ｒ３は、非表示領域ＮＡＡには残存しない。
【0086】
第８工程では、現像された第３フォトレジスト膜２１Ｒ３を介して第３金属膜４１がドライエッチングされる（第３エッチング工程）。すると、第３金属膜４１のうち、第３フォトレジスト膜２１Ｒ３により被覆されずに露出した部分が選択的に除去され、第３フォトレジスト膜２１Ｒ３により被覆されて露出しない部分が選択的に残存する。その結果、図１６に示すように、第３金属膜４１の残存部分により第３ゲート電極１２７Ｅが形成される。
【0087】
続いて、第８工程では、第３フォトレジスト膜２１Ｒ３を介して第４絶縁膜１３３がドライエッチングされる（第４エッチング工程）。すると、第４絶縁膜１３３のうち、第３フォトレジスト膜２１Ｒ３により被覆されずに露出した部分が選択的に除去され、第３フォトレジスト膜２１Ｒ３により被覆されて露出しない部分が選択的に残存する。本実施形態では、第４絶縁膜１３３は、ドライエッチングされるので、第３フォトレジスト膜２１Ｒ３により被覆された部分（第３フォトレジスト膜２１Ｒ３と重畳する部分）のほぼ全てが残存する。つまり、ドライエッチングされた第４絶縁膜１３３の形成範囲は、第３フォトレジスト膜２１Ｒ３の形成範囲とほぼ一致する。その後、第３フォトレジスト膜２１Ｒ３は、アッシングされ、除去される。
【0088】
このように、第８工程では、第３フォトレジスト膜２１Ｒ３をマスクとして用いて第４絶縁膜１３３をパターニングすることで、第３ゲート電極１２７Ｅと重畳する範囲に第４絶縁膜１３３を設けることができる。第４絶縁膜１３３をパターニングするための専用のフォトレジスト膜等が不要となるので、その成膜・露光・現像に係る工程が削減される。これにより、タクトのさらなる短縮化を図ることができる。しかも、第３フォトレジスト膜２１Ｒ３をマスクとし、第３金属膜４１をウェットエッチングしてから第４絶縁膜１３３をドライエッチングするから、第３フォトレジスト膜２１Ｒ３の形成範囲よりも一回り小さい第３ゲート電極１２７Ｅと、第３フォトレジスト膜２１Ｒ３の形成範囲とほぼ同じ第４絶縁膜１３３と、を形成することができる。なお、第６工程では、第２半導体膜３２及び第２絶縁膜１３１を共にドライエッチングにてパターニングすることができるので、ウェットエッチングへの切り替えが不要となり、タクトのさらなる短縮化を図ることができる。
【0089】
以上のように、第８工程を経てパターニングされた第４絶縁膜１３３の形成範囲は、図１７に示すように、少なくとも第２半導体部１２７Ｄの形成範囲に限定される。つまり、第２半導体部１２７Ｄの形成範囲外（第２半導体部１２７Ｄとは非重畳とされる範囲）には、第２絶縁膜１３１の上層側に第４絶縁膜１３３が存在することがない。従って、仮に第２半導体部１２７Ｄ形成範囲外に第２絶縁膜１３１の残渣が存在する場合でも、第８工程にて第４絶縁膜１３３をドライエッチングする際に第２絶縁膜１３１の残渣を除去することができる。
【0090】
第８工程を経てパターニングされた第４絶縁膜１３３は、第３ゲート電極１２７Ｅと、第２半導体部１２７Ｄの中央側部分と、に重畳して配されるものの、第１半導体部１１５Ｄの全域と、第２半導体部１２７Ｄの両端側部分と、には非重畳の配置とされる。従って、その後の第９工程にて第３絶縁膜１３４をパターニングすると、図１４に示すように、第１コンタクトホール１１５ＣＨ１，１１５ＣＨ２は、第１絶縁膜１３０及び第３絶縁膜１３４の２層に設けられ、第２コンタクトホール１２７ＣＨ１は、第３絶縁膜１３４の１層に設けられる。つまり、第４絶縁膜１３３にコンタクトホール１１５ＣＨ１，１１５ＣＨ２，１２７ＣＨ１が設けられることがない。本実施形態では、第１コンタクトホール１１５ＣＨ１，１１５ＣＨ２が設けられる絶縁膜１３０，１３４の膜厚の合計と、第２コンタクトホール１２７ＣＨ１が設けられる絶縁膜１３４の膜厚の合計と、の差は、上記した実施形態１と同様に、第１絶縁膜１３０の膜厚と一致し、具体的には８０ｎｍ～１２０ｎｍの範囲程度（比較例の１／４程度）で済む。
【0091】
以上説明したように本実施形態によれば、第４絶縁膜１３３は、第３ゲート電極１２７Ｅまたは第２半導体部１２７Ｄと重畳して配される。このようにすれば、第４絶縁膜１３３は、少なくとも第２半導体部１２７Ｄとは非重畳とされる範囲において非形成とされる。従って、仮に少なくとも第２半導体部１２７Ｄとは非重畳とされる範囲に第２絶縁膜１３１の残渣が存在する場合でも、第４絶縁膜１３３をパターニングする際に第２絶縁膜１３１の残渣を除去することができる。
【0092】
また、第４絶縁膜１３３は、第３ゲート電極１２７Ｅと重畳して配される。製造に際し、第３ゲート電極１２７Ｅを構成する第３金属膜（第３導電膜）４１と第４絶縁膜１３３とを連続的にパターニングすることができる。第１コンタクトホール１１５ＣＨ１，１１５ＣＨ２は、第１絶縁膜１３０及び第３絶縁膜１３４の２層に設けられる。第２コンタクトホール１２７ＣＨ１は、第３絶縁膜１３４の１層に設けられる。
【0093】
また、液晶パネル１１の製造方法において、第３絶縁膜１３４を成膜する前に、第２半導体膜３２の上層側に第４絶縁膜１３３を成膜するとともに、第４絶縁膜１３３の上層側に第３金属膜４１を成膜し、第３金属膜４１をパターニングして第２半導体部１２７Ｄの一部と重畳して配される第３ゲート電極１２７Ｅを設けており、第３金属膜４１のパターニングに際しては、第３金属膜４１の上層側に第３フォトレジスト膜（第２フォトレジスト膜）２１Ｒ３を成膜し、第３フォトレジスト膜２１Ｒ３を露光・現像してから、第３フォトレジスト膜２１Ｒ３をマスクとして第３金属膜４１をエッチングして第３ゲート電極１２７Ｅを設け、第４絶縁膜１３３のパターニングに際しては、第３フォトレジスト膜２１Ｒ３をマスクとして第４絶縁膜１３３をエッチングする。このように、第３フォトレジスト膜２１Ｒ３をマスクとして用いて第４絶縁膜１３３をパターニングすることで、第３ゲート電極１２７Ｅと重畳する範囲に第４絶縁膜１３３を設けることができる。第４絶縁膜１３３をパターニングするための専用のフォトレジスト膜が不要となるので、その成膜・露光・現像に係る工程が削減される。これにより、タクトのさらなる短縮化を図ることができる。しかも、仮に少なくとも第２半導体部１２７Ｄとは非重畳とされる範囲に第２絶縁膜１３１の残渣が存在する場合であっても、第４絶縁膜１３３をパターニングする際に第２絶縁膜１３１の残渣を除去することができる。
【0094】
＜実施形態３＞
実施形態３を図１８から図２２によって説明する。この実施形態３では、上記した実施形態１から第４絶縁膜２３３の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
実施形態３を図１８から図２２によって説明する。この実施形態３では、上記した実施形態１から第４絶縁膜２３３の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
【0095】
本実施形態に係る第４絶縁膜２３３は、図１８に示すように、第２半導体部２２７Ｄの全域と重畳して配される。詳しくは、第４絶縁膜２３３は、第２半導体部２２７Ｄの中央側部分に加えて両端側部分をも覆って設けられている。第４絶縁膜２３３の形成範囲は、第２半導体部２２７Ｄの形成範囲よりも僅かに広くなっている。第４絶縁膜２３３の形成範囲は、第２半導体膜２３２の下層側にある第２絶縁膜２３１の形成範囲とほぼ一致しており、第４絶縁膜２３３の外縁と、第２絶縁膜２３１の外縁と、がほぼ揃う配置となっている。
【0096】
このような形成範囲とされる第４絶縁膜２３３には、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２が共に非形成とされるものの、第２コンタクトホール２２７ＣＨ１及び第３コンタクトホール２２７ＣＨ２の一部ずつが設けられている。本実施形態では、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２は、第１絶縁膜２３０及び第３絶縁膜２３４の２層に設けられるのに対し、第２コンタクトホール２２７ＣＨ１は、第３絶縁膜２３４及び第４絶縁膜２３３の２層に設けられている。このように、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２が設けられる絶縁膜２３０，２３４の層数と、第２コンタクトホール２２７ＣＨ１が設けられる絶縁膜２３３，２３４の層数と、の差が０となる。本実施形態では、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２が設けられる絶縁膜２３０，２３４の膜厚の合計と、第２コンタクトホール２２７ＣＨ１が設けられる絶縁膜２３３，２３４の膜厚の合計と、の差は、第１絶縁膜２３０の膜厚と第４絶縁膜２３３の膜厚との差と一致し、具体的には０ｎｍ～４０ｎｍの範囲程度（比較例の１／１０以下程度）で済む。これにより、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２及び第２コンタクトホール２２７ＣＨ１を同じ工程（第９工程）で設ける際に、第２コンタクトホール２２７ＣＨ１を通してストップ膜である第２半導体部２２７Ｄがオーバーエッチングされる事態がより生じ難くなる。
【0097】
第４絶縁膜２３３を上記のような形成範囲に設けるには、アレイ基板２２１の製造に際して第４絶縁膜２３３をパターニングする必要がある。本実施形態では、第４絶縁膜２３３のパターニングを、第３金属膜をパターニングする第８工程の後の第１７工程で行うようにしている。第１７工程は、第８工程の後で第９工程の前に行われる。第１７工程で用いられる第２フォトマスク２１Ｐ２は、第２半導体膜２３２のパターニングを行う第６工程で用いられる第１フォトマスク２１Ｐ１と深い関係があることから、先に第６工程について図１９を用いて説明してから、第１７工程について図２０から図２２を用いて説明する。
【0098】
第６工程では、図１９に示すように、第１金属膜の上層側に第２絶縁膜２３１、第２半導体膜２３２及び第１フォトレジスト膜２２１Ｒ１が続けてベタ状に成膜される。その後、露光装置と、第１フォトマスク２１Ｐ１と、を用いて第１フォトレジスト膜２２１Ｒ１が露光される。第６工程で用いられる第１フォトレジスト膜２２１Ｒ１は、ポジ型の感光性レジスト材料からなる。ここで、第１フォトマスク２１Ｐ１について説明する。第１フォトマスク２１Ｐ１は、十分に高い透光性を有する透明な第１基材２１Ｐ１Ａと、第１基材２１Ｐ１Ａの主面に形成される第１遮光膜２１Ｐ１Ｂと、を備える。第１遮光膜２１Ｐ１Ｂは、露光装置の光源からの露光光を遮光し、部分的な第１開口２１Ｐ１Ｃを有する。第１フォトマスク２１Ｐ１は、第１遮光膜２１Ｐ１Ｂの形成範囲が光を遮る遮光領域とされ、第１開口２１Ｐ１Ｃの形成範囲（第１遮光膜２１Ｐ１Ｂの非形成範囲）が光を透過する透過領域とされている。第１遮光膜２１Ｐ１Ｂは、表示領域ＡＡにおいて各第２ゲート電極２２７Ａ及び各第２遮光部２４０と重畳する範囲を含んだ島状の範囲にそれぞれ設けられている。
【0099】
第６工程において、露光装置の光源から発せられた露光光が、上記のような構成の第１フォトマスク２１Ｐ１を介して第１フォトレジスト膜２２１Ｒ１に対して照射されると、第１フォトレジスト膜２２１Ｒ１は、第１遮光膜２１Ｐ１Ｂと重畳する範囲が非露光とされ、第１開口２１Ｐ１Ｃと重畳する範囲が選択的に露光される。露光に続いて現像が行われると、ポジ型の第１フォトレジスト膜２２１Ｒ１のうちの露光部分は、現像液によって溶解される速度、つまり溶解速度が早いので除去される。一方、非露光部分については溶解速度が遅くなっていて残存することになる。以上により、第１フォトマスク２１Ｐ１を用いた第１フォトレジスト膜２２１Ｒ１のパターニングがなされる（図８を参照）。その後、実施形態１と同様に、第１フォトレジスト膜２２１Ｒ１を介して第２絶縁膜２３１及び第２半導体膜２３２がそれぞれエッチングされる。
【0100】
第８工程では、第３金属膜がパターニングされて第３ゲート電極２２７Ｅが設けられる。その後に、第１７工程が行われる。第１７工程では、第３金属膜の上層側に第４フォトレジスト膜（第３フォトレジスト膜）２１Ｒ４がベタ状に成膜される。その後、露光装置と、第２フォトマスク２１Ｐ２と、を用いて第４フォトレジスト膜２１Ｒ４が露光される。第１７工程で用いられる第４フォトレジスト膜２１Ｒ４は、ポジ型の感光性レジスト材料からなる。ここで、第２フォトマスク２１Ｐ２について説明する。第２フォトマスク２１Ｐ２は、十分に高い透光性を有する透明な第２基材２１Ｐ２Ａと、第２基材２１Ｐ２Ａの主面に形成される第２遮光膜２１Ｐ２Ｂと、を備える。第２遮光膜２１Ｐ２Ｂは、露光装置の光源からの露光光を遮光し、部分的な第２開口２１Ｐ２Ｃを有する。第２フォトマスク２１Ｐ２は、第２遮光膜２１Ｐ２Ｂの形成範囲が光を遮る遮光領域とされ、第２開口２１Ｐ２Ｃの形成範囲（第２遮光膜２１Ｐ２Ｂの非形成範囲）が光を透過する透過領域とされている。第２遮光膜２１Ｐ２Ｂは、表示領域ＡＡにおいて各第２ゲート電極２２７Ａ及び各第２遮光部２４０と重畳する範囲を含んだ島状の範囲にそれぞれ設けられている。第２遮光膜２１Ｐ２Ｂは、非表示領域ＮＡＡには存在しない。このように、第１７工程で用いられる第２フォトマスク２１Ｐ２は、第６工程で用いられる第１フォトマスク２１Ｐ１と同一の遮光パターン（透光パターン）を有する。これにより、第１７工程において第４絶縁膜２３３をパターニングするための専用の遮光パターンを有するフォトマスクが不要となっている。
【0101】
第１７工程において、露光装置の光源から発せられた露光光が、上記のような構成の第２フォトマスク２１Ｐ２を介して第４フォトレジスト膜２１Ｒ４に対して照射されると、第４フォトレジスト膜２１Ｒ４は、第２遮光膜２１Ｐ２Ｂと重畳する範囲が非露光とされ、第２開口２１Ｐ２Ｃと重畳する範囲が選択的に露光される。露光に続いて現像が行われると、ポジ型の第４フォトレジスト膜２１Ｒ４のうちの露光部分は、現像液によって溶解される速度、つまり溶解速度が早いので除去される。一方、非露光部分については溶解速度が遅くなっていて残存することになる。以上により、第２フォトマスク２１Ｐ２を用いた第４フォトレジスト膜２１Ｒ４のパターニングがなされる。パターニングされた第４フォトレジスト膜２１Ｒ４は、図２１に示すように、表示領域ＡＡにおいて各第２ゲート電極２２７Ａ付近に島状の範囲に残存する。第４フォトレジスト膜２１Ｒ４は、非表示領域ＮＡＡには残存しない。
【0102】
第１７工程では、第４フォトレジスト膜２１Ｒ４を介して第４絶縁膜２３３がドライエッチングされる。すると、第４絶縁膜２３３のうち、第４フォトレジスト膜２１Ｒ４により被覆されずに露出した部分が選択的に除去され、第４フォトレジスト膜２１Ｒ４により被覆されて露出しない部分が選択的に残存する。本実施形態では、第４絶縁膜２３３は、ドライエッチングされるので、第４フォトレジスト膜２１Ｒ４により被覆された部分（第４フォトレジスト膜２１Ｒ４と重畳する部分）のほぼ全てが残存する。つまり、ドライエッチングされた第４絶縁膜２３３の形成範囲は、第４フォトレジスト膜２１Ｒ４の形成範囲とほぼ一致する。これにより、第４絶縁膜２３３の形成範囲は、第２絶縁膜２３１の形成範囲と一致し、第２半導体膜２３２の形成範囲よりも一回り大きくなる。このようにしてパターニングされた第４絶縁膜２３３は、図２２に示すように、その外縁が、第２絶縁膜２３１の外縁と一致し、第２半導体部２７Ｄの外縁とは揃わずに外側に突き出している。その後、第４フォトレジスト膜２１Ｒ４は、アッシングされ、除去される。
【0103】
このように、第１７工程では、第４フォトレジスト膜２１Ｒ４の露光に用いる第２フォトマスク２１Ｐ２の遮光パターンを、第１フォトレジスト膜２２１Ｒ１の露光に用いる第１フォトマスク２１Ｐ１の遮光パターンと同じとしているから、第２半導体部２２７Ｄと重畳する範囲に第４絶縁膜２３３を設けることができる。このようにして設けられた第４絶縁膜２３３は、第２半導体部２２７Ｄと重畳して配されるので、第１７工程の後で行われる第９工程を経て第４絶縁膜２３３のうち、第２半導体部２２７Ｄと重畳する位置に第２コンタクトホール２２７ＣＨ１の一部が設けられることになる（図１８を参照）。従って、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２が、第１絶縁膜２３０及び第３絶縁膜２３４の２層に設けられ、第２コンタクトホール２２７ＣＨ１が、第４絶縁膜２３３及び第３絶縁膜２３４の２層に設けられる。このように、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２が設けられる絶縁膜２３０，２３４の層数と、第２コンタクトホール２２７ＣＨ１が設けられる絶縁膜２３３，２３４の層数と、の差を無くすことができる。これにより、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２及び第２コンタクトホール２２７ＣＨ１を同じ第９工程で設ける際に、第２コンタクトホール２２７ＣＨ１を通して第２半導体部２２７Ｄがオーバーエッチングされる事態がより生じ難くなる。しかも、仮に少なくとも第２半導体部２２７Ｄとは非重畳とされる範囲に第２絶縁膜２３１の残渣が存在する場合であっても、第１７工程にて第４絶縁膜２３３をドライエッチングする際に第２絶縁膜２３１の残渣を除去することができる。
【0104】
以上説明したように本実施形態によれば、第４絶縁膜２３３は、第２半導体部２２７Ｄと重畳して配され、第４絶縁膜２３３のうち、第２半導体部２２７Ｄと重畳する位置に第２コンタクトホール２２７ＣＨ１の一部が設けられる。第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２は、第１絶縁膜２３０及び第３絶縁膜２３４の２層に設けられる。第２コンタクトホール２２７ＣＨ１は、第３絶縁膜２３４及び第４絶縁膜２３３の２層に設けられる。このように、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２が設けられる絶縁膜２３０，２３４の層数と、第２コンタクトホール２２７ＣＨ１が設けられる絶縁膜２３３，２３４の層数と、の差を無くすことができる。これにより、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２及び第２コンタクトホール２２７ＣＨ１を同じ工程で設ける際に、第２コンタクトホール２２７ＣＨ１を通して第２半導体部２２７Ｄがオーバーエッチングされる事態がより生じ難くなる。
【0105】
また、液晶パネル１１の製造方法において、第３絶縁膜２３４を成膜する前に、第２半導体膜２３２の上層側に第４絶縁膜２３３を成膜するとともに、第４絶縁膜２３３の上層側に第３金属膜を成膜し、第３金属膜をパターニングして第２半導体部２２７Ｄの一部と重畳して配される第３ゲート電極２２７Ｅを設けており、第２半導体膜２３２のパターニングに際しては、第２半導体膜２３２の上層側に第１フォトレジスト膜２２１Ｒ１を成膜し、第１フォトレジスト膜２２１Ｒ１を、第１フォトマスク２１Ｐ１を介して露光してから、第１フォトレジスト膜２２１Ｒ１を現像し、第１フォトレジスト膜２２１Ｒ１をマスクとして第２半導体膜２３２をエッチングして第２半導体部２２７Ｄを設け、第４絶縁膜２３３のパターニングに際しては、第４絶縁膜３３の上層側に第４フォトレジスト膜（第３フォトレジスト膜）２１Ｒ４を成膜し、第４フォトレジスト膜２１Ｒ４を、第１フォトマスク２１Ｐ１と同じパターンを有する第２フォトマスク２１Ｐ２を介して露光してから、第４フォトレジスト膜２１Ｒ４を現像し、第４フォトレジスト膜２１Ｒ４をマスクとして第４絶縁膜２３３をエッチングする。このように、第４フォトレジスト膜２１Ｒ４の露光に用いる第２フォトマスク２１Ｐ２のパターンを、第１フォトレジスト膜２２１Ｒ１の露光に用いる第１フォトマスク２１Ｐ１のパターンと同じとしているから、第２半導体部２２７Ｄと重畳する範囲に第４絶縁膜２３３を設けることができる。第４絶縁膜２３３をパターニングするための専用のパターンのフォトマスクを不要とすることができる。このようにして設けられた第４絶縁膜２３３は、第２半導体部２２７Ｄと重畳して配されるので、第４絶縁膜２３３のうち、第２半導体部２２７Ｄと重畳する位置に第２コンタクトホール２２７ＣＨ１の一部が設けられることになる。従って、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２が、第１絶縁膜２３０及び第３絶縁膜２３４の２層に設けられ、第２コンタクトホール２２７ＣＨ１が、第４絶縁膜２３３及び第３絶縁膜２３４の２層に設けられる。このように、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２が設けられる絶縁膜２３０，２３４の層数と、第２コンタクトホール２２７ＣＨ１が設けられる絶縁膜２３３，２３４の層数と、の差を無くすことができる。これにより、第１コンタクトホール２１５ＣＨ１，２１５ＣＨ２及び第２コンタクトホール２２７ＣＨ１を同じ工程で設ける際に、第２コンタクトホール２２７ＣＨ１を通して第２半導体部２２７Ｄがオーバーエッチングされる事態がより生じ難くなる。しかも、仮に少なくとも第２半導体部２２７Ｄとは非重畳とされる範囲に第２絶縁膜２３１の残渣が存在する場合であっても、第４絶縁膜２３３をパターニングする際に第２絶縁膜２３１の残渣を除去することができる。
【0106】
＜実施形態４＞
実施形態４を図２３または図２４によって説明する。この実施形態４では、上記した実施形態１から第２絶縁膜３３１の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
実施形態４を図２３または図２４によって説明する。この実施形態４では、上記した実施形態１から第２絶縁膜３３１の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
【0107】
本実施形態に係る第２絶縁膜３３１は、図２３に示すように、互いに異なる材料からなる下層膜３３１Ａと上層膜３３１Ｂとの２層の積層構造とされる。下層膜３３１Ａは、第１金属膜の上層側に配されている。下層膜３３１Ａは、無機材料からなり、例えばＳｉＮからなる。下層膜３３１Ａの膜厚は、例えば２００ｎｍ程度とされる。上層膜３３１Ｂは、下層膜３３１Ａの上層側で第２半導体膜３２の下層側に配されている。上層膜３３１Ｂは、無機材料からなり、例えばＳｉＯからなる。上層膜３３１Ｂの膜厚は、例えば１００ｎｍ程度とされる。
【0108】
第６工程では、第１金属膜の上層側に下層膜３３１Ａ、上層膜３３１Ｂ、第２半導体膜３２、第１フォトレジスト膜３２１Ｒ１の順で連続的に成膜される。その後、実施形態１と同様にして第１フォトレジスト膜３２１Ｒ１を露光・現像すると、第１フォトレジスト膜３２１Ｒ１がパターニングされる。パターニングされた第１フォトレジスト膜３２１Ｒ１を介して第２半導体膜３２をウェットエッチングしてから、下層膜３３１Ａ及び上層膜３３１Ｂからなる第２絶縁膜３３１をドライエッチングする。これにより、図２４に示すように、第２半導体膜３２及び第２絶縁膜３３１がそれぞれパターニングされる。本実施形態では、第１絶縁膜３３０がＳｉＯからなり、第２絶縁膜３３１が下層側から２００ｎｍの膜厚のＳｉＮからなる下層膜３３１Ａと、１００ｎｍの膜厚のＳｉＯからなる上層膜３３１Ｂと、を順次積層した膜とされる。このような構成では、第１絶縁膜３３０と第２絶縁膜３３１の下層膜３３１Ａとの界面では異なる材料の膜が接する。このため、第２絶縁膜３３１の下層膜３３１Ａをドライエッチングする際の下層膜３３１Ａの選択比を１よりも大きくすることが容易となり、第１絶縁膜３３０のオーバーエッチングを大幅に低減することができる。この時にドライエッチングには、四フッ化炭素（ＣＦ４）、六フッ化硫黄（ＳＦ６）、塩素、酸素、アルゴンガスなどを用いて、適切な選択比が得られるドライエッチング条件を用いる。
【0109】
＜実施形態５＞
実施形態５を図２５または図２６によって説明する。この実施形態５では、上記した実施形態４から第２絶縁膜４３１の構成を変更した場合を示す。なお、上記した実施形態４と同様の構造、作用及び効果について重複する説明は省略する。
実施形態５を図２５または図２６によって説明する。この実施形態５では、上記した実施形態４から第２絶縁膜４３１の構成を変更した場合を示す。なお、上記した実施形態４と同様の構造、作用及び効果について重複する説明は省略する。
【0110】
本実施形態に係る第２絶縁膜４３１は、図２５に示すように、上層膜４３１Ｂが、第１上層膜４３１Ｂ１と第２上層膜４３１Ｂ２とを含んでいる。つまり、第２絶縁膜４３１は、下層膜４３１Ａと第１上層膜４３１Ｂ１と第２上層膜４３１Ｂ２との３層の積層構造とされる。第１上層膜４３１Ｂ１は、下層膜４３１Ａの上層側で第２上層膜４３１Ｂ２の下層側に配されている。つまり、第１上層膜４３１Ｂ１は、第２絶縁膜４３１の中で中間に位置している。第１上層膜４３１Ｂ１は、無機材料からなり、例えばＳｉＮからなる。第２上層膜４３１Ｂ２は、第１上層膜４３１Ｂ１の上層側に配されている。つまり、第２上層膜４３１Ｂ２は、第２絶縁膜４３１の中で最上層に位置している。第２上層膜４３１Ｂ２は、無機材料からなり、例えばＳｉＯからなる。
【0111】
そして、本実施形態では、下層膜４３１Ａは、第１絶縁膜４３０と同じ無機材料（材料）からなり、例えばＳｉＯからなる。第２絶縁膜４３１の中で最下層に位置する下層膜４３１Ａは、第２絶縁膜４３１のうち、第２金属膜からなる第１ゲート電極４１５Ａ及び第２ゲート電極４２７Ａとは非重畳となる部分において、第１絶縁膜４３０に接している。ここで、第６工程において第２絶縁膜４３１がパターニングされる際に、エッチング深さが第１絶縁膜４３０にまで達せず、下層膜４３１Ａのうちのエッチングされるべき部分が残存する可能性がある。その場合でも、下層膜４３１Ａの残渣が第１絶縁膜４３０と同じ材料であり、屈折率等の光学特性の差が小さいため、下層膜４３１Ａの残渣に起因して光学的な不具合が生じ難くなる。これにより、表示不良（表示ムラ）が生じ難くなる。また、下層膜４３１Ａは、第２上層膜４３１Ｂ２とも同じ無機材料からなる。
【0112】
第６工程では、第１金属膜の上層側に下層膜４３１Ａ、第１上層膜４３１Ｂ１、第２上層膜４３１Ｂ２、第２半導体膜３２、第１フォトレジスト膜４２１Ｒ１の順で連続的に成膜される。その後、実施形態１と同様にして第１フォトレジスト膜４２１Ｒ１を露光・現像すると、第１フォトレジスト膜４２１Ｒ１がパターニングされる。パターニングされた第１フォトレジスト膜４２１Ｒ１を介して第２半導体膜３２をウェットエッチングしてから、下層膜４３１Ａ、第１上層膜４３１Ｂ１及び第２上層膜４３１Ｂ２からなる第２絶縁膜４３１をドライエッチングする。これにより、図２６に示すように、第２半導体膜３２及び第２絶縁膜４３１がそれぞれパターニングされる。第２絶縁膜４３１をドライエッチングする際に第２絶縁膜４３１が全て除去されず、第１絶縁膜４３０上に下層膜４３１Ａが僅かに残存する場合がある。その場合でも、第１絶縁膜４３０上に残存した下層膜４３１Ａの残渣は、第１絶縁膜４３０と同じ材料であるから、下層膜４３１Ａの残渣と第１絶縁膜４３０との界面において光が屈折される事態を避けることができる。これにより、表示不良が生じ難くなる。
【0113】
以上説明したように本実施形態によれば、第２絶縁膜４３１を成膜するに際しては、第２金属膜の上層側に第１絶縁膜４３０と同じ材料の下層膜４３１Ａを成膜し、下層膜４３１Ａの上層側に上層膜４３１Ｂを成膜することで、積層構造の第２絶縁膜４３１を設ける。このようにして設けられた第２絶縁膜４３１のうち、第２金属膜（第１ゲート電極４１５Ａ及び第２ゲート電極４２７Ａ）とは非重畳となる部分は、下層膜４３１Ａが第１絶縁膜４３０に接する関係となる。第２絶縁膜４３１がパターニングされる際に、エッチング深さが第１絶縁膜４３０にまで達せず、下層膜４３１Ａのうちのエッチングされるべき部分が残存する可能性がある。その場合でも、下層膜４３１Ａの残渣が第１絶縁膜４３０と同じ材料であり、屈折率等の光学特性の差が小さいため、下層膜４３１Ａの残渣に起因して光学的な不具合が生じ難くなる。これにより、表示不良が生じ難くなる。
【0114】
＜実施形態６＞
実施形態６を図２７によって説明する。この実施形態６では、上記した実施形態１から第２ＴＦＴ５２７の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
実施形態６を図２７によって説明する。この実施形態６では、上記した実施形態１から第２ＴＦＴ５２７の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
【0115】
本実施形態に係る第２ＴＦＴ５２７は、図２７に示すように、第２半導体部５２７Ｄに対して第２絶縁膜５３１を介して下層側に重畳配置される第２ゲート電極５２７Ａを有するボトムゲート構造とされる。つまり、本実施形態では、第２ＴＦＴ５２７が第３ゲート電極２７Ｅ（図６を参照）を有さない点で実施形態１とは異なる。この変更に伴い、本実施形態に係るアレイ基板５２１は、実施形態１に記載した第３金属膜及び第４絶縁膜３３（図６を参照）を有さない。本実施形態では、第２ＴＦＴ５２７において、第２半導体部５２７Ｄには、第２ゲート電極５２７Ａのみからの電界によってチャネル領域が生じる点を除いては、実施形態１と同様の作用及び効果を得ることができる。
【0116】
＜実施形態７＞
実施形態７を図２８によって説明する。この実施形態７では、上記した実施形態１から第２ＴＦＴ６２７の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
実施形態７を図２８によって説明する。この実施形態７では、上記した実施形態１から第２ＴＦＴ６２７の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
【0117】
本実施形態に係る第２ＴＦＴ６２７は、図２８に示すように、第２半導体部６２７Ｄに対して第４絶縁膜６３３を介して上層側に重畳配置される第３ゲート電極６２７Ｅを有するトップゲート構造とされる。つまり、本実施形態では、第２ＴＦＴ６２７が第２ゲート電極２７Ａ（図６を参照）を有さない点で実施形態１とは異なる。本実施形態では、第２ＴＦＴ６２７において、第２半導体部６２７Ｄには、第３ゲート電極６２７Ｅのみからの電界によってチャネル領域が生じる点を除いては、実施形態１と同様の作用及び効果を得ることができる。
【0118】
以上説明したように本実施形態に係る液晶パネル１１は、第１半導体膜からなる第１半導体部６１５Ｄと、第１半導体膜の上層側に配される第１絶縁膜６３０と、第１絶縁膜６３０の上層側に配される第２金属膜（第１導電膜）からなり、第１半導体部６１５Ｄの一部と重畳して配される第１ゲート電極６１５Ａと、第２金属膜の上層側に配される第２絶縁膜６３１と、第２絶縁膜６３１の上層側に配される第２半導体膜３２（図８を参照）からなる第２半導体部６２７Ｄと、第２半導体膜３２の上層側に配される第４絶縁膜（第３絶縁膜）６３３と、第４絶縁膜６３３の上層側に配される第３金属膜（第２導電膜）からなり、第２半導体部６２７Ｄの一部と重畳して配される第３ゲート電極（第２電極）６２７Ｅと、第３金属膜の上層側に配される第３絶縁膜（第４絶縁膜）６３４と、第３絶縁膜６３４の上層側に配される第４金属膜（第３導電膜）３５（図１３を参照）からなり、第１半導体部６１５Ｄと重畳して第１ゲート電極６１５Ａとは非重畳となる位置に配される第１ソース電極６１５Ｂ及び第１ドレイン電極６１５Ｃ（第３電極）と、第４金属膜３５のうち、第１ソース電極６１５Ｂ及び第１ドレイン電極６１５Ｃとは別の部分からなり、第２半導体部６２７Ｄと重畳して第３ゲート電極６２７Ｅとは非重畳となる位置に配される第２ソース電極（第４電極）６２７Ｂと、を備え、第２絶縁膜６３１は、少なくとも第２半導体部６２７Ｄと重畳して配され、第１半導体部６１５Ｄと重畳する範囲には非形成とされ、第４絶縁膜６３３は、少なくとも第３ゲート電極６２７Ｅと重畳して配され、第１絶縁膜６３０及び第３絶縁膜６３４のうち、第１半導体部６１５Ｄ、第１ソース電極６１５Ｂ及び第１ドレイン電極６１５Ｃと重畳する位置には、第１ソース電極６１５Ｂ及び第１ドレイン電極６１５Ｃを第１半導体部６１５Ｄに接続する第１コンタクトホール６１５ＣＨ１，６１５ＣＨ２が設けられ、第３絶縁膜６３４のうち、第２半導体部６２７Ｄ及び第２ソース電極６２７Ｂと重畳する位置には、第２ソース電極６２７Ｂを第２半導体部６２７Ｄに接続する第２コンタクトホール６２７ＣＨ１が設けられる。
【0119】
第１ゲート電極６１５Ａと第１半導体部６１５Ｄとの間には、第１絶縁膜６３０が介在することで、第１ゲート電極６１５Ａに印加される電圧によって第１半導体部６１５Ｄにチャネル領域を生じさせることができる。第３ゲート電極６２７Ｅと第２半導体部６２７Ｄとの間には、第４絶縁膜６３３が介在することで、第３ゲート電極６２７Ｅに印加される電圧によって第２半導体部６２７Ｄにチャネル領域を生じさせることができる。
【0120】
第１ソース電極６１５Ｂ、第１ドレイン電極６１５Ｃ及び第２ソース電極６２７Ｂがいずれも第４金属膜３５からなるので、仮に第１ソース電極及び第１ドレイン電極と第２ソース電極とを別の導電膜により構成した場合に比べると、導電膜の層数を削減することができる。その上、第４金属膜３５を成膜する前において、第１コンタクトホール６１５ＣＨ１，６１５ＣＨ２及び第２コンタクトホール６２７ＣＨ１を同じ工程で第３絶縁膜６３４等に設けることが可能とされる。これにより、タクトの短縮化を図ることができる。
【0121】
第２絶縁膜６３１は、少なくとも第２半導体部６２７Ｄと重畳して配され、第１半導体部６１５Ｄと重畳する範囲には非形成とされるので、第１コンタクトホール６１５ＣＨ１，６１５ＣＨ２は、第２絶縁膜６３１には設けられず、少なくとも第１絶縁膜６３０及び第３絶縁膜６３４の２層に設けられている。仮に第２絶縁膜が第１半導体部６１５Ｄと重畳する範囲にも存在する場合、第１コンタクトホールが少なくとも第１絶縁膜６３０、第２絶縁膜６３１及び第３絶縁膜６３４の３層にわたって設けられる。このように、第２絶縁膜６３１が第１半導体部６１５Ｄと重畳する範囲に非形成とされることで、第１コンタクトホール６１５ＣＨ１，６１５ＣＨ２が設けられる絶縁膜６３０，６３３，６３４の層数を減らすことができる。従って、第１コンタクトホール６１５ＣＨ１，６１５ＣＨ２が設けられる絶縁膜６３０，６３３，６３４の層数と、第２コンタクトホール６２７ＣＨ１が設けられる絶縁膜６３３，６３４の層数と、の差が小さくなる。これにより、第１コンタクトホール６１５ＣＨ１，６１５ＣＨ２及び第２コンタクトホール６２７ＣＨ１を同じ工程で設ける際に、第２コンタクトホール６２７ＣＨ１を通して第２半導体部６２７Ｄがオーバーエッチングされる事態が生じ難くなる。
【0122】
＜他の実施形態＞
本明細書が開示する技術は、上記記述及び図面によって説明した実施形態に限定されず、例えば次のような実施形態も技術的範囲に含まれる。
本明細書が開示する技術は、上記記述及び図面によって説明した実施形態に限定されず、例えば次のような実施形態も技術的範囲に含まれる。
【0123】
（１）第２絶縁膜３１，１３１，２３１，３３１，４３１，５３１，６３１の形成範囲は、図示以外にも適宜に変更可能である。例えば、第２絶縁膜３１，１３１，２３１，３３１，４３１，５３１，６３１が、表示領域ＡＡにおいてベタ状に配され、非表示領域ＮＡＡには非形成とされてもよい。また、第２絶縁膜３１，１３１，２３１，３３１，４３１，５３１，６３１が、非表示領域ＮＡＡにおいて第１半導体部１５Ｄ，１１５Ｄ，６１５Ｄとは非重畳となる範囲に設けられてもよい。要は、第１半導体部１５Ｄ，１１５Ｄ，６１５Ｄと重畳する範囲において非形成であれば、第２絶縁膜３１，１３１，２３１，３３１，４３１，５３１，６３１の具体的な形成範囲は、適宜に変更可能である。
【0124】
（２）実施形態２において、第４絶縁膜１３３の外縁と、第３ゲート電極１２７Ｅの外縁と、が揃わない配置（実施形態１，３と同様の配置）でもよい。第８工程にて第３金属膜４１をウェットエッチングした後に、第４絶縁膜１３３をドライエッチングしてパターニングしてもよい。
【0125】
（３）実施形態２において、第３金属膜４１をパターニングした後に、第４絶縁膜１３３を、専用のフォトマスク及びフォトレジスト膜を用いてパターニングすることも可能である。
【0126】
（４）実施形態３において、第４絶縁膜２３３の外縁と、第３ゲート電極２２７Ｅの外縁と、がほぼ揃う配置でもよい。第８工程にて第３金属膜と第４絶縁膜２３３を共にドライエッチングでパターニングしてもよい。
【0127】
（５）実施形態３において、第３金属膜をパターニングした後に、第４絶縁膜２３３を、第２半導体膜３２，２３２のパターニングで用いた第１フォトマスクとは異なるパターンを持つ専用のフォトマスク及びフォトレジスト膜を用いてパターニングすることも可能である。
【0128】
（６）実施形態４において、上層膜３３１Ｂの材料をＳｉＮとし、下層膜３３１Ａの材料をＳｉＯとしてもよい。こうすると、下層膜３３１Ａ及び第１絶縁膜３３０の材料が同じになるので、実施形態５と同様の作用及び効果を得ることができる。
【0129】
（７）実施形態４において、第１絶縁膜３３０の材料をＳｉＮとしてもよい。こうすると、下層膜３３１Ａ及び第１絶縁膜３３０の材料が同じになるので、実施形態５と同様の作用及び効果を得ることができる。
【0130】
（８）実施形態４において、下層膜３３１Ａ、上層膜３３１Ｂ及び第１絶縁膜３３０に用いる具体的な材料は、ＳｉＮ，ＳｉＯ以外にも適宜に変更可能である。
【0131】
（９）実施形態５において、第１上層膜４３１Ｂ１の材料をＳｉＯとし、下層膜４３１Ａ及び第２上層膜４３１Ｂ２の材料をＳｉＮとし、第１絶縁膜４３０の材料をＳｉＮとしてもよい。
【0132】
（１０）実施形態５において、下層膜４３１Ａ、第１上層膜４３１Ｂ１、第２上層膜４３１Ｂ２及び第１絶縁膜４３０に用いる具体的な材料は、ＳｉＮ，ＳｉＯ以外にも適宜に変更可能である。
【0133】
（１１）第１ソース電極１５Ｂ，６１５Ｂの一部が第１ゲート電極１５Ａ，４１５Ａ，６１５Ａと重畳してもよい。同様に、第１ドレイン電極１５Ｃ，６１５Ｃの一部が第１ゲート電極１５Ａ，４１５Ａ，６１５Ａと重畳してもよい。同様に、第２ソース電極２７Ｂ，６２７Ｂの一部が第２ゲート電極２７Ａ，１２７Ａ，２２７Ａ，４２７Ａ，５２７Ａ及び第３ゲート電極２７Ｅ，１２７Ｅ，２２７Ｅの少なくとも一方と重畳してもよい。また、第２ドレイン電極２７Ｃが、第２ゲート電極２７Ａ，１２７Ａ，２２７Ａ，４２７Ａ，５２７Ａ及び第３ゲート電極２７Ｅ，１２７Ｅ，２２７Ｅの少なくとも一方と非重畳となる配置であってもよい。
【0134】
（１２）第１ソース電極１５Ｂ，６１５Ｂまたは第１ドレイン電極１５Ｃ，６１５Ｃが、第５金属膜により構成されてもよい。その場合、第５金属膜により構成される第１ソース電極１５Ｂ，６１５Ｂまたは第１ドレイン電極１５Ｃ，６１５Ｃは、第１絶縁膜３０，１３０，２３０，３３０，４３０，６３０、第３絶縁膜３４，１３４，２３４，６３４、第４絶縁膜３３，１３３，２３３，６３３及び第５絶縁膜３６に設けられる第５コンタクトホールを通して第１半導体部１５Ｄ，１１５Ｄ，６１５Ｄに接続される。
【0135】
（１３）第２ドレイン電極２７Ｃは、第２ソース電極２７Ｂ，６２７Ｂと同じ第４金属膜３５により構成されてもよい。この場合、第５金属膜及び第５絶縁膜３６を省略することが可能である。また、第５金属膜及び第６絶縁膜３７を省略し、第４コンタクトホール２７ＣＨ３を第５絶縁膜３６に設けることも可能である。
【0136】
（１４）第３絶縁膜３４，１３４，２３４，６３４の材料として感光性樹脂材料を用いることも可能である。このようにすれば、フォトレジスト膜を用いることなく第３絶縁膜３４，１３４，２３４，６３４をパターニングすることができる。同様に、第６絶縁膜３７の材料として感光性樹脂材料を用いることも可能である。
【0137】
（１５）各フォトレジスト膜２１Ｒ１～２１Ｒ４は、ポジ型の感光性レジスト材料でもよいが、ネガ型の感光性レジスト材料でもよい。
【0138】
（１６）アレイ基板２１，１２１，２２１，５２１に用いる導電膜としては、金属膜以外にも、半導体膜に低抵抗化処理を施して得られる低抵抗化膜を用いることも可能である。また、透明電極膜を導電膜として用いることも可能である。
【0139】
（１７）第１回路部１４Ａ及び第２回路部１４Ｂの少なくとも一方は、一部または全てが表示領域ＡＡに配されてもよい。
【0140】
（１８）第１遮光部１６及び第２遮光部４０の少なくとも一方が省略されてもよい。第１遮光部１６及び第２遮光部４０を共に省略した場合は、第１金属膜を省略することができる。
【0141】
（１９）基板２０ＧＳ，２１ＧＳの材料は、ガラス以外にも合成樹脂等であってもよい。
【0142】
（２０）液晶パネル１１の画素密度の具体的な数値は、適宜に変更可能である。
【0143】
（２１）液晶パネル１１の表示モードは、ＩＰＳモード等でもよい。
【0144】
（２２）液晶パネル１１の平面形状は、横長の長方形、縦長の長方形、正方形、円形、半円形、長円形、楕円形、台形などでもよい。
【0145】
（２３）実施形態４，５に記載の構成を、実施形態２，３，６，７に記載の構成に適宜に組み合わせることも可能である。その他にも各実施形態に記載の構成を適宜に組み合わせることが可能である。
【0146】
（２４）液晶パネル１１以外にも、自発光式の表示装置である有機ＥＬ表示装置でもよい。
【0147】
（２５）ヘッドマウントディスプレイ１０ＨＭＤ以外にも、液晶パネル１１に表示された画像を、レンズなどを用いて拡大表示する機器として、例えばヘッドアップディスプレイやプロジェクターなどにも適用可能である。また、拡大表示機能を持たない表示装置（テレビ受信装置、タブレット型端末、スマートフォンなど）にも適用可能である。
【符号の説明】
【0148】
１１…液晶パネル（表示装置）、１４…回路部、１５Ａ，４１５Ａ，６１５Ａ…第１ゲート電極（第１電極）、１５Ｂ，６１５Ｂ…第１ソース電極（第３電極）、１５Ｃ，６１５Ｃ…第１ドレイン電極（第３電極）、１５ＣＨ１，１５ＣＨ２，１１５ＣＨ１，１１５ＣＨ２，２１５ＣＨ１，２１５ＣＨ２，６１５ＣＨ１，６１５ＣＨ２…第１コンタクトホール、１５Ｄ，１１５Ｄ，６１５Ｄ…第１半導体部、２１Ｐ１…第１フォトマスク、２１Ｐ２…第２フォトマスク、２１Ｒ１，２２１Ｒ１，３２１Ｒ１，４２１Ｒ１…第１フォトレジスト膜、２１Ｒ３…第３フォトレジスト膜（第２フォトレジスト膜）、２１Ｒ４…第４フォトレジスト膜（第３フォトレジスト膜）、２５…ゲート配線（第１配線）、２６…ソース配線（第２配線）、２７Ａ，１２７Ａ，２２７Ａ，４２７Ａ，５２７Ａ…第２ゲート電極（第２電極）、２７Ｂ，６２７Ｂ…第２ソース電極（第４電極）、２７Ｃ…第２ドレイン電極（第６電極）、２７ＣＨ１，１２７ＣＨ１，６２７ＣＨ１…第２コンタクトホール、２７Ｄ，１２７Ｄ，２２７Ｄ，５２７Ｄ，６２７Ｄ…第２半導体部、２７Ｅ，１２７Ｅ，２２７Ｅ…第３ゲート電極（第５電極）、２８…画素電極、３０，１３０，２３０，３３０，４３０，６３０…第１絶縁膜、３１，１３１，２３１，３３１，４３１，５３１，６３１…第２絶縁膜、３２，２３２…第２半導体膜、３３，１３３，２３３…第４絶縁膜、３４，１３４，２３４…第３絶縁膜、３５…第４金属膜（第２導電膜、第３導電膜）、４１…第３金属膜（第３導電膜）、４３１Ａ…下層膜、４３１Ｂ…上層膜、６２７Ｅ…第３ゲート電極（第２電極）、６３３…第４絶縁膜（第３絶縁膜）、６３４…第３絶縁膜（第４絶縁膜）、ＡＡ…表示領域
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】