特開 2024-77347 薄膜トランジスタ基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024077347

(43)【公開日】2024-06-07

(54)【発明の名称】薄膜トランジスタ基板

(51)【国際特許分類】

   H01L 29/786 20060101AFI20240531BHJP

   H01L 27/088 20060101ALI20240531BHJP

   H01L 21/8234 20060101ALI20240531BHJP

   G09F 9/30 20060101ALI20240531BHJP

   H10K 50/00 20230101ALI20240531BHJP

   H10K 59/10 20230101ALI20240531BHJP

   H10K 59/12 20230101ALI20240531BHJP

【ＦＩ】

H01L29/78 618B

H01L29/78 617N

H01L29/78 613Z

H01L27/088 331E

H01L27/088 E

H01L27/06 102A

G09F9/30 338

G09F9/30 365

H10K50/00

H10K59/10

H10K59/12

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022189394

(22)【出願日】2022-11-28

(71)【出願人】

【識別番号】521515757

【氏名又は名称】厦門天馬顕示科技有限公司

(74)【代理人】

【識別番号】110001678

【氏名又は名称】藤央弁理士法人

(72)【発明者】

【氏名】竹知 和重

【テーマコード（参考）】

3K107

5C094

5F048

5F110

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC21

3K107CC45

3K107EE04

3K107FF14

3K107HH05

5C094AA01

5C094BA03

5C094BA27

5C094CA19

5C094FB14

5C094FB15

5C094FB19

5F048AC01

5F048AC10

5F048BA14

5F048BA16

5F048BA19

5F048BB02

5F048BB09

5F048BB12

5F048BF02

5F048BF07

5F048BF15

5F048BF16

5F048CB01

5F110AA01

5F110AA04

5F110BB01

5F110BB11

5F110CC02

5F110CC07

5F110DD01

5F110DD02

5F110DD13

5F110DD14

5F110DD17

5F110EE03

5F110EE04

5F110EE06

5F110EE14

5F110EE30

5F110FF02

5F110FF03

5F110FF09

5F110GG01

5F110HJ01

5F110HJ13

5F110HL03

5F110HL04

5F110HL12

5F110HM05

5F110NN03

5F110NN23

5F110NN24

5F110NN27

5F110NN73

5F110NN77

5F110NN78

5F110QQ11

(57)【要約】

【課題】薄膜トランジスタ回路に酸化物半導体ＴＦＴを効果的に組み込む。
【解決手段】第１酸化物半導体膜は、第１低抵抗領域、第２低抵抗領域、及びゲート電極と重なる第１薄膜トランジスタのチャネル領域を含む。第１低抵抗領域及び第２低抵抗領域は、それぞれ、第１薄膜トランジスタのソース／ドレイン領域を含む。第２酸化物半導体膜は、第３低抵抗領域、第４低抵抗領域、及び第２薄膜トランジスタのチャネル領域を含む。第３低抵抗領域及び第４低抵抗領域は、それぞれ、第２薄膜トランジスタのソース／ドレイン領域を含む。第１低抵抗領域の第１薄膜トランジスタのソース／ドレイン領域から延びる領域の一部は、第２薄膜トランジスタのチャネル領域と重なるボトムゲート電極を構成する。
【選択図】図２

【特許請求の範囲】

【請求項1】

薄膜トランジスタ基板であって、
第１酸化物半導体膜と、
前記第１酸化物半導体膜と、前記第１酸化物半導体膜より上に位置する、第２酸化物半導体膜と、
第２酸化物半導体膜より下で、前記第１酸化物半導体膜を覆う第１絶縁膜と、
第１薄膜トランジスタのゲート電極と、
を含み、
前記の第１酸化物半導体膜は、第１低抵抗領域、第２低抵抗領域、及び、前記第１低抵抗領域と前記第２低抵抗領域の間の、前記ゲート電極と重なる第１薄膜トランジスタのチャネル領域、を含み、
前記第１低抵抗領域及び前記第２低抵抗領域は、それぞれ、前記第１薄膜トランジスタのソース／ドレイン領域を含み、
前記第２酸化物半導体膜は、第３低抵抗領域、第４低抵抗領域、及び、前記第３低抵抗領域と前記第４低抵抗領域の間の、第２薄膜トランジスタのチャネル領域、を含み、
前記第３低抵抗領域及び前記第４低抵抗領域は、それぞれ、前記第２薄膜トランジスタのソース／ドレイン領域を含み、
前記第１低抵抗領域の前記第１薄膜トランジスタのソース／ドレイン領域から延びる領域の一部は、前記第２薄膜トランジスタのチャネル領域と重なるボトムゲート電極を構成する、
薄膜トランジスタ基板。

【請求項2】

請求項１に記載の薄膜トランジスタ基板であって、
前記第１絶縁膜より上に位置する第２絶縁膜をさらに含み、
前記第１薄膜トランジスタの前記ゲート電極は、トップゲート電極であり、
前記第２絶縁膜は、前記トップゲート電極を覆い、
前記第１絶縁膜の一部は、前記トップゲート電極と前記第１薄膜トランジスタのチャネル領域の間の存在し、前記第１絶縁膜の他の一部は前記ボトムゲート電極と前記第２薄膜トランジスタのチャネル領域との間に存在し、
前記第２絶縁膜の一部は、前記ボトムゲート電極と前記第２薄膜トランジスタのチャネル領域との間に存在する、薄膜トランジスタ基板。

【請求項3】

請求項２に記載の薄膜トランジスタ基板であって、
前記第１低抵抗領域の前記第１薄膜トランジスタのソース／ドレイン領域から延びる前記領域の他の一部は、前記第１絶縁膜及び前記第２絶縁膜を含む多重絶縁膜を挟んで、前記第３低抵抗領域の一部と重なり、第１容量素子を構成する、
薄膜トランジスタ基板。

【請求項4】

請求項３に記載の薄膜トランジスタ基板であって、
前記第２薄膜トランジスタのトップゲート電極を含む導体膜をさらに含み、
前記導体膜は、前記第３低抵抗領域と接続され、
前記第１低抵抗領域の一部と前記導体膜の一部とが絶縁膜を挟んで重なり、前記第１容量素子と並列な第２容量素子を構成する、
薄膜トランジスタ基板。

【請求項5】

請求項１に記載の薄膜トランジスタ基板であって、
前記第１薄膜トランジスタは、スイッチトランジスタであり、
前記第２薄膜トランジスタは、制御信号に応じてチャネル領域の電流量を調整するトランジスタである、
薄膜トランジスタ基板。

【請求項6】

請求項５に記載の薄膜トランジスタ基板であって、
前記第２薄膜トランジスタのチャネル領域の移動度は、前記第１薄膜トランジスタのチャネル領域の移動度より小さい、
薄膜トランジスタ基板。

【請求項7】

請求項１に記載の薄膜トランジスタ基板であって、
前記第１酸化物半導体膜と前記第２酸化物半導体膜とは、材料又は組成比が異なる、
薄膜トランジスタ基板。

【請求項8】

請求項１に記載の薄膜トランジスタ基板であって、
前記第２薄膜トランジスタのトップゲート電極をさらに含む、
薄膜トランジスタ基板。

【請求項9】

請求項１に記載の薄膜トランジスタ基板であって、
前記第１薄膜トランジスタのチャネル幅は、前記第２薄膜トランジスタのチャネル幅より大きい、
薄膜トランジスタ基板。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、薄膜トランジスタ基板に関する。

【背景技術】

【0002】

液晶表示パネルやＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置等の表示装置及びその他の装置において、ＩＧＺＯ（Ｉｎｄｉｕｍ－Ｇａｌｉｕｍ－Ｚｉｎｃ－Ｏｘｉｄｅ）などの酸化物半導体薄膜トランジスタ（ＴＦＴ）が利用されている。酸化物半導体ＴＦＴは、リーク電流が少ないため、装置の消費電力を低減することができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願第２０２１／００１３２４５号

【特許文献2】米国特許出願第２０１１／００４９５０７号

【発明の概要】

【発明が解決しようとする課題】

【0004】

酸化物半導体ＴＦＴは、一般に、低温ポリシリコンＴＦＴと比較して移動度が低い。そのため、より高い移動度の酸化物半導体ＴＦＴの開発が進められている。しかし、高移動度の酸化物半導体ＴＦＴは、低移動度の酸化物ＴＦＴと比較して信頼性が低い、という報告例もある。したがって、薄膜トランジスタ回路に対する様々な要求に応じて、異なる特性の酸化物半導体膜を含む酸化物半導体ＴＦＴを、適切に同一基板上に構成することが求められる。

【課題を解決するための手段】

【0005】

本開示の一態様の薄膜トランジスタ基板は、第１酸化物半導体膜と、前記第１酸化物半導体膜と特性が異なり、前記第１酸化物半導体膜より上に位置する、第２酸化物半導体膜と、第２酸化物半導体膜より下で、前記第１酸化物半導体膜を覆う第１絶縁膜と、第１薄膜トランジスタのゲート電極とを含む。前記の第１酸化物半導体膜は、第１低抵抗領域、第２低抵抗領域、及び、前記第１低抵抗領域と前記第２低抵抗領域の間の、前記ゲート電極と重なる第１薄膜トランジスタのチャネル領域、を含む。前記第１低抵抗領域及び前記第２低抵抗領域は、それぞれ、前記第１薄膜トランジスタのソース／ドレイン領域を含む。前記第２酸化物半導体膜は、第３低抵抗領域、第４低抵抗領域、及び、前記第３低抵抗領域と前記第４低抵抗領域の間の、第２薄膜トランジスタのチャネル領域、を含む。前記第３低抵抗領域及び前記第４低抵抗領域は、それぞれ、前記第２薄膜トランジスタのソース／ドレイン領域を含む。前記第１低抵抗領域の前記第１薄膜トランジスタのソース／ドレイン領域から延びる領域の一部は、前記第２薄膜トランジスタのチャネル領域と重なるボトムゲート電極を構成する。

【発明の効果】

【0006】

本開示の一態様によれば、薄膜トランジスタ回路に酸化物半導体ＴＦＴを効果的に組み込むことができる。

【図面の簡単な説明】

【0007】

【図1】本明細書の一実施形態に係る、ＯＬＥＤ表示装置の構成例を示す。

【図2】ＴＦＴ基板の画素回路又は周辺回路に組み込むことができる、酸化物半導体ＴＦＴの断面構造例を模式的に示す。

【図3A】低温ポリシリコン層と２層の絶縁膜の積層構造における界面の様子を模式的に示す。

【図3B】酸化物半導体層と、２層の絶縁膜の積層構造における界面の様子を模式的に示す。

【図4】ＯＬＥＤ表示装置の画素回路の構成例を示す。

【図5】図３に示す画素回路に組み込むことができる、酸化物半導体ＴＦＴの断面構造例を模式的に示す。

【図6A】図５に示されるいくつかの構成要素を示す平面図である。

【図6B】図５に示されるいくつかの構成要素を示す平面図である。

【図7】図４に示す画素回路に組み込むことができる、酸化物半導体ＴＦＴの断面構造の他例を模式的に示す。

【図8】図７に示されるいくつかの構成要素を示す平面図である。

【図9】酸化物半導体ＴＦＴの断面構造の他例を模式的に示す。

【図10】酸化物半導体ＴＦＴの断面構造の他例を模式的に示す。

【発明を実施するための形態】

【0008】

以下、添付図面を参照して本発明の実施形態を説明する。本実施形態は本発明を実現するための一例に過ぎず、本発明の技術的範囲を限定するものではないことに注意すべきである。各図において共通の構成については同一の参照符号が付されている。説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。

【0009】

［概観］
以下において、本開示の、酸化物半導体薄膜トランジスタを含むの薄膜トランジスタ基板（ＴＦＴ基板）の構成について説明する。本明細書の一実施形態のＴＦＴ基板は様々な装置に適用することができ、例えば、センサ装置や表示装置に適用することができる。

【0010】

消費電力の低減、回路サイズの縮小、信頼性の改善等、様々な要求が存在する。このような様々な要求を満たすため、本開示の一態様は、異なる特性の酸化物半導体領域を含む酸化物半導体ＴＦＴを、同一基板上に構成する。異なる特性の酸化物半導体ＴＦＴは、例えば、異なる元素組成の酸化物半導体領域を含む。異なる元素組成は、構成元素の種類が異なる又は同一元素種類の組成比が異なる。

【0011】

本明細書の一実施形態において、第１の種類の酸化物半導体ＴＦＴの酸化物半導体領域は、第１絶縁層上に接して存在し、第２の種類の酸化物半導体ＴＦＴの酸化物半導体領域は、第１絶縁層と異なる第２絶縁層上に接して存在する。この構成によって、多くの酸化物半導体材料から、ＴＦＴ基板上で使用する酸化物半導体材料を選択することができる。

【0012】

例えば、酸化物半導体ＴＦＴは、低リーク電流、低い温度依存性を持つ。回路サイズを小さくするためには、例えば、移動度が大きい酸化物半導体材料を使用することが考えられる。しかし、酸化物半導体材料は、一般に、移動度が大きいと、信頼性が低下する。酸化物ＴＦＴの信頼性を高めるためには、バンドギャップが大きい又は移動度が小さい酸化物半導体材料を使用することが考えられる。

【0013】

酸化物半導体ＴＦＴで重要視される特性は、回路内でのそのＴＦＴの機能に応じて変化する。例えば、スイッチとして使用される酸化物半導体ＴＦＴを移動度が大きい酸化物半導材料を使用して構成し、アナログ的に電流を変化させる酸化物半導体ＴＦＴを移動度が小さい酸化物半導体材料を使用して構成することができる。例えば、自発光素子の発光を制御す回路において、アナログ的に電流を変化させるＴＦＴは、自発光素子への駆動電流の供給量を、スイッチＴＦＴを介して与えられたデータ信号（制御信号）に応じて調整する。

【0014】

本明細書の一実施形態は、酸化物半導体ＴＦＴのソース／ドレイン領域を含む、酸化物半導体膜の低抵抗領域の一部を、他の回路素子の電極として使用する。本明細書の一実施形態は、酸化物半導体膜の低抵抗領域の一部を、酸化物半導体ＴＦＴのソース／ドレイン領域として使用し、他の一部を他の酸化物半導体ＴＦＴのゲート電極として使用する。

【0015】

酸化物半導体ＴＦＴの酸化物半導体領域は、ソース／ドレイン領域及びそれらの間のチャネル領域を含む。ソース／ドレイン領域は、それぞれ、面内方向でチャネル領域と接触している。チャネル領域の抵抗は、ソース／ドレイン領域の抵抗より低い。ソース／ドレイン領域は、ソース領域とドレイン領域の総称である。ソース／ドレイン領域は、チャネル領域を流されるキャリアの方向によって、ソース領域又はドレイン領域となり得る。ソース／ドレイン領域が二つのＴＦＴに共有されている構成において、そのソース／ドレイン領域は、一方のＴＦＴのソース領域であり、他方のＴＦＴのドレイン領域であり得る。

【0016】

本明細書の一実施形態において、酸化物半導体膜の低抵抗領域は、一つの酸化物半導体ＴＦＴのソース／ドレイン領域を含み、さらにそこから延びて、他の酸化物半導体ＴＦＴのボトムゲート電極を含む。ボトムゲート電極は、酸化物半導体ＴＦＴの酸化物半導体領域の下側、つまり、より基板に近い位置にあるゲート電極である。これにより、異なる酸化物半導体ＴＦＴのソース／ドレイン電極とボトムゲート電極とを接続するコンタクトホールが不要とできる。

【0017】

［表示装置構成］
図１は、本明細書の一実施形態に係る、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置１の構成例を示す。ＯＬＥＤ表示装置１は、ＯＬＥＤ素子及びＴＦＴが形成されるＴＦＴ基板１０と、ＯＬＥＤ素子を封止する封止基板２０と、ＴＦＴ基板と封止基板とを接合する接合部（ガラスフリットシール部）３０を含んで構成されている。ＴＦＴ基板１０と封止基板２０との間には、例えば、乾燥窒素が封入されており、接合部により封止されている。封止基板２０及び接合部３０は封止構造部の一つであり、他の例として、封止構造部は、例えば薄膜封止構造（ＴＦＥ：Ｔｈｉｎ Ｆｉｌｍ Ｅｎｃａｐｓｕｌａｔｉｏｎ）を有してもよい。

【0018】

ＴＦＴ基板１０の表示領域２５の外側の周囲に、走査ドライバ３１、３２、保護回路３３、ドライバＩＣ３４、デマルチプレクサ３６が配置されている。走査ドライバ３１、３２、保護回路３３は、ＴＦＴ基板に形成された周辺回路である。周辺回路内の各種回路の数は、設計に依存して変化し得る。

【0019】

例えば、走査ドライバ３１はＴＦＴ基板１０の走査線を駆動し、走査ドライバ３２は、制御線を駆動して、各画素の発光期間を制御したり、各画素に基準電位を与えたりする。保護回路３３は、画素回路内の素子の静電気による破損を防ぐ。ドライバＩＣ３４は、走査ドライバ３１、３２に電源及びタイミング信号（制御信号）を与える。さらに、ドライバＩＣ３４は、デマルチプレクサ３６に、電源及びデータ信号を与える。デマルチプレクサ３６は、ドライバＩＣ３４からのデータ信号の出力先データ線を、走査期間内にｄ回切り替えることで、ドライバＩＣ３４の出力ピン数のｄ倍のデータ線を駆動する。

【0020】

［ＴＦＴ基板の構成］
図２は、ＴＦＴ基板１０の画素回路又は周辺回路に組み込むことができる、酸化物半導体ＴＦＴの断面構造例を模式的に示す。同様の酸化物半導体ＴＦＴは、液晶表示装置又は他の装置の薄膜トランジスタ回路に組み込むことができる。

【0021】

図２は、第１酸化物半導体ＴＦＴ１７０と第２酸化物半導体ＴＦＴ１３０の断面構造例を模式的に示す。例えば、第２酸化物半導体ＴＦＴ１３０は、ＯＬＥＤ素子への駆動電流量を調整する駆動ＴＦＴであり、第１酸化物半導体ＴＦＴ１７０は、駆動ＴＦＴ１３０のゲート電極にデータ信号（ゲート信号）を伝送するスイッチＴＦＴである。

【0022】

樹脂又はガラスで形成された可撓性又は不撓性の絶縁基板１１３上に、第１酸化物半導体ＴＦＴ１７０及び第２酸化物半導体ＴＦＴ１３０が形成されている。以下において、接触して積層されている二つの層（界面を形成する二つの層）において、絶縁基板１１３により近い層が下側の層であり、絶縁基板１１３からより遠い層が上側の層である。

【0023】

第１酸化物半導体ＴＦＴ１７０の酸化物半導体膜（第１酸化物半導体膜）１７３と、第２酸化物半導体ＴＦＴ１３０の酸化物半導体膜（第２酸化物半導体膜）１３３とは、異なる特性を有している。本例において、第２酸化物半導体膜１３３の移動度は、第１酸化物半導体膜１７３の移動度より小さい。また、第１酸化物半導体膜１７３のバンドギャップは、第２酸化物半導体膜１３３のバンドギャップより小さい。

【0024】

第１酸化物半導体膜１７３に適用可能な酸化物半導体材料は、例えば、ＩＴＺＯ、ＩＧＺＴＯ、Ｉｎ－Ｚｎ－Ｔｉ－Ｏ、Ｉｎ－Ｗ－Ｚ－Ｏを含む。第２酸化物半導体膜１３３に適用可能な酸化物半導体材料は、例えば、ＩＧＺＯ、ＧａＺｎＯ、ＩＧＯを含む。第１酸化物半導体膜１７３と第２酸化物半導体膜１３３とは、同一の元素種類で構成される、例えばＩＧＺＯであり、元素組成比が異なっていてもよい。

【0025】

第１酸化物半導体ＴＦＴ１７０の酸化物半導体膜（第１酸化物半導体膜）１７３は、第１絶縁膜１１５上に接触して形成されている。第２酸化物半導体ＴＦＴ１３０の酸化物半導体膜（第２酸化物半導体膜）１３３は、第２絶縁膜１１９上に接触して形成されている。第２絶縁膜１１９は、第１絶縁膜１１５より上層に位置する。第１酸化物半導体膜１７３は、第２酸化物半導体膜１３３より下層に位置する。

【0026】

図２の構成例において、第１酸化物半導体膜１７３の全部は、第１絶縁膜１１５上に接触して形成されている。また、第２酸化物半導体膜１３３の全部は、第２絶縁膜１１９上に接触して形成されている。

【0027】

第１絶縁膜１１５と第２絶縁膜１１９との間の位置に、絶縁膜１１７が存在している。絶縁膜１１７は、酸化物半導体膜１７３及び第１絶縁膜１１５の上に接触して形成されている。絶縁膜１１７は、酸化物半導体膜１７３の少なくとも一部を覆い、第１絶縁膜１１５の少なくとも一部を覆う。第２絶縁膜１１９の一部は、絶縁膜１１７上に接触して形成されている。

【0028】

第１酸化物半導体ＴＦＴ１７０は、第１酸化物半導体膜１７３の酸化物半導体領域と、第１酸化物半導体膜１３３より上層のトップゲート電極１７１と、積層方向においてトップゲート電極１７１と第１酸化物半導体膜１７３との間に存在するゲート絶縁膜を含む。ゲート絶縁膜は、絶縁膜１１７の一部である。ゲート絶縁膜は、トップゲート電極１７１の下面及び酸化物半導体膜１７３の上面それぞれに接触して挟まれている。トップゲート電極１７１は、第２絶縁膜１１９に覆われている。第２絶縁膜１１９の一部は、トップゲート電極１７１上に接触して形成されている。

【0029】

第１酸化物半導体膜１７３は、第１酸化物半導体ＴＦＴ１７０の酸化物半導体領域を含む。酸化物半導体領域は、二つのソース／ドレイン領域１７４、１７６と、ソース／ドレイン領域１７４、１７６の間のチャネル領域１７２とを含む。ソース／ドレイン領域１７４、１７６はそれぞれ異なる低抵抗領域に含まれ、チャネル領域１７２は高抵抗領域に含まれる。チャネル領域１７２は、積層方向において、ゲート絶縁膜を挟んで、トップゲート電極１７１に覆われている。ソース／ドレイン電極１７７は、絶縁膜１２２、１２１、１１９及び１１７を貫通して、ソース／ドレイン領域１７６の上面と接触するコンタクト部１８１を含む。

【0030】

第１酸化物半導体膜１７３の低抵抗領域１７５は、ソース／ドレイン領域１７４からチャネル領域１７２の反対側に延びており、その一部は、第２酸化物半導体ＴＦＴ１３０のボトムゲート電極１５０を構成する。このように、第１酸化物半導体膜１７３の低抵抗領域１７５の一部が、第２酸化物半導体ＴＦＴ１３０のボトムゲート電極を構成することで、コンタクトホールを削減することができる。

【0031】

第２酸化物半導体ＴＦＴ１３０は、第２酸化物半導体膜１３３の酸化物半導体領域と、第２酸化物半導体膜１３３より上層のトップゲート電極１３１と、積層方向においてトップゲート電極１３１と第２酸化物半導体膜１３３との間に存在するゲート絶縁膜を含む。ゲート絶縁膜は、絶縁膜１２１の一部である。ゲート絶縁膜は、トップゲート電極１３１の下面及び酸化物半導体膜１３３の上面それぞれに接触して挟まれている。

【0032】

絶縁膜１２１は、第２絶縁膜１１９より上層に位置し、絶縁膜１２２は、絶縁膜１２１より上層に位置する。第２絶縁膜１１９と絶縁膜１２２との間の位置に、絶縁膜１２１が存在している。絶縁膜１２１は、酸化物半導体膜１３３及び第２絶縁膜１１９の上に接触して形成されている。絶縁膜１２１は、酸化物半導体膜１３３の少なくとも一部を覆い、第２絶縁膜１１９の少なくとも一部を覆う。絶縁膜１２１の一部は、第２絶縁膜１１９上に接触して形成されている。トップゲート電極１３１は、絶縁膜１２２に覆われている。絶縁膜１２２の一部は、トップゲート電極１３１上に接触して形成されている。絶縁膜１２２の一部は、絶縁膜１２１上に接触して形成されている。

【0033】

ソース／ドレイン電極１３５は、絶縁膜１２２及び１２１を貫通してソース／ドレイン領域１３４の上面に接触するコンタクト部１３８を含む。ソース／ドレイン電極１３７は、絶縁膜１２２及び１２１を貫通してソース／ドレイン領域１３６の上面に接触するコンタクト部１３９を含む。

【0034】

第２酸化物半導体膜１３３は、第２酸化物半導体ＴＦＴ１３０の酸化物半導体領域を含む。酸化物半導体領域は、二つのソース／ドレイン領域１３４、１３６と、ソース／ドレイン領域１３４、１３６の間のチャネル領域１３２とを含む。ソース／ドレイン領域１３４、１３６はそれぞれ異なる低抵抗領域含まれ、チャネル領域１３２は高抵抗領域に含まれる。チャネル領域１３２は、積層方向において、ゲート絶縁膜を挟んで、トップゲート電極１３１に覆われている。

【0035】

上述のように、低抵抗領域１７５の第１酸化物半導体ＴＦＴのソース／ドレイン領域１７４から延びる領域の一部は、第２酸化物半導体ＴＦＴのチャネル領域１３２と重なるボトムゲート電極１５０を構成する。ボトムゲート電極１５０は、低抵抗領域１７５に含まれ、積層された絶縁膜１１７及び１１９の一部を挟んで、チャネル領域１３２と対向している。積層された絶縁膜１１７及び１１９の一部が、ボトムゲート電極１５０のゲート絶縁膜である。これにより、第２酸化物半導体ＴＦＴのＩｄ－Ｖｇｓ特性の傾きを緩やかにできる。

【0036】

絶縁基板１１３は、例えば、ガラス又は可撓性若しくは不撓性の樹脂で構成され得る。樹脂の例はポリイミドである。第１絶縁膜１１５は、例えば、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）、又はこれらの多重層で形成することができる。

【0037】

酸化物半導体膜１７３は、例えば、ＩＴＺＯ、ＩＧＺＴＯ、Ｉｎ－Ｚｎ－Ｔｉ－Ｏ、又はＩｎ－Ｗ－Ｚ－Ｏで構成され得る。低抵抗領域は、例えば、酸化物半導体膜の当該領域に、トップゲート電極１７１をマスクとして（自己整合）、絶縁膜１１７を介して不純物イオン（例えばボロンイオン）を注入することで形成することができる。これにより、ΔＬを小さくすることができ、ＴＦＴの小型化に有利である。なお、低抵抗領域は、当該領域をＨｅプラズマにさらして形成することもできる。

【0038】

一部が第１酸化物半導体ＴＦＴ１７０のゲート絶縁膜を構成する絶縁膜１１７は、例えば、シリコン窒化物、シリコン酸化物、又はこれらの多重層で形成することができる。トップゲート電極１７１の材料は任意であり、例えば、Ｍｏ、Ｗ、Ｎｂ、Ａｌ、Ｔａ、Ｃｒ、Ｔｉ等の単層又は積層或いはこれらの合金が使用される。トップゲート電極１７１を覆う第２絶縁膜１１９は、例えば、シリコン窒化物、シリコン酸化物、又はこれらの多重層で形成することができる。

【0039】

第２絶縁膜１１９上に接触して存在する酸化物半導体膜１３３は、例えば、ＩＧＺＯ、ＧａＺｎＯ、ＩＧＯで構成され得る。低抵抗領域は、例えば、酸化物半導体膜の当該領域に、トップゲート電極１３１をマスクとして（自己整合）、絶縁膜１２１を介して不純物イオン（例えばボロンイオン）を注入することで形成することができる。これにより、ΔＬを小さくすることができ、ＴＦＴの小型化に有利である。なお、低抵抗領域は、当該領域をＨｅプラズマにさらして形成することもできる。

【0040】

一部が第２酸化物半導体ＴＦＴ１３０のゲート絶縁膜を構成する絶縁膜１２１は、例えば、シリコン窒化物、シリコン酸化物、又はこれらの多重層で形成することができる。トップゲート電極１３１の材料は任意であり、例えば、Ｍｏ、Ｗ、Ｎｂ、Ａｌ、Ｔａ、Ｃｒ、Ｔｉ等の単層又は積層或いはこれらの合金が使用される。トップゲート電極１３１を覆う絶縁膜１２２は、例えば、シリコン窒化物、シリコン酸化物、又はこれらの多重層で形成することができる。

【0041】

ソース／ドレイン電極１３５、１３７、１７７は、例えば、同一材料で同時形成することができる。ソース／ドレイン電極１３５、１３７、１７７は、例えば、Ｔｉ／Ａｌ／ＴｉやＭｏ／Ａｌ／Ｍｏ等の積層構造を有することができる。ソース／ドレイン電極１３５、１３７、１７７は、単層構造を有してもよく、上記金属材料と異なる金属材料で構成されてもよい。

【0042】

図２に示す構成例では、第１酸化物半導体ＴＦＴ１７０のソース／ドレイン領域を含む低抵抗領域が延伸して、その一部が第２酸化物半導体ＴＦＴ１３０のボトムゲート電極を構成する。酸化物半導体膜の低抵抗領域は、ポリシリコン膜と比較して平坦かつ粒界が少ないので、第２酸化物半導体ＴＦＴ１３０のより良好な特性を得ることができる。

【0043】

図３Ａ、図３Ｂは、図２の破線矩形３８で囲まれた部分を模式的に拡大した図である。図３Ａは、低温ポリシリコン（ＬＴＰＳ）層と２層の絶縁膜の積層構造における界面の様子を模式的に示す。図３Ｂは、酸化物半導体層と、２層の絶縁膜の積層構造における界面の様子を模式的に示す。

【0044】

図３Ａに示すように、低温ポリシリコンの表面は顕著な凹凸を示し、その形状を反映して、その上の積層絶縁膜も凹凸を示す。また、低抵抗ポリシリコンの粒界には高密度のＨやＣ等の不純物が局在する。そのため、第１酸化物半導体ＴＦＴ１７０を、低温ポリシリコンＴＦＴに入れ替えると、第２酸化物半導体ＴＦＴ１３０のチャネル界面の凹凸や不純物の影響が顕著になり、特性を低下させ得る。

【0045】

一方、図３Ｂに示すように、酸化物半導体の表面はは平坦であり、その形状を反映してその上の積層絶縁膜も平坦である。さらに、酸化物半導体には粒界が実質的に存在せず、不純物の局在もない。したがって、第２酸化物半導体ＴＦＴ１３０の特性を低下させることを避けることができる。

【0046】

第２酸化物半導体のボトムゲート絶縁膜が、第１酸化物半導体ＴＦＴ１７０のトップゲート電極を挟む上下層の絶縁膜１１７、１１９を含むことで、第２酸化物半導体ＴＦＴ１３０のＩｄ－Ｖｇｓ特性を緩やかなものとすることができる。一方、第１酸化物半導体ＴＦＴ１７０のゲート絶縁膜は絶縁膜１１７の一部で構成されているので、高い駆動性能を得ることができる。また、酸化物半導体を使用することで、第１酸化物半導体ＴＦＴ１７０の短チャネル化（例えば２μｍ以下）が実現可能である。

【0047】

なお、図２に示す構成例において、第１酸化物半導体ＴＦＴ１７０のトップゲート電極１７１に代えて又は加えて、ボトムゲート電極が存在してもよい。トップゲート電極１７１が省略される場合、絶縁膜１１９又は１１７が省略されてもよい。第２酸化物半導体ＴＦＴ１３０トップゲート電極１３１は、省略されてもよい。

【0048】

［画素回路内のＴＦＴ基板の構成］
図４は、ＯＬＥＤ表示装置１の画素回路の構成例を示す。画素回路は、ＯＬＥＤ素子Ｅ１のアノード電極に供給する電流を制御する。画素回路は、駆動トランジスタＴ１と、選択トランジスタＴ２と、制御トランジスタＴ３と、保持容量Ｃ１とを含む。画素回路は、ＯＬＥＤ素子Ｅ１の発光を制御する。図４の例において、トランジスタＴ１からＴ３は、ｎチャネル型の酸化物半導体ＴＦＴである。

【0049】

選択トランジスタＴ２は画素を選択するスイッチである。選択トランジスタＴ２のゲート端子には、走査信号Ｓ１が入力される。一方のソース／ドレイン端子は、データ線１５に接続されている。他方のソース／ドレイン端子は、駆動トランジスタＴ１の第１ゲート端子に接続されている。駆動トランジスタＴ１の第２ゲート端子は、そのソース端子に接続されている。

【0050】

駆動トランジスタＴ１はＯＬＥＤ素子Ｅ１の駆動用のトランジスタである。駆動トランジスタＴ１の第１ゲート端子は選択トランジスタＴ２のソース／ドレイン端子に接続されている。駆動トランジスタＴ１のドレイン端子は電源線１８（Ｖｄｄ）に接続されている。ソース端子は、第２ゲート端子及び制御トランジスタＴ３のソース／ドレイン端子に接続されている。駆動トランジスタＴ１の第１ゲート端子とソース端子との間に保持容量Ｃ１が形成されている。

【0051】

選択トランジスタＴ２がオン状態にされると、データ電圧は、データ線１５から、保持容量Ｃ１に格納される。保持容量Ｃ１は、格納された電圧を、１フレーム期間を通じて保持する。保持電圧によって、駆動トランジスタＴ１のコンダクタンスがアナログ的に変化し、駆動トランジスタＴ１は、発光階調に対応した順バイアス電流をＯＬＥＤ素子Ｅ１に供給する。

【0052】

制御トランジスタＴ３は、基準電圧Ｖｒｅｆを与える基準電圧供給線１１とＯＬＥＤ素子Ｅ１のアノードとの電気的接続を制御する。制御トランジスタＴ３のゲート端子に制御信号Ｓ２が供給されることにより、この制御が行われる。制御トランジスタＴ３は、様々な目的で使用することができる。制御トランジスタＴ３は、例えば、ＯＬＥＤ素子Ｅ１間のリーク電流によるクロストークを抑制するために、一旦、ＯＬＥＤ素子Ｅ１のアノード電極を黒信号レベル以下の十分低い電圧にリセットする目的で使用しても良い。

【0053】

他にも、制御トランジスタＴ３は、駆動トランジスタＴ１の特性を測定する目的で使用してもよい。例えば、駆動トランジスタＴ１を飽和領域、制御トランジスタＴ３を線形領域で動作するようにバイアス条件を選んで、電源線１８から基準電圧供給線１１に流れる電流を測定すれば、駆動トランジスタＴ１の電圧・電流変換特性を正確に測定することができる。副画素間の駆動トランジスタＴ１の電圧・電流変換特性の違いを補償するデータ信号を外部回路で生成すれば、均一性の高い表示画像を実現できる。

【0054】

一方、駆動トランジスタＴ１をオフ状態にして制御トランジスタＴ３をリニア領域で動作させ、ＯＬＥＤ素子Ｅ１を発光させる電圧を基準電圧供給線１１から印加すれば、ＯＬＥＤ素子Ｅ１の電圧・電流特性を正確に測定することができる。例えば、長時間の使用によってＯＬＥＤ素子Ｅ１が劣化した場合にも、その劣化量を補償するデータ信号を外部回路で生成すれば、長寿命化を実現できる。なお、図４は画素回路の一例を示すに過ぎず、他の任意構成の画素回路に本願の特徴を適用することができる。

【0055】

図６は、図４に示す画素回路に組み込むことができる、酸化物半導体ＴＦＴの断面構造例を模式的に示す。図６は、図４のトランジスタＴ１、Ｔ２及び保持容量Ｃ１のデバイス構造を模式的に示す断面図である。第１酸化物半導体ＴＦＴ１７０は、トランジスタＴ２に対応し、第２酸化物半導体ＴＦＴ１３０は、トランジスタＴ１に対応する。また、第２酸化物半導体ＴＦＴ１３０のボトムゲート電極１５０は、トランジスタＴ１の第１ゲート端子に対応し、トップゲート電極１３１は、第２ゲート端子に対応する。

【0056】

以下において、図６を参照して、図４が示す構成要素と異なる構成要素を主に説明する。ソース／ドレイン電極１３５、１３７、１７７、絶縁膜１２２上に、平坦化膜１６１が存在する。平坦化膜１６１は、アクリルやポリイミドなど、平坦性に優れた塗布型の有機膜で構成され得る。平坦化膜１６１上に接触して、アノード電極１６３が存在する。

【0057】

アノード電極１６３は、平坦化膜１６１を貫通するコンタクト部１６５を介して第２酸化物半導体ＴＦＴ１３０のソース／ドレイン電極１３５（ソース端子）と接続されている。アノード電極１６３は、ＩＴＯと、反射率の高いアルミニウムや銀のような金属材料との積層膜が用いることが出来る。

【0058】

アノード電極１６３上には、画素定義層１６７が形成されている。画素定義層１６７には、アクリルやポリイミドなどの有機膜を用いることができる。画素定義層１６７の開口内でアノード電極１６３の一部が露出し、この上に、不図示の多重層有機膜及びカソード電極が積層される。有機膜は、供給された電流により発光する。画素それぞれのカソード電極は、一つの導電膜の一部であり、共通のカソード電源電位が供給される。カソード電極は、例えば、ＩＴＯで形成できる。

【0059】

上側の酸化物半導体膜１３３において、ソース／ドレイン領域１３４を含む低抵抗領域１４１の少なくとも一部は、絶縁膜１１９及び１１７を介して、下側の酸化物半導体膜１７３の低抵抗領域１７５の少なくとも一部と対向している。この領域において、保持容量Ｃ１の少なくとも一部が構成される。

【0060】

図６Ａは、図５に示されるいくつかの構成要素を示す平面図である。図５に示す構成例において、第２酸化物半導体ＴＦＴ１３０のトップゲート電極１３１は、ソース／ドレイン電極１３５と接続されていない。トップゲート電極１３１は、ソース／ドレイン電極１３５を迂回した経路を介して、所定の電位が与えられる。

【0061】

導体膜３０７の一部が第１酸化物半導体ＴＦＴ１７０のトップゲート電極１７１を構成している。トップゲート電極１７１は、導体膜３０７において、酸化物半導体膜１７３のチャネル領域（高抵抗領域、図６Ａで不図示）と重なる部分である。

【0062】

ボトムゲート電極１５０は、酸化物半導体膜１７３の低抵抗領域１７５において、上層の酸化物半導体膜１３３のチャネル領域と対向する領域である。図６で符号により指示していないが、第２酸化物半導体ＴＦＴ１３０のトップゲート電極１３１は、導体膜３０３における平面視においてボトムゲート電極１５０と重なる領域であり得る。

【0063】

下側酸化物半導体膜１７３の低抵抗領域１７５の一部は、上側酸化物半導体膜１３３の低抵抗領域１４１と平面視において重なっている。この領域に、保持容量Ｃ１の一部が構成される。このように、下側酸化物半導体膜１７３の低抵抗領域１７５を保持容量の電極として構成することで、回路面積を小さくすることができる。

【0064】

図６Ａの構成例において、低抵抗領域１７５及び低抵抗領域１４１は、図６Ａの横方向に延びる帯状を有する。低抵抗領域１７５及び低抵抗領域１４１は、導体膜３０３、３０７と交差する方向に延びている。低抵抗領域１７５と低抵抗領域１４１とが平面視に重なる領域において、低抵抗領域１７５の幅Ｗは、低抵抗領域１４１の幅より小さい。また、当該領域において、低抵抗領域１７５の幅Ｗを画定する端は、平面視において低抵抗領域１４１に覆われている。幅は、図６Ａにおける縦方向の長さである。

【0065】

図６Ｂは、図５に示されるいくつかの構成要素を示す平面図である。図６Ａの構成例と比較して、第１酸化物半導体ＴＦＴ１７０のチャネル幅は、第２酸化物半導体ＴＦＴ１３０のチャネル幅より大きい。酸化物半導体膜１７３及び低抵抗領域１７５の幅Ｗが大きい。低抵抗領域１７５と低抵抗領域１４１とが平面視に重なる領域において、低抵抗領域１７５の幅Ｗは、低抵抗領域１４１の幅より大きい。また、当該領域において、低抵抗領域１４１の幅を画定する端は、平面視において低抵抗領域１７５と重なっている。そのため、低抵抗領域１７５と低抵抗領域１４１が平面視において重なる領域が増加し、保持容量Ｃ１の面積をより大きくすることが可能となっている。

【0066】

図７は、図４に示す画素回路に組み込むことができる、酸化物半導体ＴＦＴの断面構造の他例を模式的に示す。図５に示す構成例との差異を主に説明する。本構成例において、第２酸化物半導体ＴＦＴ１３０のトップゲート電極１３１は、ソース／ドレイン電極１３５と接続されている。図７に示す構成例において、ソース／ドレイン電極１３５は、絶縁膜１２２を貫通してトップゲート電極１３１の上面と接触するコンタクト部１４５を介して、トップゲート電極１３１に接続されている。このため、ソース／ドレイン電極１３５とトップゲート電極１３１とは、同電位となる。

【0067】

図８は、図７に示されるいくつかの構成要素を示す平面図である。図６に示す構成例との相違を主に説明する。図７を参照して説明したように、第２酸化物半導体ＴＦＴ１３０のソース／ドレイン電極１３５は、コンタクト部１４５を介して、トップゲート電極１３１に接続される。ここでは、コンタクト部１４５は、トップゲート電極１３１を含む導体膜３０３の上面に接触し、コンタクト位置は、トップゲート電極１３１の上面からは外れている。トップゲート電極１３１は、導体膜３００において、第２酸化物半導体ＴＦＴ１３０のチャネル領域（高抵抗領域）と重なる領域である。

【0068】

本構成例において、二つの酸化物半導体膜１３３、１７３の対向する低抵抗領域で構成される容量の他に、保持容量Ｃ１を構成する容量が存在する。具体的には、容量Ｃ１Ａは、酸化物半導体膜１７３の低抵抗領域１７５の一部を下部電極とし、酸化物半導体膜１３３の低抵抗領域１４１の一部を上部電極とする、容量である。これら電極の間に絶縁膜１１７、１１９が存在する。

【0069】

容量Ｃ１Ｂ、Ｃ１Ｃは、それぞれ、酸化物半導体膜１７３の低抵抗領域１７５の一部を下部電極とし、トップゲート電極１３１を含む導体膜３０３の一部を上部電極とする、容量である。これら電極の間に、絶縁膜１１７、１１９及び１２１が存在する。容量Ｃ１Ａ、Ｃ１Ｂ、Ｃ１Ｃは、平面視において重なることなく分離されており、回路において並列である。

【0070】

図８に示す構成例において、酸化物半導体膜１７３の導体膜３０３と重なる領域は、導体膜３０３に沿って延びている。例えば、酸化物半導体膜１７３の導体膜３０３と重なる領域の、チャネル幅方向（図８の縦方向）のサイズは、酸化物半導体膜１７３のコンタクト部１３８における同方向のサイズより大きい。これにより、容量Ｃ１Ｂ、Ｃ１Ｃの大きさを増加させることができる。例えば、導体膜３０３と低抵抗領域１７５とが複数の絶縁膜を介して対向する総面積は、第２酸化物半導体ＴＦＴ１３０チャネル領域の面積より大きい。

【0071】

［他の構成例］
以下において、第２酸化物半導体ＴＦＴの他の構成例を説明する。図９は、酸化物半導体ＴＦＴの断面構造の他例を模式的に示す。以下においては、図２に示す構成例との差異を主に説明する。二つの構成例において、第１酸化物半導体ＴＦＴ１７０の構成は共通である。なお、図２の構成例と比較して、絶縁膜１２２が省略されているため、ソース／ドレイン電極１７７の上端部は、絶縁膜１２１の上面に接触して存在している。

【0072】

上側の第２酸化物半導体ＴＦＴ３３０は、トップゲート電極を含まず、ボトムゲート電極のみを含むボトムゲート型ＴＦＴである。また、第２酸化物半導体ＴＦＴ３３０は、ＥＳＬ（Ｅｔｃｈ－Ｓｔｏｐ－Ｌａｙｅｒ）型のＴＦＴである。

【0073】

第２酸化物半導体ＴＦＴ３３０は、第２絶縁膜１１９上で接触して存在する第２酸化物半導体膜３３３の酸化物半導体領域を含む。第２酸化物半導体膜３３３の酸化物半導体領域は、ソース／ドレイン領域３３４、３３６、及びそれらの間のチャネル領域３３２を含む。チャネル領域３３２の端面は、面内方向で、ソース／ドレイン領域３３４、３３６の端面と接触している。

【0074】

ソース／ドレイン電極３３５は、絶縁膜１２１を貫通してソース／ドレイン領域１３４の上面に接触するコンタクト部３３８を含む。ソース／ドレイン電極３３７は、絶縁膜１２１を貫通してソース／ドレイン領域３３６の上面に接触するコンタクト部３３９を含む。チャネル領域３３２は、絶縁膜１２１に覆われている。そのため、ソース／ドレイン電極３３５、３３７の形成の絶縁膜１２１のエッチングにおいて、チャネル領域３３２がエッチャントに晒されるのを防ぐことができる。第１酸化物半導体ＴＦＴ１７０及び第２酸化物半導体ＴＦＴ３３０は、平坦化膜１６１で覆われている。

【0075】

図１０は、酸化物半導体ＴＦＴの断面構造の他例を模式的に示す。以下においては、図２に示す構成例との差異を主に説明する。二つの構成例において、第１酸化物半導体ＴＦＴ１７０の構成は共通である。なお、図２の構成例と比較して、絶縁膜１２１、１２２が省略されているため、ソース／ドレイン電極１７７の上端部は、絶縁膜１１９の上面に接触して存在している。

【0076】

上側の第２酸化物半導体ＴＦＴ４３０は、トップゲート電極を含まず、ボトムゲート電極のみを含むボトムゲート型ＴＦＴである。また、第２酸化物半導体ＴＦＴ３３０は、ＢＣＥ（Ｂａｃｋ－Ｃｈａｎｎｅｌ－Ｅｔｃｈ）型のＴＦＴである。

【0077】

第２酸化物半導体ＴＦＴ４３０は、第２絶縁膜１１９上で接触して存在する第２酸化物半導体膜４３３の酸化物半導体領域を含む。第２酸化物半導体膜４３３の酸化物半導体領域は、ソース／ドレイン領域４３４、４３６、及びそれらの間のチャネル領域４３２を含む。チャネル領域４３２の端面は、面内方向で、ソース／ドレイン領域４３４、４３６の端面と接触している。

【0078】

ソース／ドレイン電極４３５は、絶縁膜を介することなく、ソース／ドレイン領域４３４の上面及び側面と接触して存在する。ソース／ドレイン電極４３５の一部は、絶縁膜１１９の上面上に接触して存在する。また、ソース／ドレイン電極４３７は、絶縁膜を介することなく、ソース／ドレイン領域４３６の上面及び側面と接触して存在する。ソース／ドレイン電極４３７の一部は、絶縁膜１１９の上面上に接触して存在する。平坦化膜１６１は、ソース／ドレイン電極４３５、４３７に加え、チャネル領域４３２に接触し、これらを覆う。

【0079】

以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。

【符号の説明】

【0080】

１ ＯＬＥＤ表示装置、１０ ＴＦＴ基板、１１ 基準電圧供給線、１５ データ線、１８ 電源線、２０ 封止基板、２５ 表示領域、３０ 接合部、３１、３２ 走査ドライバ、３３ 保護回路、３４ ドライバＩＣ、３６ デマルチプレクサ、１１３ 絶縁基板、１１５、１１７、１１９、２１９、３１５、 絶縁膜、１３１、１７１ ゲート電極、１３２、１７２ ゲート絶縁膜、１３３、１７３ 酸化物半導体膜、１３５、１３７、１７７ ソース／ドレイン電極、１３２、１７２ チャネル領域、１３４、１３６、１７４、１７６ ソース／ドレイン領域、Ｃ１ 保持容量、Ｃ１Ａ、Ｃ１Ｂ、Ｃ１Ｃ 容量、Ｅ１ ＯＬＥＤ素子、Ｔ１～Ｔ３ トランジスタ、１３０、１７０ 酸化物半導体ＴＦＴ

【図1】

【図2】

【図3A】

【図3B】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【図10】