知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024077351
(43)【公開日】2024-06-07
(54)【発明の名称】データ処理装置、プログラム及びデータ処理方法
(51)【国際特許分類】
G06N 99/00 20190101AFI20240531BHJP
【ＦＩ】
G06N99/00 180
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022189402
(22)【出願日】2022-11-28
(71)【出願人】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110002918
【氏名又は名称】弁理士法人扶桑国際特許事務所
(72)【発明者】
【氏名】渡部 康弘
(57)【要約】
【課題】複数ビット遷移処理の実装を容易にする。
【解決手段】遷移候補決定回路１３は、メモリ１２に記憶した局所場の値に基づいて、複数の状態変数のそれぞれの値が変化したときの評価関数の値の変化量を計算するとともに、所定の時点から、複数の状態変数のうち値を変化させる候補を１つずつ決定し、更新回路１４は、候補が決定されるたび、メモリ１２に記憶されている候補の値と局所場の値を更新し、累積値計算回路１５は、候補の値を変化させたときの上記変化量の累積値を計算し、判定回路１６は、累積値に基づいて、２以上の第１の数の候補の値の変化を受け入れるか否かを判定し、制御回路１７は、判定回路１６が第１の数の候補の値の変化を受け入れないと判定した場合、更新された複数の状態変数の値と更新された局所場の値を、メモリ１２に記憶されている上記所定の時点における値に戻す。
【選択図】図１
【解決手段】遷移候補決定回路１３は、メモリ１２に記憶した局所場の値に基づいて、複数の状態変数のそれぞれの値が変化したときの評価関数の値の変化量を計算するとともに、所定の時点から、複数の状態変数のうち値を変化させる候補を１つずつ決定し、更新回路１４は、候補が決定されるたび、メモリ１２に記憶されている候補の値と局所場の値を更新し、累積値計算回路１５は、候補の値を変化させたときの上記変化量の累積値を計算し、判定回路１６は、累積値に基づいて、２以上の第１の数の候補の値の変化を受け入れるか否かを判定し、制御回路１７は、判定回路１６が第１の数の候補の値の変化を受け入れないと判定した場合、更新された複数の状態変数の値と更新された局所場の値を、メモリ１２に記憶されている上記所定の時点における値に戻す。
【選択図】図１
【特許請求の範囲】
【請求項1】
組合せ最適化問題の評価関数に含まれる複数の状態変数の値と、前記複数の状態変数のそれぞれにおける局所場の値と、所定の時点における前記複数の状態変数の値と、前記所定の時点における前記局所場の値と、を記憶するメモリと、
前記局所場の値に基づいて、前記複数の状態変数のそれぞれの値が変化したときの前記評価関数の値の変化量を計算するとともに、前記所定の時点から、前記複数の状態変数のうち値を変化させる候補を１つずつ決定する遷移候補決定回路と、
前記候補が決定されるたび、前記メモリに記憶されている前記候補の値と前記局所場の値を更新する更新回路と、
前記候補の値を変化させたときの前記変化量の累積値を計算する累積値計算回路と、
前記累積値に基づいて、２以上の第１の数の前記候補の値の変化を受け入れるか否かを判定する判定回路と、
前記判定回路が前記第１の数の前記候補の値の変化を受け入れないと判定した場合、更新された前記複数の状態変数の値と更新された前記局所場の値を、前記所定の時点における前記複数の状態変数の値と前記局所場の値に戻す制御回路と、
を有するデータ処理装置。
前記局所場の値に基づいて、前記複数の状態変数のそれぞれの値が変化したときの前記評価関数の値の変化量を計算するとともに、前記所定の時点から、前記複数の状態変数のうち値を変化させる候補を１つずつ決定する遷移候補決定回路と、
前記候補が決定されるたび、前記メモリに記憶されている前記候補の値と前記局所場の値を更新する更新回路と、
前記候補の値を変化させたときの前記変化量の累積値を計算する累積値計算回路と、
前記累積値に基づいて、２以上の第１の数の前記候補の値の変化を受け入れるか否かを判定する判定回路と、
前記判定回路が前記第１の数の前記候補の値の変化を受け入れないと判定した場合、更新された前記複数の状態変数の値と更新された前記局所場の値を、前記所定の時点における前記複数の状態変数の値と前記局所場の値に戻す制御回路と、
を有するデータ処理装置。
【請求項2】
前記制御回路は、前記遷移候補決定回路に、前記変化量に基づいて前記複数の状態変数のそれぞれの値の変化を許容するか否かを判定する第１の処理をさせるか、前記所定の時点から、前記候補を１つずつ決定する第２の処理をさせるかを切り替え、
前記所定の時点は、前記第２の処理が開始する時点である、
請求項１に記載のデータ処理装置。
前記所定の時点は、前記第２の処理が開始する時点である、
請求項１に記載のデータ処理装置。
【請求項3】
前記メモリは、前記複数の状態変数の値と前記局所場の値を、複数のレプリカの数分記憶し、
前記制御回路は、前記遷移候補決定回路と、前記更新回路と、前記累積値計算回路と、前記判定回路に、前記複数のレプリカに対するパイプライン処理を行わせる、
請求項１に記載のデータ処理装置。
前記制御回路は、前記遷移候補決定回路と、前記更新回路と、前記累積値計算回路と、前記判定回路に、前記複数のレプリカに対するパイプライン処理を行わせる、
請求項１に記載のデータ処理装置。
【請求項4】
前記判定回路は、前記第１の数より少ない第２の数の前記候補の値が変化した場合の前記変化量の前記累積値に基づいて、前記第２の数の前記候補の値の変化を受け入れるか否かを判定する、
請求項１に記載のデータ処理装置。
請求項１に記載のデータ処理装置。
【請求項5】
前記遷移候補決定回路は、複数のモジュールに分かれており、前記複数のモジュールは、前記複数の状態変数のうち互いに異なる状態変数群の範囲内で、前記候補を１つずつｎ個決定し、
前記メモリは、前記複数の状態変数の値と、前記局所場の値と、前記所定の時点における前記複数の状態変数の値と、前記所定の時点における前記局所場の値によるセットを、前記複数のモジュールの数で分割して記憶し、
前記更新回路は、前記複数のモジュールのそれぞれに対応して記憶されている前記複数の状態変数の値と前記局所場の値とを、前記複数のモジュールのそれぞれが決定した前記候補にしたがって更新し、
前記累積値計算回路は、前記複数のモジュールのそれぞれに対して前記累積値を計算するとともに、前記複数のモジュールのそれぞれに対して計算した前記累積値のうちの１つを選択し、
前記判定回路は、選択された前記累積値に基づいて、選択された前記累積値に対応した前記第１の数の前記候補の値の変化を受け入れるか否かを判定する、
請求項１に記載のデータ処理装置。
前記メモリは、前記複数の状態変数の値と、前記局所場の値と、前記所定の時点における前記複数の状態変数の値と、前記所定の時点における前記局所場の値によるセットを、前記複数のモジュールの数で分割して記憶し、
前記更新回路は、前記複数のモジュールのそれぞれに対応して記憶されている前記複数の状態変数の値と前記局所場の値とを、前記複数のモジュールのそれぞれが決定した前記候補にしたがって更新し、
前記累積値計算回路は、前記複数のモジュールのそれぞれに対して前記累積値を計算するとともに、前記複数のモジュールのそれぞれに対して計算した前記累積値のうちの１つを選択し、
前記判定回路は、選択された前記累積値に基づいて、選択された前記累積値に対応した前記第１の数の前記候補の値の変化を受け入れるか否かを判定する、
請求項１に記載のデータ処理装置。
【請求項6】
前記制御回路は、
前記判定回路が前記第１の数の前記候補の値の変化を受け入れると判定した場合、前記更新回路に、前記メモリに記憶されている前記複数のモジュールの前記複数の状態変数の値と前記局所場の値を、前記所定の時点における前記複数の状態変数の値と前記局所場の値に戻したのち、前記第１の数の前記候補にしたがって更新させ、
前記判定回路が前記第１の数の前記候補の値の変化を受け入れないと判定した場合、前記複数のモジュールの更新された前記複数の状態変数の値と更新された前記局所場の値を、前記所定の時点における前記複数の状態変数の値と前記局所場の値に戻す、
請求項５に記載のデータ処理装置。
前記判定回路が前記第１の数の前記候補の値の変化を受け入れると判定した場合、前記更新回路に、前記メモリに記憶されている前記複数のモジュールの前記複数の状態変数の値と前記局所場の値を、前記所定の時点における前記複数の状態変数の値と前記局所場の値に戻したのち、前記第１の数の前記候補にしたがって更新させ、
前記判定回路が前記第１の数の前記候補の値の変化を受け入れないと判定した場合、前記複数のモジュールの更新された前記複数の状態変数の値と更新された前記局所場の値を、前記所定の時点における前記複数の状態変数の値と前記局所場の値に戻す、
請求項５に記載のデータ処理装置。
【請求項7】
組合せ最適化問題の評価関数に含まれる複数の状態変数の値と、前記複数の状態変数のそれぞれにおける局所場の値と、所定の時点における前記複数の状態変数の値と、前記所定の時点における前記局所場の値と、をメモリに記憶し、
前記局所場の値に基づいて、前記複数の状態変数のそれぞれの値が変化したときの前記評価関数の値の変化量を計算するとともに、前記所定の時点から、前記複数の状態変数のうち値を変化させる候補を１つずつ決定し、
前記候補が決定されるたび、前記メモリに記憶されている前記候補の値と前記局所場の値を更新し、
前記候補の値を変化させたときの前記変化量の累積値を計算し、
前記累積値に基づいて、２以上の第１の数の前記候補の値の変化を受け入れるか否かを判定し、
前記第１の数の前記候補の値の変化を受け入れないと判定した場合、更新された前記複数の状態変数の値と更新された前記局所場の値を、前記所定の時点における前記複数の状態変数の値と前記局所場の値に戻す、
処理をコンピュータに実行させるプログラム。
前記局所場の値に基づいて、前記複数の状態変数のそれぞれの値が変化したときの前記評価関数の値の変化量を計算するとともに、前記所定の時点から、前記複数の状態変数のうち値を変化させる候補を１つずつ決定し、
前記候補が決定されるたび、前記メモリに記憶されている前記候補の値と前記局所場の値を更新し、
前記候補の値を変化させたときの前記変化量の累積値を計算し、
前記累積値に基づいて、２以上の第１の数の前記候補の値の変化を受け入れるか否かを判定し、
前記第１の数の前記候補の値の変化を受け入れないと判定した場合、更新された前記複数の状態変数の値と更新された前記局所場の値を、前記所定の時点における前記複数の状態変数の値と前記局所場の値に戻す、
処理をコンピュータに実行させるプログラム。
【請求項8】
メモリが、組合せ最適化問題の評価関数に含まれる複数の状態変数の値と、前記複数の状態変数のそれぞれにおける局所場の値と、所定の時点における前記複数の状態変数の値と、前記所定の時点における前記局所場の値と、を記憶し、
遷移候補決定回路が、前記局所場の値に基づいて、前記複数の状態変数のそれぞれの値が変化したときの前記評価関数の値の変化量を計算するとともに、前記所定の時点から、前記複数の状態変数のうち値を変化させる候補を１つずつ決定し、
更新回路が、前記候補が決定されるたび、前記メモリに記憶されている前記候補の値と前記局所場の値を更新し、
累積値計算回路が、前記候補の値を変化させたときの前記変化量の累積値を計算し、
判定回路が、前記累積値に基づいて、２以上の第１の数の前記候補の値の変化を受け入れるか否かを判定し、
制御回路が、前記判定回路が前記第１の数の前記候補の値の変化を受け入れないと判定した場合、更新された前記複数の状態変数の値と更新された前記局所場の値を、前記所定の時点における前記複数の状態変数の値と前記局所場の値に戻す、
データ処理方法。
遷移候補決定回路が、前記局所場の値に基づいて、前記複数の状態変数のそれぞれの値が変化したときの前記評価関数の値の変化量を計算するとともに、前記所定の時点から、前記複数の状態変数のうち値を変化させる候補を１つずつ決定し、
更新回路が、前記候補が決定されるたび、前記メモリに記憶されている前記候補の値と前記局所場の値を更新し、
累積値計算回路が、前記候補の値を変化させたときの前記変化量の累積値を計算し、
判定回路が、前記累積値に基づいて、２以上の第１の数の前記候補の値の変化を受け入れるか否かを判定し、
制御回路が、前記判定回路が前記第１の数の前記候補の値の変化を受け入れないと判定した場合、更新された前記複数の状態変数の値と更新された前記局所場の値を、前記所定の時点における前記複数の状態変数の値と前記局所場の値に戻す、
データ処理方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、データ処理装置、プログラム及びデータ処理方法に関する。
【背景技術】
【0002】
組合せ最適化問題の解を探索する際に、組合せ最適化問題を、磁性体のスピンの振る舞いを表すイジングモデルに変換する手法がある。そして、マルコフ連鎖モンテカルロ法により、イジング型の評価関数の値、つまりイジングモデルのエネルギーに相当する値が極小になるイジングモデルの状態の探索が行われる。評価関数の極小値のうちの最小値になる状態が最適解となる。イジング型の評価関数に含まれる状態変数は、０または１の値を取るバイナリ変数である。状態変数はビットと表記されてもよい。なお、評価関数の符号を変えれば、評価関数の値が極大になる状態を探索することもできる。
【0003】
以下、マルコフ連鎖モンテカルロ法を、ＭＣＭＣ（Markov-Chain Monte Carlo）法と略す。また、ＭＣＭＣ法による処理をＭＣＭＣ処理と呼ぶ場合もある。ＭＣＭＣ処理では、たとえば、メトロポリス法またはギブス法で規定される状態遷移の受け入れ確率で、その状態遷移が受け入れられる。ＭＣＭＣ法の一種として、疑似焼き鈍し法やレプリカ交換法がある。
【0004】
従来、ＭＣＭＣ処理の１試行あたりに状態変数の変化（以下、遷移という）を許容するビット数を１とする処理（以下単一ビット遷移処理という）がある。しかし、単一ビット遷移処理では、解が局所解に嵌まった場合に、その局所解から脱出することが難しくなり、探索速度が低下する場合がある。
【0005】
そのため、複数ビットの遷移が生じる場合の評価関数の値の変化量の計算結果に基づいて、当該複数ビットの遷移の可否を判定し、遷移が許容された場合には複数ビットの遷移を生じさせる処理が提案されている（たとえば、特許文献１－４参照）。以下このような処理を複数ビット遷移処理という。複数ビット遷移処理によれば、解の局所解からの脱出が促進され、探索範囲を広げることができる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０２０－０２１２０９号公報
【特許文献2】特開２０２０－０６４５３６号公報
【特許文献3】特開２０２１－１５７３６１号公報
【特許文献4】特開２０２１－１６５９６５号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
従来の複数ビット遷移処理では、複数ビットの遷移が生じる場合の評価関数の値の変化量を計算するための構成やデータを伝搬する構成などが複雑となるため、実装が容易ではなかった。
【0008】
１つの側面では、本発明は、複数ビット遷移処理の実装が比較的容易に実現可能なデータ処理装置、プログラム及びデータ処理方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
１つの実施態様では、組合せ最適化問題の評価関数に含まれる複数の状態変数の値と、前記複数の状態変数のそれぞれにおける局所場の値と、所定の時点における前記複数の状態変数の値と、前記所定の時点における前記局所場の値と、を記憶するメモリと、前記局所場の値に基づいて、前記複数の状態変数のそれぞれの値が変化したときの前記評価関数の値の変化量を計算するとともに、前記所定の時点から、前記複数の状態変数のうち値を変化させる候補を１つずつ決定する遷移候補決定回路と、前記候補が決定されるたび、前記メモリに記憶されている前記候補の値と前記局所場の値を更新する更新回路と、前記候補の値を変化させたときの前記変化量の累積値を計算する累積値計算回路と、前記累積値に基づいて、２以上の第１の数の前記候補の値の変化を受け入れるか否かを判定する判定回路と、前記判定回路が前記第１の数の前記候補の値の変化を受け入れないと判定した場合、更新された前記複数の状態変数の値と更新された前記局所場の値を、前記所定の時点における前記複数の状態変数の値と前記局所場の値に戻す制御回路と、を有するデータ処理装置が提供される。
【0010】
また、１つの実施態様では、プログラムが提供される。
また、１つの実施態様では、データ処理方法が提供される。
また、１つの実施態様では、データ処理方法が提供される。
【発明の効果】
【0011】
１つの側面では、本発明は、複数ビット遷移処理の実装が比較的容易に実現できる。
【図面の簡単な説明】
【0012】
【図1】第１の実施の形態のデータ処理装置の一例を示す図である。
【図2】メモリ、更新回路及び遷移候補決定回路の回路例を示す図である。
【図3】第１の実施の形態のデータ処理方法の一例の流れを示すフローチャートである。
【図4】単一ビット遷移処理の一例の流れを示すフローチャートである。
【図5】複数ビット遷移処理の一例の流れを示すフローチャートである。
【図6】複数ビット遷移処理の他の例の流れを示すフローチャートである。
【図7】パイプライン処理の一例を示す図である。
【図8】第２の実施の形態のデータ処理装置の一例を示す図である（その１）。
【図9】第２の実施の形態のデータ処理装置の一例を示す図である（その２）。
【図10】複数ビット遷移処理の一例の流れを示すフローチャートである。
【図11】複数ビット遷移処理の他の例の流れを示すフローチャートである。
【図12】パイプライン処理の一例を示す図である。
【図13】データ処理装置の一例のハードウェア例を示す図である。
【図14】コンピュータのハードウェア例を示す図である。
【発明を実施するための形態】
【0013】
以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
第１の実施の形態のデータ処理装置は、組合せ最適化問題に対する解を、疑似焼き鈍し法、レプリカ交換法などのＭＣＭＣ法を用いて探索し、探索した解を出力する。
（第１の実施の形態）
第１の実施の形態のデータ処理装置は、組合せ最適化問題に対する解を、疑似焼き鈍し法、レプリカ交換法などのＭＣＭＣ法を用いて探索し、探索した解を出力する。
【0014】
組合せ最適化問題は、たとえば、イジング型の評価関数に変換される。組合せ最適化問題の評価関数は、目的関数やエネルギー関数などと呼ばれることもある。評価関数は、複数の状態変数と複数の重み係数を含む。イジング型の評価関数では、状態変数は、０または１の値を取るバイナリ変数である。状態変数はビットと表記されてもよい。組合せ最適化問題の解は、複数の状態変数の値により表される。評価関数の値を最小化する解が、組合せ最適化問題の最適解に対応する。以下、評価関数の値を、エネルギーという。
【0015】
イジング型の評価関数は、式（１）で表せる。
【0016】
【数1】
【0017】
状態ベクトルｘは、複数の状態変数を要素とし、イジングモデルの状態を表す。式（１）は、ＱＵＢＯ（Quadratic Unconstrained Binary Optimization）形式で定式化された評価関数である。なお、エネルギーを最大化する問題の場合には、評価関数の符号を逆にすればよい。
【0018】
式（１）の右辺第１項は、全状態変数から選択可能な２つの状態変数の全組合せについて、漏れと重複なく、２つの状態変数の値と重み係数との積を積算したものである。添え字ｉ，ｊは状態変数のインデックスである。ｘｉは、ｉ番目の状態変数である。ｘｊは、ｊ番目の状態変数である。以下では、状態変数の数は、Ｎ個であるものとする。Ｗｉｊは、ｉ番目の状態変数とｊ番目の状態変数との間の重み、または、結合の強さを示す重み係数である。Ｗｉｊ＝Ｗｊｉであり、Ｗｉｉ＝０である。状態変数の数がＮ個の場合、Ｗｉｊの数はＮ×Ｎ個である。
【0019】
式（１）の右辺第２項は、全状態変数の各々のバイアスと状態変数の値との積の総和を求めたものである。ｂｉは、ｉ番目の状態変数に対するバイアスを示している。
状態変数ｘｉの値が変化して１－ｘｉとなると、状態変数ｘｉの変化量は、Δｘｉ＝（１－ｘｉ）－ｘｉ＝１－２ｘｉと表せる。したがって、評価関数Ｅ（ｘ）に対して、状態変数ｘｉの変化に伴うエネルギーの変化量（ΔＥｉ）は、以下の式（２）で表せる。
状態変数ｘｉの値が変化して１－ｘｉとなると、状態変数ｘｉの変化量は、Δｘｉ＝（１－ｘｉ）－ｘｉ＝１－２ｘｉと表せる。したがって、評価関数Ｅ（ｘ）に対して、状態変数ｘｉの変化に伴うエネルギーの変化量（ΔＥｉ）は、以下の式（２）で表せる。
【0020】
【数2】
【0021】
ｈｉは局所場（ＬＦ：Local Field）と呼ばれる。ｘｊの値が変化したときのｈｉの変化量は、Δｈｉ
（ｊ）＝ＷｉｊΔｘｊと表される。
解の探索において、エネルギーの変化量がΔＥｉとなる状態遷移、すなわち、状態変数ｘｉの値の変化を受け入れるか否かを決定するためにメトロポリス法やギブス法が用いられる。具体的には、ある状態から当該状態よりもエネルギーの低い他の状態への遷移を探索する近傍探索において、エネルギーが下がる状態だけでなく、エネルギーが上がる状態への遷移が確率的に受け入れられる。たとえば、ΔＥｉを生じさせる状態変数の値の変化を受け入れる受入確率Ａｉは、式（３）で表せる。
解の探索において、エネルギーの変化量がΔＥｉとなる状態遷移、すなわち、状態変数ｘｉの値の変化を受け入れるか否かを決定するためにメトロポリス法やギブス法が用いられる。具体的には、ある状態から当該状態よりもエネルギーの低い他の状態への遷移を探索する近傍探索において、エネルギーが下がる状態だけでなく、エネルギーが上がる状態への遷移が確率的に受け入れられる。たとえば、ΔＥｉを生じさせる状態変数の値の変化を受け入れる受入確率Ａｉは、式（３）で表せる。
【0022】
【数3】
【0023】
βは温度を表すパラメータであるＴ（Ｔ＞０）の逆数（β＝１／Ｔ）であり、逆温度と呼ばれる。以下、βやＴを温度値と呼ぶこともある。ｍｉｎ演算子は、引数のうちの最小値を取ることを示す。式（３）の右辺上側はメトロポリス法に相当する。式（３）の右辺下側はギブス法に相当する。
【0024】
図１は、第１の実施の形態のデータ処理装置の一例を示す図である。
データ処理装置１０は、重み係数メモリ１１、メモリ１２、遷移候補決定回路１３、更新回路１４、累積値計算回路１５、判定回路１６、制御回路１７、エネルギー更新保持回路１８、比較回路１９、最低エネルギー更新保持回路２０を有する。
データ処理装置１０は、重み係数メモリ１１、メモリ１２、遷移候補決定回路１３、更新回路１４、累積値計算回路１５、判定回路１６、制御回路１７、エネルギー更新保持回路１８、比較回路１９、最低エネルギー更新保持回路２０を有する。
【0025】
重み係数メモリ１１は、式（１）に示したＮ×Ｎ個のＷｉｊを記憶する。重み係数メモリ１１は、たとえば、ＤＲＡＭ（Dynamic Random Access Memory）などの電子回路である揮発性の記憶装置やフラッシュメモリなどの電子回路である不揮発性の記憶装置などにより実現できる。重み係数メモリ１１は、ＨＤＤ（Hard Disk Drive）などの記憶装置であってもよい。
【0026】
メモリ１２は、評価関数に含まれる複数の状態変数（ｘ１～ｘＮ）の値（以下、状態という場合もある）と、ｘ１～ｘＮのそれぞれにおける局所場（ｈ１～ｈＮ）の値を記憶する。さらに、メモリ１２は、解探索の所定の時点におけるｘ１～ｘＮの値と、所定の時点におけるｈ１～ｈＮの値を記憶する。ここで、所定の時点は、たとえば、複数ビット遷移処理が開始する時点（以下、開始点という）である。図１では、開始点におけるｘ１～ｘＮの値が開始点状態、開始点におけるｈ１～ｈＮの値が開始点局所場と表記されている。
【0027】
メモリ１２は、重み係数メモリ１１よりも記憶容量が小さいものを用いることができる。メモリ１２は、たとえば、ＳＲＡＭ（Static Random Access Memory）やレジスタなどの電子回路である揮発性の記憶装置などにより実現できる。
【0028】
遷移候補決定回路１３は、ｈ１～ｈＮに基づいて、ｘ１～ｘＮのそれぞれの値が変化したときのエネルギーの変化量（ΔＥ１～ΔＥＮ）を計算する。遷移候補決定回路１３は、ΔＥ１～ΔＥＮを並列に計算できる。さらに、遷移候補決定回路１３は、開始点における複数の状態変数のうち値を変化させる候補（以下遷移候補という）を１つずつ決定する。
【0029】
以下の例では、データ処理装置１０は、ｎビットの複数ビット遷移処理を行うものとして説明する。ｎは、遷移ビット深さと呼ぶこともできる。遷移候補決定回路１３は、上記遷移候補を１つずつｎ個決定する。
【0030】
遷移候補決定回路１３は、遷移候補として決定した状態変数のインデックスと、遷移候補の値を変化させたときのエネルギーの変化量（ΔＥ）を出力する。遷移候補を決定する方法の例と、遷移候補決定回路１３の例については後述する（図２参照）。
【0031】
更新回路１４は、遷移候補が決定されるたび、メモリ１２に記憶されているｘ１～ｘＮの値とｈ１～ｈＮの値を、遷移候補の値が変化した場合の値に更新する。以下の例では、更新回路１４は、ｎ－１個の遷移候補が決定されるまで、上記の更新を行うものとする。ｘｊが遷移候補である場合、ｈｉは、ｈｉ＝ｈｉ＋ＷｉｊΔｘｊという値に更新される。なお、このとき開始点における状態（開始点状態）と局所場（開始点局所場）は更新されない。ここでの更新は仮の更新であり、後述の処理により、更新された状態や局所場の値は、開始点状態、開始点局所場に戻されることがある。図１の例では、更新回路１４は、制御回路１７の制御に基づいて上記の更新処理を行う。
【0032】
累積値計算回路１５は、遷移候補の値を変化させたときのエネルギーの変化量の累積値を計算する。累積値計算回路１５は、たとえば、加算器やレジスタなどを用いて実現できる。
【0033】
判定回路１６は、ＭＣＭＣ法にしたがって、エネルギーの変化量の累積値に基づいて、ｎ個の遷移候補の値の変化を受け入れるか否かを判定する。判定回路１６は、たとえば、前述の式（３）のΔＥｉとして、上記累積値を用いて、式（３）の受入確率Ａｉで、ｎ個の遷移候補の値の変化を受け入れるように判定を行う。このような判定を行う判定回路１６は、たとえば、０から１の値をもつ一様乱数と、Ａｉとの比較結果に基づいた値を出力する比較器などを用いて実現できる。
【0034】
制御回路１７は、判定回路１６がｎ個の遷移候補の値の変化を受け入れると判定した場合、更新回路１４に、メモリ１２に記憶されているｘ１～ｘＮの値と、ｈ１～ｈＮの値を、ｎ番目の遷移候補の値が変化した場合の値に更新させる。また、制御回路１７は、判定回路１６がｎ個の遷移候補の値の変化を受け入れないと判定した場合、更新されたｘ１～ｘＮの値と更新されたｈ１～ｈＮの値を、記憶されている開始点状態と開始点局所場の値に戻す。
【0035】
また、制御回路１７は、図１に示した各要素の動作を制御する機能を有する。
たとえば、制御回路１７は、遷移候補決定回路１３が出力するインデックスに対応する状態変数と他の状態変数との間の重み係数を、重み係数メモリ１１から更新回路１４に読み出させる制御を行う。さらに、制御回路１７は、判定回路１６による判定処理で用いられる温度値（Ｔまたはβ）を制御する。ＭＣＭＣ法として疑似焼き鈍し法が用いられる場合、制御回路１７は、たとえば、Ｔの値を、所定のスケジュールで徐々に小さくしていく。ＭＣＭＣ法としてレプリカ交換法が用いられる場合、制御回路１７は、イジングモデルの複数のレプリカについて、それぞれ独立に上記の各回路の処理が行われるように制御を行う。制御回路１７は、複数のレプリカのそれぞれに異なる温度値を設定し、所定の周期において所定の交換確率で、レプリカ間で温度値を交換する。
たとえば、制御回路１７は、遷移候補決定回路１３が出力するインデックスに対応する状態変数と他の状態変数との間の重み係数を、重み係数メモリ１１から更新回路１４に読み出させる制御を行う。さらに、制御回路１７は、判定回路１６による判定処理で用いられる温度値（Ｔまたはβ）を制御する。ＭＣＭＣ法として疑似焼き鈍し法が用いられる場合、制御回路１７は、たとえば、Ｔの値を、所定のスケジュールで徐々に小さくしていく。ＭＣＭＣ法としてレプリカ交換法が用いられる場合、制御回路１７は、イジングモデルの複数のレプリカについて、それぞれ独立に上記の各回路の処理が行われるように制御を行う。制御回路１７は、複数のレプリカのそれぞれに異なる温度値を設定し、所定の周期において所定の交換確率で、レプリカ間で温度値を交換する。
【0036】
また、制御回路１７は、判定回路１６が出力する判定結果に基づいて、遷移候補決定回路１３に、単一ビット遷移処理を実行させるか複数ビット遷移処理を実行させるか、切り替えてもよい。たとえば、単一ビット遷移処理での解探索時に、値の変化を受け入れないことを示す判定結果が所定期間続いた場合には、制御回路１７は、単一ビット遷移処理から複数ビット遷移処理に切り替える。
【0037】
単一ビット遷移処理では、遷移候補決定回路１３は、ΔＥ１～ΔＥＮに基づいてｘ１～ｘＮのそれぞれに対して、値の変化を許容するか否かを判定する処理を行う。このときの判定は、判定回路１６と同様に、ＭＣＭＣ法にしたがって行われる。複数ビット遷移処理では、遷移候補決定回路１３は、開始点から、遷移候補を１つずつ決定する処理を行う。
【0038】
複数ビット遷移処理による解探索時に、値の変化を受け入れないことを示す判定結果が所定期間続いた場合には、制御回路１７は、複数ビット遷移処理におけるｎの値を増やしてもよい。制御回路１７は、単一ビット遷移処理から複数ビット遷移処理に切り替える。複数ビット遷移処理による解探索時に、値の変化を受け入れることを示す判定結果が得られた場合、または、そのような判定結果が所定期間続いた場合、制御回路１７は、複数ビット遷移処理から単一ビット遷移処理に切り替えてもよい。
【0039】
また、制御回路１７は、判定回路１６がｎ個の遷移候補の値の変化を受け入れないと判定した場合、同じｎ個の遷移候補が再び選択されないように、遷移候補決定回路１３を制御してもよい。
【0040】
エネルギー更新保持回路１８は、たとえば、レジスタなどの保持回路を有し、エネルギーを保持する。エネルギー更新保持回路１８は、判定回路１６がｎ個の遷移候補の値の変化を受け入れると判定した場合、累積値計算回路１５が計算したΔＥの累積値を取得し、その累積値によりエネルギーを更新し、出力する。
【0041】
比較回路１９は、エネルギー更新保持回路１８に保持されているエネルギーと、最低エネルギー更新保持回路２０に保持されている最低エネルギーとを比較する。
最低エネルギー更新保持回路２０は、たとえば、レジスタなどの保持回路を有し、これまでに得られた最低エネルギーを保持する。最低エネルギー更新保持回路２０は、比較回路１９が、これまでに得られた最低エネルギーよりも、エネルギー更新保持回路１８に保持されているエネルギーが小さい旨の比較結果を出力した場合、そのエネルギーで最低エネルギーを更新する。また、最低エネルギー更新保持回路２０は、最低エネルギーが得られたときのｘ１～ｘＮの値を保持する。そして、たとえば、所定の終了条件が満たされたときに保持されているｘ１～ｘＮの値が、組合せ最適化問題の解として出力される。
最低エネルギー更新保持回路２０は、たとえば、レジスタなどの保持回路を有し、これまでに得られた最低エネルギーを保持する。最低エネルギー更新保持回路２０は、比較回路１９が、これまでに得られた最低エネルギーよりも、エネルギー更新保持回路１８に保持されているエネルギーが小さい旨の比較結果を出力した場合、そのエネルギーで最低エネルギーを更新する。また、最低エネルギー更新保持回路２０は、最低エネルギーが得られたときのｘ１～ｘＮの値を保持する。そして、たとえば、所定の終了条件が満たされたときに保持されているｘ１～ｘＮの値が、組合せ最適化問題の解として出力される。
【0042】
図２は、メモリ、更新回路及び遷移候補決定回路の回路例を示す図である。
メモリ１２は、状態記憶領域１２ａ、開始点状態記憶領域１２ｂ、局所場記憶領域１２ｃ、開始点局所場記憶領域１２ｄ、アクセス制御回路１２ｅ，１２ｆを有する。
メモリ１２は、状態記憶領域１２ａ、開始点状態記憶領域１２ｂ、局所場記憶領域１２ｃ、開始点局所場記憶領域１２ｄ、アクセス制御回路１２ｅ，１２ｆを有する。
【0043】
状態記憶領域１２ａにはｘ１～ｘＮの値が記憶され、開始点状態記憶領域１２ｂには解探索の開始点におけるｘ１～ｘＮの値が記憶される。局所場記憶領域１２ｃにはｈ１～ｈＮの値が記憶され、開始点局所場記憶領域１２ｄには開始点におけるｈ１～ｈＮの値が記憶される。
【0044】
アクセス制御回路１２ｅは、制御回路１７の制御に基づいて、状態記憶領域１２ａ、開始点状態記憶領域１２ｂ、更新回路１４の状態更新保持回路１４ａとの間での状態の読み出しと書き込みを制御する。制御回路１７の制御に基づいて、たとえば、以下のような動作が行われる。
【0045】
ｘ１～ｘＮの値の更新が行われる場合、アクセス制御回路１２ｅは、更新されたｘ１～ｘＮの値によって、状態記憶領域１２ａに記憶されているｘ１～ｘＮの値を上書きする。
判定回路１６がｎ個の遷移候補の値の変化を受け入れると判定した場合、アクセス制御回路１２ｅは、状態記憶領域１２ａに記憶されているｘ１～ｘＮの値によって、開始点状態記憶領域１２ｂに記憶されている開始点におけるｘ１～ｘＮの値を上書きする。なお、状態記憶領域１２ａに記憶されているｘ１～ｘＮの値は、開始点のｘ１～ｘＮの値のうちｎ個の値が更新されたものである。
判定回路１６がｎ個の遷移候補の値の変化を受け入れると判定した場合、アクセス制御回路１２ｅは、状態記憶領域１２ａに記憶されているｘ１～ｘＮの値によって、開始点状態記憶領域１２ｂに記憶されている開始点におけるｘ１～ｘＮの値を上書きする。なお、状態記憶領域１２ａに記憶されているｘ１～ｘＮの値は、開始点のｘ１～ｘＮの値のうちｎ個の値が更新されたものである。
【0046】
判定回路１６がｎ個の遷移候補の値の変化を受け入れないと判定した場合、アクセス制御回路１２ｅは、開始点状態記憶領域１２ｂに記憶されている開始点におけるｘ１～ｘＮの値によって、状態記憶領域１２ａに記憶されているｘ１～ｘＮの値を上書きする。
【0047】
アクセス制御回路１２ｆは、制御回路１７の制御に基づいて、局所場記憶領域１２ｃ、開始点局所場記憶領域１２ｄ、局所場更新保持回路１４ｂ、局所場保持レジスタ１３ａとの間での局所場の読み出しと書き込みを制御する。制御回路１７の制御に基づいて、たとえば、以下のような動作が行われる。
【0048】
遷移候補決定回路１３の処理が行われる場合、アクセス制御回路１２ｆは、局所場記憶領域１２ｃに記憶されているｈ１～ｈＮの値を、局所場保持レジスタ１３ａに書き込む。
ｈ１～ｈＮの値の更新が行われる場合、アクセス制御回路１２ｆは、更新されたｈ１～ｈＮの値によって、局所場記憶領域１２ｃに記憶されているｈ１～ｈＮの値を上書きする。
ｈ１～ｈＮの値の更新が行われる場合、アクセス制御回路１２ｆは、更新されたｈ１～ｈＮの値によって、局所場記憶領域１２ｃに記憶されているｈ１～ｈＮの値を上書きする。
【0049】
判定回路１６がｎ個の遷移候補の値の変化を受け入れると判定した場合、アクセス制御回路１２ｆは、局所場記憶領域１２ｃに記憶されているｈ１～ｈＮの値によって、開始点局所場記憶領域１２ｄに記憶されている開始点におけるｈ１～ｈＮの値を上書きする。
【0050】
判定回路１６がｎ個の遷移候補の値の変化を受け入れないと判定した場合、アクセス制御回路１２ｆは、開始点局所場記憶領域１２ｄに記憶されている開始点におけるｈ１～ｈＮの値によって、局所場記憶領域１２ｃに記憶されているｈ１～ｈＮの値を上書きする。
【0051】
遷移候補決定回路１３は、局所場保持レジスタ１３ａ、ΔＥ計算保持回路１３ｂ、受入れ判定回路１３ｃ、選択回路１３ｄを有する。
局所場保持レジスタ１３ａは、ｈ１～ｈＮの値を保持する。
局所場保持レジスタ１３ａは、ｈ１～ｈＮの値を保持する。
【0052】
ΔＥ計算保持回路１３ｂは、局所場保持レジスタ１３ａに保持されているｈ１～ｈＮの値を用いて、前述の式（２）にしたがって、ΔＥ１～ΔＥＮを計算する。なお、図示を省略しているが、式（２）のΔｘｉは、状態記憶領域１２ａに保持されているｘ１～ｘＮの値から求めることができる。さらに、ΔＥ計算保持回路１３ｂは、たとえば、レジスタを有し、計算したΔＥ１～ΔＥＮを保持する。
【0053】
受入れ判定回路１３ｃは、少なくとも１つの状態変数の値の変化を受け入れる。たとえば、受入れ判定回路１３ｃは、値が変化したときにエネルギーが最も低くなるΔＥを生じさせる状態変数のインデックスとそのΔＥを出力する。受入れ判定回路１３ｃは、たとえば、所定の閾値よりも小さいΔＥを生じさせる複数の状態変数のインデックスとそれらのΔＥを出力してもよい。これら以外にも、受入れ判定回路１３ｃは、所定のルールにしたがって、１以上の状態変数の値の変化を受け入れるようにしてもよい。
【0054】
ただし、受入れ判定回路１３ｃは、ｎ個の遷移候補を決定する間に、一度、遷移候補となった状態変数については、その状態変数の値の変化を受け入れない。一度、遷移候補となった状態変数が、再度遷移候補となり、その状態変数の値が元に戻ることを防止するためである。
【0055】
なお、受入れ判定回路１３ｃは、ΔＥの代わりに、ｘ１～ｘＮの値のそれぞれが変化した場合に、更新されるΔＥのｎ個の累積値を用いてもよい。このような累積値は累積値計算回路１５で計算することができる。ただし、累積値は、必ずしも元の精度で遷移候補決定回路１３に渡されなくてもよい。たとえば、累積値計算回路１５は、所定のビット削減手法により累積値のデータ量を削減（たとえば、６４ビットから４ビットへ削減）し、データ量削減後の累積値を遷移候補決定回路１３に渡してもよい。ｎ番目の遷移候補としてｘ１～ｘＮの何れが選択される場合でも、ｎ－１番目までの遷移候補は共通であるため、ΔＥを用いてもΔＥの累積値を用いて、ΔＥと累積値のｘ１～ｘＮの間の大小関係は変わらない。そのため、遷移候補決定回路１３は、受入れ判定を累積値に基づいて行ってもΔＥに基づいて行っても同様の処理となる。
【0056】
また、単一ビット遷移処理の場合、受入れ判定回路１３ｃは、式（３）に示した受け入れ確率で、各状態変数の値の変化を受け入れる。
選択回路１３ｄは、受入れ判定回路１３ｃが、複数の状態変数の値の変化を受け入れた場合に、値の変化が受け入れられた複数の状態変数のうちの１つを選択し、その状態変数のインデックスと、その状態変数の値の変化に伴うΔＥとを出力する。たとえば、選択回路１３ｄは、ランダムに１つの状態変数を選択してもよいし、所定のルールにしたがって１つの状態変数を選択してもよい。
選択回路１３ｄは、受入れ判定回路１３ｃが、複数の状態変数の値の変化を受け入れた場合に、値の変化が受け入れられた複数の状態変数のうちの１つを選択し、その状態変数のインデックスと、その状態変数の値の変化に伴うΔＥとを出力する。たとえば、選択回路１３ｄは、ランダムに１つの状態変数を選択してもよいし、所定のルールにしたがって１つの状態変数を選択してもよい。
【0057】
選択回路１３ｄが選択した状態変数のインデックスは、制御回路１７に供給され、その状態変数の値の変化に伴うΔＥは累積値計算回路１５に供給される。
更新回路１４は、状態更新保持回路１４ａ、局所場更新保持回路１４ｂを有する。
更新回路１４は、状態更新保持回路１４ａ、局所場更新保持回路１４ｂを有する。
【0058】
状態更新保持回路１４ａは、たとえば、レジスタを有し、ｘ１～ｘＮの値を保持する。また、状態更新保持回路１４ａは、制御回路１７の制御のもと、選択回路１３ｄが選択した状態変数の値を更新する。
【0059】
局所場更新保持回路１４ｂは、たとえば、レジスタを有し、ｈ１～ｈＮの値を保持する。また、局所場更新保持回路１４ｂは、制御回路１７の制御のもと、選択回路１３ｄが選択した状態変数の値の変化に伴いｈ１～ｈＮの値を更新する。たとえば、ｘｊが遷移候補である場合、ｈｉは、ｈｉ＝ｈｉ＋ＷｉｊΔｘｊという値に更新される。
【0060】
以上のような、データ処理装置１０の各回路は、たとえば、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などの電子回路を用いて実現できる。また、データ処理装置１０の各回路の少なくとも一部は、プロセッサがプログラムを実行することによるソフトウェア処理にて実現することもできる。プロセッサには、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＤＳＰ（Digital Signal Processor）などがある。
【0061】
次に、上記のようなデータ処理装置１０によるデータ処理方法（解探索）の流れを、フローチャートを用いて説明する。
図３は、第１の実施の形態のデータ処理方法の一例の流れを示すフローチャートである。
図３は、第１の実施の形態のデータ処理方法の一例の流れを示すフローチャートである。
【0062】
まず、制御回路１７の制御のもと、初期化が行われる（ステップＳ１０）。ステップＳ１０の処理では、エネルギーや局所場の初期値の設定や、解探索の終了条件などの設定が行われる。さらに、疑似焼き鈍し法が行われる場合、たとえば、温度値の開始値や終了値、所定の温度変更周期ごとに温度値に乗じる値などの設定が行われる。レプリカ交換法が行われる場合、各レプリカへの温度値の設定や、レプリカ交換周期などが設定される。
【0063】
制御回路１７は、複数ビット遷移処理を開始するか否かを判定する（ステップＳ１１）。たとえば、制御回路１７は、解探索の開始時には単一ビット遷移処理を開始させ、値の変化を受け入れないことを示す判定結果が所定期間続いた場合には、複数ビット遷移処理を開始させる。
【0064】
制御回路１７が、複数ビット遷移処理を開始しないと判定した場合、ステップＳ１２の処理が行われる。ステップＳ１２の処理では、単一ビット遷移処理が行われる。単一ビット遷移処理の流れについては後述する（図４参照）。ステップＳ１２の処理後、ステップＳ１８の処理が行われる。
【0065】
制御回路１７が、複数ビット遷移処理を開始すると判定した場合、ステップＳ１３の処理が行われる。ステップＳ１３の処理では、複数ビット遷移処理を行う際に用いられる各種の複数ビット遷移パラメータの設定が行われる。各種の複数ビット遷移パラメータには、前述の遷移ビット深さであるｎ、複数ビット遷移処理の試行を繰り返す回数である繰り返し試行数Ｌがある。ｎやＬは、ユーザによりデータ処理装置１０に入力されてもよいし、予めデータ処理装置１０内のレジスタなどの保持回路に設定されていてもよい。さらに、制御回路１７は、複数の遷移候補の値の変化が許容された場合に１となるフラグ変数Ｍｆｌｉｐ＿ｆｌａｇを０に設定する。
【0066】
ステップＳ１３の処理後、ｋ＝１からｋ＜Ｌの間、複数ビット遷移試行ループ（ステップＳ１４～Ｓ１７）の処理が繰り返される。
複数ビット遷移試行ループでは、複数ビット遷移処理が行われる（ステップＳ１５）。複数ビット遷移処理の流れについては後述する（図５参照）。
複数ビット遷移試行ループでは、複数ビット遷移処理が行われる（ステップＳ１５）。複数ビット遷移処理の流れについては後述する（図５参照）。
【0067】
ステップＳ１５の処理後、制御回路１７は、Ｍｆｌｉｐ＿ｆｌａｇが０であるか否かを判定する（ステップＳ１６）。制御回路１７は、Ｍｆｌｉｐ＿ｆｌａｇが０であると判定した場合、ｋ＜Ｌであるときは、ｋを＋１してステップＳ１５からの処理を繰り返す。
【0068】
制御回路１７は、Ｍｆｌｉｐ＿ｆｌａｇが０ではないと判定した場合、またはｋがＬに達した場合、ステップＳ１８の処理を行う。
ステップＳ１８の処理では、制御回路１７は、解探索を終了させるか否かを判定する。たとえば、制御回路１７は、所定の終了条件が満たされた場合に、解探索を終了させると判定し、解探索の結果である組合せ最適化問題の解を出力させ（ステップＳ１９）、処理を終了する。ステップＳ１９の処理では、たとえば、解探索を終了すると判定されたときに、最低エネルギー更新保持回路２０に保持されているｘ１～ｘＮの値が、組合せ最適化問題の解として出力される。制御回路１７は、解を図示しない表示装置に表示させてもよいし、図示しない通信回路に外部の装置に送信させてもよい。
ステップＳ１８の処理では、制御回路１７は、解探索を終了させるか否かを判定する。たとえば、制御回路１７は、所定の終了条件が満たされた場合に、解探索を終了させると判定し、解探索の結果である組合せ最適化問題の解を出力させ（ステップＳ１９）、処理を終了する。ステップＳ１９の処理では、たとえば、解探索を終了すると判定されたときに、最低エネルギー更新保持回路２０に保持されているｘ１～ｘＮの値が、組合せ最適化問題の解として出力される。制御回路１７は、解を図示しない表示装置に表示させてもよいし、図示しない通信回路に外部の装置に送信させてもよい。
【0069】
制御回路１７は、解探索を終了させないと判定した場合、ステップＳ１１からの処理を繰り返す。
図４は、単一ビット遷移処理の一例の流れを示すフローチャートである。
図４は、単一ビット遷移処理の一例の流れを示すフローチャートである。
【0070】
遷移候補決定回路１３は、メモリ１２に記憶されているｈ１～ｈＮの値を用いて、前述の式（２）にしたがって、Ｎ個の状態変数のそれぞれについてのΔＥを計算する（ステップＳ２０）。
【0071】
そして、遷移候補決定回路１３は、受入れ判定を行う（ステップＳ２１）。遷移候補決定回路１３は、たとえば、Ｎ個の状態変数のそれぞれについてのΔＥと、制御回路１７から供給される温度値に基づいて、式（３）に示した受け入れ確率で、各状態変数の値の変化を受け入れる。
【0072】
遷移候補決定回路１３は、複数の状態変数の値の変化が受け入れられた場合、更新対象の状態変数を１つ選択する（ステップＳ２２）。
その後、遷移候補決定回路１３は、更新可能か否かを判定する（ステップＳ２３）。たとえば、ステップＳ２１の処理で、何れの状態変数についても値の変化が受け入れられなかった場合には、更新不可と判定される。
その後、遷移候補決定回路１３は、更新可能か否かを判定する（ステップＳ２３）。たとえば、ステップＳ２１の処理で、何れの状態変数についても値の変化が受け入れられなかった場合には、更新不可と判定される。
【0073】
遷移候補決定回路１３が更新可能と判定した場合、更新回路１４は、更新処理を行う（ステップＳ２４）。更新処理では、更新可能とされた状態変数の値が変化する。そして、その変化に基づいて、ｈ１～ｈＮの値が更新される。このときエネルギー更新保持回路１８は、更新可能とされた状態変数の値の変化に伴うΔＥに基づいて、保持しているエネルギーを更新する。更新されたエネルギーが最低エネルギー更新保持回路２０に保持されている最低エネルギーよりも小さい場合、最低エネルギーが更新され、現在のｘ１～ｘＮの値とともに、最低エネルギー更新保持回路２０に保持される。
【0074】
ステップＳ２３の処理で更新不可と判定された場合、またはステップＳ２４の処理後、データ処理装置１０の処理は、図３に示したステップＳ１８の処理に戻る。
図５は、複数ビット遷移処理の一例の流れを示すフローチャートである。
図５は、複数ビット遷移処理の一例の流れを示すフローチャートである。
【0075】
メモリ１２は、開始点における状態と局所場を記憶する（ステップＳ３０）。
その後、ｉ＝０からｉ＜ｎの間、以下のｎビット遷移試行ループ（ステップＳ３１～Ｓ４４）の処理が繰り返される。
その後、ｉ＝０からｉ＜ｎの間、以下のｎビット遷移試行ループ（ステップＳ３１～Ｓ４４）の処理が繰り返される。
【0076】
ｎビット遷移試行ループでは、遷移候補決定回路１３は、メモリ１２に記憶されているｈ１～ｈＮの値を用いて、前述の式（２）にしたがって、ΔＥ１～ΔＥＮを計算する（ステップＳ３２）。
【0077】
そして、遷移候補決定回路１３は、受入れ判定を行う（ステップＳ３３）。遷移候補決定回路１３は、上記の処理のルールにしたがって、少なくとも１つの状態変数の値の変化を受け入れる。
【0078】
遷移候補決定回路１３は、複数の状態変数の値の変化を受け入れた場合に、それらのうちの１つを選択し、遷移候補として決定する。また、更新回路１４は、その遷移候補の値を変化させることで状態を更新する（ステップＳ３４）。ここでの状態の更新は、仮の更新である。
【0079】
ステップＳ３４の処理後、累積値計算回路１５は、遷移候補の値を変化させたときのΔＥの累積値を計算する（ステップＳ３５）。
ステップＳ３５の処理後、制御回路１７は、ｉがｎ－１であるか否かを判定する（ステップＳ３６）。制御回路１７が、ｉがｎ－１であると判定した場合、ステップＳ３７の処理が行われ、ｉがｎ－１ではないと判定した場合、ステップＳ４３の処理が行われる。
ステップＳ３５の処理後、制御回路１７は、ｉがｎ－１であるか否かを判定する（ステップＳ３６）。制御回路１７が、ｉがｎ－１であると判定した場合、ステップＳ３７の処理が行われ、ｉがｎ－１ではないと判定した場合、ステップＳ４３の処理が行われる。
【0080】
ステップＳ３７の処理では、判定回路１６は、ＭＣＭＣ法にしたがって、ΔＥの累積値に基づいて、ｎ個の遷移候補の値の変化を受け入れるか否かを判定する。
制御回路１７は、判定回路１６がｎ個の遷移候補の値の変化を受け入れたか否かを判定する（ステップＳ３８）。制御回路１７は、判定回路１６がｎ個の遷移候補の値の変化を受け入れたと判定した場合、ステップＳ３９の処理を行い、判定回路１６がｎ個の遷移候補の値の変化を受け入れなかったと判定した場合、ステップＳ４１の処理を行う。
制御回路１７は、判定回路１６がｎ個の遷移候補の値の変化を受け入れたか否かを判定する（ステップＳ３８）。制御回路１７は、判定回路１６がｎ個の遷移候補の値の変化を受け入れたと判定した場合、ステップＳ３９の処理を行い、判定回路１６がｎ個の遷移候補の値の変化を受け入れなかったと判定した場合、ステップＳ４１の処理を行う。
【0081】
ステップＳ３９の処理では、制御回路１７は、Ｍｆｌｉｐ＿ｆｌａｇの値を１とする。その後、更新回路１４は、ｎ番目の遷移候補の値の変化に伴い、局所場（ｈ１～ｈＮ）の値を更新する（ステップＳ４０）。
【0082】
ステップＳ４１の処理では、制御回路１７は、Ｍｆｌｉｐ＿ｆｌａｇの値を０とする。その後、制御回路１７は、状態と局所場の値を、記憶されている開始点における状態と局所場の値に戻す（ステップＳ４２）。
【0083】
ステップＳ４０，Ｓ４２の処理後、ｉは＋１されてｉ＝ｎとなるため、データ処理装置１０の処理はｎビット遷移試行ループを抜け、図３に示したステップＳ１８の処理に戻る。
【0084】
ステップＳ４３の処理では、更新回路１４は、今回決定した遷移候補の値の変化に伴い、局所場（ｈ１～ｈＮ）の値を更新する。その後、ｉは＋１され、ｎビット遷移試行ループが繰り返される。
【0085】
なお、図５の例では、ｎ個の遷移候補の全てについてのΔＥの累積値に基づいて、受入れ判定を行う例を示したがこれに限定されない。たとえば、遷移候補が決定するたびに計算したΔＥの累積値に基づいて、受入れ判定が行われてもよい。以下その場合の複数ビット遷移処理の例を示す。
【0086】
【0087】
ステップＳ５５の処理後、制御回路１７の制御に基づいて、判定回路１６は、ＭＣＭＣ法にしたがって、ΔＥの現在の累積値に基づいて、現在までに決定したｉ＋１個の遷移候補の値の変化を受け入れるか否かを判定する（ステップＳ５６）。
【0088】
制御回路１７は、判定回路１６がｉ＋１個の遷移候補の値の変化を受け入れたか否かを判定する（ステップＳ５７）。制御回路１７は、判定回路１６がｉ＋１個の遷移候補の値の変化を受け入れたと判定した場合、ステップＳ５８の処理を行い、判定回路１６がｉ＋１個の遷移候補の値の変化を受け入れなかったと判定した場合、ステップＳ６０の処理を行う。
【0089】
ステップＳ５８の処理では、制御回路１７は、Ｍｆｌｉｐ＿ｆｌａｇの値を１とする。その後、更新回路１４は、ｉ＋１番目の遷移候補の値の変化に伴い、局所場（ｈ１～ｈＮ）の値を更新する（ステップＳ５９）。
【0090】
ステップＳ６０の処理では、制御回路１７は、ｉがｎ－１であるか否かを判定する。制御回路１７が、ｉがｎ－１であると判定した場合、ステップＳ６１の処理が行われ、ｉがｎ－１ではないと判定した場合、ステップＳ６３の処理が行われる。
【0091】
ステップＳ６１の処理では、制御回路１７は、Ｍｆｌｉｐ＿ｆｌａｇの値を０とする。その後、制御回路１７は、状態と局所場の値を、記憶されている開始点における状態と局所場の値に戻す（ステップＳ６２）。
【0092】
ステップＳ６３の処理では、更新回路１４は、今回決定した遷移候補の値の変化に伴い、局所場（ｈ１～ｈＮ）の値を更新する。
ステップＳ５９，Ｓ６２，Ｓ６３の処理後、制御回路１７は、Ｍｆｌｉｐ＿ｆｌａｇの値が０であるか否かを判定する（ステップＳ６４）。
ステップＳ５９，Ｓ６２，Ｓ６３の処理後、制御回路１７は、Ｍｆｌｉｐ＿ｆｌａｇの値が０であるか否かを判定する（ステップＳ６４）。
【0093】
Ｍｆｌｉｐ＿ｆｌａｇの値が０であると判定された場合、ｉは＋１され、ｉ＜ｎの場合には、ｎビット遷移試行ループが繰り返される。ｉ＝ｎに達した場合、データ処理装置１０の処理はｎビット遷移試行ループを抜け、図３に示したステップＳ１８の処理に戻る。
【0094】
Ｍｆｌｉｐ＿ｆｌａｇの値が０ではないと判定された場合、データ処理装置１０の処理はｎビット遷移試行ループを抜け、図３に示したステップＳ１８の処理に戻る。
図６に示すようなデータ処理方法によれば、ｎ個の遷移候補が決定する前でも、ΔＥの累積値に基づいて、判定回路１６がｉ＋１個の遷移候補の値の変化を受け入れたと判定した場合には、次の複数ビット遷移処理または単一ビット遷移処理に移れる。これにより、解探索が効率化される。
図６に示すようなデータ処理方法によれば、ｎ個の遷移候補が決定する前でも、ΔＥの累積値に基づいて、判定回路１６がｉ＋１個の遷移候補の値の変化を受け入れたと判定した場合には、次の複数ビット遷移処理または単一ビット遷移処理に移れる。これにより、解探索が効率化される。
【0095】
なお、図３～図６に示した処理の順序は一例であり、適宜処理の順序を入れ替えてもよい。
（パイプライン処理の例）
上記の処理は、パイプライン処理を用いて、イジングモデルの複数のレプリカについて並列に行うことができる。メモリ１２は、ｘ１～ｘＮの値とｈ１～ｈＮの値を、複数のレプリカの数分記憶する。また、メモリ１２は、開始点のｘ１～ｘＮの値とｈ１～ｈＮの値についても、複数のレプリカの数分記憶してもよいが、全レプリカで共通としてもよい。重み係数メモリ１１に記憶されているＷｉｊは、全レプリカで共通である。
（パイプライン処理の例）
上記の処理は、パイプライン処理を用いて、イジングモデルの複数のレプリカについて並列に行うことができる。メモリ１２は、ｘ１～ｘＮの値とｈ１～ｈＮの値を、複数のレプリカの数分記憶する。また、メモリ１２は、開始点のｘ１～ｘＮの値とｈ１～ｈＮの値についても、複数のレプリカの数分記憶してもよいが、全レプリカで共通としてもよい。重み係数メモリ１１に記憶されているＷｉｊは、全レプリカで共通である。
【0096】
制御回路１７は、遷移候補決定回路１３と、更新回路１４と、累積値計算回路１５と、判定回路１６に、複数のレプリカに対するパイプライン処理を行わせる。なお、制御回路１７は、一部のレプリカについては、単一ビット遷移処理が行われるように制御してもよい。
【0097】
図７は、パイプライン処理の一例を示す図である。なお、図７では、図５に示した複数ビット遷移処理をパイプライン処理で行う例が示されている。図６に示した複数ビット遷移処理をパイプライン処理で行うことも可能である。
【0098】
図７において０～Ｒ－１の表記は、Ｒ個のレプリカのレプリカ番号を示している。図７の例では、全レプリカにおいて同じタイミングで、遷移ビット深さｎが３ビットの複数ビット遷移による試行が開始されている。なお、制御回路１７は、各レプリカを独立な処理として制御可能であるため、複数のレプリカの間で試行の開始タイミングや、ｎの値が異なっていてもよい。また、パイプライン処理では、動作タイミングを調整するためにＦＩＦＯが用いられる。
【0099】
各レプリカが行う処理は、更新フェーズと試行フェーズに分かれている。更新フェーズは、更新回路１４によるＷｉｊのリード、ＷｉｊΔｘｊ（＝Δｈi）の計算、元のｈｉのリード、ｈｉを更新してメモリ１２にライトする処理を含む。試行フェーズは、遷移候補決定回路１３によるｈｉのリード、メモリ１２による開始点の状態とｈｉの記憶を含む。さらに、試行フェーズは、遷移候補決定回路１３によるΔＥの計算、ΔＥに基づく受入れ判定、遷移候補の決定、累積値計算回路１５によるΔＥの累積値の計算、判定回路１６による累積値に基づく受入れ判定を含む。
【0100】
タイミングｔ１から１番目の遷移候補を決定するための試行フェーズが開始する。各レプリカについて順番に、ｈｉがメモリ１２からリードされ、局所場保持レジスタ１３ａに保持される。タイミングｔ２から各レプリカについて順番に、開始点の状態とｈｉのメモリ１２への記憶と、ΔＥの計算が行われる。タイミングｔ３から各レプリカについて順番に、ΔＥに基づく受入れ判定が行われる。タイミングｔ４から各レプリカについて順番に、遷移候補の決定とΔＥの累積値の計算が行われる。なお、図７の例では、ΔＥの累積値に基づく受入れ判定は、３番目の遷移候補が決定されるまで行われない。
【0101】
タイミングｔ４から各レプリカについて順番に、１番目の遷移候補が決定されると、その状態変数のインデックスは、ＦＩＦＯを介して、制御回路１７に供給される。その後、１番目の遷移候補についての更新フェーズ（１ビット目遷移処理（タイミングｔ５～ｔ９））が行われる。
【0102】
制御回路１７は、タイミングｔ６から各レプリカについて順番に、遷移候補のインデックスに対応したＷｉｊを重み係数メモリ１１から読み出させる。そして、タイミングｔ７から各レプリカについて順番に、読み出されたＷｉｊを用いて更新されたｈｉがメモリ１２に書き込まれる。
【0103】
タイミングｔ８から、２番目の遷移候補を決定するための試行フェーズが開始され、タイミングｔ１～ｔ４と同様の処理が行われる。タイミングｔ９から、２番目の遷移候補の決定に伴う更新フェーズ（２ビット目遷移処理（タイミングｔ９～ｔ１２））が開始され、タイミングｔ５～ｔ９と同様の処理が行われる。
【0104】
タイミングｔ１１から、３番目の遷移候補を決定するための試行フェーズが開始され、タイミングｔ１～ｔ４と同様の処理が行われる。さらに、３番目の遷移候補が決定されると、ΔＥの累積値に基づく受入れ判定が行われる（タイミングｔ１２以降）。図１において、白丸は、受入れ可と判定されたことを示し、黒塗りの四角は、受入れが拒絶されたことを示している。
【0105】
図７の例では、レプリカ番号＝０，Ｒ－１のレプリカについては、受入れ可と判定され、その他のレプリカについては受入れが拒絶されている。このため、レプリカ番号＝０，Ｒ－１のレプリカについては、更新フェーズが実行される。他のレプリカについては更新フェーズが実行されず、開始点の状態と局所場が読み出され、現在の状態と局所場としてメモリ１２に書き込まれる。
【0106】
たとえば、レプリカ番号＝０のレプリカに関するΔＥの累積値に基づく受入れ判定の結果は、ＦＩＦＯを介して、制御回路１７に供給される。また、タイミングｔ１２から、タイミングｔ５～ｔ９と同様の更新フェーズ（３ビット目遷移処理（タイミングｔ１２～ｔ１４））の処理が行われる。
【0107】
さらに、タイミングｔ１３から、次の複数ビット遷移のための開始点の状態とｈｉとがメモリ１２に記憶される。３ビット遷移が許容されたレプリカ番号＝０，Ｒ－１のレプリカについては、更新された状態とｈｉが記憶される。それ以外のレプリカについては、既に記憶されている開始点の状態とｈｉが維持される。
【0108】
上記のようなパイプライン処理が行われる場合、たとえば、各レプリカの処理で所定試行回数繰り返される間に得られたエネルギーのうち、最低のエネルギーを示す状態が、解として出力される。なお、上記のパイプライン処理は、疑似焼き鈍し法を用いた解探索にも適用可能であるし、レプリカ交換法を用いた解探索にも適用可能である。
【0109】
制御回路１７は、パイプライン処理により、同じ期間に異なる複数のレプリカが、異なる処理を行うように制御することで、複数レプリカを同時並列に処理可能としている。たとえば、図７に示すように、制御回路１７は、レプリカ番号＝１のレプリカについてΔＥの計算を実行させている間、レプリカ番号＝０のレプリカについては受入れ判定を実行させている。
【0110】
図７に示すように、各レプリカ処理の１ステップ（試行フェーズ＋更新フェーズの各処理）は、１つの遷移候補の値を変化させる各処理（１ビット目遷移処理、２ビット目遷移処理、３ビット目遷移処理）で全て同じ期間である。これにより、各レプリカ処理のパイプラインの遅延を隠蔽できる。
【0111】
以上のような第１の実施の形態のデータ処理装置１０及びデータ処理方法によれば、所定の時点（上記の例では開始点）における状態と局所場が記憶されている。そして、その時点から１つずつ決定した遷移候補の値を変化させて局所場の更新が行われ、ΔＥの累積値に基づいてそれら遷移候補の値の変化を受け入れるか否かが判定される。状態や局所場は、遷移候補の値の変化に基づいて更新されていても、上記の受入れ拒絶時には、予め記憶されている上記所定の時点の状態と局所場に戻る。このようにすることで、複数ビット遷移を実現するための局所場の複雑な伝搬機構などが不要となる。これにより、ビットごとの演算器の独立性を高くすることができ、回路構成が簡素化され、複数ビット遷移処理の実装が容易になる。またこれにより、大規模並列化が可能となる。さらに、遷移候補の数（ｎ）が変わっても同じ回路で処理が可能であるため、探索自由度が高い。
【0112】
また、単一ビット遷移処理と複数ビット遷移処理を同じ回路で実現できるため、動作モードの切り替えが容易である。
さらに、回路構成を複雑化することなく、図７に示したような複数レプリカを用いたパイプライン処理を実現することも可能であり、高性能化が期待できる。
さらに、回路構成を複雑化することなく、図７に示したような複数レプリカを用いたパイプライン処理を実現することも可能であり、高性能化が期待できる。
【0113】
（第２の実施の形態）
以下に示す第２の実施の形態のデータ処理装置は、Ｎ個の状態変数を、複数の状態変数群に分けて複数のモジュールにより、各状態変数群について並列にｎ個の遷移候補の決定や更新処理、累積値の算出などを実行する。なお、以下ではＮの状態変数を、４つの状態変数群に分け、４つのモジュールにより処理を行う例を示すが、この数に限定されるわけではない。
以下に示す第２の実施の形態のデータ処理装置は、Ｎ個の状態変数を、複数の状態変数群に分けて複数のモジュールにより、各状態変数群について並列にｎ個の遷移候補の決定や更新処理、累積値の算出などを実行する。なお、以下ではＮの状態変数を、４つの状態変数群に分け、４つのモジュールにより処理を行う例を示すが、この数に限定されるわけではない。
【0114】
図８及び図９は、第２の実施の形態のデータ処理装置の一例を示す図である。図８、図９において、図１、図２に示した要素と同じ要素については同一符号が付されている。
第２の実施の形態のデータ処理装置３０において、遷移候補決定回路３１は、モジュール３１ａ１，３１ａ２，３１ａ３，３１ａ４に分かれている。モジュール３１ａ１～３１ａ４は、ｘ１～ｘＮのうち互いに異なる状態変数群の範囲内で、遷移候補を１つずつｎ個決定する。
第２の実施の形態のデータ処理装置３０において、遷移候補決定回路３１は、モジュール３１ａ１，３１ａ２，３１ａ３，３１ａ４に分かれている。モジュール３１ａ１～３１ａ４は、ｘ１～ｘＮのうち互いに異なる状態変数群の範囲内で、遷移候補を１つずつｎ個決定する。
【0115】
以下の例では、モジュール３１ａ１は、ｘ１～ｘｋ－１の状態変数群、モジュール３１ａ２は、ｘｋ～ｘｌ－１の状態変数群、モジュール３１ａ３は、ｘｌ～ｘｍ－１の状態変数群、モジュール３１ａ４は、ｘｍ～ｘＮの状態変数群を扱うものとする。
【0116】
モジュール３１ａ１～３１ａ４のそれぞれには、図２に示した局所場保持レジスタ１３ａ、ΔＥ計算保持回路１３ｂ、受入れ判定回路１３ｃ、選択回路１３ｄが設けられている。図８では、局所場保持レジスタ１３ａは、“ｈｉ”と表記されており、ΔＥ計算保持回路１３ｂは、“ΔＥ”と表記されており、受入れ判定回路１３ｃは、“受入”と表記されており、選択回路１３ｄは、“選択”と表記されている。
【0117】
さらに、遷移候補決定回路３１は、選択回路３１ｂを有している。選択回路３１ｂは、制御回路１７の制御のもと、モジュール３１ａ１～３１ａ４から出力された遷移候補の値の変化によるΔＥを、モジュール３１ａ１～３１ａ４用の累積値の計算回路３３ａ１，３３ａ２，３３ａ３，３３ａ４の何れかに供給する。遷移候補のインデックスについても同様に選択され、モジュール３１ａ１～３１ａ４用の保持回路３３ｂ１，３３ｂ２，３３ｂ３，３３ｂ４の何れかに供給される。
【0118】
モジュール３１ａ１～３１ａ４のそれぞれから出力される１番目の遷移候補のインデックスとΔＥは、どのモジュール用の計算回路３３ａ１～３３ａ４、保持回路３３ｂ１～３３ｂ４に供給されてもよい。モジュール３１ａ１～３１ａ４のそれぞれから出力される２番目以降の遷移候補のインデックスとΔＥは、それぞれ対応するモジュール用の計算回路３３ａ１～３３ａ４、保持回路３３ｂ１～３３ｂ４に供給される。
【0119】
このような選択を行う選択回路３１ｂとして、たとえば、４レーンの４－１セレクタを用いることができる。
メモリ１２は、ｘ１～ｘＮの値と、ｈ１～ｈＮの値と、開始点におけるｘ１～ｘＮの値と、ｈ１～ｈＮの値によるセットを、モジュール数で分割して記憶している。図８では、ｘ１～ｘｋ－１、ｘｋ～ｘｌ－１、ｘｌ～ｘｍ－１、ｘｍ～ｘＮの各状態変数群の値が、“ｓｔａｔｅ”と表記されている。また、ｈ１～ｈｋ－１、ｈｋ～ｈｌ－１、ｈｌ～ｈｍ－１、ｈｍ～ｈＮの各局所場群の値が、“ｈｉ”と表記されている。また、開始点におけるｘ１～ｘｋ－１、ｘｋ～ｘｌ－１、ｘｌ～ｘｍ－１、ｘｍ～ｘＮの各状態変数群の値が、“ＳＴｓｔａｔｅ”と表記されている。さらに、開始点におけるｈ１～ｈｋ－１、ｈｋ～ｈｌ－１、ｈｌ～ｈｍ－１、ｈｍ～ｈＮの各局所場群の値は、それぞれ、“ＳＴｈｉ”と表記されている。
メモリ１２は、ｘ１～ｘＮの値と、ｈ１～ｈＮの値と、開始点におけるｘ１～ｘＮの値と、ｈ１～ｈＮの値によるセットを、モジュール数で分割して記憶している。図８では、ｘ１～ｘｋ－１、ｘｋ～ｘｌ－１、ｘｌ～ｘｍ－１、ｘｍ～ｘＮの各状態変数群の値が、“ｓｔａｔｅ”と表記されている。また、ｈ１～ｈｋ－１、ｈｋ～ｈｌ－１、ｈｌ～ｈｍ－１、ｈｍ～ｈＮの各局所場群の値が、“ｈｉ”と表記されている。また、開始点におけるｘ１～ｘｋ－１、ｘｋ～ｘｌ－１、ｘｌ～ｘｍ－１、ｘｍ～ｘＮの各状態変数群の値が、“ＳＴｓｔａｔｅ”と表記されている。さらに、開始点におけるｈ１～ｈｋ－１、ｈｋ～ｈｌ－１、ｈｌ～ｈｍ－１、ｈｍ～ｈＮの各局所場群の値は、それぞれ、“ＳＴｈｉ”と表記されている。
【0120】
更新回路３２は、モジュール３１ａ１～３１ａ４のそれぞれに対応して記憶されている“ｓｔａｔｅ”と“ｈｉ”とを、モジュール３１ａ１～３１ａ４のそれぞれが決定した遷移候補にしたがって更新する。
【0121】
更新回路３２は、状態更新保持回路３２ａと局所場更新保持回路３２ｂを有する。状態更新保持回路３２ａは、たとえば、レジスタを有し、モジュール３１ａ１～３１ａ４のそれぞれに対する“ｓｔａｔｅ”を保持する。また、状態更新保持回路３２ａは、制御回路１７の制御のもと、選択回路３１ｂが選択した遷移候補の値を更新する。遷移候補はモジュール３１ａ１～３１ａ４のそれぞれについて１つずつ決定されるため、４つの“ｓｔａｔｅ”のそれぞれにおいて、決定された４つの遷移候補のうちの何れか１つの値が更新される。
【0122】
局所場更新保持回路３２ｂは、たとえば、レジスタを有し、各モジュールについての“ｈｉ”を保持する。また、局所場更新保持回路３２ｂは、制御回路１７の制御のもと、モジュール３１ａ１～３１ａ４のそれぞれが決定した遷移候補にしたがって、ｈ１～ｈＮの値を更新する。たとえば、ｘｊが遷移候補である場合、ｈｉは、ｈｉ＝ｈｉ＋ＷｉｊΔｘｊという値に更新される。
【0123】
モジュール３１ａ１に対するｈ１～ｈｋ－１の値の更新には、Ｎ×Ｎ個のＷｉｊのうち、ｊ＝１～ｋ－１の範囲（図８の“ａ”の範囲）のＷｉｊが用いられる。モジュール３１ａ２に対するｈｋ～ｈｌ－１の値の更新には、Ｎ×Ｎ個のＷｉｊのうち、ｊ＝ｋ～ｌ－１の範囲（図８の“ｂ”の範囲）のＷｉｊが用いられる。モジュール３１ａ３に対するｈｌ～ｈｍ－１の値の更新には、Ｎ×Ｎ個のＷｉｊのうち、ｊ＝ｌ～ｍ－１の範囲（図８の“ｃ”の範囲）のＷｉｊが用いられる。モジュール３１ａ４に対するｈｍ～ｈＮの値の更新には、Ｎ×Ｎ個のＷｉｊのうち、ｊ＝ｍ～Ｎの範囲（図８の“ｄ”の範囲）のＷｉｊが用いられる。
【0124】
累積値計算回路３３は、モジュール３１ａ１～３１ａ４のそれぞれに対してΔＥの累積値（“ΣΔＥ”と表記されている）を計算する計算回路３３ａ１～３３ａ４を有する。さらに、累積値計算回路３３は、モジュール３１ａ１～３１ａ４のそれぞれに対してｎ個の遷移候補のインデックスを保持する保持回路３３ｂ１～３３ｂ４と選択回路３３ｃを有する。
【0125】
選択回路３３ｃは、４つのΔＥの累積値のうち１つを選択する。たとえば、選択回路３３ｃは、最もエネルギーを低くするΔＥの累積値を選択する。選択回路３３ｃは、選択した累積値とともに、その累積値に対応するｎ個の遷移候補のインデックスを出力する。
【0126】
判定回路１６は、選択された累積値に基づいて、選択された累積値に対応したｎ個の遷移候補の値の変化を受け入れるか否かを判定する。
次に、第２の実施の形態のデータ処理装置３０によるデータ処理方法（解探索）の流れを、フローチャートを用いて説明する。
次に、第２の実施の形態のデータ処理装置３０によるデータ処理方法（解探索）の流れを、フローチャートを用いて説明する。
【0127】
【0128】
ステップＳ７０～Ｓ７９の処理は、図５に示したステップＳ３０～Ｓ３９の処理と同様であるが、ステップＳ７２～Ｓ７５の処理は、モジュールごとに行われる。
また、第２の実施の形態のデータ処理装置３０では、制御回路１７は、Ｍｆｌｉｐ＿ｆｌａｇの値を１にする処理（ステップＳ７９）の後に、各モジュールに対する状態と局所場の値を、記憶されている開始点における状態と局所場の値に戻す処理を行う（ステップＳ８０）。メモリ１２に記憶されている状態と局所場は、モジュールごとに異なるためである。その後、制御回路１７は、保持回路３３ｂ１～３３ｂ４の何れかに保持されているｎ個の遷移候補のインデックスに基づいて、更新回路３２に各モジュールに対する状態と局所場の値の更新を行わせる（ステップＳ８１）。ステップＳ８２～Ｓ８５の処理は、図５に示したステップＳ４１～Ｓ４４の処理と同様である。
また、第２の実施の形態のデータ処理装置３０では、制御回路１７は、Ｍｆｌｉｐ＿ｆｌａｇの値を１にする処理（ステップＳ７９）の後に、各モジュールに対する状態と局所場の値を、記憶されている開始点における状態と局所場の値に戻す処理を行う（ステップＳ８０）。メモリ１２に記憶されている状態と局所場は、モジュールごとに異なるためである。その後、制御回路１７は、保持回路３３ｂ１～３３ｂ４の何れかに保持されているｎ個の遷移候補のインデックスに基づいて、更新回路３２に各モジュールに対する状態と局所場の値の更新を行わせる（ステップＳ８１）。ステップＳ８２～Ｓ８５の処理は、図５に示したステップＳ４１～Ｓ４４の処理と同様である。
【0129】
図１１は、複数ビット遷移処理の他の例の流れを示すフローチャートである。
ステップＳ９０～Ｓ９５の処理は、図１０に示したステップＳ７０～Ｓ７５の処理と同様である。ステップＳ９６～Ｓ９８の処理は、図６に示したステップＳ５６～Ｓ５８の処理と同様である。
ステップＳ９０～Ｓ９５の処理は、図１０に示したステップＳ７０～Ｓ７５の処理と同様である。ステップＳ９６～Ｓ９８の処理は、図６に示したステップＳ５６～Ｓ５８の処理と同様である。
【0130】
ステップＳ９９の処理では、図１０に示したステップＳ８０の処理と同様に、各モジュールに対する状態と局所場の値を、記憶されている開始点における状態と局所場の値に戻す処理が行われる。その後、制御回路１７は、保持回路３３ｂ１～３３ｂ４の何れかに保持されているｎ個の遷移候補のインデックスに基づいて、更新回路３２に各モジュールに対する状態と局所場の値の更新を行わせる（ステップＳ１００）。ステップＳ１０１～Ｓ１０６の処理は、図６に示したステップＳ６０～Ｓ６５の処理と同様である。
【0131】
なお、図１０、図１１に示した処理の順序は一例であり、適宜処理の順序を入れ替えてもよい。
（パイプライン処理の例）
第１の実施の形態のデータ処理装置１０のデータ処理と同様に、上記の処理についても、パイプライン処理を用いて、イジングモデルの複数のレプリカについて並列に行うことができる。メモリ１２は、各モジュールに対するｘ１～ｘＮの値とｈ１～ｈＮの値を、複数のレプリカの数分記憶する。また、メモリ１２は、開始点のｘ１～ｘＮの値とｈ１～ｈＮの値についても、複数のレプリカの数分記憶してもよいが、全レプリカで共通としてもよい。ただ、その場合、同時に複数のレプリカがメモリ１２を使用することを避けるため、複数ビット遷移処理がパイプライン処理の中で１つのレプリカ以外に発生しないように制御される。重み係数メモリ１１に記憶されているＷｉｊは、全レプリカで共通である。
（パイプライン処理の例）
第１の実施の形態のデータ処理装置１０のデータ処理と同様に、上記の処理についても、パイプライン処理を用いて、イジングモデルの複数のレプリカについて並列に行うことができる。メモリ１２は、各モジュールに対するｘ１～ｘＮの値とｈ１～ｈＮの値を、複数のレプリカの数分記憶する。また、メモリ１２は、開始点のｘ１～ｘＮの値とｈ１～ｈＮの値についても、複数のレプリカの数分記憶してもよいが、全レプリカで共通としてもよい。ただ、その場合、同時に複数のレプリカがメモリ１２を使用することを避けるため、複数ビット遷移処理がパイプライン処理の中で１つのレプリカ以外に発生しないように制御される。重み係数メモリ１１に記憶されているＷｉｊは、全レプリカで共通である。
【0132】
制御回路１７は、遷移候補決定回路３１と、更新回路３２と、累積値計算回路３３と、判定回路１６に、複数のレプリカに対するパイプライン処理を行わせる。なお、制御回路１７は、一部のレプリカについては、単一ビット遷移処理が行われるように制御してもよい。
【0133】
図１２は、パイプライン処理の一例を示す図である。なお、図１２では、図１０に示した複数ビット遷移処理をパイプライン処理で行う例が示されている。図１１に示した複数ビット遷移処理をパイプライン処理で行うことも可能である。
【0134】
各レプリカが行う処理は、更新フェーズと試行フェーズに分かれている。更新フェーズは、更新回路３２によるＷｉｊのリード、ＷｉｊΔｘｊ（＝Δｈi）の計算、元のｈｉのリード、ｈｉを更新してメモリ１２にライトする処理を含む。これらの処理は、モジュールごとに行われる。
【0135】
試行フェーズは、遷移候補決定回路３１によるｈｉのリード、メモリ１２による開始点の状態とｈｉの記憶を含む。これらの処理は、モジュールごとに行われる。さらに、試行フェーズは、遷移候補決定回路３１によるΔＥの計算、ΔＥに基づく受入れ判定、遷移候補の決定、累積値計算回路３３によるΔＥの累積値の計算を含む。これらの処理も、モジュールごとに行われる。さらにまた、試行フェーズは、判定回路１６による累積値に基づく受入れ判定を含む。
【0136】
タイミングｔ２０～ｔ３２までは、上記処理についてモジュールごとに行われる以外は、図７に示したタイミングｔ１～ｔ１２の処理と同様である。タイミングｔ３３～ｔ３５では、図１０に示したステップＳ８０の処理に対応した処理が行われる。タイミングｔ３４～ｔ３６では、図１０に示したステップＳ８１の処理に対応した処理が行われる。このような処理により、３ビット目遷移処理の終了タイミングであるタイミングｔ３７と、次の１ビット目遷移処理の開始タイミングであるタイミングｔ３８の間には、待機時間が生じている。なお、制御回路１７は処理サイクルを変動させるなどして、待機時間を減らすようにしてもよい。
【0137】
以上のような第２の実施の形態のデータ処理装置３０及びデータ処理方法によれば、第１の実施の形態のデータ処理装置１０及びデータ処理方法と同様の効果が得られる。さらに、第２の実施の形態のデータ処理装置３０は、複数モジュールによる並列処理が行えるので、解探索をより効率よく行うことができる。第１の実施の形態のデータ処理装置１０のように、複数ビット遷移処理を実現するための回路構成を簡素化できるため、第２の実施の形態のデータ処理装置３０のように、並列探索を行う構成としても、回路構成が複雑化することを防ぐことができる。
【0138】
（ハードウェア構成例）
図１３は、データ処理装置の一例のハードウェア例を示す図である。
データ処理装置４０は、たとえば、コンピュータであり、プロセッサ４１、ＲＡＭ４２、ＨＤＤ４３、ＧＰＵ４４、入力インタフェース４５、媒体リーダ４６及び通信インタフェース４７、アクセラレータカード４８を有する。上記ユニットは、バスに接続されている。
図１３は、データ処理装置の一例のハードウェア例を示す図である。
データ処理装置４０は、たとえば、コンピュータであり、プロセッサ４１、ＲＡＭ４２、ＨＤＤ４３、ＧＰＵ４４、入力インタフェース４５、媒体リーダ４６及び通信インタフェース４７、アクセラレータカード４８を有する。上記ユニットは、バスに接続されている。
【0139】
プロセッサ４１は、ＨＤＤ２３に記憶されたプログラムやデータの少なくとも一部をＲＡＭ４２にロードし、プログラムを実行する。なお、プロセッサ４１は、たとえば、複数のプロセッサコアを備えてもよい。また、データ処理装置４０は複数のプロセッサを備えてもよい。なお、複数のプロセッサの集合（マルチプロセッサ）を「プロセッサ」と呼んでもよい。プロセッサ４１として、ＣＰＵ、ＧＰＵ、ＤＳＰなどを用いることができる。
【0140】
ＲＡＭ４２は、プロセッサ４１が実行するプログラムやプロセッサ４１が演算に用いるデータを一時的に記憶する揮発性の半導体メモリである。なお、データ処理装置４０は、ＲＡＭ４２以外の種類のメモリを備えてもよく、複数個のメモリを備えてもよい。
【0141】
ＨＤＤ４３は、ＯＳ（Operating System）やミドルウェアやアプリケーションソフトウェアなどのソフトウェアのプログラム、及び、データを記憶する不揮発性の記憶装置である。プログラムには、たとえば、組合せ最適化の解を探索する処理をデータ処理装置４０に実行させるプログラムが含まれる。なお、データ処理装置４０は、フラッシュメモリやＳＳＤ（Solid State Drive）などの他の種類の記憶装置を備えてもよく、複数の不揮発性の記憶装置を備えてもよい。
【0142】
ＧＰＵ４４は、プロセッサ４１からの命令にしたがって、データ処理装置４０に接続されたディスプレイ４４ａに画像を出力する。ディスプレイ４４ａとしては、ＣＲＴ（Cathode Ray Tube）ディスプレイ、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、プラズマディスプレイ（ＰＤＰ：Plasma Display Panel）、有機ＥＬ（ＯＥＬ：Organic Electro-Luminescence）ディスプレイなどを用いることができる。
【0143】
入力インタフェース４５は、データ処理装置４０に接続された入力デバイス４５ａから入力信号を取得し、プロセッサ４１に出力する。入力デバイス４５ａとしては、マウスやタッチパネルやタッチパッドやトラックボールなどのポインティングデバイス、キーボード、リモートコントローラ、ボタンスイッチなどを用いることができる。また、データ処理装置４０に、複数の種類の入力デバイスが接続されていてもよい。
【0144】
媒体リーダ４６は、記録媒体４６ａに記録されたプログラムやデータを読み取る読み取り装置である。記録媒体４６ａとして、たとえば、磁気ディスク、光ディスク、光磁気ディスク（ＭＯ：Magneto-Optical disk）、半導体メモリなどを使用できる。磁気ディスクには、フレキシブルディスク（ＦＤ：Flexible Disk）やＨＤＤが含まれる。光ディスクには、ＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）が含まれる。
【0145】
媒体リーダ４６は、たとえば、記録媒体４６ａから読み取ったプログラムやデータを、ＲＡＭ４２やＨＤＤ４３などの他の記録媒体にコピーする。読み取られたプログラムは、たとえば、プロセッサ４１によって実行される。なお、記録媒体４６ａは、可搬型記録媒体であってもよく、プログラムやデータの配布に用いられることがある。また、記録媒体４６ａやＨＤＤ４３を、コンピュータ読み取り可能な記録媒体ということがある。
【0146】
通信インタフェース４７は、ネットワーク４７ａに接続され、ネットワーク４７ａを介して他の情報処理装置と通信を行うインタフェースである。通信インタフェース４７は、スイッチなどの通信装置とケーブルで接続される有線通信インタフェースでもよいし、基地局と無線リンクで接続される無線通信インタフェースでもよい。
【0147】
アクセラレータカード４８は、組合せ最適化問題の解を探索するハードウェアアクセラレータである。アクセラレータカード４８は、ＦＰＧＡ４８ａ及びＤＲＡＭ４８ｂを有する。
【0148】
図１、図８、図９に示した各要素は、ＦＰＧＡ４８ａ及びＤＲＡＭ４８ｂにより実現できる。たとえば、重み係数メモリ１１は、ＤＲＡＭ４８ｂにより実現され、それ以外の回路やメモリ１２は、ＦＰＧＡ４８ａにより実現できる。
【0149】
なお、アクセラレータカード４８は、複数あってもよい。
また、データ処理装置１０，３０が行う上記の処理内容（たとえば、図３～図６、図１０、図１１など）は、コンピュータにプログラムを実行させることでソフトウェアにて実現できる。
また、データ処理装置１０，３０が行う上記の処理内容（たとえば、図３～図６、図１０、図１１など）は、コンピュータにプログラムを実行させることでソフトウェアにて実現できる。
【0150】
プログラムは、コンピュータ読み取り可能な記録媒体に記録しておくことができる。記録媒体として、たとえば、磁気ディスク、光ディスク、光磁気ディスク、半導体メモリなどを使用できる。磁気ディスクには、フレキシブルディスク及びＨＤＤが含まれる。光ディスクには、ＣＤ、ＣＤ－Ｒ（Recordable）／ＲＷ（Rewritable）、ＤＶＤ及びＤＶＤ－Ｒ／ＲＷが含まれる。プログラムは、可搬型の記録媒体に記録されて配布されることがある。その場合、可搬型の記録媒体から他の記録媒体にプログラムをコピーして実行してもよい。
【0151】
【0152】
コンピュータ５０において、プロセッサ４１はプログラムを実行することで、上記の処理内容（たとえば、図３～図６、図１０、図１１など）を実行する。プロセッサ４１は、複数のレプリカの処理を並列に実行するために、複数のプロセッサコアを備えていてもよい。また、図１などに示した重み係数メモリ１１としてＨＤＤ４３を用いることができ、メモリ１２としてＲＡＭ４２を用いることができる。
【0153】
以上、実施の形態に基づき、本発明のデータ処理装置、プログラム及びデータ処理方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【符号の説明】
【0154】
１０ データ処理装置
１１ 重み係数メモリ
１２ メモリ
１３ 遷移候補決定回路
１４ 更新回路
１５ 累積値計算回路
１６ 判定回路
１７ 制御回路
１８ エネルギー更新保持回路
１９ 比較回路
２０ 最低エネルギー更新保持回路
１１ 重み係数メモリ
１２ メモリ
１３ 遷移候補決定回路
１４ 更新回路
１５ 累積値計算回路
１６ 判定回路
１７ 制御回路
１８ エネルギー更新保持回路
１９ 比較回路
２０ 最低エネルギー更新保持回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】