特開 2024-77427 演算器、演算装置及び演算装置の動作方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024077427

(43)【公開日】2024-06-07

(54)【発明の名称】演算器、演算装置及び演算装置の動作方法

(51)【国際特許分類】

   G06F 7/523 20060101AFI20240531BHJP

   G06F 7/50 20060101ALI20240531BHJP

   G06F 7/499 20060101ALI20240531BHJP

   G06F 17/10 20060101ALI20240531BHJP

【ＦＩ】

G06F7/523

G06F7/50

G06F7/499 101

G06F17/10 S

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2022189519

(22)【出願日】2022-11-28

(71)【出願人】

【識別番号】515130201

【氏名又は名称】株式会社Ｐｒｅｆｅｒｒｅｄ Ｎｅｔｗｏｒｋｓ

(71)【出願人】

【識別番号】504150450

【氏名又は名称】国立大学法人神戸大学

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】渡部 源太郎

(72)【発明者】

【氏名】牧野 淳一郎

【テーマコード（参考）】

5B056

【Ｆターム（参考）】

5B056AA01

5B056BB71

(57)【要約】

【課題】回路規模の増加と消費電力の増加と演算速度の低下とを抑えつつ、演算を実行できる演算器及び演算装置を提供する。
【解決手段】演算器は、演算器は、共通の指数である第１共通指数が設定された複数の第１データの第１仮数と、共通の指数である第２共通指数が設定された複数の第２データの第２仮数とをそれぞれ乗じる複数の乗算部と、前記複数の乗算部が算出した複数の積を加算する第１加算部と、を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

共通の指数である第１共通指数が設定された複数の第１データの第１仮数と、共通の指数である第２共通指数が設定された複数の第２データの第２仮数とをそれぞれ乗じる複数の乗算部と、
前記複数の乗算部が算出した複数の積を加算する第１加算部と、を有する演算器。

【請求項2】

前記第１共通指数と前記第２共通指数とを加算することで、前記第１加算部の加算結果である仮数の小数点位置を決める第３共通指数を生成する第２加算部を有する請求項１に記載の演算器。

【請求項3】

前記複数の乗算部の各々は、
事前に定められた複数のシフト量の中から前記第１データの桁位置に応じて選択的に設定される、０ビットシフトを含む第１ビットシフト量と、事前に定められた複数のシフト量の中から前記第２データの桁位置に応じて選択的に設定される、０ビットシフトを含む第２ビットシフト量とにより、算出した積をビットシフトする第１シフタを有する請求項１に記載の演算器。

【請求項4】

前記複数の乗算部の各々は、
前記第１ビットシフト量を示す第１コードと前記第２ビットシフト量を示す第２コードとの和と、基準のビットシフト量との積を、前記第１シフタに出力するビットシフト量として算出するシフト量算出部を有することを特徴とする請求項３に記載の演算器。

【請求項5】

前記第１コードと前記第２コードとの和が最大値を示す場合、前記第１シフタは、算出した積をビットシフトした値の代わりに、"０"を示すデータを出力する請求項４に記載の演算器。

【請求項6】

前記第１共通指数と前記第２共通指数との和と、第３データの指数との差である第３ビットシフト量を算出する指数算出部と、
前記第３データの第３仮数を前記第３ビットシフト量に応じてシフトする第２シフタと、を有し、
前記第１加算部は、さらに、前記複数の積の加算値に前記第２シフタでビットシフトされた前記第３仮数を加算する請求項２、４又は５のいずれか１項に記載の演算器。

【請求項7】

請求項１乃至請求項５のいずれか１項に記載の演算器と、
複数の第１浮動小数点数データのうちの指数の最大値を前記第１共通指数に設定し、前記第１共通指数に合わせて前記複数の第１浮動小数点数データの仮数のそれぞれを前記第１仮数に変更し、複数の第２浮動小数点数データのうちの指数の最大値を前記第２共通指数に設定し、前記第２共通指数に合わせて前記複数の第２浮動小数点数データの仮数のそれぞれを前記第２仮数に変更するブロック浮動小数点化部と、を有する演算装置。

【請求項8】

演算器を含む演算装置であって、
前記演算器は、
共通の指数である第１共通指数が設定された複数の第１データの第１仮数と、共通の指数である第２共通指数が設定された複数の第２データの第２仮数とをそれぞれ乗じる複数の乗算部と、
前記複数の乗算部が算出した複数の積を加算する第１加算部と、を有する演算装置。

【請求項9】

前記複数の乗算部の各々は、
事前に定められた複数のシフト量の中から前記第１データの桁位置に応じて選択的に設定される、０ビットシフトを含む第１ビットシフト量と、事前に定められた複数のシフト量の中から前記第２データの桁位置に応じて選択的に設定される、０ビットシフトを含む第２ビットシフト量とにより、算出した積をビットシフトする第１シフタを有する請求項８に記載の演算装置。

【請求項10】

前記複数の乗算部の各々は、
前記第１ビットシフト量を示す第１コードと前記第２ビットシフト量を示す第２コードとの和と、基準のビットシフト量との積を、前記第１シフタに出力するビットシフト量として算出するシフト量算出部を有し、
前記演算装置は、さらに、前記第１共通指数と、前記第１共通指数に合わせた前記複数の第１データ毎の前記第１仮数と、前記複数の第１データ毎の前記第１コードと、前記第２共通指数と、前記第２共通指数に合わせた前記複数の第２データ毎の前記第２仮数と、前記複数の第２データ毎の前記第２コードとを、前記複数の第１データと前記複数の第２データとの浮動小数点数データから生成するデータ生成部を有する請求項９に記載の演算装置。

【請求項11】

演算装置の演算器に含まれる複数の乗算部により、共通の指数である第１共通指数が設定された複数の第１データの第１仮数と、共通の指数である第２共通指数が設定された複数の第２データの第２仮数とをそれぞれ乗じ、
前記演算器に含まれる第１加算部により、前記複数の乗算部が算出した複数の積を加算する演算装置の動作方法。

【請求項12】

請求項１乃至請求項５のいずれか１項に記載の演算器を有する演算装置の動作方法であって、
前記演算装置に含まれるブロック浮動小数点化部により、
複数の第１浮動小数点数データのうちの指数の最大値を前記第１共通指数に設定し、
前記第１共通指数に合わせて前記複数の第１浮動小数点数データの仮数を前記第１仮数に変更し、
複数の第２浮動小数点数データのうちの指数の最大値を前記第２共通指数に設定し、
前記第２共通指数に合わせて前記複数の第２浮動小数点数データの仮数を前記第２仮数に変更する演算装置の動作方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、演算器、演算装置及び演算装置の動作方法に関する。

【背景技術】

【0002】

一般に、ＣＰＵ（Central Processing Unit）及びＧＰＵ（Graphics Processing Unit）等の演算装置によるデジタル信号処理では、固定小数点数データ又は浮動小数点数データを用いて演算が実行される。例えば、複数の固定小数点数データを含むデータブロック毎に１つのブロックスケールファクタを持たせ、データブロックの固定小数点数データに対して共通のスケーリングを行う手法が知られている。

【発明の概要】

【発明が解決しようとする課題】

【0003】

固定小数点演算を実行する固定小数点演算器は、浮動小数点演算を実行する浮動小数点演算器に比べて、回路規模が小さく、消費電力が小さく、演算速度が速いが、演算精度が低い。反対に、浮動小数点演算器は、固定小数点演算器に比べて、演算精度が高いが、回路規模が大きく、消費電力が大きく、演算速度が遅い。

【0004】

本開示の実施の形態は、上記の点に鑑みてなされたもので、回路規模の増加を抑えつつ、演算を実行できる演算器及び演算装置を提供することを目的とする。

【課題を解決するための手段】

【0005】

上記目的を達成するため、本開示の実施の形態の演算器は、共通の指数である第１共通指数が設定された複数の第１データの第１仮数と、共通の指数である第２共通指数が設定された複数の第２データの第２仮数とをそれぞれ乗じる複数の乗算部と、前記複数の乗算部が算出した複数の積を加算する第１加算部と、を有する。

【発明の効果】

【0006】

回路規模の増加抑えつつ、演算を実行できる演算器及び演算装置を提供することができる。

【図面の簡単な説明】

【0007】

【図1】本開示の実施の形態における演算器の例を示すブロック図である。

【図2】図１の内積演算器による演算で使用するブロック浮動小数点数データの形式の例を示す説明図である。

【図3】図１の内積演算器を有する演算装置の例を示すブロック図である。

【図4】図３の演算処理部の例を示すブロック図である。

【図5】図１の内積演算器の整数乗算器に入力される仮数の例を示す説明図である。

【図6】本開示の別の実施の形態における演算器の例を示すブロック図である。

【図7】図６の内積演算器による演算で使用するブロック浮動小数点数データの形式の例を示す説明図である。

【図8】図６に示すシフトコードとシフト量との関係を示す説明図である。

【図9】図６の内積演算器の整数乗算器に入力される仮数の例を示す説明図である。

【図10】図６の内積演算器を有する演算装置の動作の例を示すフローチャートである。

【図11】浮動小数点数データの内積演算を実行する内積演算器の例（比較例）を示すブロック図である。

【図12】本開示の別の実施の形態の演算装置における演算処理部の例を示すブロック図である。

【図13】図１２のブロック浮動小数点化部により生成されるブロック浮動小数点数データの形式の例を示す説明図である。

【図14】図１２のブロック浮動小数点化部及び抽出部の動作の例を示す説明図である。

【図15】図３に示した演算装置が搭載されるコンピュータを含むシステムの構成例を示すブロック図である。

【発明を実施するための形態】

【0008】

以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。信号線に付けた矢印は、信号線に伝送される信号の転送方向を示し、信号線に付けた符号"／"は、信号線（信号）が複数で構成されることを示す。

【0009】

図１は、本開示の実施の形態における演算器の例を示すブロック図である。例えば、図１に示す演算器１００は、複数組のデータの積の和を算出する内積演算器として利用可能である。内積演算器１００は、例えば、複数の整数乗算器１１２をそれぞれ含む複数の乗算部１０５、指数算出部１２０、シフタ１３０、ＣＳＡ１４０、ＣＰＡ１５０、リーディングゼロ予測器１６０及び後処理部１７０を有している。

【0010】

内積演算器１００は、図２で説明する複数のブロック浮動小数点数データａ（ａ１、ａ２、...、ａｍ）、ｂ（ｂ１、ｂ２、...、ｂｍ）［ｍは、２以上の整数］の内積を演算してもよい。なお、ブロック浮動小数点数データａ、ｂは、データａ、ｂ毎に共通の指数Ｅａ、Ｅｂに固定されている。

【0011】

式（１）は、ｍが"４"の場合の内積演算の例を示す。式（１）において、符号"＊"は積（乗算）を示し、符号"ｃ"は、ブロック浮動小数点数データａ、ｂの内積演算の結果に加算されるデータを示す。例えば、データｃを別のブロック浮動小数点数データａ、ｂの内積演算の結果とすることで、乗算部１０５の数に依存しない内積演算を実行することができる。
ａ１＊ｂ１＋ａ２＊ｂ２＋ａ３＊ｂ３＋ａ４＊ｂ４＋ｃ ‥（１）
例えば、式（１）の４つの乗算は並列に実行され、その後、４つの乗算結果とデータｃとが加算される。

【0012】

以下では、内積演算器１００が１６個の乗算部１０５を有するものとして説明するが、乗算部１０５の数は、１６個に限定されず、２個以上であればよい。また、以下では、ブロック浮動小数点数データａ、ｂを単にデータａ、ｂとも称する。また、以下では、浮動小数点数データの計算におけるヒドンビットの取り扱いおよび丸め等の詳細な記述は省いている場合があるが、実施においてはＩＥＥＥ（The Institute of Electrical and Electronics Engineers）７５４などの仕様に従い扱うものとする。

【0013】

図２は、図１の内積演算器１００による演算で使用するブロック浮動小数点数データａ、ｂの形式の例を示す説明図である。各データａ（ａ１、ａ２、...、ａ１６）は、符号ビットＳａ（Ｓａ１、Ｓａ２、...、Ｓａ１６）と、仮数Ｍａ（Ｍａ１、Ｍａ２、...、Ｍａ１６）と、共通指数Ｅａとにより表される。共通指数Ｅａは、１６個のデータａ１－ａ１６に共通に設定される。各データａは、第１データの一例であり、各仮数Ｍａは、第１仮数の一例であり、共通指数Ｅａは、第１共通指数の一例である。

【0014】

各データｂ（ｂ１、ｂ２、...、ｂ１６）は、符号ビットＳｂ（Ｓｂ１、Ｓｂ２、...、Ｓｂ１６）と、仮数Ｍｂ（Ｍｂ１、Ｍｂ２、...、Ｍｂ１６）と、共通指数Ｅｂとにより表される。共通指数Ｅｂは、１６個のデータｂ１－ｂ１６に共通に設定される。各データｂは第２データの一例であり、各仮数Ｍｂは第２仮数の一例であり、共通指数Ｅｂは、第２共通指数の一例である。

【0015】

データａ１－ａ１６は、共通指数Ｅａが設定された１つのデータブロックに属し、データｂ１－ｂ１６は、共通指数Ｅｂが設定された別のデータブロックに属する。例えば、データブロックに属するデータａの数、及びデータブロックに属するデータｂの数は、乗算部１０５の数に等しい。

【0016】

データｃは、例えば、ＩＥＥＥ７５４の浮動小数点形式で表され、符号ビットＳｃ、指数Ｅｃ及び仮数Ｍｃで表される。データｃは、第３データの一例であり、仮数Ｍｃは、第３仮数の一例である。

【0017】

以下では、内積演算器１００が、単精度の浮動小数点数データに対応するブロック浮動小数点数データの内積演算を実行する例について説明する。しかしながら、内積演算器１００は、半精度、単精度、倍精度又は任意の精度の浮動小数点数データに対応するブロック浮動小数点数データの内積演算を実行してもよい。

【0018】

図１に戻って、整数乗算器１１２は、例えば、Ｗａｌｌａｃｅ Ｔｒｅｅを含み、データａ、ｂの仮数Ｍａ、Ｍｂの積を算出し、算出結果をサムＳ及びキャリーＣとして出力してもよい。

【0019】

指数算出部１２０は、データａの共通指数Ｅａとデータｂの共通指数Ｅｂとデータｃの指数Ｅｃとに基づいて、シフタ１３０のシフト量Ｓｃ２を算出してもよい。例えば、シフト量Ｓｃ２は、指数Ｅｃと共通指数Ｅａ＋共通指数Ｅｂとの差（"指数Ｅｃ－（Ｅａ＋Ｅｂ）"）により算出される。シフト量Ｓｃ２は、第３ビットシフト量の一例である。また、指数算出部１２０は、共通指数Ｅａと共通指数Ｅｂとの和を、内積演算結果の指数として、後処理部１７０に出力してもよい。後処理部１７０に出力される共通指数Ｅａと共通指数Ｅｂとの和は、ＣＳＡ１４０による加算結果である仮数の小数点位置を決める第３共通指数の一例であり、共通指数Ｅａと共通指数Ｅｂとの和を算出する指数算出部１２０は、第２加算部の一例である。

【0020】

シフタ１３０は、データｃの仮数Ｍｃの桁を乗算部１０５による乗算結果の桁と合わせるために、データの桁位置を表すスケール上で仮数Ｍｃのビット位置をシフト量Ｓｃ２に応じてシフトし、シフトした仮数ＭｃをＣＳＡ１４０に出力してもよい。シフタ１３０は、第２シフタの一例である。

【0021】

ＣＳＡ１４０は、データａ、ｂ、ｃの符号Ｓ（Ｓａ１、Ｓａ２、...、Ｓａ１６、Ｓｂ１、Ｓｂ２、...、Ｓｂ１６、Ｓｃ）を用いて、乗算部１０５による乗算結果（Ｓ、Ｃ）とシフタ１３０による桁合わせ後の仮数Ｍｃとの和（加算値）を算出してもよい。ＣＳＡ１４０は、算出により得たサムＳとキャリーＣをＣＰＡ１５０及びリーディングゼロ予測器１６０に出力してもよい。ＣＳＡ１４０は、第１加算部の一例である。

【0022】

ＣＰＡ１５０は、ＣＳＡ１４０により算出されたサムＳとキャリーＣとを加算し、加算結果（すなわち、仮数部の内積演算の結果）を後処理部１７０に出力してもよい。リーディングゼロ予測器１６０は、ＣＳＡ１４０により算出されたサムＳとキャリーＣとに基づいて、上位ビット側に連続して並ぶ"０"の数（すなわち、上位ビット側に最初に"１"が現れるビット位置）を算出してもよい。そして、リーディングゼロ予測器１６０は、算出したビット位置を示す情報を後処理部１７０に出力してもよい。

【0023】

後処理部１７０は、例えば、正規化シフタ１７２及び丸め回路１７４を有する。正規化シフタ１７２は、リーディングゼロ予測器１６０が算出したリーディングゼロの数に基づいて、ＩＥＥＥ７５４にしたがい、ＣＰＡ１５０による加算結果の正規化を行ってもよい。すなわち、正規化シフタ１７２は、ＣＰＡ１５０による加算結果（仮数）の最上位の"１"を、ヒドンビットにするためのシフト動作を行ってもよい。丸め回路１７４は、正規化されたデータの丸め処理を行ってもよい。そして、丸め処理された内積演算結果は、正規化シフタ１７２によるシフト量に応じて指数Ｅａ＋Ｅｂが調整されてもよく、例えば、浮動小数点数データＯＵＴとして出力される。なお、後処理部１７０は、浮動小数点数データ以外の形式で演算結果（ＯＵＴ）を出力してもよい。また、図１では、浮動小数点数データＯＵＴの符号を算出するブロックの記載を省略している。

【0024】

図３は、図１の内積演算器１００を有する演算装置５００の例を示すブロック図である。例えば、演算装置５００は、半導体チップの形態を有しており、複数の演算処理部（ＰＥ）５１０と、演算処理部５１０の動作を制御する制御部５２０とを有している。演算装置５００は、ＣＰＵ又はＧＰＵの一部に含まれてもよく、専用のプロセッサの一部に含まれてもよい。

【0025】

演算装置５００は、ディープニューラルネットワーク（ＤＮＮ：Deep Neural Network）又はコンボリューショナルニューラルネットワーク（ＣＮＮ：Convolutional Neural Network）を使用したディープラーニング等に利用されてもよい。例えば、演算装置５００により、複数の入力データと複数の重みデータとを順次乗算して積算する畳み込み処理に利用されてもよい。

【0026】

制御部５２０は、演算装置５００に接続される上位装置（図示せず）からの指示に基づいて、演算処理部５１０に演算させるデータと、演算の実行に必要な制御データ等を演算処理部５１０に出力する。制御データは、演算の起動指示を含んでもよい。また、制御部５２０は、例えば、演算処理部５１０から演算結果を受信し、受信した演算結果を上位装置に出力し、又は演算結果を演算装置５００に接続された外部メモリに格納する。

【0027】

複数の演算処理部５１０は、制御部５２０から受信するデータ及び制御データに基づいて、演算を並列に実行し、演算結果を制御部５２０に出力する。演算処理部５１０（ＰＥ）の例は、図４に示される。

【0028】

図４は、図３の演算処理部５１０（ＰＥ）の例を示すブロック図である。図４の各ブロック間を接続する矢印は、複数ビットのデータを転送する信号線を示す。図４では、制御信号の記載は省略する。演算処理部５１０（ＰＥ）は、例えば、図１に示した内積演算器１００と、ＡＬＵ（Arithmetic and Logic Unit）２００と、複数のＳＲＡＭ（Static Random Access Memory）３００とを有している。内積演算器１００は、制御部５２０からの指示に基づいて、ＳＲＡＭ３００に保持されているデータａ、ｂ、ｃを用いて内積演算を実行してもよく、演算の実行結果をＳＲＡＭ３００に格納してもよい。例えば、ＳＲＡＭ３００には、図２に示したデータａ、ｂ、ｃが複数組記憶されている。

【0029】

ＡＬＵ２００は、制御部５２０からの指示に基づいて、ＳＲＡＭ３００に保持されているデータを用いて算術演算や論理演算等を実行してもよく、演算の実行結果をＳＲＡＭ３００に格納してもよい。また、ＡＬＵ２００は、ブロック浮動小数点化部２２０を有している。

【0030】

ブロック浮動小数点化部２２０は、例えば、制御部５２０からの指示に基づいて、ＳＲＡＭ３００に保持された所定数の浮動小数点数データをブロック浮動小数点数データに変換する。例えば、ブロック浮動小数点化部２２０は、所定数の浮動小数点数データをそれぞれ含むデータブロックに共通に使用される共通指数Ｅａ（又はＥｂ）を生成する。共通指数Ｅａ（又はＥｂ）には、データブロック中の最大の浮動小数点数データの指数が採用されてもよい。換言すれば、共通指数Ｅａ（又はＥｂ）には、ＳＲＡＭ３００に保持された各データブロック中の浮動小数点数データの指数の最大値が採用されてもよい。

【0031】

また、ブロック浮動小数点化部２２０は、データブロックに属する浮動小数点数データと共通指数Ｅａ（又はＥｂ）とに基づいて、ブロック浮動小数点数データの仮数Ｍａ（又はＭｂ）を生成してもよい。すなわち、ブロック浮動小数点化部２２０は、共通指数Ｅａ（又はＥｂ）に合わせてデータブロックに属する浮動小数点数データの仮数のそれぞれを仮数Ｍａ（又はＭｂ）に変更してもよい。

【0032】

例えば、仮数Ｍａは、共通指数Ｅａと元の浮動小数点数データの指数との差に対応するビット数だけ右シフトすることで生成されてもよい。仮数Ｍｂの生成も、仮数Ｍａの生成と同様に実施されてもよい。なお、データブロック中の最大の浮動小数点数データでは、浮動小数点数データの仮数が、そのままブロック浮動小数点数データの仮数Ｍａ（又はＭｂ）に設定されてもよい。

【0033】

なお、ブロック浮動小数点化部２２０は、演算処理部５１０（ＰＥ）内であって、ＡＬＵ２００の外部に配置されてもよい。また、ブロック浮動小数点化部２２０の機能の一部は、制御部５２０により実現されてもよく、演算装置５００に接続される上位装置等が実行するソフトウェアにより実現されてもよい。演算処理部５１０に搭載されるＳＲＡＭ３００の数は、２個に限定されない。また、ＳＲＡＭ３００は、内積演算器１００とＡＬＵ２００とで区別して使用されてもよく、演算するデータの種類等に応じて区別して使用されてもよい。

【0034】

図５は、図１の内積演算器１００の整数乗算器１１２に入力される仮数の例を示す説明図である。図５では、整数乗算器１１２に入力される仮数Ｍａ、Ｍｂのうち、仮数Ｍａを示している。また、仮数Ｍａは、データ形式に合わせて２３ビットとするが、ビット数はこの数字に限定されるものではない。

【0035】

図５に示す例では、１６個のデータａ１－ａ１６（図示せず）のうち最大のデータは"ａ３"であるとする。例えば、この場合、データａ３の指数が共通指数Ｅａに設定され、データの桁位置を表すスケール上において、共通指数Ｅａに対応する２３ビットの範囲（ウィンドウ）の仮数Ｍａ１－Ｍａ１６が整数乗算器１１２に入力される。

【0036】

内積演算器１００では、元の浮動小数点数データの仮数のうち、２３ビットのウィンドウに入らない仮数は、アンダーフローとなり、内積演算器１００に入力される仮数（例えば、Ｍａ２、Ｍａ５）の値は、"０"になる。また、元の浮動小数点数データの仮数のうち、ウィンドウに含まれるビットが他より少ない仮数（例えば、Ｍａ１、Ｍａ６）は、内積演算器１００に入力される仮数の有効ビットが少なくなる。一方、内積演算器１００は、後述する他の内積演算器に比べて乗算部１０５の回路規模が小さいため、チップサイズを削減することができ、消費電力を下げることができる。あるいは、チップサイズを削減しない場合、１チップに搭載可能な内積演算器１００の数を増やすことができる。

【0037】

以上、図１から図５に示す実施の形態では、共通指数Ｅａ、Ｅｂに基づいてビットシフトした仮数Ｍａ、Ｍｂを整数乗算器１１２で乗算することで、整数乗算器１１２の乗算結果を、ビットシフトすることなくＣＳＡ１４０に供給することができる。このため、乗算結果をビットシフトするシフタを乗算部１０５に設けることなく、複数組のデータの内積演算を実行することができる。この結果、シフタを乗算部１０５に設ける場合に比べて、内積演算器１００の回路規模を小さくすることができ、消費電力を削減することができ、演算速度を向上することができる。回路規模及び消費電力の削減効果は、単純に考えれば内積演算器１００に搭載される乗算部１０５の数が多いほど（すなわち、内積演算するブロック浮動小数点数ａ、ｂの数が多いほど）、高くなる。ただし、周辺回路等のサイズによって効果が打ち消される場合があり、適切な乗算部１０５の個数は具体的な回路設計によって定まる。

【0038】

図６は、本開示の別の実施の形態における演算器の例を示すブロック図である。図１と同様の要素については、同じ符号を付し、詳細な説明は省略する。図６に示す演算器１０１は、図１に示した演算器１００と同様に、複数組のデータの積の和を算出する内積演算器として利用可能である。内積演算器１０１は、例えば、複数の乗算部１０６、指数算出部１２０、シフタ１３０、ＣＳＡ１４０、ＣＰＡ１５０、リーディングゼロ予測器１６０及び後処理部１７０を有している。

【0039】

各乗算部１０６は、例えば、整数乗算器１１２、シフト量算出部１１４及びシフタ１１６を有している。指数算出部１２０、シフタ１３０、ＣＳＡ１４０、ＣＰＡ１５０及び後処理部１７０の機能及び動作は、図１に示した指数算出部１２０、シフタ１３０、ＣＳＡ１４０、ＣＰＡ１５０及び後処理部１７０の機能及び動作と同様であってもよい。

【0040】

図７は、図６の内積演算器１０１による演算で使用するブロック浮動小数点数データａ、ｂの形式の例を示す説明図である。図２と同様の内容については、詳細な説明は省略する。この実施形態は、ブロック浮動小数点数ａ、ｂの各々が、シフトコードＳＣａ（ＳＣａ１、ＳＣａ２、...、ＳＣａ１６）、ＳＣｂ（ＳＣｂ１、ＳＣｂ２、...、ＳＣｂ１６）を有することを除き、図２に示したブロック浮動小数点数ａ、ｂと同様であってもよい。この実施形態のブロック浮動小数点数データａ、ｂは、指数に対するオフセット値を、回路設計時など、事前に定められた複数のシフト量（固定値）の中から選択的に設定可能である。具体的には、指数の取り得る値に制約（具体的には、例えば、"２"と"４"と"６"に限る、等）を与えることで、シフタ１１６の回路サイズを極めてコンパクトに実装できる。シフトコードＳＣａ、ＳＣｂの使い方については、図８以降で説明する。

【0041】

図８は、図６に示すシフトコードＳＣａ、ＳＣｂとシフト量Ｓ（Ｓ１－Ｓ１６）との関係を示す説明図である。シフトコードＳＣａ（ＳＣａ１－ＳＣａ１６）は、データの桁位置を表すスケール上において、共通指数Ｅａにより表される仮数Ｍａの桁位置（ビット範囲）に対するビットシフト量を示すコードであり、第１コードの一例である。シフトコードＳＣｂ１－ＳＣｂ１６は、データの桁位置を表すスケール上において、共通指数Ｅｂにより表される仮数Ｍｂの桁位置（ビット範囲）に対するビットシフト量を示すコードであり、第２コードの一例である。

【0042】

図８では、データａ１、ｂ１に対応するシフトコードＳＣａ１、ＳＣｂ１とＳ値及びシフト量Ｓ１との関係の例を示すが、他のシフトコードＳＣａ２－ＳＣａ１６、ＳＣｂ２－ＳＣｂ１６でも同様であってもよい。また、図８では、シフトコードＳＣａ１、ＳＣｂ１のそれぞれが１ビットである場合を示す。シフトコードＳＣａ１、ＳＣｂ１のそれぞれが１ビットである場合、Ｓ値及びシフト量Ｓ１は３通りである。シフトコードＳＣａ１、ＳＣｂ１のそれぞれが２ビットである場合、Ｓ値及びシフト量Ｓ１は７通りである。

【0043】

この実施形態では、図４に示したブロック浮動小数点化部２２０は、例えば、データａが属するデータブロック中の最大のデータａの指数を共通指数Ｅａに設定し、データｂが属するデータブロック中の最大のデータｂの指数を共通指数Ｅｂに設定する。また、ブロック浮動小数点化部２２０は、例えば、最大のデータａの指数との指数差が所定量以上のデータａのシフトコードＳＣａを"１"に設定し、最大のデータａの指数との指数差が所定量未満のデータａのシフトコードＳＣａを"０"に設定する。ブロック浮動小数点化部２２０は、例えば、最大のデータｂの指数との指数差が所定量以上のデータｂのシフトコードＳＣｂを"１"に設定し、最大のデータｂの指数との指数差が所定量未満のデータｂのシフトコードＳＣｂを"０"に設定する。

【0044】

以下では、共通指数Ｅａが"８"であり、共通指数Ｅｂが"６"であり、シフトコードＳＣａ（又はＳＣｂ）により示される共通指数Ｅａ（又はＥｂ）との差ｎ（シフトするビット数）が４ビットの場合について説明する。差ｎは、基準のビットシフト量の一例である。なお、共通指数Ｅａ、Ｅｂの値は、バイアスされていない実の指数値であるとする。

【0045】

シフトコードＳＣａ＝"０"は、シフト動作をしないことを示し（０ビットシフト）、シフトコードＳＣａ＝"１"は、基準のビットシフト量ｎ（第１ビットシフト量）のシフト動作を示す。同様に、シフトコードＳＣｂ＝"０"は、シフト動作をしないことを示し（０ビットシフト）、シフトコードＳＣｂ＝"１"は、基準のビットシフト量ｎ（第２ビットシフト量）のシフト動作を示す。

【0046】

Ｓ値は、仮数Ｍａ１、Ｍｂ１に対応するシフト量算出部１１４（図６）が出力するシフト量Ｓ１を示すコードであり、シフトコードＳＣａ１、ＳＣｂ１の和である。シフタ１１６によるシフト量Ｓ１は、Ｓ値と差ｎとの積により示される。図８に示す例では、差ｎ＝"４"であるため、シフト量Ｓ１は、Ｓ値が"０"のとき"０"になり、Ｓ値が"１"のとき"４"になり、Ｓ値が"２"のとき"８"になる。

【0047】

シフト量Ｓ１は、シフタ１１６で実行する整数乗算器１１２の乗算結果のビットシフト量（右シフト）を示す。例えば、シフト量Ｓ１は、式（２）で示すように、シフトコードＳＣａ、ＳＣｂの和に基準のビットシフト量ｎを乗じることで生成され、制約された範囲での離散的な値を取る。
シフト量Ｓ１＝（ＳＣａ＋ＳＣｂ）＊ｎ ‥（２）
なお、シフトコードＳＣａ、ＳＣｂのビット数を増やすだけでなく、差ｎをシフトコードＳＣａ、ＳＣｂ毎に設定することでも、シフト量Ｓ１の種類を増やすことができる。

【0048】

図６に戻って、シフト量算出部１１４は、シフトコードＳＣａ（ＳＣａ１、ＳＣａ２、...、ＳＣａ１６）、ＳＣｂ（ＳＣｂ１、ＳＣｂ２、...、ＳＣｂ１６）を加算してもよく、加算により得た値に対応するシフト量Ｓ（Ｓ１、Ｓ２、...、Ｓ１６）を算出してもよい。なお、シフト量算出部１１４は、シフトコードＳＣａ、ＳＣｂとシフト量Ｓ１－Ｓ１６との関係を記憶したレジスタ等を参照することで、シフト量Ｓ１－Ｓ１６を求めてもよい。

【0049】

各シフタ１１６は、整数乗算器１１２から受信したサムＳ及びキャリーＣを各シフト量Ｓ１－Ｓ１６に応じたビット数だけ、データの桁位置を表すスケール上で右（下位側）にシフトしてもよく、シフトしたサムＳ及びキャリーＣをＣＳＡ１４０に出力してもよい。シフタ１１６は、第１シフタの一例である。

【0050】

例えば、シフト量Ｓ１の算出に使用するために予め設定される差ｎが"１２"であるとする。この場合、シフトコードＳＣａ、ＳＣｂがともに"０"のときのシフト量Ｓ１は０ビットである。シフトコードＳＣａ、ＳＣｂのいずれかが"１"のときのシフト量Ｓ１は１２ビットである。シフトコードＳＣａ、ＳＣｂがともに"１"のときのシフト量Ｓ１は、２４ビットである。

【0051】

このように、シフトコードＳＣａ、ＳＣｂが１ビットで表され、差ｎが"１２"の場合、シフト量Ｓ１は、"０"、"１２"、"２４"の何れかになる。したがって、シフタ１１６は、０ビットシフト又は１２ビットシフトのいずれかを選択するマルチプレクサを２段接続することで実現できる。換言すれば、回路規模の増加を抑えて、シフト量の大きいシフタ１１６を実現できる。

【0052】

これに対して、浮動小数点数データの内積演算を実行する内積演算器では、１ビット単位でシフト量を設定可能な可変長シフタが必要である。この種の可変長シフタでは、最大シフト量を３１ビットにする場合、５段のマルチプレクサが必要であり、最大シフト量を６３ビットにする場合、６段のマルチプレクサが必要である。浮動小数点数データの内積演算を実行する内積演算器は、図１１に示される。

【0053】

なお、シフト量Ｓ１が最大値であり、仮数Ｍａ１、Ｍａ２の積のビットシフト後のデータ値が小さすぎて無視できる場合、シフタ１１６は、仮数Ｍａ１、Ｍａ２の積をシフトしたデータを出力せずに、"０"を示すデータを出力してもよい。この例では、シフト量Ｓ１の最大値は、"２４"であり、図８のＳ値が最大値（"２"）の場合である。例えば、シフタ１１６は、図４に示す演算処理部（ＰＥ）５１０に設けられるモードレジスタ等により"０"の出力が設定された場合、ＣＳＡ１４０への出力を"０"に設定するゲート回路等を有する。シフタ１１６にゲート回路を追加する必要があるが、１２ビットをシフトするマルチプレクサが１段不要になるため、シフタ１１６の回路規模を削減することができる。

【0054】

図６に示す内積演算器１０１では、浮動小数点数データの内積演算器に比べて、シフタ１１６のマルチプレクサの段数を、例えば、半分以下にすることができる。これにより、乗算部１０６の回路規模を削減することができ、内積演算器１０１の回路規模を削減することができる。この結果、内積演算器１０１が搭載される演算装置のチップサイズを削減することができ、演算装置のコストを削減することができる。また、シフタ１１６のマルチプレクサの段数を少なくできるため、演算速度を向上することができ、内積演算器１０１の消費電力を削減することができる。単純には、回路規模及び消費電力の削減効果は、乗算する仮数Ｍａ、Ｍｂペアの数（すなわち、乗算部１０６の数）が多いほど大きい。

【0055】

図６に示す内積演算器１０１は、図１に示した内積演算器１００と同様に、図３に示した演算装置５００に含まれる複数の演算処理部（ＰＥ）５１０の各々に搭載されてもよい。各演算処理部５１０は、図４に示した内積演算器１００の代わりに内積演算器１０１を有してもよく、内積演算器１００と内積演算器１０１が一緒に搭載されていてもよい。

【0056】

なお、内積演算器１０１を有する演算処理部５１０は、図４に示した演算処理部５１０のブロック浮動小数点化部２２０に、シフトコードＳＣａ、ＳＣｂを生成する機能を追加したことを除き、図４に示した演算処理部５１０と同様の構成及び機能を有している。

【0057】

この実施形態のブロック浮動小数点化部２２０は、上述の実施形態におけるブロック浮動小数点化部２２０と同様に算出した共通指数Ｅａ（又はＥｂ）と各浮動小数点数データの指数とに基づいて、データａ（又はデータｂ）毎にシフトコードＳＣａ（又はＳＣｂ）を生成してもよい。そして、ブロック浮動小数点化部２２０は、生成した共通指数Ｅａ（又はＥｂ）、仮数Ｍａ（又はＭｂ）、シフトコードＳＣａ（又はＳＣｂ）及び符号ビットＳａ（又はＳｂ）をＳＲＡＭ３００に格納してもよい。符号ビットＳａ（又はＳｂ）は、元の浮動小数点数データの符号が使用されてもよい。ブロック浮動小数点化部２２０は、共通指数Ｅａ、Ｅｂ、仮数Ｍａ、Ｍｂ及びシフトコードＳＣａ、ＳＣｂを生成するデータ生成部の一例である。

【0058】

図９は、図６の内積演算器１０１の整数乗算器１１２に入力される仮数の例を示す説明図である。図５と同様の内容については、詳細な説明は省略する。図９においても、整数乗算器１１２に入力される仮数Ｍａ、Ｍｂのうち、仮数Ｍａを示し、仮数Ｍａ、Ｍｂは２４ビットであるとする。内積演算器１０１の２４ビットの仮数Ｍａは、単精度の浮動小数点数データの２３ビットの仮数とヒドンビットとに相当する。

【0059】

また、図９に示す例においても、１６個のデータａ１－ａ１６（図示せず）のうち最大のデータは"ａ３"であるとする。この場合、内積演算器１０１では、データａ３の指数が共通指数Ｅａに設定される。そして、シフトコードＳＣａが"０"の場合、図１の内積演算器１００と同様に、共通指数Ｅａに対応する２３ビットの範囲（ウィンドウ）の仮数Ｍａが整数乗算器１１２に入力される。一方、シフトコードＳＣａが"１"の場合、共通指数Ｅａに対応する２３ビットの範囲を、予め設定された差ｎ（例えば、１２ビット）だけ右（下位側）にずらした範囲（ウィンドウ）の仮数Ｍａが整数乗算器１１２に入力される。

【0060】

図６に示した内積演算器１０１では、元の浮動小数点数データの大きさ（指数値）に応じて、仮数Ｍａ（Ｍａ１、Ｍａ２、...、Ｍａ１６）毎に、シフトコードＳＣａ（"０"又は"１"）が設定される。そして、シフトコードＳＣａが"１"の場合、予め設定された差ｎ（例えば、１２ビット）だけ右にずらしたウィンドウに含まれるビットが仮数Ｍａとして内積演算器１００に入力される。

【0061】

これにより、内積演算器１０１では、図１の内積演算器１００でアンダーフローしていた仮数Ｍ２ａ、Ｍ５ａ（図５）をアンダーフローさせることなく乗算を実行することができる。すなわち、ブロック浮動小数点数データの狭いダイナミックレンジを広げることができる。また、内積演算器１００で有効ビット数が少なかった仮数Ｍ１ａ、Ｍ６ａの有効ビットを増やすことができる。さらに、シフトコードＳＣａが"０"の仮数Ｍ３ａ、Ｍ４ａ、Ｍ１６ａについては、有効ビット数を図１の内積演算器１００と同じにすることができる。

【0062】

シフトコードＳＣｂによりウィンドウを下位ビット側にずらすことができる仮数Ｍｂについても、アンダーフローの発生の可能性を低くすることができ、仮数Ｍａと同様に有効ビットを増加させることができる。また、シフタ１１６の段数を削減することができる。この結果、図６に示した内積演算器１０１では、回路規模の増加と消費電力の増加と演算速度の低下とを抑制しつつ、内積演算の精度を向上することができる。

【0063】

図１０は、図６の内積演算器１０１を有する演算装置５００（図３）の動作の例を示すフローチャートである。すなわち、図１０は、演算装置５００の内積演算器１０１が内積演算を実行する場合の動作方法を示している。例えば、図１０に示すフローは、演算装置５００に接続される上位装置からの指示に基づいて開始される。上位装置は、内積演算に使用する浮動小数点数データ（オペランド）をＳＲＡＭ３００（図５）に書き込んでおく。図１０は、１回の内積演算の実行を示している。例えば、図１０に示す動作は、図３に示した複数の演算処理部（ＰＥ）５１０で並列に実行されてもよい。

【0064】

まず、ステップＳ１０において、演算装置５００のブロック浮動小数点化部２２０は、ＳＲＡＭ３００から所定数の浮動小数点数データをデータブロックとして読み出し、読み出した浮動小数点数データをブロック浮動小数点数データに変換してもよい。なお、上述した式（１）のデータｃに相当する浮動小数点数データは、ブロック浮動小数点数データに変換されなくてもよい。ブロック浮動小数点化部２２０は、変換したブロック浮動小数点数データをＳＲＡＭ３００に格納してもよい。ここで、ＳＲＡＭ３００に格納するブロック浮動小数点数データは、例えば、図７に示した共通指数Ｅａ、Ｅｂ、仮数Ｍａ、Ｍｂ、符号ビットＳａ、Ｓｂと、データｃ（浮動小数点数データＳｃ＋Ｅｃ＋Ｍｃ）とを含む。

【0065】

次に、ステップＳ１２において、演算装置５００のブロック浮動小数点化部２２０は、図８で説明したように、共通指数Ｅａと、元の各浮動小数点数データの指数とに基づいて、仮数Ｍａ毎にシフトコードＳＣａを生成してもよい。同様に、ブロック浮動小数点化部２２０は、共通指数Ｅｂと、元の各浮動小数点数データの指数とに基づいて、仮数Ｍｂ毎にシフトコードＳＣｂを生成してもよい。ブロック浮動小数点化部２２０は、生成したシフトコードＳＣａ、ＳＣｂをＳＲＡＭ３００に格納してもよい。なお、ステップＳ１０、Ｓ１２は、逆順に実行されてもよく、並列に実行されてもよい。

【0066】

次に、ステップＳ１４において、演算装置５００の内積演算器１０１（図６）は、ＳＲＡＭ３００に保持されたデータａ、ｂのブロック浮動小数点数データと、浮動小数点数データｃとを読み出し、内積演算を実行してもよい。次に、ステップＳ１６において、内積演算器１０１は、内積演算の結果を浮動小数点数データに変換し、変換したデータをＳＲＡＭ３００に格納してもよく、これらにより１回の内積演算の実行が完了する。

【0067】

図１１は、浮動小数点数データの内積演算を実行する内積演算器の例（比較例）を示すブロック図である。図６と同様の要素については、同じ符号を付し、詳細な説明を省略する。

【0068】

図１１に示す内積演算器１０２は、複数の乗算部１０７、指数算出部１２１、シフタ１３０、ＣＳＡ１４０、ＣＰＡ１５０、リーディングゼロ予測器１６０及び後処理部１７０を有している。各乗算部１０７は、整数乗算器１１２及びシフタ１１７を有している。

【0069】

内積演算器１０２は、複数の浮動小数点数データａ（ａ１、ａ２、...、ａｍ）、ｂ（ｂ１、ｂ２、...、ｂｍ）［ｍは、２以上の整数］の内積を演算する。内積演算の例は、データがブロック浮動小数点数データでなく、浮動小数点数データであることを除き、式（１）と同じである。

【0070】

整数乗算器１１２は、データａ、ｂの仮数Ｍａ、Ｍｂの積を算出し、算出結果をサムＳ及びキャリーＣとして出力する。シフタ１１７は、整数乗算器１１２から受信したサムＳ及びキャリーＣを、指数算出部１２１が算出するシフト量Ｅ（Ｅ１、Ｅ２、...、Ｅ１６）が示すシフト量だけ右（下位側）にシフトし、シフトしたサムＳ及びキャリーＣをＣＳＡ１４０に出力する。

【0071】

例えば、シフタ１１７は、シフト量Ｅを１ビット単位で設定可能な可変長シフタである。このため、シフト量Ｅの最大値を３１ビットにする場合、５段のマルチプレクサが必要であり、シフト量Ｅの最大値を６３ビットにする場合、６段のマルチプレクサが必要である。したがって、シフタ１１７の回路規模は、図１のシフタ１１６の回路規模より大きく、シフタ１１７の消費電力は、図１のシフタ１１６の消費電力より大きい。さらに、シフタ１１７のシフト動作時間は、図１のシフタ１１６のシフト動作時間より長い。

【0072】

指数算出部１２１は、データａの指数Ｅａ（Ｅａ１、Ｅａ２、...、Ｅａ１６）とデータｂの指数Ｅｂ（Ｅｂ１、Ｅｂ２、...、Ｅｂ１６）とに基づいて、乗算部１０７毎にシフタ１１７のシフト量Ｅ（Ｅ１－Ｅ１６）を算出する。例えば、指数算出部１２１は、指数の和Ｅａ＋Ｅｂの最大値を基準にし、最大値以外の指数の和Ｅａ＋Ｅｂと最大値との差をシフタ１１７のシフト量Ｅ（右シフト）に設定する。これにより、各乗算部１０７から出力される乗算結果の桁が合わせられる。なお、和Ｅａ＋Ｅｂの最大値に対応するシフト量Ｅは、ゼロに設定される。

【0073】

また、指数算出部１２１は、データａの指数Ｅａ（Ｅａ１、Ｅａ２、...、Ｅａ１６）とデータｂの指数Ｅｂ（Ｅｂ１、Ｅｂ２、...、Ｅｂ１６）とデータｃの指数Ｅｃとに基づいて、指数Ｅｃのシフト量Ｓｃ２を算出する。例えば、シフト量Ｓｃ２は、指数の和Ｅａ＋Ｅｂと最大値と指数Ｅｃとの差を示す。また、指数算出部１２１は、指数の和Ｅａ＋Ｅｂと最大値を内積演算結果の指数として、後処理部１７０に出力する。

【0074】

シフタ１３０は、データｃの仮数Ｍｃの桁を乗算部１０６による乗算結果の桁と合わせるために、仮数Ｍｃのビット位置をシフト量Ｓｃ２に応じてシフトし、シフトした仮数ＭｃをＣＳＡ１４０に出力する。ＣＳＡ１４０、ＣＰＡ１５０及び後処理部１７０の機能及び動作は、図１に示したＣＳＡ１４０、ＣＰＡ１５０及び後処理部１７０の機能及び動作と同様であってもよい。そして、後処理部１７０は、浮動小数点数データによる内積演算の結果を、例えば、浮動小数点数データＯＵＴとして出力する。なお、図１１では、浮動小数点数データＯＵＴの符号を算出するブロックの記載を省略している。

【0075】

以上、図６から図１０に示す実施の形態では、共通指数Ｅａ、Ｅｂとの差を回路設計時など、事前に定義した制約の中で示すシフトコードＳＣａ、ＳＣｂの設定により、整数乗算器１１２に与える仮数Ｍａ、Ｍｂのダイナミックレンジを広くできる。これにより、仮数Ｍａ、Ｍｂの有効ビットを増加させて、内積演算を実行することができる。したがって、例えば、仮数をアンダーフローさせることなく乗算を実行することが可能になり、演算精度を向上することができる。

【0076】

また、シフタ１１６で使用するシフト量Ｓ１－Ｓ１６の数を制約できるため、シフタ１１６のマルチプレクサの段数を、浮動小数点数データ用の内積演算器１０２に設けられるシフタ１１７のマルチプレクサの段数に比べて削減することができる。したがって、図１に示したシフタ１１６を持たない内積演算器１００に対する回路規模の増加量を抑えることができ、消費電力の増加量を抑えることができ、演算速度の低下量を抑えることができる。すなわち、回路規模の増加と消費電力の増加と演算速度の低下を抑制しつつ、内積演算の速度と精度とを向上することができる。

【0077】

図１２は、本開示の別の実施の形態の演算装置における演算処理部の例を示すブロック図である。この実施の形態の演算装置は、演算処理部（ＰＥ）５１２が、図４に示した演算処理部５１０と相違することを除き、図３に示した演算装置５００と同様であってもよい。なお、この実施の形態の演算装置の動作フローは、図１０のステップＳ１０による浮動小数点数データからブロック浮動小数点数データへの変換方法が異なることを除き、図１０の動作と同様であってもよい。

【0078】

図１２では、ＡＬＵ２００は、図４に示したブロック浮動小数点化部２２０の代わりにブロック浮動小数点化部２２２を有し、新たに抽出部４５０を有していてもよい。演算処理部５１２のその他の構成は、図４に示した演算処理部５１０と同様であってもよい。なお、ブロック浮動小数点化部２２２は、演算処理部５１２（ＰＥ）内であって、ＡＬＵ２００の外部に配置されてもよい。また、ブロック浮動小数点化部２２０の機能の一部は、制御部５２０（図３）により実現されてもよく、演算装置５００に接続される上位装置等が実行するソフトウェアにより実現されてもよい。

【0079】

ブロック浮動小数点化部２２２は、例えば、制御部５２０（図３）からの指示に基づいて、ＳＲＡＭ３００に保持された所定数の浮動小数点数データを図１３に示すブロック浮動小数点数データに変換する。変換されたブロック浮動小数点数データは、ＳＲＡＭ３００に格納される。抽出部４５０は、ブロック浮動小数点数データをＳＲＡＭ３００から読み出して、共通指数Ｅａ、ＥｂとシフトコードＳＣａ、ＳＣｂを抽出する。抽出部４５０は、抽出した共通指数Ｅａ、ＥｂとシフトコードＳＣａ、ＳＣｂとを、ＳＲＡＭ３００から読み出したブロック浮動小数点数データとともに、内積演算器１００に出力してもよい。抽出部４５０による抽出動作の例は、図１４で説明する。

【0080】

図１３は、図１２のブロック浮動小数点化部２２２により生成されるブロック浮動小数点数データ形式の例を示す説明図である。この実施の形態では、各データａ、ｂ、ｃの形式は、ＩＥＥＥ７５４の浮動小数点数データの形式に対応する。すなわち、ブロック浮動小数点数データの符号部、指数部及び仮数部のそれぞれのビット数と配列は、ＩＥＥＥ７５４の浮動小数点数データの形式と同じである。例えば、単精度の場合、符号部は１ビット、指数部は８ビット、仮数部は２３ビットである。

【0081】

但し、共通指数Ｅａは、データブロック内のデータａ１－ａ１６の少なくとも１つの指数部に埋め込まれ、共通指数Ｅｂは、データブロック内のデータｂ１－ｂ１６の少なくとも１つの指数部に埋め込まれてもよい。この際、例えば、Ｅａ又はＥｂが埋め込まれなかったデータａ１－ａ１６又はデータｂ１－ｂ１６については、読み出しの際にそれらの指数部を読み出さないようにして消費電力を減らすことができる。また、Ｅａ又はＥｂが埋め込まれなかったデータａ１－ａ１６又はデータｂ１－ｂ１６については、それらの指数部を仮数部として扱うことで仮数部を長くし、計算精度の向上を図ることができる。また、例えば、Ｅａをデータａ１－ａ１６のいずれか又はすべてに分散させて埋め込み（例えば１ビットずつ）、Ｅａが埋め込まれなかったデータａ１－ａ１６の指数部を仮数部として扱うことで仮数部を長くし、計算精度の向上を図ることができる。長くする仮数部は、埋め込みが行われないデータがあったとしても、埋め込みが行われたデータと同じビット数だけ長くして仮数部のビット数をそろえてもよい。Ｅｂについても同様である。この際、例えば、埋め込まれなかったデータａ１－ａ１６の指数部を仮数部として扱かわず、データ読み出しの際に埋め込まれなかったデータａ１－ａ１６の指数部を読み出さないようにして、消費電力を減らすことができる。ブロック浮動小数点数データの形式を、ＩＥＥＥ７５４の浮動小数点数データの形式に対応させることで、ブロック浮動小数点数データへの変換を容易にでき、ブロック浮動小数点数データの扱い（例えば、ソフトウェアによる処理）が容易にできる。

【0082】

図１４は、図１２のブロック浮動小数点化部２２２及び抽出部４５０の動作の例を示す説明図である。図１４は、図１３の指数部を示している。図１４に示す例では、データａが属するデータブロック中の最大値は、データａ３であるとし、データｂが属するデータブロック中の最大値は、データｂ２であるとする。

【0083】

例えば、ブロック浮動小数点化部２２２は、最大値であるデータａ３の指数（１６進数で"８７"）との指数差が所定量以上のデータａの指数部にオールゼロを設定する。また、ブロック浮動小数点化部２２２は、データａ３の指数との指数差が所定量未満のデータａの指数部にデータａ３の指数（すなわち、共通指数Ｅａ）を設定する。図１４の例では、指数差が所定量以上のデータａ２、ａ４の指数部にオールゼロが設定され、他のデータａ１、ａ３、ａ５－ａ１６の指数部に共通指数Ｅａが設定される。

【0084】

同様に、ブロック浮動小数点化部２２２は、最大値であるデータｂ２の指数（１６進数で"８５"）との指数差が所定量以上のデータｂの指数部にオールゼロを設定してもよい。また、ブロック浮動小数点化部２２２は、データｂ２の指数との指数差が所定量未満のデータｂの指数部にデータｂ２の指数（すなわち、共通指数Ｅｂ）を設定してもよい。図１４の例では、指数差が所定量以上のデータｂ１、ｂ１６の指数部にオールゼロが設定され、他のデータｂ２－ｂ１５の指数部に共通指数Ｅｂが設定される。ブロック浮動小数点化部２２２により設定されたデータａ、ｂの指数部は、図１３に示した符号部及び仮数部とともにＳＲＡＭ３００（図１２）に格納されてもよい。

【0085】

抽出部４５０は、図１に示した内積演算器１００がブロック浮動小数点数データを用いて内積演算を実行する場合、ＳＲＡＭ３００から指数部の各値を読み出す。抽出部４５０は、各データａ１－ａ１６の指数部のビット（図１４の横方向に並ぶビット）のノア論理（ＮＯＲ）を演算して、各データａ１－ａ１６のシフトコードＳＣａを生成してもよい。これにより、指数部に共通指数Ｅａ（１６進数で"８７"）が設定されたデータａ１、ａ３、ａ１６のシフトコードＳＣａは"０"になり、指数部にオールゼロが設定されたデータａ２、ａ４のシフトコードＳＣａは"１"になる。すなわち、抽出部４５０は、各データａの指数部がオールゼロか否かに応じて、データａ毎にシフトコードＳＣａを抽出してもよい。

【0086】

抽出部４５０は、各データｂ１－ｂ１６の指数部のビット（図１４の横方向に並ぶビット）のノア論理（ＮＯＲ）を演算して、各データｂ１－ｂ１６のシフトコードＳＣｂを生成してもよい。これにより、指数部に共通指数Ｅｂ（１６進数で"８５"）が設定されたデータｂ２－ｂ１５のシフトコードＳＣｂは"０"になり、指数部にオールゼロが設定されたデータｂ１、ｂ１６のシフトコードＳＣｂは"１"になる。すなわち、抽出部４５０は、各データｂの指数部がオールゼロか否かに応じて、データｂ毎にシフトコードＳＣｂを抽出してもよい。

【0087】

また、抽出部４５０は、１６個のデータａ１－ａ１６において、指数部のビット番号毎にオア論理（ＯＲ）を演算して、共通指数Ｅａを生成してもよい。抽出部４５０は、１６個のデータｂ１－ｂ１６において、指数部のビット番号毎にオア論理（ＯＲ）を演算して、共通指数Ｅｂを生成してもよい。すなわち、抽出部４５０は、データａ１－ａ１６の指数部のビット番号毎（図１４の縦方向に並ぶビット毎）にビット値の論理和を算出し、算出した論理和を共通指数Ｅａとして抽出してもよい。また、抽出部４５０は、データｂ１－ｂ１６の指数部のビット番号毎（図１４の縦方向に並ぶビット毎）にビット値の論理和を算出し、算出した論理和を共通指数Ｅｂとして抽出してもよい。

【0088】

以上の抽出部４５０の動作により、浮動小数点形式でＳＲＡＭ３００に保持されているデータａ、ｂの指数部から、シフトコードＳＣａ、ＳＣｂと共通指数Ｅａ、Ｅｂとを抽出することができる。これにより、図１３で説明したように、ブロック浮動小数点数データの扱いを容易にでき、ソフトウェアによる処理が容易にできる。

【0089】

図１２から図１４に示す実施の形態に関して以下に付記を示す。
（付記）
前記データ生成部（２２２）は、
最大の前記第１データ（ａ３）の指数との指数差が所定量以上の前記第１データの指数部にオールゼロを設定し、最大の前記第１データの指数との指数差が所定量未満の前記第１データの指数部に前記第１共通指数（Ｅａ）を設定し、
最大の前記第２データ（ｂ２）の指数との指数差が所定量以上の前記第２データの指数部にオールゼロを設定し、最大の前記第２データの指数との指数差が所定量未満の前記第２データの指数部に前記第２共通指数（Ｅｂ）を設定し、
前記演算装置は、さらに、
前記データ生成部により設定された前記各第１データの指数部がオールゼロか否かに応じて、前記第１データ毎に前記第１コード（ＳＣａ）を抽出し、前記各第２データの指数部がオールゼロか否かに応じて、前記第２データ毎に前記第２コード（ＳＣｂ）を抽出し、前記複数の第１データの指数部のビット番号毎にビット値の論理和を算出し、算出した論理和を前記第１共通指数として抽出し、前記複数の第２データの指数部のビット番号毎にビット値の論理和を算出し、算出した論理和を前記第２共通指数として抽出する抽出部（４５０）を有する。

【0090】

以上、図１２から図１４に示す実施の形態においても、図６から図１０に示した実施の形態と同様の効果を得ることができる。例えば、共通指数Ｅａ、Ｅｂとの差を回路設計時など、事前に定義した制約の中で示すシフトコードＳＣａ、ＳＣｂの設定により、ダイナミックレンジを広くでき、仮数Ｍａ、Ｍｂの有効ビットを増加させて、内積演算を実行することができる。これにより、例えば、仮数をアンダーフローさせることなく乗算を実行することが可能になり、演算精度を向上することができる。また、シフタ１１６のマルチプレクサの段数を、浮動小数点数データ用の内積演算器１０１に設けられるシフタ１１７のマルチプレクサの段数に比べて削減することができる。この結果、回路規模の増加と消費電力の増加と演算速度の低下を抑制しつつ、内積演算の速度と精度とを向上することができる。

【0091】

さらに、図１２から図１４に示す実施の形態では、ブロック浮動小数点数データの形式を、ＩＥＥＥ７５４の浮動小数点数データの形式に対応させることで、ブロック浮動小数点数データへの変換を容易にできる。また、ブロック浮動小数点数データの扱い（例えば、ソフトウェアによる処理）を容易にできる。さらに、各データａ１－ａ１６、ｂ１－ｂ１６の指数部に格納する値を工夫することで、簡易な論理演算により、共通指数Ｅａ、Ｅｂ及びシフトコードＳＣａ、ＳＣｂを抽出することができる。

【0092】

図１５は、図３に示した演算装置５００が搭載されるコンピュータ６００を含むシステムＳＹＳの構成例を示すブロック図である。コンピュータ６００は、一例として、演算装置５００と、主記憶装置６２０（メモリ）と、補助記憶装置６３０（メモリ）と、ネットワークインタフェース６４０と、デバイスインタフェース６５０と、を備え、これらがバス６１０を介して接続されることで実現されてもよい。なお、例えば、演算装置５００は、主記憶装置６２０又は補助記憶装置６３０等の記憶装置に記憶された命令に基づいて、内積演算を実行してもよい。

【0093】

図１５のコンピュータ６００は、各構成要素を一つ備えているが、同じ構成要素を複数備えていてもよい。また、図１５では、１台のコンピュータ６００が示されているが、ソフトウェアが複数台のコンピュータにインストールされて、当該複数台のコンピュータそれぞれがソフトウェアの同一の又は異なる一部の処理を実行してもよい。この場合、コンピュータそれぞれがネットワークインタフェース６４０等を介して通信して処理を実行する分散コンピューティングの形態であってもよい。つまり、１又は複数の記憶装置に記憶された命令を１台又は複数台のコンピュータ６００が実行することで機能を実現するシステムが構成されてもよい。また、端末から送信された情報をクラウド上に設けられた１台又は複数台のコンピュータ６００で処理し、この処理結果を端末に送信するような構成であってもよい。

【0094】

各種演算は、コンピュータ６００に搭載される１又は複数の演算装置５００を用いて、又はネットワークを介した複数台のコンピュータ６００を用いて、並列処理で実行されてもよい。また、各種演算が、演算装置５００内に複数ある演算コアに振り分けられて、並列処理で実行されてもよい。また、本開示の処理、手段等の一部又は全部は、ネットワークを介してコンピュータ６００と通信可能なクラウド上に設けられたプロセッサ及び記憶装置の少なくとも一方により実現されてもよい。このように、演算装置５００による各種演算の形態は、１台又は複数台のコンピュータによる並列コンピューティングの形態であってもよい。

【0095】

演算装置５００は、少なくともコンピュータの制御又は演算のいずれかを行う電子回路（処理回路、Processing circuit、Processing circuitry、ＣＰＵ、ＧＰＵ、ＦＰＧＡ、ＡＳＩＣ等）であってもよい。また、演算装置５００は、汎用プロセッサ、特定の演算を実行するために設計された専用の処理回路又は汎用プロセッサと専用の処理回路との両方を含む半導体装置のいずれであってもよい。また、演算装置５００は、光回路を含むものであってもよいし、量子コンピューティングに基づく演算機能を含むものであってもよい。

【0096】

演算装置５００は、コンピュータ６００の内部構成の各装置等から入力されたデータやソフトウェアに基づいて演算処理を行ってもよく、演算結果や制御信号を各装置等に出力してもよい。演算装置５００は、コンピュータ６００のＯＳ（Operating System）や、アプリケーション等を実行することにより、コンピュータ６００を構成する各構成要素を制御してもよい。

【0097】

演算装置５００は、１又は複数のチップにより実現されてもよい。ここで、演算装置５００は、１チップ上に配置された１又は複数の電子回路を指してもよいし、２つ以上のチップあるいは２つ以上のデバイス上に配置された１又は複数の電子回路を指してもよい。複数の電子回路を用いる場合、各電子回路は有線又は無線により通信してもよい。

【0098】

主記憶装置６２０は、演算装置５００が実行する命令及び各種データ等を記憶してもよく、主記憶装置６２０に記憶された情報が演算装置５００により読み出されてもよい。補助記憶装置６３０は、主記憶装置６２０以外の記憶装置である。なお、これらの記憶装置は、電子情報を格納可能な任意の電子部品を意味するものとし、半導体のメモリでもよい。半導体のメモリは、揮発性メモリ又は不揮発性メモリのいずれでもよい。演算装置５００において各種データ等を保存するための記憶装置は、主記憶装置６２０又は補助記憶装置６３０により実現されてもよく、演算装置５００に内蔵される内蔵メモリにより実現されてもよい。

【0099】

コンピュータ６００が、少なくとも１つの記憶装置（メモリ）と、この少なくとも１つの記憶装置に接続（結合）される少なくとも１つの演算装置５００で構成される場合、記憶装置１つに対して、少なくとも１つの演算装置５００が接続されてもよい。また、１つの演算装置５００に対して、少なくとも１つの記憶装置が接続されてもよい。また、複数の演算装置５００のうち少なくとも１つの演算装置５００が、複数の記憶装置のうち少なくとも１つの記憶装置に接続される構成を含んでもよい。また、複数台のコンピュータ６００に含まれる記憶装置と演算装置５００によって、この構成が実現されてもよい。さらに、記憶装置が演算装置５００と一体になっている構成（例えば、Ｌ１キャッシュ、Ｌ２キャッシュを含むキャッシュメモリ）を含んでもよい。

【0100】

ネットワークインタフェース６４０は、無線又は有線により、通信ネットワーク７００に接続するためのインタフェースである。ネットワークインタフェース６４０は、既存の通信規格に適合したもの等、適切なインタフェースを用いればよい。ネットワークインタフェース６４０により、通信ネットワーク７００を介して接続された外部装置７１０と情報のやり取りが行われてもよい。なお、通信ネットワーク７００は、ＷＡＮ（Wide Area Network）、ＬＡＮ（Local Area Network）、ＰＡＮ（Personal Area Network）等の何れか又はそれらの組み合わせであってもよく、コンピュータ６００と外部装置７１０Ａとの間で情報のやり取りが行われるものであればよい。ＷＡＮの一例としてインターネット等があり、ＬＡＮの一例としてＩＥＥＥ８０２．１１やイーサネット（登録商標）等があり、ＰＡＮの一例としてＢｌｕｅｔｏｏｔｈ（登録商標）やＮＦＣ（Near Field Communication）等がある。

【0101】

デバイスインタフェース６５０は、外部装置７２０と直接接続するＵＳＢ等のインタフェースである。

【0102】

外部装置７１０はコンピュータ６００とネットワークを介して接続されている装置である。外部装置７２０はコンピュータ６００と直接接続されている装置である。

【0103】

外部装置７１０又は外部装置７２０は、一例として、入力装置であってもよい。入力装置は、例えば、カメラ、マイクロフォン、モーションキャプチャ、各種センサ、キーボード、マウス、タッチパネル等のデバイスであり、取得した情報をコンピュータ６００に与える。また、パーソナルコンピュータ、タブレット端末、スマートフォン等の入力部とメモリとプロセッサを備えるデバイスであってもよい。

【0104】

また、外部装置７１０又は外部装置７２０は、一例として、出力装置でもよい。出力装置は、例えば、ＬＣＤ（Liquid Crystal Display）、有機ＥＬ（Electro Luminescence）パネル等の表示装置であってもよいし、音声等を出力するスピーカ等であってもよい。また、パーソナルコンピュータ、タブレット端末又はスマートフォン等の出力部とメモリとプロセッサを備えるデバイスであってもよい。

【0105】

また、外部装置７１０また外部装置７２０は、記憶装置（メモリ）であってもよい。例えば、外部装置７１０はネットワークストレージ等であってもよく、外部装置７２０はＨＤＤ等のストレージであってもよい。

【0106】

また、外部装置７１０又は外部装置７２０は、コンピュータ６００の構成要素の一部の機能を有する装置でもよい。つまり、コンピュータ６００は、外部装置７１０又は外部装置７２０に処理結果の一部又は全部を送信してもよいし、外部装置７１０又は外部装置７２０から処理結果の一部又は全部を受信してもよい。

【0107】

本明細書（請求項を含む）において、「ａ、ｂ及びｃの少なくとも１つ（一方）」又は「ａ、ｂ又はｃの少なくとも１つ（一方）」の表現（同様な表現を含む）が用いられる場合は、ａ、ｂ、ｃ、ａ－ｂ、ａ－ｃ、ｂ－ｃ又はａ－ｂ－ｃのいずれかを含む。また、ａ－ａ、ａ－ｂ－ｂ、ａ－ａ－ｂ－ｂ－ｃ－ｃ等のように、いずれかの要素について複数のインスタンスを含んでもよい。さらに、ａ－ｂ－ｃ－ｄのようにｄを有する等、列挙された要素（ａ、ｂ及びｃ）以外の他の要素を加えることも含む。

【0108】

本明細書（請求項を含む）において、「データを入力として／を用いて／データに基づいて／に従って／に応じて」等の表現（同様な表現を含む）が用いられる場合は、特に断りがない場合、データそのものを用いる場合や、データに何らかの処理を行ったもの（例えば、ノイズ加算したもの、正規化したもの、データから抽出した特徴量、データの中間表現等）を用いる場合を含む。また「データを入力として／を用いて／データに基づいて／に従って／に応じて」何らかの結果が得られる旨が記載されている場合（同様な表現を含む）、特に断りがない場合、当該データのみに基づいて当該結果が得られる場合や、当該データ以外の他のデータ、要因、条件及び／又は状態にも影響を受けて当該結果が得られる場合を含む。また、「データを出力する」旨が記載されている場合（同様な表現を含む）、特に断りがない場合、データそのものを出力として用いる場合や、データに何らかの処理を行ったもの（例えば、ノイズ加算したもの、正規化したもの、データから抽出した特徴量、各種データの中間表現等）を出力とする場合も含む。

【0109】

本明細書（請求項を含む）において、「接続される（connected）」及び「結合される（coupled）」との用語が用いられる場合は、直接的な接続／結合、間接的な接続／結合、電気的（electrically）な接続／結合、通信的（communicatively）な接続／結合、機能的（operatively）な接続／結合、物理的（physically）な接続／結合等のいずれをも含む非限定的な用語として意図される。当該用語は、当該用語が用いられた文脈に応じて適宜解釈されるべきであるが、意図的に或いは当然に排除されるのではない接続／結合形態は、当該用語に含まれるものして非限定的に解釈されるべきである。

【0110】

本明細書（請求項を含む）において、「ＡがＢするよう構成される（A configured to B）」との表現が用いられる場合は、要素Ａの物理的構造が、動作Ｂを実行可能な構成を有するとともに、要素Ａの恒常的（permanent）又は一時的（temporary）な設定（setting/configuration）が、動作Ｂを実際に実行するように設定（configured/set）されていることを含んでよい。例えば、要素Ａが汎用プロセッサである場合、当該プロセッサが動作Ｂを実行可能なハードウェア構成を有するとともに、恒常的（permanent）又は一時的（temporary）なプログラム（命令）の設定により、動作Ｂを実際に実行するように設定（configured）されていればよい。また、要素Ａが専用プロセッサ、専用演算回路等である場合、制御用命令及びデータが実際に付属しているか否かとは無関係に、当該プロセッサの回路的構造が動作Ｂを実際に実行するように構築（implemented）されていればよい。

【0111】

本明細書（請求項を含む）において、含有又は所有を意味する用語（例えば、「含む（comprising/including）」及び有する「（having）等」）が用いられる場合は、当該用語の目的語により示される対象物以外の物を含有又は所有する場合を含む、open-endedな用語として意図される。これらの含有又は所有を意味する用語の目的語が数量を指定しない又は単数を示唆する表現（a又はanを冠詞とする表現）である場合は、当該表現は特定の数に限定されないものとして解釈されるべきである。

【0112】

本明細書（請求項を含む）において、ある箇所において「１つ又は複数（one or more）」、「少なくとも１つ（at least one）」等の表現が用いられ、他の箇所において数量を指定しない又は単数を示唆する表現（a又はanを冠詞とする表現）が用いられているとしても、後者の表現が「１つ」を意味することを意図しない。一般に、数量を指定しない又は単数を示唆する表現（a又はanを冠詞とする表現）は、必ずしも特定の数に限定されないものとして解釈されるべきである。

【0113】

本明細書において、ある実施形態の有する特定の構成について特定の効果（advantage/result）が得られる旨が記載されている場合、別段の理由がない限り、当該構成を有する他の１つ又は複数の実施形態についても当該効果が得られると理解されるべきである。但し、当該効果の有無は、一般に種々の要因、条件及び／又は状態に依存し、当該構成により必ず当該効果が得られるものではないと理解されるべきである。当該効果は、種々の要因、条件及び／又は状態が満たされたときに実施形態に記載の当該構成により得られるものに過ぎず、当該構成又は類似の構成を規定したクレームに係る開示において、当該効果が必ずしも得られるものではない。

【0114】

本明細書（請求項を含む）において、「最大化する（maximize）／最大化（maximization）」等の用語が用いられる場合は、グローバルな最大値を求めること、グローバルな最大値の近似値を求めること、ローカルな最大値を求めること、及びローカルな最大値の近似値を求めることを含み、当該用語が用いられた文脈に応じて適宜解釈されるべきである。また、これら最大値の近似値を確率的又はヒューリスティックに求めることを含む。同様に、「最小化する（minimize）／最小化（minimization）」等の用語が用いられる場合は、グローバルな最小値を求めること、グローバルな最小値の近似値を求めること、ローカルな最小値を求めること、及びローカルな最小値の近似値を求めることを含み、当該用語が用いられた文脈に応じて適宜解釈されるべきである。また、これら最小値の近似値を確率的又はヒューリスティックに求めることを含む。同様に、「最適化する（optimize）／最適化（optimization）」等の用語が用いられる場合は、グローバルな最適値を求めること、グローバルな最適値の近似値を求めること、ローカルな最適値を求めること、及びローカルな最適値の近似値を求めることを含み、当該用語が用いられた文脈に応じて適宜解釈されるべきである。また、これら最適値の近似値を確率的又はヒューリスティックに求めることを含む。

【0115】

本明細書（請求項を含む）において、複数のハードウェアが所定の処理を行う場合、各ハードウェアが協働して所定の処理を行ってもよいし、一部のハードウェアが所定の処理の全てを行ってもよい。また、一部のハードウェアが所定の処理の一部を行い、別のハードウェアが所定の処理の残りを行ってもよい。本明細書（請求項を含む）において、「１又は複数のハードウェアが第１の処理を行い、前記１又は複数のハードウェアが第２の処理を行う」等の表現（同様な表現を含む）が用いられている場合、第１の処理を行うハードウェアと第２の処理を行うハードウェアは同じものであってもよいし、異なるものであってもよい。つまり、第１の処理を行うハードウェア及び第２の処理を行うハードウェアが、前記１又は複数のハードウェアに含まれていればよい。なお、ハードウェアは、電子回路、電子回路を含む装置等を含んでよい。

【0116】

本明細書（請求項を含む）において、複数の記憶装置（メモリ）がデータの記憶を行う場合、複数の記憶装置のうち個々の記憶装置は、データの一部のみを記憶してもよいし、データの全体を記憶してもよい。また、複数の記憶装置のうち一部の記憶装置がデータを記憶する構成を含んでもよい。

【0117】

以上、本開示の実施形態について詳述したが、本開示は上記した個々の実施形態に限定されるものではない。特許請求の範囲に規定された内容及びその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲において種々の追加、変更、置き換え、部分的削除等が可能である。例えば、前述した実施形態において、数値又は数式を説明に用いている場合、これらは例示的な目的で示されたものであり、本開示の範囲を限定するものではない。また、実施形態で示した各動作の順序も例示的なものであり、本開示の範囲を限定するものではない。

【符号の説明】

【0118】

１００、１０１、１０２ 内積演算器
１０５、１０６、１０７ 乗算部
１１２ 整数乗算器
１１４ シフト量算出部
１１６ シフタ
１２０ 指数算出部
１３０ シフタ
１４０ ＣＳＡ
１５０ ＣＰＡ
１６０ リーディングゼロ予測器
１７０ 後処理部
１７２ 正規化シフタ
１７４ 丸め回路
２００ ＡＬＵ
２２０、２２２ ブロック浮動小数点化部
３００ ＳＲＡＭ
４５０ 抽出部
５００ 演算装置
５１０ 演算処理部（ＰＥ）
５２０ 制御部５２０
６００ コンピュータ
６１０ バス
６２０ 主記憶装置
６３０ 補助記憶装置
６４０ ネットワークインタフェース
６５０ デバイスインタフェース
ａ、ｂ ブロック浮動小数点数データ
Ｅａ、Ｅｂ 共通指数
Ｅｃ 指数
Ｍａ、Ｍｂ、Ｍｃ 仮数
ＳＣａ、ＳＣｂ シフトコード

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】