ホーム > 特許ランキング > エイブリック株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024077674
(43)【公開日】2024-06-10
(54)【発明の名称】基準電流源
(51)【国際特許分類】
G05F 3/24 20060101AFI20240603BHJP
【ＦＩ】
G05F3/24 A
【審査請求】未請求
【請求項の数】3
【出願形態】ＯＬ
(21)【出願番号】P 2022189754
(22)【出願日】2022-11-29
(71)【出願人】
【識別番号】715010864
【氏名又は名称】エイブリック株式会社
(72)【発明者】
【氏名】上島 康博
【テーマコード（参考）】
5H420
【Ｆターム（参考）】
5H420NA16
5H420NB03
5H420NB12
5H420NB25
5H420NB36
5H420NC14
(57)【要約】
【課題】周囲温度の変化に対し安定した基準電流を供給することができる基準電流源の提供。
【解決手段】基準電流源１００は、基準電圧Ｖｒｅｆを発生する基準電圧回路１１０と、基準電圧Ｖｒｅｆを分圧して分圧電圧Ｖｄｉｖを出力する分圧回路１３０と、分圧電圧Ｖｄｉｖがゲート端子１４０Ｇに印加されると基準電流Ｉｒｅｆを供給する出力ＭＯＳトランジスタ１４０と、を有し、基準電圧回路１１０は、デプレッション型ＭＯＳトランジスタ１１１と、そのチャネル１１１ｃの導電型及び不純物濃度が同一であり、かつゲート電極１１１ｇとはフェルミレベルが異なるエンハンス型ＭＯＳトランジスタ１１２と、を備え、分圧回路１３０は、０Ｖ以上かつクロスポイントＸより低い電圧範囲の分圧電圧Ｖｄｉｖを出力ＭＯＳトランジスタ１４０のゲート端子１４０Ｇに出力する。
【選択図】図７
【解決手段】基準電流源１００は、基準電圧Ｖｒｅｆを発生する基準電圧回路１１０と、基準電圧Ｖｒｅｆを分圧して分圧電圧Ｖｄｉｖを出力する分圧回路１３０と、分圧電圧Ｖｄｉｖがゲート端子１４０Ｇに印加されると基準電流Ｉｒｅｆを供給する出力ＭＯＳトランジスタ１４０と、を有し、基準電圧回路１１０は、デプレッション型ＭＯＳトランジスタ１１１と、そのチャネル１１１ｃの導電型及び不純物濃度が同一であり、かつゲート電極１１１ｇとはフェルミレベルが異なるエンハンス型ＭＯＳトランジスタ１１２と、を備え、分圧回路１３０は、０Ｖ以上かつクロスポイントＸより低い電圧範囲の分圧電圧Ｖｄｉｖを出力ＭＯＳトランジスタ１４０のゲート端子１４０Ｇに出力する。
【選択図】図７
【特許請求の範囲】
【請求項1】
基準電圧を発生する基準電圧回路と、
前記基準電圧を分圧して分圧電圧を出力する分圧回路と、
前記分圧電圧がゲート端子に印加されると基準電流を供給する出力ＭＯＳトランジスタと、
を有し、
前記基準電圧回路は、
デプレッション型ＭＯＳトランジスタと、
前記デプレッション型ＭＯＳトランジスタにおけるチャネルの導電型及び不純物濃度が同一であり、かつ前記デプレッション型ＭＯＳトランジスタとはゲート電極のフェルミレベルが異なるエンハンス型ＭＯＳトランジスタと、
を備え、
前記分圧回路は、
０Ｖ以上かつ前記出力ＭＯＳトランジスタのゲート電圧－ドレイン電流特性が温度に依存しないクロスポイントより低い電圧範囲の前記分圧電圧を前記出力ＭＯＳトランジスタのゲート端子に出力することを特徴とする基準電流源。
前記基準電圧を分圧して分圧電圧を出力する分圧回路と、
前記分圧電圧がゲート端子に印加されると基準電流を供給する出力ＭＯＳトランジスタと、
を有し、
前記基準電圧回路は、
デプレッション型ＭＯＳトランジスタと、
前記デプレッション型ＭＯＳトランジスタにおけるチャネルの導電型及び不純物濃度が同一であり、かつ前記デプレッション型ＭＯＳトランジスタとはゲート電極のフェルミレベルが異なるエンハンス型ＭＯＳトランジスタと、
を備え、
前記分圧回路は、
０Ｖ以上かつ前記出力ＭＯＳトランジスタのゲート電圧－ドレイン電流特性が温度に依存しないクロスポイントより低い電圧範囲の前記分圧電圧を前記出力ＭＯＳトランジスタのゲート端子に出力することを特徴とする基準電流源。
【請求項2】
前記分圧電圧は、前記出力ＭＯＳトランジスタのドレイン電流が温度変動しないように、前記基準電圧の温度特性を打ち消す電圧である請求項１に記載の基準電流源。
【請求項3】
前記分圧回路は、前記分圧電圧を調整可能なトリミング回路を備える請求項１又は２に記載の基準電流源。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基準電流源に関する。
【背景技術】
【0002】
モバイル機器、ウェアラブル機器などは、様々な場所や気候で使用されるため、使用環境の変化に対し安定した動作が求められている。これらのような機器に搭載される半導体チップの多くはアナログ回路を備えており、アナログ回路には基準電流源から出力された基準電流がバイアス電流として供給される。
【0003】
基準電流源には、基準電圧回路が発生した基準電圧を、精度の良い抵抗体を備えている素子により電流変換して基準電流を供給するものがある。このような基準電流源について、安定した基準電流を供給することを目的として様々な提案がされている。
【0004】
たとえば、基準電圧回路から発生された基準電圧が変動しても基準電流の変動を抑制できる基準電流源が提案されている。
具体的には、基準電圧が入力される帰還形定電圧回路と、分圧された基準電圧が入力される別の帰還形定電圧回路と、これらの出力間に接続された基準抵抗と、基準抵抗を流れる電流に基づき基準電流を出力する基準電流源が提案されている（特許文献１参照）。この基準電流源では、基準電圧を分圧する分圧回路が基準抵抗と並列に接続されており、分圧回路の合成抵抗値を基準抵抗よりも高くして基準抵抗に流れる電流を少なくすることにより、基準電圧の変動に対し基準電流の変動を抑制している。
具体的には、基準電圧が入力される帰還形定電圧回路と、分圧された基準電圧が入力される別の帰還形定電圧回路と、これらの出力間に接続された基準抵抗と、基準抵抗を流れる電流に基づき基準電流を出力する基準電流源が提案されている（特許文献１参照）。この基準電流源では、基準電圧を分圧する分圧回路が基準抵抗と並列に接続されており、分圧回路の合成抵抗値を基準抵抗よりも高くして基準抵抗に流れる電流を少なくすることにより、基準電圧の変動に対し基準電流の変動を抑制している。
【0005】
また、周囲温度の変化に対する基準電圧の変動を抑制できる基準電圧回路についても多く提案されている。
たとえば、周囲温度の変化に影響する素子の構造を共通化することにより、製造上のばらつきを低減することができる基準電圧回路が挙げられる。
具体的には、フェルミレベルの異なるゲートと、同一の導電型及び同一の不純物濃度を有するチャネルと、を備えているペアトランジスタを有することにより、チャネルにおける導電係数の変化の影響を相殺する基準電圧回路が提案されている（特許文献２参照）。
たとえば、周囲温度の変化に影響する素子の構造を共通化することにより、製造上のばらつきを低減することができる基準電圧回路が挙げられる。
具体的には、フェルミレベルの異なるゲートと、同一の導電型及び同一の不純物濃度を有するチャネルと、を備えているペアトランジスタを有することにより、チャネルにおける導電係数の変化の影響を相殺する基準電圧回路が提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２００７－２１９９０１号公報
【特許文献2】特開２００１－２８４４６４号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の一つの側面では、周囲温度の変化に対し安定した基準電流を供給することができる基準電流源を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の一実施形態における基準電流源は、
基準電圧を発生する基準電圧回路と、
前記基準電圧を分圧して分圧電圧を出力する分圧回路と、
前記分圧電圧がゲート端子に印加されると基準電流を供給する出力ＭＯＳトランジスタと、
を有し、
前記基準電圧回路は、
デプレッション型ＭＯＳトランジスタと、
前記デプレッション型ＭＯＳトランジスタにおけるチャネルの導電型及び不純物濃度が同一であり、かつ前記デプレッション型ＭＯＳトランジスタとはゲート電極のフェルミレベルが異なるエンハンス型ＭＯＳトランジスタと、
を備え、
前記分圧回路は、
０Ｖ以上かつ前記出力ＭＯＳトランジスタのゲート電圧－ドレイン電流特性が温度に依存しないクロスポイントより低い電圧範囲の前記分圧電圧を、前記出力ＭＯＳトランジスタのゲート端子に出力する。
基準電圧を発生する基準電圧回路と、
前記基準電圧を分圧して分圧電圧を出力する分圧回路と、
前記分圧電圧がゲート端子に印加されると基準電流を供給する出力ＭＯＳトランジスタと、
を有し、
前記基準電圧回路は、
デプレッション型ＭＯＳトランジスタと、
前記デプレッション型ＭＯＳトランジスタにおけるチャネルの導電型及び不純物濃度が同一であり、かつ前記デプレッション型ＭＯＳトランジスタとはゲート電極のフェルミレベルが異なるエンハンス型ＭＯＳトランジスタと、
を備え、
前記分圧回路は、
０Ｖ以上かつ前記出力ＭＯＳトランジスタのゲート電圧－ドレイン電流特性が温度に依存しないクロスポイントより低い電圧範囲の前記分圧電圧を、前記出力ＭＯＳトランジスタのゲート端子に出力する。
【発明の効果】
【0009】
本発明の一つの側面によれば、周囲温度の変化に対し安定した基準電流を供給することができる基準電流源を提供することを目的とする。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
本発明の一実施形態における基準電流源は、以下の知見に基づくものである。
特許文献２の基準電圧回路は、ペアトランジスタにおけるチャネルの導電型及び不純物濃度を同一にすることにより製造上のばらつきを抑制できるものの、各ゲートのフェルミレベルの相違に基づく温度変動の影響を受けてしまう。これにより、この基準電圧回路は、周囲温度の変化に対し高精度で安定した基準電圧を発生することが困難であった。したがって、このような基準電圧回路を用いた基準電流源では、周囲温度の変化に対し安定した基準電流を供給することが困難であった。
特許文献２の基準電圧回路は、ペアトランジスタにおけるチャネルの導電型及び不純物濃度を同一にすることにより製造上のばらつきを抑制できるものの、各ゲートのフェルミレベルの相違に基づく温度変動の影響を受けてしまう。これにより、この基準電圧回路は、周囲温度の変化に対し高精度で安定した基準電圧を発生することが困難であった。したがって、このような基準電圧回路を用いた基準電流源では、周囲温度の変化に対し安定した基準電流を供給することが困難であった。
【0012】
そこで、本発明の一実施形態の基準電流源では、基準電圧回路における基準電圧の温度変動を、その基準電圧に基づいて基準電流を供給する出力ＭＯＳトランジスタの温度変動で相殺するようにした。
【0013】
具体的には、本実施形態の基準電流源は、基準電圧を発生する基準電圧回路と、その基準電圧を分圧して分圧電圧を出力する分圧回路と、その分圧電圧がゲート端子に印加されると基準電流を供給する出力ＭＯＳトランジスタとを有する（図１参照）。
この基準電圧回路は、デプレッション型ＭＯＳトランジスタと、そのチャネルの導電型及び不純物濃度が同一であり、かつそのゲート電極とはフェルミレベルが異なるエンハンス型ＭＯＳトランジスタと、を備える（図２Ａ及び図２Ｂ参照）。これにより、この基準電圧回路のペアトランジスタは、チャネルの組成が同一であるため基準電圧のばらつきを低減できるが、ゲート電極のフェルミレベルが異なるため、周囲温度が上昇すると基準電圧が低くなる温度特性となる（図５参照）。
この基準電圧回路は、デプレッション型ＭＯＳトランジスタと、そのチャネルの導電型及び不純物濃度が同一であり、かつそのゲート電極とはフェルミレベルが異なるエンハンス型ＭＯＳトランジスタと、を備える（図２Ａ及び図２Ｂ参照）。これにより、この基準電圧回路のペアトランジスタは、チャネルの組成が同一であるため基準電圧のばらつきを低減できるが、ゲート電極のフェルミレベルが異なるため、周囲温度が上昇すると基準電圧が低くなる温度特性となる（図５参照）。
【0014】
出力ＭＯＳトランジスタは、図６に示すように、周囲温度が上昇すると、しきい値電圧が低くなるとともにゲート電圧－ドレイン電流特性の傾きが小さくなる。しきい値電圧が低くなるのは、伝導帯に励起されるキャリアの増大によりフェルミ準位が真正フェルミ準位に近づくとともに空乏層幅が縮小するためである。また、ゲート電圧－ドレイン電流特性の傾きが小さくなるのは、温度上昇に伴うフォノン散乱の増加により移動度が低下するためである。したがって、出力ＭＯＳトランジスタにおけるゲート電圧－ドレイン電流特性には、周囲温度の変化でゲート電圧－ドレイン電流が変化しない「クロスポイント」が存在する。この出力ＭＯＳトランジスタは、ゲート電圧がこのクロスポイントよりも高いか低いかによって、温度特性の正負が反転する。言い換えると、出力ＭＯＳトランジスタのゲート電圧がクロスポイントよりも低ければ周囲温度が上昇するとドレイン電流が増加し、出力ＭＯＳトランジスタのゲート電圧がクロスポイントよりも高ければ、周囲温度が上昇するとドレイン電流が減少する。
【0015】
そこで、本実施形態の基準電流源では、周囲温度が上昇すると低くなる基準電圧を分圧して出力ＭＯＳトランジスタのゲートに印加し、出力ＭＯＳトランジスタのゲート電圧をクロスポイントよりも低くして、周囲温度が上昇するとドレイン電流が増加するようにした。つまり、基準電圧を分圧して出力ＭＯＳトランジスタのゲート電圧とする分圧回路は、０Ｖ以上かつクロスポイントより低い電圧範囲の分圧電圧を出力するようにした（図７参照）。
これにより、この基準電流源は、周囲温度が上昇し、基準電圧回路の基準電圧が低くなっても出力ＭＯＳトランジスタのドレイン電流が増加するため、周囲温度の変化に対し安定した基準電流を供給することができる。
これにより、この基準電流源は、周囲温度が上昇し、基準電圧回路の基準電圧が低くなっても出力ＭＯＳトランジスタのドレイン電流が増加するため、周囲温度の変化に対し安定した基準電流を供給することができる。
【0016】
以下、図面を参照しながら本発明を実施するための一形態について詳細に説明する。
なお、図面においては、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
また、図面に示すＸ軸、Ｙ軸及びＺ軸は互いに直交するものとする。Ｘ軸方向を「幅方向」、Ｙ軸方向を「奥行き方向」、Ｚ軸方向を「高さ方向」又は「厚さ方向」と称する場合がある。各膜の＋Ｚ方向側の面を「表面」又は「上面」、－Ｚ方向側の面を「裏面」又は「下面」と称する場合がある。
さらに、図面は模式的なものであり、幅、奥行き及び厚さの比率などは示したとおりではない。複数の膜若しくは層、又はこれらを構造的に組み合わせて得られる半導体素子の数量、位置、形状、構造、大きさなどは、以下に示す実施形態に限定されず、本発明を実施する上で好ましい数量、位置、形状、構造、大きさなどにすることができる。
なお、図面においては、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
また、図面に示すＸ軸、Ｙ軸及びＺ軸は互いに直交するものとする。Ｘ軸方向を「幅方向」、Ｙ軸方向を「奥行き方向」、Ｚ軸方向を「高さ方向」又は「厚さ方向」と称する場合がある。各膜の＋Ｚ方向側の面を「表面」又は「上面」、－Ｚ方向側の面を「裏面」又は「下面」と称する場合がある。
さらに、図面は模式的なものであり、幅、奥行き及び厚さの比率などは示したとおりではない。複数の膜若しくは層、又はこれらを構造的に組み合わせて得られる半導体素子の数量、位置、形状、構造、大きさなどは、以下に示す実施形態に限定されず、本発明を実施する上で好ましい数量、位置、形状、構造、大きさなどにすることができる。
【0017】
図１は、本実施形態における基準電流源を示す回路図である。
図１に示すように、基準電流源１００は、基準電圧回路１１０と、バッファアンプ１２０と、分圧回路１３０と、出力ＭＯＳトランジスタ１４０と、カレントミラー回路１５０とを有する。
図１に示すように、基準電流源１００は、基準電圧回路１１０と、バッファアンプ１２０と、分圧回路１３０と、出力ＭＯＳトランジスタ１４０と、カレントミラー回路１５０とを有する。
【0018】
基準電圧回路１１０は、バッファアンプ１２０の非反転入力端子に基準電圧Ｖｒｅｆを出力する。この基準電圧回路１１０は、いわゆる「ＥＤ型基準電圧回路」であり、Ｎチャネルのデプレッション型ＭＯＳトランジスタ１１１と、Ｎチャネルのエンハンス型ＭＯＳトランジスタ１１２とを備える。
【0019】
デプレッション型ＭＯＳトランジスタ１１１は、ドレイン端子１１１Ｄが電源端子に接続され、ゲート端子１１１Ｇがソース端子１１１Ｓに接続されている。このデプレッション型ＭＯＳトランジスタ１１１は、ドレイン端子１１１Ｄに電源電圧が印加されると、電源電圧に依存しない定電流をソース端子１１１Ｓからエンハンス型ＭＯＳトランジスタ１１２に供給する定電流源として機能する。
なお、デプレッション型ＭＯＳトランジスタ１１１のバックゲートは、ソース端子１１１Ｓに接続されている。
なお、デプレッション型ＭＯＳトランジスタ１１１のバックゲートは、ソース端子１１１Ｓに接続されている。
【0020】
エンハンス型ＭＯＳトランジスタ１１２は、ゲート端子１１２Ｇがドレイン端子１１２Ｄに接続され、ドレイン端子１１２Ｄがデプレッション型ＭＯＳトランジスタ１１１のソース端子１１１Ｓに接続されている。このエンハンス型ＭＯＳトランジスタ１１２は、デプレッション型ＭＯＳトランジスタ１１１から供給された定電流に基づいた電圧を基準電圧Ｖｒｅｆとしてドレイン端子１１２Ｄからバッファアンプ１２０に出力する。
なお、エンハンス型ＭＯＳトランジスタ１１２のバックゲートは、ソース端子１１２Ｓに接続されている。
なお、エンハンス型ＭＯＳトランジスタ１１２のバックゲートは、ソース端子１１２Ｓに接続されている。
【0021】
このように、基準電圧回路１１０は、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２のペアトランジスタにより、電源電圧に依存しない基準電圧Ｖｒｅｆをバッファアンプ１２０に出力する。
なお、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２の構造並びに基準電圧回路１１０の動作については後述する。
なお、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２の構造並びに基準電圧回路１１０の動作については後述する。
【0022】
バッファアンプ１２０は、基準電圧回路１１０から出力された基準電圧Ｖｒｅｆが非反転入力端子に入力され、反転入力端子が出力端子に接続されており、基準電圧Ｖｒｅｆと略同一の電圧を出力する。
【0023】
分圧回路１３０は、抵抗１３１、１３２を直列に接続して組み合わせ、その抵抗値の比による所定の分圧比が設定されている。この分圧回路１３０は、バッファアンプ１２０から出力された基準電圧Ｖｒｅｆを分圧し、分圧した分圧電圧Ｖｄｉｖを出力ＭＯＳトランジスタ１４０のゲート端子１４０Ｇに出力する。
【0024】
所定の分圧比による分圧電圧Ｖｄｉｖの範囲は、０Ｖ以上とし、かつ出力ＭＯＳトランジスタ１４０のゲート電圧－ドレイン電流特性が温度に依存しないクロスポイントより低くする。分圧電圧Ｖｄｉｖの下限値は、出力ＭＯＳトランジスタ１４０のしきい値電圧が負の値であるため、０Ｖ以上であればよい。
これにより、周囲温度が上昇し、基準電圧回路１１０の基準電圧Ｖｒｅｆが低くなっても出力ＭＯＳトランジスタ１４０のドレイン電流が増加するため、周囲温度の変化に対し安定した基準電流を供給することができる。
これにより、周囲温度が上昇し、基準電圧回路１１０の基準電圧Ｖｒｅｆが低くなっても出力ＭＯＳトランジスタ１４０のドレイン電流が増加するため、周囲温度の変化に対し安定した基準電流を供給することができる。
【0025】
また、分圧電圧Ｖｄｉｖは、出力ＭＯＳトランジスタ１４０のドレイン電流が温度により変動しないように、基準電圧Ｖｒｅｆによる温度変動を打ち消す電圧が好ましい。
【0026】
出力ＭＯＳトランジスタ１４０は、デプレッション型ＭＯＳトランジスタであり、ゲート端子１４０Ｇが分圧回路１３０の出力と接続され、ドレイン端子１４０Ｄがカレントミラー回路１５０と接続されており、ソース端子１４０Ｓが接地されている。この出力ＭＯＳトランジスタ１４０は、分圧回路１３０から出力される分圧電圧Ｖｄｉｖがゲート端子１４０Ｇに入力され、分圧電圧Ｖｄｉｖに基づいてドレイン端子１４０Ｄから基準電流Ｉｒｅｆをカレントミラー回路１５０に供給する。言い換えると、出力ＭＯＳトランジスタ１４０は、分圧電圧Ｖｄｉｖがゲート端子１４０Ｇに印加されると基準電流Ｉｒｅｆを供給する。また、出力ＭＯＳトランジスタ１４０は、分圧電圧Ｖｄｉｖがゲート端子１４０Ｇに印加されないと基準電流Ｉｒｅｆに達する電流を供給しない。
【0027】
カレントミラー回路１５０は、ＭＯＳトランジスタ１５１、１５２を備える。
ＭＯＳトランジスタ１５１は、ゲート端子がソース端子と接続されており、ドレイン端子が電源端子と接続されている。
ＭＯＳトランジスタ１５２は、ゲート端子がＭＯＳトランジスタ１５１のゲート端子と接続され、ドレイン端子が電源端子と接続されており、ソース端子から基準電流Ｉｒｅｆを供給する。
ＭＯＳトランジスタ１５１は、ゲート端子がソース端子と接続されており、ドレイン端子が電源端子と接続されている。
ＭＯＳトランジスタ１５２は、ゲート端子がＭＯＳトランジスタ１５１のゲート端子と接続され、ドレイン端子が電源端子と接続されており、ソース端子から基準電流Ｉｒｅｆを供給する。
【0028】
＜基準電流の温度特性＞
次に、本実施形態における基準電流の温度特性について説明する。
本発明の一実施形態では、周囲温度の変化に対し安定した基準電流Ｉｒｅｆを供給するために、基準電圧回路１１０の温度特性を、出力ＭＯＳトランジスタ１４０の温度特性で相殺するようにしている。
そこで、まず基準電圧回路１１０で発生させる基準電圧の温度特性について説明する。
次に、本実施形態における基準電流の温度特性について説明する。
本発明の一実施形態では、周囲温度の変化に対し安定した基準電流Ｉｒｅｆを供給するために、基準電圧回路１１０の温度特性を、出力ＭＯＳトランジスタ１４０の温度特性で相殺するようにしている。
そこで、まず基準電圧回路１１０で発生させる基準電圧の温度特性について説明する。
【0029】
－基準電圧の温度特性－
基準電圧回路１１０で発生させる基準電圧の温度特性は、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２における温度特性による。このため、基準電圧回路１１０の動作原理の説明も含めながらデプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２の構造及び温度特性について説明する。
基準電圧回路１１０で発生させる基準電圧の温度特性は、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２における温度特性による。このため、基準電圧回路１１０の動作原理の説明も含めながらデプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２の構造及び温度特性について説明する。
【0030】
図２Ａは、図１で示した基準電圧回路のデプレッション型ＭＯＳトランジスタを示す概略断面図である。
図２Ａに示すように、デプレッション型ＭＯＳトランジスタ１１１は、ゲート電極１１１ｇ、ドレイン領域１１１ｄ及びソース領域１１１ｓが、図１で示したゲート端子１１１Ｇ、ドレイン端子１１１Ｄ及びソース端子１１１Ｓとそれぞれ接続されている。
図２Ａに示すように、デプレッション型ＭＯＳトランジスタ１１１は、ゲート電極１１１ｇ、ドレイン領域１１１ｄ及びソース領域１１１ｓが、図１で示したゲート端子１１１Ｇ、ドレイン端子１１１Ｄ及びソース端子１１１Ｓとそれぞれ接続されている。
【0031】
ゲート電極１１１ｇは、リンが高濃度に注入されたＮ＋型であり、図３のバンド図において伝導帯に近いフェルミレベルを有する。ゲート電極１１１ｇの下方に位置するチャネル１１１ｃは、Ｐ型のシリコン基板１１１ｂの表面にリンが低濃度に注入されたＮ－型の導電型である。
これにより、ゲート・ソース間の電位差が０Ｖの場合であっても、このＮ－型のチャネル１１１ｃには、これと同じ導電型のＮ＋型のドレイン領域１１１ｄ及びＮ＋型のソース領域１１１ｓの間に電流経路が形成される。
これにより、ゲート・ソース間の電位差が０Ｖの場合であっても、このＮ－型のチャネル１１１ｃには、これと同じ導電型のＮ＋型のドレイン領域１１１ｄ及びＮ＋型のソース領域１１１ｓの間に電流経路が形成される。
【0032】
図２Ｂは、図１で示した基準電圧回路のエンハンス型ＭＯＳトランジスタを示す概略断面図である。
図２Ｂに示すように、エンハンス型ＭＯＳトランジスタ１１２は、ゲート電極１１２ｇ、ドレイン領域１１２ｄ及びソース領域１１２ｓが、図１で示したゲート端子１１２Ｇ、ドレイン端子１１２Ｄ及びソース端子１１２Ｓとそれぞれ接続されている。
図２Ｂに示すように、エンハンス型ＭＯＳトランジスタ１１２は、ゲート電極１１２ｇ、ドレイン領域１１２ｄ及びソース領域１１２ｓが、図１で示したゲート端子１１２Ｇ、ドレイン端子１１２Ｄ及びソース端子１１２Ｓとそれぞれ接続されている。
【0033】
ゲート電極１１２ｇは、ボロンが高濃度に注入されたＰ＋型であり、図３のバンド図において価電子帯に近いフェルミレベルを有する。ゲート電極１１２ｇの下方に位置するチャネル１１２ｃは、Ｐ型のシリコン基板１１２ｂの表面に、デプレッション型ＭＯＳトランジスタ１１１のチャネル１１１ｃと同じプロセスでリンが低濃度に注入されたＮ－型の導電型である。このため、チャネル１１２ｃは、チャネル１１１ｃと同一の導電係数及びその導電係数の温度係数である。また、チャネル１１２ｃは、ゲート電極１１２ｇのフェルミレベルが価電子帯に近いため、フェルミレベルが価電子帯側に引き上げられて空乏化する。
これにより、ゲート・ソース間の電位差が０Ｖの場合には、このＮ－型のチャネル１１２ｃには、同じ導電型のＮ＋型のドレイン領域１１２ｄとＮ＋型のソース領域１１２ｓの間であっても電流経路が形成されない。
これにより、ゲート・ソース間の電位差が０Ｖの場合には、このＮ－型のチャネル１１２ｃには、同じ導電型のＮ＋型のドレイン領域１１２ｄとＮ＋型のソース領域１１２ｓの間であっても電流経路が形成されない。
【0034】
この点で、エンハンス型ＭＯＳトランジスタ１１２は、チャネルに不純物が注入されていない一般的なエンハンス型ＭＯＳトランジスタとは異なる。
また、チャネル１１２ｃは、チャネル１１１ｃと同一の導電係数及びその導電係数の温度係数であることから、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２の各チャネルにおける製造上のばらつきを低減できる。一方で、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２の各ゲート電極のフェルミレベルが異なるため、「ＥＤ型基準電圧回路」の動作原理から周囲温度が上昇すると基準電圧Ｖｒｅｆが低くなる。
また、チャネル１１２ｃは、チャネル１１１ｃと同一の導電係数及びその導電係数の温度係数であることから、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２の各チャネルにおける製造上のばらつきを低減できる。一方で、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２の各ゲート電極のフェルミレベルが異なるため、「ＥＤ型基準電圧回路」の動作原理から周囲温度が上昇すると基準電圧Ｖｒｅｆが低くなる。
【0035】
次に、本実施形態における基準電圧Ｖｒｅｆの温度特性について説明する。
図４は、本実施形態におけるデプレッション型ＭＯＳトランジスタ及びエンハンス型ＭＯＳトランジスタのゲート電圧－ドレイン電流特性を示すグラフである。この図４は、横軸がゲート電圧、縦軸がドレイン電流である。また、図４は、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２のゲート電圧－ドレイン電流特性を示している。
図４は、本実施形態におけるデプレッション型ＭＯＳトランジスタ及びエンハンス型ＭＯＳトランジスタのゲート電圧－ドレイン電流特性を示すグラフである。この図４は、横軸がゲート電圧、縦軸がドレイン電流である。また、図４は、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２のゲート電圧－ドレイン電流特性を示している。
【0036】
図４に示すように、デプレッション型ＭＯＳトランジスタ１１１は、Ｎ－型のチャネル１１１ｃが形成されていることから（図２Ａ参照）、しきい値電圧Ｖｔｎｄが０Ｖよりも低い。また、デプレッション型ＭＯＳトランジスタ１１１は、ゲート端子１１１Ｇとドレイン端子１１１Ｄとが接続されていることから（図１参照）、ゲート・ソース間の電位差（ゲート電圧）が０Ｖとなる。このため、デプレッション型ＭＯＳトランジスタ１１１は、電源電圧に依存せず、かつ飽和電流特性を利用した定電流であるドレイン電流Ｉｄｎをエンハンス型ＭＯＳトランジスタ１１２に供給する。
【0037】
エンハンス型ＭＯＳトランジスタ１１２は、デプレッション型ＭＯＳトランジスタ１１１から供給されたドレイン電流Ｉｄｎに応じた基準電圧Ｖｒｅｆを生成する。この基準電圧Ｖｒｅｆは、次式、Ｖｒｅｆ＝｜Ｖｔｎｄ｜＋Ｖｔｎｅ、となる。
【0038】
基準電圧回路１１０において、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２の各チャネルは、導電型及び不純物濃度が同一であるため、導電係数やその温度係数が同一である。これにより、基準電圧Ｖｒｅｆは、各チャネルの導電型及び不純物濃度に基づくばらつきの要因が抑制された温度特性となる。
一方、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２の各ゲートは、導電型が異なる上に不純物濃度も異なることから、図３に示すようにフェルミレベルが同一ではない。
一方、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２の各ゲートは、導電型が異なる上に不純物濃度も異なることから、図３に示すようにフェルミレベルが同一ではない。
【0039】
したがって、デプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２において、各チャネルによる要因を抑制できるが、各ゲートの導電型及び不純物濃度の相違に基づく要因が残り、ゲートの相違による温度特性が存在する。
【0040】
図５は、本実施形態における基準電圧回路の基準電圧の温度特性を示すグラフである。
図５に示すように、基準電圧Ｖｒｅｆは、周囲温度が上昇すると低くなる温度特性となる。これは、デプレッション型ＭＯＳトランジスタ１１１は、図３に示したバンド図のように、周囲温度が上昇するとゲート電極１１１ｇのＮ＋型の不純物濃度が薄くなるため、しきい値電圧Ｖｔｎｄが高くなり（プラス方向）、しきい値電圧の絶対値｜Ｖｔｎｄ｜が小さくなる。また、エンハンス型ＭＯＳトランジスタ１１２は、周囲温度が上昇するとゲート電極１１２ｇのＰ＋型の不純物濃度が薄くなるため、しきい値電圧Ｖｔｎｅが低くなる（マイナス方向）。すると、基準電圧Ｖｒｅｆは、次式、Ｖｒｅｆ＝｜Ｖｔｎｄ｜＋Ｖｔｎｅ、により、周囲温度が上昇すると低くなる温度特性となる。
図５に示すように、基準電圧Ｖｒｅｆは、周囲温度が上昇すると低くなる温度特性となる。これは、デプレッション型ＭＯＳトランジスタ１１１は、図３に示したバンド図のように、周囲温度が上昇するとゲート電極１１１ｇのＮ＋型の不純物濃度が薄くなるため、しきい値電圧Ｖｔｎｄが高くなり（プラス方向）、しきい値電圧の絶対値｜Ｖｔｎｄ｜が小さくなる。また、エンハンス型ＭＯＳトランジスタ１１２は、周囲温度が上昇するとゲート電極１１２ｇのＰ＋型の不純物濃度が薄くなるため、しきい値電圧Ｖｔｎｅが低くなる（マイナス方向）。すると、基準電圧Ｖｒｅｆは、次式、Ｖｒｅｆ＝｜Ｖｔｎｄ｜＋Ｖｔｎｅ、により、周囲温度が上昇すると低くなる温度特性となる。
【0041】
したがって、基準電圧回路１１０の基準電圧Ｖｒｅｆは、周囲温度が上昇すると低くなる温度特性を有し、バッファアンプ１２０を介して分圧回路１３０で分圧されて出力ＭＯＳトランジスタ１４０のゲート端子１４０Ｇにゲート電圧として印加される（図１参照）。
【0042】
－出力ＭＯＳトランジスタの温度特性－
図６は、本実施形態における出力ＭＯＳトランジスタのゲート電圧－ドレイン電流特性を示すグラフである。
図６に示すように、出力ＭＯＳトランジスタ１４０は、一般的なＭＯＳトランジスタと同様に、ゲート電圧がしきい値電圧Ｖｔｈ以下の場合にはドレイン電流が流れず、ゲート電圧がしきい値電圧Ｖｔｈを超えた場合には導電係数に基づく傾きのドレイン電流が流れる。また、周囲温度が上昇すると、しきい値電圧Ｖｔｈ及び導電係数が低くなり、ゲート電圧－ドレイン電流特性の傾きが小さくなる。このため、ゲート電圧－ドレイン電流特性が温度特性を示さないクロスポイントＸが存在する。
クロスポイントＸ以下となるゲート電圧を印加した場合には、周囲温度が上昇するとドレイン電流が増加し、クロスポイントを超えるゲート電圧を印加した場合には周囲温度が上昇するとドレイン電流が減少する。
図６は、本実施形態における出力ＭＯＳトランジスタのゲート電圧－ドレイン電流特性を示すグラフである。
図６に示すように、出力ＭＯＳトランジスタ１４０は、一般的なＭＯＳトランジスタと同様に、ゲート電圧がしきい値電圧Ｖｔｈ以下の場合にはドレイン電流が流れず、ゲート電圧がしきい値電圧Ｖｔｈを超えた場合には導電係数に基づく傾きのドレイン電流が流れる。また、周囲温度が上昇すると、しきい値電圧Ｖｔｈ及び導電係数が低くなり、ゲート電圧－ドレイン電流特性の傾きが小さくなる。このため、ゲート電圧－ドレイン電流特性が温度特性を示さないクロスポイントＸが存在する。
クロスポイントＸ以下となるゲート電圧を印加した場合には、周囲温度が上昇するとドレイン電流が増加し、クロスポイントを超えるゲート電圧を印加した場合には周囲温度が上昇するとドレイン電流が減少する。
【0043】
本実施態様では、基準電圧回路１１０において周囲温度が上昇すると基準電圧Ｖｒｅｆが低くなるのに対し、出力ＭＯＳトランジスタ１４０においてクロスポイントＸ以下となるゲート電圧を印加することにより基準電流であるドレイン電流を増加させる。
これにより、基準電流源１００から生成される基準電流の温度特性を小さくすることができる。
これにより、基準電流源１００から生成される基準電流の温度特性を小さくすることができる。
【0044】
図７は、本実施形態における出力ＭＯＳトランジスタが供給する基準電流の温度特性を示す説明図である。図７において、左のグラフは、図５に示した基準電圧Ｖｒｅｆを分圧回路１３０で分圧した分圧電圧Ｖｄｉｖの温度特性である。また、右のグラフは、図６に示したゲート電圧－ドレイン電流特性の縦軸及び横軸を入れ替えてクロスポイントＸの近傍を拡大した出力ＭＯＳトランジスタ１４０の温度特性である。この図７は、分圧回路１３０から出力される分圧電圧Ｖｄｉｖ（基準電圧Ｖｒｅｆ）の温度特性と、この分圧電圧Ｖｄｉｖが出力ＭＯＳトランジスタ１４０のゲート端子１４０Ｇに印加された際のドレイン電流（基準電流Ｉｒｅｆ）の温度特性との関係を示している。
なお、ここではバッファアンプ１２０及び分圧回路１３０の温度特性を考慮しない。
なお、ここではバッファアンプ１２０及び分圧回路１３０の温度特性を考慮しない。
【0045】
図７に示すように、基準電流源１００においては、分圧回路１３０の分圧比を調整し、図６で示したクロスポイントＸ以下のゲート電圧が出力ＭＯＳトランジスタ１４０のゲートに印加されるように設定する。基準電圧回路１１０が出力する基準電圧Ｖｒｅｆは周囲温度が上昇すると低くなるので、分圧回路１３０を介して印加される出力ＭＯＳトランジスタ１４０のゲート電圧も周囲温度が上昇すると低くなる。すると、周囲温度が上昇するとゲート電圧が低くなるがドレイン電流がその分増加するため、結果として基準電流Ｉｒｅｆの温度による依存性を少なくすることができる。
【0046】
このように、この基準電流源１００は、周囲温度が上昇し、基準電圧回路１１０の基準電圧Ｖｒｅｆが低くなっても出力ＭＯＳトランジスタ１４０のドレイン電流が増加するため、周囲温度の変化に対し安定した基準電流Ｉｒｅｆを供給することができる。
【0047】
次に、具体的な例について、図１のほか図８～図１０を参照しながら説明する。
デプレッション型ＭＯＳトランジスタ１１１は、ゲート電極１１１ｇを１．０２０ａｔｏｍｓ／ｃｍ３以上の濃度のＮ＋型とし、ゲート酸化膜を２５ｎｍの厚さとした。また、デプレッション型ＭＯＳトランジスタ１１１は、しきい値電圧Ｖｔｎｄが－０．２９Ｖとなるようにチャネル１１１ｃの不純物濃度を調整した。すると、デプレッション型ＭＯＳトランジスタ１１１の単位チャネル長及び単位チャネル幅あたりでのゲート電圧－ドレイン電流特性の温度特性は、図８に示すようになった。クロスポイントＸのゲート電圧は、０．２２Ｖであった。
エンハンス型ＭＯＳトランジスタ１１２は、このデプレッション型ＭＯＳトランジスタ１１１とはゲート電極１１２ｇがＰ＋型である以外は同一とした。
デプレッション型ＭＯＳトランジスタ１１１は、ゲート電極１１１ｇを１．０２０ａｔｏｍｓ／ｃｍ３以上の濃度のＮ＋型とし、ゲート酸化膜を２５ｎｍの厚さとした。また、デプレッション型ＭＯＳトランジスタ１１１は、しきい値電圧Ｖｔｎｄが－０．２９Ｖとなるようにチャネル１１１ｃの不純物濃度を調整した。すると、デプレッション型ＭＯＳトランジスタ１１１の単位チャネル長及び単位チャネル幅あたりでのゲート電圧－ドレイン電流特性の温度特性は、図８に示すようになった。クロスポイントＸのゲート電圧は、０．２２Ｖであった。
エンハンス型ＭＯＳトランジスタ１１２は、このデプレッション型ＭＯＳトランジスタ１１１とはゲート電極１１２ｇがＰ＋型である以外は同一とした。
【0048】
これらのデプレッション型ＭＯＳトランジスタ１１１及びエンハンス型ＭＯＳトランジスタ１１２により基準電圧回路１１０を形成したところ、基準電圧Ｖｒｅｆは、図９に示すように、常温（２５℃）で１．１３Ｖとなり－０．３５ｍＶ／℃の温度特性となった。
【0049】
分圧回路１３０は、この基準電圧Ｖｒｅｆを０．８２：０．１８の分圧比で分圧し、常温（２５℃）で０．２０Ｖの分圧電圧Ｖｄｉｖを出力ＭＯＳトランジスタ１４０に出力するようにした。また、分圧電圧Ｖｄｉｖの温度特性については、図１０の左のグラフに示すようになった。
【0050】
出力ＭＯＳトランジスタ１４０は、デプレッション型ＭＯＳトランジスタ１１１と同じプロセスで形成されていることから、ゲート電圧－ドレイン電流特性がデプレッション型ＭＯＳトランジスタ１１１と同じである（図８参照）。つまり、出力ＭＯＳトランジスタ１４０は、常温（２５℃）において、クロスポイントＸとなるゲート電圧０．２２Ｖより低い０．２０Ｖの分圧電圧Ｖｄｉｖをゲート端子１４０Ｇに入力される。
すると、図１０に示すように、基準電流源１００は、温度変動が十分抑制されたドレイン電流、即ち基準電流Ｉｒｅｆを供給することができた。
すると、図１０に示すように、基準電流源１００は、温度変動が十分抑制されたドレイン電流、即ち基準電流Ｉｒｅｆを供給することができた。
【0051】
温度変動を抑制するためにゲート端子に印加すべき分圧電圧Ｖｄｉｖは、出力ＭＯＳトランジスタ１４０のしきい値電圧の変動とともに変わる。この具体的な例においては、出力ＭＯＳトランジスタ１４０のしきい値電圧が－０．２９Ｖ、クロスポイントＸの電圧が０．２２Ｖであり、その差分が０．５１Ｖであった。任意のしきい値電圧に対し、クロスポイントＸの電圧との差分（０．５１Ｖ）よりも小さい差分（０．４９Ｖ）を加えた分圧電圧になるような所定の分圧比にすることにより、基準電流源１００は、周囲温度の変化に対し安定した基準電流Ｉｒｅｆを供給できる。
【0052】
（変形例）
分圧回路１３０は、分圧電圧Ｖｄｉｖを０Ｖ以上かつ出力ＭＯＳトランジスタ１４０のゲート電圧－ドレイン電流特性がクロスポイントＸよりも低い電圧とするために、分圧電圧Ｖｄｉｖを調整可能なトリミング回路を備えてもよい。
分圧回路１３０は、分圧電圧Ｖｄｉｖを０Ｖ以上かつ出力ＭＯＳトランジスタ１４０のゲート電圧－ドレイン電流特性がクロスポイントＸよりも低い電圧とするために、分圧電圧Ｖｄｉｖを調整可能なトリミング回路を備えてもよい。
【0053】
具体的には、図１１に示すように、分圧回路２３０は、第１の抵抗部２３０Ａと、第２の抵抗部２３０Ｂと、第３の抵抗部２３０Ｃと、第４の抵抗部２３０Ｄとを備えている。第１の抵抗部２３０Ａ、第２の抵抗部２３０Ｂ及び第３の抵抗部２３０Ｃは、直列に接続されている。第４の抵抗部２３０Ｄは、第３の抵抗部２３０Ｃに対して並列に接続されている。
【0054】
第１の抵抗部２３０Ａは、直列に接続された複数の抵抗素子と、複数の抵抗素子の各ノードに接続するヒューズとを備える。この第１の抵抗部２３０Ａは、ヒューズを選択的に切断させることにより、分圧電圧Ｖｄｉｖの粗調整を行う。
第４の抵抗部２３０Ｄは、直列に接続された複数の抵抗素子と、複数の抵抗素子の各ノードに接続するヒューズとを備える。この第４の抵抗部２３０Ｄは、複数の抵抗素子により、第４の抵抗部２３０Ｄでの電位差を微小なステップに分割し、ヒューズを選択的に切断にすることにより、分圧電圧Ｖｄｉｖを微調整してＯＵＴ端子から出力する。
なお、この変形例ではヒューズとしたが、これに限ることなくスイッチング素子などにしてもよい。
第４の抵抗部２３０Ｄは、直列に接続された複数の抵抗素子と、複数の抵抗素子の各ノードに接続するヒューズとを備える。この第４の抵抗部２３０Ｄは、複数の抵抗素子により、第４の抵抗部２３０Ｄでの電位差を微小なステップに分割し、ヒューズを選択的に切断にすることにより、分圧電圧Ｖｄｉｖを微調整してＯＵＴ端子から出力する。
なお、この変形例ではヒューズとしたが、これに限ることなくスイッチング素子などにしてもよい。
【0055】
このように、分圧回路２３０は、トリミング回路を備えることにより分圧電圧Ｖｄｉｖを微調整することができるため、高い精度で周囲温度の変化に対し安定した基準電流Ｉｒｅｆを供給することができる。
【0056】
以上説明したように、本発明の一実施形態における基準電流源は、基準電圧を発生する基準電圧回路と、基準電圧を分圧して分圧電圧を出力する分圧回路と、分圧電圧がゲート端子に印加されると基準電流を供給する出力ＭＯＳトランジスタと、を有する。
この基準電圧回路は、デプレッション型ＭＯＳトランジスタと、そのチャネルの導電型及び不純物濃度が同一であり、かつそのゲート電極とはフェルミレベルが異なるエンハンス型ＭＯＳトランジスタと、を備える。これにより、基準電圧は、周囲温度が上昇すると低くなる温度特性を有する。
また、分圧回路は、０Ｖ以上かつクロスポイントより低い電圧範囲の分圧電圧を出力ＭＯＳトランジスタのゲート端子に出力する。これにより、出力ＭＯＳトランジスタのゲート電圧－ドレイン電流特性を温度の上昇に対して増加する温度特性にすることで基準電圧の温度特性を相殺することができる。
したがって、本発明の一実施形態における基準電流源は、周囲温度の変化に対し安定した基準電流を供給することができる。
この基準電圧回路は、デプレッション型ＭＯＳトランジスタと、そのチャネルの導電型及び不純物濃度が同一であり、かつそのゲート電極とはフェルミレベルが異なるエンハンス型ＭＯＳトランジスタと、を備える。これにより、基準電圧は、周囲温度が上昇すると低くなる温度特性を有する。
また、分圧回路は、０Ｖ以上かつクロスポイントより低い電圧範囲の分圧電圧を出力ＭＯＳトランジスタのゲート端子に出力する。これにより、出力ＭＯＳトランジスタのゲート電圧－ドレイン電流特性を温度の上昇に対して増加する温度特性にすることで基準電圧の温度特性を相殺することができる。
したがって、本発明の一実施形態における基準電流源は、周囲温度の変化に対し安定した基準電流を供給することができる。
【符号の説明】
【0057】
１００ 基準電流源
１１０ 基準電圧回路
１１１ デプレッション型ＭＯＳトランジスタ
１１２ エンハンス型ＭＯＳトランジスタ
１２０ バッファアンプ
１３０、２３０ 分圧回路
１４０ 出力ＭＯＳトランジスタ
１５０ カレントミラー回路
Ｉｒｅｆ 基準電流
Ｖｒｅｆ 基準電圧
Ｖｄｉｖ 分圧電圧
１１０ 基準電圧回路
１１１ デプレッション型ＭＯＳトランジスタ
１１２ エンハンス型ＭＯＳトランジスタ
１２０ バッファアンプ
１３０、２３０ 分圧回路
１４０ 出力ＭＯＳトランジスタ
１５０ カレントミラー回路
Ｉｒｅｆ 基準電流
Ｖｒｅｆ 基準電圧
Ｖｄｉｖ 分圧電圧
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】