特開 2024-77867 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024077867

(43)【公開日】2024-06-10

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 23/48 20060101AFI20240603BHJP

   H01L 21/60 20060101ALI20240603BHJP

【ＦＩ】

H01L23/48 G

H01L21/60 321E

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022190073

(22)【出願日】2022-11-29

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】佐藤 克哉

(72)【発明者】

【氏名】山本 哲也

(57)【要約】

【課題】半導体装置において、動作時の発熱を要因とする故障の発生を抑制して動作寿命を延ばす。
【解決手段】第１電極と、複数の端子、及び該複数の端子のうち隣り合う二つの間に形成された１本のスリットを有する第２電極と、前記第１電極が接合材を介して接続された第１面、及び前記第１面の反対面であり前記第２電極が接合材を介して接続された第２面を有する半導体チップと、前記第２電極に設けられた前記スリット内で、前記第２面に接合材を介して接続された第３電極と、を備える半導体装置。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１電極と、
複数の端子、及び該複数の端子のうち隣り合う二つの間に形成された１本のスリットを有する第２電極と、
前記第１電極が接合材を介して接続された第１面、及び前記第１面の反対面であり前記第２電極が接合材を介して接続された第２面を有する半導体チップと、
前記第２電極に設けられた前記スリット内で、前記第２面に接合材を介して接続された第３電極と、を備える半導体装置。

【請求項2】

前記半導体チップは、
前記第１面に形成され前記第１電極が接合材を介して接続されたドレイン電極と、
前記第２面に形成され前記第２電極が接合材を介して接続されたソース電極と、
前記第２面に形成され前記第３電極が接合材を介して接続されたゲート電極と、を有する請求項１に記載の半導体装置。

【請求項3】

前記第２電極の前記端子の本数が偶数であり、
前記スリットは前記複数の端子のうち隣り合う二つの間に形成されるとともに複数の前記端子の並び方向における中央の位置に設けられ、
前記スリットから該並び方向における一方向に離間した前記端子の本数と該スリットから該一方向の反対方向に離間した該端子の本数とが同じである請求項１又は請求項２に記載の半導体装置。

【請求項4】

前記第２電極の前記端子の本数が奇数であり、
前記スリットは前記複数の端子のうち隣り合う二つの間に形成されるとともに並べられた前記複数の端子のうち中央の該端子の隣となる位置に設けられ、
前記スリットから複数の前記端子の並び方向における一方向に離間した前記端子の本数が、該スリットから該一方向の反対方向に離間した該端子の本数よりも１本少ない請求項１又は請求項２に記載の半導体装置。

【請求項5】

前記第２電極は、板状基部を備え、
複数の前記端子は、該板状基部の縁から該板状基部の外側に延在するように形成され、
前記スリットは、前記複数の端子のうち隣り合う二つの間における前記板状基部の前記縁から該板状基部の内側に向かって延在するように形成された請求項１又は請求項２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

従来、ゲート端子、ソース端子、及びドレイン端子を備える半導体パッケージにおいては、複数のソース端子が隣り合って並列し、ゲート端子が半導体チップの外周側の領域に位置している。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第２９８７０８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体パッケージの動作時におけるソース端子の発熱やチップの発熱が伝わることにより、並列した複数のソース端子のうち中央に位置する箇所では熱負荷が高くなる。局所的な熱負荷の増大は、半導体パッケージの信頼性を低下させかねないという問題がある。

【0005】

よって、半導体装置においては、使用における長期信頼性向上のため、動作時の発熱を要因とする故障の発生を抑制するという課題がある。

【課題を解決するための手段】

【0006】

本実施形態の半導体装置は、第１電極と、複数の端子、及び該複数の端子のうち隣り合う二つの間に形成された１本のスリットを有する第２電極と、前記第１電極が接合材を介して接続された第１面、及び前記第１面の反対面であり前記第２電極が接合材を介して接続された第２面を有する半導体チップと、前記第２電極に設けられた前記スリット内で、前記第２面に接合材を介して接続された第３電極と、を備える。

【図面の簡単な説明】

【0007】

【図1】図１は実施形態の半導体装置の平面図である。

【図2】図２は実施形態の半導体装置の第１電極及び第２電極を説明する断面図である。

【図3】図３は実施形態の半導体装置の第３電極とスリットとを説明する断面図である。

【図4】図４は、実施形態の変形例であり第２電極の端子が偶数（６本）である半導体装置の一部を説明する平面図である。

【図5】図５は、パワーサイクル試験における半導体装置の第２電極の複数の端子、及び第３電極の温度分布図である。

【発明を実施するための形態】

【0008】

本実施形態の半導体装置１は、図１～図３を参照して概説すると、第１電極１０と、例えばソースコネクタである第２電極２０と、例えばゲートコネクタである第３電極３０と、第１リードフレーム１２と、第２リードフレーム１３と、複数の電極を備える半導体チップ１４と、半導体チップ１４を保護する封止材１９と、を備えている。なお、半導体装置１の構造をわかりやすくするために、封止材１９を図１においては２点鎖線で示している。半導体装置１全体は、図示しないパッケージ基板上に実装されている。図２は、半導体装置１の一部を図１のＦ１－Ｆ１線に沿って切断して示す断面図である。図３は、半導体装置１の一部を図１のＦ２－Ｆ２線に沿って切断して示す断面図である。

【0009】

以下の説明では、Ｘ軸Ｙ軸Ｚ軸直交座標系を用いる。Ｘ軸方向は、＋Ｘ方向と－Ｘ方向とを含む。Ｙ軸方向は、＋Ｙ方向と－Ｙ方向とを含む。Ｚ軸方向は、＋Ｚ方向と－Ｚ方向とを含む。図２に示す第１電極１０から半導体チップ１４に向かう方向を上方向（＋Ｚ方向）とする。上方向の反対方向を下方向（－Ｚ方向）とする。図１に示すＸ軸Ｙ軸平面内（水平面内）において第２電極２０から第１リードフレーム１２に向かう方向を＋Ｘ方向とし、＋Ｘ方向の反対方向を－Ｘ方向とする。

【0010】

図１に示す例えば数ミリ角の平面視矩形板状の半導体チップ１４は、本実施形態では、シリコンを母材とするＭＯＳＦＥＴ(Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であるが、これに限定されない。即ち、半導体チップ１４は、例えば、縦型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、縦型ダイオード、又は他の半導体チップであっても良い。また、半導体チップ１４は、ＳｉＣ、ＧａＮのような、シリコンと異なる化合物を母材としていてもよい。

【0011】

第１電極１０は、銅等の導電材料からなり、例えば矩形板状のダイパッド１０１と、ダイパッド１０１から－Ｘ方向に突出するように延在する複数（図１に示す例においては４本）のリード１０４と、を備えている。第１電極１０は、例えばプレス加工により作られ、ダイパッド１０１とリード１０４とは、一体に形成されている。

【0012】

図２に示すように、半導体チップ１４の下面である第１面１４ｂと第１電極１０の上面１０ａとの間には、半田等の導電性の接合部材１０２が設けられており、半導体チップ１４と第１電極１０とが接合部材１０２により接合されている。

【0013】

図１～図３に示すように、半導体チップ１４は、ドレイン電極１４１と、ソース電極１４２と、ゲート電極１４３と、を備えている。図２に示すように、ソース電極１４２は、半導体チップ１４の第１面１４ｂの反対面であり上面となる第２面１４ａに設けられている。また、図１、図３に示すゲート電極１４３は、ソース電極１４２と水平面内において離間して半導体チップ１４の第２面１４ａに設けられている。ドレイン電極１４１は、半導体チップ１４の第１面１４ｂの大半に形成されている。そして、ドレイン電極１４１は、接合部材１０２を介して第１電極１０に電気的に接続されている。

【0014】

図１に示す第２電極２０は、半導体チップ１４の第２面１４ａに形成されたソース電極１４２と複数の第１リードフレーム１２とを電気的に接続する。第２電極２０は、銅等の導電性材料で形成されている。第２電極２０は、平面視略矩形板状の板状基部２１と、板状基部２１の＋Ｘ方向側の縁２１４に複数（図示の例においては、７本）形成され板状基部２１の外側に向かって延在する端子２２と、Ｙ軸方向において隣り合う端子２２と端子２２との間における板状基部２１の縁２１４から板状基部２１の内側に向かって板状基部２１を例えば矩形状に切り欠いて形成された１本のスリット２４と、を備えている。例えば、端子２２の延在方向（Ｘ軸方向）とスリット２４の延在方向とは平行となっている。

【0015】

図１に示すように、ソース電極１４２は、スリット２４内に含まれないようにスリット２４に対応する箇所を一部切り欠いて形成されている。したがって、スリット２４内には、半導体チップ１４の第２面１４ａが露出している。そして、図１、図３に示すように、ソース電極１４２とスリット２４内に配設されたゲート電極１４３とは、Ｘ軸Ｙ軸平面内において離間している。

【0016】

図１に示すように、Ｙ軸方向を並び方向とする７本の端子２２の間隔は、例えば、＋Ｙ方向側から見て４番目の端子２２と４番目の端子２２（４ｐｉｎの端子２２）に隣り合う６番目の端子２２（６ｐｉｎの端子２２）との間の間隔以外は、Ｙ軸方向において等間隔を空けて配設されている。なお、図１において＋Ｙ方向側から－Ｙ方向側に向かって並ぶ複数の端子２２、及び第３電極３０について、番号を付す。即ち、最も＋Ｙ方向側に位置する端子２２を１ｐｉｎとし、－Ｙ方向側に向かって順に２ｐｉｎ、３ｐｉｎとしていく。そして、＋Ｙ方向側から見て５番目に位置する第３電極３０を５ｐｉｎとする。最も－Ｙ方向側に位置する端子２２は８ｐｉｎとなる。

【0017】

例えば、図１、図２に示すように、第２電極２０の複数の端子２２は、それぞれ、第１延伸部２２１と、第２延伸部２２２と、第３延伸部２２３と、第４延伸部２２４と、を備えている。第１延伸部２２１は、板状基部２１の＋Ｘ方向側の一辺領域から＋Ｚ方向に向かって立ち上がっている。

【0018】

第２延伸部２２２は、第１延伸部２２１に接続しており＋Ｘ方向に沿って延びている。第２延伸部２２２は、板状基部２１よりも上方に位置している。第３延伸部２２３は、第２延伸部２２２に接続されており、略－Ｚ方向に向かって延在している。第４延伸部２２４は、第３延伸部２２３に接続されており、＋Ｘ方向に沿って延びている。

【0019】

図２に示すように、板状基部２１の下面とソース電極１４２との間には、半田等の導電性の接合材１４５が配置されており、第２電極２０と半導体チップ１４のソース電極１４２とが接合材１４５により接合されている。

【0020】

図１に示すように、スリット２４は、例えば、第３電極３０が第２電極２０の端子２２と平行に延在する平面視矩形状に形成されているのに合わせて、Ｘ軸方向に沿って延在する矩形状に形成されている。なお、スリット２４の形状は図示の例に限定されるものではない。即ち、スリット２４は、第３電極３０の形状に合わせて板状基部２１を切り欠いて形成される。

【0021】

図１、図３に示すスリット２４の大きさは、少なくとも、スリット２４内に配設された第３電極３０と、第２電極２０の板状基部２１及び端子２２とが互いに接触してショートしてしまうことがないような隙間が確保されるように設定される。なお、この隙間に加え、第３電極３０をゲート電極１４３に接合するための図３に示す半田等の接合材３０６のリフロー工程時における広がり、及び図２に示す第２電極２０をソース電極１４２に接合するための半田等の接合材１４５のリフロー工程時における広がりを考慮して、接合材３０６と接合材１４５との接触を防ぐための余裕代が設定されてもよい。

【0022】

図１、図２に示す第２電極２０のそれぞれの端子２２に一対一で接続される第１リードフレーム１２は、銅等の導電性材料で形成されている。図１、図２に示すように、第１リードフレーム１２は、第１電極１０とＸ軸方向において離間している。第１リードフレーム１２は、例えば、平板部１２１と、傾斜部１２５と、第１延伸部１２２と、を有している。平板部１２１の上面１２１ａは、例えば半導体チップ１４の第２面１４ａよりも上方に位置している。平板部１２１の上面１２１ａは、例えばＸ軸Ｙ軸平面に平行になっている。例えば、平板部１２１の上面１２１ａには、半田等の導電性の接合部材１２６が設けられており、端子２２の第４延伸部２２４の下面と平板部１２１の上面１２１ａとが接合部材１２６により接合されている。

【0023】

図１、図２に示すように、第１延伸部１２２は、平板部１２１に傾斜部１２５を介して接続されており、＋Ｘ方向に沿って延びている。第１延伸部１２２は、平板部１２１よりも下方に位置している。したがって、傾斜部１２５は＋Ｘ方向側に向かって斜め下方に延在している。

【0024】

例えば、図１に示す７本の端子２２のＸ軸方向における長さは同じ長さに統一されているが、端子２２の長さがそれぞれ異なっていてもよい。なお、第２電極２０を板状基部２１から複数の端子２２が延在する構造とすることで、端子２２と第１リードフレーム１２とのリフロー工程における接合中に、第２電極２０の応力を端子２２側で分散させることができるため、端子２２と第１リードフレーム１２との半田接合が適切に実施可能となる。したがって、第２電極２０を例えば複数の端子を備えない一枚板とした場合に比べて、リフロー工程後の第２電極２０と第１リードフレーム１２との接合不良の発生を抑制可能となる。

【0025】

なお、本実施形態では、第２電極２０の端子２２と第１リードフレーム１２とが接合部材１２６により接合されているが、図２に示す第１リードフレーム１２と端子２２との接合に接合部材１２６が用いられておらず、第１リードフレーム１２と端子２２とが予め一体的に形成されており、第１リードフレーム１２自体が予め第２電極２０の端子２２の一部となっていてもよい。また、端子２２と第１リードフレーム１２との接合がボンディングワイヤを用いてなされていてもよい。

【0026】

図１、図３に示すスリット２４内に配設され第３電極３０は、例えば、第１延伸部３０１と、第２延伸部３０２と、第３延伸部３０３と、第４延伸部３０４と、第５延伸部３０５と、を備えている。第１延伸部３０１は、ゲート電極１４３に接続されている。

【0027】

図３に示すように、第１延伸部３０１の下面とゲート電極１４３との間には、半田等の導電性の接合材３０６が配置されており、第１延伸部３０１とゲート電極１４３とが接合材３０６により接合されている。図１、及び図３に示すように、第３電極３０と第２電極２０とは、水平方向において離隔している。そして、ゲート電極１４３に印加される電圧に応じて、ソース電極１４２とドレイン電極１４１との間に流れる電流が制御される。

【0028】

図３に示すように、第２延伸部３０２は、第１延伸部３０１に接続されており＋Ｚ方向に向かって立ち上がっている。第３延伸部３０３は、第２延伸部３０２に接続されており、第１延伸部３０１よりも上方に位置し、＋Ｘ方向に沿って延びている。第４延伸部３０４は、第３延伸部３０３に接続されており、略－Ｚ方向に向かって延在している。第５延伸部３０５は、第４延伸部３０４に接続されており、＋Ｘ方向に沿って延びている。

【0029】

図１、図３に示す第３電極３０に接続される第２リードフレーム１３は、銅等の導電性材料からなる。第２リードフレーム１３は、第１電極１０とＸ軸方向において離間している。本実施形態では、第２リードフレーム１３は、平板部１３１と、傾斜部１３５と、第１延伸部１３２とを有している。図３に示すように、平板部１３１の上面１３１ａは、例えば半導体チップ１４の第２面１４ａよりも上方に位置する。平板部１３１の上面１３１ａは、例えばＸ軸Ｙ軸平面に平行である。

【0030】

例えば、平板部１３１の上面１３１ａには、半田等の導電性の接合部材１３６が設けられており、第３電極３０の第５延伸部３０５の下面と第２リードフレーム１３の平板部１３１の上面１３１ａとが接合部材１３６により接合されている。なお、第２リードフレーム１３と第３電極３０との接合に接合部材１３６が用いられておらず、第２リードフレーム１３と第３電極３０とが予め一体的に形成されていてもよい。また、第３電極３０と第２リードフレーム１３との接合がボンディングワイヤを用いてなされていてもよい。

【0031】

本実施形態の半導体装置１においては、図１に示すように、第２電極２０の端子２２の本数が７本と奇数となっており、スリット２４は、例えば＋Ｙ方向側から見て４ｐｉｎの端子２２と６ｐｉｎの端子２２との間に形成されている。したがって、スリット２４から離間した端子２２の並び方向（Ｙ軸方向）における一方向側（－Ｙ方向側）の端子２２の本数が３本となり、該一方向側の反対方向側（＋Ｙ方向側）にスリット２４から離間した端子２２の本数４本に比べて１本少なくなっている。したがって、スリット２４、及びスリット２４内に配設された第３電極３０は、並べられた７つの端子２２のうち中央の４ｐｉｎの端子２２の－Ｙ方向側における隣となる位置に配設されている。

【0032】

例えば、図４に示すように、半導体装置１において、板状基部２１から延在する端子２２の本数が、偶数（例えば、６本）となっていてもよい。そして、スリット２４は、例えば＋Ｙ方向側から見て３ｐｉｎの端子２２と５ｐｉｎの端子２２との間に形成されている。したがって、スリット２４から離間した端子２２の並び方向（Ｙ軸方向）における一方向側（－Ｙ方向側）の端子２２の本数が３本となり、該一方向側の反対方向側（＋Ｙ方向側）におけるスリット２４から離間した端子２２の本数も同数の３本となっている。そして、スリット２４、及びスリット２４内に配設された４ｐｉｎとなる第３電極３０は、端子２２の並び方向（Ｙ軸方向）における中央の位置に配設されている。

【0033】

図１～図３に示すように、封止材１９は、本実施形態では略直方体に形成されている。ただし、封止材１９の形状は本例に限定されない。封止材１９は、第１電極１０と半導体チップ１４との接合部、ゲート電極１４３と第３電極３０との接合部、第３電極３０と第２リードフレーム１３との接合部、ソース電極１４２と第２電極２０との接合部、及び、第２電極２０の各端子２２と各第１リードフレーム１２との接合部を封止している。

【0034】

具体的には、封止材１９は、第１電極１０のダイパッド１０１の上面及び側面、並びにリード１０４の一部分を覆っている。また、封止材１９は、例えば第１リードフレーム１２における平板部１２１の一部分を覆っている。また、封止材１９は、例えば第２リードフレーム１３における平板部１３１の一部分を覆っている。

【0035】

封止材１９は、第１電極１０の一部、第１リードフレーム１２の一部、及び第２リードフレーム１３の一部を露出させる。具体的には、封止材１９は、第１電極１０の下面、リード１０４の他部分を露出させる。封止材１９は、第１リードフレーム１２における平板部１２１の他部分、傾斜部１２５、及び第１延伸部１２２を露出させる。また、封止材１９は、第２リードフレーム１３における平板部１３１の他部分、傾斜部１３５、及び第１延伸部１３２を露出させる。

【0036】

半導体装置１の使用時においては、第１電極１０の下面、第１電極１０のリード１０４、第１リードフレーム１２における第１延伸部１２２、及び第２リードフレーム１３における第１延伸部１３２が外部の配線に電気的に接続される。ただし、第１電極１０、第１リードフレーム１２、及び第２リードフレーム１３のそれぞれにおいて封止材１９から露出する部分は、上記例に限定されるものではない。

【0037】

以下に、本実施形態に係る半導体装置１の効果について説明する。半導体装置１の効果を確認するために、以下に説明するパワーサイクル試験を行った。図示しない電源より、半導体装置１にゲート電圧を印可することでチャンネル領域を形成して、ソース電極１４２―ドレイン電極１４１間にドレイン電流（定格電流）をオン時間で約１．２秒流し、オフ時間を約１０秒とした。なお、パワーサイクル試験において、試験電流（ドレイン電流）は、例えば４００アンペアとしたが、数十アンペア～数百アンペアの範囲で適宜選択可能であり、オンオフの配分時間も適宜変更可能である。

【0038】

上記半導体装置１のオンオフの切り換えにより、半導体装置１も過熱と冷却とが繰り返された。ここで、ゲートコネクタであり半導体チップ１４のオンオフを制御する第３電極３０の発熱は、半導体チップ１４が発生させた熱が少しだけ伝わることによるものであり、オンオフ制御のみを行う第３電極３０自体が生み出す発熱量は非常に小さい値となる。これに対して、ソースコネクタである第２電極２０の発熱量は、半導体チップ１４が発生させた熱の伝達に加え、第２電極２０の板状基部２１及び複数の端子２２自体にドレイン電流が流れるため、第３電極３０の発熱に比べて非常に高い値となる。

【0039】

本実施形態の半導体装置１についてのパワーサイクル試験と比較するために、図１に示す１ｐｉｎの位置（最も＋Ｙ方向側の位置）にゲートコネクタである第３電極３０が位置し、２ｐｉｎから８ｐｉｎの位置にソースコネクタである複数の端子２２が位置し、第３電極３０が第２電極２０の端子２２に挟まれていない対比試験用の半導体装置を用意した。そして、対比試験用の半導体装置についても、先に説明したのと同様の条件でパワーサイクル試験を行った。

【0040】

上記パワーサイクル試験における半導体装置１の第２電極２０の複数の端子２２及び第３電極３０の温度分布、及び上記対比試験用の半導体装置の第２電極２０の複数の端子２２及び第３電極３０の温度分布を、半導体装置１の例えば上方に設置したサーモビュアを用いて評価した。該評価について、図５の温度分布図Ｇを用いて示す。

【0041】

温度分布図Ｇにおいて、横軸は端子２２及び第３電極３０の番号（ｐｉｎ）を示し、縦軸は端子２２及び第３電極３０の最高温度（℃）を示している。また、温度分布図Ｇにおいて、白四角（◇）は対比試験用の半導体装置の第３電極３０を示し、白丸（〇）対比試験用の半導体装置の端子２２を示し、黒四角（◆）は本実施形態の半導体装置１の第３電極３０を示し、黒丸（●）は本実施形態の半導体装置１の端子２２を示している。

【0042】

温度分布図Ｇに示すように、対比試験用の半導体装置の構造、即ち、図１に示す１ｐｉｎの位置（最も＋Ｙ方向側の位置）にゲートコネクタである第３電極３０が位置し、２ｐｉｎから８ｐｉｎの位置にソースコネクタである第２電極２０の複数の端子２２が位置し、第３電極３０が第２電極２０の端子２２に挟まれていない構造では、第３電極３０の最高温度が約５０℃であり、それに対して第２電極２０の２ｐｉｎから８ｐｉｎの位置に連続して並ぶ複数の端子２２は、ほとんどが最高温度１１５℃以上となり、特に、５ｐｉｎに位置している端子２２の温度が約１１７℃となり最も高温となった。

【0043】

一方で、本実施形態に係る半導体装置１は、温度分布図Ｇに示す５ｐｉｎの位置にある第３電極３０の最高温度が約５４℃になったものの、複数の端子２２のそれぞれの最高温度を対比試験用の半導体装置よりも約１．５℃～約３℃下げることができた。

【0044】

上記のように、本実施形態の半導体装置１は、複数の端子２２、及び該複数の端子２２のうち隣り合う二つの端子２２の間に形成された１本のスリット２４を有する第２電極２０と、第１電極１０が接合部材１０２を介して接続された第１面１４ｂ、及び第１面１４ｂの反対面であり第２電極２０が接合材１４５を介して接続された第２面１４ａを有する半導体チップ１４と、第２電極２０に設けられたスリット２４内で、第２面１４ａに接合材３０６を介して接続された第３電極３０と、を備えている。そのため、半導体装置１を動作させた場合に、ソースコネクタである第２電極２０の発熱を、発熱量が少ないゲートコネクタである第３電極３０によって抑える、即ち、該発熱を半導体装置１上で分散させることができる。したがって、第２電極２０の動作時の最高温度を下げることが可能となる。また、例えば、本実施形態のように、第２電極２０の複数の端子２２と第１リードフレーム１２との接合に半田等の接合部材１２６を用いている場合には、接合部材１２６の亀裂発生等を抑制できる。即ち、半導体装置１の長期的な使用における動作時の発熱を要因とする故障の発生を防ぐことで、半導体装置１の動作寿命を増やすことができ、半導体装置１の長期信頼性を向上させる。

【0045】

本実施形態の半導体装置１においては、図１に示すように、第２電極２０の端子２２の本数が例えば７本と奇数であり、スリット２４は隣り合う端子２２と端子２２との間に形成されるとともに並べられた複数の端子２２のうち中央の４ｐｉｎの端子２２の隣となる位置に設けられている。そして、スリット２４から複数の端子２２の並び方向における一方向（－Ｙ方向）に離間した該端子２２の本数が３本であり、該一方向の反対方向（＋Ｙ方向）にスリット２４から離間した該端子２２の本数４本よりも１本少なくなっている。このように、スリット２４及びスリット２４内に配設された第３電極３０が、複数の端子２２のうち並び方向における中央の端子２２の隣の位置にあることで、半導体装置１の動作時の発熱を半導体装置１上でより均一化するように分散させることができる。

【0046】

なお、例えば、図４に示すように、第２電極２０の端子２２の本数が例えば６本と偶数であり、スリット２４は隣り合う端子２２と端子２２との間に形成されるとともに複数の端子２２の並び方向（Ｙ軸方向）における中央の位置に設けられ、スリット２４から並び方向における一方向に離間した端子２２の本数と一方向の反対方向に離間した端子２２の本数とが同じ３本ずつである場合においても、スリット２４内に配設された第３電極３０が複数の端子２２の並び方向における中央の位置にあることで、半導体装置１の動作時の発熱を半導体装置１上でより均等になるように分散させることができる。

【0047】

本実施形態の半導体装置１は、例えば、第２電極２０は、板状基部２１を備え、複数の端子２２は、板状基部２１の縁２１４から板状基部２１の外側に延在するように形成され、スリット２４は、隣り合う端子２２と端子２２との間における板状基部２１の縁２１４から板状基部２１の内側に向かって延在するように板状基部２１を例えば切り欠いて形成されていることで、例えば第１リードフレーム１２とのリフロー工程等における接合中に、第２電極２０の応力を端子２２側で分散させることができるため、本実施形態のように、端子２２と第１リードフレーム１２との接合に半田等の接合部材１２６を用いている場合には、半田等の接合部材１２６によって端子２２と第１リードフレーム１２とがより適切に接合された状態となる。

【0048】

本発明のいくつかの実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0049】

１：半導体装置
１０：第１電極
１４：半導体チップ
１４１：ドレイン電極
１４２：ソース電極
１４３：ゲート電極
１９：封止材
２０：第２電極
２２：端子
２４：スリット
３０：第３電極

【図1】

【図2】

【図3】

【図4】

【図5】