特開 2024-77885 演算回路及び演算処理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024077885

(43)【公開日】2024-06-10

(54)【発明の名称】演算回路及び演算処理方法

(51)【国際特許分類】

   G06F 9/50 20060101AFI20240603BHJP

   G06F 9/38 20180101ALI20240603BHJP

【ＦＩ】

G06F9/50 150D

G06F9/38 370X

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022190099

(22)【出願日】2022-11-29

(71)【出願人】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110003649

【氏名又は名称】弁理士法人真田特許事務所

(74)【代理人】

【識別番号】100189201

【弁理士】

【氏名又は名称】横田 功

(72)【発明者】

【氏名】小田嶋 哲哉

【テーマコード（参考）】

5B013

【Ｆターム（参考）】

5B013DD05

(57)【要約】

【課題】プロセッサの演算回路全体の実行性能を向上させる。
【解決手段】プロセッサ１１の演算回路であって、レジスタ１１６の使用率とリザベーションステーション１１４の使用率とリオーダバッファ１１７の使用率とロードバッファ１１８の使用率と演算器１１５の使用率とメモリユニット１１９の使用率との少なくともいずれかが閾値以下となった場合に、プロセッサ１１で実行される各スレッドのリソース占有時間を計算し、計算したリソース占有時間が長い上位Ｎ個（Ｎは自然数）のスレッドを、使用率が閾値以下となったレジスタ１１６とリザベーションステーション１１４とリオーダバッファ１１７とロードバッファ１１８と演算器１１５とメモリユニット１１９との少なくともいずれかに対応するコアに、マイグレーションする指示を発行する観測部１１１を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

レジスタとリザベーションステーションとリオーダバッファとロードバッファと演算器とメモリユニットとを備えるプロセッサの演算回路であって、
前記レジスタの使用率と前記リザベーションステーションの使用率と前記リオーダバッファの使用率と前記ロードバッファの使用率と前記演算器の使用率と前記メモリユニットの使用率との少なくともいずれかが閾値以下となった場合に、前記プロセッサで実行される各スレッドのリソース占有時間を計算し、
計算した前記リソース占有時間が長い上位Ｎ個（Ｎは自然数）のスレッドを、使用率が前記閾値以下となった前記レジスタと前記リザベーションステーションと前記リオーダバッファと前記ロードバッファと前記演算器と前記メモリユニットとの少なくともいずれかに対応するコアに、マイグレーションする指示を発行する、
観測部を備える、演算回路。

【請求項2】

前記プロセッサは、Simultaneous Multi Threading（ＳＭＴ）機能を有する、
請求項１に記載の演算回路。

【請求項3】

前記リソース占有時間は、現在のクロック数からスレッドの投入時のクロック数を減算することにより計算される、
請求項１又は２に記載の演算回路。

【請求項4】

レジスタとリザベーションステーションとリオーダバッファとロードバッファと演算器とメモリユニットとを備えるプロセッサにおける演算処理方法であって、
前記レジスタの使用率と前記リザベーションステーションの使用率と前記リオーダバッファの使用率と前記ロードバッファの使用率と前記演算器の使用率と前記メモリユニットの使用率との少なくともいずれかが閾値以下となった場合に、前記プロセッサで実行される各スレッドのリソース占有時間を計算し、
計算した前記リソース占有時間が長い上位Ｎ個（Ｎは自然数）のスレッドを、使用率が前記閾値以下となった前記レジスタと前記リザベーションステーションと前記リオーダバッファと前記ロードバッファと前記演算器と前記メモリユニットとの少なくともいずれかに対応するコアに、マイグレーションする指示を発行する、
処理をコンピュータが実行する、演算処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、演算回路及び演算処理方法に関する。

【背景技術】

【0002】

近年のCentral Processing Unit（ＣＰＵ）の命令パイプラインは、Out-of-Order（ＯｏＯ）の実行によって依存関係のない命令を並行して実行できるため、従来のin-order方式に比べて高い効率を発揮している。

【0003】

ＯｏＯ方式では、命令がフェッチされ最終的にコミットされるまでは演算器やメモリユニットへの投入は順不同であるが、コミットで命令発行順に整列され、使用していたハードウェアリソースが開放される。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１７－１７４１９４号公報

【特許文献2】米国公開公報第２０１９／０２６５７７７号

【発明の概要】

【発明が解決しようとする課題】

【0005】

データの依存関係により命令の連鎖が長い場合、コミットまでの時間が長くなり、使用するハードウェアリソースが多くなることで、あるリソースが枯渇すると後続の命令が投入できず命令パイプラインの効率が低下してしまうおそれがある。

【0006】

特に、Simultaneous Multi Threading（ＳＭＴ）機能を有するプロセッサでは、複数のスレッドが１つのコアを共有するため、ハードウェアリソースの枯渇の可能性がより高くなる傾向にある。

【0007】

１つの側面では、プロセッサの演算回路全体の実行性能を向上させることを目的とする。

【課題を解決するための手段】

【0008】

１つの側面では、演算回路は、レジスタとリザベーションステーションとリオーダバッファとロードバッファと演算器とメモリユニットとを備えるプロセッサの演算回路であって、前記レジスタの使用率と前記リザベーションステーションの使用率と前記リオーダバッファの使用率と前記ロードバッファの使用率と前記演算器の使用率と前記メモリユニットの使用率との少なくともいずれかが閾値以下となった場合に、前記プロセッサで実行される各スレッドのリソース占有時間を計算し、計算した前記リソース占有時間が長い上位Ｎ個（Ｎは自然数）のスレッドを、使用率が前記閾値以下となった前記レジスタと前記リザベーションステーションと前記リオーダバッファと前記ロードバッファと前記演算器と前記メモリユニットとの少なくともいずれかに対応するコアに、マイグレーションする指示を発行する観測部を備える。

【発明の効果】

【0009】

１つの側面では、プロセッサの演算回路全体の実行性能を向上させることができる。

【図面の簡単な説明】

【0010】

【図1】実施形態における情報処理装置のハードウェア構成例を模式的に示すブロック図である。

【図2】図１に示したＣＰＵのハードウェア構成例を模式的に示すブロック図である。

【図3】実施形態におけるスレッド管理情報を例示するテーブルである。

【図4】実施形態における使用率情報を例示するテーブルである。

【図5】実施形態におけるマイグレーション処理を説明するフローチャートである。

【発明を実施するための形態】

【0011】

〔Ａ〕実施形態
以下、図面を参照して一実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。

【0012】

図１は、実施形態における情報処理装置１のハードウェア構成例を模式的に示すブロック図である。

【0013】

図１に示すように、情報処理装置１は、マイグレーション装置の一例であり、ＣＰＵ（Central Processing Unit）１１，メモリ部１２，表示制御部１３，記憶装置１４，入力Interface（ＩＦ）１５，外部記録媒体処理部１６及び通信ＩＦ１７を備える。

【0014】

メモリ部１２は、記憶部の一例であり、例示的に、Read Only Memory（ＲＯＭ）及びRandom Access Memory（ＲＡＭ）などである。メモリ部１２のＲＯＭには、Basic Input/Output System（ＢＩＯＳ）等のプログラムが書き込まれてよい。メモリ部１２のソフトウェアプログラムは、ＣＰＵ１１に適宜に読み込まれて実行されてよい。また、メモリ部１２のＲＡＭは、一時記録メモリあるいはワーキングメモリとして利用されてよい。

【0015】

表示制御部１３は、表示装置１３１と接続され、表示装置１３１を制御する。表示装置１３１は、液晶ディスプレイやOrganic Light-Emitting Diode（ＯＬＥＤ）ディスプレイ，Cathode Ray Tube（ＣＲＴ），電子ペーパーディスプレイ等であり、オペレータ等に対する各種情報を表示する。表示装置１３１は、入力装置と組み合わされたものでもよく、例えば、タッチパネルでもよい。表示装置１３１は、情報処理装置１のユーザに対する種々の情報を表示する。

【0016】

記憶装置１４は、高ＩＯ性能の記憶装置であり、例えば、Dynamic Random Access Memory（ＤＲＡＭ）やＳＳＤ（Solid State Drive），Storage Class Memory（ＳＣＭ），ＨＤＤ（Hard Disk Drive）が用いられてよい。

【0017】

入力ＩＦ１５は、マウス１５１やキーボード１５２等の入力装置と接続され、マウス１５１やキーボード１５２等の入力装置を制御してよい。マウス１５１やキーボード１５２は、入力装置の一例であり、これらの入力装置を介して、オペレータが各種の入力操作を行う。

【0018】

外部記録媒体処理部１６は、記録媒体１６０が装着可能に構成される。外部記録媒体処理部１６は、記録媒体１６０が装着された状態において、記録媒体１６０に記録されている情報を読み取り可能に構成される。本例では、記録媒体１６０は、可搬性を有する。例えば、記録媒体１６０は、フレキシブルディスク、光ディスク、磁気ディスク、光磁気ディスク、又は、半導体メモリ等である。

【0019】

通信ＩＦ１７は、外部装置との通信を可能にするためのインタフェースである。

【0020】

ＣＰＵ１１は、プロセッサの一例であり、種々の制御や演算を行う処理装置である。ＣＰＵ１１は、メモリ部１２に読み込まれたOperating System（ＯＳ）やプログラムを実行することにより、種々の機能を実現する。なお、ＣＰＵ１１は、複数のＣＰＵを含むマルチプロセッサであってもよいし、複数のＣＰＵコアを有するマルチコアプロセッサであってもよく、或いは、マルチコアプロセッサを複数有する構成であってもよい。

【0021】

図２は、図１に示したＣＰＵ１１のハードウェア構成例を模式的に示すブロック図である。

【0022】

図２に示すように、ＣＰＵ１１は、演算回路の一例であり、観測部１１１，記録装置１１２，命令キュー１１３，リザベーションステーション１１４，演算器１１５，レジスタ１１６，リオーダバッファ１１７，ロードバッファ１１８及びメモリユニット１１９としてのアーキテクチャを備える。

【0023】

なお、ＣＰＵ１１は、複数の演算器１１５及びメモリユニット１１９を備えてもよく、複数種類のレジスタ１１６を備えてもよい。

【0024】

命令キュー１１３，リザベーションステーション１１４，演算器１１５，レジスタ１１６，リオーダバッファ１１７，ロードバッファ１１８及びメモリユニット１１９は、ＯｏＯ方式による命令実行を行う。

【0025】

記録装置１１２は、スレッド管理情報１０１（図３を用いて後述）及び使用率情報１０２（図４を用いて後述）を記憶する。

【0026】

観測部１１１は、リザベーションステーション１１４，演算器１１５，レジスタ１１６，リオーダバッファ１１７，ロードバッファ１１８及びメモリユニット１１９の使用状況を観測する。

【0027】

観測部１１１は、ＳＭＴを有するマルチコアプロセッサにおいて、各スレッドのハードウェアリソース専有時間、コアごとのハードウェアリソースの使用率及び演算器１１５・メモリユニット１１９の使用率を観測する。そして、観測部１１１は、動的にスレッドを別のコアにマイグレーションさせることをＯＳに指示することで、すべてのコアの使用率を平準化する。

【0028】

観測部１１１は、スレッドごとのハードウェアリソース使用数や専有時間、コアのハードウェアリソース使用率や演算器１１５及びメモリユニット１１９の使用率を観測し、記録装置１１２に記憶させる。観測部１１１は、すべてのスレッドの中でハードウェアリソースの使用率が高いものを、ハードウェアリソースの使用率の低いコアにマイグレーションする指示をＯＳに発行する。

【0029】

図３は、実施形態におけるスレッド管理情報１０１を例示するテーブルである。

【0030】

図３に示すように、スレッド管理情報１０１には、スレッド番号，スレッドが動作しているコア番号，実行した命令のプログラムカウンタ番号，使用しているレジスタ番号及び演算器１１５及びメモリユニット１１９への投入時クロックス数が対応付けて登録されている。

【0031】

観測部１１１は、実行スレッドごとに、スレッド管理情報１０１のレコードを取得して記録装置１１２に記憶させる。

【0032】

図４は、実施形態における使用率情報１０２を例示するテーブルである。

【0033】

図４に示すように、使用率情報１０２には、リザベーションステーション１１４，演算器１１５，レジスタ１１６，リオーダバッファ１１７，ロードバッファ１１８及びメモリユニット１１９の使用率が登録されている。

【0034】

リザベーションステーション１１４，レジスタ１１６，リオーダバッファ１１７及びロードバッファ１１８の使用率は、観測部１１１が各リソースに常時問い合わせることによって取得されてよい。

【0035】

演算器１１５及びメモリユニット１１９の使用率は、観測部１１１が命令投入数を記録しておくことによって算出されてよい。

【0036】

観測部１１１は、使用率情報１０２において、少なくともいずれかのリソースにおける使用率が所定の閾値以上又は１００％になった場合に、ハードウェアリソースの枯渇を検出できる。

【0037】

実施形態におけるマイグレーション処理を、図５に示すフローチャート（ステップＳ１～Ｓ３）に従って説明する。

【0038】

観測部１１１は、少なくともいずれかのリソースの使用率が閾値以下であるかを判定する（ステップＳ１）。

【0039】

少なくともいずれかのリソースの使用率が閾値以下でない場合には（ステップＳ１のＮＯルート参照）、ステップＳ１の処理が繰り返し実行される。

【0040】

一方、少なくともいずれかのリソースの使用率が閾値以下である場合には（ステップＳ１のＹＥＳルート参照）、観測部１１１は、各スレッドのリソース占有時間を計算する（ステップＳ２）。

【0041】

観測部１１１は、占有時間が長い上位Ｎ個（Ｎは自然数）のスレッドを、使用率の低いリソースにマイグレーションする指示をＯＳに発行する（ステップＳ３）。そして、マイグレーション処理は終了する。

【0042】

〔Ｂ〕変形例
変形例においては、ハードウェアリソースの枯渇が検出されると、各スレッドのリソース専有時間が計算される。リソース占有時間は、［現在のクロック数］－［各スレッドの投入時クロック数］によって算出されてよい。

【0043】

そして、最も専有時間が長い又は専有時間が長い上位Ｎ個のスレッドが、現在もっともハードウェアリソースの使用率の低いコアにマイグレーションするようにシステムコールなどを通じてＯＳに指示が発行される。

【0044】

図３に示したように、２コアを有する環境で観測部１１１がレジスタ１１６の枯渇を検出したものとする。観測時のコアのリソース占有率はコア0が90%で、コア1が20%であるとし、観測時のクロック数が「400」であるとする。

【0045】

[現在のクロック数]－[各スレッドの投入時クロック数]から、最もレジスタ１１６の使用時間が長いスレッドは「スレッド1」と推定できる。スレッド1は、「コア0」で動作しているが、その他でコア0よりもレジスタ１１６の使用率が低いコアは「コア1」であることがわかる。

【0046】

観測部１１１は、「スレッド1」を「コア1」にマイグレーションするようにＯＳに指示を発行する。スレッド1がコア1に移動することで、コア0の負荷が軽減し、スレッド0及び2への影響を小さくすることができ、全体の実行性能の向上が期待される。

【0047】

〔Ｃ〕効果
上述した実施形態における演算回路及び演算処理方法によれば、例えば以下の作用効果を奏することができる。

【0048】

観測部１１１は、レジスタ１１６の使用率とリザベーションステーション１１４の使用率とリオーダバッファ１１７の使用率とロードバッファ１１８の使用率と演算器１１５の使用率とメモリユニット１１９の使用率との少なくともいずれかが閾値以下となった場合に、ＣＰＵ１１で実行される各スレッドのリソース占有時間を計算する。観測部１１１は、計算したリソース占有時間が長い上位Ｎ個（Ｎは自然数）のスレッドを、使用率が閾値以下となったレジスタ１１６とリザベーションステーション１１４とリオーダバッファ１１７とロードバッファ１１８と演算器１１５とメモリユニット１１９との少なくともいずれかに対応するコアに、マイグレーションする指示を発行する。

【0049】

これにより、プロセッサの演算回路全体の実行性能を向上させることができる。具体的には、すべてのコアの稼働率を平準化することによって、アプリケーションの全体の性能を向上できる。

【0050】

ＣＰＵ１１は、ＳＭＴ機能を有する。これにより、複数のスレッドが１つのコアを共有するＣＰＵ１１においても、ハードウェアリソースの枯渇を防止できる。

【0051】

リソース占有時間は、現在のクロック数からスレッドの投入時のクロック数を減算することにより計算される。これにより、リソース占有時間の計算を正確に実行できる。

【0052】

〔Ｄ〕その他
開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。

【0053】

〔Ｅ〕付記
以上の実施形態に関し、更に以下の付記を開示する。

【0054】

（付記１）
レジスタとリザベーションステーションとリオーダバッファとロードバッファと演算器とメモリユニットとを備えるプロセッサの演算回路であって、
前記レジスタの使用率と前記リザベーションステーションの使用率と前記リオーダバッファの使用率と前記ロードバッファの使用率と前記演算器の使用率と前記メモリユニットの使用率との少なくともいずれかが閾値以下となった場合に、前記プロセッサで実行される各スレッドのリソース占有時間を計算し、
計算した前記リソース占有時間が長い上位Ｎ個（Ｎは自然数）のスレッドを、使用率が前記閾値以下となった前記レジスタと前記リザベーションステーションと前記リオーダバッファと前記ロードバッファと前記演算器と前記メモリユニットとの少なくともいずれかに対応するコアに、マイグレーションする指示を発行する、
観測部を備える、演算回路。

【0055】

（付記２）
前記プロセッサは、Simultaneous Multi Threading（ＳＭＴ）機能を有する、
付記１に記載の演算回路。

【0056】

（付記３）
前記リソース占有時間は、現在のクロック数からスレッドの投入時のクロック数を減算することにより計算される、
付記１又は２に記載の演算回路。

【0057】

（付記４）
レジスタとリザベーションステーションとリオーダバッファとロードバッファと演算器とメモリユニットとを備えるプロセッサにおける演算処理方法であって、
前記レジスタの使用率と前記リザベーションステーションの使用率と前記リオーダバッファの使用率と前記ロードバッファの使用率と前記演算器の使用率と前記メモリユニットの使用率との少なくともいずれかが閾値以下となった場合に、前記プロセッサで実行される各スレッドのリソース占有時間を計算し、
計算した前記リソース占有時間が長い上位Ｎ個（Ｎは自然数）のスレッドを、使用率が前記閾値以下となった前記レジスタと前記リザベーションステーションと前記リオーダバッファと前記ロードバッファと前記演算器と前記メモリユニットとの少なくともいずれかに対応するコアに、マイグレーションする指示を発行する、
処理をコンピュータが実行する、演算処理方法。

【0058】

（付記５）
前記プロセッサは、Simultaneous Multi Threading（ＳＭＴ）機能を有する、
付記４に記載の演算処理方法。

【0059】

（付記６）
前記リソース占有時間は、現在のクロック数からスレッドの投入時のクロック数を減算することにより計算される、
付記４又は５に記載の演算処理方法。

【符号の説明】

【0060】

１ ：情報処理装置
１１ ：ＣＰＵ
１２ ：メモリ部
１３ ：表示制御部
１４ ：記憶装置
１５ ：入力ＩＦ
１６ ：外部記録媒体処理部
１７ ：通信ＩＦ
１０１ ：スレッド管理情報
１０２ ：使用率情報
１１１ ：観測部
１１２ ：記憶装置
１１３ ：命令キュー
１１４ ：リザベーションステーション
１１５ ：演算器
１１６ ：レジスタ
１１７ ：リオーダバッファ
１１８ ：ロードバッファ
１１９ ：メモリユニット
１３１ ：表示装置
１５１ ：マウス
１５２ ：キーボード
１６０ ：記録媒体

【図1】

【図2】

【図3】

【図4】

【図5】