特開 2024-78427 時間インターリーブ型デジタルアナログ変換器の不整合誤差校正方法及び装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024078427

(43)【公開日】2024-06-10

(54)【発明の名称】時間インターリーブ型デジタルアナログ変換器の不整合誤差校正方法及び装置

(51)【国際特許分類】

   H03M 1/10 20060101AFI20240603BHJP

   H03H 17/06 20060101ALI20240603BHJP

   H03H 17/00 20060101ALI20240603BHJP

【ＦＩ】

H03M1/10 B

H03H17/06 633J

H03H17/06 635Z

H03H17/00 601A

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023196449

(22)【出願日】2023-11-20

(31)【優先権主張番号】202211506942.8

(32)【優先日】2022-11-29

(33)【優先権主張国・地域又は機関】CN

(71)【出願人】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】ジャン・コォ

(72)【発明者】

【氏名】タオ・ジェヌニン

【テーマコード（参考）】

5J022

【Ｆターム（参考）】

5J022AB01

5J022BA04

(57)【要約】

【課題】本発明は、時間インターリーブ型デジタルアナログ変換器の不整合誤差校正方法及び装置を提供する。
【解決手段】前記方法は、時間インターリーブ型デジタルアナログ変換器の出力信号に対してサンプリングを行い、測定信号を取得し；前記測定信号に対して事前処理を行い、事前処理後の測定信号を取得し；デジタル損傷イコライザーの入力信号、前記デジタル損傷イコライザーの出力信号、及び前記事前処理後の測定信号に基づいて、前記デジタル損傷イコライザーの係数を推定することを含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

時間インターリーブ型デジタルアナログ変換器の不整合誤差を校正する装置であって、
時間インターリーブ型デジタルアナログ変換器の出力信号に対してサンプリングを行い、測定信号を取得するサンプリングユニット；
前記測定信号に対して事前処理を行い、事前処理後の測定信号を取得する事前処理ユニット；及び
デジタル損傷イコライザーの入力信号、前記デジタル損傷イコライザーの出力信号、及び前記事前処理後の測定信号に基づいて、損傷デジタルイコライザーの係数を推定する推定ユニットを含む、装置。

【請求項2】

請求項１に記載の装置であって、
前記測定信号は非理想測定とフィードバックチャネルにより導入される損傷及び干渉を含み、
前記非理想測定とフィードバックチャネルは前記時間インターリーブ型デジタルアナログ変換器に接続される物理接続デバイス及び受信装置を含む、装置。

【請求項3】

請求項１に記載の装置であって、
前記事前処理ユニットは前記時間インターリーブ型デジタルアナログ変換器の入力信号を参考に、有限インパルス応答フィルターを用いて前記測定信号に対してフィルタリングを行い、前記事前処理後の測定信号を得る、装置。

【請求項4】

請求項１に記載の装置であって、さらに、
送信待ち信号に対して直列並列変換を行い、Ｍパスの並列デジタル信号を前記デジタル損傷イコライザーの入力信号として得る第一直列並列変換ユニットであって、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数である、第一直列並列変換ユニット；
前記デジタル損傷イコライザーの係数に基づいて、前記Ｍパスの並列デジタル信号に対して予等化処理を行い、等化後の信号を前記デジタル損傷イコライザーの出力信号として得るデジタル損傷イコライザー；及び
前記デジタル損傷イコライザーの出力信号に対して並列直列変換を行い、直列デジタル信号を前記時間インターリーブ型デジタルアナログ変換器の入力信号として得る並列直列変換ユニットを含む、装置。

【請求項5】

請求項４に記載の装置であって、
前記デジタル損傷イコライザーはＭ×Ｍ個の多入力多出力有限インパルス応答フィルター及び各パスサブデジタルアナログ変換器の直流バイアスを補償するための１つの係数ベクトルからなる、装置。

【請求項6】

請求項５に記載の装置であって、
前記デジタル損傷イコライザーは、

【数1】

と表され、
前記デジタル損傷イコライザーの出力信号は、

【数2】

と表され、
ここで、Ｈ_ｍはｍ番目のパスのデジタル損傷イコライザーであり、Ｓ_ｍ［ｎ］はｍ番目のパスのデジタル損傷イコライザーの出力信号であり、ｈ_ｍｍはｍ番目のパスのデジタル損傷イコライザーに対応する有限インパルス応答フィルターであり、ｈ_ｍ ^ｂはｍ番目のパスのデジタル損傷イコライザーの、直流バイアス補償用の係数であり、ｘ_ｍ［ｎ］は前記デジタル損傷イコライザーの入力信号であり、ｍ＝１，２，３，…，Ｍであり、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数である、装置。

【請求項7】

請求項１に記載の装置であって、
前記推定ユニットは、
現在の推定器係数に基づいて前記デジタル損傷イコライザーの出力信号を処理し、前記時間インターリーブ型デジタルアナログ変換器の出力信号の推定値を得る推定器；及び
前記デジタル損傷イコライザーの入力信号、前記時間インターリーブ型デジタルアナログ変換器の出力信号の推定値、及び前記現在の推定器係数に基づいて、前記デジタル損傷イコライザーの係数を計算する第一計算ユニットを含む、装置。

【請求項8】

請求項７に記載の装置であって、
前記推定器はＭ×Ｍ個の多入力多出力有限インパルス応答フィルター及び各パスのサブデジタルアナログ変換器の直流バイアスを表すための１つの係数ベクトルからなる、装置。

【請求項9】

請求項８に記載の装置であって、
前記推定器は、

【数3】

と表され、
前記推定器の出力信号は、

【数4】

と表され、
ここで、

【数5】

はｍ番目のパスの推定器であり、

【数6】

はｍ番目のパスの推定器の出力信号であり、

【数7】

はｍ番目のパスの推定器に対応する有限インパルス応答フィルターであり、

【数8】

はｍ番目のパスの推定器の、直流バイアスを表すための係数であり、ｓ_ｍ［ｎ］はｍ番目のパスの推定器の入力信号であり、ｍ＝１，２，３，…，Ｍであり、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数である、装置。

【請求項10】

請求項７に記載の装置であって、
前記推定ユニットは、さらに、
前記事前処理後の測定信号に対して直列並列変換を行い、Ｍパスの並列デジタル信号を得る第二直列並列変換ユニットであって、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数である、第二直列並列変換ユニット；及び
前記Ｍパスの並列デジタル信号、前記デジタル損傷イコライザーの出力信号、及び前記時間インターリーブ型デジタルアナログ変換器の出力信号の推定値を用いて、前記推定器係数を計算する第二計算ユニットを含む、装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、通信の技術分野に関し、特に、時間インターリーブ型デジタルアナログ変換器の不整合誤差校正（ｃａｌｉｂｒａｔｉｏｎ／キャリブレーション）方法及び装置に関する。

【背景技術】

【0002】

時間インターリーブ型デジタルアナログ変換器（Ｔｉｍｅ－Ｉｎｔｅｒｌｅａｖｉｎｇ Ｄｉｇｉｔａｌ－ｔｏ－Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ、ＴＩ－ＤＡＣ）が既に高速信号変調及び高速デジタル信号処理に幅広く適用されている。一般的に言えば、ＴＩ－ＤＡＣは複数のサブＤＡＣを含む。しかし、サブＤＡＣの間の例えば時間不整合、ゲインアンバランス、直流バイアスアンバランスなどの不整合誤差（ｍｉｓｍａｔｃｈ ｅｒｒｏｒｓ）は酷い信号歪みを引き起こすことがある。ＤＡＣメーカーがデバイスレベルでこれらの不整合誤差に対してキャリブレーションを行っているが、残留誤差が依然としてある程度残され得るため、デジタル技術により除去される必要がある。

【0003】

なお、上述の背景技術についての紹介は、本発明の技術案を明確かつ完全に説明し、また、当業者がそれを理解しやすいためのものである。これらの技術案は、本発明の背景技術に記述されているため、当業者にとって周知であると解釈してはならない。

【発明の概要】

【発明が解決しようとする課題】

【0004】

発明者が次のようなことを発見した。即ち、ＴＩ－ＤＡＣの出力波形を直接取得でき、即ち、理想的なフィードバックチャネルが存在すると仮定する場合に、エラーバックプロパゲーション（Ｅｒｒｏｒ Ｂａｃｋｐｒｏｐａｇａｔｉｏｎ、ＥＢＰ）に基づく補償方法を使用して不整合誤差に対してキャリブレーションを行うことができる。しかし、このような“理想的なフィードバックチャネル”の仮定は実際には満足され得ない。例えば、実際のシステム構成では、ＴＩ－ＤＡＣの後のプリント回路板（Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、ＰＣＢ）、同軸ケーブル、接続器、及びデジタルストレージオシロスコープ（Ｄｉｇｉｔａｌ Ｓｔｏｒａｇｅ Ｏｓｃｉｌｌｏｓｃｏｐｅ、ＤＳＯ）をはじめとする波形サンプリングと測定装置はすべて理想的なストレートスルーシステムにあらず、干渉をある程度導入し得るため、ＥＢＰの補償パフォーマンスを制限している。

【0005】

上述の問題に鑑み、本発明の実施例は、理想的ではないフィードバックチャネルに対して事前処理（前処理）を行い、理想的ではないフィードバックチャネルによる干渉を除去することで、ＴＩ－ＤＡＣのより良い不整合誤差校正パフォーマンスを実現し得る時間インターリーブ型デジタルアナログ変換器の不整合誤差校正方法及び装置の提供を課題とする。

【課題を解決するための手段】

【0006】

本発明の実施例の第一側面によれば、時間インターリーブ型デジタルアナログ変換器の不整合誤差校正装置が提供され、前記装置は、
時間インターリーブ型デジタルアナログ変換器の出力信号に対してサンプリングを行い、測定信号を取得するサンプリングユニット；
前記測定信号に対して事前処理を行い、事前処理後の測定信号を取得する事前処理ユニット；及び
デジタル損傷イコライザー（ｄｉｇｉｔａｌ ｉｍｐａｉｒｍｅｎｔ ｅｑｕａｌｉｚｅｒ（等化器））の入力信号、前記デジタル損傷イコライザーの出力信号、及び前記事前処理後の測定信号に基づいて、前記デジタル損傷イコライザーの係数を推定する推定ユニットを含む。

【0007】

本発明の実施例の第二側面によれば、時間インターリーブ型デジタルアナログ変換器の不整合誤差校正方法が提供され、前記方法は、
時間インターリーブ型デジタルアナログ変換器の出力信号に対してサンプリングを行い、測定信号を取得し；
前記測定信号に対して事前処理を行い、事前処理後の測定信号を取得し；及び
デジタル損傷イコライザーの入力信号、前記デジタル損傷イコライザーの出力信号、及び前記事前処理後の測定信号に基づいて、前記デジタル損傷イコライザーの係数を推定することを含む。

【発明の効果】

【0008】

本発明の実施例の有利な効果は少なくとも次のとおりである。即ち、本発明の実施例により、理想的ではないフィードバックチャネルに対して事前処理を行い、理想的ではないフィードバックチャネルによる干渉を除去することで、ＴＩ－ＤＡＣのより良い不整合誤差校正パフォーマンスを達成できる。

【0009】

なお、「含む／有する」のような用語は、本明細書に使用されるときに、特徴、要素、ステップ、又はアセンブルの存在を指すが、１つ又は複数の他の特徴、要素、ステップ、又はアセンブリの存在若しくは付加を排除しないということも指す。

【図面の簡単な説明】

【0010】

本発明の１つの図面又は１つの実施例に記載の要素及び特徴は、１つ又は複数の他の図面又は実施例に示した要素及び特徴と組み合わせることができる。また、図面では、類似した符号は、幾つの図面の中の対応部品を示し、複数の実施例に用いられる対応部品を示すためにも用いられる。

【図1】本発明の実施例における時間インターリーブ型デジタルアナログ変換器の不整合誤差校正方法を示す図である。

【図2】時間インターリーブ型デジタルアナログ変換器の入力信号を得ることを示す図である。

【図3】デジタル損傷イコライザーの係数を推定することを示す図である。

【図4】本発明の実施例における時間インターリーブ型デジタルアナログ変換器の不整合誤差校正方法のフローチャートである。

【図5】事前処理のためのＦＩＲフィルターの構造の一例を示す図である。

【図6】エラーバックプロパゲーションに基づくデジタル損傷イコライザー係数推定器の処理プロセスのフローチャートである。

【図7】本発明の実施例における時間インターリーブ型デジタルアナログ変換器の不整合誤差校正装置を示す図である。

【図8】本発明の実施例における通信システムを示す図である。

【図9】デジタル損傷イコライザー係数推定器の一例を示す図である。

【発明を実施するための形態】

【0011】

添付した図面及び以下の説明を参照することにより、本発明の前述及び他の特徴が明らかになる。なお、明細書及び図面では本発明の特定の実施例を開示するが、それらは本発明の原理を採用し得る一部のみの実施例を示し、理解すべきは、本発明は記載される実施例に限定されず、即ち、本発明は添付した特許請求の範囲に属するすべての変更、変形及び代替によるものをも含むということである。

【0012】

以下、添付した図面を参照しながら本発明の実施例について説明する。

【0013】

＜第一側面の実施例＞
本発明の実施例では、時間インターリーブ型デジタルアナログ変換器の不整合誤差校正方法が提供される。

【0014】

図１は本発明の実施例における時間インターリーブ型デジタルアナログ変換器の不整合誤差校正方法を示す図である。図１に示すように、該方法は以下の操作（ステップ）を含む。

【0015】

１０１：時間インターリーブ型デジタルアナログ変換器の出力信号に対してサンプリングを行い、測定信号を取得し；
１０２：前記測定信号に対して事前処理を行い、事前処理後の測定信号を取得し；及び
１０３：デジタル損傷イコライザーの入力信号、前記デジタル損傷イコライザーの出力信号、及び前記事前処理後の測定信号に基づいて、前記デジタル損傷イコライザーの係数を推定する。

【0016】

なお、上述の図１は本発明の実施例を例示的に説明するためのものであるが、本発明はこれに限られない。例えば、各ステップを調整したり、幾つかのステップを増減したりすることができる。当業者は上述の図１の記載に限られず、上述の内容をもとに適切な変形を行うことができる。

【0017】

本発明の実施例により、理想的ではないフィードバックチャネル（非理想測定信号）に対して事前処理を行い、非理想測定とフィードバックチャネルにより導入される干渉を除去することで、ＴＩ－ＤＡＣのより良い不整合誤差校正パフォーマンスを実現できる。

【0018】

本発明の実施例において、ステップ１０１では、非理想測定とフィードバックチャネルにより、時間インターリーブ型デジタルアナログ変換器の出力信号に対してサンプリングを行うことができ、取得される測定信号は１つの離散的なデジタル信号である。非理想測定とフィードバックチャネルが上述の時間インターリーブ型デジタルアナログ変換器の後のすべての実際の物理接続デバイス及び受信装置、例えば、ＰＣＢ、同軸ケーブル、ＤＳＯ（Ｄｉｇｉｔａｌ Ｓｔｏｒａｇｅ Ｏｓｃｉｌｌｏｓｃｏｐｅ、デジタルストレージオシロスコープ）などを含み、かつこれらのデバイス及び装置が何れも理想的なストレートスルーシステムではないため、取得される測定信号には損傷及び干渉がある程度導入され得る。これらの損傷は時間インターリーブ型デジタルアナログ変換器の不整合誤差とは異なり、測定信号における各サンプリング点のデータに共通する干渉であり、低速の信号（例えば、デジタル損傷イコライザーの出力信号）に比べて、これは高速信号のサンプリング点の間の干渉と見なすことができ、また、このような干渉は時間インターリーブ型デジタルアナログ変換器自身の実際の出力信号に存在せず、純粹に非理想的な測定によるものである。

【0019】

本発明の実施例において、ステップ１０２では、該測定信号に対して事前処理を行うことで、非理想測定とフィードバックチャネルにより導入される干渉を除去し、事前処理後の測定信号を得ることができる。

【0020】

幾つかの実施例において、時間インターリーブ型デジタルアナログ変換器の入力信号を参考に、有限インパルス応答（ＦＩＲ、Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルターを用いて測定信号に対してフィルタリングを行うことで、上述の事前処理後の測定信号を取得できる。

【0021】

本発明の実施例において、時間インターリーブ型デジタルアナログ変換器の入力信号は図２に示す方法により取得でき、図２に示すように、該方法は次のようなステップを含む。

【0022】

２０１：送信待ち信号に対して直列並列（ｓｅｒｉａｌ－ｔｏ－ｐａｒａｌｌｅｌ）変換を行い、Ｍパスの並列デジタル信号を前記デジタル損傷イコライザーの入力信号として取得し、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数であり；
２０２：前記デジタル損傷イコライザーの係数に基づいて、前記Ｍパスの並列デジタル信号に対して予等化処理（ｐｒｅ－ｅｑｕａｌｉｚａｔｉｏｎ ｐｒｏｃｅｓｓｉｎｇ）を行い、等化後の信号を前記デジタル損傷イコライザーの出力信号として取得し；及び
２０３：前記デジタル損傷イコライザーの出力信号に対して並列直列変換を行い、直列デジタル信号を前記時間インターリーブ型デジタルアナログ変換器の入力信号として取得する。

【0023】

本発明の実施例において、キャリブレーション待ちの時間インターリーブ型デジタルアナログ変換器がトータルでＭ個のサブデジタルアナログ変換器（サブＤＡＣと略称する）を含むとする場合に、ステップ２０１では、送信待ちの直列デジタル信号をＭパスの並列デジタル信号に変換でき、ステップ２０２では、デジタル損傷イコライザーにより各パスの並列デジタル信号に対して予等化処理を行い、等化後の信号をデジタル損傷イコライザーの出力信号として得ることができ、ステップ２０３では、デジタル損傷イコライザーから出力される並列デジタル信号を直列デジタル信号に変換して時間インターリーブ型デジタルアナログ変換器の入力信号とすることができる。

【0024】

上述の実施例において、デジタル損傷イコライザーはＭ×Ｍ個の多入力多出力有限インパルス応答フィルター及び各パスのサブデジタルアナログ変換器の直流バイアスを補償するための１つの係数ベクトルからなる。即ち、各パスの並列デジタル信号に対応して、デジタル損傷イコライザーはタップ数がＮであるＭ個のＦＩＲフィルター及び直流バイアスを補償するための１つの係数により構成される。

【0025】

幾つかの実施例において、該デジタル損傷イコライザーはサブＤＡＣの間のクロストークを考慮しても良く、即ち、サブＤＡＣの間のクロストークに対して等化処理を行い、また、他の幾つかの実施例において、サブＤＡＣの間のクロストークが本発明の実施例における時間インターリーブ型デジタルアナログ変換器の不整合キャリブレーションに与える影響が大きくないので、サブＤＡＣの間のクロストークを考慮しなくても良く、即ち、サブＤＡＣの間のクロストークに対して等化処理を行う必要がない。

【0026】

本発明の実施例において、ステップ１０３では、図３に示す方法によりデジタル損傷イコライザーの係数を推定できる。図３に示すように、該方法は以下のステップを含む。

【0027】

３０１：現在の推定器係数に基づいてデジタル損傷イコライザーの出力信号を処理し、時間インターリーブ型デジタルアナログ変換器の出力信号に対しての推定値を取得し；及び
３０２：デジタル損傷イコライザーの入力信号、時間インターリーブ型デジタルアナログ変換器の出力信号に対しての推定値、及び現在の推定器係数に基づいて、デジタル損傷イコライザーの係数を計算する。

【0028】

上述の実施例において、推定器係数は上述の事前処理後の測定信号に基づいて計算することにより取得され得る。例えば、事前処理後の測定信号に対して直列並列変換を行い、Ｍパスの並列デジタル信号を取得し、そして、該Ｍパスの並列デジタル信号、デジタル損傷イコライザーの出力信号、及び時間インターリーブ型デジタルアナログ変換器の出力信号の推定値を利用して推定器係数を計算できる。

【0029】

上述の実施例において、推定器はＭ×Ｍ個の多入力多出力有限インパルス応答フィルター及び各パスのサブデジタルアナログ変換器の直流バイアスを表すための１つの係数ベクトルからなる。即ち、デジタル損傷イコライザーの各パスの出力信号に対応して、推定器はタップ数がＫであるＭ個のＦＩＲフィルター及び直流バイアスを表すための１つの係数により構成される。

【0030】

幾つかの実施例において、推定器はサブＤＡＣの間のクロストークを考慮しても良く、即ち、サブＤＡＣの間のクロストークを推定し、また、他の幾つかの実施例において、サブＤＡＣの間のクロストークが本発明の実施例における時間インターリーブ型デジタルアナログ変換器の不整合キャリブレーションに与える影響が大きくないため、サブＤＡＣの間のクロストークを考慮しなくても良く、即ち、サブＤＡＣの間のクロストークを推定する必要がない。

【0031】

以下、１つの具体的な例と併せて本発明の実施例に係る方法について説明する。

【0032】

図４は本発明の実施例における時間インターリーブ型デジタルアナログ変換器の不整合誤差校正方法のフローチャートである。図４に示すように、該方法のフローは、
４０１：直列並列変換；
４０２：予等化；
４０３：並列直列変換；
４０４：デジタルアナログ変換；
４０５：サンプリング；
４０６：事前処理；及び
４０７：係数推定
を含む。

【0033】

ステップ４０１では、キャリブレーション待ちの時間インターリーブ型デジタルアナログ変換器がトータルでＭ個のサブＤＡＣを含むとする場合に、送信待ちの直列デジタル信号ｘ［ｎ］をＭパスの並列デジタル信号ｘ_ｍ［ｎ］に変換する。そのうち、ｍは時間インターリーブ型デジタルアナログ変換器のｍ番目のサブＤＡＣに対応し、即ち、ｍ番目のパスの並列信号ｘ_ｍ［ｎ］はｍ番目のサブＤＡＣに割り当てられ得る。

【0034】

ステップ４０２では、デジタル損傷イコライザーＨ_ｍによりｍ番目のパスの並列信号ｘ_ｍ［ｎ］に対して予等化処理を行って等化後の信号ｓ_ｍ［ｎ］を出力する。そのうち、Ｈ_ｍはタップ数がＮであるＭ個のＦＩＲフィルターｈ_ｍｉ［ｌ］（ｌ＝０，１，２，…，Ｎ－１；ｉ＝１，２，３，…，Ｍ）及び直流バイアスを補償するための１つの係数ｈ_ｍ ^ｂからなっても良く、その出力信号は次のように表すことができる。

【0035】

【数1】

上述の例において、ｉ≠ｍのときに、ｈ_ｍｉ［ｌ］はｉ番目のサブＤＡＣによるｍ番目のサブＤＡＣへのクロストークを補償するために用いられる。また、すべてのｘ_ｉ［ｎ］（ｉ＝１，２，３，…，Ｍ）が何れもｓ_ｍ［ｎ］を生成する演算に参与するので、Ｈ_ｍはフルスピードのサンプリング率でワーキングする１つのイコライザーとして等価的に理解できる。

【0036】

上述の例において、すべてのＨ_ｍは１つのＭ×Ｍ個の多入力多出力（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ、ＭＩＭＯ）ＦＩＲフィルター及び各パスのサブＤＡＣの直流バイアスを補償するための１つの係数ベクトル［ｈ_１ ^ｂ，ｈ_２ ^ｂ，…，ｈ_Ｍ ^ｂ］^Ｔを構成する。数式は以下のとおりである。

【0037】

【数2】

上述の例において、すべての等化後の並列信号ｓ_ｍ［ｎ］を行列（マトリックス）形式のＳ＝［ｓ_１［ｎ］，ｓ_２［ｎ］，…，ｓ_Ｍ［ｎ］］^Ｔに書き換えると、Ｓはさらに次のように表すことができる。

【0038】

【数3】

ここで、＊は畳み込み演算を表す。

【0039】

上述の例において、デジタル損傷イコライザーＨにより時間インターリーブ型デジタルアナログ変換器の不整合誤差補償を行うときに、サブＤＡＣの間のクロストークを考慮しているが、本発明はこれに限定されない。幾つかの実施例において、サブＤＡＣの間の相互作用を考慮しなくても良く、即ち、ｉ≠ｍのときに、ｈ_ｍｉ［ｌ］＝０であり、このときに、Ｈ内のＭＩＭＯフィルターは１つの対角行列に退化し、数式は以下のとおりである。

【0040】

【数4】

即ち、各サブＤＡＣに対するＨの処理は並列であり、かつ独立して互いに影響しない。このときに、Ｓの数式は次のように簡素化できる。

【0041】

【数5】

上述の実施例により、このときに、Ｈ_ｍが実際に１つのみのＦＩＲフィルターｈ_ｍｍを含むので、必要なタップ総数は大幅に減少し、例えば、３又は５になる。このようにして、デジタル損傷イコライザーの複雑度を大幅に低減できるため、本発明の実施例におけるキャリブレーション方法の複雑度を低減できる。また、時間インターリーブ型変換器の各サブＤＡＣの間の相互作用が一般にかなり小さいことを考慮して、デジタル損傷イコライザーのパフォーマンスに明らかな影響を与えることがない。

【0042】

ステップ４０３において、デジタル損傷イコライザーＨ_ｍから出力される並列デジタル信号ｓ_ｍ［ｎ］を直列デジタル信号ｓ［ｎ］に変換する。

【0043】

ステップ４０４において、時間インターリーブ型デジタルアナログ変換器Ｇを用いて上述のデジタルアナログ変換を行い、そのうち、該時間インターリーブ型デジタルアナログ変換器Ｇはキャリブレーション待ちの時間インターリーブ型デジタルアナログ変換器であり、Ｇはシステム全体の伝達関数（ｔｒａｎｓｆｅｒ ｆｕｎｃｔｉｏｎ）を表す。１つの実際の物理デバイスとして、時間インターリーブ型デジタルアナログ変換器は入力される離散直列デジタル信号ｓ［ｎ］を受信し、それを対応する直列アナログ信号ｙ［ｎ］に変換する。

【0044】

ステップ４０５において、非理想測定とフィードバックチャネルにより時間インターリーブ型デジタルアナログ変換器の出力信号ｙ［ｎ］に対してサンプリングを行い、対応する測定信号

【0045】

【数6】

を取得する。

【0046】

上述の例において、

【0047】

【数7】

は１つの離散的なデジタル信号である。非理想測定とフィードバックチャネルは時間インターリーブ型デジタルアナログ変換器の後のすべての実際の物理接続デバイス及び受信装置、即ち、ＰＣＢ、同軸ケーブル、接続器及びＤＳＯを含む。これらのデバイス及び装置が何れも理想的なストレートスルーシステムではないので、

【0048】

【数8】

には損傷及び干渉がある程度導入され得る。これらの損傷は時間インターリーブ型デジタルアナログ変換器の不整合誤差とは異なり、

【0049】

【数9】

における各サンプリング点のデータに共通する干渉である。低速のｓ_ｍ［ｎ］信号に比べて、これは高速信号のサンプリング点の間の干渉と見なすことができ、また、このような干渉は時間インターリーブ型デジタルアナログ変換器自身の実際の出力信号ｙ［ｎ］に存在せず、純粹に非理想的な測定によるものである。

【0050】

ステップ４０６において、既知の時間インターリーブ型デジタルアナログ変換器の入力信号ｓ［ｎ］を参照信号として用いて、非理想測定とフィードバックチャネルから出力される測定信号

【0051】

【数10】

に対して事前処理を行い、非理想測定とフィードバックチャネルにより導入される干渉を除去し、事前処理後の測定信号

【0052】

【数11】

を出力する。

【0053】

上述の例において、ＦＩＲフィルターｆ［ｑ］により上述の事前処理を行うことができる。仮にタップ数がＱ＋１であるとする場合に、事前処理の数式は以下のとおりである。

【0054】

【数12】

そのうち、ｆ［ｑ］のパラメータの求解は最小平均二乗誤差（Ｍｉｎｉｍｕｍ Ｍｅａｎ Ｓｑｕａｒｅ Ｅｒｒｏｒ、ＭＭＳＥ）方法に基づいても良く、最小二乗平均（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ、ＬＭＳ）アルゴリズムに基づいても良く、又は、他の求解方法を採用しても良いが、ここではその詳しい説明を省略する。

【0055】

図５は事前処理用のＦＩＲフィルターの構造の一例を示す図である。なお、本発明はこれに限定されず、具体的には関連技術を参照できる。

【0056】

ステップ４０７において、既知のデジタル損傷イコライザーの入力信号ｘ_ｍ［ｎ］と出力信号ｓ_ｍ［ｎ］及び事前処理後の測定信号

【0057】

【数13】

を用いて、エラーバックプロパゲーションアルゴリズムにより、新しいデジタル損傷イコライザーの係数を推定し、そして、係数をデジタル損傷イコライザーにフィードバックしてパラメータの更新を行ってもらう。非理想測定とフィードバックチャネルにより導入される干渉を除去できるため、デジタル損傷イコライザーが比較的低い複雑度で（即ち、サブデジタルアナログ変換器の間の相互影響を考慮しない場合に）時間インターリーブ型デジタルアナログ変換器の不整合誤差に対しての補償を実現するようにさせることができるとともに、上述の干渉によるデジタル損傷イコライザーのパフォーマンスへの影響を避けることもできる。

【0058】

図６はエラーバックプロパゲーションに基づくデジタル損傷イコライザー係数推定器の処理プロセスのフローチャートである。図６に示すように、該プロセスのフローは、
６０１：直列並列変換；
６０２：時間インターリーブ型デジタルアナログ変換器の推定；
６０３：推定器係数の更新；及び
６０４：デジタル損傷イコライザー係数の更新
を含む。

【0059】

ステップ６０１において、事前処理後の測定信号

【0060】

【数14】

をＭパスの並列信号

【0061】

【数15】

に変換し、ｍは時間インターリーブ型デジタルアナログ変換器のｍ番目のサブＤＡＣに対応する。具体的なワーキング方式は図４のステップ４０１と同じであり、ここではその詳しい説明を省略する。

【0062】

ステップ６０２において、推定器

【0063】

【数16】

を採用して、キャリブレーション待ちの時間インターリーブ型デジタルアナログ変換器の出力信号を推定する。

【0064】

上述の例において、

【0065】

【数17】

はタップ数がＫであるＭ個のＦＩＲフィルター

【0066】

【数18】

及び直流バイアスを表すための１つの係数

【0067】

【数19】

からなる。

【0068】

【数20】

はデジタル損傷イコライザーの出力信号ｓ_ｍ［ｎ］を処理し、ｍ番目のサブＤＡＣの出力信号に対しての推定値

【0069】

【数21】

を取得して出力し、数式は次のとおりである。

【0070】

【数22】

上述の例において、現在採用される推定器係数はステップ６０４にフィードバックされ、デジタル損傷イコライザー係数の更新のために用いられ得る。

【0071】

上述の例において、

【0072】

【数23】

はｉ≠ｍのときに、ｉ番目のサブＤＡＣによるｍ番目のサブＤＡＣへのクロストークを表す。よって、

【0073】

【数24】

もフルスピードのサンプリング率でワーキングする１つの推定器である。

【0074】

上述の例において、すべての

【0075】

【数25】

は、１つのＭ×Ｍ個のＭＩＭＯフィルター及び各パスのサブＤＡＣの直流バイアスを表す１つの係数ベクトル

【0076】

【数26】

を構成し、数式は次のとおりである。

【0077】

【数27】

上述の例において、すべての並列形式の推定信号

【0078】

【数28】

を行列形式の

【0079】

【数29】

に書き換えると、

【0080】

【数30】

はさらに以下のように表すことができる。

【0081】

【数31】

上述の例において、推定器

【0082】

【数32】

により時間インターリーブ型デジタルアナログ変換器の推定を行うときに、サブＤＡＣの間のクロストークも考慮されているが、本発明はこれに限られない。幾つかの実施例において、サブＤＡＣの間の相互作用を考慮しなくても良く、即ち、ｉ≠ｍのときに、

【0083】

【数33】

であり、このときに、

【0084】

【数34】

内のＭＩＭＯフィルターはすべて１つの対角行列に退化し、数式は以下のとおりである。

【0085】

【数35】

即ち、各サブＤＡＣに対しての

【0086】

【数36】

の処理は並列であり、かつ独立して互いに影響しない。このときに、

【0087】

【数37】

の数式は次のように簡素化できる。

【0088】

【数38】

上述の実施例により、

【0089】

【数39】

が実際に１つのみのＦＩＲフィルター

【0090】

【数40】

を含むので、必要なタップ総数は大幅に減少し、例えば、３又は５である。このようにして、推定器の複雑度を大幅に低減できるため、本発明の実施例におけるキャリブレーション方法の複雑度を低減できる。また、時間インターリーブ型変換器の各サブＤＡＣの間の相互作用が通常かなり小さいことを考慮して、デジタル損傷イコライザーのパフォーマンスに明らかな影響を与えることがない。

【0091】

ステップ６０３において、ステップ６０１で取得された信号

【0092】

【数41】

と、デジタル損傷イコライザーの出力信号ｓ_ｍ［ｎ］と、時間インターリーブ型デジタルアナログ変換器推定器

【0093】

【数42】

により出力された推定信号

【0094】

【数43】

とを用いて、新しい時間インターリーブ型デジタルアナログ変換器の推定器係数を計算し、そして、係数を推定器

【0095】

【数44】

にフィードバックしてパラメータの更新を行ってもらう。

【0096】

幾つかの実施例において、サブＤＡＣの間のクロストークを考慮した場合に、該パラメータの計算と更新方式は次のとおりである。

【0097】

【数45】

そのうち、ｔ及びｔ＋１はそれぞれ反復（ｉｔｅｒａｔｉｏｎ）前及び反復後の係数を表し、β_ｇは、

【0098】

【数46】

の更新学習率であり、β_ｇ′は、

【0099】

【数47】

のパラメータ更新学習率であり、＜・＞は平均処理を表し、数学上、次のように表すことができる。

【0100】

【数48】

ここで、Ｗは平均窓長である。

【0101】

幾つかの実施例において、サブＤＡＣの間のクロストークを考慮しない場合に、該パラメータの計算と更新方式は以下のとおりである。

【0102】

【数49】

これらの数式における各パラメータの意味は上記と同様であり、ここではその詳しい説明を省略する
ステップ６０４において、デジタル損傷イコライザーの入力信号ｘ_ｍ［ｎ］と、推定器

【0103】

【数50】

により出力される推定信号

【0104】

【数51】

と、推定信号

【0105】

【数52】

を得るために採用される現在の係数

【0106】

【数53】

とを用いて、新しいデジタル損傷イコライザーの係数を計算し、そして、新しい係数をデジタル損傷イコライザーにフィードバックしてパラメータの更新を行ってもらう。

【0107】

幾つかの実施例において、サブＤＡＣの間のクロストークを考慮した場合に、該パラメータの計算と更新方式は以下のとおりである。

【0108】

【数54】

ここで、ｔ及びｔ＋１はそれぞれ反復前及び反復後の係数を表し、β_ｈはｈ_ｍｉ［ｌ］の更新学習率であり、β_ｈ′はｈ_ｍ ^ｂのパラメータ更新学習率である。

【0109】

幾つかの実施例において、サブＤＡＣの間のクロストークを考慮しない場合に、該パラメータの計算と更新方式は次のとおりである。

【0110】

【数55】

なお、これらの数式における各パラメータの意味は上記と同様であり、ここではその詳しい説明を省略する。

【0111】

本発明の実施例において、タップ数Ｎ、Ｋ、Ｑ、平均窓長Ｗ、及び学習率β_ｇ、β_ｇ′、β_ｈ、β_ｈ′の値については限定せず、実際のニーズに応じて合理的な選択を行っても良い。

【0112】

なお、上述の図４及び図６は本発明の実施例を例示的に説明するためのものであるが、本発明はこれに限られない。例えば、各ステップを調整したり、幾つかのステップを増減したりすることができる。当業者は上述の図４及び図６の記載に限られず、上述の内容をもとに適切な変形を行うことができる。

【0113】

また、上述の各実施例は本発明の実施例を例示的に説明するためのものであるが、本発明はこれらに限定されず、上述の各実施例をもとに適切な変形を行うこともできる。例えば、上述の各実施例を単独で使用しても良く、上述の各実施例のうちの複数を組み合わせて使用しても良い。

【0114】

本発明の実施例に係る方法により、非理想測定信号に対して事前処理を行い、非理想測定とフィードバックチャネルにより導入される干渉を除去することで、前記干渉によるデジタル損傷イコライザーのパフォーマンスへの影響を避けることができる。また、各サブＤＡＣに対して独立して不整合誤差の補償を行うことで、補償方法全体の複雑度を低減することもできる。

【0115】

＜第二側面の実施例＞
本発明の実施例では、時間インターリーブ型デジタルアナログ変換器の不整合誤差校正装置が提供される。該装置が問題を解決する原理は第一側面の実施例における方法と同様であり、その具体的な実施については第一側面の実施例における方法の実施を参照でき、ここでは内容が同じである重複説明を省略する。

【0116】

図７は本発明の実施例における時間インターリーブ型デジタルアナログ変換器の不整合誤差校正装置を示す図である。図７に示すように、本発明の実施例における時間インターリーブ型デジタルアナログ変換器の不整合誤差校正装置７００はサンプリングユニット７０１、事前処理ユニット７０２及び推定ユニット７０３を含む。

【0117】

本発明の実施例において、サンプリングユニット７０１は時間インターリーブ型デジタルアナログ変換器の出力信号に対してサンプリングを行い、測定信号を取得するために用いられ、事前処理ユニット７０２は前記測定信号に対して事前処理を行い、事前処理後の測定信号を取得するために用いられ、推定ユニット７０３はデジタル損傷イコライザーの入力信号、前記デジタル損傷イコライザーの出力信号、及び前記事前処理後の測定信号に基づいて、前記デジタル損傷イコライザーの係数を推定するために用いられる。

【0118】

幾つかの実施例において、測定信号は非理想測定とフィードバックチャネルにより導入される損傷及び干渉を含み、非理想測定とフィードバックチャネルは時間インターリーブ型デジタルアナログ変換器に接続される物理接続デバイス及び受信装置を含む。

【0119】

幾つかの実施例において、事前処理ユニット７０２は時間インターリーブ型デジタルアナログ変換器の入力信号を参考に、有限インパルス応答フィルターを用いて上述の測定信号に対してフィルタリングを行い、事前処理後の測定信号を取得する。

【0120】

上述の実施例において、サンプリングユニット７０１の操作については図４のステップ４０５を参照でき、事前処理ユニット７０２の操作については図４のステップ４０６を参照でき、推定ユニット７０３の操作については図４のステップ４０７及び図５を参照でき、それらの内容はここに合併され、ここではその詳しい説明を省略する。

【0121】

幾つかの実施例において、図７に示すように、該装置７００はさらに次のようなものを含む。

【0122】

第一直列並列変換ユニット７０４：送信待ち信号に対して直列並列変換を行い、Ｍパスの並列デジタル信号をデジタル損傷イコライザーの入力信号として取得し、Ｍは時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数であり；
デジタル損傷イコライザー７０５：デジタル損傷イコライザーの係数に基づいて、Ｍパスの並列デジタル信号に対して予等化処理を行い、等化後の信号をデジタル損傷イコライザーの出力信号として取得し；及び
並列直列変換ユニット７０６：デジタル損傷イコライザーの出力信号に対して並列直列変換を行い、直列デジタル信号を時間インターリーブ型デジタルアナログ変換器の入力信号として取得する。

【0123】

幾つかの実施例において、該デジタル損傷イコライザーはＭ×Ｍ個の多入力多出力有限インパルス応答フィルター及び各パスサブデジタルアナログ変換器の直流バイアスを補償するための１つの係数ベクトルからなる。

【0124】

例えば、サブＤＡＣの間の相互作用を考慮した場合に、該デジタル損傷イコライザーは次のように表すことができる。

【0125】

【数56】

該デジタル損傷イコライザーの出力信号は以下のように表すことができる。

【0126】

【数57】

ここで、Ｈ_ｍはｍ番目のパスのデジタル損傷イコライザーであり、ｓ_ｍ［ｎ］はｍ番目のパスのデジタル損傷イコライザーの出力信号であり、ｈ_ｍｉはｍ番目のパスのデジタル損傷イコライザーに対応する有限インパルス応答フィルターであり、ｉ≠ｍのときに、ｈ_ｍｉはｉ番目のサブデジタルアナログ変換器によるｍ番目のサブデジタルアナログ変換器へのクロストークを補償するために用いられ、ｈ_ｍ ^ｂは直流バイアスを補償するための係数であり、ｘ_ｉ［ｎ］は前記デジタル損傷イコライザーの入力信号であり、ｉ＝１，２，３，…，Ｍであり、ｍ＝１，２，３，…，Ｍであり、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数である。

【0127】

また、例えば、サブＤＡＣの間の相互作用を考慮しない場合に、即ち、ｉ≠ｍのときに、ｈ_ｍｉ＝０であり、この場合に、該デジタル損傷イコライザーは次のように表すことができる。

【0128】

【数58】

該デジタル損傷イコライザーの出力信号は以下のように表すことができる。

【0129】

【数59】

ここで、Ｈ_ｍはｍ番目のパスのデジタル損傷イコライザーであり、ｓ_ｍ［ｎ］はｍ番目のパスのデジタル損傷イコライザーの出力信号であり、ｈ_ｍｍはｍ番目のパスのデジタル損傷イコライザーに対応する有限インパルス応答フィルターであり、ｈ_ｍ ^ｂはｍ番目のパスのデジタル損傷イコライザーの、直流バイアス補償のための係数であり、ｘ_ｍ［ｎ］はデジタル損傷イコライザーの入力信号であり、ｍ＝１，２，３，…，Ｍであり、Ｍは時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数である。

【0130】

上述の実施例において、第一直列並列変換ユニット７０４の操作については図４のステップ４０１を参照でき、デジタル損傷イコライザー７０５の操作については図４のステップ４０２を参照でき、並列直列変換ユニット７０６の操作については図４のステップ４０３を参照でき、それらの内容はここに合併され、ここではその詳しい説明を省略する。

【0131】

幾つかの実施例において、図７に示すように、推定ユニット７０３は次のようなものを含む。

【0132】

推定器７０３１：現在の推定器係数に基づいて、デジタル損傷イコライザーの出力信号を処理し、時間インターリーブ型デジタルアナログ変換器の出力信号に対しての推定値を取得し；及び
第一計算ユニット７０３２：デジタル損傷イコライザーの入力信号、時間インターリーブ型デジタルアナログ変換器の出力信号に対しての推定値、及び現在の推定器係数に基づいて、デジタル損傷イコライザーの係数を計算する。

【0133】

幾つかの実施例において、推定器７０３１はＭ×Ｍ個の多入力多出力有限インパルス応答フィルター及び各パスのサブデジタルアナログ変換器の直流バイアスを表すための１つの係数ベクトルからなる。

【0134】

例えば、サブＤＡＣの間の相互作用を考慮した場合に、該推定器は以下のように表すことができる。

【0135】

【数60】

該推定器の出力信号は次のように表すことができる。

【0136】

【数61】

ここで、

【0137】

【数62】

はｍ番目のパスの推定器であり、

【0138】

【数63】

はｍ番目のパスの推定器の出力であり、

【0139】

【数64】

はｍ番目のパスの推定器に対応する有限インパルス応答フィルターであり、ｉ≠ｍのときに、

【0140】

【数65】

はｉ番目のサブデジタルアナログ変換器によるｍ番目のサブデジタルアナログ変換器へのクロストークを表すために用いられ、

【0141】

【数66】

は直流バイアスを表すための係数であり、

【0142】

【数67】

は、前記推定器の入力であり、ｉ＝１，２，３，…，Ｍであり、ｍ＝１，２，３，…，Ｍであり、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数である。

【0143】

また、例えば、サブＤＡＣの間の相互作用を考慮しない場合に、即ち、ｉ≠ｍのときに、

【0144】

【数68】

であり、この場合に、該推定器は以下のように表すことができる。

【0145】

【数69】

該推定器の出力信号は次のように表すことができる。

【0146】

【数70】

ここで、

【0147】

【数71】

はｍ番目のパスの推定器であり、

【0148】

【数72】

はｍ番目のパスの推定器の出力信号であり、

【0149】

【数73】

はｍ番目のパスの推定器に対応する有限インパルス応答フィルターであり、

【0150】

【数74】

はｍ番目のパスの推定器の、直流バイアスを表すための係数であり、ｓ_ｍ［ｎ］はｍ番目のパスの推定器の入力信号であり、ｍ＝１，２，３，…，Ｍであり、Ｍは時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数である。

【0151】

幾つかの実施例において、図７に示すように、該推定ユニット７０３はさらに次のようなものを含む。

【0152】

第二直列並列変換ユニット７０３３：事前処理後の測定信号に対して直列並列変換を行い、Ｍパスの並列デジタル信号を取得し、Ｍは時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数であり；及び
第二計算ユニット７０３４：前記Ｍパスの並列デジタル信号、デジタル損傷イコライザーの出力信号、及び時間インターリーブ型デジタルアナログ変換器の出力信号の推定値を用いて、推定器係数を計算する。

【0153】

上述の実施例において、推定器７０３１の操作については図５のステップ５０２を参照でき、第一計算ユニット７０３２の操作については図５のステップ５０４を参照でき、第二直列並列変換ユニット７０３３の操作については図５のステップ５０１を参照でき、第二計算ユニット７０３４の操作については図５のステップ５０３を参照でき、それらの容被はここに合併され、ここではその詳しい説明を省略する。

【0154】

なお、上述の図７は本発明の実施例を例示的に説明するためのものであるが、本発明はこれに限られない。例えば、各部品を適切に調整したり、幾つかの部品を増減したりすることができる。当業者は上述の図７の記載に限られず、上述の内容をもとに適切な変形を行うことができる。

【0155】

上述の各実施例は本発明の実施例を例示的に説明するためのものであるが、本発明はこれらに限定されず、上述の各実施例をもとに適切な変形を行うこともできる。例えば、上述の各実施例を単独で使用しても良く、上述の各実施例のうちの複数を組み合わせて使用しても良い。

【0156】

本発明の実施例における装置により、非理想測定信号に対して事前処理を行い、非理想測定とフィードバックチャネルにより導入される干渉を除去することで、前記干渉によるデジタル損傷イコライザーのパフォーマンスへの影響を避けることができる。また、各サブＤＡＣに対して独立して不整合誤差の補償を行うことで、補償方法全体の複雑度を低減することもできる。

【0157】

＜第三側面の実施例＞
本発明の実施例では、通信システムが提供される。

【0158】

図８は本発明の実施例における通信システムを示す図である。図８に示すように、該通信システム８００は、直列並列変換器８０１、デジタル損傷イコライザー８０２、並列直列変換器８０３、時間インターリーブ型デジタルアナログ変換器８０４、非理想測定とフィードバックチャネル８０５、ＦＩＲフィルター８０６、及びデジタル損傷イコライザー係数推定器８０７を含む。

【0159】

上述の実施例において、直列並列変換器８０１は第一直列並列変換ユニット７０４として図４のステップ４０１の機能を実現するために用いられ、デジタル損傷イコライザー８０２は図４のステップ４０２の機能を実現するために用いられ、並列直列変換器８０３は並列直列変換ユニット７０６として図４のステップ４０３の機能を実現するために用いられ、時間インターリーブ型デジタルアナログ変換器８０４は図４のステップ４０４の機能を実現するために用いられ、非理想測定とフィードバックチャネル８０５はサンプリングユニット７０１として図４のステップ４０５の機能を実現するために用いられ、ＦＩＲフィルター８０６は事前処理ユニット７０２として図４のステップ４０６の機能を実現するために用いられ、デジタル損傷イコライザー係数推定器８０７は推定ユニット７０３として図４のステップ４０７の機能を実現するために用いられる。なお、第一側面の実施例で既に該通信システム８００の各構成部分について詳細に説明されているため、その内容はここに合併され、ここではその詳しい説明を省略する。

【0160】

図９はデジタル損傷イコライザー係数推定器８０７の一例を示す図である。図９に示すように、該デジタル損傷イコライザー係数推定器８０７は直列並列変換器９０１、第一計算器９０２、第二計算器９０３及び第三計算器９０４を含む。

【0161】

上述の実施例において、直列並列変換器９０１は第二直列並列変換ユニット７０３３として図６のステップ６０１の機能を実現するために用いられ、第一計算器９０２は第二計算ユニット７０３４として図６のステップ６０３の機能を実現するために用いられ、第二計算器９０３は推定器７０３１として図６のステップ６０２の機能を実現するために用いられ、第三計算器９０４は第一計算ユニット７０３２としてステップ６０４の機能を実現するために用いられる。なお、第一側面の実施例において既に該デジタル損傷イコライザー係数推定器８０７の各構成部分について詳細に説明されているため、その内容はここに合併され、ここではその詳しい説明を省略する。

【0162】

なお、上述の図８及び図９は本発明に関連する通信システム及びデジタル損傷イコライザー係数推定器の構成及び機能を例示的に説明するためのものに過ぎず、該通信システム及びデジタル損傷イコライザー係数推定器はさらに他の構成部分を含んでも良く、これについては関連技術を参照でき、ここではその詳しい説明を省略する。

【0163】

本発明の実施例ではさらにコンピュータ可読プログラムが提供され、そのうち、時間インターリーブ型デジタルアナログ変換器の不整合誤差校正装置又はコンピュータ装置で前記プログラムを実行するときに、前記プログラムは前記時間インターリーブ型デジタルアナログ変換器の不整合誤差校正装置又はコンピュータ装置に、第一面の実施例に記載の方法を実行させる。

【0164】

本発明の実施例ではコンピュータ可読プログラムを記憶している記憶媒体がさらに提供され、そのうち、前記コンピュータ可読プログラムは時間インターリーブ型デジタルアナログ変換器の不整合誤差校正装置又はコンピュータ装置に、第一側面の実施例に記載の方法を実行させる。

【0165】

また、上述の装置及び方法は、ソフトウェア又はハードウェアにより実現されても良く、ハードウェアとソフトウェアとの組み合わせにより実現されても良い。本発明はさらに、下記のようなコンピュータ読み取り可能なプログラムに関し、即ち、該プログラムは、ロジック部品により実行されるときに、該ロジック部品に上述の装置又は構成部品を実現させ、又は、該ロジック部品に上述の各種の方法又はステップを実現させる。ロジック部品は例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、マイクロプロセッサ、コンピュータに用いる処理器などであっても良い。本発明はさらに、上述のプログラムを記憶した記憶媒体、例えば、ハードディスク、磁気ディスク、光ハードディスク、ＤＶＤ、フラッシュメモリなどにも関する。

【0166】

さらに、図面に記載の機能ブロックのうちの１つ又は複数の組み合わせ及び／又は機能ブロックの１つ又は複数の組み合わせは、本明細書に記載の機能を実行するための汎用処理器、デジタル信号処理器（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は他のプログラム可能な論理部品、ディスクリートゲート又はトランジスタ論理部品、ディスクリートハードウェアアセンブリ又は他の任意の適切な組み合わせとして実現されても良い。また、図面に記載の機能ブロックのうちの１つ又は複数の組み合わせ及び／又は機能ブロックの１つ又は複数の組み合わせはさらに、計算装置の組み合わせ、例えば、ＤＳＰ及びマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰと通信により接続される１つ又は複数のマイクロプロセッサ又は他の任意の構成の組み合わせとして構成されても良い。

【0167】

また、上述の実施例などに関し、さらに以下のような付記を開示する。

【0168】

（付記１）
時間インターリーブ型デジタルアナログ変換器の不整合誤差校正方法であって、
時間インターリーブ型デジタルアナログ変換器の出力信号に対してサンプリングを行い、測定信号を取得し；
前記測定信号に対して事前処理を行い、事前処理後の測定信号を取得し；及び
デジタル損傷イコライザーの入力信号、前記デジタル損傷イコライザーの出力信号、及び前記事前処理後の測定信号に基づいて、前記デジタル損傷イコライザーの係数を推定することを含む、方法。

【0169】

（付記２）
付記１に記載の方法であって、
前記測定信号は非理想測定とフィードバックチャネルにより導入される損傷及び干渉を含み、
前記非理想測定とフィードバックチャネルは前記時間インターリーブ型デジタルアナログ変換器に接続される物理接続デバイス及び受信装置を含む、方法。

【0170】

（付記３）
付記１に記載の方法であって、
前記測定信号に対しての事前処理は、
前記時間インターリーブ型デジタルアナログ変換器の入力信号を参考に、有限インパルス応答フィルターを用いて前記測定信号に対してフィルタリングを行い、前記事前処理後の測定信号を得ることを含む、方法。

【0171】

（付記４）
付記１に記載の方法であって、さらに、
送信待ち信号に対して直列並列変換を行い、Ｍパスの並列デジタル信号を前記デジタル損傷イコライザーの入力信号として取得し、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数であり；
前記デジタル損傷イコライザーの係数に基づいて、前記Ｍパスの並列デジタル信号に対して予等化処理を行い、等化後の信号を前記デジタル損傷イコライザーの出力信号として取得し；及び
前記デジタル損傷イコライザーの出力信号に対して並列直列変換を行い、直列デジタル信号を前記時間インターリーブ型デジタルアナログ変換器の入力信号として取得することを含む、方法。

【0172】

（付記５）
付記４に記載の方法であって、
各パスの並列デジタル信号に対して予等化処理を行うデジタル損傷イコライザーはタップ数がＮであるＭ個の有限インパルス応答フィルター及び直流バイアスを補償するための１つの係数からなり、
すべてのパスの並列デジタル信号に対して予等化処理を行うデジタル損傷イコライザーはＭ×Ｍ個の多入力多出力有限インパルス応答フィルター及び各パスサブデジタルアナログ変換器の直流バイアスを補償するための１つの係数ベクトルからなる、方法。

【0173】

（付記５．１）
付記５に記載の方法であって、
前記デジタル損傷イコライザーは、

【0174】

【数75】

と表し、
前記デジタル損傷イコライザーの出力信号は、

【0175】

【数76】

と表し、
ここで、Ｈ_ｍはｍ番目のパスのデジタル損傷イコライザーであり、ｓ_ｍ［ｎ］はｍ番目のパスのデジタル損傷イコライザーの出力信号であり、ｈ_ｍｉはｍ番目のパスのデジタル損傷イコライザーに対応する有限インパルス応答フィルターであり、ｉ≠ｍのときに、ｈ_ｍｉはｉ番目のサブデジタルアナログ変換器によるｍ番目のサブデジタルアナログ変換器へのクロストークを補償するために用いられ、ｈ_ｍ ^ｂは直流バイアスを補償するための係数であり、ｘ_ｉ［ｎ］は前記デジタル損傷イコライザーの入力信号であり、ｉ＝１，２，３，…，Ｍであり、ｍ＝１，２，３，…，Ｍであり、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数である、方法。

【0176】

（付記５．２）
付記５に記載の方法であって、
前記デジタル損傷イコライザーは、

【0177】

【数77】

と表し、
前記デジタル損傷イコライザーの出力信号は、

【0178】

【数78】

と表し、
ここで、Ｈ_ｍはｍ番目のパスのデジタル損傷イコライザーであり、ｓ_ｍ［ｎ］はｍ番目のパスのデジタル損傷イコライザーの出力信号であり、ｈ_ｍｍはｍ番目のパスのデジタル損傷イコライザーに対応する有限インパルス応答フィルターであり、ｈ_ｍ ^ｂは直流バイアスの補償用の係数であり、ｘ_ｍ［ｎ］は前記デジタル損傷イコライザーの入力信号であり、ｍ＝１，２，３，…，Ｍであり、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数である、方法。

【0179】

（付記６）
付記１に記載の方法であって、
前記デジタル損傷イコライザーの係数の推定は、
現在の推定器係数に基づいて、前記デジタル損傷イコライザーの出力信号を処理し、前記時間インターリーブ型デジタルアナログ変換器の出力信号に対しての推定値を取得し；及び
前記デジタル損傷イコライザーの入力信号、前記時間インターリーブ型デジタルアナログ変換器の出力信号の推定値、及び前記現在の推定器係数に基づいて、前記デジタル損傷イコライザーの係数を計算することを含む、方法。

【0180】

（付記７）
付記６に記載の方法であって、
前記デジタル損傷イコライザーの各パスの出力信号に対して処理を行う推定器はタップ数がＫであるＭ個の有限インパルス応答フィルター及び直流バイアスを表すための１つの係数からなり、
前記デジタル損傷イコライザーのすべてのパスの出力信号に対して処理を行う推定器はＭ×Ｍ個の多入力多出力有限インパルス応答フィルター及び各パスサブデジタルアナログ変換器の直流バイアスを補償するための１つの係数ベクトルからなる、方法。

【0181】

（付記７．１）
付記７に記載の方法であって、
前記推定器は、

【0182】

【数79】

と表し、
前記推定器の出力信号は、

【0183】

【数80】

と表し、
ここで、

【0184】

【数81】

はｍ番目のパスの推定器であり、

【0185】

【数82】

はｍ番目のパスの推定器の出力であり、

【0186】

【数83】

はｍ番目のパスの推定器に対応する有限インパルス応答フィルターであり、ｉ≠ｍのときに、

【0187】

【数84】

はｉ番目のサブデジタルアナログ変換器によるｍ番目のサブデジタルアナログ変換器へのクロストークを表すために用いられ、

【0188】

【数85】

は直流バイアスを表すための係数であり、ｓ_ｉ［ｎ］は前記推定器の入力であり、ｉ＝１，２，３，…，Ｍであり、ｍ＝１，２，３，…，Ｍであり、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数である、方法。

【0189】

（付記７．２）
付記７に記載の方法であって、
前記推定器は、

【0190】

【数86】

と表し、
前記推定器の出力信号は、

【0191】

【数87】

と表し、
ここで、

【0192】

【数88】

はｍ番目のパスの推定器であり、

【0193】

【数89】

はｍ番目のパスの推定器の出力であり、

【0194】

【数90】

はｍ番目のパスの推定器に対応する有限インパルス応答フィルターであり、

【0195】

【数91】

は直流バイアスを表すための係数であり、ｓ_ｍ［ｎ］は前記推定器の入力であり、ｍ＝１，２，３，…，Ｍであり、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数である、方法。

【0196】

（付記８）
付記６に記載の方法であって、
前記デジタル損傷イコライザーの係数の推定は、さらに、
前記事前処理後の測定信号に対して直列並列変換を行い、Ｍパスの並列デジタル信号を取得し、Ｍは前記時間インターリーブ型デジタルアナログ変換器に含まれるサブデジタルアナログ変換器の数であり；及び
前記Ｍパスの並列デジタル信号、前記デジタル損傷イコライザーの出力信号、及び前記時間インターリーブ型デジタルアナログ変換器の推定を用いて、前記推定器係数を計算することを含む、方法。

【0197】

以上、本発明の好ましい実施例を説明したが、本発明はこのような実施例に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の技術的範囲に属する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】