特開 2024-78443 ＤＣコンバーターのスイッチング回路のための適応無駄時間制御

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024078443

(43)【公開日】2024-06-10

(54)【発明の名称】ＤＣコンバーターのスイッチング回路のための適応無駄時間制御

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240603BHJP

【ＦＩ】

H02M3/155 H

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023200368

(22)【出願日】2023-11-28

(31)【優先権主張番号】63/385,332

(32)【優先日】2022-11-29

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】18/380,774

(32)【優先日】2023-10-17

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】517216431

【氏名又は名称】コルボ ユーエス インコーポレイテッド

(74)【代理人】

【識別番号】100145403

【弁理士】

【氏名又は名称】山尾 憲人

(74)【代理人】

【識別番号】100189555

【弁理士】

【氏名又は名称】徳山 英浩

(74)【代理人】

【識別番号】100100479

【弁理士】

【氏名又は名称】竹内 三喜夫

(72)【発明者】

【氏名】ノガワ，マサシ

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AS01

5H730AS04

5H730AS05

5H730BB13

5H730BB14

5H730BB57

5H730DD04

5H730DD15

5H730FD01

5H730FG05

(57)【要約】      （修正有）

【課題】スイッチコンバーターを提供する。
【解決手段】スイッチコンバーター１００において、一次スイッチ１１４及び二次スイッチ１１６を有するスイッチング回路１０１は、ハイパスフィルタ１０８Ａ、１０８Ｂと、スイッチ制御回路１１２Ａ、１１２Ｂと、トリガ回路１１０Ａ、１１０Ｂと、を備えるドライバ回路１０２と、を含む。出力フィルタ１０４は、スイッチング回路に接続される。スイッチ制御回路は、出力フィルタがＤＣ電圧及び有効化信号を発生させるように、一次スイッチ及び二次スイッチの動作を制御する。ハイパスフィルタは、フィードバック信号を受信し、一次スイッチ及び二次スイッチの両方が同時に開いている無駄時間中に発生させられるフィードバック信号により、スイッチング回路のスイッチング事象を検出する。
【選択図】図１Ａ

【特許請求の範囲】

【請求項1】

スイッチモードパワーコンバーターであって、
ハーフブリッジ構成で接続された一次スイッチおよび二次スイッチを含むスイッチング回路と、
前記一次スイッチと前記二次スイッチとの間のノードで前記スイッチング回路に接続された出力フィルタと、
前記一次スイッチの開閉を制御するように構成された一次スイッチ制御回路と、
前記二次スイッチの開閉を制御するように構成された二次スイッチ制御回路と、
前記出力フィルタが、直流（ＤＣ）電圧を前記スイッチング回路から発生させるように、有効化信号を前記一次スイッチ制御回路に出力するように構成された変換制御回路と、
フィードバック信号を発生させるために、前記スイッチング回路または前記出力フィルタに結合されたハイパスフィルタであって、スイッチ遷移事象は、前記一次スイッチの開状態に応答して、前記フィードバック信号内に提供される、ハイパスフィルタと、
前記フィードバック信号を前記ハイパスフィルタから受信するように構成され、前記スイッチ遷移事象に応答して、トリガ信号を第一の信号状態から第二の信号状態に切り替えるように構成されるトリガ回路であって、前記二次スイッチ制御回路は、前記トリガ信号が、前記第一の信号状態から前記第二の信号状態に切り替わることに応答して、前記二次スイッチを閉じるように構成される、トリガ回路と、
前記変換制御回路を前記一次スイッチ制御回路と前記二次スイッチ制御回路から絶縁するが、前記ハイパスフィルタを前記トリガ回路から絶縁しない、一つ以上のアイソレータと、を備える、スイッチモードパワーコンバーター。

【請求項2】

前記一次スイッチは、ハイサイドスイッチであり、前記二次スイッチは、ローサイドスイッチである、請求項１に記載のスイッチモードパワーコンバーター。

【請求項3】

前記一次スイッチは、ローサイドスイッチであり、前記二次スイッチは、ハイサイドスイッチである、請求項１に記載のスイッチモードパワーコンバーター。

【請求項4】

前記トリガ回路は、コンパレータを備える、請求項１に記載のスイッチモードパワーコンバーター。

【請求項5】

前記コンパレータの反転端子は、前記フィードバック信号を受信するように構成され、
前記コンパレータの非反転端子は、ＤＣ電圧レベルを有するＤＣ基準電圧を受信し、
前記コンパレータは、第一の極性を有する前記フィードバック信号に応答して、コンパレータ出力を高電圧状態で発生させる、請求項４に記載のスイッチモードパワーコンバーター。

【請求項6】

前記トリガ回路は、ＳＲラッチをさらに備え、
前記ＳＲラッチの第一の入力端子は、前記コンパレータの前記コンパレータ出力を受信し、
前記ＳＲラッチの第二の入力端子は、パルス幅変調（ＰＷＭ）信号を示すイネーブル信号を受信する、請求項５に記載のスイッチモードパワーコンバーター。

【請求項7】

前記トリガ回路は、ＡＮＤゲートをさらに備え、
前記ＡＮＤゲートの第一の入力端子は、前記ＳＲラッチの出力を受信し、
前記ＡＮＤゲートの第二の入力端子は、前記イネーブル信号を受信し、
前記ＡＮＤゲートは、前記トリガ信号を発生させるように構成される、請求項６に記載のスイッチモードパワーコンバーター。

【請求項8】

前記トリガ回路は、前記トリガ信号が起動状態であることに応答して前記二次スイッチを閉じるように構成される、前記トリガ信号を提供するように構成される、請求項１に記載のスイッチモードパワーコンバーター。

【請求項9】

前記一つ以上のアイソレータは、変圧器を備える、請求項１に記載のスイッチモードパワーコンバーター。

【請求項10】

前記スイッチモードパワーコンバーターは、ブースト構成である、請求項１に記載のスイッチモードパワーコンバーター。

【請求項11】

前記スイッチモードパワーコンバーターは、バック構成である、請求項１に記載のスイッチモードパワーコンバーター。

【請求項12】

スイッチングコンバーターであって、
第一の直流（ＤＣ）電圧を受けるように構成され、ハーフブリッジ構成で接続された一次スイッチおよび二次スイッチを含む、スイッチング回路と、
前記スイッチング回路に接続された第一の出力フィルタであって、前記スイッチング回路は、前記第一の出力フィルタが第二のＤＣ電圧を前記第一のＤＣ電圧から発生させるように、前記一次スイッチおよび前記二次スイッチを開閉するように構成される、第一の出力フィルタと、
フィードバック信号を発生させるために、前記スイッチング回路または前記第一の出力フィルタに結合されたハイパスフィルタであって、スイッチ遷移事象は、前記一次スイッチの開状態に応答して、前記フィードバック信号内に提供される、ハイパスフィルタと、
前記フィードバック信号を前記ハイパスフィルタから受信するように構成され、スイッチ遷移事象に応答して、トリガ信号を第一の信号状態から第二の信号状態に切り替えるように構成されたトリガ回路であって、前記スイッチング回路は、前記トリガ信号が前記第一の信号状態から前記第二の信号状態に切り替わることに応答して、前記二次スイッチを閉じるように構成される、トリガ回路と、を備え、
前記トリガ回路と前記スイッチング回路との間にアイソレータが提供されない、スイッチングコンバーター。

【請求項13】

前記スイッチング回路が、
ハイサイドスイッチである前記一次スイッチと、
ローサイドスイッチである前記二次スイッチと、を備える、請求項１２に記載のスイッチングコンバーター。

【請求項14】

前記スイッチング回路が、
ローサイドスイッチである前記一次スイッチと、
ハイサイドスイッチである前記二次スイッチと、を備える、請求項１２に記載のスイッチングコンバーター。

【請求項15】

前記トリガ回路は、コンパレータを備える、請求項１２に記載のスイッチングコンバーター。

【請求項16】

前記コンパレータの反転端子は、前記フィードバック信号を受信するように構成され、
前記コンパレータの非反転端子は、ＤＣ電圧レベルを有するＤＣ基準電圧を受信し、
前記コンパレータは、第一の極性を有する前記フィードバック信号に応答して、コンパレータ出力を高電圧状態で発生させる、請求項１５に記載のスイッチングコンバーター。

【請求項17】

前記トリガ回路は、ＳＲラッチをさらに備え、
前記ＳＲラッチの第一の入力端子は、前記コンパレータの前記コンパレータ出力を受信し、
前記ＳＲラッチの第二の入力端子は、パルス幅変調（ＰＷＭ）信号を示すイネーブル信号を受信する、請求項１６に記載のスイッチングコンバーター。

【請求項18】

前記トリガ回路は、ＡＮＤゲートをさらに備え、
前記ＡＮＤゲートの第一の入力端子は、前記ＳＲラッチの出力を受信し、
前記ＡＮＤゲートの第二の入力端子は、前記イネーブル信号を受信し、
前記ＡＮＤゲートは、前記トリガ信号を発生させるように構成される、請求項１７に記載のスイッチングコンバーター。

【請求項19】

第一のモードでは、前記スイッチングコンバーターは、ブースト構成で動作し、第二のモードでは、前記スイッチングコンバーターは、バック構成で動作する、請求項１２に記載のスイッチングコンバーター。

【請求項20】

スイッチコンバーターを操作する方法であって、
出力フィルタおよびスイッチング回路を使用して、直流（ＤＣ）電圧を発生させることであって、前記スイッチング回路が、一次スイッチおよび二次スイッチを備える、発生させること、
有効化信号が有効化状態であることに応答して、前記一次スイッチを開けること、
フィードバック信号を、前記スイッチング回路または前記出力フィルタから受信すること、
前記二次スイッチが開状態のままである間に、前記一次スイッチが開状態であることに応答して、前記フィードバック信号内のスイッチング遷移事象を検出すること、および
前記スイッチング遷移事象および前記有効化信号が前記有効化状態であることに応答して、前記二次スイッチを閉じること、を含む、方法。

【発明の詳細な説明】

【背景技術】

【0001】

関連出願
本出願は、２０２２年１１月２９日出願の仮特許出願第６３／３８５，３３２号の利益を主張するものであり、その開示は、参照により、その全体が本明細書に組み込まれる。

【0002】

スイッチコンバーターは、第一の電圧レベルのＤＣ入力電圧を、第二の電圧レベルのＤＣ出力電圧に効率的に変換するために使用される。スイッチコンバーターは、一次スイッチおよび二次スイッチを開閉し、スイッチコンバーターの出力を、出力フィルタ（通常はＬＣフィルタ）でフィルタリングすることによって、この変換作業を行う。スイッチコンバーターが短絡を引き起こすのを防止するために、一次スイッチおよび二次スイッチを同時に閉じてはならない。したがって、任意のスイッチサイクルの間、一次スイッチおよび二次スイッチを両方とも開状態にした後に、一次スイッチを閉じ、二次スイッチは開いて、または一次スイッチは開いて、二次スイッチを閉じる。しかしながら、一次スイッチおよび二次スイッチの両方が開状態の場合、二次スイッチは、（二次スイッチの本体ダイオードを使用して）ダイオードモードを操作する。高電力レベルでは、二次スイッチの本体ダイオードを通って流れる電流は、電力を消費し、したがって、非効率性を生み出す。

【発明の概要】

【0003】

スイッチコンバーターの実施形態を開示する。一部の実施形態では、スイッチコンバーターは、スイッチング回路と、出力フィルタと、ハイパスフィルタと、スイッチ制御回路と、トリガ回路と、を含む。スイッチング回路は、ハーフブリッジ構成で接続された一次スイッチおよび二次スイッチを含む。出力フィルタは、スイッチング回路に接続される。スイッチ制御回路は、出力フィルタが、一次スイッチが開状態であることに応答して、直流（ＤＣ）電圧を発生させ、有効化信号を有効化状態で発生させるように、一次スイッチおよび二次スイッチの開閉を制御するように構成される。ハイパスフィルタは、フィードバック信号を受信するように構成され、ハイパスフィルタは、二次スイッチが開状態のままである間に、一次スイッチが開状態であることに応答して、発生させられるフィードバック信号のスイッチング遷移エッジをフィルタリングして取り除くように構成される。トリガ回路は、遷移エッジおよび有効化状態である有効化信号に応答して、トリガ信号を起動状態で発生させるように構成される。スイッチング回路は、トリガ信号が起動状態であることに応答して、二次スイッチを閉じるように構成される。

【0004】

別の態様では、前述の態様のいずれかを、個別にまたは一緒に、および／または本明細書に記載される様々な別個の態様および特徴を、さらなる利点のために組み合わせてもよい。本明細書に開示する様々な特徴および要素のいずれも、本明細書にこれと反対の指示がない限り、一つ以上の他の開示された特徴および要素と組み合わせることができる。

【0005】

当業者であれば、添付図面に関連して好ましい実施形態の以下の詳細な説明を読んだ後に、本開示の範囲を理解し、その追加的な態様を認識するであろう。

【図面の簡単な説明】

【0006】

本明細書に組み込まれ、本明細書の一部を形成する添付図面は、本開示のいくつかの態様を示し、明細書と共に、本開示の原理を説明する役割を果たす。

【0007】

【図1A】図１Ａは、一部の実施形態に係る、スイッチコンバーターのブロック図である。

【0008】

【図1B】図１Ｂおよび図１Ｃは、一部の実施形態に係る、ブースト構成の図１Ａのドライバ回路、スイッチ、およびスイッチの簡略化されたブロック図である。

【図1C】同上。

【0009】

【図1D】図１Ｄは、一部の実施形態に係る、図１Ｂのトリガ回路のための信号図である。

【0010】

【図1E】図１Ｅは、一部の実施形態に係る、図１Ｃのトリガ回路のための信号図である。

【0011】

【図2】図２は、一部の実施形態に係る、ハイパスフィルタおよびトリガ回路の動作を示す電圧波形を示す。

【0012】

【図3】図３は、一部の実施形態に係る、スイッチコンバーターを操作する方法を示す流れ図である。

【発明を実施するための形態】

【0013】

以下に記載される実施形態は、当業者が実施形態を実践することを可能にするために必要な情報を表し、実施形態を実践する最適なモードを例示する。添付図面を鑑みて以下の説明を読んだ後、当業者は、本開示の概念を理解し、本明細書に特に記載されていないこれらの概念の用途を認識するであろう。これらの概念および用途が、本開示の範囲および付随する特許請求の範囲に含まれることは、理解されるべきである。

【0014】

本明細書では、第一の～、第二の～等の用語を使用して様々な要素を説明し得るが、これらの要素が、これらの用語によって限定されるべきではないことは理解されよう。これらの用語は、一つの要素を別の要素と区別するためにのみ使用される。例えば、本開示の範囲から逸脱することなく、第一の要素を第二の要素と称し得、同様に、第二の要素を第一の要素と称し得る。本明細書で使用する用語「および／または」は、関連する列挙された項目のうちの一つ以上のあらゆるすべての組み合わせを含む。

【0015】

層、領域、または基板などの要素が、別の要素の「上に」ある、または「上へ」延在すると言及される場合、別の要素の直接上にある、または直接上へ延在する、または介在する要素も存在し得ることが理解されよう。対照的に、ある要素が別の要素の「直接上に」ある、または「直接上へ」延在すると言及される場合、介在要素は存在しない。同様に、層、領域、または基板などの要素が、別の要素の「上に」ある、または「上に」延在すると言及される場合、別の要素の直接上にある、または直接上に延在する、または介在要素も存在し得ることは理解されよう。対照的に、ある要素が別の要素の「直接上に」ある、または「直接上に」延在すると言及される場合、介在要素は存在しない。また、ある要素が別の要素に「接続」または「結合」していると称される場合、他の要素に直接接続もしくは結合する、または介在要素が存在することも理解されよう。対照的に、ある要素が別の要素に「直接接続している」または「直接結合している」と称される場合、介在要素は存在しない。

【0016】

「～より下」もしくは「～より上」、または「上の」もしくは「下の」、または「水平の」もしくは「垂直の」などの相対的用語は、本明細書では、例示するように、一つの要素、層、または領域と、別の要素、層、または領域との関係を説明するために使用されることができる。これらの用語および上述した語句は、図に描写された配向に加えて、装置の異なる配向を包含することが意図されていることは理解される。

【0017】

本明細書で使用する用語は、特定の実施形態を記述する目的のみに使用され、本開示を限定することを意図するものではない。本明細書で使用する単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈によって別途明確に示されない限り、複数形も含むことが意図される。用語「ｃｏｍｐｒｉｓｅｓ（備える）」、「ｃｏｍｐｒｉｓｉｎｇ（備える）」、「ｉｎｃｌｕｄｅｓ（含む）」、および／または「ｉｎｃｌｕｄｉｎｇ（含む）」は、本明細書で使用する場合、記載された特徴、整数、ステップ、動作、要素、および／または構成要素の存在を特定するが、一つ以上の他の特徴、整数、ステップ、動作、要素、および／またはそのグループの存在または追加を妨げないことは、さらに理解されるであろう。

【0018】

別途定義されない限り、本明細書で使用するすべての用語（技術用語および学術用語を含む）は、本開示が属する技術分野の当業者によって一般的に理解されるものと同一の意味を有する。本明細書で使用する用語が、本明細書および関連技術の文脈において、その意味と一致する意味を有するものとして解釈されるべきであり、本明細書に明示的に定義されない限り、理想化されたまたは過度に形式的な意味で解釈されないことは、さらに理解されるであろう。

【0019】

本明細書では、本開示の実施形態の概略図を参照して、実施形態を説明する。このため、層および要素の実際の寸法は異なり得、例えば、製造技術および／または公差の結果として、図の形状とは異なることが予想される。例えば、正方形または長方形として例示または説明されている領域は、丸いまたは湾曲した特徴を有し得、直線として示されている領域には、多少の凹凸がある可能性がある。したがって、図示する領域は概略的なものであり、その形状はデバイスの領域の正確な形状を例示することを意図したものでもなく、本開示の範囲を限定することを意図したものでもない。さらに、構造または領域の大きさは、説明の目的で他の構造または領域と比較して誇張される場合があり、したがって、本主題の一般的な構造を説明するために提供され、縮尺通りに描かれる場合とそうでない場合がある。図面間の共通の要素は、本明細書では共通の要素番号で示され、後で再度説明することはない。

【0020】

スイッチコンバーターの実施形態を開示する。スイッチコンバーターは、スイッチング回路に結合された出力フィルタと、スイッチング回路内の一次スイッチおよび二次スイッチを開閉するためのスイッチ制御回路と、を含む。短絡を防止するために、一次スイッチおよび二次スイッチは、スイッチングサイクル中に常に両方とも開かれる。スイッチ制御回路は、一次スイッチが一旦開かれると、イネーブル信号を有効化状態で発生させ、これは、二次スイッチがその時点で閉じられる準備ができていることを示す。ハイパスフィルタは、一次スイッチが、二次スイッチが開状態のままである間に、開状態になることに応答して、発生させられるフィードバック信号のスイッチング遷移をフィルタリングする。トリガ回路は、スイッチング遷移および有効化状態である有効化信号に応答して、トリガ信号を起動状態で発生させるように構成される。スイッチング回路は、トリガ信号が起動状態であることに応答して、二次スイッチを閉じるように構成される。高電圧および高電力システムでは、一次スイッチ、二次スイッチ、およびスイッチング制御回路にわたり、信号への大きな伝搬遅延がある。本発明は、二次スイッチが、他のブロック（一次スイッチおよびスイッチ制御回路）と通信することなく、その電源オンタイミングを検出することを提案する。これにより、スイッチ制御回路がスイッチを閉じるのを待機する必要がなく、二次スイッチを閉じることができる。結果として、二次スイッチは、より早く閉じられ、したがって、二次スイッチの本体ダイオードを通る電流によって浪費される電力が低減される。

【0021】

図１Ａは、一部の実施形態に係る、スイッチコンバーター１００のブロック図である。

【0022】

スイッチコンバーター１００は、ＤＣ電圧ＤＣＩＮを受信し、ＤＣ電圧ＤＣＯＵＴを発生させるように構成される。ＤＣ電圧ＤＣＩＮのＤＣ電圧レベルは、一部の実施形態に係る、ＤＣ電圧ＤＣＯＵＴのＤＣ電圧レベルとは異なる。ＤＣ電圧ＤＣＯＵＴのＤＣ電圧レベルは、スイッチコンバーター１００を動作させる構成および方法に依存する。

【0023】

スイッチコンバーター１００は、スイッチ回路１０１と、出力フィルタ１０４と、変換制御回路１０６と、を含む。スイッチング回路１０１は、ドライバ回路１０２と、スイッチ１１４と、スイッチ１１６と、を含む。ドライバ回路１０２は、スイッチ１１４およびスイッチ１１６が、開状態（非導電状態）および閉状態（導電状態）になるように、スイッチ１１４およびスイッチ１１６を動作させるように構成される。変換制御回路１０６は、出力フィルタ１０４がＤＣ電圧ＤＣＯＵＴを発生させるように、スイッチ１１４、１１６の開閉を制御するように構成される。ドライバ回路１０２は、スイッチ１１４を開閉する制御電圧を発生させるように構成されるハイサイドドライバ回路１０２Ａを含む。ドライバ回路１０２はまた、スイッチ１１６を開閉する制御電圧を発生させるように構成されるローサイドドライバ回路１０２Ｂを含む。スイッチ１１４は、ハイサイドスイッチと称される。スイッチ１１６は、ローサイドスイッチと称される。一部の実施形態では、スイッチ１１６は、接地される。

【0024】

図１Ａでは、スイッチング回路１０２は、バック構成で動作するように構成される。このため、ＤＣ入力電圧ＤＣＩＮは、スイッチ１１４の電源入力（例えば、スイッチ１１４がＮ型ＦＥＴである場合のドレイン）に接続されるノードＤＣ１で受信されるように構成される。さらに、ＤＣ出力電圧ＤＣＯＵＴは、出力フィルタ１０４に接続された（例えば、パワーインダクタに接続された）ノードＤＣ２で出力されるように構成される。他の実施形態では、スイッチング回路１０２は、ブースト構成である。ブースト構成では、ＤＣ入力電圧ＤＣＩＮは、ＤＣ２で受信され（出力フィルタ１０４のパワーインダクタに接続され）、ノードＤＣ１から出力される（ブースト構成では、ノードＤＣ１は、出力フィルタ１０４の分路コンデンサに接続される）。

【0025】

ドライバ回路１０２は、ハイサイドスイッチ１１４の開閉を操作するように構成されるハイサイドゲートドライバ回路１０２Ａを含む。ハイサイドゲートドライバ回路１０２Ａは、ハイパスフィルタ１０８Ａと、トリガ回路１１０Ａと、ハイサイドスイッチ制御回路１１２Ａと、を含む。変換制御回路１０６は、パルス幅変調（ＰＷＭ）信号ＰＷＭをハイサイドゲートドライバ回路１０２Ａに提供するように構成される。アイソレータＩＳＯ１は、変換制御回路１０６とハイサイドゲートドライバ回路１０２Ａを絶縁するために提供される。一部の実施形態では、アイソレータＩＳＯ１は、変圧器である。ＰＷＭ信号ＰＷＭがアイソレータＩＳＯ１を一旦通過すると、ＰＷＭ信号ＰＷＭは、イネーブル信号ＥＮＡになる。イネーブル信号ＥＮＡは、ＰＷＭ信号ＰＷＭに対して遅延し、アイソレータＩＳＯ１によって、異なる電圧および電流レベルを有する。

【0026】

ドライバ回路１０２は、ローサイドスイッチ１１６の開閉を操作するように構成されるローサイドゲートドライバ回路１０２Ｂを含む。ローサイドゲートドライバ回路１０２Ｂは、ハイパスフィルタ１０８Ｂと、トリガ回路１１０Ｂと、ハイサイドスイッチ制御回路１１２Ｂと、を含む。変換制御回路１０６は、ＰＷＭ信号ＰＷＭをローサイドゲートドライバ回路１０２Ｂに提供するように構成される。アイソレータＩＳＯ２は、変換制御回路１０６とローサイドゲートドライバ回路１０２Ｂを絶縁するために提供される。一部の実施形態では、アイソレータＩＳＯ２は、変圧器である。ＰＷＭ信号ＰＷＭがアイソレータＩＳＯ２を一旦通過すると、ＰＷＭ信号ＰＷＭは、イネーブル信号ＥＮＢになる。イネーブル信号ＥＮＢは、ＰＷＭ信号ＰＷＭに対して遅延し、アイソレータＩＳＯ２によって、異なる電圧および電流レベルを有する。

【0027】

一部の実施形態では、変換制御回路１０６は、マイクロコントローラユニット（ＭＣＵ）によって提供される。一部の実施形態では、スイッチ１１４は、電界効果トランジスタ（ＦＥＴ）である。一部の実施形態では、スイッチ１１４は、Ｎチャネル型ＦＥＴ（ＮＦＥＴ）である。一部の実施形態では、スイッチは、炭化ケイ素（ＳｉＣ）型の基板またはヒ化ガリウム（ＧａＮ）基板を有するＮＦＥＴである。一部の実施形態では、スイッチ１１４は、接合ゲートＦＥＴ（ＪＦＥＴ）である。ＳｉＣおよびＧａＮは、ＤＣ電圧ＤＣＩＮおよびＤＣ電圧ＤＣＯＵＴが１００ボルト以上のＤＣ電圧レベルを有する用途などの高電圧用途で利用される。

【0028】

一部の実施形態では、スイッチ１１６は、ＦＥＴである。一部の実施形態では、スイッチ１１６は、ＮＦＥＴである。一部の実施形態では、スイッチは、ＳｉＣ型の基板またはＧａＮ基板を有するＮＦＥＴである。一部の実施形態では、スイッチ１１６は、ＪＦＥＴである。ＳｉＣおよびＧａＮは、ＤＣ電圧ＤＣＩＮおよびＤＣ電圧ＤＣＯＵＴが１００ボルト以上のＤＣ電圧レベルを有する用途などの高電圧用途で利用される。

【0029】

変換制御回路１０６は、ドライバ回路１０２に、スイッチ１１４およびスイッチ１１６を開閉させるように構成されるＰＷＭ信号ＰＷＭを発生させるように構成される。スイッチ１１４およびスイッチ１１６を開閉することによって、スイッチングノード電圧信号１１８は、ＤＣ電圧ＤＣＩＮから発生させられ、これは、出力フィルタ１０４に入力される。出力フィルタ１０４は、スイッチングノード１１８をフィルタリングして、ＤＣ電圧ＤＣＯＵＴを発生させる。スイッチングノード１１８の負荷サイクルは、ＤＣ電圧ＤＣＯＵＴのＤＣ電圧レベルを決定する。本実施形態では、ＰＷＭ信号ＰＷＭの負のエッジは、ハイサイドゲートドライバ回路１０２Ａにスイッチ１１４を閉じさせ、ローサイドゲートドライバ回路１０２Ｂにスイッチ１１６を開けさせる。代替的な実施形態では、ＰＷＭ信号ＰＷＭの正のエッジは、ハイサイドゲートドライバ回路１０２Ａにスイッチ１１４を開けさせ、ローサイドゲートドライバ回路１０２Ｂにスイッチ１１６を閉じさせる。本実施形態では、ＰＷＭ信号ＰＷＭの正のエッジは、ハイサイドゲートドライバ回路１０２Ａにスイッチ１１４を開けさせ、ローサイドゲートドライバ回路１０２Ｂにスイッチ１１６を閉じさせる。代替的な実施形態では、ＰＷＭ信号ＰＷＭの負のエッジは、ハイサイドゲートドライバ回路１０２Ａにスイッチ１１４を閉じさせ、ローサイドゲートドライバ回路１０２Ｂにスイッチ１１６を開けさせる。

【0030】

変換制御回路１０６は、ＤＣ電圧ノードＤＣ１およびＤＣ２を変換するために、様々なスイッチング状態を通してスイッチング回路１０１を循環させる。ブースト構成では、ＤＣ２は入力（ＤＣＩＮと称する）であり、ＤＣ１は出力（ＤＣＯＵＴと称する）である。バック構成では、ＤＣ１は入力（ＤＣＩＮ）であり、ＤＣ２は出力（ＤＣＯＵＴ）である。特に、第一のスイッチング状態では、一次スイッチは閉じられ、二次スイッチは開かれる。第二のスイッチング状態では、一次スイッチは開かれ、二次スイッチは閉じられる。スイッチング回路１０１が完全に同期されるとすれば、その後、第一のスイッチング状態および第二のスイッチング状態はすべて、ＤＣ電圧ＤＣＩＮをＤＣ電圧ＤＣＯＵＴに変換するために、必要なものとなり得る。しかしながら、完全な同期が通常、達成可能ではないため、第三のスイッチング状態は、常に、第一のスイッチング状態から第二のスイッチング状態への切り替えの間、または第二のスイッチング状態と第一のスイッチング状態との間に追加される。より具体的には、一次スイッチおよび二次スイッチが同時に導電し短絡を引き起こすのを回避するために、一次スイッチおよび二次スイッチの両方を同時に開状態にすることは、回避されるべきである。第三のスイッチング状態では、一次スイッチおよび二次スイッチの両方は、開かれる。これにより、第三のスイッチング状態が常に、第一のスイッチング状態と第二のスイッチング状態との間に提供されるため、一次スイッチおよび二次スイッチの両方が、第一のスイッチング状態と第二のスイッチング状態との間で切り替わる場合、決して閉状態にならないことが確実になる。

【0031】

一部の実施形態では、スイッチ１１４、スイッチ１１６、および出力フィルタ１０４は、ブーストコンバーター（すなわち、ステップアップＤＣからＤＣコンバーター）として構成される。ブーストコンバーター構成では、一次スイッチがスイッチ１１６である一方、スイッチ１１４は、二次スイッチである。ブースト構成では、スイッチ１１６は、出力フィルタ１０４内のパワーインダクタに対して分路接続される。スイッチ１１６およびスイッチ１１４の両方が第三のスイッチング状態の間に開状態である場合、スイッチ１１４は、スイッチ１１４内の本体ダイオードにより電流が流れ続けることが可能になる点で、ダイオードとして動作する。しかしながら、スイッチ１１４にわたる大きな電圧降下に起因して、スイッチ１１４が高電圧動作においてダイオードとして長い間動作することは望ましくない。したがって、電力の無駄な消費を回避するために、スイッチ１１４を可能な限り早くオンにすることが望ましい。

【0032】

一部の実施形態では、スイッチ１１４、スイッチ１１６、および出力フィルタ１０４は、バックコンバーター（すなわち、ステップダウンＤＣからＤＣコンバーター）として構成される。バックコンバーター構成では、一次スイッチが、スイッチ１１４である一方、スイッチ１１６は、二次スイッチである。バック構成では、スイッチ１１４は、入力電圧ＤＣ１（すなわち、ＤＣＩＮ）に対して直列に接続される。スイッチ１１６およびスイッチ１１４の両方が開状態である場合、スイッチ１１６は、スイッチ１１６内の本体ダイオードにより、電流が出力フィルタ１０４内のパワーインダクタから流れ続けることが可能になる点で、ダイオードとして動作する。しかしながら、スイッチ１１６にわたる大きな電圧降下に起因して、スイッチ１１６が高電圧動作においてダイオードとして長い間動作することは望ましくない。したがって、電力の無駄な消費を回避するために、スイッチ１１６をできるだけ早くオンにして、第三のスイッチング状態を終了することが望ましい。一部の実施形態では、スイッチング回路１０１が、ブースト構成とバック構成との間で動作するように切り替え可能であることに留意されたい。

【0033】

ブースト構成では、スイッチ１１６が一次スイッチである一方、スイッチ１１４は、二次スイッチである。モード信号ＭＯＤＥは、ブースト構成を示す第一の信号状態、バック構成を示す第二の信号状態を有する。ブースト構成では、モード信号ＭＯＤＥは、トリガ回路１１０Ａをオンにし、トリガ回路１１０Ｂをオフにする。有効化信号ＥＮＡは、ＰＷＭ信号ＰＷＭとして提供され、アイソレータＩＳＯ１によって決定される位相によって遅延される。

【0034】

ブースト構成の電力の無駄な消費を回避するために、ハイパスフィルタ１０８Ａおよびトリガ回路１１０Ａは、変換制御回路１０６がＰＷＭ信号ＰＷＭでスイッチ１１４をオンにするであろうよりも早くスイッチ１１４（すなわち、ブースト構成の二次スイッチ）をオンにするように動作する。これは、変換制御回路１０６および出力フィルタ１０４が、典型的には、任意のフィードバック信号を変換制御回路１０６に減速させる、アイソレータＩＳＯ１（例えば、変圧器）によって接続されるためである。

【0035】

フィードバック信号ＦＢＡは、出力フィルタ１０４に結合されたノードから、ドライバ回路１０２から、またはスイッチ１１４、１１６に接続されたノードから受信される。フィードバック信号ＦＢＡは、出力フィルタ１０４内のパワーインダクタの出力として受信される。このため、フィードバック信号ＦＢＡは、両方のスイッチ１１４、１１６が開状態であることに応答して、信号（負または正の遷移エッジのいずれか）を有する。フィードバック信号ＦＢＡは、スイッチングノード信号１１８またはスイッチングノード信号１１８の導関数を示す。したがって、フィードバック信号ＦＢＡは、どのスイッチ１１４、１１６がドライバ回路１０２によって開かれるか、およびどのスイッチ１１４、１１６がドライバ回路１０２によって閉じられるかを示す。より具体的には、スイッチ１１４が開状態であることに応答して、フィードバック信号ＦＢＡは、スイッチング遷移事象を有する。ハイパスフィルタ１０８Ａは、スイッチング遷移事象がトリガ回路１１０Ａによって検出されるように、フィードバック信号ＦＢＡを発生させるように構成される。アイソレータＩＳＯ１は、変換制御回路１０６をハイサイドスイッチ制御回路１１２Ａとローサイドスイッチ制御回路１１２Ｂから絶縁するが、ハイパスフィルタ１０８Ａをトリガ回路１１０Ａから絶縁しない。

【0036】

トリガ回路１１０Ａは、フィードバック信号ＦＢＡにおいて遷移性のスイッチング事象に応答して、トリガ信号ＡＳＡを起動状態で発生させるように構成される。スイッチング遷移は、スイッチングノード信号１１８のエッジによって引き起こされる。本実施形態では、トリガ回路１１０Ａは、ブースト構成（モード信号ＭＯＤＥによって示されるように）の正のエッジを検出するように構成される。ブースト構成では、トリガ信号ＡＳＡは、フィードバック信号ＦＢＡ内の正の遷移エッジに応答して、検出状態であり、負の遷移エッジがフィードバック信号ＦＢＡ内に存在しない場合、非検出状態である。

【0037】

遷移性のスイッチング事象に応答して、トリガ信号ＡＳＡは、停止状態から起動状態に切り替えられる。ハイサイドスイッチ制御回路１１２Ａは、停止状態から起動状態に切り替わるトリガ信号ＡＳＡの遷移（すなわち、信号エッジ）に応答して、スイッチ１１４を閉じるように構成される。アイソレータＩＳＯ１がフィードバックループ内にないため、スイッチ１１４は、より速く閉じられ、したがって、消費電力は少なくなる。

【0038】

バック構成では、スイッチ１１４が一次スイッチである一方、スイッチ１１６は、二次スイッチである。モード信号ＭＯＤＥは、ブースト構成を示す第一の信号状態、バック構成を示す第二の信号状態を有する。バック構成では、モード信号ＭＯＤＥは、トリガ回路１１０Ｂをオンにし、トリガ回路１１０Ａをオフにする。有効化信号ＥＮＢは、ＰＷＭ信号ＰＷＭとして提供され、１８０度の位相シフトに加えて、アイソレータＩＳＯ２によって決定される位相によって遅延される。

【0039】

バック構成の電力の無駄な消費を回避するために、ハイパスフィルタ１０８Ｂおよびトリガ回路１１０Ｂは、変換制御回路１０６がＰＷＭ信号ＰＷＭでスイッチ１１４をオンにするであろうよりも早くスイッチ１１４（すなわち、バック構成の二次スイッチ）をオンにするように動作する。これは、変換制御回路１０６および出力フィルタ１０４が、典型的には、任意のフィードバック信号を変換制御回路１０６に減速させる、アイソレータＩＳＯ２（例えば、変圧器）によって接続されるためである。

【0040】

フィードバック信号ＦＢＢは、出力フィルタ１０４に結合されたノードから、ドライバ回路１０２から、またはスイッチ１１４、１１６に接続されたノードから受信される。フィードバック信号ＦＢＢは、出力フィルタ１０４内のパワーインダクタの出力として受信される。このため、フィードバック信号ＦＢＢは、両方のスイッチ１１４、１１６が開状態であることに応答して、信号（負または正の遷移エッジのいずれか）を有する。フィードバック信号ＦＢＢは、スイッチングノード信号１１８またはスイッチングノード信号１１８の導関数を示す。したがって、フィードバック信号ＦＢＢは、どのスイッチ１１４、１１６がドライバ回路１０２によって開かれるか、およびどのスイッチ１１４、１１６がドライバ回路１０２によって閉じられるかを示す。より具体的には、スイッチ１１４が開状態であることに応答して、フィードバック信号ＦＢＢは、スイッチング遷移事象を有する。ハイパスフィルタ１０８Ｂは、スイッチング遷移事象がトリガ回路１１０Ｂによって検出されるように、フィードバック信号ＦＢＢを発生させるように構成される。アイソレータＩＳＯ２は、変換制御回路１０６をハイサイドスイッチ制御回路１１２Ａとローサイドスイッチ制御回路１１２Ｂから絶縁するが、ハイパスフィルタ１０８Ｂをトリガ回路１１０Ｂから絶縁しない。

【0041】

トリガ回路１１０Ｂは、フィードバック信号ＦＢＢにおいて遷移性のスイッチング事象に応答して、トリガ信号ＡＳＢを起動状態で発生させるように構成される。スイッチング遷移は、スイッチングノード信号１１８のエッジによって引き起こされる。本実施形態では、トリガ回路１１０Ｂは、バック構成（モード信号ＭＯＤＥによって示されるように）の負のエッジを検出するように構成される。バック構成では、トリガ信号ＡＳＢは、フィードバック信号ＦＢＢ内の負の遷移エッジに応答して、検出状態であり、負の遷移エッジがフィードバック信号ＦＢＢ内に存在しない場合、非検出状態である。

【0042】

遷移性のスイッチング事象に応答して、トリガ信号ＡＳＢは、停止状態から起動状態に切り替れられる。ローサイドスイッチ制御回路１１２Ｂは、停止状態から起動状態に切り替わるトリガ信号ＡＳＢの遷移（すなわち、信号エッジ）に応答して、スイッチ１１６を閉じるように構成される。アイソレータＩＳＯ２がフィードバックループ内にないため、スイッチ１１６は、より速く閉じられ、したがって、消費電力は少なくなる。

【0043】

図１Ｂおよび図１Ｃは、一部の実施形態に係る、ブースト構成の図１Ａのドライバ回路１０２、スイッチ１１４、およびスイッチ１１６の簡略化されたブロック図である。

【0044】

ブースト構成では、図１Ｂに示すように、論理回路１１０Ａは、スイッチ１１４が二次スイッチであるため、トリガ信号ＡＳＡをハイサイドドライバ回路１１２Ａにルーティングする。論理回路１１０Ａはまた、ＰＷＭ信号ＰＷＭをハイサイドドライバ回路１１２Ａおよびローサイドゲートドライバ回路１１２Ｂにルーティングする。一部の実施形態では、論理回路１１０Ａは、ＰＷＭ信号ＰＷＭの反転バージョンをハイサイドゲートドライバ回路１１２Ａに送信し、ＰＷＭ信号ＰＷＭの非反転バージョンをローサイドゲートドライバ回路１１２Ｂに送信する。

【0045】

トリガ信号ＡＳＡは、メインスイッチ（すなわち、ブースト構成のスイッチ１１６）が開状態であることに応答して、起動状態である。したがって、スイッチ１１４は開状態の準備が整い、トリガ信号ＡＳＡは起動状態で発生させられる。トリガ信号ＡＳＡの起動状態に応答して、スイッチ１１４は、開状態から閉状態に切り替わる。

【0046】

バック構成では、図１Ｃに示すように、論理回路１１０Ｂは、スイッチ１１６が二次スイッチであるため、トリガ信号ＡＳＢをローサイドドライバ回路１１２Ｂにルーティングする。論理回路１１０Ｂはまた、ＰＷＭ信号ＰＷＭをハイサイドドライバ回路１１２Ａおよびローサイドゲートドライバ回路１１２Ｂにルーティングする。一部の実施形態では、論理回路１１０Ｂは、ＰＷＭ信号ＰＷＭの非反転バージョンをハイサイドゲートドライバ回路１１２Ａに送信し、ＰＷＭ信号ＰＷＭの反転バージョンをローサイドゲートドライバ回路１１２Ｂに送信する。

【0047】

トリガ信号ＡＳＢは、メインスイッチ（すなわち、バック構成のスイッチ１１４）が開状態であることに応答して、起動状態である。したがって、スイッチ１１６は開状態の準備が整い、トリガ信号ＡＳＢは起動状態で発生させられる。トリガ信号ＡＳＢの起動状態に応答して、スイッチ１１６は、開状態から閉状態に切り替わる。

【0048】

図１Ｂおよび図１Ｃは、一部の実施形態に係る、ブースト構成およびバック構成のトリガ回路１１０Ａ、１１０Ｂの簡略化されたブロック図である。図１Ｄは、一部の実施形態に係る、図１Ａのトリガ回路１１０Ａのための信号図である。図１Ｅは、一部の実施形態に係る、図１Ｂのトリガ回路１１０Ｂのための信号図である。

【0049】

図１Ｂは、一部の実施形態に係る、ハイサイドドライバ回路１０２Ａの実施形態を示す。

【0050】

ハイサイドドライバ回路１０２Ａは、トリガ回路１１０Ａの実施形態を示す。トリガ回路１１０Ａは、コンパレータ１５０Ａと、ＮＡＮＤゲート１５４Ａと、ＮＡＮＤゲート１５６Ａと、ＡＮＤゲート１６８Ａと、を含む。出力フィルタ１０４は、パワーインダクタ１２０およびコンデンサ１２２を有するものとして示される。本実施形態では、フィードバック信号ＦＢＡは、上述のように、スイッチ１１４、１１６から発生させられたＰＷＭ信号１１８のフィードバックである。ハイパスフィルタ１０８Ａは、直列接続コンデンサおよび抵抗器であり、フィードバック信号ＦＢＡは、コンデンサと抵抗器との間の中間ノードで発生させられる。本実施形態では、フィードバック信号ＦＢＡは、フィードバック電圧である。ハイパスフィルタ１０８Ａによって一旦フィルタリングされると、フィードバック信号ＦＢＡは、図１Ｄに示すように、ＰＷＭ信号１１８の電圧の導関数に従って設定されるフィードバック信号レベルを有する。

【0051】

ブースト構成のコンパレータ１５０Ａに関して、コンパレータ１５０Ａの反転端子は、フィードバック信号ＦＢＡを受信するように構成される。ブースト構成では、非反転端子は、ＰＷＭ信号１１８に対して－１ボルトのＤＣ電圧レベルを有するＤＣ基準電圧を受信する。このため、コンパレータ１５０Ａは、１ボルトより大きい大きさの負の極性を有するフィードバック信号ＦＢＡに応答して、コンパレータ出力ＣＯＡを高電圧状態で発生させる。そうでなければ、コンパレータ１５０Ａのコンパレータ出力ＣＯＡは、高電圧状態である。したがって、コンパレータ１５０Ａは、ＰＷＭ信号１１８の正のエッジに対応するフィードバック信号ＦＢＡ内の負電圧スパイクを検出する。

【0052】

ＮＡＮＤゲート１５４Ａの一方の入力端子は、コンパレータ１５０Ａの出力を受信する。ＮＡＮＤゲート１５４Ａの他方の入力端子は、ＮＡＮＤゲート１５６Ａの出力を受信する。ＮＡＮＤゲート１５６Ａの一方の入力端子は、ＰＷＭ信号ＰＷＭの反転を受信するように構成され、該反転は、信号ＰＷＭＩと称される。ＮＡＮＤゲート１５６Ａの他方の入力端子は、ＮＡＮＤゲート１５４Ａの出力を受信するように接続される。したがって、ＮＡＮＤゲート１５４ＡおよびＮＡＮＤゲート１５６Ａは、ＳＲラッチを形成する。ＳＲラッチの非反転出力（ＮＡＮＤゲート１５４Ａの出力）は、ＡＮＤゲート１６８Ａの一方の入力端子で受信され、ＡＮＤゲート１６８Ａの他方の入力端子は、反転ＰＷＭ信号ＰＷＭＩを受信する。反転ＰＷＭ信号ＰＷＭＩは、アイソレータＩＳＯ１を通過して、イネーブル信号ＥＮＡになる。

【0053】

負スパイクＮＥがなければ、コンパレータ１５０Ａの出力は、高電圧状態に維持される。ＰＷＭ信号１１８が高電圧状態（スイッチ１１６が閉状態）である間に、ＰＷＭＩ信号は、低電圧状態に保持され、ＡＮＤゲート１５４ＡからのＳＲラッチからの出力を、強制的に低電圧状態にする。また、低電圧状態のＰＷＭＩ信号は、ＡＮＤゲート１６８Ａに、出力を低電圧状態に維持させる。この状態の間、信号ＡＳＡは低電圧状態に保持され、スイッチ１１４は、強制的に開状態にされる。ＰＷＭ信号１１８が低電圧状態に一旦切り替わると、ＰＷＭＩ信号は、高電圧状態に切り替わる。ＰＷＭＩ信号が高電圧状態である場合、ＳＲラッチは、「保持」モードであり、以前の低電圧出力状態を維持する。ＳＲラッチは、コンパレータ１５０Ａからの低電圧状態出力を待機する。ＰＷＭ信号１１８の正の遷移事象時に、低電圧状態で発生させられたコンパレータ１５０Ａの出力ＣＯＡおよびＡＮＤ１５４Ａ出力からのＳＲラッチの出力は、高電圧状態に切り替わる。ＰＷＭＩが高電圧状態である際に、ＡＮＤ１６８Ａは、低電圧出力遷移をＳＲラッチから受信する。このようにして、トリガ回路１１０Ａは、トリガ信号を起動状態で発生させて、スイッチ１１４を閉じる。したがって、スイッチ１１４は、信号がアイソレータＩＳＯ１、ＩＳＯ２を通過する必要がなく、または他の任意の時間を要するアイソレータを通過する必要がなく、閉じられる。

【0054】

図１Ｃは、一部の実施形態に係る、ローサイドドライバ回路１０２Ｂの実施形態を示す。

【0055】

ローサイドドライバ回路１０２Ａは、トリガ回路１１０Ａの実施形態を示す。トリガ回路１１０Ａは、コンパレータ１５０Ｂと、ＮＡＮＤゲート１５４Ｂと、ＮＡＮＤゲート１５６Ｂと、ＡＮＤゲート１６８Ｂと、を含む。本実施形態では、フィードバック信号ＦＢＢは、上述のように、スイッチ１１４、１１６から発生させられたＰＷＭ信号１１８のフィードバックである。ハイパスフィルタ１０８Ｂは、直列接続コンデンサおよび抵抗器であり、フィードバック信号ＦＢＡは、コンデンサと抵抗器との間の中間ノードで発生させられる。本実施形態では、フィードバック信号ＦＢＢは、フィードバック電圧である。ハイパスフィルタ１０８Ｂによって一旦フィルタリングされると、フィードバック信号ＦＢＢは、図１Ｅに示すように、ＰＷＭ信号１１８の電圧の導関数に従って設定されるフィードバック信号レベルを有する。

【0056】

バック構成のコンパレータ１５０Ｂに関して、コンパレータ１５０Ｂの反転端子は、フィードバック信号ＦＢＢを受信するように構成される。バック構成では、非反転端子は、－１ボルトのＤＣ電圧レベルを有するＤＣ基準電圧を受信する。このため、コンパレータ１５０Ｂは、－１ボルトより大きい大きさの負の極性を有するフィードバック信号ＦＢＢに応答して、コンパレータ出力ＣＯＢを高電圧状態で発生させる。そうでなければ、コンパレータ１５０Ｂのコンパレータ出力ＣＯＢは、高電圧状態である。したがって、コンパレータ１５０Ｂは、ＰＷＭ信号１１８の負のエッジに対応するフィードバック信号ＦＢＢ内の負電圧スパイクを検出する。

【0057】

ＮＡＮＤゲート１５４Ｂの一方の入力端子は、コンパレータ１５０Ｂの出力ＣＯＢを受信する。ＮＡＮＤゲート１５４Ｂの他方の入力端子は、ＮＡＮＤゲート１５６Ｂの出力を受信する。ＮＡＮＤゲート１５６Ｂの一方の入力端子は、イネーブル信号ＥＮＢを受信するように構成される。ＮＡＮＤゲート１５６Ａの他方の入力端子は、ＮＡＮＤゲート１５４Ａの出力を受信するように接続される。したがって、ＮＡＮＤゲート１５４ＡおよびＮＡＮＤゲート１５６Ａは、ＳＲラッチを形成する。ＳＲラッチの非反転出力（ＮＡＮＤゲート１５４Ｂの出力）は、ＡＮＤゲート１６８Ａの一方の入力端子で受信され、ＡＮＤゲート１６８Ａの他方の入力端子は、イネーブル信号ＥＮＢを受信する。ＰＷＭ信号ＰＷＭは、アイソレータＩＳＯ２を通過して、イネーブル信号ＥＮＢになる。

【0058】

正スパイクがなければ、コンパレータ１５０Ａの出力ＣＯＢは、高電圧状態に維持される。ＰＷＭ信号１１８が低電圧状態（スイッチ１１４が閉状態）である間に、イネーブル信号ＥＮＢは、低電圧状態に保持され、ＡＮＤゲート１５４ＡからのＳＲラッチからの出力を、強制的に低電圧状態にする。また、低電圧状態のイネーブル信号ＥＮＢは、ＡＮＤゲート１６８Ａに、強制的に出力を低電圧状態に維持させる。この状態の間、信号ＡＳＢは低電圧状態に保持され、スイッチ１１６は、強制的に開状態にされる。ＰＷＭ信号１１８が高電圧状態に一旦切り替わると、イネーブル信号ＥＮＢは、高電圧状態に切り替わる。イネーブル信号ＥＮＢが高電圧状態である場合、ＳＲラッチは、「保持」モードであり、以前の低電圧出力状態を維持する。ＳＲラッチは、コンパレータ１５０Ａからの低電圧状態出力を待機する。ＰＷＭ信号１１８の遷移事象時に、低電圧状態で発生させられたコンパレータ１５０Ａの出力ＣＯＢおよびＡＮＤ１５４Ａ出力からのＳＲラッチの出力は、高電圧状態に切り替わる。イネーブル信号ＥＮＢが高電圧状態である際に、ＡＮＤ１６８Ａは、低電圧出力遷移をＳＲラッチから受信する。このようにして、トリガ回路１１０Ｂは、トリガ信号ＡＳＢを起動状態で発生させて、スイッチ１１６を閉じる。したがって、スイッチ１１６は、信号がアイソレータＩＳＯ１、ＩＳＯ２を通過する必要がなく、または他の任意の時間を要するアイソレータを通過する必要がなく、閉じられる。

【0059】

図２は、ハイパスフィルタおよびトリガ回路の動作を示す電圧波形を示す。

【0060】

一部の実施形態では、ハイパスフィルタは、図１ＢのＲＣフィルタ１０８Ａであり、トリガ回路は、図１Ｂのトリガ回路１１０Ａである。一部の実施形態では、ハイパスフィルタは、図１ＣのＲＣフィルタ１０８Ｂであり、トリガ回路は、図１Ｃのトリガ回路１１０Ｂである。電圧図２００Ａは、ＰＷＭ信号の電圧レベルを示す電圧波形である。電圧波形２００Ｂは、トリガ回路のコンパレータ１５０Ａ（例えば、図１Ｂのトリガ回路１１０Ａのコンパレータ１５０Ａ）の出力ＣＯＡの電圧レベル対時間である。電圧波形２００Ｃは、トリガ信号ＡＳＡの電圧レベル対時間の電圧図である。電圧波形２００Ｄは、スイッチングノード１１８の電圧レベルを示す。

【0061】

電圧図２００Ａに示すように、９ピコ秒で、イネーブル信号ＥＮＡは、無効化状態から有効化状態に切り替わる。９．１２ピコ秒で、スイッチング遷移は、コンパレータ出力ＣＯＡによるフィードバック信号で検出される。結果として、９．１３ピコ秒で、トリガ信号ＡＳＡは、停止状態から起動状態に切り替わる。９１４ｐｓで、二次スイッチのゲート電圧は、ＤＣ出力電圧ＶＯＵＴに引き出される。電圧図２００Ａ～２００Ｄはまた、トリガ回路１１０Ａおよびハイパスフィルタ１０８Ａが提供されなければ、二次スイッチのゲート電圧が、およそ９．５５ｐｓまでオンになり得ないことを示す。

【0062】

図３は、一部の実施形態に係る、スイッチコンバーターを操作する方法を示す流れ図３００である。

【0063】

一部の実施形態では、流れ図３００は、図１Ａのスイッチコンバーター１００によって実施される。流れ図は、ブロック３０２～３１０を含む。流れは、ブロック３０２で始まる。

【0064】

ブロック３０２では、ＤＣ電圧は、出力フィルタおよび一次スイッチおよび二次スイッチを有するスイッチング回路を使用して、発生させられる。一部の実施形態では、ＤＣ電圧は、図１ＡのＤＣ電圧ＤＣＯＵＴである。一部の実施形態では、出力フィルタは、図１Ａの出力フィルタ１０４である。スイッチング回路の一例は、図１Ａのスイッチング回路１０１である。一部の実施形態では、一次スイッチは、図１Ａのスイッチ１１４（すなわち、バック構成）またはスイッチ１１６（すなわち、ブースト構成）である。流れは、その後、ブロック３０４に進む。

【0065】

ブロック３０４では、一次スイッチは、有効化信号が有効化状態であることに応答して、開かれる。一部の実施形態では、図１Ａのスイッチ制御回路は、有効化信号を発生させる。有効化信号の例は、図１Ａの有効化信号ＥＮＡおよび有効化信号ＥＮＢである。流れは、その後、ブロック３０６に進む。

【0066】

ブロック３０６では、フィードバック信号は、スイッチング回路または出力フィルタから受信される。フィードバック信号の例は、図１Ａのフィードバック信号ＦＢＡおよびフィードバック信号ＦＢＢである。流れは、その後、ブロック３０８に進む。

【0067】

ブロック３０８では、二次スイッチが開状態のままである間に、一次スイッチが開状態であることに応答して、遷移性のスイッチング事象を検出する。一部の実施形態では、信号スパイクは、図１Ａ、１Ｂ、１Ｃのハイパスフィルタ１０８Ａおよびハイパスフィルタ１０８Ｂによってフィルタリングされる。流れは、その後、ブロック３１０に進む。

【0068】

ブロック３１０では、二次スイッチは、スイッチング遷移および有効化状態である有効化信号に応答して、閉じられる。一部の実施形態では、二次スイッチは、図１Ａのスイッチ１１４（すなわち、ブースト構成）またはスイッチ１１６（すなわち、バック構成）である。

【0069】

前述の態様のいずれか、および／または本明細書に記載される様々な別個の態様および特徴を、さらなる利点を得るために組み合わせてもよいことが考えられる。本明細書に開示する様々な実施形態のいずれも、本明細書に特に記載のない限り、一つ以上の他の開示された実施形態と組み合わせることができる。

【0070】

当業者であれば、本開示の好ましい実施形態に対する改善および修正を認識するであろう。このようなすべての改善および修正は、本明細書に開示される概念および以下の特許請求の範囲内であると見なされる。

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図2】

【図3】

【外国語明細書】