特開 2024-78985 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024078985

(43)【公開日】2024-06-11

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240604BHJP

【ＦＩ】

H01L25/08 E

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2022191649

(22)【出願日】2022-11-30

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100140486

【弁理士】

【氏名又は名称】鎌田 徹

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100121843

【弁理士】

【氏名又は名称】村井 賢郎

(72)【発明者】

【氏名】竹本 康男

(57)【要約】

【課題】封止樹脂の充填性の悪化を抑制する。
【解決手段】半導体装置は、主面を有し、前記主面を第１面及び第２面に分断する溝部が形成された前記第１半導体チップと、前記第１半導体チップの前記第１面及び前記第２面と対向する第３面を有する配線基板と、前記第１半導体チップの前記第１面と前記配線基板の前記第３面との間に設けられる第１接着層と、前記第１半導体チップの前記第２面と前記配線基板の前記第３面との間に設けられる第２接着層と、前記第１半導体チップの前記溝部及び前記配線基板の前記第３面によって形成される孔部であって、両端に第１開口部及び第２開口部を有する前記孔部に少なくとも一部が配設される第２半導体チップと、前記溝部の底面の少なくとも一部と、前記底面と対向する前記第２半導体チップの第４面の少なくとも一部と、の間に設けられる第３接着層と、少なくとも前記第１半導体チップを封止する封止樹脂と、を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

主面を有する第１半導体チップであって、前記主面を第１面及び第２面に分断する溝部が形成された前記第１半導体チップと、
前記第１半導体チップの前記第１面及び前記第２面と対向する第３面を有する配線基板と、
前記第１半導体チップの前記第１面と前記配線基板の前記第３面との間に設けられる第１接着層と、
前記第１半導体チップの前記第２面と前記配線基板の前記第３面との間に設けられる第２接着層と、
前記第１半導体チップの前記溝部及び前記配線基板の前記第３面によって形成される孔部であって、両端に第１開口部及び第２開口部を有する前記孔部に少なくとも一部が配設される第２半導体チップと、
前記溝部の底面の少なくとも一部と、前記底面と対向する前記第２半導体チップの第４面の少なくとも一部と、の間に設けられる第３接着層と、
少なくとも前記第１半導体チップを封止する封止樹脂と、を備える、
半導体装置。

【請求項2】

前記配線基板は、前記第３面に設けられる第１基板電極を有し、
前記第２半導体チップは、前記第１基板電極と向き合って接続される第１チップ電極を有する、
請求項１に記載の半導体装置。

【請求項3】

前記半導体装置は、
前記第１半導体チップにおいて、前記底面の反対側の面に設けられる第２チップ電極と、前記配線基板に設けられる第２基板電極と、を接続する第１ボンディングワイヤと、
前記第１半導体チップにおいて、前記第１面の反対側の面に設けられる第３チップ電極と、前記配線基板に設けられる第３基板電極と、を接続する第２ボンディングワイヤと、をさらに備える、
請求項１に記載の半導体装置。

【請求項4】

前記第２チップ電極及び前記第３チップ電極は、前記第１半導体チップにおける前記第１開口部側の縁に沿って設けられる、
請求項３に記載の半導体装置。

【請求項5】

前記半導体装置は、
前記第１半導体チップにおける前記底面、前記第１面及び前記第２面の反対側の面において、前記第２チップ電極及び前記第３チップ電極が露出するように設けられる第３半導体チップをさらに備える、
請求項４に記載の半導体装置。

【請求項6】

前記封止樹脂は、前記溝部の一方の側面の少なくとも一部と、前記一方の側面と対向する前記第２半導体チップの側面の少なくとも一部とに当接し、かつ、前記溝部の他方の側面の少なくとも一部と、前記他方の側面と対向する前記第２半導体チップの側面の少なくとも一部とに当接する、
請求項１に記載の半導体装置。

【請求項7】

前記第２半導体チップを前記第４面に垂直な方向に沿って平面視したときに、前記底面と前記第４面とが重なる領域に前記封止樹脂が含まれる、
請求項１に記載の半導体装置。

【請求項8】

前記第２半導体チップを前記第４面に垂直な方向に沿って平面視したときに、前記第３接着層が前記第４面からはみ出る部分がある、
請求項１に記載の半導体装置。

【請求項9】

前記第２半導体チップの一部が前記第２開口部を通じて前記孔部からはみ出ている、
請求項１に記載の半導体装置。

【請求項10】

前記半導体装置は、
前記孔部の前記第１開口部側に少なくとも一部が含まれるスペーサと、
前記スペーサと前記配線基板の前記第３面との間に設けられる第４接着層と、
前記スペーサと前記溝部の前記底面との間に設けられる第５接着層と、をさらに備える、
請求項９に記載の半導体装置。

【請求項11】

前記第２半導体チップの両端がそれぞれ前記第１開口部及び前記第２開口部を通じて前記孔部からはみ出ている、
請求項１に記載の半導体装置。

【請求項12】

前記第１半導体チップは、半導体メモリチップである、
請求項１から１１のいずれか一項に記載の半導体装置。

【請求項13】

前記第２半導体チップは、半導体メモリコントローラチップである、
請求項１から１１のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、半導体装置に関する。

【背景技術】

【0002】

半導体装置の中には、コントローラチップの上方に、積層された複数のチップが配設されるものがある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開ＵＳ２０１９／００６７２５０号明細書

【特許文献2】米国特許出願公開ＵＳ２０１２／０２４８６２８号明細書

【特許文献3】米国特許出願公開ＵＳ２０１２／０１４９１５１号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

例えば、コントローラチップと、積層されたチップとを絶縁封止部材によって封止する場合、絶縁封止部材の充填性が悪化することがある。

【0005】

本開示は、封止樹脂の充填性の悪化を抑制することが可能な半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示に係る半導体装置は、主面を有する第１半導体チップであって、前記主面を第１面及び第２面に分断する溝部が形成された前記第１半導体チップと、前記第１半導体チップの前記第１面及び前記第２面と対向する第３面を有する配線基板と、前記第１半導体チップの前記第１面と前記配線基板の前記第３面との間に設けられる第１接着層と、前記第１半導体チップの前記第２面と前記配線基板の前記第３面との間に設けられる第２接着層と、前記第１半導体チップの前記溝部及び前記配線基板の前記第３面によって形成される孔部であって、両端に第１開口部及び第２開口部を有する前記孔部に少なくとも一部が配設される第２半導体チップと、前記溝部の底面の少なくとも一部と、前記底面と対向する前記第２半導体チップの第４面の少なくとも一部と、の間に設けられる第３接着層と、少なくとも前記第１半導体チップを封止する封止樹脂と、を備える。

【図面の簡単な説明】

【0007】

【図1】第１実施形態に係る半導体装置を上方から見た平面図である。

【図2】図１に示す切断線ＩＩ―ＩＩにおける断面図である。

【図3】図１に示す切断線ＩＩＩ―ＩＩＩにおける断面図である。

【図4】第１実施形態に係る半導体チップを下方から見た平面図である。

【図5】第１実施形態に係る半導体チップ及び配線基板の接続部分の拡大図である。

【図6A】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。

【図6B】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。

【図6C】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。

【図6D】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。

【図6E】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。

【図6F】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。

【図6G】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。

【図6H】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。

【図7】第２実施形態に係る半導体装置の断面図である。

【図8】第２実施形態に係る半導体装置の断面図である。

【図9】第３実施形態に係る半導体チップ及び配線基板の接続部分の拡大図である。

【図10】第４実施形態に係る半導体装置を上方から見た平面図である。

【図11】図１０に示す切断線ＸＩ―ＸＩにおける断面図である。

【図12】第５実施形態に係る半導体装置を上方から見た平面図である。

【図13】図１２に示す切断線ＸＩＩＩ―ＸＩＩＩにおける断面図である。

【発明を実施するための形態】

【0008】

以下、添付図面を参照しながら本実施形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。

【0009】

［第１実施形態］
以下、第１実施形態に係る半導体装置の構成について説明する。各図面には、Ｘ軸、Ｙ軸及びＺ軸を示すことがある。Ｘ軸、Ｙ軸及びＺ軸は、右手系の３次元の直交座標を形成する。以下、Ｘ軸の矢印方向をＸ軸＋方向、矢印とは逆方向をＸ軸－方向と呼ぶことがあり、その他の軸についても同様である。なお、Ｚ軸＋方向及びＺ軸－方向を、それぞれ「上方」及び「下方」と呼ぶこともある。また、Ｘ軸、Ｙ軸又はＺ軸にそれぞれ直交する面を、ＹＺ面、ＺＸ面又はＸＹ面と呼ぶことがある。

【0010】

図１は、第１実施形態に係る半導体装置１０を上方から見た平面図である。図２は、図１に示す切断線ＩＩ―ＩＩにおける断面図である。図３は、図１に示す切断線ＩＩＩ―ＩＩＩにおける断面図である。

【0011】

図１～図３に示すように、半導体装置１０は、配線基板２５と、チップ積層体４０及び５０と、ボンディングワイヤ６１及び６２と、半導体チップ６３と、封止樹脂６５及び６７と、ダイアタッチフィルム６８と、を備える。なお、説明を分かりやすくするために、図１には封止樹脂６５及び６７を図示していない。

【0012】

チップ積層体４０は、ダイアタッチフィルム４１ａａ、４１ａｂ、４１ｂ、４１ｃ及び４１ｄと、半導体チップ４２ａ、４２ｂ、４２ｃ及び４２ｄと、を含む。以下、ダイアタッチフィルム４１ａａ、４１ａｂ、４１ｂ、４１ｃ及び４１ｄの各々を、ダイアタッチフィルム４１と称することがある。半導体チップ４２ａ、４２ｂ、４２ｃ及び４２ｄの各々を、半導体チップ４２と称することがある。

【0013】

チップ積層体５０は、ダイアタッチフィルム５１ａ、５１ｂ、５１ｃ及び５１ｄと、半導体チップ５２ａ、５２ｂ、５２ｃ及び５２ｄと、を含む。以下、ダイアタッチフィルム５１ａ、５１ｂ、５１ｃ及び５１ｄの各々を、ダイアタッチフィルム５１と称することがある。半導体チップ５２ａ、５２ｂ、５２ｃ及び５２ｄの各々を、半導体チップ５２と称することがある。

【0014】

半導体チップ４２及び５２は、例えば、半導体メモリチップである。具体的には、半導体チップ４２及び５２は、ＮＡＮＤフラッシュ型のメモリチップである。なお、半導体チップ４２及び５２の少なくとも一方は、ＤＲＡＭチップであってもよいし、他の機能を有するチップであってもよい。半導体チップ４２ｂ～４２ｄ及び５２の形状は、上方及び下方がそれぞれＸＹ面と略平行な面となっている板状である。当該面の長辺及び短辺は、Ｘ軸及びＹ軸とそれぞれ略平行である。

【0015】

図４は、半導体チップ４２ａを下方から見た平面図である。図１～図４に示すように、半導体チップ４２ａは、ＸＹ面と略平行な主面３１ａを下方に有する。主面３１ａは、例えば矩形である。主面３１ａの長辺及び短辺は、Ｘ軸及びＹ軸とそれぞれ略平行である。

【0016】

半導体チップ４２ａは、主面３１ａを面３１ｂ及び面３１ｃに分断する溝部３１ｄを有する。つまり、仮に面３１ｂをＸ軸＋方向に延在させると、面３１ｂの延在部は面３１ｃと重なる。同様に、仮に面３１ｃをＸ軸－方向に延在させると、面３１ｃの延在部は面３１ｂと重なる。

【0017】

溝部３１ｄは、主面３１ａの短辺と略平行すなわちＹ軸と略平行に延びている。溝部３１ｄは、Ｚ軸＋方向が底となっている。溝部３１ｄの底面３１ｅは、ＸＹ面と略平行である。溝部３１ｄのＸ軸－方向の側面３１ｆ及びＸ軸＋方向の側面３１ｇは、ＹＺ面と略平行である。

【0018】

溝部３１ｄは、例えば面３１ｂ及び３１ｃが矩形になるように主面３１ａを分断する。面３１ｂの形状及び面積は、面３１ｃの形状及び面積とそれぞれ略同じである。

【0019】

半導体チップ４２ａの上方の面３１ｈは、矩形を有する。面３１ｈの長辺及び短辺は、Ｘ軸及びＹ軸とそれぞれ略平行である。

【0020】

底面３１ｅと面３１ｈとの間の距離すなわち溝部３１ｄにおける半導体チップ４２ｄの厚さは、例えば、５０μｍである。また、主面３１ａと面３１ｈとの間の距離は、例えば１５０～２００μｍである。

【0021】

配線基板２５は、半導体チップ４２ａの面３１ｂ及び３１ｃと対向する面２５ａを有する。面２５ａは、例えば矩形である。面２５ａの長辺及び短辺は、Ｘ軸及びＹ軸とそれぞれ略平行である。

【0022】

ダイアタッチフィルム４１ａａは、半導体チップ４２ａの面３１ｂと配線基板２５の面２５ａとの間に設けられる。ダイアタッチフィルム４１ａａの上方の面及び下方の面がそれぞれ面３１ｂ及び面２５ａに接着されることで、半導体チップ４２ａが配線基板２５に固定される。

【0023】

ダイアタッチフィルム４１ａｂは、半導体チップ４２ａの面３１ｃと配線基板２５の面２５ａとの間に設けられる。ダイアタッチフィルム４１ａｂの上方の面及び下方の面がそれぞれ面３１ｃ及び面２５ａに接着されることで、半導体チップ４２ａが配線基板２５に固定される。ダイアタッチフィルム４１ａａ及び４１ａｂの厚さは、例えば数１０μｍである。

【0024】

孔部３２は、半導体チップ４２ａの溝部３１ｄ及び配線基板２５の面２５ａによって形成され、両端が開口している。

【0025】

詳細には、孔部３２の内壁は、半導体チップ４２ａにおける溝部３１ｄの底面３１ｅ、側面３１ｆ及び３１ｇと、配線基板２５における面２５ａの一部とによって形成される。

【0026】

孔部３２は、Ｙ軸と略平行に延びており、略矩形の断面を有する。孔部３２のＹ軸＋方向及びＹ軸－方向がそれぞれ開口部３２ａ及び３２ｂとなっている。

【0027】

半導体チップ６３は、孔部３２に少なくとも一部が含まれる。本実施形態では、半導体チップ６３は、孔部３２に全部が含まれる。半導体チップ６３は、例えば、半導体メモリコントローラチップである。半導体チップ６３は、半導体チップ４２及び５２と電気的に接続され、半導体チップ４２及び５２を制御する。

【0028】

半導体チップ６３は、溝部３１ｄの底面３１ｅと対向する上方の面６３ａを有する。面６３ａは、例えば矩形である。面６３ａの長辺及び短辺は、Ｙ軸及びＸ軸とそれぞれ略平行である。

【0029】

図５は、半導体チップ６３及び配線基板２５の接続部分の拡大図である。図１～図５に示すように、配線基板２５は、面２５ａに設けられる複数の基板電極２５ｂを有する。

【0030】

配線基板２５の下方の面は、複数の半田ボール６４が設けられる。また、配線基板２５には、電極パターン（図示しない）が形成される。複数の基板電極２５ｂの一部は、配線基板２５に形成された電極パターンを介して複数の半田ボール６４と電気的に接続される。複数の基板電極２５ｂの一部は、配線基板２５に形成された電極パターンを介して基板電極２６や２７と電気的に接続する。複数の基板電極２５ｂの一部は、電気的に浮遊状態である。

【0031】

半導体チップ６３は、下方の面において、複数の基板電極２５ｂとそれぞれ向き合って設けられる複数のチップ電極６３ｂを有する。

【0032】

配線基板２５における複数の基板電極２５ｂと、半導体チップ６３における複数のチップ電極６３ｂとがバンプ７３を介して接続されることにより、半導体チップ６３は配線基板２５にフリップチップ接続される。これにより、複数の半田ボール６４と半導体チップ６３とが電気的に接続される。

【0033】

封止樹脂６７は、半導体チップ６３、基板電極２５ｂ、チップ電極６３ｂ及びバンプ７３を封止する。半導体チップ６３、基板電極２５ｂ、チップ電極６３ｂ及びバンプ７３は、封止樹脂６７により絶縁封止されている。

【0034】

ダイアタッチフィルム６８は、溝部３１ｄの底面３１ｅの少なくとも一部と、半導体チップ６３の上方の面６３ａの少なくとも一部と、の間に設けられる。

【0035】

本実施形態では、半導体チップ６３を面６３ａに垂直な方向に沿って平面視をしたときに、底面３１ｅと面６３ａとが重なる領域にダイアタッチフィルム６８が含まれる。詳細には、当該平面視をしたときに、当該領域は、半導体チップ６３の面６３ａが位置する範囲である。ダイアタッチフィルム６８は、当該領域に含まれる。

【0036】

ダイアタッチフィルム６８の上方の面及び下方の面がそれぞれ底面３１ｅ及び面６３ａと接着されることで、半導体チップ４２ａが半導体チップ６３に固定される。ダイアタッチフィルム６８の厚さは、例えば数１０μｍである。

【0037】

図１及び図３に示すように、配線基板２５は、複数の基板電極２６を含む。複数の基板電極２６は、配線基板２５のＹ軸＋方向の縁の近傍において、Ｘ軸と略平行な直線上に並べて設けられる。

【0038】

半導体チップ４２ａ、４２ｂ、４２ｃ及び４２ｄは、それぞれ複数のチップ電極４３ａ、４３ｂ、４３ｃ及び４３ｄを含む。

【0039】

ボンディングワイヤ６１は、基板電極２６並びにチップ電極４３ａ、４３ｂ、４３ｃ及び４３ｄを電気的に接続する。

【0040】

複数のチップ電極４３ａは、半導体チップ４２ａの上方の面３１ｈにおいて、開口部３２ｂ側の縁３１ｊよりも開口部３２ａ側の縁３１ｉの近傍に設けられる。複数のチップ電極４３ａは、Ｘ軸と略平行な直線上に並んでいる。

【0041】

詳細には、面３１ｈは、溝部３１ｄの底面３１ｅの反対側の面である面３１ｈａと、面３１ｂの反対側の面である面３１ｈｂと、面３１ｃの反対側の面である面３１ｈｃと、を含む。

【0042】

複数のチップ電極４３ａのうちの１つであるチップ電極４３ａａは、面３１ｈａにおける縁３１ｉの近傍に設けられる。チップ電極４３ａａに接続されるボンディングワイヤ６１すなわちボンディングワイヤ６１ａは、基板電極２６ａ）並びにチップ電極４３ａａ、４３ｂ、４３ｃ及び４３ｄを電気的に接続する。

【0043】

複数のチップ電極４３ａのうちの他の１つであるチップ電極４３ａｂは、面３１ｈｂにおける縁３１ｉの近傍に設けられる。チップ電極４３ａｂに接続されるボンディングワイヤ６１すなわちボンディングワイヤ６１ｂは、基板電極２６ｂ）並びにチップ電極４３ａｂ、４３ｂ、４３ｃ及び４３ｄを電気的に接続する。

【0044】

複数のチップ電極４３ａのうちの他の１つであるチップ電極４３ａｃは、面３１ｈｃにおける縁３１ｉの近傍に設けられる。チップ電極４３ａｃに接続されるボンディングワイヤ６１すなわちボンディングワイヤ６１ｃは、基板電極２６ｃ並びにチップ電極４３ａｃ、４３ｂ、４３ｃ及び４３ｄを電気的に接続する。

【0045】

なお、ボンディングワイヤ６１に接続されない基板電極２６が配線基板２５に設けられてもよい。また、ボンディングワイヤ６１に接続されないチップ電極４３ａ、４３ｂ、４３ｃ又は４３ｄがそれぞれ半導体チップ４２ａ、４２ｂ、４２ｃ又は４２ｄに設けられてもよい。

【0046】

配線基板２５は、複数の基板電極２７を含む。複数の基板電極２７は、配線基板２５のＹ軸－方向の縁の近傍において、Ｘ軸と略平行な直線上に並べて設けられる。

【0047】

半導体チップ５２ａ、５２ｂ、５２ｃ及び５２ｄは、それぞれ複数のチップ電極５３ａ、５３ｂ、５３ｃ及び５３ｄを含む。ボンディングワイヤ６２は、基板電極２７並びにチップ電極５３ａ、５３ｂ、５３ｃ及び５３ｄを電気的に接続する。

【0048】

なお、ボンディングワイヤ６２に接続されない基板電極２７が配線基板２５に設けられてもよい。また、ボンディングワイヤ６２に接続されないチップ電極５３ａ、５３ｂ、５３ｃ又は５３ｄがそれぞれ半導体チップ５２ａ、５２ｂ、５２ｃ又は５２ｄに設けられてもよい。

【0049】

図１～図３に示すように、上方から見たときの半導体チップ４２及び５２の各々の外形は略同じである。半導体チップ４２ｂ～４２ｄ及び５２ｂ～５２ｄの各々の厚さは略同じである。半導体チップ４２ｂ～４２ｄ及び５２ｂ～５２ｄの各々の厚さは、半導体チップ４２ａにおいて溝部３１ｄが形成されない部分の厚さより薄く、かつ、半導体チップ５２ａの厚さより薄い。

【0050】

半導体チップ４２ｂは、半導体チップ４２ａの上方の面３１ｈにおいて、チップ電極４３ａａ、４３ａｂ及び４３ａｃが露出するように設けられる。

【0051】

詳細には、半導体チップ４２ａ～４２ｄ及び半導体チップ５２ａ～５２ｄの各々のＸ軸＋方向の端面は揃っている。半導体チップ４２ａ～４２ｄ及び半導体チップ５２ａ～５２ｄの各々のＸ軸－方向の端面は揃っている。

【0052】

半導体チップ４２ｂのＹ軸方向の両端の端面は、半導体チップ４２ａのＹ軸方向の両端の端面に対して、それぞれＹ軸－方向にずれている。半導体チップ４２ｃのＹ軸方向の両端の端面は、半導体チップ４２ｂのＹ軸方向の両端の端面に対して、それぞれＹ軸－方向にずれている。半導体チップ４２ｄのＹ軸方向の両端の端面は、半導体チップ４２ｃのＹ軸方向の両端の端面に対して、それぞれＹ軸－方向にずれている。半導体チップ５２ａのＹ軸方向の両端の端面は、半導体チップ４２ｄのＹ軸方向の両端の端面に対して、それぞれＹ軸－方向にずれている。

【0053】

つまり、半導体チップ４２ａ～４２ｄは、Ｘ軸－方向からＸ軸＋方向に向かって見たときに、上方の半導体チップ４２ほどＹ軸－方向にずれる階段状に積層される。半導体チップ４２ｂ～４２ｄでは、上方の面において露出している部分にチップ電極４３ｂ～４３ｄがそれぞれ設けられる。

【0054】

半導体チップ５２ｂのＹ軸方向の両端の端面は、半導体チップ５２ａのＹ軸方向の両端の端面に対して、それぞれＹ軸＋方向にずれている。半導体チップ５２ｃのＹ軸方向の両端の端面は、半導体チップ５２ｂのＹ軸方向の両端の端面に対して、それぞれＹ軸＋方向にずれている。半導体チップ５２ｄのＹ軸方向の両端の端面は、半導体チップ５２ｃのＹ軸方向の両端の端面に対して、それぞれＹ軸＋方向にずれている。

【0055】

つまり、半導体チップ５２ａ～５２ｄは、Ｘ軸－方向からＸ軸＋方向に向かって見たときに、上方の半導体チップ５２ほどＹ軸＋方向にずれる階段状に積層される。半導体チップ５２ａ～５２ｄでは、上方の面において露出している部分にチップ電極５３ａ～５３ｄがそれぞれ設けられる。

【0056】

封止樹脂６５は、少なくとも半導体チップ４２ａを封止する。具体的には、封止樹脂６５は、配線基板２５の上方において、チップ積層体４０及び５０並びにボンディングワイヤ６１及び６２を埋没させる。チップ積層体４０及び５０並びにボンディングワイヤ６１及び６２は、封止樹脂６５により絶縁封止されている。

【0057】

また、封止樹脂６５は、孔部３２の内部にも配設される。具体的には、封止樹脂６５は、開口部３２ａ及び３２ｂの少なくとも一方から孔部３２の内部空間に入り込み、当該内部空間に充填される。このとき、封止樹脂６５は、半導体チップ６３、ダイアタッチフィルム６８及び封止樹脂６７を埋没させる。半導体チップ６３、ダイアタッチフィルム６８及び封止樹脂６７は、封止樹脂６５により絶縁封止されている。

【0058】

封止樹脂６５は、溝部３１ｄの一方の側面３１ｆの少なくとも一部と、側面３１ｆと対向する半導体チップ６３の側面６３ｃの少なくとも一部とに当接し、かつ、溝部３１ｄの他方の側面３１ｇの少なくとも一部と、側面３１ｇと対向する半導体チップ６３の側面６３ｄの少なくとも一部とに当接する。

【0059】

また、半導体チップ６３を面６３ａに垂直な方向に沿って平面視をしたときに、溝部３１ｄの底面３１ｅと面６３ａとが重なる領域に封止樹脂６５が含まれる。

【0060】

上述したように、当該平面視をしたときに、当該領域は、半導体チップ６３の面６３ａが位置する範囲である。封止樹脂６５は、当該平面視をしたときに、当該領域に含まれるダイアタッチフィルム６８を囲むように位置する。

【0061】

［半導体装置の製造方法］
以下、本実施形態に係る半導体装置の製造方法の一例として半導体装置１０の製造方法について説明する。まず、図６Ａに示すように、半導体ウェハ１０１の上方の面に記憶回路１０１ａが形成される。

【0062】

次に、図６Ｂに示すように、半導体ウェハ１０１の下方が除去されることによって半導体ウェハ１０１の厚さが薄くされる。具体的には、記憶回路１０１ａが形成されていない面すなわち半導体ウェハ１０１の下方の面が研削砥石によって研削される。これにより、半導体ウェハ１０１の厚さが薄くされる。

【0063】

次に、図６Ｃに示すように、半導体ウェハ１０１の下方の面にダイアタッチフィルム４１ａが貼り付けられる。

【0064】

次に、図６Ｄに示すように、半導体ウェハ１０１の下方の面において、溝部３１ｄが形成される。本実施形態では、溝部３１ｄが所定の幅となるように、例えば、ブレード１０２が、Ｙ軸方向に沿って半導体ウェハ１０１に数回入れられる。これにより、ダイアタッチフィルム４１ａとともに半導体ウェハ１０１が溝状に除去され、溝部３１ｄが形成される。

【0065】

次に、図６Ｅに示すように、半導体ウェハ１０１の上方の面において、ブレード１０３を用いて、半導体ウェハ１０１をダイシングする。半導体ウェハ１０１には、溝部３１ｄ（下方の面に形成されているので図示しない）の位置を仮想的に示す点線の間にダイシングライン１０４が形成される。ダイシングライン１０４は、Ｙ軸方向に沿って形成される。また、図示しないが、ダイシングライン１０４は、Ｘ軸方向に沿って形成される。半導体ウェハ１０１は、複数の半導体チップ４２ａに分離される。このとき、ダイアタッチフィルム４１ａは、ダイアタッチフィルム４１ａａ及び４１ａｂに分離される。

【0066】

次に、図６Ｆに示すように、半導体チップ６３が配線基板２５にフリップチップ接続される。そして、封止樹脂６７が配設される。半導体チップ６３、基板電極２５ｂ、チップ電極６３ｂ及びバンプ７３は、封止樹脂６７によって絶縁封止される。

【0067】

次に、図６Ｇに示すように、半導体チップ６３の上方の面６３ａにダイアタッチフィルム６８が配設される。

【0068】

次に、図６Ｈに示すように、半導体ウェハ１０１から分離された半導体チップ４２ａが配線基板２５に配設される。具体的には、半導体チップ４２ａは、ダイアタッチフィルム４１ａａ及び４１ａｂによって配線基板２５の面２５ａに接着されるとともに、ダイアタッチフィルム６８によって半導体チップ６３の面６３ａに接着される。

【0069】

次に、図１～図３に示すように、半導体チップ４２ａの上方に半導体チップ４２ｂ～４２ｄが配設される。そして、ボンディングワイヤ６１が配設される。

【0070】

次に、半導体チップ４２ｄの上方に半導体チップ５２ａ～５２ｄが配設される。そして、ボンディングワイヤ６２が配設される。

【0071】

次に、封止樹脂６５が充填される。チップ積層体４０及び５０、ボンディングワイヤ６１及び６２、半導体チップ６３、ダイアタッチフィルム６８並びに封止樹脂６７は、封止樹脂６５により絶縁封止される。

【0072】

（効果）
半導体装置１０では、半導体チップ４２ｄの下方に溝部３１ｄを形成することで、半導体チップ６３を収納する空間を形成することができる。

【0073】

また、半導体装置１０のパッケージのＺ軸方向の厚みを小さくするために、半導体チップ６３の面６３ａと半導体チップ４２ｄの溝部３１ｄの底面３１ｅとの間の距離を小さくすることがある。

【0074】

このような場合において、仮に、半導体チップ６３と半導体チップ４２ａとの間にダイアタッチフィルム６８が設けられない場合、半導体チップ６３と半導体チップ４２ａとの間に狭い空間が形成される。

【0075】

このような狭い空間を封止樹脂６５で充填することは困難であるため、ボイドが発生しやすい。ボイドがある場合、リフロー処理を行うときにボイドにおいて水蒸気爆発が発生することがあり、好ましくない。

【0076】

これに対して、半導体装置１０では、半導体チップ６３と半導体チップ４２ａとの間にダイアタッチフィルム６８を設けることで、封止樹脂６５を充填することが困難な狭い空間を小さくすることができる。これにより、ボイドの発生を抑制することができるので、良好な半導体装置１０のパッケージを実現することができる。

【0077】

［第２実施形態］
第２実施形態に係る半導体装置について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

【0078】

図７及び図８は、第２実施形態に係る半導体装置の断面図である。なお、図７及び図８の見方は、図２及び図３とそれぞれ同様である。

【0079】

図７及び図８に示すように、半導体装置１１は、図１～図５に示す半導体装置１０と比べて、半導体チップ６３を面６３ａに垂直な方向に沿って平面視をしたときに、ダイアタッチフィルム６８が面６３ａからはみ出し部分６８ａがある点で第１実施形態に係る半導体装置１０と異なる。

【0080】

本実施形態では、はみ出し部分６８ａは、ダイアタッチフィルム６８のＸ軸＋方向及び－方向並びにＹ軸＋方向及び－方向にはみ出している。なお、はみ出し部分６８ａは、ダイアタッチフィルム６８のＸ軸＋方向及び－方向並びにＹ軸＋方向及び－方向のうちの少なくとも一方向にはみ出していればよい。

【0081】

また、はみ出し部分６８ａは、上方から下方に垂れている。はみ出し部分６８ａにおいて垂れている部分は、半導体チップ６３の側面と当接している。なお、はみ出し部分６８ａは、上方から下方に垂れる構成に限らず、半導体チップ４２ａにおける溝部３１ｄの底面３１ｅに当接しながら広がる構成でもよいし、半導体チップ６３の側面及び底面３１ｅのいずれにも当接せずに広がる構成でもよい。

【0082】

［第３実施形態］
第３実施形態に係る半導体装置について説明する。図９は、第３実施形態に係る半導体チップ及び配線基板の接続部分の拡大図である。図９に示すように、半導体装置１２は、図１～図５に示す半導体装置１０と比べて、半導体チップ６３と配線基板２５との電気的な接続がボンディングワイヤ８１を通じて行われる点で第１実施形態に係る半導体装置１０と異なる。

【0083】

半導体装置１２は、図１～図５に示す半導体装置１０と比べて、基板電極２５ｂ、チップ電極６３ｂ、封止樹脂６７及びバンプ７３の代わりに、基板電極２５ｃ、チップ電極６３ｅ、ボンディングワイヤ８１及びダイアタッチフィルム８２を備える。

【0084】

半導体チップ６３の下方の面は、ダイアタッチフィルム８２によって配線基板２５の面２５ａに接着される。

【0085】

配線基板２５の面２５ａには、基板電極２５ｃが設けられる。半導体チップ６３の上方の面６３ａには、チップ電極６３ｅが設けられる。ボンディングワイヤ８１は、基板電極２５ｃとチップ電極６３ｅとを電気的に接続する。

【0086】

本実施形態では、基板電極２５ｃ、チップ電極６３ｅ及びボンディングワイヤ８１の組が半導体チップ６３のＸ軸－方向及びＸ軸＋方向のそれぞれに設けられる。

【0087】

なお、半導体チップ６３のＸ軸－方向における基板電極２５ｃ、チップ電極６３ｅ及びボンディングワイヤ８１の組が、Ｙ軸方向にそって複数設けられてもよい。同様に、半導体チップ６３のＸ軸＋方向における基板電極２５ｃ、チップ電極６３ｅ及びボンディングワイヤ８１の組が、Ｙ軸方向に複数設けられてもよい。

【0088】

［第４実施形態］
第４実施形態に係る半導体装置について説明する。図１０は、第４実施形態に係る半導体装置を上方から見た平面図である。図１１は、図１０に示す切断線ＸＩ―ＸＩにおける断面図である。図１０及び図１１に示すように、半導体装置１３は、図１～図５に示す半導体装置１０と比べて、半導体チップ６３のＹ軸－方向の一部が開口部３２ｂを通じて孔部３２からはみ出ている点で第１実施形態に係る半導体装置１０と異なる。

【0089】

半導体装置１３は、図１～図５に示す半導体装置１０と比べて、ダイアタッチフィルム３５及び３７並びにスペーサ３６をさらに備える。

【0090】

例えば、配線基板２５における電極のパターンを簡易にするために、半導体チップ６３を基板電極２５ｃから離れた位置に設けることがある。

【0091】

このような場合、半導体チップ６３を面６３ａに垂直な方向に沿って平面視をしたときに、面６３ａのＹ軸－方向の一部が半導体チップ４２ａからはみ出ている。つまり、半導体チップ６３のＹ軸－方向の一部が、開口部３２ｂを通じて孔部３２からはみ出て露出する。

【0092】

一方、半導体チップ６３のＹ軸＋方向では空間が生成されるため、半導体チップ４２ａの下方の支持が弱くなる。ダイアタッチフィルム３５及び３７並びにスペーサ３６は、半導体チップ６３のＹ軸＋方向に設けられることで、半導体チップ４２ａの下方を支持する。

【0093】

スペーサ３６は、孔部３２の開口部３２ａ側に少なくとも一部が含まれる。具体的には、スペーサ３６は、例えば、半導体ウェハをダイシングすることによって形成される半導体基板である。スペーサ３６の形状は、上方及び下方がそれぞれＸＹ面と略平行な面３６ａ及び３６ｂとなっている板状である。

【0094】

面３６ａ及び３６ｂは、例えば矩形である。面３６ａ及び３６ｂの各々の長辺及び短辺は、例えばＸ軸及びＹ軸とそれぞれ略平行である。

【0095】

スペーサ３６を面３６ａに垂直な方向に沿って平面視をしたときに、面３６ａのＹ軸＋方向の一部は、半導体チップ４２ａからはみ出ている。つまり、スペーサ３６のＹ軸＋方向の一部が、開口部３２ａを通じて孔部３２からはみ出て露出する。

【0096】

ダイアタッチフィルム３５は、スペーサ３６と配線基板２５の面２５ａとの間に設けられる。スペーサ３６の下方の面３６ｂは、ダイアタッチフィルム３５によって配線基板２５の面２５ａに接着される。

【0097】

ダイアタッチフィルム３７は、スペーサ３６と溝部３１ｄの底面３１ｅとの間に設けられる。スペーサ３６の上方の面３６ａは、ダイアタッチフィルム３７によって半導体チップ４２ａにおける溝部３１ｄの底面３１ｅに接着される。

【0098】

［第５実施形態］
第５実施形態に係る半導体装置について説明する。図１２は、第５実施形態に係る半導体装置を上方から見た平面図である。図１３は、図１２に示す切断線ＸＩＩＩ―ＸＩＩＩにおける断面図である。図１２及び図１３に示すように、半導体装置１４は、図１～図５に示す半導体装置１０と比べて、半導体チップ６３のＹ軸＋方向の一部及びＹ軸－方向の一部が開口部３２ａ及び３２ｂをそれぞれ通じて孔部３２からはみ出ている点で第１実施形態に係る半導体装置１０と異なる。

【0099】

例えば、半導体チップ４２及び５２の集積化が進むことでＹ軸方向の幅が小さくなることがある。半導体チップ４２ａの幅が小さい場合、半導体チップ６３のＹ軸＋方向及びＹ軸－方向の両端がそれぞれ開口部３２ａ及び３２ｂを通じて孔部３２からはみ出ることがある。

【0100】

半導体チップ６３を面６３ａに垂直な方向に沿って平面視をしたときに、面６３ａのＹ軸＋方向の一部が半導体チップ４２ａからはみ出ている。つまり、半導体チップ６３のＹ軸＋方向の一部が、開口部３２ａを通じて孔部３２からはみ出て露出する。

【0101】

また、上記平面視をしたときに、面６３ａのＹ軸－方向の一部が半導体チップ４２ａからはみ出ている。つまり、半導体チップ６３のＹ軸－方向の一部が、開口部３２ｂを通じて孔部３２からはみ出て露出する。

【0102】

（ａ）実施形態では、溝部３１ｄがＹ軸方向に沿って形成される構成について説明したが、これに限定するものではない。溝部３１ｄは任意の方向に沿って形成される構成であってもよい。

【0103】

（ｂ）実施形態では、チップ積層体４０では、上方の半導体チップ４２ほどＹ軸－方向にずれる階段状に形成される構成について説明したが、これに限定するものではない。チップ積層体４０は、各半導体チップ４２をＹ軸方向にずらさずに、各半導体チップ４２のＸ軸方向及びＹ軸方向の両方の端面が揃うように形成される構成であってもよい。チップ積層体５０も同様である。

【0104】

（ｃ）実施形態では、半導体チップ４２ａの上方に他の半導体チップ４２が積層される構成について説明したが、これに限定するものではない。半導体チップ４２ａの上方に他の半導体チップ４２が積層されない構成であってもよい。

【0105】

（ｄ）実施形態では、チップ積層体４０には、４枚の半導体チップ４２が積層される構成について説明したが、これに限定するものではない。チップ積層体４０には、２枚以上３枚以下又は５枚以上の半導体チップ４２が積層される構成であってもよい。チップ積層体５０においても同様に、２枚以上３枚以下又は５枚以上の半導体チップ５２が積層される構成であってもよい。

【0106】

（ｅ）実施形態では、チップ積層体４０における半導体チップ４２はボンディングワイヤ６１ａによって配線基板２５と電気的に接続される構成について説明したが、これに限定するものではない。半導体チップ４２は、他の接続方法によって配線基板２５と電気的に接続される構成であってもよい。例えば、半導体チップ４２ａは、フリップチップ接続などによって配線基板２５と電気的に接続される。半導体チップ４２ｂ～４２ｄは、半導体チップ４２ａを貫通する貫通電極などによって配線基板２５と電気的に接続される。

【0107】

（ｆ）本開示に係る半導体装置の製造方法は、
半導体ウエハの第１面に電極が設けられる半導体メモリを形成し、
前記半導体ウエハの第２面に第１接着層を配設し、
前記第１接着層の一部及び前記半導体ウエハの前記第２面の一部を除去して溝部を形成し、
前記半導体ウエハをダイシングして半導体メモリチップを形成し、
配線基板上に半導体メモリコントローラチップを配設し、
前記半導体メモリコントローラチップ上に第２接着層を配設し、
前記半導体メモリチップに形成された前記溝部の底面と、前記半導体メモリコントローラチップ上の前記第２接着層とが当接し、かつ、前記配線基板と前記第１接着層とが当接するように前記半導体メモリチップを前記配線基板上に配設し、
封止樹脂を用いて少なくとも前記半導体メモリチップを封止する。

【0108】

（ｇ）本開示に係る半導体装置は、
主面を有する第１半導体チップであって、前記主面を第１面及び第２面に分断する溝部が形成される前記第１半導体チップと、
前記第１半導体チップの前記第１面及び前記第２面と対向する第３面を有する配線基板と、
前記第１半導体チップの前記第１面と前記配線基板の前記第３面との間に設けられる第１接着層と、
前記第１半導体チップの前記第２面と前記配線基板の前記第３面との間に設けられる第２接着層と、
前記第１半導体チップの前記溝部及び前記配線基板の前記第３面によって形成される孔部であって、両端に第１開口部及び第２開口部を有する前記孔部に少なくとも一部が配設される第２半導体チップと、
前記溝部の底面の少なくとも一部と、前記底面と対向する前記第２半導体チップの第４面の少なくとも一部と、の間に設けられる第３接着層と、
少なくとも前記第１半導体チップを封止する封止樹脂と、を備え、
前記主面は矩形であり、
前記溝部は、前記第１面及び前記第２面が矩形になるように前記主面を分断し、
前記第１面の面積及び前記第２面の面積が略同じであり、
前記溝部は、前記矩形の短辺と略平行に延びている。

【0109】

以上、具体例を参照しつつ本実施形態について説明した。しかし、本開示はこれらの具体例に限定されるものではない。これら具体例に、当業者が適宜設計変更を加えたものも、本開示の特徴を備えている限り、本開示の範囲に包含される。前述した各具体例が備える各要素およびその配置、条件、形状などは、例示したものに限定されるわけではなく適宜変更することができる。前述した各具体例が備える各要素は、技術的な矛盾が生じない限り、適宜組み合わせを変えることができる。

【符号の説明】

【0110】

１０、１１、１２、１３、１４…半導体装置
２５…配線基板
２５ａ…面
２５ｂ、２６、２６ａ、２６ｂ、２６ｃ、２５ｃ、２７…基板電極
３１ａ…主面
３１ｂ、３１ｃ…面
３１ｄ…溝部
３１ｅ…底面
３１ｆ、３１ｇ…側面
３１ｈ、３１ｈａ、３１ｈｂ、３１ｈｃ…面
３１ｉ、３１ｊ…縁
３２…孔部
３２ａ、３２ｂ…開口部
３５…ダイアタッチフィルム
３６…スペーサ
３６ａ、３６ｂ…面
３７…ダイアタッチフィルム
４０、５０…チップ積層体
４１、４１ａ、４１ａａ、４１ａｂ、５１…ダイアタッチフィルム
４２、４２ａ、４２ｂ、５２…半導体チップ
４３ａ、４３ａａ、４３ａｂ、４３ａｃ、４３ｂ、４３ｃ、４３ｄ、５３ａ、５３ｂ、５３ｃ、５３ｄ…チップ電極
６１、６１ａ、６１ｂ、６１ｃ、６２…ボンディングワイヤ
６３…半導体チップ
６３ａ…面
６３ｂ…チップ電極
６３ｃ、６３ｄ…側面
６３ｅ…チップ電極
６４…半田ボール
６５、６７…封止樹脂
６８…ダイアタッチフィルム
６８ａ…はみ出し部分
７３…バンプ
８１…ボンディングワイヤ
８２…ダイアタッチフィルム
１０１…半導体ウェハ
１０１ａ…記憶回路
１０２、１０３…ブレード
１０４…ダイシングライン

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図6C】

【図6D】

【図6E】

【図6F】

【図6G】

【図6H】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】