特開 2024-79236 電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024079236

(43)【公開日】2024-06-11

(54)【発明の名称】電力変換装置

(51)【国際特許分類】

   H02M 7/48 20070101AFI20240604BHJP

   H02M 1/08 20060101ALI20240604BHJP

【ＦＩ】

H02M7/48 E

H02M1/08 A

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022192065

(22)【出願日】2022-11-30

(71)【出願人】

【識別番号】501137636

【氏名又は名称】株式会社ＴＭＥＩＣ

(74)【代理人】

【識別番号】100108062

【弁理士】

【氏名又は名称】日向寺 雅彦

(74)【代理人】

【識別番号】100168332

【弁理士】

【氏名又は名称】小崎 純一

(74)【代理人】

【識別番号】100146592

【弁理士】

【氏名又は名称】市川 浩

(74)【代理人】

【識別番号】100172188

【弁理士】

【氏名又は名称】内田 敬人

(72)【発明者】

【氏名】常盤 歩夢

(72)【発明者】

【氏名】柏木 航平

【テーマコード（参考）】

5H740

5H770

【Ｆターム（参考）】

5H740BA11

5H740BA12

5H740BB01

5H740BB08

5H740BC01

5H740BC02

5H740JA01

5H740JB01

5H740KK01

5H770DA03

5H770DA41

5H770EA01

5H770GA02

(57)【要約】

【課題】直列に接続された複数のスイッチング素子のスイッチングタイミングの調整作業をより簡単に行うことができる電力変換装置を提供する。
【解決手段】複数のスイッチ部と、複数のスイッチ部のそれぞれを駆動するための複数の駆動回路と、を有し、複数のスイッチ部のスイッチングにより、電力の変換を行う主回路部と、主回路部による電力の変換を制御する制御装置と、を備え、複数のスイッチ部のそれぞれは、直列に接続された複数のスイッチング素子を有し、複数の駆動回路のそれぞれは、複数のスイッチング素子のそれぞれに対応して設けられた複数の調整回路を有し、複数の調整回路のそれぞれは、複数の設定を有し、選択された設定に応じて遅れ時間の長さを変化させることにより、複数のスイッチング素子のそれぞれのスイッチングタイミングを調整できるようにする電力変換装置が提供される。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数のスイッチ部と、前記複数のスイッチ部のそれぞれを駆動するための複数の駆動回路と、を有し、前記複数のスイッチ部のスイッチングにより、電力の変換を行う主回路部と、
前記複数のスイッチ部のそれぞれに対応する複数の制御信号を前記複数の駆動回路のそれぞれに送信し、前記複数のスイッチ部のスイッチングを制御することにより、前記主回路部による電力の変換を制御する制御装置と、
を備え、
前記複数のスイッチ部のそれぞれは、直列に接続された複数のスイッチング素子を有し、
前記複数のスイッチング素子は、一対の主端子と、制御端子と、を有するとともに、前記一対の主端子間に電流を流すオン状態と、前記一対の主端子間の電流の流れを遮断するオフ状態と、を有し、前記一対の主端子間の電圧、及び前記制御端子の電圧に応じて、前記オン状態及び前記オフ状態を切り替え、
前記複数の駆動回路のそれぞれは、前記複数のスイッチング素子のそれぞれに対応して設けられた複数の調整回路を有し、
前記複数の調整回路のそれぞれは、前記制御装置から入力された前記制御信号を基に、前記複数のスイッチング素子のそれぞれに対応する複数の駆動信号を生成し、前記複数の駆動信号を前記複数のスイッチング素子の前記制御端子に入力することによって前記複数のスイッチング素子のそれぞれのスイッチングを行うとともに、前記複数のスイッチング素子のスイッチングのタイミングを前記制御信号に応じたタイミングよりも遅らせる遅れ時間を設定可能であり、前記遅れ時間の長さの異なる複数の設定を有し、前記複数の設定のうちのいずれか１つの設定を任意に選択できるようにし、選択された設定に応じて前記遅れ時間の長さを変化させることにより、前記複数のスイッチング素子のそれぞれのスイッチングタイミングを調整できるようにする電力変換装置。

【請求項2】

前記複数の調整回路のそれぞれは、
複数の抵抗素子と、
前記複数の抵抗素子の接続状態を切り替える切替回路と、
前記切替回路を介して前記複数の抵抗素子のいずれかと接続されるコンデンサと、
を有し、
前記遅れ時間の長さの異なる複数の設定は、前記複数の抵抗素子の複数の接続状態の設定であり、
前記調整回路は、前記複数の抵抗素子の接続状態を切り替え、前記複数の抵抗素子による合成抵抗値を変化させるとともに、前記合成抵抗値と前記コンデンサの静電容量値とによる時定数を変化させることにより、前記複数の抵抗素子の複数の接続状態の設定に応じて前記遅れ時間の長さを変更可能とする請求項１記載の電力変換装置。

【請求項3】

前記複数の調整回路のそれぞれは、前記遅れ時間の長さの異なる複数の設定を切り替えるための操作部を有し、
前記操作部は、前記遅れ時間の長さの異なる複数の設定のそれぞれに対応する複数の操作位置を有し、前記複数の設定のうちのいずれか１つの設定を前記複数の操作位置によって任意に選択できるようにする請求項１記載の電力変換装置。

【請求項4】

前記複数の調整回路のそれぞれは、
対応する前記スイッチング素子の前記オフ状態から前記オン状態への切り替わりのタイミングを調整可能とする第１調整部と、
対応する前記スイッチング素子の前記オン状態から前記オフ状態への切り替わりのタイミングを調整可能とする第２調整部と、
を有する請求項１記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、電力変換装置に関する。

【背景技術】

【0002】

複数のスイッチ部を有し、複数のスイッチ部のスイッチングによって電力の変換を行う電力変換装置がある。こうした電力変換装置において、複数のスイッチ部のそれぞれに直列に接続された複数のスイッチング素子を設けることが行われている。これにより、各スイッチング素子の耐圧の上昇を抑制しつつ、高電圧を出力することが可能となる。

【0003】

一方で、複数のスイッチング素子を直列に接続した電力変換装置では、各スイッチング素子の特性のバラツキなどにより、各スイッチング素子のスイッチングタイミングにバラツキが生じてしまう可能性がある。直列に接続された複数のスイッチング素子のスイッチングタイミングにバラツキが生じると、例えば、直列に接続された複数のスイッチング素子のうちの一部のスイッチング素子のみに過大な電圧が印加され、そのスイッチング素子の故障の要因となってしまう恐れがある。

【0004】

このため、複数のスイッチング素子を直列に接続した電力変換装置において、各スイッチング素子のスイッチングタイミングの調整を行う調整回路を設けることが提案されている。各スイッチング素子は、制御端子を有し、制御端子に入力される駆動信号に応じてオン状態及びオフ状態を切り替える。調整回路は、例えば、多回転型のボリューム抵抗を有し、多回転型のボリューム抵抗の抵抗値の調整によってスイッチング素子に入力される駆動信号のタイミングを調整することにより、スイッチング素子のスイッチングタイミングを調整する。

【0005】

しかしながら、多回転型のボリューム抵抗を有する調整回路では、例えば、スイッチングタイミングの調整幅に対してボリューム抵抗のつまみをどの程度回転させればよいかが把握し難く、調整作業に時間がかかってしまう可能性がある。このため、複数のスイッチング素子を直列に接続した電力変換装置では、スイッチングタイミングの調整作業をより簡単に行えるようにすることが望まれる。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１１－６６９８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

実施形態は、直列に接続された複数のスイッチング素子のスイッチングタイミングの調整作業をより簡単に行うことができる電力変換装置を提供する。

【課題を解決するための手段】

【0008】

本実施形態によれば、複数のスイッチ部と、前記複数のスイッチ部のそれぞれを駆動するための複数の駆動回路と、を有し、前記複数のスイッチ部のスイッチングにより、電力の変換を行う主回路部と、前記複数のスイッチ部のそれぞれに対応する複数の制御信号を前記複数の駆動回路のそれぞれに送信し、前記複数のスイッチ部のスイッチングを制御することにより、前記主回路部による電力の変換を制御する制御装置と、を備え、前記複数のスイッチ部のそれぞれは、直列に接続された複数のスイッチング素子を有し、前記複数のスイッチング素子は、一対の主端子と、制御端子と、を有するとともに、前記一対の主端子間に電流を流すオン状態と、前記一対の主端子間の電流の流れを遮断するオフ状態と、を有し、前記一対の主端子間の電圧、及び前記制御端子の電圧に応じて、前記オン状態及び前記オフ状態を切り替え、前記複数の駆動回路のそれぞれは、前記複数のスイッチング素子のそれぞれに対応して設けられた複数の調整回路を有し、前記複数の調整回路のそれぞれは、前記制御装置から入力された前記制御信号を基に、前記複数のスイッチング素子のそれぞれに対応する複数の駆動信号を生成し、前記複数の駆動信号を前記複数のスイッチング素子の前記制御端子に入力することによって前記複数のスイッチング素子のそれぞれのスイッチングを行うとともに、前記複数のスイッチング素子のスイッチングのタイミングを前記制御信号に応じたタイミングよりも遅らせる遅れ時間を設定可能であり、前記遅れ時間の長さの異なる複数の設定を有し、前記複数の設定のうちのいずれか１つの設定を任意に選択できるようにし、選択された設定に応じて前記遅れ時間の長さを変化させることにより、前記複数のスイッチング素子のそれぞれのスイッチングタイミングを調整できるようにする電力変換装置が提供される。

【発明の効果】

【0009】

本実施形態では、直列に接続された複数のスイッチング素子のスイッチングタイミングの調整作業をより簡単に行うことができる電力変換装置が提供される。

【図面の簡単な説明】

【0010】

【図1】実施形態に係る電力変換装置を模式的に表すブロック図である。

【図2】実施形態に係るスイッチ部及び駆動回路を模式的に表すブロック図である。

【図3】実施形態に係る調整回路を模式的に表すブロック図である。

【図4】実施形態に係る調整回路の動作の一例を模式的に表す表である。

【図5】実施形態に係る調整回路の動作の一例を模式的に表すタイミングチャートである。

【図6】実施形態に係る調整回路の変形例を模式的に表すブロック図である。

【図7】実施形態に係る調整回路の変形例を模式的に表すブロック図である。

【図8】変形例の調整回路の動作の一例を模式的に表すタイミングチャートである。

【発明を実施するための形態】

【0011】

以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。

【0012】

図１は、実施形態に係る電力変換装置を模式的に表すブロック図である。
図１に表したように、電力変換装置１０は、主回路部１２と、制御装置１４と、を備える。

【0013】

主回路部１２は、複数のスイッチ部２１～２６と、複数のスイッチ部２１～２６のそれぞれに対して逆並列に接続された複数の整流素子３１～３６と、複数のスイッチ部２１～２６のそれぞれに対して並列に接続された電荷蓄積素子４０と、複数のスイッチ部２１～２６のそれぞれを駆動するための複数の駆動回路４１～４６と、を有する。

【0014】

主回路部１２は、複数のスイッチ部２１～２６のスイッチングにより、電力の変換を行う。主回路部１２は、例えば、三相ブリッジ接続された６つのスイッチ部２１～２６を有する。主回路部１２は、例えば、三相２レベルインバータである。

【0015】

主回路部１２では、各スイッチ部２１～２６の両端が、一対の直流端子ｄ１、ｄ２となり、スイッチ部２１とスイッチ部２２との接続点、スイッチ部２３とスイッチ部２４との接続点、及びスイッチ部２５とスイッチ部２６との接続点が、それぞれ３つの交流端子ａ１～ａ３となる。

【0016】

主回路部１２は、各交流端子ａ１～ａ３を介して交流回路と接続される。交流回路は、例えば、交流の電力系統や交流負荷などである。各交流端子ａ１～ａ３は、例えば、図示を省略した遮断器や変圧器などを介して交流回路と接続される。また、主回路部１２は、一対の直流端子ｄ１、ｄ２を介して直流回路と接続される。直流回路は、例えば、直流電源や直流負荷などである。主回路部１２は、例えば、各スイッチ部２１～２６のスイッチングにより、直流から交流への変換及び交流から直流への変換の少なくとも一方を行う。

【0017】

各スイッチ部２１～２６は、例えば、一対の主端子を有する。また、各スイッチ部２１～２６は、オン状態と、オフ状態と、を有する。オン状態は、一対の主端子間に電流を流す状態である。オフ状態は、一対の主端子間の電流の流れを遮断する状態である。なお、オフ状態は、一対の主端子間に完全に電流が流れない状態に限ることなく、主回路部１２の動作に影響の無い範囲の微弱な電流が一対の主端子間に流れる状態でもよい。

【0018】

各整流素子３１～３６は、対応する各スイッチ部２１～２６の一対の主端子に対して逆並列に接続されている。各整流素子３１～３６の順方向は、各スイッチ部２１～２６の一対の主端子間に流れる電流の向きに対して逆向きである。各整流素子３１～３６は、いわゆる還流ダイオードである。

【0019】

但し、主回路部１２の構成は、上記に限定されるものではない。主回路部１２は、例えば、単相２レベルインバータなどでもよい。交流電力は、三相交流電力に限ることなく、単相交流電力などでもよい。主回路部１２は、例えば、３レベルインバータなどのマルチレベルインバータなどでもよい。主回路部１２の構成は、複数のスイッチ部２１～２６のスイッチングにより、電力の変換を行うことが可能な任意の構成でよい。また、主回路部１２による電力の変換は、直流電力から別の直流電力の変換、あるいは交流電力から別の交流電力への変換などでもよい。主回路部１２による電力の変換は、電力を別の電力に変換する任意の変換でよい。

【0020】

制御装置１４は、主回路部１２による電力の変換の動作を制御する。制御装置１４は、複数のスイッチ部２１～２６のそれぞれに対応する複数の制御信号を複数の駆動回路４１～４６のそれぞれに送信する。各駆動回路４１～４６は、制御装置１４から入力された制御信号に基づいて、各スイッチ部２１～２６のオン状態及びオフ状態を切り替える。このように、制御装置１４は、各駆動回路４１～４６に制御信号を送信し、各スイッチ部２１～２６のスイッチングを制御することにより、主回路部１２による電力の変換を制御する。

【0021】

図２は、実施形態に係るスイッチ部及び駆動回路を模式的に表すブロック図である。
図２に表したように、スイッチ部２１は、複数のスイッチング素子５０と、複数のスナバ回路５２と、を有する。駆動回路４１は、複数の調整回路５４を有する。なお、他のスイッチ部２２～２６の構成は、スイッチ部２１の構成と実質的に同じであり、他の駆動回路４２～４６の構成は、駆動回路４１の構成と実質的に同じであるから、これらについての詳細な説明は省略する。

【0022】

複数のスイッチング素子５０は、直列に接続されている。複数のスイッチング素子５０は、スイッチ部２１の一対の主端子２１ａ、２１ｂの間に直列に接続される。これにより、主回路部１２では、スイッチ部２１～２６の両端に印加される電圧を複数のスイッチング素子５０で分担することができる。従って、複数のスイッチング素子５０に高い耐圧が必要となることを抑制しつつ、比較的高い電圧の電力変換を行うことができる。

【0023】

複数のスイッチング素子５０は、一対の主端子と、制御端子と、を有する。また、複数のスイッチング素子５０は、オン状態と、オフ状態と、を有する。各スイッチ部２１～２６と同様に、オン状態は、一対の主端子間に電流を流す状態である。オフ状態は、一対の主端子間の電流の流れを遮断する状態である。オフ状態は、一対の主端子間に完全に電流が流れない状態に限ることなく、主回路部１２の動作に影響の無い範囲の微弱な電流が一対の主端子間に流れる状態でもよい。各スイッチ部２１～２６のオン状態は、換言すれば、複数のスイッチング素子５０の全てがオン状態になった状態である。各スイッチ部２１～２６のオフ状態は、換言すれば、複数のスイッチング素子５０の少なくともいずれかがオフ状態になった状態である。

【0024】

複数のスイッチング素子５０は、一対の主端子間の電圧、及び制御端子の電圧に応じて、オン状態及びオフ状態を切り替える。複数のスイッチング素子５０は、例えば、ＩＧＢＴやＭＯＳＦＥＴなどの自励式の半導体素子である。但し、複数のスイッチング素子５０は、これに限ることなく、オン状態及びオフ状態を任意に切り替えることが可能な任意の素子でよい。

【0025】

複数のスナバ回路５２は、複数のスイッチング素子５０のそれぞれに対応して設けられている。複数のスナバ回路５２のそれぞれは、複数のスイッチング素子５０のそれぞれと並列に接続される。スナバ回路５２は、スイッチング素子５０の遮断時に生じる過渡的な高電圧を抑制する。

【0026】

各スナバ回路５２は、例えば、抵抗器５２ａとコンデンサ５２ｂとの直列接続体を有する。抵抗器５２ａは、換言すれば、スイッチング素子５０の一対の主端子間に設けられる。コンデンサ５２ｂは、換言すれば、抵抗器５２ａとスイッチング素子５０の一方の主端子との間に設けられる。

【0027】

この例において、各スナバ回路５２は、いわゆるＲＣスナバ回路である。但し、各スナバ回路５２の構成は、ＲＣスナバ回路に限ることなく、スイッチング素子５０に並列に接続され、スイッチング素子５０の遮断時に生じる過渡的な高電圧を抑制可能な任意の構成でよい。また、各スナバ回路５２は、必要に応じて設けられ、省略可能である。

【0028】

複数の調整回路５４は、複数のスイッチング素子５０のそれぞれに対応して設けられている。複数の調整回路５４のそれぞれは、複数のスイッチング素子５０のそれぞれの制御端子と接続される。また、複数の調整回路５４のそれぞれは、制御装置１４と接続される。換言すれば、複数の調整回路５４は、制御装置１４と、複数のスイッチング素子５０の制御端子と、のそれぞれの間に設けられる。複数の調整回路５４は、制御装置１４から出力されたスイッチ部２１（駆動回路４１）に対する制御信号の入力を受ける。このように、複数の調整回路５４のそれぞれには、制御装置１４から出力されたスイッチ部２１に対する同じ制御信号が入力される。

【0029】

複数の調整回路５４は、制御装置１４から入力された制御信号を基に、複数のスイッチング素子５０のそれぞれに対応する複数の駆動信号を生成し、生成した複数の駆動信号を複数のスイッチング素子５０の制御端子に入力することによって複数のスイッチング素子５０のそれぞれのスイッチングを行う。換言すれば、複数の調整回路５４は、生成した複数の駆動信号を複数のスイッチング素子５０の制御端子に入力し、複数のスイッチング素子５０の制御端子の電圧の大きさを変化させることにより、複数のスイッチング素子５０のオン状態及びオフ状態を切り替える。

【0030】

この際、複数のスイッチング素子５０のスイッチングのタイミングは、複数のスイッチング素子５０の特性のバラツキや複数のスナバ回路５２の特性のバラツキなどにより、各スイッチング素子５０の制御端子に同じ駆動信号を入力したとしても変化してしまう可能性がある。

【0031】

このため、複数の調整回路５４は、入力された制御信号を基に複数のスイッチング素子５０のスイッチングを行うとともに、複数のスイッチング素子５０のスイッチングタイミングを調整できるようにする。複数の調整回路５４は、複数のスイッチング素子５０のスイッチングタイミングを調整するように複数の駆動信号の生成を行うことにより、複数のスイッチング素子５０のスイッチングタイミングの調整を可能にする。

【0032】

複数の調整回路５４は、複数のスイッチング素子５０のスイッチングタイミングのアンバランスを抑制し、複数のスイッチング素子５０を実質的に同時にスイッチングできるようにする。これにより、例えば、複数のスイッチング素子５０のスイッチングタイミングのバラツキにより、複数のスイッチング素子５０のうちの一部のスイッチング素子５０のみに過大な電圧が印加されてしまうことなどを抑制することができる。

【0033】

図３は、実施形態に係る調整回路を模式的に表すブロック図である。
図３に表したように、調整回路５４は、複数の抵抗素子６０と、切替回路６２と、コンデンサ６４と、論理積回路６６と、を有する。また、調整回路５４は、入力端子５４ａと、出力端子５４ｂと、を有する。入力端子５４ａは、制御装置１４と接続される。制御装置１４から出力された制御信号は、入力端子５４ａに入力される。出力端子５４ｂは、対応するスイッチング素子５０の制御端子と接続される。

【0034】

論理積回路６６は、一対の入力端子６６ａ、６６ｂと、出力端子６６ｃと、を有する。論理積回路６６は、換言すれば、ＡＮＤ回路である。論理積回路６６の一方の入力端子６６ａは、調整回路５４の入力端子５４ａと接続される。これにより、入力端子６６ａには、制御装置１４からの制御信号が入力される。出力端子６６ｃは、調整回路５４の出力端子５４ｂと接続される。従って、この例では、論理積回路６６の出力が、駆動信号として対応するスイッチング素子５０の制御端子に入力される。

【0035】

複数の抵抗素子６０の一端は、それぞれ調整回路５４の入力端子５４ａと接続される。これにより、複数の抵抗素子６０にも、制御装置１４からの制御信号が入力される。複数の抵抗素子６０の他端は、切替回路６２と接続される。

【0036】

切替回路６２は、複数の抵抗素子６０のそれぞれに対応して設けられた複数のスイッチ６２ａと、複数のスイッチ６２ａの開閉を切り替えるための操作部６２ｂと、を有する。複数のスイッチ６２ａのそれぞれの一端は、複数の抵抗素子６０のそれぞれの他端と接続される。複数のスイッチ６２ａのそれぞれの他端は、論理積回路６６の他方の入力端子６６ｂと接続される。

【0037】

切替回路６２は、複数のスイッチ６２ａの開閉を切り替えることにより、複数の抵抗素子６０の接続状態を切り替える。切替回路６２は、例えば、調整回路５４の入力端子５４ａと論理積回路６６の入力端子６６ｂとの間における複数の抵抗素子６０の並列接続数を任意に切り替える。

【0038】

切替回路６２は、上記のように、複数の抵抗素子６０の接続状態を切り替えることにより、複数の抵抗素子６０による合成抵抗値を変化させる。切替回路６２は、例えば、複数の抵抗素子６０の接続状態を切り替えることにより、調整回路５４の入力端子５４ａと論理積回路６６の入力端子６６ｂとの間の抵抗値を、複数の抵抗素子６０による合成抵抗値に応じて変化させる。切替回路６２は、例えば、複数のスイッチ６２ａの開閉を切り替え、複数の抵抗素子６０のうちの並列に接続する抵抗素子６０の数を変化させることにより、複数の抵抗素子６０による合成抵抗値を任意に変化させる。

【0039】

操作部６２ｂは、例えば、回転式の操作部である。切替回路６２は、例えば、操作部６２ｂの操作位置（回転位置）に応じて複数のスイッチ６２ａの開閉を切り替える。操作部６２ｂは、例えば、複数の抵抗素子６０の接続状態の組み合わせの数に応じた複数の操作位置を有する。換言すれば、複数の操作位置のそれぞれは、複数の抵抗素子６０による複数の接続状態のそれぞれに対応する。これにより、操作部６２ｂは、複数の抵抗素子６０の複数の接続状態のうちのいずれか１つの接続状態を複数の操作位置によって任意に選択できるようにする。切替回路６２は、例えば、アブソリュート形のロータリエンコーダである。

【0040】

但し、切替回路６２の構成は、上記に限ることなく、複数のスイッチ６２ａの開閉を切り替えることにより、複数の抵抗素子６０の接続状態を任意に切り替えることが可能な任意の構成でよい。操作部６２ｂは、回転式の操作部に限ることなく、例えば、スライド式の操作部などでもよい。操作部６２ｂは、複数の操作位置を有し、手動操作の入力を受けて操作位置を切り替えることにより、複数の抵抗素子６０の複数の接続状態を任意に切り替えることが可能な任意の操作部でよい。

【0041】

コンデンサ６４の一端は、切替回路６２を介して複数の抵抗素子６０のいずれかと接続されるとともに、論理積回路６６の他方の入力端子６６ｂと接続される。コンデンサ６４の他端は、例えば、グランド電位の端子と接続される。換言すれば、コンデンサ６４は、入力端子６６ｂに対して並列に接続される。

【0042】

論理積回路６６の一方の入力端子６６ａには、上記のように、制御装置１４からの制御信号が入力される。論理積回路６６の他方の入力端子６６ｂには、制御装置１４からの制御信号が、複数の抵抗素子６０及び切替回路６２を介して入力される。入力端子６６ｂには、より詳しくは、制御装置１４からの制御信号が、複数の抵抗素子６０のうちの切替回路６２によって接続された抵抗素子６０を介して入力される。

【0043】

論理積回路６６は、入力端子６６ａに入力された制御信号と、入力端子６６ｂに入力された制御信号と、の論理積を演算し、論理積の演算結果を駆動信号として対応するスイッチング素子５０の制御端子に入力する。

【0044】

図４は、実施形態に係る調整回路の動作の一例を模式的に表す表である。
図４は、複数の抵抗素子６０の数を４つとした場合の調整回路５４の動作の一例を表す。図４に表したように、複数の抵抗素子６０の抵抗値は、それぞれ異なる抵抗値に設定される。切替回路６２は、例えば、複数のスイッチ６２ａの開閉を切り替え、複数の抵抗素子６０のうちの並列に接続する抵抗素子６０の数を任意に変化させるとともに、並列に接続する抵抗素子６０の組み合わせを任意に変化させる。

【0045】

これにより、複数の抵抗素子６０による合成抵抗値をより細かく設定することが可能となる。例えば、図４に表したように、複数の抵抗素子６０の数を４つとし、４つの抵抗素子６０のそれぞれの抵抗値を異なる値に設定した場合には、並列に接続する抵抗素子６０の組み合わせを変化させることで、複数の抵抗素子６０による合成抵抗値を１６通りに変化させることができる。但し、複数の抵抗素子６０のそれぞれの抵抗値は、同じでもよい。複数の抵抗素子６０のそれぞれの抵抗値は、必要な合成抵抗値のパターンなどに応じて任意に設定すればよい。

【0046】

図５は、実施形態に係る調整回路の動作の一例を模式的に表すタイミングチャートである。
図５は、制御装置１４から論理積回路６６の入力端子６６ａに入力される制御信号（図５のＡ）と、複数の抵抗素子６０及び切替回路６２を介して論理積回路６６の入力端子６６ｂに入力される制御信号（図５のＢ）と、論理積回路６６の出力端子６６ｃから出力される駆動信号（図５のＣ）と、のそれぞれの一例を模式的に表す。

【0047】

図５に表したように、制御信号は、電圧の高い状態と、電圧の低い状態と、を有する。電圧の高い状態は、例えば、スイッチ部２１のオン状態に対応し、電圧の低い状態は、例えば、スイッチ部２１のオフ状態に対応する。制御信号は、例えば、電圧の高い状態と、電圧の低い状態と、を所定の周期で繰り返すとともに、電圧の高い状態及び電圧の低い状態の比率を変化させることによって各スイッチ部２１～２６のスイッチングの制御を行うための制御信号である。制御信号は、例えば、ＰＷＭ制御用の制御信号である。制御信号は、例えば、ゲート信号、あるいはゲート指令などと呼ばれる場合もある。

【0048】

論理積回路６６の出力である駆動信号は、入力端子６６ａ及び入力端子６６ｂの双方の入力が電圧の高い状態の時に、電圧の高い状態となり、入力端子６６ａ及び入力端子６６ｂの少なくとも一方の入力が電圧の低い状態の時に、電圧の低い状態となる。このように、駆動信号も、制御信号と同様に、電圧の高い状態と、電圧の低い状態と、を有する。各スイッチング素子５０は、例えば、駆動信号（制御端子）の電圧の高い状態の時にオン状態となり、駆動信号（制御端子）の電圧の低い状態の時にオフ状態となる。

【0049】

但し、制御信号の電圧の大きさ、各スイッチング素子５０の制御端子の電圧の大きさ、及び各スイッチング素子５０のオン・オフの関係は、上記に限定されるものではない。制御信号の電圧の大きさ、各スイッチング素子５０の制御端子の電圧の大きさ、及び各スイッチング素子５０のオン・オフの関係は、各スイッチング素子５０の特性に応じて適宜設定すればよい。

【0050】

図５に表したように、複数の抵抗素子６０及び切替回路６２を介して論理積回路６６の入力端子６６ｂに入力される制御信号には、制御装置１４から入力された元の制御信号に対して時定数τに応じた遅れが生じる。このため、入力端子６６ａに入力される制御信号と、入力端子６６ｂに入力される制御信号と、の論理積によって演算される駆動信号にも、制御装置１４から入力された元の制御信号に対して時定数τに応じた遅れが生じる。

【0051】

複数の抵抗素子６０による合成抵抗値をＲｃｏｍ、コンデンサ６４の静電容量値をＣ１とする場合、時定数τは、τ＝Ｒｃｏｍ×Ｃ１で表すことができる。従って、調整回路５４では、複数の抵抗素子６０の接続状態を切り替え、複数の抵抗素子６０による合成抵抗値Ｒｃｏｍを変化させることにより、時定数τを変化させることができる。

【0052】

コンデンサ６４は、例えば、切替回路６２を介して接続された複数の抵抗素子６０のいずれかとともにＲＣローパスフィルタを構成する。調整回路５４は、例えば、複数の抵抗素子６０の接続状態を切り替え、複数の抵抗素子６０による合成抵抗値Ｒｃｏｍを変化させ、ＲＣローパスフィルタの特性を変化させることにより、時定数τを変化させる。

【0053】

このように、調整回路５４は、時定数τを変化させ、入力端子６６ｂに入力される制御信号の遅れ時間の長さを変化させることにより、対応するスイッチング素子５０のスイッチングタイミングを調整できるようにする。また、調整回路５４は、元の制御信号と、遅れ時間を変化させた後の制御信号と、の論理積の演算結果を駆動信号として出力する。これにより、例えば、遅れ時間の変化に応じて駆動信号の立ち上がり及び立ち下がりに傾き（なまり）が生じ、スイッチング素子５０がオフ状態からオン状態又はオン状態からオフ状態に緩やかに変化し、損失が大きくなってしまうことを抑制することができる。

【0054】

調整回路５４は、例えば、時定数τを変化させることにより、駆動信号の電圧の低い状態から電圧の高い状態への切り替わりのタイミングを調整可能とする。換言すれば、調整回路５４は、例えば、時定数τを変化させることにより、対応するスイッチング素子５０のオフ状態からオン状態への切り替わりのタイミングを調整可能とする。

【0055】

このように、複数の調整回路５４のそれぞれは、複数のスイッチング素子５０のスイッチングのタイミングを制御信号に応じたタイミングよりも遅らせる遅れ時間を設定可能である。複数の調整回路５４のそれぞれは、遅れ時間の長さの異なる複数の設定を有し、複数の設定のうちのいずれか１つの設定を任意に選択できるようにし、選択された設定に応じて遅れ時間の長さを変化させることにより、複数のスイッチング素子５０のそれぞれのスイッチングタイミングを任意に調整できるようにする。

【0056】

この例において、遅れ時間の長さの異なる複数の設定は、複数の抵抗素子６０の複数の接続状態の設定である。複数の調整回路５４は、換言すれば、複数の抵抗素子６０の複数の接続状態の設定を有し、複数の抵抗素子６０の複数の接続状態の設定のうちのいずれか１つの設定を任意に選択できるようにし、選択された設定に応じて遅れ時間の長さを変化させることにより、複数のスイッチング素子５０のそれぞれのスイッチングタイミングを任意に調整できるようにする。

【0057】

調整回路５４は、例えば、複数の抵抗素子６０の接続状態を切り替え、複数の抵抗素子６０による合成抵抗値Ｒｃｏｍを変化させるとともに、合成抵抗値Ｒｃｏｍとコンデンサ６４の静電容量値とによる時定数τを変化させることにより、複数の抵抗素子６０の複数の接続状態の設定に応じて遅れ時間の長さを変更可能とする。

【0058】

複数の調整回路５４は、初期状態においては、例えば、図４の表に表した７番目の設定や８番目の設定など、遅れ時間の長さの異なる複数の設定のうちの中間的な設定を選択した状態としておく。電力変換装置１０では、例えば、初期状態の遅れ時間が設定された状態において、複数のスイッチング素子５０のスイッチングタイミングの確認が行われる。スイッチングタイミングの確認は、例えば、各スイッチング素子５０が過電圧とならない程度の電圧が、スイッチ部２１の両端に印加された状態で行われる。例えば、複数のスイッチング素子５０のうちの最も多いオンタイミングのスイッチング素子５０に合わせるように、他のスイッチング素子５０のオンタイミングを調整する。

【0059】

例えば、４つのスイッチング素子５０が直列に接続されている場合に、２つのスイッチング素子５０のスイッチングタイミングが実質的に同じで、１つのスイッチング素子５０のスイッチングタイミングが２つのスイッチング素子５０よりも速く、残りの１つのスイッチング素子５０のスイッチングタイミングが２つのスイッチング素子５０よりも遅い場合には、タイミングの速いスイッチング素子５０の遅れ時間を長くするように複数の抵抗素子６０の接続状態の設定を調整し、タイミングの遅いスイッチング素子５０の遅れ時間を短くするように複数の抵抗素子６０の接続状態の設定を調整する。これにより、複数のスイッチング素子５０のスイッチングタイミングのアンバランスを抑制し、複数のスイッチング素子５０を実質的に同時にスイッチングさせることができる。この例では、複数のスイッチング素子５０を実質的に同時にオフ状態からオン状態に切り替えることができる。

【0060】

以上、説明したように、本実施形態に係る電力変換装置１０では、複数の調整回路５４のそれぞれが、遅れ時間の長さの異なる複数の設定を有し、複数の設定のうちのいずれか１つの設定を任意に選択できるようにし、選択された設定に応じて遅れ時間の長さを変化させることにより、複数のスイッチング素子５０のそれぞれのスイッチングタイミングを任意に調整できるようにする。

【0061】

これにより、電力変換装置１０では、例えば、スイッチングタイミングの調整幅に対して適切な設定を選択するだけで、複数のスイッチング素子５０のスイッチングタイミングの調整を適切に行うことができる。例えば、多回転型のボリューム抵抗を用いた場合のように、スイッチングタイミングの調整幅に対してボリューム抵抗のつまみをどの程度回転させればよいかが分からず、調整作業に時間がかかってしまうといった事態を抑制することができる。従って、電力変換装置１０では、直列に接続された複数のスイッチング素子５０のスイッチングタイミングの調整作業をより簡単に行うことができる。

【0062】

また、電力変換装置１０では、調整回路５４が、複数の抵抗素子６０の接続状態を切り替え、複数の抵抗素子６０による合成抵抗値Ｒｃｏｍを変化させるとともに、合成抵抗値Ｒｃｏｍとコンデンサ６４の静電容量値とによる時定数τを変化させることにより、複数の抵抗素子６０の複数の接続状態の設定に応じて遅れ時間の長さを変更可能とする。これにより、選択された設定に応じて遅れ時間の長さを適切に変化させ、複数のスイッチング素子５０のそれぞれのスイッチングタイミングを適切に調整することができる。

【0063】

また、例えば、多回転型のボリューム抵抗を用いた場合には、ボリューム抵抗のつまみを何回転させているかを目視のみで認識することが難しく、スイッチングタイミングの調整作業に時間がかかってしまう可能性がある。これに対し、電力変換装置１０では、複数の調整回路５４のそれぞれが、遅れ時間の長さの異なる複数の設定を切り替えるための操作部６２ｂを有し、操作部６２ｂは、遅れ時間の長さの異なる複数の設定のそれぞれに対応する複数の操作位置を有し、複数の設定のうちのいずれか１つの設定を複数の操作位置によって任意に選択できるようにする。これにより、電力変換装置１０では、遅れ時間の長さの異なる複数の設定の現在の設定を操作部６２ｂの操作位置により、目視で容易に確認することができ、複数のスイッチング素子５０のスイッチングタイミングの調整作業をより簡単に行うことができる。

【0064】

図６は、実施形態に係る調整回路の変形例を模式的に表すブロック図である。
なお、上記実施形態と機能・構成上実質的に同じものについては、同符号を付し、詳細な説明は省略する。
図６に表したように、この例の調整回路５４では、複数の抵抗素子６０が直列に接続されている。複数の抵抗素子６０は、調整回路５４の入力端子５４ａと論理積回路６６の入力端子６６ｂとの間に直列に接続されるように設けられる。

【0065】

この例では、複数のスイッチ６２ａのそれぞれの一端が、複数の抵抗素子６０のそれぞれの入力端子５４ａと反対側の端部と接続される。複数のスイッチ６２ａのそれぞれの他端は、論理積回路６６の他方の入力端子６６ｂと接続される。これにより、この例の切替回路６２では、複数のスイッチ６２ａの開閉を切り替えることにより、調整回路５４の入力端子５４ａと論理積回路６６の入力端子６６ｂとの間における複数の抵抗素子６０の直列接続数を任意に切り替えることができる。複数の抵抗素子６０は、換言すれば、切替回路６２を介して調整回路５４の入力端子５４ａと論理積回路６６の入力端子６６ｂとの間に直列に接続される。

【0066】

また、この例では、切替回路６２において、操作部６２ｂが省略され、制御部６２ｃが設けられている。制御部６２ｃは、例えば、外部の機器と通信を行い、外部の機器から複数のスイッチ６２ａの開閉を切り替えるための切替情報の入力を受ける。切替情報は、換言すれば、遅れ時間の長さの異なる複数の設定を切り替えるための情報である。

【0067】

制御部６２ｃは、入力された切替情報に応じて複数のスイッチ６２ａの開閉を切り替える。これにより、この例では、外部の機器から入力された切替情報に応じて複数のスイッチ６２ａの開閉を切り替えることができる。換言すれば、この例では、外部の機器から入力された切替情報に応じて遅れ時間の長さの異なる複数の設定を切り替えることができる。この例において、複数の調整回路５４は、遅れ時間の長さの異なる複数の設定のうちのいずれか１つの設定を外部の機器から入力される切替情報によって任意に選択できるようにする。

【0068】

制御部６２ｃは、例えば、図示を省略した記憶部を有し、外部の機器から入力された切替情報を記憶部に記憶させる。制御部６２ｃは、記憶部に記憶された切替情報に基づいて複数のスイッチ６２ａの開閉を切り替える。記憶部は、例えば、不揮発性の記憶部である。これにより、例えば、調整回路５４が電源を一度消失した際などにも、記憶部に記憶された切替情報に基づいて各スイッチ６２ａの開閉の設定を維持することができる。

【0069】

また、制御部６２ｃは、外部の機器からの要求に応じて記憶部に記憶された切替情報を外部の機器に送信する。外部の機器は、例えば、複数の調整回路５４のそれぞれから受信した切替情報を表示部などに表示する。これにより、この例では、遅れ時間の長さの異なる複数の設定の現在の設定を外部の機器において容易に確認することができる。

【0070】

この例において、複数の抵抗素子６０及び切替回路６２は、例えば、１つのパッケージに収められたデジタルポテンショメータである。但し、複数の抵抗素子６０及び切替回路６２は、必ずしも一体に設けられている必要はなく、それぞれ別の部材として構成してもよい。

【0071】

このように、調整回路５４の構成は、複数の抵抗素子６０を並列に接続する構成に限ることなく、複数の抵抗素子６０を直列に接続する構成などでもよい。調整回路５４の構成は、遅れ時間の長さの異なる複数の設定のうちのいずれか１つの設定を任意に選択できるようにし、選択された設定に応じて遅れ時間の長さを変化させることにより、複数のスイッチング素子５０のそれぞれのスイッチングタイミングを調整可能な任意の構成でよい。

【0072】

上記の各実施形態では、遅れ時間の長さの異なる複数の設定として、複数の抵抗素子６０の複数の接続状態の設定を表している。これに限ることなく、例えば、複数のコンデンサ６４を設けることにより、複数のコンデンサ６４の複数の接続状態の設定を、遅れ時間の長さの異なる複数の設定としてもよい。

【0073】

上記のように、時定数τは、抵抗値と静電容量値との積で求めることができる。従って、調整回路５４は、例えば、複数のコンデンサ６４の接続状態を切り替え、複数のコンデンサ６４による合成容量値を変化させるとともに、１つの抵抗素子６０の抵抗値と複数のコンデンサ６４の合成容量値とによる時定数τを変化させることにより、複数のコンデンサ６４の複数の接続状態の設定に応じて遅れ時間の長さを変更可能としてもよい。調整回路５４は、例えば、複数の抵抗素子６０と複数のコンデンサ６４とのそれぞれの接続状態を切り替える構成としてもよい。

【0074】

図７は、実施形態に係る調整回路の変形例を模式的に表すブロック図である。
図７に表したように、この例では、複数の調整回路５４のそれぞれが、第１調整部７１と、第２調整部７２と、を有する。第１調整部７１は、対応するスイッチング素子５０のオフ状態からオン状態への切り替わりのタイミングを調整可能とする。第２調整部７２は、対応するスイッチング素子５０のオン状態からオフ状態への切り替わりのタイミングを調整可能とする。

【0075】

第１調整部７１は、例えば、複数の抵抗素子８０と、切替回路８２と、コンデンサ８４と、否定論理積回路８６と、を有する。第２調整部７２は、例えば、複数の抵抗素子９０と、切替回路９２と、コンデンサ９４と、否定論理積回路９６と、を有する。

【0076】

否定論理積回路８６は、一対の入力端子８６ａ、８６ｂと、出力端子８６ｃと、を有する。否定論理積回路９６は、一対の入力端子９６ａ、９６ｂと、出力端子９６ｃと、を有する。否定論理積回路８６、９６は、換言すれば、ＮＡＮＤ回路である。

【0077】

第１調整部７１の否定論理積回路８６の一方の入力端子８６ａは、調整回路５４の入力端子５４ａと接続される。これにより、入力端子８６ａには、制御装置１４からの制御信号が入力される。否定論理積回路８６の出力端子８６ｃは、第２調整部７２の否定論理積回路９６の一方の入力端子９６ａと接続される。否定論理積回路９６の出力端子９６ｃは、調整回路５４の出力端子５４ｂと接続される。従って、この例では、否定論理積回路９６の出力が、駆動信号として対応するスイッチング素子５０の制御端子に入力される。

【0078】

複数の抵抗素子８０、切替回路８２、及びコンデンサ８４の構成、及び複数の抵抗素子９０、切替回路９２、及びコンデンサ９４の構成は、図３に関して説明した複数の抵抗素子６０、切替回路６２、及びコンデンサ６４の構成と実質的に同じであるから、これらについての詳細な説明は省略する。

【0079】

第１調整部７１の否定論理積回路８６の他方の入力端子８６ｂには、制御装置１４からの制御信号が、複数の抵抗素子８０及び切替回路８２を介して入力される。入力端子８６ｂには、より詳しくは、制御装置１４からの制御信号が、複数の抵抗素子８０のうちの切替回路８２によって接続された抵抗素子８０を介して入力される。

【0080】

否定論理積回路８６は、入力端子８６ａに入力された制御信号と、入力端子８６ｂに入力された制御信号と、の否定論理積を演算し、否定論理積の演算結果を第２調整部７２の否定論理積回路９６の一方の入力端子９６ａに入力する。

【0081】

第２調整部７２の否定論理積回路９６の他方の入力端子９６ｂには、第１調整部７１からの制御信号が、複数の抵抗素子９０及び切替回路９２を介して入力される。入力端子９６ｂには、より詳しくは、第１調整部７１からの制御信号が、複数の抵抗素子９０のうちの切替回路９２によって接続された抵抗素子９０を介して入力される。

【0082】

否定論理積回路９６は、入力端子９６ａに入力された制御信号と、入力端子９６ｂに入力された制御信号と、の否定論理積を演算し、否定論理積の演算結果を駆動信号として対応するスイッチング素子５０の制御端子に入力する。

【0083】

図８は、変形例の調整回路の動作の一例を模式的に表すタイミングチャートである。
図８は、制御装置１４から第１調整部７１の否定論理積回路８６の入力端子８６ａに入力される制御信号（図８のＡ）と、複数の抵抗素子８０及び切替回路８２を介して否定論理積回路８６の入力端子８６ｂに入力される制御信号（図８のＢ）と、否定論理積回路８６の出力端子８６ｃから第２調整部７２の否定論理積回路９６の入力端子９６ａに入力される制御信号（図８のＣ）と、複数の抵抗素子９０及び切替回路９２を介して否定論理積回路９６の入力端子９６ｂに入力される制御信号（図８のＤ）と、否定論理積回路９６の出力端子９６ｃから出力される駆動信号（図８のＥ）と、のそれぞれの一例を模式的に表す。

【0084】

図８に表したように、複数の抵抗素子８０及び切替回路８２を介して否定論理積回路８６の入力端子８６ｂに入力される制御信号には、制御装置１４から入力された元の制御信号に対して時定数τ１（複数の抵抗素子８０及びコンデンサ８４による時定数）に応じた遅れが生じる。

【0085】

否定論理積回路８６の出力は、入力端子８６ａ及び入力端子８６ｂの双方の入力が電圧の高い状態の時に、電圧の低い状態となり、入力端子８６ａ及び入力端子８６ｂの少なくとも一方の入力が電圧の低い状態の時に、電圧の高い状態となる。

【0086】

このため、否定論理積回路８６の出力は、入力端子８６ａ及び入力端子８６ｂの双方に入力される制御信号が、スイッチング素子５０のオン状態に対応する電圧の高い状態となった際に、電圧の高い状態から電圧の低い状態に切り替わる。この際、否定論理積回路８６の出力の電圧の高い状態から電圧の低い状態に切り替わるタイミングにも、制御装置１４から入力された元の制御信号に対して時定数τ１に応じた遅れが生じる。

【0087】

第１調整部７１は、時定数τ１を変化させ、入力端子８６ｂに入力される制御信号の遅れ時間の長さを変化させることにより、対応するスイッチング素子５０のオフ状態からオン状態への切り替わりのタイミングを調整可能とする。

【0088】

また、図８に表したように、複数の抵抗素子９０及び切替回路９２を介して否定論理積回路９６の入力端子９６ｂに入力される制御信号には、否定論理積回路８６から入力端子８６ａに入力される制御信号に対して時定数τ２（複数の抵抗素子９０及びコンデンサ９４による時定数）に応じた遅れが生じる。

【0089】

否定論理積回路９６の出力は、入力端子９６ａ及び入力端子９６ｂの双方に入力される制御信号が、電圧の高い状態となった際に、電圧の高い状態から電圧の低い状態に切り替わる。この際、否定論理積回路９６の出力の電圧の高い状態から電圧の低い状態に切り替わるタイミングにも、否定論理積回路８６から入力端子８６ａに入力される制御信号に対して時定数τ２に応じた遅れが生じる。

【0090】

第２調整部７２は、時定数τ２を変化させ、入力端子９６ｂに入力される制御信号の遅れ時間の長さを変化させることにより、対応するスイッチング素子５０のオン状態からオフ状態への切り替わりのタイミングを調整可能とする。

【0091】

このように、この例では、複数の調整回路５４のそれぞれが、第１調整部７１と、第２調整部７２と、を有する。これにより、複数のスイッチング素子５０のそれぞれのオンタイミング及びオフタイミングを適切に調整することができる。これにより、複数のスイッチング素子５０のそれぞれのスイッチングタイミングのバラツキをより適切に抑制することができる。例えば、直列に接続された複数のスイッチング素子５０のうちの一部のスイッチング素子５０のみに過大な電圧が印加され、そのスイッチング素子５０の故障の要因となってしまうことなどをより適切に抑制することができる。

【0092】

なお、第１調整部７１及び第２調整部７２の構成は、上記に限定されるものでない。第１調整部７１の構成は、対応するスイッチング素子５０のオフ状態からオン状態への切り替わりのタイミングを適切に調整可能な任意の構成でよい。第２調整部７２の構成は、対応するスイッチング素子５０のオン状態からオフ状態への切り替わりのタイミングを適切に調整可能な任意の構成でよい。

【0093】

本実施形態は、以下の態様を含む。
（付記１）
複数のスイッチ部と、前記複数のスイッチ部のそれぞれを駆動するための複数の駆動回路と、を有し、前記複数のスイッチ部のスイッチングにより、電力の変換を行う主回路部と、
前記複数のスイッチ部のそれぞれに対応する複数の制御信号を前記複数の駆動回路のそれぞれに送信し、前記複数のスイッチ部のスイッチングを制御することにより、前記主回路部による電力の変換を制御する制御装置と、
を備え、
前記複数のスイッチ部のそれぞれは、直列に接続された複数のスイッチング素子を有し、
前記複数のスイッチング素子は、一対の主端子と、制御端子と、を有するとともに、前記一対の主端子間に電流を流すオン状態と、前記一対の主端子間の電流の流れを遮断するオフ状態と、を有し、前記一対の主端子間の電圧、及び前記制御端子の電圧に応じて、前記オン状態及び前記オフ状態を切り替え、
前記複数の駆動回路のそれぞれは、前記複数のスイッチング素子のそれぞれに対応して設けられた複数の調整回路を有し、
前記複数の調整回路のそれぞれは、前記制御装置から入力された前記制御信号を基に、前記複数のスイッチング素子のそれぞれに対応する複数の駆動信号を生成し、前記複数の駆動信号を前記複数のスイッチング素子の前記制御端子に入力することによって前記複数のスイッチング素子のそれぞれのスイッチングを行うとともに、前記複数のスイッチング素子のスイッチングのタイミングを前記制御信号に応じたタイミングよりも遅らせる遅れ時間を設定可能であり、前記遅れ時間の長さの異なる複数の設定を有し、前記複数の設定のうちのいずれか１つの設定を任意に選択できるようにし、選択された設定に応じて前記遅れ時間の長さを変化させることにより、前記複数のスイッチング素子のそれぞれのスイッチングタイミングを調整できるようにする電力変換装置。

【0094】

（付記２）
前記複数の調整回路のそれぞれは、
複数の抵抗素子と、
前記複数の抵抗素子の接続状態を切り替える切替回路と、
前記切替回路を介して前記複数の抵抗素子のいずれかと接続されるコンデンサと、
を有し、
前記遅れ時間の長さの異なる複数の設定は、前記複数の抵抗素子の複数の接続状態の設定であり、
前記調整回路は、前記複数の抵抗素子の接続状態を切り替え、前記複数の抵抗素子による合成抵抗値を変化させるとともに、前記合成抵抗値と前記コンデンサの静電容量値とによる時定数を変化させることにより、前記複数の抵抗素子の複数の接続状態の設定に応じて前記遅れ時間の長さを変更可能とする付記１記載の電力変換装置。

【0095】

（付記３）
前記複数の調整回路のそれぞれは、前記遅れ時間の長さの異なる複数の設定を切り替えるための操作部を有し、
前記操作部は、前記遅れ時間の長さの異なる複数の設定のそれぞれに対応する複数の操作位置を有し、前記複数の設定のうちのいずれか１つの設定を前記複数の操作位置によって任意に選択できるようにする付記１又は２に記載の電力変換装置。

【0096】

（付記４）
前記複数の調整回路のそれぞれは、
対応する前記スイッチング素子の前記オフ状態から前記オン状態への切り替わりのタイミングを調整可能とする第１調整部と、
対応する前記スイッチング素子の前記オン状態から前記オフ状態への切り替わりのタイミングを調整可能とする第２調整部と、
を有する付記１～３のいずれか１つに記載の電力変換装置。

【0097】

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

【符号の説明】

【0098】

１０…電力変換装置、 １２…主回路部、 １４…制御装置、 ２１～２６…スイッチ部、 ３１～３６…整流素子、 ４０…電荷蓄積素子、 ４１～４６…駆動回路、 ５０…スイッチング素子、 ５２…スナバ回路、 ５４…調整回路、 ６０…抵抗素子、 ６２…切替回路、 ６４…コンデンサ、 ６６…論理積回路、 ７１…第１調整部、 ７２…第２調整部、 ８０…抵抗素子、 ８２…切替回路、 ８４…コンデンサ、 ８６…否定論理積回路、 ９０…抵抗素子、 ９２…切替回路、 ９４…コンデンサ、 ９６…否定論理積回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】