特開 2024-80112 電力変換装置及びその制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024080112

(43)【公開日】2024-06-13

(54)【発明の名称】電力変換装置及びその制御方法

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240606BHJP

【ＦＩ】

H02M3/28 W

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2022193019

(22)【出願日】2022-12-01

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】ラクスマン マハルジャン

(72)【発明者】

【氏名】田重田 稔久

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AS08

5H730BB27

5H730BB88

5H730DD03

5H730DD04

5H730EE07

5H730EE13

5H730FD01

5H730FD11

5H730FF09

5H730FG00

(57)【要約】

【課題】スイッチング損失の増大を抑制可能な電力変換装置の提供。
【解決手段】入力側と出力側との間で並列に接続された複数のコンバータと、前記複数のコンバータの各々の伝送電力の総和が前記複数のコンバータに要求される総伝送電力に一致するように前記複数のコンバータのうち一部のコンバータのみをゼロ電圧スイッチングさせる制御装置と、を備える、電力変換装置。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力側と出力側との間で並列に接続された複数のコンバータと、
前記複数のコンバータの各々の伝送電力の総和が前記複数のコンバータに要求される総伝送電力に一致するように前記複数のコンバータのうち一部のコンバータのみをゼロ電圧スイッチングさせる制御装置と、を備える、電力変換装置。

【請求項2】

前記制御装置は、前記一部のコンバータの各々の伝送電力が均等になるように前記一部のコンバータをゼロ電圧スイッチングさせる、請求項１に記載の電力変換装置。

【請求項3】

前記総伝送電力をP_total、前記一部のコンバータの台数をk、前記複数のコンバータに含まれる1台のコンバータの定格容量をP_{unit_rated}とするとき、
前記制御装置は、（P_total／k＞P_{unit_rated}）の場合、前記一部のコンバータの各々の伝送電力をP_{unit_rated}に調整する、請求項２に記載の電力変換装置。

【請求項4】

前記制御装置は、（P_total／k＞P_{unit_rated}）の場合、前記複数のコンバータのうち前記一部のコンバータ以外の残りのコンバータの各々の伝送電力の総和が（P_total-k×P_{unit_rated}）となるように前記残りのコンバータの各々の伝送電力を調整する、請求項３に記載の電力変換装置。

【請求項5】

前記制御装置は、（P_total／k≦P_{unit_rated}）の場合、前記一部のコンバータの各々の伝送電力を（P_total／k）に調整する、請求項２に記載の電力変換装置。

【請求項6】

前記制御装置は、（P_total／k≦P_{unit_rated}）の場合、前記複数のコンバータのうち前記一部のコンバータ以外の残りのコンバータの各々の伝送電力を零に調整する、請求項５に記載の電力変換装置。

【請求項7】

前記制御装置は、ゼロ電圧スイッチングさせる前記一部のコンバータの台数が最大となるように前記複数のコンバータの各々の伝送電力を調整する、請求項１に記載の電力変換装置。

【請求項8】

前記総伝送電力をP_total、前記複数のコンバータの総数をN、nを1以上（N-1）以下の整数、所定の伝送電力をP_ZVSとするとき、
前記制御装置は、（P_total／(N-(n-1))＜P_ZVS）且つ（P_total／(N-n)≧P_ZVS）の場合、ゼロ電圧スイッチングさせる前記一部のコンバータの台数が最大となるように前記複数のコンバータの各々の伝送電力を調整する、請求項７に記載の電力変換装置。

【請求項9】

前記複数のコンバータに含まれる１台のコンバータの定格容量をP_{unit_rated}と、iを1以上(n-1)以下の整数とするとき、
前記制御装置は、（P_total／(N-n)＞P_{unit_rated}）のとき、１台目から(N-n)台目のコンバータの各々の伝送電力をP_{unit_rated}に調整し、(N-(n-1))台目のコンバータの伝送電力を（P_total-(N-n)×P_{unit_rated}）に調整し、(N-(i-1))台目のコンバータの各々の伝送電力を零に調整する、請求項８に記載の電力変換装置。

【請求項10】

前記制御装置は、（P_total／(N-n)≦P_{unit_rated}）のとき、１台目から(N-n)台目のコンバータの各々の伝送電力を（P_total／(N-n)）に調整し、(N-(i-1))台目のコンバータの各々の伝送電力を零に調整する、請求項９に記載の電力変換装置。

【請求項11】

前記制御装置は、前記複数のコンバータのうち前記一部のコンバータ以外の残りのコンバータをハードスイッチングさせる、請求項１に記載の電力変換装置。

【請求項12】

前記制御装置は、前記複数のコンバータのうち前記一部のコンバータ以外の残りのコンバータの伝送電力を零にする、請求項１に記載の電力変換装置。

【請求項13】

前記制御装置は、前記残りのコンバータのスイッチングを停止させる、請求項１２に記載の電力変換装置。

【請求項14】

前記制御装置は、前記残りのコンバータの各々の伝送電力が零になるように前記残りのコンバータをスイッチングさせる、請求項１２に記載の電力変換装置。

【請求項15】

前記複数のコンバータは、それぞれ、
一次巻線と二次巻線とを有するトランスと、
ハイサイドの第１アームとローサイドの第２アームとが直列に接続された第１レグと、ハイサイドの第３アームとローサイドの第４アームとが直列に接続された第２レグとを有し、前記第１アームと前記第２アームとの接続点と前記第３アームと前記第４アームとの接続点とを接続するブリッジ部分に前記一次巻線が設けられた一次側ブリッジ回路と、
ハイサイドの第５アームとローサイドの第６アームとが直列に接続された第３レグと、ハイサイドの第７アームとローサイドの第８アームとが直列に接続された第４レグとを有し、前記第５アームと前記第６アームとの接続点と前記第７アームと前記第８アームとの接続点とを接続するブリッジ部分に前記二次巻線が設けられた二次側ブリッジ回路と、を有する、請求項１から１４のいずれか一項に記載の電力変換装置。

【請求項16】

前記制御装置は、前記一次側ブリッジ回路と前記二次側ブリッジ回路との間で電力が伝送されるように、前記一次側ブリッジ回路と前記二次側ブリッジ回路との間のスイッチングの位相差を制御する、請求項１５に記載の電力変換装置。

【請求項17】

入力側と出力側との間で並列に接続された複数のコンバータを備える電力変換装置の制御方法であって、
前記複数のコンバータの各々の伝送電力の総和が前記複数のコンバータに要求される総伝送電力に一致するように前記複数のコンバータのうち一部のコンバータのみをゼロ電圧スイッチングさせる、電力変換装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力変換装置及びその制御方法に関する。

【背景技術】

【0002】

２つの単相ブリッジ回路が高周波絶縁トランスを介して接続されたＤＡＢ（Dual Active Bridge）と呼ばれる双方向絶縁型ＤＣ／ＤＣコンバータが知られている（例えば、非特許文献１参照）。このコンバータは、ブリッジ間の位相差を調整する電力制御を採用した場合には、スイッチング損失を低減可能なＺＶＳ（Zero-Voltage Switching：ゼロ電圧スイッチング）を適用できるため、大電力用途に適している。大電力用途に適用する場合、入力側と出力側との間で並列に接続された複数のＤＡＢを使用することがある（非特許文献２参照）。

【先行技術文献】

【非特許文献】

【0003】

【非特許文献1】R.W.A.A. De Doncker, D.M. Divan, and M.H. Kheraluwala,"A Three-Phase Soft-Switched High-Power-Density dc/dc Converter for High-Power Applications", IEEE Transactions on Industry Applications, Volume 27, Number 1, Pages 63-73, January/February 1991.

【非特許文献2】W. Ying, H. Zhao, Y. Shen, Z. Li, H. Hu, and T. Long, "Multi-Phase Input-Parallel Output-Parallel Dual Active Bridge with Inherent Current Sharing and Optimized Integrated Transformer," in Proc. IEEE ECCE, September/October 2019.

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかし、入力側と出力側との間で並列に接続された複数のコンバータに要求される総伝送電力をそれらの複数のコンバータで均等に分担すると、要求される総伝送電力が低いとき、全てのコンバータがＺＶＳできずにスイッチング損失が増大する場合がある。

【0005】

本開示は、スイッチング損失の増大を抑制可能な電力変換装置及びその制御方法を提供する。

【課題を解決するための手段】

【0006】

本開示の第１態様では、
入力側と出力側との間で並列に接続された複数のコンバータと、
前記複数のコンバータの各々の伝送電力の総和が前記複数のコンバータに要求される総伝送電力に一致するように前記複数のコンバータのうち一部のコンバータのみをゼロ電圧スイッチングさせる制御装置と、を備える、電力変換装置が提供される。

【0007】

本開示の第２態様では、
入力側と出力側との間で並列に接続された複数のコンバータを備える電力変換装置の制御方法であって、
前記複数のコンバータの各々の伝送電力の総和が前記複数のコンバータに要求される総伝送電力に一致するように前記複数のコンバータのうち一部のコンバータのみをゼロ電圧スイッチングさせる、電力変換装置の制御方法が提供される。

【発明の効果】

【0008】

本開示の一態様によれば、スイッチング損失の増大を抑制できる。

【図面の簡単な説明】

【0009】

【図1】一実施形態の電力変換装置の一構成例を示す図である。

【図2】制御装置の一構成例を示すブロック線図である。

【図3】個別電力指令演算部による演算方法の一例を示す表である。

【発明を実施するための形態】

【0010】

以下、本開示の実施形態について図面を参照して説明する。

【0011】

図１は、一実施形態の電力変換装置の一構成例を示す図である。図１に示す電力変換装置１００は、入力側と出力側との間で並列に接続された複数のＤＡＢと、これらのＤＡＢを制御する制御装置１５０と、を備える。図１は、N台のＤＡＢを例示する。Nは、2以上の整数である。

【0012】

N台のＤＡＢは、互いに同一の構成を有するので、ＤＡＢ＿１の以下の説明を他のＤＡＢに援用することで、他のＤＡＢの詳細な説明については省略する。

【0013】

図１に示すＤＡＢ＿１は、トランス３０の両側にブリッジ回路を備える双方向絶縁型ＤＣ／ＤＣコンバータである。ＤＡＢ＿１は、一次側ブリッジ回路１３０と二次側ブリッジ回路１４０との間で双方向に電力を供給できる。

【0014】

電力変換装置１００は、トランス３０と、一次側ブリッジ回路１３０と、二次側ブリッジ回路１４０と、制御装置１５０と、を備える。

【0015】

トランス３０は、一次巻線３１と二次巻線３２とを有し、一次巻線３１と二次巻線３２とが磁気的に結合する変圧器である。一次巻線３１および二次巻線３２の巻線比は、適宜、設定される。本明細書においては、説明の便宜上、一次巻線３１および二次巻線３２の巻線比は１：１である場合について例示する。

【0016】

一次側ブリッジ回路１３０は、一次側直流端子（正側端子および負側端子）に接続され、一次側直流端子に接続される外部装置との間で電力を授受する。また、一次側ブリッジ回路１３０は、トランス３０の一次側に接続され、トランス３０の一次巻線３１との間で電力を授受する。

【0017】

一次側ブリッジ回路１３０は、一次側の直流母線対Ｐ１，Ｎ１を有し、一次側直流端子の正側端子が正側の直流母線Ｐ１に、一次側直流端子の負側端子が負側の直流母線Ｎ１に接続される。一次側ブリッジ回路１３０は、トランス３０の一次巻線３１に一次側の直流母線対Ｐ１，Ｎ１によって印加される電圧の極性を切り替える。

【0018】

一次側ブリッジ回路１３０は、複数のレグ１１，１２を有するフルブリッジ回路である。

【0019】

一次側ブリッジ回路１３０は、例えば、ハイサイドのアームＱ１とローサイドのアームＱ２とが直列に接続されたＵ１相のレグ１１と、ハイサイドのアームＱ３とローサイドのアームＱ４とが直列に接続されたＶ１相のレグ１２とを有する。アームＱ１は、第１アームの一例であり、アームＱ２は、第２アームの一例であり、アームＱ３は、第３アームの一例であり、アームＱ４は、第４アームの一例である。Ｕ１相のレグ１１は、第１レグの一例であり、Ｖ１相のレグ１２は、第２レグの一例である。

【0020】

一次側ブリッジ回路１３０は、アームＱ１とアームＱ２との中間接続点ａ１と、アームＱ３とアームＱ４との中間接続点ｂ１とを接続するブリッジ部分に、トランス３０の一次巻線３１が設けられたフルブリッジ回路である。一次側ブリッジ回路１３０は、トランス３０の一次巻線３１に直列に接続されるリアクトルを当該ブリッジ部分に有してもよい。

【0021】

一次側ブリッジ回路１３０は、図１に示す例では、コンデンサＣ１と、アームＱ１～Ｑ４と、を有する。

【0022】

コンデンサＣ１は、一次側の直流母線対Ｐ１，Ｎ１の間に接続され、直流母線対Ｐ１，Ｎ１間の電圧（コンデンサＣ１の電圧）を平滑化する。

【0023】

アームＱ１～Ｑ４は、一次側のスイッチング素子である。その具体例として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体スイッチング素子が挙げられる。

【0024】

レグ１１は、アームＱ１とアームＱ２とが直流母線対Ｐ１，Ｎ１の間に直列に接続された構成を含み、レグ１２は、アームＱ３とアームＱ４とが直流母線対Ｐ１，Ｎ１の間に直列に接続された構成を含む。アームＱ１～Ｑ４は、それぞれ、第１主端子と、第２主端子と、制御端子とを有する。例えば、第１主端子は、ドレイン又はコレクタに対応し、第２主端子は、ソース又はエミッタに対応し、制御端子は、ゲートに対応する。アームＱ１～Ｑ４は、主端子間に逆接続されたダイオードを含んでよい。アームＱ１～Ｑ４がＭＯＳＦＥＴの場合、このダイオードは寄生ダイオードであってもよい。図１は、還流ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４を例示する。

【0025】

このような構成により、一次側ブリッジ回路１３０は、アームＱ１及びアームＱ４がオン、アームＱ２及びアームＱ３がオフとなると、中間接続点ａ１を直流母線Ｐ１に電気的に接続し、中間接続点ｂ１を直流母線Ｎ１に電気的に接続して、中間接続点ａ１と中間接続点ｂ１の間の電圧Ｖ１を正電圧"Ｅ１"とする。Ｅ１は、直流母線対Ｐ１，Ｎ１の間の電圧値である。また、一次側ブリッジ回路１３０は、アームＱ１及びアームＱ４がオフ、アームＱ２及びアームＱ３がオンとなると、中間接続点ａ１を直流母線Ｎ１に電気的に接続し、中間接続点ｂ１を直流母線Ｐ１に電気的に接続して、電圧Ｖ１を負電圧"－Ｅ１"とする。このようにして、一次側ブリッジ回路１３０は、トランス３０の一次巻線３１に一次側の直流母線対Ｐ１，Ｎ１によって印加される電圧の極性を切り替える。

【0026】

さらに、一次側ブリッジ回路１３０は、アームＱ１及びアームＱ３がオン、アームＱ２及びアームＱ４がオフとなると、中間接続点ａ１及び中間接続点ｂ１の両方を直流母線Ｐ１に電気的に接続して、電圧Ｖ１を実質的にゼロとする。又は、一次側ブリッジ回路１３０は、アームＱ１及びアームＱ３がオフ、アームＱ２及びアームＱ４がオンとなると、中間接続点ａ１及び中間接続点ｂ１の両方を直流母線Ｎ１に電気的に接続して、電圧Ｖ１を実質的にゼロとする。

【0027】

二次側ブリッジ回路１４０は、二次側直流端子（正側端子および負側端子）に接続され、二次側直流端子に接続される外部装置との間で電力を授受する。また、二次側ブリッジ回路１４０は、トランス３０の二次側に接続され、トランス３０の二次巻線３２との間で電力を授受する。

【0028】

二次側ブリッジ回路１４０は、二次側の直流母線対Ｐ２，Ｎ２を有し、二次側直流端子の正側端子が正側の直流母線Ｐ２に、二次側直流端子の負側端子が負側の直流母線Ｎ２に接続される。二次側ブリッジ回路１４０は、トランス３０の二次巻線３２に二次側の直流母線対Ｐ２，Ｎ２によって印加される電圧の極性を切り替える。

【0029】

二次側ブリッジ回路１４０は、複数のレグ１３，１４を有するフルブリッジ回路である。

【0030】

二次側ブリッジ回路１４０は、例えば、ハイサイドのアームＱ５とローサイドのアームＱ６とが直列に接続されたＵ２相のレグ１３と、ハイサイドのアームＱ７とローサイドのアームＱ８とが直列に接続されたＶ２相のレグ１４とを有する。アームＱ５は、第５アームの一例であり、アームＱ６は、第６アームの一例であり、アームＱ７は、第７アームの一例であり、アームＱ８は、第８アームの一例である。Ｕ２相のレグ１３は、第３レグの一例であり、Ｖ２相のレグ１４は、第４レグの一例である。

【0031】

二次側ブリッジ回路１４０は、アームＱ５とアームＱ６との中間接続点ａ２と、アームＱ７とアームＱ８との中間接続点ｂ２とを接続するブリッジ部分に、トランス３０の二次巻線３２が設けられたフルブリッジ回路である。二次側ブリッジ回路１４０は、トランス３０の二次巻線３２に直列に接続されるリアクトルを当該ブリッジ部分に有してもよい。

【0032】

二次側ブリッジ回路１４０は、図１に示す例では、コンデンサＣ２と、アームＱ５～Ｑ８と、を有する。

【0033】

コンデンサＣ２は、二次側の直流母線対Ｐ２，Ｎ２の間に接続され、直流母線対Ｐ２，Ｎ２間の電圧（コンデンサＣ２の電圧）を平滑化する。

【0034】

アームＱ５～Ｑ８は、二次側のスイッチング素子である。その具体例として、アームＱ１～Ｑ４と同様、ＭＯＳＦＥＴ、ＩＧＢＴなどの半導体スイッチング素子が挙げられる。

【0035】

レグ１３は、アームＱ５とアームＱ６とが直流母線対Ｐ２，Ｎ２の間に直列に接続された構成を含み、レグ１４は、アームＱ７とアームＱ８とが直流母線対Ｐ２，Ｎ２の間に直列に接続された構成を含む。アームＱ５～Ｑ８は、アームＱ１～Ｑ４と同様、それぞれ、第１主端子と、第２主端子と、制御端子と、ダイオードと、を有する。図１は、還流ダイオードＤ５，Ｄ６，Ｄ７，Ｄ８を例示する。

【0036】

このような構成により、二次側ブリッジ回路１４０は、アームＱ５及びアームＱ８がオン、アームＱ６及びアームＱ７がオフとなると、中間接続点ａ２を直流母線Ｐ２に電気的に接続し、中間接続点ｂ２を直流母線Ｎ２に電気的に接続して、中間接続点ａ２と中間接続点ｂ２の間の電圧Ｖ２を正電圧"Ｅ２"とする。Ｅ２は、直流母線対Ｐ２，Ｎ２の間の電圧値である。また、二次側ブリッジ回路１４０は、アームＱ５及びアームＱ８がオフ、アームＱ６及びアームＱ７がオンとなると、中間接続点ａ２を直流母線Ｎ２に電気的に接続し、中間接続点ｂ２を直流母線Ｐ２に電気的に接続して、電圧Ｖ２を負電圧"－Ｅ２"とする。このようにして、二次側ブリッジ回路１４０は、トランス３０の二次巻線３２に二次側の直流母線対Ｐ２，Ｎ２によって印加される電圧の極性を切り替える。

【0037】

さらに、二次側ブリッジ回路１４０は、アームＱ５及びアームＱ７がオン、アームＱ６及びアームＱ８がオフとなると、中間接続点ａ２及び中間接続点ｂ２の両方を直流母線Ｐ２に電気的に接続して、電圧Ｖ２を実質的にゼロとする。又は、二次側ブリッジ回路１４０は、アームＱ５及びアームＱ７がオフ、アームＱ６及びアームＱ８がオンとなると、中間接続点ａ２及び中間接続点ｂ２の両方を直流母線Ｎ２に電気的に接続して、電圧Ｖ２を実質的にゼロとする。

【0038】

制御装置１５０は、一次側ブリッジ回路１３０と二次側ブリッジ回路１４０との間で電力が伝送されるように、一次側ブリッジ回路１３０と二次側ブリッジ回路１４０との間のスイッチングの位相差（以下、位相差δとも称する）を制御する。制御装置１５０は、電圧Ｖ１と電圧Ｖ２との位相差δを制御することによって、一次側ブリッジ回路１３０と二次側ブリッジ回路１４０との間で伝送される電力を調整する。制御装置１５０は、一次側ブリッジ回路１３０のアームＱ１～Ｑ４の制御端子のオン又はオフを制御するためのゲート信号ｇ１～ｇ４と、二次側ブリッジ回路１４０のアームＱ５～Ｑ８の制御端子のオン又はオフを制御するためのゲート信号ｇ５～ｇ８とを出力する。

【0039】

制御装置１５０は、ゲート信号ｇ１～ｇ４によって、一次側ブリッジ回路１３０のアームＱ１～Ｑ４のオン又はオフのスイッチングを制御する。制御装置１５０は、ゲート信号ｇ５～ｇ８によって、二次側ブリッジ回路１４０のアームＱ５～Ｑ８のオン又はオフのスイッチングを制御する。

【0040】

制御装置１５０は、一次側ブリッジ回路１３０及び二次側ブリッジ回路１４０のそれぞれの直流電圧検出値を取得する。制御装置１５０は、これらの検出値と電力の指令値とに基づいて、ブリッジ間の伝送電力を制御するためのゲート信号ｇ１～ｇ８を生成してアームＱ１～Ｑ８を制御する。本実施形態では、制御装置１５０は、電圧検出値Ｅ１及び電圧検出値Ｅ２を取得し、これらの検出値と入力される電力指令P_totalとに基づいて、N台のＤＡＢの各々の伝送電力を調整するため、N台のＤＡＢの各々のゲート信号ｇ１～ｇ８を生成してN台のＤＡＢの各々のアームＱ１～Ｑ８を制御する。

【0041】

電圧検出値Ｅ１は、一次側ブリッジ回路１３０の直流電圧の検出値であり、より具体的には、直流母線対Ｐ１，Ｎ１の間の電圧Ｅ１の検出値である。電圧検出値Ｅ２は、二次側ブリッジ回路１４０の直流電圧の検出値であり、より具体的には、直流母線対Ｐ２，Ｎ２の間の電圧Ｅ２の検出値である。N台のＤＡＢの入力側は互いに並列に接続されているので、電圧検出値Ｅ１は、N台のＤＡＢに共通の値である。N台のＤＡＢの出力側は互いに並列に接続されているので、電圧検出値Ｅ２は、N台のＤＡＢに共通の値である。電力指令P_totalは、N台のＤＡＢに要求される総伝送電力を表す指令値である。指令値は、目標値とも称される。

【0042】

制御装置１５０の機能は、メモリに記憶されたプログラムによって、ＣＰＵ（Central Processing Unit）等のプロセッサが動作することにより実現される。制御装置１５０の機能は、ＦＰＧＡ（Field Programmable Gate Array）又はＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてもよい。

【0043】

図２は、制御装置の要部を示すブロック線図である。制御装置１５０は、個別電力指令演算部５１、位相差演算部５２およびゲート信号生成部５３を有する。

【0044】

個別電力指令演算部５１は、電力指令P_totalに基づいて、N台のＤＡＢの個別電力指令P₁～P_Nを演算する。個別電力指令P₁～P_Nを演算方法の詳細は、後述する。

【0045】

位相差演算部５２は、個別電力指令演算部５１から出力される個別電力指令P₁～P_Nに基づいて、N台のＤＡＢの各々についての、一次側ブリッジ回路１３０と二次側ブリッジ回路１４０との間のスイッチングの位相差δ₁～δ_Nを演算する。N台のＤＡＢの個別電力指令P₁～P_Nと位相差δ₁～δ_Nとの関係は、式１のように表される。

【0046】

【数1】

ただし、jは、1以上N以下の整数である。fは、一次側ブリッジ回路１３０と二次側ブリッジ回路１４０のスイッチング周波数、E₁は、一次側ブリッジ回路１３０の直流電圧の検出値、E₂は、二次側ブリッジ回路１４０の直流電圧の検出値を表す。Lは、トランス３０の漏れインダクタンスを表し、各ＤＡＢにおいて等しいと想定している。

【0047】

位相差演算部５２は、N台のＤＡＢの個別電力指令P₁～P_N、検出値E₁及びE₁₂を式１に代入することで、N台のＤＡＢの各々の位相差δ₁～δ_Nを演算する。

【0048】

ゲート信号生成部５３は、位相差演算部５２から出力される位相差δ₁～δ_Nに基づいて、N台のＤＡＢの各々のゲート信号ｇ１～ｇ８を生成する。位相差δに基づいてゲート信号ｇ１～ｇ８を生成する方法は、周知の方法でよい。

【0049】

図３は、個別電力指令演算部による演算方法の一例を示す表である。演算方法は、下記３つのケースに分類できる。なお、図３の条件において、「&&」は、「且つ」を意味する。Nは、並列接続されるＤＡＢの総数（2以上の整数）を表す。電力指令P_totalは、N台のＤＡＢに要求される総伝送電力を表す。所定の伝送電力P_ZVSは、1台のＤＡＢがＺＶＳの実現に必要な最小伝送電力を表す。定格容量P_{unit_rated}は、N台のＤＡＢに含まれる1台のＤＡＢの定格伝送電力を表す。

【0050】

ケースIは、電力指令P_totalが（N×P_ZVS）以上の場合の個別電力指令P₁～P_Nの演算を示す。ケースIでは、個別電力指令演算部５１は、N台のＤＡＢに要求される総伝送電力がN台のＤＡＢに均等に分担されるようにN台のＤＡＢをＺＶＳで動作させる。

【0051】

ケースIIは、電力指令P_totalが（(N-1）×P_ZVS）以上（N×P_ZVS）未満の場合の個別電力指令P₁～P_Nの演算を示す。ケースIIでは、個別電力指令演算部５１は、ＺＶＳさせるＤＡＢの台数が最大となるようにN台のＤＡＢの各々の伝送電力を調整する。具体的には、個別電力指令演算部５１は、最大数のＤＡＢがＺＶＳを実現できるように、N台のＤＡＢに要求される総伝送電力に応じて、ＤＡＢの運転台数を減らしてＤＡＢ１台当たりが制御する伝送電力を上昇させる。

【0052】

ケースIIの条件1『if（P_total／N＜P_ZVS）&&（P_total／(N-1)≧P_ZVS）』は、P_totalをN台のＤＡＢで均等に分担するとN台のＤＡＢ全てはＺＶＳできないが、P_totalを（N-1）台のＤＡＢで均等に分担すると（N-1）台のＤＡＢ全てはＺＶＳできることを示す。ケースIIの条件1が成立する場合、個別電力指令演算部５１は、（P_total／(N-1)＞P_{unit_rated}）のとき、1台目から(N-1)台目のＤＡＢの各々の伝送電力をP_{unit_rated}に調整し、N台目のＤＡＢの伝送電力を（P_total-(N-1)×P_{unit_rated}）に調整する。このとき、制御装置１５０は、1台目から（N-1）台目のＤＡＢをＺＶＳで動作させ、N台目のＤＡＢをハードスイッチングさせる。

【0053】

一方、ケースIIの条件1が成立する場合、個別電力指令演算部５１は、（P_total／(N-1)≦P_{unit_rated}）のとき、1台目から（N-1）台目のＤＡＢの各々の伝送電力を（P_total／(N-1)）に調整し、N台目のＤＡＢ伝送電力を零に調整する。このとき、制御装置１５０は、1台目から（N-1）台目のＤＡＢをＺＶＳで動作させ、N台目のＤＡＢのスイッチングを停止させる、又は、N台目のＤＡＢのスイッチングの伝送電力が零になるようにN台目のＤＡＢをスイッチングさせる。

【0054】

ケースIIの条件2『if（P_total／(N-1)＜P_ZVS）&&（P_total／(N-2)≧P_ZVS）』は、P_totalを（N-1）台のＤＡＢで均等に分担すると（N-1）台のＤＡＢ全てはＺＶＳできないが、P_totalを（N-2）台のＤＡＢで均等に分担すると（N-2）台のＤＡＢ全てはＺＶＳできることを示す。ケースIIの条件2が成立する場合、個別電力指令演算部５１は、（P_total／(N-2)＞P_{unit_rated}）のとき、1台目から（N-2）台目のＤＡＢの各々の伝送電力をP_{unit_rated}に調整し、（N-1）台目のＤＡＢの伝送電力を（P_total-(N-2)×P_{unit_rated}）に調整し、N台目のＤＡＢの伝送電力を零に調整する。このとき、制御装置１５０は、１台目から（N-2）台目のＤＡＢをＺＶＳで動作させ、（N-1）台目のＤＡＢをハードスイッチングさせる。また、このとき、制御装置１５０は、N台目のＤＡＢのスイッチングを停止させる又はN台目のＤＡＢのスイッチングの伝送電力が零になるようにN台目のＤＡＢをスイッチングさせる。

【0055】

一方、ケースIIの条件2が成立する場合、個別電力指令演算部５１は、（P_total／(N-2)≦P_{unit_rated}）のとき、１台目から（N-2）台目のＤＡＢの各々の伝送電力を（P_total／(N-2)）に調整し、（N-1）及びN台目のＤＡＢの各々の伝送電力を零に調整する。このとき、制御装置１５０は、１台目から（N-2）台目のＤＡＢをＺＶＳで動作させ、（N-1）及びN台目のＤＡＢのスイッチングを停止させる、又は、（N-1）及びN台目のＤＡＢのスイッチングの伝送電力が零になるように（N-1）及びN台目のＤＡＢをスイッチングさせる。

【0056】

よって、条件を一般化すると、制御装置１５０は、ケースIIの条件『P_total／(N-(n-1))＜P_ZVS）且つ（P_total／(N-n)≧P_ZVS） （ただし、n＝1～(N-1)）』が成立の場合、ＺＶＳさせるＤＡＢの台数が最大となるようにN台のＤＡＢの各々の伝送電力を調整する。（N-n）は、N台のＤＡＢのうちＺＶＳさせる一部のＤＡＢの台数kを表す（k=N-n）。nは、N台のＤＡＢのうち、ＺＶＳさせる（N-n）台のＤＡＢ以外の残りのＤＡＢの台数（1以上（N-1）以下の整数）を表す。

【0057】

制御装置１５０は、ケースIIの一般化条件が成立の場合、（P_total／(N-n)＞P_{unit_rated}）のとき、１台目から(N-n)台目のＤＡＢの各々の伝送電力をP_{unit_rated}に調整し、(N-(n-1))台目のＤＡＢの伝送電力を（P_total-(N-n)×P_{unit_rated}）に調整し、(N-(i-1))台目のＤＡＢの各々の伝送電力を零に調整する（ただし、i=1～(n-1)である）。このとき、制御装置１５０は、１台目から（N-n）台目のＤＡＢをＺＶＳで動作させ、(N-(n-1))台目のＤＡＢをハードスイッチングさせる。また、このとき、制御装置１５０は、(N-(i-1))台目のＤＡＢのスイッチングを停止させる又は、(N-(i-1))台目のＤＡＢのスイッチングの伝送電力が零になるように(N-(i-1))台目のＤＡＢをスイッチングさせる。

【0058】

一方、ケースIIの一般化条件が成立の場合、（P_total／(N-n)≦P_{unit_rated}）のとき、１台目から（N-n）台目のＤＡＢの各々の伝送電力を（P_total／(N-n)）に調整し、(N-(i-1))台目のＤＡＢの各々の伝送電力を零に調整する（ただし、i=1～nである）。このとき、制御装置１５０は、１台目から（N-n）台目のＤＡＢをＺＶＳで動作させ、(N-(i-1))台目のＤＡＢのスイッチングを停止させる、又は、(N-(i-1))台目のＤＡＢのスイッチングの伝送電力が零になるように(N-(i-1))台目のＤＡＢをスイッチングさせる。

【0059】

ケースIIIは、電力指令P_totalがP_ZVS未満の場合の個別電力指令P₁～P_Nの演算を示す。ケースIIIでは、N台のＤＡＢに要求される総伝送電力が小さすぎてＤＡＢが１台もＺＶＳで動作できないので、１台のＤＡＢのみをハードスイッチングさせる。

【0060】

ケースIIIの条件が成立の場合、制御装置１５０は、1台目のＤＡＢのみの伝送電力をP_totalに調整し、2台目からN台目のＤＡＢの各々の伝送電力を零に調整する。このとき、制御装置１５０は、1台目のＤＡＢをハードスイッチングで動作させ、2台目からN台目のＤＡＢのスイッチングを停止させる、又は、2台目からN台目のＤＡＢのスイッチングの伝送電力が零になるように2台目からN台目のＤＡＢをスイッチングさせる。

【0061】

このように、制御装置１５０は、図３に示す演算方法を用いた制御方法に従って、複数のＤＡＢの各々の伝送電力の総和が複数のＤＡＢに要求される総伝送電力に一致するように複数のＤＡＢのうち一部のコンバータのみをゼロ電圧スイッチングさせる。これにより、電力変換装置１００のスイッチング損失の増大が抑制され、電力変換装置１００の効率が向上する。そして、制御装置１５０は、図３に示す演算方法によって各ＤＡＢが制御する伝送電力を決定することによって、ＺＶＳさせるＤＡＢの数が最大となるので、電力変換装置１００のスイッチング損失の増大を抑制できる。

【0062】

なお、ＺＶＳとは、スイッチング素子の第１主端子と第２主端子との間の電圧が略零の状態（具体的には、スイッチング素子に並列に存在するダイオードに順方向電流が流れている状態）で当該スイッチングをオンさせることをいう。ハードスイッチングとは、スイッチング素子の第１主端子と第２主端子との間に略零でない電圧が印加されている状態（具体的には、スイッチング素子に並列に存在するダイオードに順方向電流が流れていない状態）で当該スイッチングをオンさせることをいう。

【0063】

ＤＡＢをＺＶＳさせるとは、当該ＤＡＢに含まれるアームＱ１～Ｑ８を、１スイッチング周期以上、ゼロ電圧スイッチングさせることをいう。ＤＡＢをハードスイッチングさせるとは、当該ＤＡＢに含まれるアームＱ１～Ｑ８を、１スイッチング周期以上、ハードスイッチングさせることをいう。

【0064】

以上の通り、実施形態を説明したが、上記実施形態は、例として提示したものであり、上記実施形態により本発明が限定されるものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の組み合わせ、省略、置き換え、変更などを行うことが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【0065】

例えば、上記の実施形態では、各ＤＡＢの両側のＤＣ／ＡＣ変換回路としてフルブリッジ回路を用いたが、ハーフブリッジなどの他の回路を用いてもよい。また、入力側と出力側との間で並列に接続された複数のコンバータは、ＤＡＢ以外のＤＣ／ＤＣコンバータでもよい。

【符号の説明】

【0066】

１００ 電力変換装置
１１，１２，１３，１４ レグ
３０ トランス
３１ 一次巻線
３２ 二次巻線
５１ 個別電力指令演算部
５２ 位相差演算部
５３ ゲート信号生成部
１３０ 一次側ブリッジ回路
１４０ 二次側ブリッジ回路
１５０ 制御装置
Ｃ１，Ｃ２ コンデンサ
Ｄ１～Ｄ８ 還流ダイオード
Ｑ１～Ｑ８ アーム

【図1】

【図2】

【図3】