特開 2024-80157 半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024080157

(43)【公開日】2024-06-13

(54)【発明の名称】半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240606BHJP

   H01L 21/336 20060101ALI20240606BHJP

   H01L 29/12 20060101ALI20240606BHJP

   H01L 29/739 20060101ALI20240606BHJP

【ＦＩ】

H01L29/78 652N

H01L29/78 653A

H01L29/78 652M

H01L29/78 658F

H01L29/78 652T

H01L29/78 655A

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022193101

(22)【出願日】2022-12-01

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】新村 康

(72)【発明者】

【氏名】山口 一哉

(57)【要約】

【課題】フィールド酸化膜が薄くなることを防止できる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置７０は、第１導電型の半導体基板１と、第１導電型のドリフト層２と、第２導電型のベース層５と、を備え、第１導電型のソース領域６と、トレンチ１８と、ゲート絶縁膜７と、ゲート電極８と、を有する主電流が流れる活性領域５０と、ゲート電極８と接続された導電膜２２が接触するコンタクトホールを有する、活性領域５０の周囲を囲む終端領域６０と、を備える。終端領域６０は、導電膜２２とドリフト層２とを絶縁するフィールド酸化膜２０を有し、フィールド酸化膜２０は、コンタクトホール内での厚さが、コンタクトホール外の厚さより、５４ｎｍ以上８５ｎｍ以下薄い。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１導電型の半導体基板と、
前記半導体基板の第１主面上に設けられた第１導電型のドリフト層と、
前記ドリフト層の表面層に設けられた第２導電型のベース層と、を備え、
前記ベース層の表面層に選択的に設けられた第１導電型のソース領域と、前記ソース領域の表面から前記ドリフト層に達するトレンチと、前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、を有する主電流が流れる活性領域と、
前記ゲート電極と接続された導電膜が接触するコンタクトホールを有する、前記活性領域の周囲を囲む終端領域と、を備え、
前記終端領域は、前記導電膜と前記ドリフト層とを絶縁するフィールド酸化膜を有し、
前記フィールド酸化膜は、前記コンタクトホール内での厚さが、前記コンタクトホール外の厚さより、５４ｎｍ以上８５ｎｍ以下薄いことを特徴とする半導体装置。

【請求項2】

前記コンタクトホールの側壁および底部を覆うバリアメタルと、
前記バリアメタルに埋め込まれたコンタクトプラグと、をさらに備えることを特徴とする請求項１に記載の半導体装置。

【請求項3】

第１導電型の半導体基板と、前記半導体基板の第１主面上に配置された第１導電型のドリフト層と、前記ドリフト層のおもて面に設けられた主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、を備える半導体装置の製造方法であって、
前記ドリフト層の表面層に第２導電型のベース層を形成する第１工程と、
前記終端領域の前記ドリフト層の表面にフィールド酸化膜を形成する第２工程と、
前記ベース層の表面から前記ドリフト層に達するトレンチを形成する第３工程と、
前記ベース層の上面全体にゲート絶縁膜を形成する第４工程と、
前記ゲート絶縁膜の上面全体にポリシリコンを堆積する第５工程と、
前記ポリシリコンをエッチングして、前記トレンチ内のゲート電極と前記終端領域の導電膜を形成する第６工程と、
前記ベース層の表面層に選択的に第１導電型のソース領域を形成する第７工程と、
前記ドリフト層の上面全体に層間絶縁膜を形成する第８工程と、
前記層間絶縁膜の一部を除去して、前記活性領域では前記ベース層に達し、前記終端領域では、前記導電膜に達するコンタクトホールを形成する第９工程と、
前記コンタクトホール内に熱処理により酸化膜を形成する第１０工程と、
前記酸化膜をエッチングにより除去する第１１工程と、
前記活性領域では前記コンタクトホール内にソース電極を形成し、前記終端領域では前記コンタクトホール内にゲート金属電極を形成する第１２工程と、
を含み、
前記第１０工程では、最初のみ、酸素が含まれるガスを用い、この後の期間は酸素を遮断して熱処理することを特徴とする半導体装置の製造方法。

【請求項4】

前記第１工程を、前記第６工程後かつ前記第７工程前に行うことを特徴とする請求項３に記載の半導体装置の製造方法。

【請求項5】

前記第１０工程では、最初のみ、酸素が含まれるガスで９２０℃以上１１００℃以下の温度で１５秒以上６０秒以下加熱して、この後、酸素が含まれない窒素のみのガスで３０分熱処理することを特徴とする請求項３または４に記載の半導体装置の製造方法。

【請求項6】

前記酸素が含まれるガスは、酸素濃度が１００％のガスであることを特徴とする請求項３または４に記載の半導体装置の製造方法。

【請求項7】

前記第１１工程より後、前記第１２工程より前に、
前記コンタクトホールの側壁および底部をバリアメタルで覆い、前記バリアメタルにコンタクトプラグを埋め込む第１３工程をさらに含むことを特徴とする請求項３または４に記載の半導体装置の製造方法。

【請求項8】

前記第１０工程で形成される酸化膜の厚さは、２．５ｎｍ以上１０ｎｍ以下であることを特徴とする請求項３または４に記載の半導体装置の製造方法。

【請求項9】

前記第１１工程では、前記フィールド酸化膜は前記コンタクトホール内で３．７５ｎｍ以上１５ｎｍ以下エッチングされることを特徴とする請求項３または４に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

【0002】

従来、ゲート電極と接続されたゲート金属が接触するゲートコンタクトを有する、活性領域の周囲を囲む終端領域を備え、終端領域は、第２導電型のベース層と接続し、ゲートコンタクトの底部まで延在する第２導電型の第１半導体領域を有する半導体装置および半導体装置の製造方法が公知である（例えば、下記特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１８－１５２５２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来の半導体装置の製造方法では、ゲートコンタクトにおいて、ゲート金属と第２導電型の第１半導体領域とを絶縁するフィールド酸化膜が薄くなるという課題があった。この発明は、フィールド酸化膜が薄くなることを防止できる半導体装置および半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0005】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、第１導電型の半導体基板の第１主面上に設けられた第１導電型のドリフト層と、前記ドリフト層の表面層に設けられた第２導電型のベース層と、を備える。半導体装置は、前記ベース層の表面層に選択的に設けられた第１導電型のソース領域と、前記ソース領域の表面から前記ドリフト層に達するトレンチと、前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、を有する主電流が流れる活性領域と、前記ゲート電極と接続された導電膜が接触するコンタクトホールを有する、前記活性領域の周囲を囲む終端領域と、を備える。前記終端領域は、前記導電膜と前記ドリフト層とを絶縁するフィールド酸化膜を有し、前記フィールド酸化膜は、前記コンタクトホール内での厚さが、前記コンタクトホール外の厚さより、５４ｎｍ以上８５ｎｍ以下薄い。

【0006】

また、この発明にかかる半導体装置は、上述した発明において、前記コンタクトホールの側壁および底部を覆うバリアメタルと、前記バリアメタルに埋め込まれたコンタクトプラグと、をさらに備えることを特徴とする。

【0007】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。第１導電型の半導体基板と、前記半導体基板の第１主面上に配置された第１導電型のドリフト層と、前記ドリフト層のおもて面に設けられた主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、を備える半導体装置の製造方法である。まず、前記ドリフト層の表面層に第２導電型のベース層を形成する第１工程を行う。次に、前記終端領域の前記ドリフト層の表面にフィールド酸化膜を形成する第２工程を行う。次に、前記ベース層の表面から前記ドリフト層に達するトレンチを形成する第３工程を行う。次に、前記ベース層の上面全体にゲート絶縁膜を形成する第４工程を行う。次に、前記ゲート絶縁膜の上面全体にポリシリコンを堆積する第５工程を行う。次に、前記ポリシリコンをエッチングして、前記トレンチ内のゲート電極と前記終端領域の導電膜を形成する第６工程を行う。次に、前記ベース層の表面層に選択的に第１導電型のソース領域を形成する第７工程を行う。次に、前記ドリフト層の上面全体に層間絶縁膜を形成する第８工程を行う。次に、前記層間絶縁膜の一部を除去して、前記活性領域では前記ベース層に達し、前記終端領域では、前記導電膜に達するコンタクトホールを形成する第９工程を行う。次に、前記コンタクトホール内に熱処理により酸化膜を形成する第１０工程を行う。次に、前記酸化膜をエッチングにより除去する第１１工程を行う。次に、前記活性領域では前記コンタクトホール内にソース電極を形成し、前記終端領域では前記コンタクトホール内にゲート金属電極を形成する第１２工程を行う。前記第１０工程では、最初のみ、酸素が含まれるガスを用い、この後の期間は酸素を遮断して熱処理する。

【0008】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１工程を、前記第６工程後かつ前記第７工程前に行うことを特徴とする。

【0009】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１０工程では、最初のみ、酸素が含まれるガスで９２０℃以上１１００℃以下の温度で１５秒以上６０秒以下加熱して、この後、酸素が含まれない窒素のみのガスで３０分熱処理することを特徴とする。

【0010】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記酸素が含まれるガスは、酸素濃度が１００％のガスであることを特徴とする。

【0011】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１１工程より後、前記第１２工程より前に、前記コンタクトホールの側壁および底部をバリアメタルで覆い、前記バリアメタルにコンタクトプラグを埋め込む第１３工程をさらに含むことを特徴とする。

【0012】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１０工程で形成される酸化膜の厚さは、２．５ｎｍ以上１０ｎｍ以下であることを特徴とする。

【0013】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１１工程では、前記フィールド酸化膜は前記コンタクトホール内で３．７５ｎｍ以上１５ｎｍ以下エッチングされることを特徴とする。

【発明の効果】

【0014】

本発明にかかる半導体装置および半導体装置の製造方法によれば、フィールド酸化膜が薄くなることを防止できるという効果を奏する。

【図面の簡単な説明】

【0015】

【図1】実施の形態にかかる半導体装置の構造を示す断面図である。

【図2】実施の形態にかかる半導体装置のゲート金属電極の詳細構造を示す断面図である。

【図3】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である（その１）。

【図4】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である（その２）。

【図5】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である（その３）。

【図6】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である（その４）。

【図7】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である（その５）。

【図8】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である（その６）。

【図9】従来の半導体装置の構造を示す断面図である。

【図10】従来の半導体装置の製造途中の状態を示す断面図である（その１）。

【図11】従来の半導体装置の製造途中の状態を示す断面図である（その２）。

【図12】従来の半導体装置の製造途中の状態を示す断面図である（その３）。

【図13】従来の半導体装置の製造途中の状態を示す断面図である（その４）。

【図14】従来の半導体装置の製造途中の状態を示す断面図である（その５）。

【図15】従来の半導体装置の製造途中の状態を示す断面図である（その６）。

【図16】従来の半導体装置のゲート金属電極の詳細構造を示す断面図である。

【発明を実施するための形態】

【0016】

以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および－を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同じとは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。そして、同じまたは同等との記載は製造におけるばらつきを考慮して±５％以内まで含むとするのがよい。

【0017】

（実施の形態）
最初に、従来の半導体装置について説明する。図９は、従来の半導体装置の構造を示す断面図である。従来の半導体装置の構造について、トレンチ型ＭＯＳＦＥＴ１７０を例に説明する。トレンチ型ＭＯＳＦＥＴ１７０は、活性領域１５０と、活性領域外周部１５５と、活性領域外周部１５５の周囲を囲むエッジ終端領域１６０とを備える。活性領域１５０および活性領域外周部１５５は、オン状態のときに電流が流れる領域である。エッジ終端領域１６０は、ドリフト領域の半導体基体おもて面側の電界を緩和し耐圧を保持する耐圧保持領域を含む。

【0018】

トレンチ型ＭＯＳＦＥＴ１７０では、ｎ⁺型半導体基板１０１のおもて面にｎ型ドリフト層１０２が堆積される。活性領域１５０には、ｐ型ベース層１０５、ｎ⁺型ソース領域１０６、ｐ⁺⁺型コンタクト領域１３３、ゲート絶縁膜１０７、ゲート電極１０８、トレンチ１１８から構成されるＭＯＳ構造が設けられている。活性領域外周部１５５にはＭＯＳ構造が設けられていない。さらに、トレンチ型ＭＯＳＦＥＴ１７０には、層間絶縁膜１０９、ソース電極１１０、裏面電極１１１が設けられている。層間絶縁膜１０９に設けられたコンタクトホール内にコンタクトプラグ１１４およびバリアメタル１１５が埋め込まれている。

【0019】

ｐ型ベース層１０５は、活性領域１５０および活性領域外周部１５５において、ｎ型ドリフト層１０２の表面上に設けられ、エッジ終端領域１６０では、ｎ型ドリフト層１０２の表面上にフィールド酸化膜１２０が設けられる。また、エッジ終端領域１６０には、導電膜１２２を介してゲート電極１０８と電気的に接続するゲート金属電極１１３が設けられ、ゲート金属電極１１３は、ｎ型ドリフト層１０２とフィールド酸化膜１２０で絶縁されている。

【0020】

次に、従来の半導体装置の製造方法について説明する。図１０～図１５は、従来の半導体装置の製造途中の状態を示す断面図である。まず、シリコンからなりｎ⁺型ドレイン層となるｎ⁺型半導体基板１０１を用意する。次に、ｎ⁺型半導体基板１０１のおもて面上に、ｎ⁺型半導体基板１０１より低不純物濃度のｎ型ドリフト層１０２をエピタキシャル成長させる。

【0021】

次に、活性領域１５０と活性領域外周部１５５の全面、およびエッジ終端領域１６０の一部に、ｐ型ベース層１０５を形成し、エッジ終端領域１６０の一部にフィールド酸化膜１２０を形成する。ここまでの状態が図１０に記載される。

【0022】

次に、活性領域１５０および活性領域外周部１５５において、ｐ型ベース層１０５にトレンチ１１８を形成する。次に、ｐ型ベース層１０５の表面に、ゲート絶縁膜１０７とゲート電極１０８となる導電膜（Ｐｏｌｙ－Ｓｉ）とをこの順で形成する。次に、ｐ型ベース層１０５の表面から、ゲート絶縁膜１０７と導電膜とをトレンチ１１８に残して他を除去する。次に、活性領域１５０において、イオン注入により、ｎ⁺型ソース領域１０６を形成し、活性化させるための熱処理を行う。ここで、ｐ⁺⁺型コンタクト領域１３３を形成してもよい。これにより、エッジ終端領域１６０において、少なくとも導電膜がトレンチ１１８内のゲート電極１０８と電気的に接続して、フィールド酸化膜１２０を覆うフィールドプレートを形成するように導電膜１２２が残される。ここまでの状態が図１１に記載される。

【0023】

次に、活性領域１５０、活性領域外周部１５５およびエッジ終端領域１６０において、表面を層間絶縁膜１０９で被覆する。ここまでの状態が図１２に記載される。次に、活性領域１５０および活性領域外周部１５５では、ｎ⁺型ソース領域１０６を貫通し、ｐ型ベース層１０５に達し、エッジ終端領域１６０では、導電膜１２２に達するコンタクトホール１２１を形成する。活性領域１５０および活性領域外周部１５５のコンタクトホール１２１は、層間絶縁膜１０９のエッチングに続いてｐ型ベース層１０５（およびソース領域１０６）のエッチングを行うことにより形成される。活性領域１５０、活性領域外周部１５５およびエッジ終端領域１６０のコンタクトホール１２１は、同時に形成されてよい。活性領域１５０および活性領域外周部１５５のｐ型ベース層１０５のエッチングが行なわれる際、ポリシリコンよりなる導電膜１２２のエッチングレートがシリコン結晶よりなるｐ型ベース層１０５のエッチングレートより速いため、エッジ終端領域１６０のコンタクトホール１２１では、導電膜１２２を貫通し、下地のフィールド酸化膜１２０がエッチングに曝され、フィールド酸化膜１２０が若干エッチングされてしまう（例えば５０～７０ｎｍ）。ここまでの状態が図１３に記載される。次に、コンタクトホール１２１の底にｐ型の不純物をイオン注入することによりｐ⁺⁺型コンタクト領域１３３を形成する。

【0024】

次に、Ｏ₂混合ガスを用い、コンタクトホール１２１に厚い酸化膜１３４を形成する。例えば、最初、Ｎ₂を９．７ｓｌｍ、Ｏ₂を０．３ｓｌｍで１０分熱処理し、次に、Ｎ₂を０ｓｌｍ、Ｏ₂を１０ｓｌｍで１０分熱処理し、最後に、Ｎ₂を１０ｓｌｍ、Ｏ₂を０ｓｌｍで１０分熱処理すること等により、例えば３０～５０ｎｍの厚い酸化膜１３４を形成する。ここまでの状態が図１４に記載される。ここで、層間絶縁膜１０９には、コンタクトホール１２１形成後の金属電極形成における平坦性の確保のため、リンなどのｎ型の不純物が含まれている。コンタクトホール１２１の底は、活性領域１５０ではｎ⁺型ソース領域１０６であるが、活性領域外周部１５５では、ｐ型ベース層１０５であるため、熱処理時にリンが外方拡散し、ｎ型の反転層が形成されて、寄生トランジスタができ、逆回復電流流入時に暴走し破壊してしまう場合がある。これを防止するために、熱処理時に、Ｏ₂混合ガスを用い、ＳｉとＯ₂を反応させ、厚い酸化膜１３４により、リンの外方拡散を防止する方法が用いられている。厚い酸化膜１３４は熱酸化で形成されるため、エッジ終端領域１６０のコンタクトホール１２１では、下地フィールド酸化膜１２０と層間絶縁膜１０９は、材質がシリコンではないので、酸化膜がほとんど成長しない。

【0025】

次に、この厚い酸化膜１３４をフッ酸等のエッチングにより除去する。このエッチングにより、コンタクトホール１２１の幅が広がる。ここまでの状態が図１５に記載される。次に、コンタクトホール１２１内にバリアメタル１１５およびコンタクトプラグ１１４を形成し、次に、表面に金属電極を被覆し、活性領域１５０とエッジ終端領域１６０で電極を分離することで、ソース電極１１０およびゲート金属電極１１３を形成する。これにより、活性領域１５０では、ソース電極１１０がバリアメタル１１５およびコンタクトプラグ１１４を介して、ｎ⁺型ソース領域１０６およびｐ⁺⁺型コンタクト領域１３３と接続する。活性領域外周部１５５では、ソース電極１１０がバリアメタル１１５およびコンタクトプラグ１１４を介して、ｐ型ベース層１０５と接続する。エッジ終端領域１６０では、ゲート金属電極１１３がバリアメタル１１５およびコンタクトプラグ１１４を介して、導電膜１２２と接続する。

【0026】

次に、ｎ⁺型半導体基板１０１の裏面に、裏面電極１１１を形成することで、図９に記載の半導体装置が作成される。

【0027】

しかしながら、コンタクトホール１２１の側壁にある厚い酸化膜１３４をエッチングする際に、下地のフィールド酸化膜１２０までエッチングされてしまう。例えば、３０～５０ｎｍの厚い酸化膜を付けた場合、オーバーエッチング５０％を考慮し４５～７５ｎｍの酸化膜を除去できるエッチング処理をする。すると、下地のフィールド酸化膜１２０も４５～７５ｎｍ除去され、更に薄くなってしまう。

【0028】

図１６は、従来の半導体装置のゲート金属電極の詳細構造を示す断面図である。このため、図１６に示すように、コンタクトホール１２１の底で、フィールド酸化膜１２０の目減りｈ１０１が多くなり、フィールド酸化膜１２０の残厚ｈ１０２が薄くなってしまう。例えば、例えば、フィールド酸化膜１２０の膜厚は３５０ｎｍであり、目減りｈ１０１は、９５ｎｍ以上１４５ｎｍ以下であり、コンタクトホール１２１の底の部分の残厚ｈ１０２は、２０５ｎｍ以上２５５ｎｍ以下である。

【0029】

これにより、フィールド酸化膜１２０の底部で電界が高くなりやすくなり、フィールド酸化膜１２０としての機能が低下する場合がある。これを回避するため、フィールド酸化膜１２０の上のコンタクト形成プロセスを別にしたり、コストや平坦性の悪化をともなうが、ポリシリコンを厚くしたり、コンタクト突き抜けを抑えるためにコンタクトエッチング制御性の高い装置導入、管理をする必要があるという課題がある。

【0030】

以下に上述の課題を解決する実施の形態にかかる半導体装置および半導体装置の製造方法を説明する。図１は、実施の形態にかかる半導体装置の構造を示す断面図である。実施の形態にかかる半導体装置の構造について、トレンチ型ＭＯＳＦＥＴ７０を例に説明する。

【0031】

トレンチ型ＭＯＳＦＥＴ７０は、シリコン（Ｓｉ）からなる半導体基体（シリコン基体：半導体チップ）のおもて面（後述するｐ型ベース層５側の面）側にＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲートを備えたＭＯＳＦＥＴである。このトレンチ型ＭＯＳＦＥＴ７０は、活性領域５０と、活性領域外周部５５と、活性領域５０および活性領域外周部５５の周囲を囲むエッジ終端領域６０とを備える。活性領域５０および活性領域外周部５５は、オン状態のときに電流が流れる領域である。エッジ終端領域６０は、ドリフト領域の半導体基体おもて面側の電界を緩和し耐圧を保持する耐圧保持領域を含む。活性領域５０には、ＭＯＳ構造が設けられ、活性領域外周部５５にはＭＯＳ構造が設けられていない。

【0032】

なお、活性領域５０と活性領域外周部５５との境界は、トレンチの片側のみに後述するｎ⁺型ソース領域６が接するトレンチ１８の中心である。活性領域外周部５５とエッジ終端領域６０との境界は、後述するソース電極１０の端である。図１の活性領域５０には、３つの単位セル（素子の機能単位）を示し、これらに隣接する他の単位セルを図示省略する。ここで、単位セルはトレンチ１８の中心から隣のトレンチ１８の中心までである。

【0033】

ｎ⁺型半導体基板（第１導電型の半導体基板）１は、例えばヒ素（Ａｓ）またはリン（Ｐ）がドーピングされたシリコン単結晶基板である。ｎ⁺型半導体基板１上には、ｎ型ドリフト層（第１導電型のドリフト層）２が設けられている。ｎ型ドリフト層２は、ｎ⁺型半導体基板１よりも低不純物濃度を有し、例えばリンがドーピングされている低濃度ｎ型層である。以下、ｎ⁺型半導体基板１およびｎ型ドリフト層２を併せて半導体基体とする。ｎ⁺型半導体基板１上には、ｎ型バッファ層（不図示）がｎ⁺型半導体基板１よりも低不純物濃度で配置されていてもよい。ｎ型バッファ層は、例えばリンがドーピングされている低濃度ｎ型層である。半導体基体のおもて面側には、ＭＯＳゲート構造（素子構造）が形成されている。また、半導体基体の裏面には、ドレイン電極となる裏面電極１１が設けられている。

【0034】

また、ｎ型ドリフト層２の表面層中にｐ型ベース層（第２導電型のベース層）５が設けられ、ｐ型ベース層５の表面層中には、ｎ⁺型ソース領域（第１導電型のソース領域）６が選択的に設けられている。ｐ型ベース層５の表面層中には、ｎ⁺型ソース領域６と接するｐ⁺⁺型コンタクト領域３３が選択的に設けられていてもよい。

【0035】

半導体基体の第１主面側（ｐ型ベース層５側）には、トレンチ構造が形成されている。トレンチ構造は、トレンチ１８と、ゲート絶縁膜７と、ゲート電極８とにより構成されている。具体的には、トレンチ１８は、ｐ型ベース層５のｎ⁺型半導体基板１側に対して反対側（半導体基体の第１主面側）の表面からｐ型ベース層５およびｎ⁺型ソース領域６を貫通してｎ型ドリフト層２に達する。トレンチ１８の内壁に沿って、トレンチ１８の底部および側壁にゲート絶縁膜７が形成されており、トレンチ１８内のゲート絶縁膜７の内側にゲート電極８が設けられている。ゲート絶縁膜７によりゲート電極８が、ｐ型ベース層５と絶縁されている。ゲート電極８の一部は、トレンチ１８の上方（後述するソース電極１０が設けられている側）からソース電極１０側に突出してもよい。

【0036】

層間絶縁膜９は、半導体基体の第１主面側の全面に、トレンチ１８に埋め込まれたゲート電極８を覆うように設けられている。ソース電極１０は、層間絶縁膜９に形成されたコンタクトホールを介して、ｎ⁺型ソース領域６およびｐ型ベース層５に接する。このコンタクトホールを介してソース電極１０と接するｐ型ベース層５の表面側にｐ⁺⁺型コンタクト領域３３が設けられていてもよい。ソース電極１０は、層間絶縁膜９によって、ゲート電極８と電気的に絶縁されている。ソース電極１０と層間絶縁膜９との間に、例えばソース電極１０からゲート電極８側への金属原子の拡散を防止するバリアメタル１５が設けられていてもよい。

【0037】

また、層間絶縁膜９に形成されたコンタクトホールにコンタクトプラグ１４が埋め込まれていてもよい。コンタクトプラグ１４は、例えば、埋め込み性の高いタングステン（Ｗ）を材料とする金属膜である。その際、トレンチコンタクト構造とすることが、アバランシェ動作の際にｎ⁺型ソース領域６よりも深い位置でｐ型ベース層５のホールを引き抜くことによって寄生バイポーラ動作を抑制できるので好ましい。ここで、トレンチコンタクト構造とは、ｎ⁺型ソース領域６を貫通して、ｐ⁺⁺型コンタクト領域３３と接するトレンチを設け、コンタクトホールが層間絶縁膜９およびｎ⁺型ソース領域６を貫通して、ｐ⁺⁺型コンタクト領域３３と接するように設けられているコンタクト構造である。ソース電極１０上には、選択的に例えばポリイミドからなるパッシベーション膜などの保護膜（不図示）が設けられている。

【0038】

また、耐圧を保持するエッジ終端領域６０には、半導体基体のおもて面側に、ゲート絶縁膜７およびフィールド酸化膜２０が設けられ、フィールド酸化膜２０上にゲート電極８と接続される多結晶シリコン膜からなる導電膜２２が設けられる。層間絶縁膜９が、半導体基体および導電膜２２上に設けられている。導電膜２２上には、ゲート電極パッド（不図示）と電気的に接続されるゲート金属電極１３が設けられている。ゲート金属電極１３は、層間絶縁膜９に形成されたコンタクトホールを介して、導電膜２２に接し、フィールド酸化膜２０により、半導体基体と絶縁されている。ゲート金属電極１３と層間絶縁膜９との間に、例えばゲート金属電極１３からゲート電極８側への金属原子の拡散を防止するバリアメタル１５が設けられていてもよい。また、層間絶縁膜９に形成されたコンタクトホールにコンタクトプラグ１４が埋め込まれていてもよい。コンタクトプラグ１４は、例えば、埋め込み性の高いタングステン（Ｗ）を材料とする金属膜である。

【0039】

また、エッジ終端領域６０には、ｐ^--型リサーフ（ＲＥＳＵＲＦ）領域、ｐ型のガードリング等の耐圧構造が設けられていてもよい。耐圧構造の外側にチャネルストッパ（不図示）が設けられ、ｎ型のチャネルストッパ上にフィールドプレート（不図示）が設けられていてもよい。ｐ^--型リサーフ領域およびチャネルストッパは、チップ外周に環状に設けられていてもよい。

【0040】

図２は、実施の形態にかかる半導体装置のゲート金属電極の詳細構造を示す断面図である。実施の形態にかかる半導体装置は、後述する製造方法で作成されているためコンタクトホール２１の底でのフィールド酸化膜２０の目減りが従来の半導体装置よりも少なくなっている。図２において、層間絶縁膜９の上部がバリアメタル１５で覆われていない部分があるが、層間絶縁膜９の上部が全面バリアメタル１５に覆われていてもよい。

【0041】

図２に示すように、実施の形態にかかる半導体装置では、フィールド酸化膜２０のコンタクトホール２１内の厚さは、コンタクトホール２１外の厚さと同じまたはより薄い。
フィールド酸化膜２０のコンタクトホール２１内の厚さが、コンタクトホール２１外の厚さと同じまたはより薄い理由は、以下の通りである。活性領域５０および活性領域外周部５５のコンタクトホール２１は、層間絶縁膜９のエッチングに続いてｐ型ベース層５（及びソース領域６）のエッチングを行うことにより形成される。活性領域５０、活性領域外周部５５およびエッジ終端領域６０のコンタクトホール２１は、同時に形成される。そのため、活性領域５０および活性領域外周部５５のｐ型ベース層５のエッチングが行なわれる際、エッジ終端領域６０のコンタクトホール２１では、ポリシリコンよりなる導電膜２２が貫通し、下地のフィールド酸化膜２２がエッチングに曝され、若干エッチングされてしまい薄くなる（例えば５０～７０ｎｍ）。および、後述する薄い酸化膜３４（図７参照）を形成してその後薄い酸化膜３４を除去するため薄くなる。

【0042】

コンタクトホール２１形成による目減りｈ１は５０ｎｍ以上７０ｎｍ以下であり、薄い酸化膜３４（図７参照）を形成してその後除去することによる目減りｈ１の増加は３．７５ｎｍ以上１５ｎｍ未満である。目減りｈ１の増加が３．７５ｎｍ以上１５ｎｍ未満となる理由は、薄い酸化膜３４（図７参照）は、厚さが２．５ｎｍ以上１０ｎｍ以下であり、酸化膜除去では、面内分布等考慮してこの１．５倍エッチングされるエッチング処理を行うためであり、薄い酸化膜３４の厚さが２．５ｎｍでは目減り量が３．７５ｎｍ、厚さが１０ｎｍでは目減り量が１５ｎｍとなるからである。

【0043】

したがって、目減りｈ１は、５３．７５ｎｍ以上８５ｎｍ以下となる。面内分布及び処理のばらつき等を考慮すると目減りｈ１は、５４ｎｍ以上８５ｎｍ以下であってよい。コンタクトホール１２１の底の部分の残厚ｈ２は、２６５ｎｍ以上２９６ｎｍ以下であってよい。

【0044】

一方、従来の半導体装置のフィールド酸化膜１２０の目減りｈ１０１は９５ｎｍ以上１４５ｎｍ以下である（図１６参照）。フィールド酸化膜２０、１２０の厚さは、従来および実施の形態でも同じであるため、実施の形態のフィールド酸化膜２０の残厚ｈ２は、従来のフィールド酸化膜１２０の残厚ｈ１０２より大きくなる。このため、実施の形態にかかる半導体装置では、フィールド酸化膜２０の底部で電界が高くなることが無く、フィールド酸化膜２０としての機能が低下せず、フィールド酸化膜２０の上のコンタクト形成プロセスを別にしたり、ポリシリコンを厚くしたり、コンタクトエッチング制御性の高い装置導入、管理をする必要が無くなる。

【0045】

（実施の形態にかかる半導体装置の製造方法）
次に、実施の形態にかかる半導体装置の製造方法について説明する。図３～図８は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。まず、シリコンからなりｎ⁺型ドレイン層となるｎ⁺型半導体基板１を用意する。次に、ｎ⁺型半導体基板１のおもて面上に、ｎ⁺型半導体基板１より低不純物濃度のｎ型ドリフト層２をエピタキシャル成長させる。

【0046】

次に、ｎ型ドリフト層２の表面にフォトリソグラフィ技術およびエッチング技術により所定の箇所に酸化膜マスクを形成する。次に、形成した酸化膜マスクをマスクとしてｐ型不純物、例えばホウ素（Ｂ）などのイオン注入を行う。この酸化膜マスクがフィールド酸化膜２０となる。次に、酸化拡散する事で、ｎ型ドリフト層２の表面層に、ｐ型ベース層５を形成する。フィールド酸化膜２０を所定の厚さとする酸化およびｐ型ベース層５を形成する拡散を兼ねて行ってよい。ここまでの状態が図３に記載される。同時に、ｎ型ドリフト層２の表面側でかつエッジ終端領域６０の端部側（活性領域５０の反対側）に、チャネルストッパを形成してもよい。チャネルストッパは、ｎ型でもｐ型でもよい。チャネルストッパは、ｎ型不純物、例えばリン（Ｐ）あるいはｐ型不純物、例えばホウ素（Ｂ）などのイオン注入を行い、その後酸化拡散することで形成してもよい。次に、ｎ型ドリフト層２の表面側でかつエッジ終端領域６０の活性領域５０側に、ｐ型不純物、例えばホウ素（Ｂ）をなどのイオン注入を行い、その後、酸化拡散することでｐ^--型リサーフ領域を形成してもよい。

【0047】

次に、ｐ型ベース層５の表面上に、上記酸化拡散の際に形成された酸化膜を、フォトリソグラフィによって、所定の開口幅を有するトレンチ用酸化膜マスク（不図示）を形成する。次に、ドライエッチングによってｎ型ドリフト層２に達するトレンチ１８を形成する。

【0048】

次に、酸化膜マスクのついた状態で、トレンチ１８のダメージを除去するための等方性エッチングや、トレンチ１８の底部およびトレンチ１８の開口部の角を丸めるための犠牲酸化を行う。等方性エッチングと犠牲酸化はどちらか一方のみを行ってもよい。また、等方性エッチングを行った後に犠牲酸化を行ってもよい。酸化膜マスクは犠牲酸化により形成される酸化膜と同時に除去される。

【0049】

次に、ｐ型ベース層５の表面と、トレンチ１８の底部および側壁と、に沿ってゲート絶縁膜７を形成する。このゲート絶縁膜７は、酸素雰囲気中において１０００℃程度の温度の熱酸化によって形成してもよい。また、このゲート絶縁膜７は高温酸化（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＨＴＯ）等のような化学反応によって堆積する方法で形成してもよい。

【0050】

次に、ゲート絶縁膜７上に、例えばリン原子がドーピングされた多結晶シリコン層（Ｐｏｌｙ－Ｓｉ）からなるポリシリコンを形成する。次に、活性領域５０の部分をエッチングすることで、トレンチ１８の内部にゲート電極８となるポリシリコンを残し、エッジ終端領域６０に導電膜２２となるポリシリコンを残す。その際、トレンチ１８に埋め込まれたポリシリコンは、エッチバックを行いｎ型ドリフト層２の表面より内側に残すようにエッチングしてもよく、パターニングとエッチングを施すことでｎ型ドリフト層２の表面より外側に突出していてもよい。これにより、エッジ終端領域６０において、少なくともポリシリコンがトレンチ１８内のゲート電極８と電気的に接続して、フィールド酸化膜２０を覆うフィールドプレートを形成するように導電膜２２が残される。

【0051】

次にｐ型ベース層５の表面上に、フォトリソグラフィ技術によって所望の開口部を有するマスクを、例えばレジストで形成する。そして、このレジストマスクをマスクとしてイオン注入法によってｎ型の不純物をイオン注入する。それによって、ｐ型ベース層５の表面領域の一部に、ｎ⁺型ソース領域６が形成される。次に、ｎ⁺型ソース領域６を形成するためのイオン注入時に用いたマスクを除去する。ここまでの状態が図４に記載される。次に、ｎ⁺型ソース領域６を活性化させるための熱処理を行う。

【0052】

上記の製造方法では、ｐ型ベース層５形成後にトレンチ１８、ゲート絶縁膜７およびゲート電極８から構成されるゲート構造を形成したが、ゲート構造を形成した後に、ｐ型ベース層５を形成してもよい。ゲート構造を形成した後に、ｐ型ベース層５を形成することで、ｐ型ベース層５の濃度調整を容易にすることができる。またｎ⁺型ソース領域６を形成した後に、トレンチ１８、ゲート絶縁膜７およびゲート電極８から構成されるゲート構造を形成してもよい。

【0053】

次に、ゲート電極８を覆うように、例えばリンガラスよりなる１μｍ程度の厚さの層間絶縁膜９を成膜する。ここまでの状態が図５に記載される。次に、層間絶縁膜９をフォトリソグラフィによりパターニングしｎ⁺型ソース領域６およびｐ型ベース層５を露出させたコンタクトホール２１を形成する。活性領域５０および活性領域外周部５５では、コンタクトホール２１は、ｎ⁺型ソース領域６を貫通し、ｐ型ベース層５に達し、エッジ終端領域６０では、導電膜２２に達する。ここまでの状態が図６に記載される。

【0054】

次に、このコンタクトホール２１によって露出するｐ型ベース層５の表面側に、ｐ型の不純物をイオン注入することで、ｐ⁺⁺型コンタクト領域３３を形成してもよい。ｐ⁺⁺型コンタクト領域３３は、ｎ⁺型ソース領域６を形成した直後に形成し、コンタクトホール２１が層間絶縁膜９およびｎ⁺型ソース領域６を貫通しｐ⁺⁺型コンタクト領域３３と接するように形成してもよい。

【0055】

次に、コンタクトホール２１の開口部の角を丸めるため、Ｏ₂－ＲＴＡ（Ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌ）を用いて、コンタクトホール２１に薄い酸化膜３４を形成する。ここまでの状態が図７に記載される。ここでは、Ｏ₂－ＲＴＡとして、最初のみ、酸素（Ｏ₂）が含まれるＯ₂混合ガスを用い、この後の熱処理期間はＯ₂を遮断して熱処理する。例えば、最初、Ｏ₂混合ガスで９２０℃以上１１００℃以下の温度で１５秒以上６０秒以下加熱して、この後、Ｏ₂が含まれないＮ₂のみのガスで３０分程度熱処理を行う。Ｏ₂混合ガスは、Ｏ₂が１００％のガスであってもかまわない。

【0056】

リンのＳｉへの拡散を防止するためには、薄い酸化膜３４の厚さは２．５ｎｍ程度必要である。このため、Ｏ₂混合ガスの熱処理の時間は、２．５ｎｍ程度の薄い酸化膜３４が形成される１５秒以上必要である。また、フィールド酸化膜２０の目減りを少なくするため、薄い酸化膜３４の厚さは１０ｎｍ程度以下が必要であり、Ｏ₂混合ガスの熱処理の時間は６０秒以下が必要である。

【0057】

ここで、層間絶縁膜９には、コンタクトホール２１形成後の金属電極形成における平坦性の確保のため、リンなどのｎ型の不純物が含まれている。コンタクトホール２１の底は、活性領域５０ではｎ⁺型ソース領域６であるが、活性領域外周部５５では、ｐ型ベース層５であるため、熱処理時にリンが外方拡散し、ｎ型の反転層が形成されて、寄生トランジスタができ、逆回復電流流入時に暴走し破壊してしまう場合がある。これを防止するために、熱処理の最初のみ、高速熱処理をＯ₂で行い、リンのＳｉへの拡散が進む前に、２．５ｎｍ以上１０ｎｍ以下で薄いが、外方拡散を防止できるだけの薄い酸化膜３４を形成し、リンの外方拡散を防止する。

【0058】

次に、この薄い酸化膜３４をフッ酸等のエッチングにより除去する。このエッチングにより、コンタクトホール２１はほぼ広がらない。ここまでの状態が図８に記載される。この実施の形態の場合、エッジ終端領域６０に形成された導電膜２２がポリシリコンである場合、ポリシリコンがＳｉより粗密であるため、エッチングレートが高いが、コンタクトホール２１の側壁にある薄い酸化膜３４が非常に薄いため、エッチングする際に、下地のフィールド酸化膜２０までコンタクトホール２１が突き抜けていても、フィールド酸化膜２０の目減りを少なくできる。このため、フィールド酸化膜２０の残膜を十分確保でき、フィールド酸化膜２０としての機能に影響を与えることがない。また、バリアメタル１５を表面電極として使用した場合でも、従来のゲートコンタクト部よりも形状がよいため、メタルの被覆が安定する。

【0059】

次に、スパッタによりアルミニウムあるいはアルミニウムを主成分とする合金等の金属膜を成膜する。次に、金属膜を活性領域５０とエッジ終端領域６０で電極を分離することで、ソース電極１０およびゲート金属電極１３を形成する。なお、金属膜を成膜する前に、スパッタによりチタン膜（Ｔｉ）、窒化チタン膜（ＴｉＮ）、またはこれらの積層膜（例えば、Ｔｉ／ＴｉＮ等）からなるバリアメタル１５を形成してもよい。なお、コンタクトホール内にはバリアメタル１５を介してコンタクトプラグ１４を埋め込んでもよい。コンタクトプラグ１４の材質はタングステン（Ｗ）であってよい。コンタクトプラグ１４はタングステン膜をＣＶＤ法で形成し、その後タングステン膜をエッチバックすることで形成してよい。エッチバックの際、バリアメタルもエッチングしてもよく、バリアメタルをエッチングせずに残してもよい。その際、トレンチコンタクト構造を用いることが、寄生バイポーラ動作を抑制できるので好ましい。ここでトレンチコンタクト構造は、層間絶縁膜９およびｎ⁺型ソース領域６を貫通してｐ⁺⁺型コンタクト領域３３と接するコンタクトホールをコンタクトプラグ１４で埋め込むコンタクト構造である。これにより、活性領域５０では、ソース電極１０がバリアメタル１５およびコンタクトプラグ１４を介して、ｎ⁺型ソース領域６およびｐ⁺⁺型コンタクト領域３３と接続する。活性領域外周部５５では、ソース電極１０がバリアメタル１５およびコンタクトプラグ１４を介して、ｐ型ベース層５と接続する。エッジ終端領域６０では、ゲート金属電極１３がバリアメタル１５およびコンタクトプラグ１４を介して、導電膜２２と接続する。

【0060】

次に、ｎ⁺型半導体基板１の表面（半導体基体の裏面）に、裏面電極１１として、例えばニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、アルミニウムを主成分とする合金等の金属膜、またはこれらの積層膜（例えば、Ｔｉ／Ｎｉ／Ａｕ、Ａｌ／Ｔｉ／Ｎｉ／Ａｕ等）を成膜する。そして、熱処理し、ｎ⁺型半導体基板１と裏面電極１１とのオーミック接合を形成する。これにより、トレンチ型ＭＯＳＦＥＴ７０が完成する。

【0061】

以上、説明したように、実施の形態によれば、最初のみ、酸素（Ｏ₂）混合ガスを用い、この後の熱処理期間はＯ₂を遮断して熱処理することで、コンタクトホールに薄い酸化膜を形成している。薄い酸化膜３４をエッチングする際に、下地のフィールド酸化膜までコンタクトホールが突き抜けていても、フィールド酸化膜の目減りを少なくできる。このため、フィールド酸化膜の残膜を十分確保でき、フィールド酸化膜の底部で電界が高くなることが無く、フィールド酸化膜としての機能が低下せず、フィールド酸化膜の上のコンタクト形成プロセスを別にしたり、ポリシリコンを厚くしたり、コンタクトエッチング制御性の高い装置導入、管理をする必要が無くなる。

【0062】

以上において本発明では、シリコン基板の第１主面上にＭＯＳゲート構造を構成した場合を例に説明したが、これに限らず、半導体の種類（例えば、炭化珪素（ＳｉＣ）など）、基板主面の面方位などを種々変更可能である。また、本発明の実施の形態では、トレンチ型ＭＯＳＦＥＴを例に説明したが、これに限らず、プレーナ型ＭＯＳＦＥＴ、ＩＧＢＴなどのＭＯＳ型半導体装置など様々な構成の半導体装置に適用可能である。また、本発明では、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。

【産業上の利用可能性】

【0063】

以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。

【符号の説明】

【0064】

１、１０１ ｎ⁺型半導体基板
２、１０２ ｎ型ドリフト層
５、１０５ ｐ型ベース層
６、１０６ ｎ⁺型ソース領域
７、１０７ ゲート絶縁膜
８、１０８ ゲート電極
９、１０９ 層間絶縁膜
１０、１１０ ソース電極
１１、１１１ 裏面電極
１３、１１３ ゲート金属電極
１４、１１４ コンタクトプラグ
１５、１１５ バリアメタル
１８、１１８ トレンチ
２０、１２０ フィールド酸化膜
２１、１２１ コンタクトホール
２２、１２２ 導電膜
３３、１３３ ｐ⁺⁺型コンタクト領域
３４ 薄い酸化膜
５０、１５０ 活性領域
５５、１５５ 活性領域外周部
６０、１６０ エッジ終端領域
７０、１７０ 半導体装置
１３４ 厚い酸化膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】