特開 2024-80211 演算回路、メモリシステムおよび制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024080211

(43)【公開日】2024-06-13

(54)【発明の名称】演算回路、メモリシステムおよび制御方法

(51)【国際特許分類】

   H03M 13/15 20060101AFI20240606BHJP

   G06F 11/10 20060101ALI20240606BHJP

【ＦＩ】

H03M13/15

G06F11/10 648

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022193213

(22)【出願日】2022-12-02

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】國分 直明

(72)【発明者】

【氏名】近藤 裕樹

【テーマコード（参考）】

5J065

【Ｆターム（参考）】

5J065AC03

5J065AD11

5J065AE02

5J065AF03

5J065AG01

5J065AG02

5J065AG04

5J065AH01

5J065AH03

5J065AH06

(57)【要約】

【課題】ガロア体の乗算を行うための回路規模の増加を抑制する。
【解決手段】演算回路は、ガロア体の元ａおよび元ｂのＡＮＤ演算の結果であるＡＮＤ値を計算する。演算回路は、複数の相互に異なる（ｕ，ｖ）の組それぞれについて、ＡＮＤ値と、組ごとに異なる複数のテンソルをまとめた連結テンソルとに基づくＸＯＲ演算により、ａの２^ｕ乗とｂの２^ｖ乗との積であるａ＾（２^ｕ）×ｂ＾（２^ｖ）を計算する。
【選択図】図２

【特許請求の範囲】

【請求項1】

ガロア体の元ａおよび元ｂのＡＮＤ演算の結果であるＡＮＤ値を計算し、
複数の相互に異なる（ｕ，ｖ）の組それぞれについて、前記ＡＮＤ値と、前記組ごとに異なる複数のテンソルをまとめた連結テンソルとに基づくＸＯＲ演算により、ａの２^ｕ乗とｂの２^ｖ乗との積であるａ＾（２^ｕ）×ｂ＾（２^ｖ）を計算する、
演算回路。

【請求項2】

前記ガロア体は、要素数が２^ｍ（ｍは２以上の整数）であり、
前記ガロア体の元は、値が０または１であるｍ個の成分を含むｍ次元ベクトルにより表され、
前記ｍ次元ベクトルの第ｉ成分（ｉは０≦ｉ≦ｍ－１を満たす整数）に対する複数の前記テンソルそれぞれは、前記第ｉ成分に対して定められるテンソルＴ_ｉと、２^ｕ乗を表す線形演算Ｓ^ｕと、２^ｖ乗を表す線形演算Ｓ^ｖと、を含む以下の（１）式により表される、
（Ｓ^ｖ）^Ｔ×Ｔ_ｉ×Ｓ^ｕ・・・（１）
請求項１に記載の演算回路。

【請求項3】

前記連結テンソルは、
前記ｍ次元ベクトルのｍ個の成分に対応してｍ個定められ、
前記ｍ次元ベクトルの前記第ｉ成分に対応する前記連結テンソルは、前記（１）式により表される複数の前記テンソルをまとめたテンソルである、
請求項２に記載の演算回路。

【請求項4】

前記ＡＮＤ値は、前記元ａのｍ個の成分と、前記元ｂのｍ個の成分と、のＡＮＤ演算の結果であるｍ×ｍ個の演算成分を含み、
複数の前記テンソルのそれぞれは、前記演算成分それぞれをＸＯＲ演算に用いるか否かを表すｍ×ｍ個のテンソル成分を含み、
前記テンソル成分によりＸＯＲ演算に用いることが表された前記演算成分を用いてＸＯＲ演算を行い、ａ＾（２^ｕ）×ｂ＾（２^ｖ）を計算する、
請求項２に記載の演算回路。

【請求項5】

前記連結テンソルは、
複数の前記テンソルのうち、ｊ番目（ｊは０≦ｊ≦Ｊ－１、Ｊは複数の前記テンソルの総数）の前記テンソルを１次元化したベクトルを第ｊ行の行ベクトルとするテンソルである、
請求項１に記載の演算回路。

【請求項6】

前記連結テンソルは、
複数の前記テンソルのうち、ｊ番目（ｊは０≦ｊ≦Ｊ－１、Ｊは複数の前記テンソルの総数）の前記テンソルを１次元化したベクトルを第ｊ行の行ベクトルとする変形前テンソルの２つ以上の行ベクトルのうち、２つ以上の対象列の値が１で共通する行ベクトルの前記対象列の値を０に変更し、前記変形前テンソルに前記対象列の値を１とした行ベクトルを追加したテンソルである、
請求項１に記載の演算回路。

【請求項7】

前記元ａおよび前記元ｂは、同じ元ｃであり、
前記元ｃおよび前記元ｃのＡＮＤ演算により前記ＡＮＤ値を計算し、
複数の相互に異なる（ｕ，ｖ）の組それぞれについて、前記ＡＮＤ値と前記連結テンソルとに基づくＸＯＲ演算により、ｃの２^ｕ乗とｃの２^ｖ乗との積であるｃ＾（２^ｕ）×ｃ＾（２^ｖ）を計算する、
請求項１に記載の演算回路。

【請求項8】

複数の前記テンソルは、ガロア体の原始多項式に対応するコンパニオン行列に基づいて決定される、
請求項１に記載の演算回路。

【請求項9】

誤り訂正符号で符号化されたデータを記憶する不揮発性メモリと、
請求項１に記載の演算回路を備えるメモリコントローラと、を備え、
前記メモリコントローラは、
前記不揮発性メモリから読み出された受信語を用いて、ガロア体の元である複数のシンドロームを計算し、
複数の前記シンドロームに含まれる第１シンドロームを元ａとし、複数の前記シンドロームに含まれる第２シンドロームを元ｂとして、前記演算回路を用いてａの２^ｕ乗とｂの２^ｖ乗との積であるａ＾（２^ｕ）×ｂ＾（２^ｖ）を計算し、
計算された積ａ＾（２^ｕ）×ｂ＾（２^ｖ）を係数に含む誤り位置多項式を用いて、誤り位置を計算し、
計算された前記誤り位置の誤りを訂正する、
メモリシステム。

【請求項10】

不揮発性メモリを制御する制御方法であって、
誤り訂正符号で符号化されたデータを前記不揮発性メモリへ記憶し、
前記不揮発性メモリから前記データを受信語として読み出し、
前記不揮発性メモリから読み出された受信語を用いて、ガロア体の元である複数のシンドロームを計算し、
複数の前記シンドロームに含まれる第１シンドロームを元ａとし、複数の前記シンドロームに含まれる第２シンドロームを元ｂとして、前記元ａおよび前記元ｂのＡＮＤ演算の結果であるＡＮＤ値を計算し、
複数の相互に異なる（ｕ，ｖ）の組それぞれについて、前記ＡＮＤ値と、前記組ごとに異なる複数のテンソルをまとめた連結テンソルとに基づくＸＯＲ演算により、ａの２^ｕ乗とｂの２^ｖ乗との積であるａ＾（２^ｕ）×ｂ＾（２^ｖ）を計算し、
計算された積ａ＾（２^ｕ）×ｂ＾（２^ｖ）を係数に含む誤り位置多項式を用いて、誤り位置を計算し、
誤り位置多項式を用いて、誤り位置を計算し、
計算された誤り位置の誤りを訂正する、
ことを含む制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、演算回路、メモリシステムおよび制御方法に関する。

【背景技術】

【0002】

メモリシステムでは、ＮＡＮＤ型フラッシュメモリ等のメモリに記憶するデータを保護するために、誤り訂正符号化されたデータがメモリに記憶される。このため、メモリに記憶されたデータを読み出す際には、メモリから読み出された誤り訂正符号化されたデータ（受信語とも称される。）を復号して誤り訂正符号化される前のデータを復元する。

【0003】

誤り訂正符号に関する技術では、ガロア体（有限体）の乗算が行われる場合がある。例えば、誤り訂正符号の例であるＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号の復号では、メモリから読み出された受信語（読み出し系列）からシンドロームが計算され、シンドロームから誤り位置多項式の係数が計算される。シンドロームはガロア体の要素である。このため、誤り位置多項式の係数を計算するときに、シンドロームの乗算、すなわち、ガロア体の乗算が行われる場合がある。誤り訂正可能なビット数（ｔビット、ｔは２以上の整数）が増加するに従い、必要なガロア体の乗算の個数が増加する。すなわち、乗算に用いられる演算回路（乗算器）の規模が増加する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許第１０，０９７，２０７号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の実施形態は、ガロア体の乗算を行うための回路規模の増加を抑制することができる演算回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

実施形態の演算回路は、ガロア体の元ａおよび元ｂのＡＮＤ演算の結果であるＡＮＤ値を計算する。演算回路は、複数の相互に異なる（ｕ，ｖ）の組それぞれについて、ＡＮＤ値と、組ごとに異なる複数のテンソルをまとめた連結テンソルとに基づくＸＯＲ演算により、ａの２^ｕ乗とｂの２^ｖ乗との積であるａ＾（２^ｕ）×ｂ＾（２^ｖ）を計算する。

【図面の簡単な説明】

【0007】

【図1】実施形態に係るメモリシステムのブロック図。

【図2】実施形態に係る復号部のブロック図。

【図3】シンドロームおよび誤り位置多項式の計算手順の概要を示す図。

【図4】シンドロームと誤り位置多項式との関係の例を示す図。

【図5】ガロア体ＧＦ（２⁴）の元のベクトル表現の例を示す図。

【図6】コンパニオン行列の例を説明する図。

【図7】テンソルＴ_ｉの求め方の一例を示す図。

【図8】テンソルＴ_０の求め方の具体例を示す図。

【図9】テンソルＳの求め方の一例を示す図。

【図10】テンソルＳの求め方の具体例を示す図。

【図11】乗算を書き換える手順を説明するための図。

【図12】連結テンソルの求め方の例を説明するための図。

【図13】連結テンソルの例を示す図。

【図14】ＸＯＲの共有化の例を説明するための図。

【図15】ＸＯＲ演算の共有化手法の一例を示す図。

【図16】演算部の構成例を示す図。

【図17】回路の比較例を示す図。

【図18】演算部の他の構成例を示す図。

【図19】図１８の演算部によるＸＯＲ演算に対応する連結テンソルの例を示す図。

【図20】図１８に対応する回路の比較例を示す図。

【図21】復号処理のフローチャート。

【発明を実施するための形態】

【0008】

以下に添付図面を参照して、この発明にかかる演算回路の好適な実施形態を詳細に説明する。以下では、誤り訂正符号の復号時にガロア体の乗算を行う演算回路を含むメモリシステムを例に説明する。演算回路を用いる構成はこの例に限られず、どのようなシステム（装置、機器）であってもよい。例えば、誤り位置を計算するときにガロア体の乗算を行うメモリシステム、および、暗号処理時にガロア体の乗算を行うシステムなどに対しても、以下に説明する演算回路を適用することができる。

【0009】

まず、本実施形態に係るメモリシステムについて、図面を参照して詳細に説明する。図１は、本実施形態に係るメモリシステムの概略構成例を示すブロック図である。図１に示すように、メモリシステム１は、メモリコントローラ１０と不揮発性メモリ２０とを備える。メモリシステム１は、ホスト３０と接続可能であり、図１ではホスト３０と接続された状態が示されている。ホスト３０は、例えば、パーソナルコンピュータ、携帯端末などの電子機器であってよい。

【0010】

不揮発性メモリ２０は、データを不揮発に記憶する不揮発性メモリであり、例えば、ＮＡＮＤ型フラッシュメモリ（以下、単にＮＡＮＤメモリという）である。以下の説明では、不揮発性メモリ２０としてＮＡＮＤメモリが用いられた場合を例示するが、不揮発性メモリ２０として３次元構造フラッシュメモリ、ＲｅＲＡＭ（Resistive Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）等のＮＡＮＤメモリ以外の記憶装置を用いることも可能である。また、不揮発性メモリ２０が半導体メモリであることは必須ではなく、半導体メモリ以外の種々の記憶媒体に対して本実施形態を適用することも可能である。

【0011】

メモリシステム１は、いわゆるＳＳＤ（Solid State Drive）や、メモリコントローラ１０と不揮発性メモリ２０とが１つのパッケージとして構成されるメモリカード等、不揮発性メモリ２０を備える種々のメモリシステムであってよい。

【0012】

メモリコントローラ１０は、ホスト３０からの書込み要求に従って不揮発性メモリ２０への書込みを制御する。また、メモリコントローラ１０は、ホスト３０からの読出し要求に従って不揮発性メモリ２０からの読み出しを制御する。メモリコントローラ１０は、例えばＳｏＣ（System On a Chip）として構成される半導体集積回路である。メモリコントローラ１０は、ホストＩ／Ｆ（ホストインタフェース）１５、メモリＩ／Ｆ（メモリインタフェース）１３、制御部１１、符号化／復号部（コーデック）１４およびデータバッファ１２を備える。ホストＩ／Ｆ１５、メモリＩ／Ｆ１３、制御部１１、符号化／復号部１４およびデータバッファ１２は、内部バス１６で相互に接続されている。以下で説明するメモリコントローラ１０の各構成要素の動作の一部または全部は、ＣＰＵ（Central Processing Unit）がファームウエアを実行することによって実現されてもよいし、ハードウエアで実現されてもよい。

【0013】

ホストＩ／Ｆ１５は、ホスト３０との間のインタフェース規格に従った処理を実施し、ホスト３０から受信した命令、書込み対象のユーザデータなどを内部バス１６に出力する。また、ホストＩ／Ｆ１５は、不揮発性メモリ２０から読み出されて復元されたユーザデータ、制御部１１からの応答などをホスト３０へ送信する。

【0014】

メモリＩ／Ｆ１３は、制御部１１の指示に基づいて、不揮発性メモリ２０への書込み処理を行う。また、メモリＩ／Ｆ１３は、制御部１１の指示に基づいて、不揮発性メモリ２０からの読み出し処理を行う。

【0015】

制御部１１は、メモリシステム１の各構成要素を統括的に制御する。制御部１１は、ホスト３０からホストＩ／Ｆ１５経由で命令を受けた場合に、その命令に従った制御を行う。例えば、制御部１１は、ホスト３０からの命令に従って、不揮発性メモリ２０へのユーザデータおよびパリティの書き込みをメモリＩ／Ｆ１３へ指示する。また、制御部１１は、ホスト３０からの命令に従って、不揮発性メモリ２０からのユーザデータおよびパリティの読み出しをメモリＩ／Ｆ１３へ指示する。

【0016】

また、制御部１１は、ホスト３０から書込み要求を受信した場合、データバッファ１２に蓄積されるユーザデータに対して、不揮発性メモリ２０上の記憶領域（メモリ領域）を決定する。すなわち、制御部１１は、ユーザデータの書込み先を管理する。ホスト３０から受信したユーザデータの論理アドレスと該ユーザデータが記憶された不揮発性メモリ２０上の記憶領域を示す物理アドレスとの対応はアドレス変換テーブルとして記憶される。

【0017】

また、制御部１１は、ホスト３０から読出し要求を受信した場合、読出し要求により指定された論理アドレスを上述のアドレス変換テーブルを用いて物理アドレスに変換し、該物理アドレスからの読み出しをメモリＩ／Ｆ１３へ指示する。

【0018】

ＮＡＮＤメモリでは、一般に、ページと呼ばれるデータ単位で、書き込みおよび読み出しが行われ、ブロックと呼ばれるデータ単位で消去が行われる。本実施形態では、この同一のワード線に接続される複数のメモリセルをメモリセルグループと呼ぶ。メモリセルがシングルレベルセル（ＳＬＣ：Single Level Cell）である場合は、１つのメモリセルグループが１ページに対応する。メモリセルがマルチレベルセル（ＭＬＣ：Multiple Level Cell）である場合は、１つのメモリセルグループが複数ページに対応する。なお、本説明において、ＭＬＣには、ＴＬＣ（Triple Level Cell）やＱＬＣ（Quad Level Cell）等が含まれる。また、各メモリセルはワード線に接続するとともにビット線にも接続される。従って、各メモリセルは、ワード線を識別するアドレスとビット線を識別するアドレスとで識別することが可能である。

【0019】

データバッファ１２は、メモリコントローラ１０がホスト３０から受信したユーザデータを不揮発性メモリ２０へ記憶するまでに一時記憶する。また、データバッファ１２は、不揮発性メモリ２０から読み出したユーザデータをホスト３０へ送信するまでに一時記憶する。データバッファ１２には、例えば、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）などの汎用メモリを用いることができる。なお、データバッファ１２は、メモリコントローラ１０に内蔵されずに、メモリコントローラ１０の外部に搭載されてもよい。

【0020】

ホスト３０から送信されるユーザデータは、内部バス１６に転送されてデータバッファ１２に一旦記憶される。符号化／復号部１４は、不揮発性メモリ２０に記憶されるユーザデータを符号化して符号語を生成する。また、符号化／復号部１４は、不揮発性メモリ２０から読み出された受信語を復号してユーザデータを復元する。そこで符号化／復号部１４は、符号化部（Encoder）１７と復号部（Decoder）１８を備える。なお、符号化／復号部１４により符号化されるデータには、ユーザデータ以外にも、メモリコントローラ１０内部で用いる制御データ等が含まれてもよい。

【0021】

次に、本実施形態の書込み処理について説明する。制御部１１は、不揮発性メモリ２０への書込み時に、ユーザデータの符号化を符号化部１７に指示する。その際、制御部１１は、不揮発性メモリ２０における符号語の記憶場所（記憶アドレス）を決定し、決定した記憶場所もメモリＩ／Ｆ１３へ指示する。

【0022】

符号化部１７は、制御部１１からの指示に基づいて、データバッファ１２上のユーザデータを符号化して符号語を生成する。符号化方式としては、例えば、ＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号、および、ＲＳ（Reed-Solomon）符号のような代数的符号を用いた符号化方式、並びに、これらの符号を行方向および列方向の成分符号として用いた符号化方式（積符号など）を採用することができる。メモリＩ／Ｆ１３は、制御部１１から指示された不揮発性メモリ２０上の記憶場所へ符号語を記憶する制御を行う。以下では、ｔビット（ｔは２以上の整数）以下の誤りを訂正するＢＣＨ符号を用いる場合を例に説明する。

【0023】

次に、本実施形態の不揮発性メモリ２０からの読出し時の処理について説明する。制御部１１は、不揮発性メモリ２０からの読出し時に、不揮発性メモリ２０上のアドレスを指定してメモリＩ／Ｆ１３へ読み出しを指示する。また、制御部１１は、復号部１８へ復号の開始を指示する。メモリＩ／Ｆ１３は、制御部１１の指示に従って、不揮発性メモリ２０の指定されたアドレスから受信語を読み出し、読み出した受信語を復号部１８に入力する。復号部１８は、この不揮発性メモリ２０から読み出された受信語を復号する。

【0024】

復号部１８は、不揮発性メモリ２０から読み出された受信語を復号する。復号部１８は、例えばＰＧＺ（Peterson Gorenstein Zierler）法を用いて誤り位置多項式の計算を実行する。ＰＧＺ法は、誤り位置多項式の係数σとシンドロームとの間に成り立つ連立方程式を、行列計算により解く手法である。

【0025】

図２は、本実施形態に係る復号部１８の構成例を示すブロック図である。図２に示すように、復号部１８は、シンドローム計算部１０１と、誤り位置多項式計算部１０２と、誤り位置計算部１０３と、ビットフリップ部１０４と、を備えている。

【0026】

シンドローム計算部１０１は、不揮発性メモリ２０から読み出された受信語（読み出し系列）を用いてシンドロームを計算する。シンドローム計算部１０１は、従来から用いられているどのような手法によりシンドロームを計算してもよい。すべてのシンドロームの値が０である場合、受信語に誤りがないと判断できるため、復号部１８は以降の処理を実行せず、復号処理を終了することができる。

【0027】

誤り位置多項式計算部１０２は、シンドロームを用いてＰＧＺ法により誤り位置多項式を計算する。誤り位置多項式の係数の一部は、シンドロームの加算および乗算により計算される。

【0028】

図３は、ＢＣＨ符号の場合でのシンドロームおよび誤り位置多項式の計算手順の概要を示す図である。不揮発性メモリ２０からは、符号長ｎビットの読み出し系列ｒ_０，ｒ_１，ｒ_２，・・・，ｒ_ｎ－１が、受信語として読み出される。シンドローム計算部１０１は、これらの受信語を入力し、シンドロームＳ_１，Ｓ_３，・・・，Ｓ_２ｔ－１を計算する。誤り位置多項式計算部１０２はシンドロームから、ｔ次の誤り位置多項式の係数σ_０，σ_１，・・・，σ_ｔ－１，σ_ｔを計算する。図３に示すように、シンドローム、および、シンドロームを用いて計算される係数σは、ガロア体の元である。

【0029】

図４は、シンドロームと誤り位置多項式との関係の例を示す図である。なお図４は、４ビット（ｔ＝４）以下の誤りを訂正するＢＣＨ符号を用いる場合の１次～４次の誤り位置多項式（１次多項式～４次多項式）の例を示す。２次多項式～４次多項式のいずれかに含まれる｜Ｍ_２｜、｜Ｍ_３｜、｜Ｍ_４｜、｜Ｍ_５｜は、それぞれ図４の下部に示される式により計算される。

【0030】

１次多項式～４次多項式は、それぞれ誤り数が１個～４個の場合の誤り位置を計算するための式である。図４の例では、１次多項式～４次多項式の各式の係数の計算に必要な乗算器の個数は、図９や図１０で説明する簡単な計算で実現できる２乗を除くと、例えば、０個、１個、５個、および、２１個となる。このように、誤り訂正可能なビット数ｔが増加するに従い、誤り位置多項式の係数を計算するための乗算器の数が増加する。

【0031】

そこで、本実施形態では、誤り位置多項式の係数の計算に用いられるシンドロームの乗算のうち少なくとも一部を共通に計算できるように最適化した演算回路（図２の演算部１１０）が用いられる。これにより、ガロア体の乗算を行うための回路規模の増加を抑制することが可能となる。

【0032】

例えば、図４では、係数に含まれる乗算３０１～３０４は、いずれもシンドロームＳ_１とＳ_３との乗算を含む。乗算３１１～３１２は、いずれもシンドロームＳ_１の乗算（Ｓ_１の２乗でないべき乗）を含む。乗算３２１～３２２は、いずれもシンドロームＳ_１とＳ_７との乗算を含む。乗算３３１～３３３は、いずれもシンドロームＳ_１とＳ_５との乗算を含む。

【0033】

演算部１１０は、このように共通の乗算を含む複数の乗算を効率的に計算するように構成される。以下では、シンドロームＳ_１とＳ_３との乗算を含む乗算３０１～３０４の組を計算するように演算部１１０を構成する場合を例に説明する。演算部１１０は、他の乗算の組を計算するように構成されてもよいし、２つ以上の乗算の組を計算するように構成されてもよい。

【0034】

図２に戻り、演算部１１０（演算回路の一例）についてさらに説明する。図２に示すように、誤り位置多項式計算部１０２は、ガロア体の元の乗算を含む、ガロア体の元の演算を行う演算部１１０を備えている。また、演算部１１０は、ＡＮＤ計算部１１１と、ＸＯＲ計算部１１２と、を備えている。

【0035】

ＡＮＤ計算部１１１は、ガロア体の元の乗算を行うためのＡＮＤ演算を実行する。ＸＯＲ計算部１１２は、ガロア体の元の乗算を行うためのＸＯＲ演算を実行する。ＡＮＤ計算部１１１およびＸＯＲ計算部１１２の詳細は後述する。

【0036】

なお、演算部１１０は、誤り位置多項式の係数の計算のために必要なシンドロームの乗算の少なくとも一部を実行する構成部である。演算部１１０で実行しないシンドロームの乗算は、例えば、誤り位置多項式計算部１０２により計算される。この場合、誤り位置多項式計算部１０２は、従来から用いられているどのような手法により係数（シンドロームの乗算を含む）を計算してもよい。

【0037】

誤り位置計算部１０３は、誤り位置多項式計算部１０２により計算された誤り位置多項式を用いて、誤り位置を計算する。誤り位置を計算する処理（探索処理）はどのような手法で実現されてもよいが、例えばチェンサーチを用いることができる。チェンサーチは、誤り位置多項式に順次値を代入し、誤り位置多項式の出力値が０となる値に基づいて誤り位置を探索する手法である。

【0038】

ビットフリップ部１０４は、探索処理により計算された誤り位置のビットを反転（ビットフリップ）させることにより誤り訂正を実行する。

【0039】

次に、演算部１１０（ＡＮＤ計算部１１１、ＸＯＲ計算部１１２）の詳細について説明する。演算部１１０は、例えば以下のような手順を実行する。
（Ｐ１）ガロア体の要素数２^ｍを定めるｍ、および、次数ｍの原始多項式ｐ（ｘ）を決定する。
（Ｐ２）原始多項式ｐ（ｘ）に対応するコンパニオン行列を求める。
（Ｐ３）コンパニオン行列を用いて、ガロア体の元の乗算に用いる複数のテンソルを求める。ガロア体の元をｍ次元ベクトルで表現した時、２つの元を乗算した出力である元もｍ次元ベクトルで表現される。テンソルは、ｍ次元ベクトルで表現された出力の元の成分ごとに求められる。すなわち、入力が２つのベクトルで、出力が１つの値（ベクトルの１成分）を出力する関数であるテンソルが合計ｍ個求められる。以下では、ｍ次元ベクトルの第ｉ成分（ｉは０≦ｉ≦ｍ－１を満たす整数）に対して定められるテンソルをＴ_ｉと表す。テンソルＴ_ｉは入力するベクトルの数が２つなので２階のテンソルと呼ばれることがある。またｍ個の２階のテンソル全体は３つの添え字で特徴づけられるため３階のテンソルと呼ばれることがある。
（Ｐ４）ガロア体の元の２乗を表す２階のテンソルＳを求める。
（Ｐ５）演算部１１０が演算の対象とする乗算の組（例えば乗算３０１～３０４）について、各乗算を、共通に含まれる２つの引数であるｍ次元ベクトルの成分のＡＮＤ演算と、テンソルＴ_ｉおよびテンソルＳで記述するテンソルと、により書き換える。書き換え後のテンソルは、乗算の組に含まれる乗算の個数分、求められる。乗算３０１～３０４の組では、４種類の乗算（Ｓ_１ ^２Ｓ_３、Ｓ_１Ｓ_３、Ｓ_１ ^４Ｓ_３、Ｓ_１Ｓ_３ ^２）を含むため、４個のテンソルが得られる。
（Ｐ６）得られた複数のテンソルをまとめたテンソル（以下、連結テンソル）を求める。
（Ｐ７）連結テンソルが表す複数のＸＯＲ演算のうち、共有化できるＸＯＲ演算を共有化（最適化）する。
（Ｐ８）共有化後の連結テンソルに従ったＸＯＲ演算を実行するように演算部１１０を構成する。

【0040】

以下、上記の各手順についてさらに説明する。

【0041】

（Ｐ１）に関して、ガロア体の定義について説明する。ガロア体は、要素数を定めるｍ∈｛１，２，３・・・｝と、次数ｍの原始多項式ｐ（ｘ）によって決定される。ガロア体は以下のような特徴を有する。
・１個のゼロ元０と、（２^ｍ－１）個の非ゼロ元と、の合わせて２^ｍ個の要素を持つ。
・原始多項式ｐ（ｘ）の根である原始元αのべき乗により、以下の（１）式のように、任意の非ゼロ元が表現できる。

【数1】

【0042】

符号長ｎ＝２^ｍ－１（ｍは２以上の整数）のＢＣＨ符号では、例えば、要素数が２^ｍ個のガロア体ＧＦ（２^ｍ）が用いられる。ガロア体ＧＦ（２^ｍ）の元は、ｍビットのベクトル（ｍ次元ベクトル）により表すことができる。

【0043】

例えば、ガロア体ＧＦ（２^ｍ）の任意の元ａ∈ＧＦ（２^ｍ）は、以下の（２）式のように、原始元αに関する（ｍ－１）次のＧＦ（２）上の多項式で表現できる。なお、ｉは０≦ｉ≦ｍ－１を満たす整数である。

【数2】

【0044】

従って、元ａは、以下の（３）式に示すように、ＧＦ（２）上の多項式の係数を成分とするＧＦ（２）上のｍ次元ベクトルで表現できる。

【数3】

【0045】

例えば符号長ｎ＝２^１０－１のＢＣＨ符号で用いられるガロア体ＧＦ（２^１０）の元は、１０ビットのベクトルにより表すことができる。また、符号長ｎ＝２^４－１のＢＣＨ符号で用いられるガロア体ＧＦ（２^４）の元は、４ビットのベクトルにより表すことができる。図５は、ｍ＝４であり、原始多項式がｐ（ｘ）＝ｘ^４＋ｘ＋１で表されるガロア体ＧＦ（２^４）の元のベクトル表現の例を示す図である。

【0046】

例えば元０は、多項式０α^０＋０α^１＋０α^２＋０α^３で表され、この多項式の係数を成分とする４次元ベクトル（０，０，０，０）で表される。原始元αは、原始多項式ｐ（α）＝α^４＋α＋１＝０を満たす、言い換えると、α^４＝α＋１を満たすため、元α^４は１＋αに変形できる。従って、例えば元α^４は、多項式１α^０＋１α^１＋０α^２＋０α^３で表され、この多項式の係数を成分とする４次元ベクトル（１，１，０，０）で表される。

【0047】

また、ガロア体の元の加算は、２つのベクトルのビットごとのＸＯＲで表される。本実施形態では、ガロア体の元の乗算を、ＡＮＤ演算と、ＸＯＲ演算と、を組み合わせた演算回路により実行する。

【0048】

（Ｐ１）では、まず、演算の対象とするガロア体の要素数を定めるｍが決定される。ｍの値はどのように決定されてもよいが、例えば、適用する符号化方式、および、適用するメモリの種類などに応じて決定されてもよい。例えば、メモリシステム１が、符号長１０００ビットのＢＣＨ符号を用いる場合、符号長より大きい要素数（２^１０＝１０２４＞１０００）を含むようにするため、ｍは１０に決定される。ガロア体では、ｍの値ごとに、１つ以上の原始多項式が定められる。これらの原始多項式のうち、使用する１つの原始多項式が決定される。

【0049】

次に（Ｐ２）について説明する。原始多項式ｐ（ｘ）が決定されると、コンパニオン行列と呼ばれる行列が決定される。図６は、コンパニオン行列の例を説明する図である。

【0050】

ガロア体の元ａと原始元αとの乗算は、コンパニオン行列Ｃと元ａを表すベクトルとの乗算で表現できる。原始元αとの乗算は、右シフトに相当する演算と、フィードバック（ＦＢ）に相当する演算と、に分けることができる。図６内の回路は、このような右シフトとフィードバックとに対応する回路の例を示す。フィードバックは、右シフトによりあふれた項に対する処理と解釈することができる。コンパニオン行列Ｃも、右シフトに相当する列（１列から（ｍ－１）列）と、フィードバックに相当する列（ｍ列）と、に分けることができる。

【0051】

例えば、原始多項式がｐ（ｘ）＝ｘ^４＋ｘ＋１で表されるガロア体ＧＦ（２^４）でのαの乗算は、図６の下部の式で示すようなコンパニオン行列Ｃと元ａとの乗算で表すことができる。手順（Ｐ２）では、このようにして、決定された原始多項式に対応するコンパニオン行列が求められる。

【0052】

次に（Ｐ３）について説明する。（Ｐ３）では、コンパニオン行列を用いて、ガロア体の元の乗算に用いるｍ個のテンソルＴ_ｉが求められる。ｍ＝１０の場合、Ｔ_０からＴ_９の１０個のテンソルが求められる。

【0053】

図７は、テンソルＴ_ｉの求め方の一例を示す図である。図７に示すように、テンソルＴ_ｉは、行列Ｃ^０～Ｃ^ｍ－１のｉ番目の行ベクトルを並べることにより求められる。なお、行列Ｃ^ｐ（ｐは０≦ｐ≦ｍ－１を満たす整数）は、コンパニオン行列Ｃのｐ乗を意味する。

【0054】

また、図７では、テンソルＴ_ｉと、ガロア体の元ａおよび元ｂの乗算との関係を示す式の例も示されている。（ａ×ｂ）_ｉは、元ａおよび元ｂの乗算の結果を示すｍビットのベクトルのうち、ｉ番目のビットを表す。図７に示すように、（ａ×ｂ）_ｉは、元ａを示すベクトルと、元ｂを示すベクトルと、テンソルＴ_ｉとの乗算により表すことができる。なお、元ｂの右上の記号「Ｔ」はベクトルや行列の転置を表す。また、（ａ×ｂ）_ｉは、ａのｊ番目（ｊは０≦ｊ≦ｍ－１を満たす整数）の成分ａ_ｊと、ｂのｋ番目（ｋは０≦ｋ≦ｍ－１を満たす整数）の成分ｂ_ｋと、のＡＮＤ演算の和の形式で表すことができる。

【0055】

図８は、ｍ＝４、原始多項式ｐ（ｘ）＝ｘ^４＋ｘ＋１の場合のテンソルＴ_０の求め方の具体例を示す図である。まず、コンパニオン行列Ｃから、行列Ｃ^０～Ｃ^３が求められる。テンソルＴ_０は、これらの行列Ｃ^０～Ｃ^３それぞれの０行目を並べることにより求められる。このテンソルＴ_０を用いると、（ａ×ｂ）_０は、ａ_０ｂ_０＋ａ_１ｂ_３＋ａ_２ｂ_２＋ａ_３ｂ_１と表される。同様にして、テンソルＴ_１、Ｔ_２およびＴ_３を求めることができる。

【0056】

次に（Ｐ４）について説明する。ガロア体の元の２乗を表すテンソルＳは、テンソルＴ_ｉから求めることができる。図９は、テンソルＳの求め方の一例を示す図である。図９に示すように、テンソルＳは、テンソルＴ_ｉの対角成分をｉ行の行ベクトルとすることにより求められる。

【0057】

また、図９では、テンソルＳと、ガロア体の元ａの２乗（元ａと元ａとの乗算）との関係を示す式の例も示されている。図９に示すように、元ａの２乗（ａ×ａ）は、元ａを示すベクトルと、テンソルＳとの乗算により表すことができる。

【0058】

図１０は、ｍ＝４、原始多項式ｐ（ｘ）＝ｘ^４＋ｘ＋１の場合のテンソルＳの求め方の具体例を示す図である。テンソルＳは、テンソルＴ_０～Ｔ_３それぞれの対角成分を並べることにより求められる。このテンソルＳを用いると、ａ^２（＝ａ×ａ）は、ベクトル（ａ_０＋ａ_２、ａ_２、ａ_１＋ａ_３、ａ_３）と計算される。

【0059】

なお、対角成分のみを取り出すのは、主対角線について対称である成分は打ち消しあって０となるためである。例えば、テンソルＴ_０に対応する（ａ×ａ）_０は、ａ_０ａ_０＋ａ_２ａ_２＋ａ_３ａ_１＋ａ_１ａ_３となる。ＧＦ（２）では、元ａの２乗ａ^２はａと等しく、同じ元ａの加算（ａ＋ａ）は０となる。例えば、ａ_０ａ_０、ａ_２ａ_２は、それぞれａ_０、ａ_２となる。また、ａ_３ａ_１＋ａ_１ａ_３は、同じ元の加算となるため、０となる。従って、ａ_０ａ_０＋ａ_２ａ_２＋ａ_３ａ_１＋ａ_１ａ_３は、ａ_０＋ａ_２と表される。

【0060】

次に（Ｐ５）について説明する。以下では、乗算３０１～３０４の組に含まれる乗算Ｓ_１Ｓ_３、Ｓ_１ ^２Ｓ_３、Ｓ_１ ^４Ｓ_３、Ｓ_１Ｓ_３ ^２を書き換える例を説明する。図１１は、乗算を書き換える手順を説明するための図である。本実施形態では、乗算する２つの値を引数という。例えば乗算Ｓ_１Ｓ_３は、引数Ｓ_１と引数Ｓ_３との乗算である。

【0061】

図１１の中央に示すように、各乗算は、２つの引数の間にテンソルＴ_ｉを挟む乗算の形式で表すことができる。この形式では、同一のテンソルＴ_ｉが用いられるが、引数は相互に異なる。従って、例えば図７の右の式に含まれるＡＮＤ演算として、（Ｓ_１）_ｊ（Ｓ_３）_ｋ、（Ｓ_１ ^２）_ｊ（Ｓ_３）_ｋ、（Ｓ_１ ^４）_ｊ（Ｓ_３）_ｋ、（Ｓ_１）_ｊ（Ｓ_３ ^２）_ｋの４種類のＡＮＤ演算が必要となる。

【0062】

そこで、本実施形態では、図１１の中央に示す形式を、同じ引数を含み、テンソルが異なる形式に書き換える。書き換えには、以下の（４）式に示す式の変形を利用することができる。

【数4】

【0063】

このように、各乗算で用いるテンソルは、テンソルＴ_ｉと、２^ｕ乗を表す線形演算Ｓ^ｕと、２^ｖ乗を表す線形演算Ｓ^ｖと、を含む以下の（５）式により表される。

【数5】

【0064】

図１１の例では、各乗算に対応するテンソルは以下のように求められる。
・Ｓ_１Ｓ_３：ｕ＝０、ｖ＝０であるため、（Ｓ^０）^Ｔ×Ｔ_ｉ×Ｓ^０＝Ｔ_ｉ
・Ｓ_１ ^２Ｓ_３：ｕ＝１、ｖ＝０であるため、（Ｓ^０）^Ｔ×Ｔ_ｉ×Ｓ^１＝Ｔ_ｉＳ
・Ｓ_１ ^４Ｓ_３：ｕ＝２、ｖ＝０であるため、（Ｓ^０）^Ｔ×Ｔ_ｉ×Ｓ^２＝Ｔ_ｉＳ^２
・Ｓ_１Ｓ_３ ^２：ｕ＝０、ｖ＝１であるため、（Ｓ^１）^Ｔ×Ｔ_ｉ×Ｓ^０＝Ｓ^ＴＴ_ｉ

【0065】

書き換え後の形式では、引数はＳ_１およびＳ_３の１種類となるため、（Ｓ_１）_ｊ（Ｓ_３）_ｋの１種類のＡＮＤ演算のみが必要となる。このため、ＡＮＤ演算のための回路の規模を削減可能となる。

【0066】

次に（Ｐ６）について説明する。各乗算に対して求められた複数のテンソルは、１つの連結テンソルにまとめられる。図１２は、連結テンソルの求め方の例を説明するための図である。

【0067】

例えば、連結テンソルは、複数のテンソルをそれぞれ１次元のベクトルに変換し、変換したベクトルを各行ベクトルとすることにより求められる。図１２では、テンソルを１次元ベクトルに変換する機能を「ｆｌａｔｔｅｎ」と表している。例えばテンソルＴ_０は、１次元ベクトル（１，０，０，０，０，０，０，１，０，０，１，０，０，１，０，０）に変換することができる。

【0068】

なお、上記のように、テンソルＴｉは、ガロア体の元を表すｍ次元ベクトルの成分ごとに求められる。従って、図１１の例では、４種類の乗算それぞれについて４個（ｍ＝４）のテンソルが求められる。この場合、連結テンソルは、１６個（４種類×４個）のテンソルを連結（連接）したテンソルとなる。

【0069】

ｍ＝１０の場合は、連結テンソルは、４０個（４種類×１０個）のテンソルを連結したテンソルとなる。図１３は、ｍ＝１０の場合の連結テンソルの例を示す図である。第（ｊ＋１０ｋ）列が、共通の引数によるＡＮＤ演算である（Ｓ_１）_ｊ（Ｓ_３）_ｋに対応する。値が１である列は、該当する行の乗算（図１３の例では４種類×１０個）を得るための加算（ＸＯＲ）に用いられる。値が０である列は、この加算に用いられない。例えば、連結テンソルの２行目は、乗算（Ｓ_１Ｓ_３）_１に対応する。そして、この乗算（Ｓ_１Ｓ_３）_１は、以下の（６）式に従う引数の加算（ＸＯＲ）により計算される。

【数6】

【0070】

次に（Ｐ７）について説明する。（Ｐ７）は、連結テンソルにより定められる複数のＸＯＲ演算のうち共有化できる演算を共有化する手順である。これにより、ＸＯＲ演算のための回路の規模を削減可能となる。

【0071】

図１４は、ＸＯＲの共有化の例を説明するための図である。図１４では、原始多項式ｐ（ｘ）＝ｘ^１０＋ｘ^３＋１の場合のコンパニオン行列Ｃの４５２乗（Ｃ^４５２）に相当するテンソルを用いて、共有化の例を説明する。例えば、元ａと行列Ｃ^４５２との乗算の第０成分（α^４５２ａ）_０は、ａ_２＋ａ_３＋ａ_５＋ａ_６＋ａ_７＋ａ_８と表され、第１成分（α^４５２ａ）_１は、ａ_０＋ａ_３＋ａ_４＋ａ_６＋ａ_７＋ａ_８＋ａ_９と表される。これらの２つの成分については、合計１１個のＸＯＲ演算が必要となる。

【0072】

これらの２つの成分で共通する項を含む共有変数ｃ＝ａ_３＋ａ_６＋ａ_７＋ａ_８が定義される。この共有変数を用いると、第０成分（α^４５２ａ）_０は、ａ_２＋ａ_５＋ｃと表され、第１成分（α^４５２ａ）_１は、ａ_０＋ａ_４＋ａ_９＋ｃと表される。この結果、必要となるＸＯＲ演算の個数は８個に削減される。

【0073】

ＸＯＲ演算の共有化は、どのような手法で求められてもよいが、例えば、以下のような手法で求められる。図１５は、ＸＯＲ演算の共有化手法の一例を示す図である。図１５では、説明を簡単にするため、図１４で取り上げたＣ^４５２に相当するテンソルで用いられるＸＯＲ演算を共有化したテンソルを生成する例を説明する。

【0074】

図１５のテンソルでは、例えば０行目および１行目で、第３列、第６列、第７列および第８列に１が設定されている。これは、ａ_３＋ａ_６＋ａ_７＋ａ_８に相当する加算（ＸＯＲ）が、０行目および１行目で共通に必要となることを意味する。例えば、以下のような手順で、このＸＯＲ演算を共有化することができる。
・ａ_３＋ａ_６＋ａ_７＋ａ_８を計算する行をテンソルの最下行に追加する。追加した行では、ａａ_３＋ａ_６＋_７＋ａ_８に相当するＸＯＲのみを実行するように、ａ_３、ａ_６、ａ_７およびａ_８に対応する第３列、第６列、第７列および第８列のみ、値が１に設定される。
・計算結果を配る列をテンソルの最も右側の列として追加する。追加した列では、０行目および１行目のみ、値が１に設定される。なお、０行目および１行目の第３列、第６列、第７列および第８列は、それぞれ値が０に変更される。

【0075】

共有化する前の連結テンソルを変形前テンソルとする。変形前テンソルは、手順（Ｐ６）で得られた複数のテンソルのうち、ｊ番目（ｊは０≦ｊ≦Ｊ－１、Ｊは複数のテンソルの総数）のテンソルを１次元化したベクトルを第ｊ行の行ベクトルとするテンソルとして生成される。

【0076】

共有化後のテンソル（連結テンソル）は、例えば以下のような手順で生成される。
・変形前テンソルの２つ以上の行ベクトルのうち、２つ以上の列（以下、対象列という）の値が１で共通する行ベクトル（以下、対象行ベクトルという）の対象列の値を０に変更する。
・変形前テンソルに、対象列の値を１とし、他の列の値を０とした行ベクトルを追加する。
・変形前テンソルに、対象行ベクトルに相当する行の値を１とし、他の行の値を０とした列を追加する。

【0077】

本実施形態では、複数のテンソルを連結した連結テンソルを元に、ＸＯＲ演算を共有化する。連結テンソルはより多くの行を含むため、共有化できるＸＯＲ演算が見つかる可能性を高めることができる。従って、ＸＯＲ演算のための回路の規模をより効率的に削減できる。なお、（Ｐ７）の共有化を実行せず、変形前テンソルを連結テンソルとして使用するように構成されてもよい。

【0078】

次に（Ｐ８）について説明する。（Ｐ８）では、共有化後の連結テンソルに従ったＸＯＲ演算を実行するように演算部１１０が構成（設計）される。演算部１１０の構成は、従来から用いられているどのような手法により実行されてもよい。例えば、レジスタ・トランスファ・レベル（ＲＴＬ）のハードウエア記述言語による回路設計を行うツールなどを用いた手法を適用することができる。ツールが、ＸＯＲ演算を共有化する最適化の機能を備える場合は、このようなツールを用いて手順（Ｐ７）および（Ｐ８）が併せて実行されてもよい。

【0079】

以上のような手順により、演算部１１０が構成される。図１６は、演算部１１０（ＡＮＤ計算部１１１、ＸＯＲ計算部１１２）の構成例を示す図である。図１６は、ｍ＝１０の場合に乗算Ｓ_１Ｓ_３、Ｓ_１ ^２Ｓ_３、Ｓ_１ ^４Ｓ_３、Ｓ_１Ｓ_３ ^２を実行する演算部１１０の例である。

【0080】

ＡＮＤ計算部１１１は、ガロア体の元ａおよび元ｂのＡＮＤ演算の結果であるＡＮＤ値を計算する。ＡＮＤ値は、元ａのｍ個の成分と、元ｂのｍ個の成分と、のＡＮＤ演算の結果であるｍ×ｍ個の成分（以下、演算成分）を含む。図１６の例では、ＡＮＤ計算部１１１は、入力されるシンドロームＳ_１（元ａの一例）およびＳ_３（元ｂの一例）の乗算（ＡＮＤ）である（Ｓ_１）_ｊ（Ｓ_３）_ｋ（ＡＮＤ値の一例）を計算する。各シンドロームは１０次元ベクトルであるため、ＡＮＤ計算部１１１は、１０×１０＝１００回のＡＮＤ演算を実行し、演算の結果である１００個の演算成分を出力する。

【0081】

ＸＯＲ計算部１１２は、複数の相互に異なる（ｕ，ｖ）の組それぞれについて、ＡＮＤ値と、組ごとに異なる複数のテンソルをまとめた連結テンソルとに基づくＸＯＲ演算により元ａの２^ｕ乗と元ｂの２^ｖ乗との積であるａ＾（２^ｕ）×ｂ＾（２^ｖ）を計算する。

【0082】

複数のテンソルのそれぞれは、演算成分それぞれをＸＯＲ演算に用いるか否かを表すｍ×ｍ個の成分（以下、テンソル成分）を含むと解釈することができる。例えば、テンソル成分１は、対応する演算成分をＸＯＲ演算に用いることを表し、テンソル成分０は、対応する演算成分をＸＯＲ演算に用いないことを表す。ＸＯＲ計算部１１２は、テンソル成分によりＸＯＲ演算に用いることが表された演算成分、すなわち、テンソル成分１に対応する演算成分を用いてＸＯＲ演算を行い、ａ＾（２^ｕ）×ｂ＾（２^ｖ）を計算する。

【0083】

図１６の例では、元ａおよび元ｂはシンドロームＳ_１およびＳ_３に相当する。また、４種類の乗算は、以下のような（ｕ，ｖ）の組、および、テンソルに対応する。
・Ｓ_１Ｓ_３：（ｕ，ｖ）＝（０，０）、Ｔ_ｉ
・Ｓ_１ ^２Ｓ_３：（ｕ，ｖ）＝（１，０）、Ｔ_ｉＳ
・Ｓ_１ ^４Ｓ_３：（ｕ，ｖ）＝（２，０）、Ｔ_ｉＳ^２
・Ｓ_１Ｓ_３ ^２：（ｕ，ｖ）＝（０，１）、Ｓ^ＴＴ_ｉ

【0084】

従って、図１６の例では、ＸＯＲ計算部１１２は、ＡＮＤ計算部１１１により計算されるＡＮＤ値と、４種類のテンソル（Ｔ_ｉ、Ｔ_ｉＳ、Ｔ_ｉＳ^２、Ｓ^ＴＴ_ｉ）を連結した連結テンソルとに基づくＸＯＲ演算により、４種類の乗算Ｓ_１Ｓ_３、Ｓ_１ ^２Ｓ_３、Ｓ_１ ^４Ｓ_３、Ｓ_１Ｓ_３ ^２を計算する。

【0085】

図１６の下部には、ＡＮＤ計算部１１１およびＸＯＲ計算部１１２で必要となる演算数の例が示されている。例えばＡＮＤ計算部１１１は、上記のように１０×１０＝１００回のＡＮＤ演算が必要となる。ＸＯＲ計算部１１２は、共有化後の連結テンソルを用いた場合、例えば４８６回のＸＯＲ演算が必要となる。

【0086】

図１７は、本実施形態の手法を用いずに４種類の乗算Ｓ_１Ｓ_３、Ｓ_１ ^２Ｓ_３、Ｓ_１ ^４Ｓ_３、Ｓ_１Ｓ_３ ^２を計算する回路の例（以下、比較例）を示す図である。比較例は、図１１の中央に示したような、異なる４種類の引数を計算し、４種類のＡＮＤ演算を実行する例に相当する。すなわち、比較例では、円形状の記号で示す４個の乗算器が用いられる。

【0087】

４個の乗算器は、１００回のＡＮＤ演算と、９９回のＸＯＲ演算と、を実行する。ＳおよびＳ^２は、引数を計算するための２乗および４乗を計算するための回路に相当する。２乗を計算する回路（Ｓ）は、例えば６回のＸＯＲ演算が必要となる。４乗を計算する回路（Ｓ^２）は、例えば１１回のＸＯＲ演算が必要となる。これらを合計すると、比較例では、４００回のＡＮＤ演算と、４１９回のＸＯＲ演算と、が必要となる。

【0088】

回路規模を比較する場合は、例えば、各演算（ＡＮＤ演算、ＸＯＲ演算）に必要なトランジスタの数を考慮することが望ましい。トランジスタ数の比率を考慮して、例えばＡＮＤ演算とＸＯＲ演算との回路規模の比率を６：１０とすると、本実施形態の図１６のＡＮＤ計算部１１１は、比較例内のＡＮＤ演算のための回路と比較して７５％の回路規模を削減できる。ＸＯＲ計算部１１２は、比較例内のＸＯＲ演算のための回路と比較して１６％の回路規模の増加となるが、演算部１１０全体では、比較例に対して約１７％の回路規模の削減となる。

【0089】

図１８は、演算部１１０（ＡＮＤ計算部１１１、ＸＯＲ計算部１１２）の他の構成例を示す図である。図１８は、ｍ＝１０の場合に乗算Ｓ_１ ^３、Ｓ_１ ^５、Ｓ_１ ^９を実行する演算部１１０の例である。図１９は、図１８の演算部１１０（ＸＯＲ計算部１１２）によるＸＯＲ演算に対応する連結テンソルの例を示す図である。

【0090】

図１８の演算部１１０は、乗算を計算する２つの元ａと元ｂとが同じ元ｃである場合の例と解釈することができる。すなわち、ＡＮＤ計算部１１１は、ガロア体の元ｃおよび元ｃのＡＮＤ演算の結果であるＡＮＤ値を計算する。図１８の例では、ＡＮＤ計算部１１１は、入力されるシンドロームＳ_１（元ｃの一例）およびＳ_１（元ｃの一例）の乗算（ＡＮＤ）である（Ｓ_１）_ｊ（Ｓ_１）_ｋ（ＡＮＤ値の一例）を計算する。

【0091】

同じ元ｃ（＝Ｓ_１）を引数とする乗算であるため、ｊ＝ｋとなる組についての計算は不要であり、入力されるＳ_１をそのまま出力すればよい。また、ｊとｋとを入れ替えたＡＮＤ演算は同じ値となるため、いずれか一方のみの演算を実行すればよい。従って、図１８に示すＡＮＤ計算部１１１では、４５回（＝_１０Ｃ_２）のＡＮＤ演算が必要となる。

【0092】

ＸＯＲ計算部１１２は、複数の相互に異なる（ｕ，ｖ）の組それぞれについて、ＡＮＤ値と、組ごとに異なる複数のテンソルをまとめた連結テンソルとに基づくＸＯＲ演算により、元ｃの２^ｕ乗と元ｃの２^ｖ乗との積であるｃ＾（２^ｕ）×ｃ＾（２^ｖ）を計算する。

【0093】

図１８の例では、元ｃはシンドロームＳ_１に相当する。また、３種類の乗算は、以下のような（ｕ，ｖ）の組、および、テンソルに対応する。
・Ｓ_１ ^３：（ｕ，ｖ）＝（０，１）、Ｔ_ｉＳ
・Ｓ_１ ^５：（ｕ，ｖ）＝（０，２）、Ｔ_ｉＳ^２
・Ｓ_１ ^９：（ｕ，ｖ）＝（０，３）、Ｔ_ｉＳ^３

【0094】

図１８の例では、ＡＮＤ計算部１１１は、上記のように４５回のＡＮＤ演算が必要となる。ＸＯＲ計算部１１２は、共有化後の連結テンソルを用いた場合、例えば３２３回のＸＯＲ演算が必要となる。

【0095】

図２０は、図１８に対応する回路の比較例を示す図である。図２０の比較例では、３００回のＡＮＤ演算と、３３０回のＸＯＲ演算と、が必要となる。上記と同様にＡＮＤ演算とＸＯＲ演算との回路規模の比率を６：１０とすると、図１８のＡＮＤ計算部１１１は、比較例内のＡＮＤ演算のための回路と比較して８５％の回路規模を削減できる。ＸＯＲ計算部１１２は、比較例内のＸＯＲ演算のための回路と比較して同程度の回路規模となる。演算部１１０全体では、比較例に対して約３１％の回路規模の削減となる。

【0096】

次に、メモリシステム１による復号処理の流れについて説明する。図２１は、本実施形態における復号処理の一例を示すフローチャートである。

【0097】

制御部１１は、不揮発性メモリ２０から、誤り訂正符号を読み出し、受信語を得る（ステップＳ１０１）。また、制御部１１は、復号部１８へ復号の開始を指示する。

【0098】

復号部１８のシンドローム計算部１０１は、受信語からシンドロームを計算する（ステップＳ１０２）。復号部１８は、計算されたすべてのシンドロームの値が０であるか否かを判定する（ステップＳ１０３）。

【0099】

すべてのシンドロームが０である場合（ステップＳ１０３：Ｙｅｓ）、受信語に誤りがないと判断できるため、復号部１８は、復号処理を終了する。すべてのシンドロームが０でない場合（ステップＳ１０３：Ｎｏ）、誤り位置多項式計算部１０２は、ＰＧＺ法に従い、シンドロームを用いて誤り位置多項式を計算する（ステップＳ１０４）。このとき、誤り位置多項式の少なくとも一部の係数について、演算部１１０により、シンドロームの乗算が計算される。

【0100】

誤り位置計算部１０３は、計算された誤り位置多項式により、誤り位置を探索する（ステップＳ１０５）。ビットフリップ部１０４は、探索により求められた誤り位置のビットを反転（ビットフリップ）することにより誤りを訂正し（ステップＳ１０６）、復号処理を終了する。

【0101】

以上説明したとおり、本実施形態によれば、ガロア体の乗算を行うための回路規模の増加を抑制することができる。

【0102】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0103】

１ メモリシステム
１０ メモリコントローラ
１１ 制御部
１２ データバッファ
１３ メモリＩ／Ｆ
１４ 符号化／復号部
１５ ホストＩ／Ｆ
１６ 内部バス
１７ 符号化部
１８ 復号部
２０ 不揮発性メモリ
３０ ホスト
１０１ シンドローム計算部
１０２ 誤り位置多項式計算部
１０３ 誤り位置計算部
１０４ ビットフリップ部
１１０ 演算部
１１１ ＡＮＤ計算部
１１２ ＸＯＲ計算部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】