(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024080576
(43)【公開日】2024-06-13
(54)【発明の名称】部品内蔵型回路基板
(51)【国際特許分類】
H01L 23/12 20060101AFI20240606BHJP
H01L 25/07 20060101ALI20240606BHJP
H05K 3/46 20060101ALI20240606BHJP
【ＦＩ】
H01L23/12 E
H01L23/12 N
H01L25/04 C
H05K3/46 B
H05K3/46 Q
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023083820
(22)【出願日】2023-05-22
(31)【優先権主張番号】P 2022192976
(32)【優先日】2022-12-01
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】503405689
【氏名又は名称】ナブテスコ株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(72)【発明者】
【氏名】小泉 雄大
(72)【発明者】
【氏名】稲田 太朗
(72)【発明者】
【氏名】中村 和人
【テーマコード（参考）】
5E316
【Ｆターム（参考）】
5E316AA32
5E316AA35
5E316AA43
5E316CC05
5E316CC08
5E316CC31
5E316EE01
5E316FF01
5E316GG28
5E316HH01
5E316HH06
5E316JJ03
5E316JJ12
(57)【要約】
【課題】スイッチング動作を伴う電子部品が搭載された部品内蔵型回路基板のノイズを低減する。
【解決手段】部品内蔵型回路基板は、第１の導電配線層と、第１の導電配線層の上に積層された第２の導電配線層と、第１の導電配線層と第２の導電配線層との間に形成された絶縁層と、絶縁層に覆われた第１電極端子と第２電極端子とを含む少なくとも１対の半導体素子と、を備える。半導体素子の対の一方である第１の半導体素子の第１電極端子は、第１の導電配線層に接続され、半導体素子の対の他方である第２の半導体素子の第２電極端子は、第２の導電配線層に接続され、第１の導電配線層および第２の導電配線層は、第１の導電配線層に流れる電流および第２の導電配線層に流れる電流が第１の導電配線層および第２の導電配線層を貫通する方向から見て対称かつ逆向きとなるように形成される。
【選択図】図１
【解決手段】部品内蔵型回路基板は、第１の導電配線層と、第１の導電配線層の上に積層された第２の導電配線層と、第１の導電配線層と第２の導電配線層との間に形成された絶縁層と、絶縁層に覆われた第１電極端子と第２電極端子とを含む少なくとも１対の半導体素子と、を備える。半導体素子の対の一方である第１の半導体素子の第１電極端子は、第１の導電配線層に接続され、半導体素子の対の他方である第２の半導体素子の第２電極端子は、第２の導電配線層に接続され、第１の導電配線層および第２の導電配線層は、第１の導電配線層に流れる電流および第２の導電配線層に流れる電流が第１の導電配線層および第２の導電配線層を貫通する方向から見て対称かつ逆向きとなるように形成される。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１の導電配線層と、
前記第１の導電配線層の上に積層された第２の導電配線層と、
前記第１の導電配線層と前記第２の導電配線層との間に形成された絶縁層と、
前記絶縁層に覆われた第１電極端子と第２電極端子とを含む少なくとも１対の半導体素子と、を備え、
前記半導体素子の対の一方である第１の半導体素子の第１電極端子は、前記第１の導電配線層に接続され、
前記半導体素子の対の他方である第２の半導体素子の第２電極端子は、前記第２の導電配線層に接続され、
前記第１の導電配線層および前記第２の導電配線層は、前記第１の導電配線層に流れる電流および前記第２の導電配線層に流れる電流が前記第１の導電配線層および前記第２の導電配線層を貫通する方向から見て対称かつ逆向きとなるように形成されることを特徴とする部品内蔵型回路基板。
前記第１の導電配線層の上に積層された第２の導電配線層と、
前記第１の導電配線層と前記第２の導電配線層との間に形成された絶縁層と、
前記絶縁層に覆われた第１電極端子と第２電極端子とを含む少なくとも１対の半導体素子と、を備え、
前記半導体素子の対の一方である第１の半導体素子の第１電極端子は、前記第１の導電配線層に接続され、
前記半導体素子の対の他方である第２の半導体素子の第２電極端子は、前記第２の導電配線層に接続され、
前記第１の導電配線層および前記第２の導電配線層は、前記第１の導電配線層に流れる電流および前記第２の導電配線層に流れる電流が前記第１の導電配線層および前記第２の導電配線層を貫通する方向から見て対称かつ逆向きとなるように形成されることを特徴とする部品内蔵型回路基板。
【請求項2】
前記第１の導電配線層および前記第２の導電配線層は、前記１対の半導体素子の中心点同士を結ぶ仮想的な線分に対する仮想的な垂直二等分線を基準に線対称となる形状であることを特徴とする請求項１に記載の部品内蔵型回路基板。
【請求項3】
前記第１の導電配線層上に第１の半導体素子への第１電力供給端子が設けられ、
前記第２の導電配線層上に第２の半導体素子への第２電力供給端子が設けられ、
前記第１電力供給端子および前記第２電力供給端子は、前記第１の導電配線層および前記第２の導電配線層を貫通する方向から見て対称な位置に配置されることを特徴とする請求項１に記載の部品内蔵型回路基板。
前記第２の導電配線層上に第２の半導体素子への第２電力供給端子が設けられ、
前記第１電力供給端子および前記第２電力供給端子は、前記第１の導電配線層および前記第２の導電配線層を貫通する方向から見て対称な位置に配置されることを特徴とする請求項１に記載の部品内蔵型回路基板。
【請求項4】
前記第１の導電配線層上に第１の半導体素子への第１電力供給端子が設けられ、
前記第２の導電配線層上に第２の半導体素子への第２電力供給端子が設けられ、
前記第１電力供給端子および前記第２電力供給端子は、
前記絶縁層をはさんで互いに対向する位置に配置されることを特徴とする請求項１に記載の部品内蔵型回路基板。
前記第２の導電配線層上に第２の半導体素子への第２電力供給端子が設けられ、
前記第１電力供給端子および前記第２電力供給端子は、
前記絶縁層をはさんで互いに対向する位置に配置されることを特徴とする請求項１に記載の部品内蔵型回路基板。
【請求項5】
前記第１の導電配線層に流れる電流および前記第２の導電配線層に流れる電流の対称軸に沿って配置され、前記第１の導電配線層と前記第２の導電配線層とを接続するコンデンサを備えることを特徴とする請求項１から４のいずれかに記載の部品内蔵型回路基板。
【請求項6】
前記第１の半導体素子と前記第２の半導体素子との間に導電部品を備え、
前記絶縁層は、前記第１の導電配線層と前記第２の導電配線層との間に形成され、
前記第１の半導体素子および前記第２の半導体素子は、それぞれの第１電極端子同士および第２電極端子同士が同一平面上にあるように配置され、
前記第１の半導体素子の第１電極端子は、前記絶縁層の第１側面に露出し、
前記第２の半導体素子の第２電極端子は、前記絶縁層の前記第１側面と反対側の第２側面に露出し、
前記第１の半導体素子の第２電極端子と、前記第２の半導体素子の第１電極端子とは、前記導電部品を介して接続されることを特徴とする請求項１から４のいずれかに記載の部品内蔵型回路基板。
前記絶縁層は、前記第１の導電配線層と前記第２の導電配線層との間に形成され、
前記第１の半導体素子および前記第２の半導体素子は、それぞれの第１電極端子同士および第２電極端子同士が同一平面上にあるように配置され、
前記第１の半導体素子の第１電極端子は、前記絶縁層の第１側面に露出し、
前記第２の半導体素子の第２電極端子は、前記絶縁層の前記第１側面と反対側の第２側面に露出し、
前記第１の半導体素子の第２電極端子と、前記第２の半導体素子の第１電極端子とは、前記導電部品を介して接続されることを特徴とする請求項１から４のいずれかに記載の部品内蔵型回路基板。
【請求項7】
前記第１の導電配線層と同一平面上に配置され、前記第２の半導体素子の第１電極端子に接続された出力配線層を備えることを特徴とする請求項６に記載の部品内蔵型回路基板。
【請求項8】
前記第２の導電配線層と同一平面上に配置され、前記第１の半導体素子の第２電極端子に接続された出力配線層を備えることを特徴とする請求項６に記載の部品内蔵型回路基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、部品内蔵型回路基板に関する。
【背景技術】
【0002】
従来の電子機器では、電子部品をプリント基板の表面に実装する技術が一般に用いられてきた。これに対し、電子部品をプリント基板の内部に実装する部品内蔵型回路基板を採用することにより、電子回路の高密度化が期待できる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３－２２２９２４
【発明の概要】
【発明が解決しようとする課題】
【0004】
部品内蔵型回路基板を用いた電子機器において、入力配線（例えば、Ｐ電位電極およびＮ電位電極からスイッチング用ＦＥＴへの銅箔パターン）に電流が流れると、銅箔パターンを周回する方向の磁束が発生する（右ねじの法則）。導体の周囲に磁束が発生すると、その導体は、インダクタンス成分を持つ。スイッチング用ＦＥＴのＯＮ／ＯＦＦ動作の過渡時（スイッチングの切り替わりタイミング）に電流の断続が発生する。配線内にインダクタンスが存在すると、こうした電流の断続とインダクタンスにより、電圧が生じる。これはノイズの原因となる。特にパワーエレクトロニクスの分野では、スイッチング動作が必須であることから、ノイズの低減が強く望まれる。
【0005】
特許文献１には、部品内蔵型回路基板のシールド性を向上させ、ノイズに対する信頼性を改善する技術が開示されている。しかしこの技術は、スイッチング動作を伴う電子部品動作によるノイズ低減には対応できない。
【0006】
本発明はこうした課題に鑑みてなされたものであり、その目的は、スイッチング動作を伴う電子部品が搭載された部品内蔵型回路基板のノイズを低減することにある。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明のある態様の部品内蔵型回路基板は、第１の導電配線層と、第１の導電配線層の上に積層された第２の導電配線層と、第１の導電配線層と第２の導電配線層との間に形成された絶縁層と、絶縁層に覆われた第１電極端子と第２電極端子とを含む少なくとも１対の半導体素子と、を備える。半導体素子の対の一方である第１の半導体素子の第１電極端子は、第１の導電配線層に接続され、半導体素子の対の他方である第２の半導体素子の第２電極端子は、第２の導電配線層に接続され、第１の導電配線層および第２の導電配線層は、第１の導電配線層に流れる電流および第２の導電配線層に流れる電流が第１の導電配線層および第２の導電配線層を貫通する方向から見て対称かつ逆向きとなるように形成される。
【0008】
ある実施の形態の部品内蔵型回路基板では、第１の導電配線層および第２の導電配線層は、１対の半導体素子の中心点同士を結ぶ仮想的な線分に対する仮想的な垂直二等分線を基準に線対称となる形状である。
【0009】
ある実施の形態の部品内蔵型回路基板では、第１の導電配線層上に第１の半導体素子への第１電力供給端子が設けられ、第２の導電配線層上に第２の半導体素子への第２電力供給端子が設けられてもよい。このとき、第１電力供給端子および第２電力供給端子は、第１の導電配線層および第２の導電配線層を貫通する方向から見て対称な位置に配置される。別の実施の形態では、第１電力供給端子および第２電力供給端子は、絶縁層をはさんで互いに対向する位置に配置される。
【0010】
ある実施の形態の部品内蔵型回路基板は、コンデンサを備えてもよい。このコンデンサは、第１の導電配線層に流れる電流および第２の導電配線層に流れる電流の対称軸に沿って配置され、第１の導電配線層と第２の導電配線層とを接続する。
【0011】
ある実施の形態の部品内蔵型回路基板では、第１の半導体素子と第２の半導体素子との間に導電部品を備える。このとき、絶縁層は、第１の導電配線層と第２の導電配線層との間に形成される。第１の半導体素子および第２の半導体素子は、それぞれの第１電極端子同士および第２電極端子同士が同一平面上にあるように配置される。第１の半導体素子の第１電極端子は、絶縁層の第１面側に露出する。第２の半導体素子の第２電極端子は、絶縁層の第１面側と反対側の第２面側に露出する。第１の半導体素子の第２電極端子と、第２の半導体素子の第１電極端子とは、導電部品を介して接続される。
【0012】
ある実施の形態の部品内蔵型回路基板では、第１の導電配線層と同一平面上に配置され、第２の半導体素子の第１電極端子に接続された出力配線層を備えてもよい。
【0013】
ある実施の形態の部品内蔵型回路基板では、第２の導電配線層と同一平面上に配置され、第１の半導体素子の第２電極端子に接続された出力配線層を備えてもよい。
【0014】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、プログラム、プログラムを記録した一時的なまたは一時的でない記憶媒体、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【0015】
本発明によれば、スイッチング動作を伴う電子部品が搭載された部品内蔵型回路基板のノイズを低減することができる。
【図面の簡単な説明】
【0016】
【図1】実施の形態に係る部品内蔵型回路基板を縦方向の側面から見た断面図である。
【図2】第１の半導体素子の側面模式図である。
【図4】ある実施の形態に係る部品内蔵型回路基板を縦方向の側面から見た断面図である。
【図6】部品内蔵型回路基板上の回路図である。
【図8】実施の形態に係る第１の導電配線層および第２の導電配線層を流れる電流を模式的に示す図である。
【発明を実施するための形態】
【0017】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。実施の形態は、発明を限定するものではなく例示である。実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、各図に示す各部の縮尺や形状は、説明を容易にするために便宜的に設定されており、特に言及がない限り限定的に解釈されるものではない。また、本明細書または請求項の中で「第１」、「第２」等の用語が用いられる場合、特に言及がない限りこの用語はいかなる順序や重要度を表すものでもなく、ある構成と他の構成とを区別するだけのためのものである。また、各図面において実施の形態を説明する上で重要ではない部材の一部は省略して表示する。
【0018】
図１は、実施の形態に係る部品内蔵型回路基板１を水平面上に置き、縦方向の側面から見た断面図である。以下本明細書では、回路基板を水平面上に置いたとき、当該回路基板の縦方向をｘ軸、横方向をｙ軸、鉛直上向き方向をｚ軸に取ることとする。部品内蔵型回路基板１は、第１の導電配線層１０と、第２の導電配線層２０と、を備える。第２の導電配線層２０は、第１の導電配線層１０の上に積層されている。第１の導電配線層１０と第２の導電配線層２０との間には、絶縁層３０が形成されている。部品内蔵型回路基板１は、絶縁層３０に覆われた１対の半導体素子を備える。この１対の半導体素子は、第１の半導体素子４０と、第２の半導体素子５０と、を含む。部品内蔵型回路基板１は、第１の半導体素子４０と第２の半導体素子５０との間に、導電部品６０を備える。
【0019】
この例では、第１の導電配線層１０および第２の導電配線層２０は、銅箔で形成される。
【0020】
絶縁層３０は、コア層およびプリプレグ材を含んでもよい。以下、絶縁層３０の第１の導電配線層１０に対向する面を第１側面３１、第２の導電配線層２０に対向する面を第２側面３２と呼ぶ。
【0021】
第１の半導体素子４０は、第１電極端子４１と、第２電極端子４２と、を備える。第２の半導体素子５０は、第１電極端子５１と、第２電極端子５２と、を備える。一例として、第１の半導体素子４０および第２の半導体素子５０は、ＦＥＴ（電界効果トランジスタ）である。この場合、第１電極端子４１および５１はドレイン電極端子であり、第２電極端子４２および５２はソース電極端子である。
【0022】
図２は、第１の半導体素子４０（ＦＥＴ）の側面模式図である。第１の半導体素子４０は、下側に第１電極端子４１（ドレイン電極端子）と、上側に第２電極端子４２（ソース電極端子）と、ソース電極面の一部に形成された第３電極端子（ゲート電極端子）と、を有する。以下の説明では、第３電極端子は省略することもある。第２の半導体素子５０も同様である。
【0023】
図１に戻る。第１の半導体素子４０の第１電極端子４１は、第１の導電配線層１０に接続される。第２の半導体素子５０の第２電極端子５２は、第２の導電配線層２０に接続される。
【0024】
第１の半導体素子４０の第１電極端子４１と第２の半導体素子５０の第１電極端子５１同士は、同一平面上にあるように配置される。同様に、第１の半導体素子４０の第２電極端子４２と第２の半導体素子５０の第２電極端子５２同士は、同一平面上にあるように配置される。すなわち、第１の半導体素子４０と第２の半導体素子５０とは、上下方向が同じ向きに配置される。
【0025】
第１の半導体素子４０の第１電極端子４１は、絶縁層３０の第１側面３１に露出する。第２の半導体素子５０の第２電極端子５２は、絶縁層３０の第２側面３２に露出する。第１の半導体素子４０の第２電極端子４２と、第２の半導体素子の第１電極端子５１とは、導電部品６０を介して接続される。
【0026】
本例の導電部品６０は、銅ブロックによって形成される。
【0027】
特に、第１の導電配線層１０および前記第２の導電配線層２０は、１対の半導体素子（すなわち、第１の半導体素子４０および第２の半導体素子５０）の中心点同士を結ぶ仮想的な線分に対する仮想的な垂直二等分線を基準に線対称となる形状であってもよい。
【0028】
図３は、部品内蔵型回路基板１を上から見たときの模式図である。ただし（ａ）は第２の導電配線層２０で、（ｂ）は第１の導電配線層１０である。領域１２０および１４０は、第１の半導体素子４０および第２の半導体素子５０が配置される領域である。
【0029】
図３（ａ）に示されるように、第１の導電配線層１０の領域１２０の反対側の端には、第１電力供給端子１００が設けられる。図３（ｂ）に示されるように、第２の導電配線層２０の領域１３０の反対側の端には、第２電力供給端子１１０が設けられる。第１電力供給端子１００および第２電力供給端子１１０は、第１の導電配線層１０および第２の導電配線層２０を貫通する方向から見て対称な位置に配置される。
【0030】
本例の部品内蔵型回路基板１の上に構成される回路において、第１の半導体素子４０および第２の半導体素子５０はスイッチとして機能する。このとき第１の半導体素子４０はハイサイド側に配置され、第２の半導体素子５０はローサイド側に配置される。この場合、第１電力供給端子１００はＰ電位となり、第２電力供給端子１１０はＮ電位となる。
【0031】
以下、上記の回路を流れる電流について説明する。第１電力供給端子１００から流出した電流は、第１の導電配線層１０を通って、第１の半導体素子４０の第１電極端子４１に流入する。第１の半導体素子４０に流入した電流は第２電極端子４２から流出し、導電部品６０を通って、第２の半導体素子５０の第１電極端子５１に流入する。第２の半導体素子５０に流入した電流は第２電極端子５２から流出し、第２の導電配線層２０を通って、第２電力供給端子１１０に流入する。図１および図３に、この電流を太い矢印で模式的に示す。
【0032】
第１の導電配線層１０および第２の導電配線層２０は、第１の導電配線層１０に流れる電流および第２の導電配線層２０に流れる電流が第１の導電配線層１０および第２の導電配線層２０を貫通する方向から見て対称かつ逆向きとなるように形成される。この点については、後で詳述する。なお本実施の形態に従って、第１電力供給端子１００および第２電力供給端子１１０を、第１の導電配線層１０および第２の導電配線層２０を貫通する方向から見て対称な位置に配置することにより、このような電流配置を実現することができる。
【0033】
別の実施の形態では、第１電力供給端子１００および第２電力供給端子１１０は、絶縁層３０をはさんで互いに対向する位置に配置される。上記のような電流配置は、第１電力供給端子１００および第２電力供給端子１１０をこのように配置することによっても実現することができる。
【0034】
部品内蔵型回路基板１は、第２の導電配線層２０の上面に複数（例えば、４つ）のコンデンサ１４０を備える。コンデンサ１４０は、第１の導電配線層１０に流れる電流および第２の導電配線層２０に流れる電流の対称軸に沿って配置される。コンデンサ１４０は、端子１５０を介して第１の導電配線層１０に接続され、端子１６０を介して第２の導電配線層２０に接続される。従って、第１の導電配線層１０と第２の導電配線層２０とは、コンデンサ１４０を介して互いに接続される。
【0035】
部品内蔵型回路基板１は、第１の導電配線層１０と同一平面上に配置され、第２の半導体素子５０の第１電極端子５１に接続された出力配線層７０を備える。図４は、この実施の形態の部品内蔵型回路基板１を側面から見た断面図である。
【0036】
別の実施の形態では、部品内蔵型回路基板１は、第２の導電配線層２０と同一平面上に配置され、第１の半導体素子４０の第２電極端子４２に接続された出力配線層７１を備える。図５は、この実施の形態の部品内蔵型回路基板１を側面から見た断面図である。
【0037】
部品内蔵型回路基板１は、第１の導電配線層１０の下面に絶縁シート８０と、放熱板９０と、を備える。
【0038】
以下、図６～図９を参照して、部品内蔵型回路基板１の上に構成される回路の動作を詳しく説明する。図６は、部品内蔵型回路基板１の上の回路図である。図６の回路では、第１の半導体素子４０と第２の半導体素子５０とがスイッチング半導体素子として、直列に接続されている。第１の半導体素子４０はハイサイドに、第２の半導体素子５０はローサイドに配置される。第１の半導体素子４０の第１電極端子４１（ドレイン電極端子）にはＰ電位（プラス電位）が、第２の半導体素子５０の第２電極端子５２（ソース電極端子）にはＮ電位（マイナス電位）がそれぞれ印加される。第１の半導体素子４０の第２電極端子４２（ソース電極端子）と第２の半導体素子５０の第１電極端子５１（ドレイン電極端子）との接続点が出力端子となっている。
【0039】
この回路は、パワーエレクトロニクス回路における典型的な基本構成であり、例えばこの回路を３つ並列に接続することで三相インバータを構成することができる。
【0040】
この回路の動作の特徴は、２つのスイッチング半導体素子（第１の半導体素子４０と第２の半導体素子５０）が相補的にＯＮ／ＯＦＦ動作を繰り返すことにある（スイッチング動作）。このときの一つの状態（ハイサイドがＯＦＦ、ローサイドがＯＮ）において、回路を流れる電流の状態を図７に示す。
【0041】
図７において、Ｐ電位からハイサイド側スイッチング素子（第１の半導体素子４０）のドレイン電極端子（第１電極端子４１）までの配線（第１の導電配線層１０）、およびＮ電位からローサイド側スイッチング素子（第２の半導体素子５０）のソース電極（第２電極端子５２）までの配線（第２の導電配線層２０）は、それぞれ、一定以上の長さをもつ配線（プリント基板の銅箔）である。実際の装置では部品配置が有限の大きさを持つことから、これらの配線長は必ずしも最短にすることはできない。
【0042】
これらの配線に電流が流れると、右ねじの法則に従って、配線の周囲を周回する方向の磁束が発生する。配線はインダクタンスを持つため、２つのスイッチング半導体素子のＯＮ／ＯＦＦの繰り返し動作が続くと、過渡電流に起因して、スイッチング素子のドレイン電極端子とソース電極端子との間にノイズ電圧が発生する。
【0043】
図８は、本実施の形態に従って、第１の導電配線層１０および第２の導電配線層２０を、第１の導電配線層１０に流れる電流および第２の導電配線層２０に流れる電流が第１の導電配線層１０および第２の導電配線層２０を貫通する方向から見て対称かつ逆向きとなるように形成したときの、第１の導電配線層１０および第２の導電配線層２０を流れる電流を模式的に示す。このような構成を取ることにより、第１の導電配線層１０を流れる電流により生じる磁束と、第２の導電配線層２０を流れる電流により生じる磁束とが互いに打ち消し合う。また図７に示される回路を３つ並列した三相交流モータドライバなどの場合は、電流の向きの違いだけではなく、電流の増加、減少といった時間的変化の傾向を逆向きにすることによって、同様に磁束打消し効果によるインダクタンス低減効果を実現することができる。例えば図３の太矢印の電流の向きが同じであっても、電流が増加傾向なのか、減少傾向なのかが互いに異なれば、同様のインダクタンス低減効果を得ることができる。こうした原理により、スイッチング動作に伴うノイズを低減することができる。
【0044】
図９は、別の実施の形態に従って第１電力供給端子１００および第２電力供給端子１１０配置したときの部品内蔵型回路基板１を上から見た模式図である。この実施の形態では、第１の導電配線層１０上に第１電力供給端子１００が設けられ、第２の導電配線層２０上に第２電力供給端子１１０が設けられ、第１電力供給端子１００および第２電力供給端子１１０は、絶縁層３０をはさんで互いに対向する位置に配置される。
【0045】
以下、実施の形態が奏する効果について説明する。
【0046】
第１の導電配線層１０および第２の導電配線層２０を、第１の導電配線層１０に流れる電流および第２の導電配線層２０に流れる電流が第１の導電配線層１０および第２の導電配線層２０を貫通する方向から見て対称かつ逆向きとなるように形成する実施の形態では、第１の導電配線層１０および第２の導電配線層２０を流れる電流が逆向きで、その軸がほぼ一致するため、従来のようなスナバ回路等の追加素子を必要とすることなく、スイッチング動作に伴うノイズを低減することができる。
【0047】
第１電力供給端子１００および第２電力供給端子１１０を、第１の導電配線層１０および第２の導電配線層２０を貫通する方向から見て対称な位置に配置する実施の形態では、第１の導電配線層１０を流れる電流により生じる磁束と、第２の導電配線層２０を流れる電流により生じる磁束とが互いに打ち消し合うことができるので、部品の配置構成によりスイッチング動作に伴うノイズを低減することができる。
【0048】
第１電力供給端子１００および第２電力供給端子１１０は、絶縁層３０をはさんで互いに対向する位置に配置でも、第１の導電配線層１０を流れる電流により生じる磁束と、第２の導電配線層２０を流れる電流により生じる磁束とが互いに打ち消し合うことができるので、部品の配置構成によりスイッチング動作に伴うノイズを低減することができる。
【0049】
第１の半導体素子４０および第２の半導体素子５０を、それぞれの第１電極端子同士および第２電極端子同士が同一平面上にあるように配置した実施の形態では、第１の導電配線層１０および第２の導電配線層２０を対向配置することができる。これにより、磁束の打ち消しの効果を上げるとともに、基板全体をコンパクト化し集積度を上げることができる。
【0050】
さらにこの実施の形態では、製造時に第１の半導体素子４０および第２の半導体素子５０の実装配置を反転する工程が不要となる。一般に部品メーカからは、同じ部品は電極面が同じ向きにそろった形で支給される。これをプリント基板に実装する際に吸着した半導体素子を逆転させることは工程が煩雑となり、追加的なメッキ処理なども必要となる。本実施の形態では、こうした工程の複雑さを低減することができる。
【0051】
また第１の半導体素子４０および第２の半導体素子５０を接続する導電部品６０は、第１の半導体素子４０および第２の半導体素子５０と同じ層に並べて配置するだけでよいので、半導体素子の実装と同時に行うことで工程を短縮することができる。
【0052】
第１の導電配線層１０と第２の導電配線層２０とを接続するコンデンサ１４０を、第１の導電配線層１０に流れる電流および第２の導電配線層２０に流れる電流の対称軸に沿って配置する実施の形態では、第１の導電配線層１０を流れる電流および第２の導電配線層２０を流れる電流の対象性を損なうことがないので、磁束打ち消しの効果を上げることができる。
【0053】
第２の半導体素子５０の第１電極端子５１に接続された出力配線層７０を第１の導電配線層と同一平面上に配置した実施の形態では、基板の厚みを低減することができるので、集積度を上げることができる。
【0054】
第１の半導体素子４０の第２電極端子４２に接続された出力配線層７１を第２の導電配線層と同一平面上に配置した実施の形態でも、基板の厚みを低減することができるので、集積度を上げることができる。
【0055】
第１の導電配線層１０の下面に絶縁シート８０と、放熱板９０と、を備えた実施の形態では、電子部品が発生する熱を効果的に逃がすことができるので、部品の内部実装に伴う発熱の問題を解決することができる。
【0056】
放熱板９０は導体層であるため、電磁シールド効果がある。前述のように実施の形態では、第１の導電配線層１０および第２の導電配線層２０の構造だけでも十分なノイズ低減効果を得られる。しかし、さらに導電層としての放熱板９０を追加することにより、第１の導電配線層１０および第２の導電配線層２０による磁束打消し効果が得られない一部から発生するノイズが外部に漏洩するのを防ぐ電磁シールド効果を得ることができる。
【0057】
さらに放熱板９０は導体層であるため、磁束打消し効果によるインダクタンス低減効果がある。上で説明したノイズ低減効果は、第１の導電配線層１０に流れる電流および第２の導電配線層２０に流れる電流が第１の導電配線層１０および第２の導電配線層２０を貫通する方向から見て「対称かつ逆向き」となるように形成したことによって得られる。しかし実際の機器では、これらの電流が「対称かつ逆向き」にならない箇所が部分的に存在することもある。このような場合も、導体層としての放熱板９０があることにより、第１の導電配線層１０と放熱板９０との間、または（および）、第２の導電配線層２０と放熱板９０との間に磁束打消し効果が得られる。
【0058】
第１の導電配線層１０と放熱板９０との間、または（および）、第２の導電配線層２０と放熱板９０との間に磁束打消し効果が得られるしくみは、第１の導電配線層１０および第２の導電配線層２０から漏洩した磁束が放熱板９０に鎖交することで、放熱板９０に渦電流が流れることによる。この渦電流は、レンツの法則により、鎖交した磁束を打ち消す方向に流れる。以上説明した電磁シールド効果およびインダクタンス低減効果と、放熱効果とを同時に実現できることが本実施の形態の構造の特長である。
【0059】
以上、本発明の実施の形態をもとに説明した。この実施の形態は例示であり、いろいろな変形および変更が本発明の特許請求の範囲内で可能なこと、またそうした変形例および変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。従って、本明細書での記述および図面は限定的ではなく例証的に扱われるべきものである。以下に実施の形態の変形例をあげる。
【0060】
実施の形態の半導体素子は、ＦＥＴであった。しかし半導体素子はこれに限られず、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）などの任意のスイッチング半導体であってもよい。半導体材料も、Ｓｉ、ＳｉＣ、ＧａＮ、Ｇａ２Ｏ３など、任意の好適なものであってもよい。この変形例によれば、構成の自由度を上げることができる。
【0061】
基板の材料（ＦＲ４、ＣＥＭ３等）やプリプレグ等の絶縁層の材料は特に限定されず、任意の好適なものであってもよい。導体層の厚みも特に限定されず、一般的な３６μｍより厚くても薄くてもよい。本技術は、リジッド基板およびフレキシブル基板のいずれにも適用可能である。この変形例によれば、構成の自由度を上げることができる。
【0062】
実施の形態の導電部品は、銅ブロックによって形成された。銅ブロックをあらかじめ表面めっき処理したものでもよい。導電部品は、銅ブロックに限られず、層間ＶＩＡを積み上げたものであってもよい。導電部品の材料は、銅に限られず、任意の半田付け導電材料であってもよい。この変形例によれば、構成の自由度を上げることができる。
【0063】
実施の形態の部品内蔵型回路基板は、Ｐ電位とＮ電位を持つ１枚ずつのプリント基板積層した２層構造であった。しかしこれに限られず、例えばＰ電位とＮ電位を持つ２枚ずつのプリント基板を計４枚積層した４層構造であってもよい。この変形例によれば、導電配線層を流れる電流を増やすことで、さらに磁束の打ち消し合いの効果を高めることができる。
【0064】
実施の形態の導電部品６０は、銅ブロックによって形成された。しかし導電部品６０がブロック形状はブロック形状に限られず、電極端子４２または電極端子５１側に向けて延びる傘状の形状であってもよい。この変形例によれば、構成の自由度を上げることができる。
【0065】
上述した各実施の形態と変形例の任意の組み合わせもまた本発明の実施の形態として有用である。組み合わせによって生じる新たな実施の形態は、組み合わされる各実施の形態および変形例それぞれの効果をあわせもつ。
【0066】
以上、実施の形態及び変形例を説明した。実施の形態及び変形例を抽象化した技術的思想を理解するにあたり、その技術的思想は実施の形態及び変形例の内容に限定的に解釈されるべきではない。前述した実施の形態及び変形例は、いずれも具体例を示したものにすぎず、構成要素の変更、追加、削除等の多くの設計変更が可能である。実施の形態では、このような設計変更が可能な内容に関して、「実施の形態」との表記を付して強調している。しかしながら、そのような表記のない内容でも設計変更が許容される。
【産業上の利用可能性】
【0067】
実施の形態に係る部品内蔵型回路基板は、モーターインバータ、ＤＣＤＣコンバータ、ＡＣＤＣコンバータ、ＤＣＡＣインバータなどのパワーエレクトロニクス回路に広く利用することができる。
【符号の説明】
【0068】
１・・部品内蔵型回路基板、
１０・・第１の導電配線層、
２０・・第２の導電配線層、
３０・・絶縁層、
４０・・第１の半導体素子、
４１・・第１の半導体素子の第１電極端子、
４２・・第１の半導体素子の第２電極端子、
５０・・第２の半導体素子、
５１・・第２の半導体素子の第１電極端子、
５２・・第２の半導体素子の第２電極端子、
６０・・導電部品、
７０・・出力配線層、
８０・・絶縁シート、
９０・・放熱版、
１００・・第１電力供給端子、
１１０・・第２電力供給端子、
１２０・・領域、
１３０・・領域、
１４０・・コンデンサ、
１５０・・端子、
１６０・・端子。
１０・・第１の導電配線層、
２０・・第２の導電配線層、
３０・・絶縁層、
４０・・第１の半導体素子、
４１・・第１の半導体素子の第１電極端子、
４２・・第１の半導体素子の第２電極端子、
５０・・第２の半導体素子、
５１・・第２の半導体素子の第１電極端子、
５２・・第２の半導体素子の第２電極端子、
６０・・導電部品、
７０・・出力配線層、
８０・・絶縁シート、
９０・・放熱版、
１００・・第１電力供給端子、
１１０・・第２電力供給端子、
１２０・・領域、
１３０・・領域、
１４０・・コンデンサ、
１５０・・端子、
１６０・・端子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
