特開2024-80689認証済みメモリデバイスアクセストランザクションを伴う方法、デバイスおよびシステム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024080689
(43)【公開日】2024-06-13
(54)【発明の名称】認証済みメモリデバイスアクセストランザクションを伴う方法、デバイスおよびシステム
(51)【国際特許分類】
G06F 21/44 20130101AFI20240606BHJP
【ＦＩ】
G06F21/44
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023203845
(22)【出願日】2023-12-01
(31)【優先権主張番号】63/429,621
(32)【優先日】2022-12-02
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】18/144,013
(32)【優先日】2023-05-05
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】522029730
【氏名又は名称】インフィニオン テクノロジーズ エルエルシー
【氏名又は名称原語表記】Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＬＬＣ
【住所又は居所原語表記】１９８ Ｃｈａｍｐｉｏｎ Ｃｏｕｒｔ， Ｓａｎ Ｊｏｓｅ， ＣＡ ９５１３４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス＝ラインハルト
(74)【代理人】
【識別番号】100098501
【弁理士】
【氏名又は名称】森田 拓
(74)【代理人】
【識別番号】100116403
【弁理士】
【氏名又は名称】前川 純一
(74)【代理人】
【識別番号】100134315
【弁理士】
【氏名又は名称】永島 秀郎
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】クリフォード ズィットロー
(72)【発明者】
【氏名】ヨアフ ヨゲフ
(72)【発明者】
【氏名】カムルル ハサン
(57)【要約】
【課題】本発明は、認証済みメモリデバイスアクセストランザクションを伴う方法、デバイスおよびシステムを提供する。
【解決手段】方法は、ＣＳ信号が非アクティブからアクティブに移行したことを決定するステップと、ＩＣデバイスのバスインタフェースにおいて少なくともターゲットアドレス情報を受信するステップとを含むことができる。ターゲットアドレス情報に応答して、ＩＣデバイスの対応する記憶場所に記憶されるデータを検索する。認証回路の動作により、少なくとも認証パラメータおよび検索データを含む認証値を少なくとも１つの暗号化関数を使用して生成する。認証値は、ＩＣデバイスから検索データとともに送信することができる。対応するデバイスおよびシステムも開示される。
【選択図】なし
【解決手段】方法は、ＣＳ信号が非アクティブからアクティブに移行したことを決定するステップと、ＩＣデバイスのバスインタフェースにおいて少なくともターゲットアドレス情報を受信するステップとを含むことができる。ターゲットアドレス情報に応答して、ＩＣデバイスの対応する記憶場所に記憶されるデータを検索する。認証回路の動作により、少なくとも認証パラメータおよび検索データを含む認証値を少なくとも１つの暗号化関数を使用して生成する。認証値は、ＩＣデバイスから検索データとともに送信することができる。対応するデバイスおよびシステムも開示される。
【選択図】なし
【特許請求の範囲】
【請求項1】
集積回路（ＩＣ）デバイスにおいてチップセレクト（ＣＳ）信号を受信するステップと、
前記ＣＳ信号が非アクティブからアクティブに移行したと決定するステップと、
前記ＩＣデバイスのバスインタフェースにおいて少なくともターゲットアドレス情報を受信するステップと、
前記ターゲットアドレス情報に応答して、前記ＩＣデバイスの対応する記憶場所に記憶されるデータを検索するステップと、
前記ＩＣデバイスの認証回路の動作により、少なくとも認証パラメータおよび検索データを使用して、少なくとも１つの暗号化関数により認証値を生成するステップと、
前記認証値を前記検索データとともに前記ＩＣデバイスから送信するステップと、
を含み、
前記ＣＳ信号は、前記ターゲットアドレス情報を受信し、前記データを検索し、前記認証値を生成し、前記認証値および前記検索データを送信している間、アクティブのままである、
方法。
前記ＣＳ信号が非アクティブからアクティブに移行したと決定するステップと、
前記ＩＣデバイスのバスインタフェースにおいて少なくともターゲットアドレス情報を受信するステップと、
前記ターゲットアドレス情報に応答して、前記ＩＣデバイスの対応する記憶場所に記憶されるデータを検索するステップと、
前記ＩＣデバイスの認証回路の動作により、少なくとも認証パラメータおよび検索データを使用して、少なくとも１つの暗号化関数により認証値を生成するステップと、
前記認証値を前記検索データとともに前記ＩＣデバイスから送信するステップと、
を含み、
前記ＣＳ信号は、前記ターゲットアドレス情報を受信し、前記データを検索し、前記認証値を生成し、前記認証値および前記検索データを送信している間、アクティブのままである、
方法。
【請求項2】
前記方法は、前記認証回路の動作により、前記検索データを暗号化して暗号化データを生成するステップをさらに含み、
前記認証値とともに出力される前記検索データは、前記暗号化データである、
請求項１に記載の方法。
前記認証値とともに出力される前記検索データは、前記暗号化データである、
請求項１に記載の方法。
【請求項3】
前記ＩＣデバイスは、少なくとも１つのメモリセルアレイを備え、
前記記憶場所は、前記メモリセルアレイ内の複数の記憶場所のうちの少なくとも１つである、
請求項１に記載の方法。
前記記憶場所は、前記メモリセルアレイ内の複数の記憶場所のうちの少なくとも１つである、
請求項１に記載の方法。
【請求項4】
前記ＩＣデバイスは、複数のレジスタを備え、
前記記憶場所は、前記レジスタのうちの少なくとも１つである、
請求項１に記載の方法。
前記記憶場所は、前記レジスタのうちの少なくとも１つである、
請求項１に記載の方法。
【請求項5】
前記方法は、前記バスインタフェースにおいて前記ターゲットアドレス情報を伴うコマンドを受信するステップをさらに含み、
前記コマンドは、前記ＩＣデバイスによって実行されるべき動作を識別し、
前記ＣＳ信号は、アクティブのままである間に前記コマンドが受信される、
請求項１に記載の方法。
前記コマンドは、前記ＩＣデバイスによって実行されるべき動作を識別し、
前記ＣＳ信号は、アクティブのままである間に前記コマンドが受信される、
請求項１に記載の方法。
【請求項6】
前記認証値を前記検索データとともに前記ＩＣデバイスから送信する前記ステップは、前記バスインタフェースから送信するステップおよび前記バスインタフェースとは異なるデータ出力を介して送信するステップのグループから選択される、
請求項１に記載の方法。
請求項１に記載の方法。
【請求項7】
前記方法は、ホストデバイスの動作により、
前記ＣＳ信号を非アクティブからアクティブに移行させるステップと、
前記ＩＣデバイスから前記検索データおよび認証値を受信するステップと、
少なくとも認証パラメータおよび認証値を使用して前記検索データを認証するステップと、
認証済み検索データを使用してプロセッサ機能を実行するステップと、
をさらに含む、
請求項１に記載の方法。
前記ＣＳ信号を非アクティブからアクティブに移行させるステップと、
前記ＩＣデバイスから前記検索データおよび認証値を受信するステップと、
少なくとも認証パラメータおよび認証値を使用して前記検索データを認証するステップと、
認証済み検索データを使用してプロセッサ機能を実行するステップと、
をさらに含む、
請求項１に記載の方法。
【請求項8】
前記検索データとともに出力される前記認証値は、前記検索データの後に出力される、前記検索データの前に出力される、および、前記検索データとともに散在されて出力されるというグループから選択される順序を有する、
請求項１に記載の方法。
請求項１に記載の方法。
【請求項9】
記憶回路、制御回路、認証回路およびバスインタフェース回路を備えるデバイスであって、
前記記憶回路は、認証パラメータおよびデータを記憶するように構成され、
前記制御回路は、チップセレクト（ＣＳ）信号がアクティブにアサートされたままである間に、ターゲットアドレス情報によって示される前記デバイス内の場所に記憶されるデータを検索するように構成され、
前記認証回路は、前記ＣＳ信号がアクティブにアサートされたままである間に、前記認証パラメータおよび検索データを使用する少なくとも１つの暗号化関数を用いて認証値を生成するように構成され、
前記バスインタフェース回路は、
前記ＣＳ信号およびターゲットアドレス情報を受信し、
前記ＣＳ信号がアクティブにアサートされたままである間に、前記検索データとともに前記認証値を送信するように構成され、
前記記憶回路、前記制御回路、前記認証回路および前記バスインタフェース回路は、同じ集積回路（ＩＣ）基板で形成される、
デバイス。
前記記憶回路は、認証パラメータおよびデータを記憶するように構成され、
前記制御回路は、チップセレクト（ＣＳ）信号がアクティブにアサートされたままである間に、ターゲットアドレス情報によって示される前記デバイス内の場所に記憶されるデータを検索するように構成され、
前記認証回路は、前記ＣＳ信号がアクティブにアサートされたままである間に、前記認証パラメータおよび検索データを使用する少なくとも１つの暗号化関数を用いて認証値を生成するように構成され、
前記バスインタフェース回路は、
前記ＣＳ信号およびターゲットアドレス情報を受信し、
前記ＣＳ信号がアクティブにアサートされたままである間に、前記検索データとともに前記認証値を送信するように構成され、
前記記憶回路、前記制御回路、前記認証回路および前記バスインタフェース回路は、同じ集積回路（ＩＣ）基板で形成される、
デバイス。
【請求項10】
前記認証回路は、前記ＣＳ信号がアクティブにアサートされたままである間に、暗号化データを生成するために前記検索データを暗号化するようにさらに構成され、
前記バスインタフェース回路は、前記ＣＳ信号がアクティブにアサートされたままである間に、前記暗号化データとともに前記認証値を送信するように構成される、
請求項９に記載のデバイス。
前記バスインタフェース回路は、前記ＣＳ信号がアクティブにアサートされたままである間に、前記暗号化データとともに前記認証値を送信するように構成される、
請求項９に記載のデバイス。
【請求項11】
前記記憶回路は、メモリセルアレイを備え、
前記データは、前記メモリセルアレイに記憶される、
請求項９に記載のデバイス。
前記データは、前記メモリセルアレイに記憶される、
請求項９に記載のデバイス。
【請求項12】
前記記憶回路は、複数のレジスタを備え、
前記データは、前記レジスタのうちの少なくとも１つに記憶される、
請求項９に記載のデバイス。
前記データは、前記レジスタのうちの少なくとも１つに記憶される、
請求項９に記載のデバイス。
【請求項13】
前記バスインタフェース回路は、前記ＣＳ信号がアクティブにアサートされたままである間に、前記ターゲットアドレス情報とともにコマンド情報を受信するようにさらに構成される、
請求項９に記載のデバイス。
請求項９に記載のデバイス。
【請求項14】
前記バスインタフェース回路は、前記検索データの後に出力される、前記検索データの前に出力される、および、前記検索データとともに散在されて出力されるというグループから選択される順序で前記検索データに対して前記認証値を送信するようにさらに構成される、
請求項９に記載のデバイス。
請求項９に記載のデバイス。
【請求項15】
集積回路（ＩＣ）デバイスおよびバスシステムを備えるシステムであって、
前記ＩＣデバイスは、
認証パラメータおよびデータを記憶するように構成される記憶回路と、
チップセレクト（ＣＳ）信号がアクティブにアサートされたままである間に、ターゲットアドレス情報によって示される前記ＩＣデバイス内の位置に記憶されるデータを検索するように構成される制御回路と、
前記ＣＳ信号がアクティブにアサートされたままである間に、少なくとも前記認証パラメータおよび検索データを使用して少なくとも１つの暗号化関数により認証値を生成するように構成される認証回路と、
を含み、
前記バスシステムは、前記ＣＳ信号がアクティブにアサートされたままである間に、
少なくとも前記ターゲットアドレス情報および前記ＣＳ信号を前記ＩＣデバイスに送信し、
前記ＩＣデバイスから前記認証値および前記検索データを送信するように構成される、
システム。
前記ＩＣデバイスは、
認証パラメータおよびデータを記憶するように構成される記憶回路と、
チップセレクト（ＣＳ）信号がアクティブにアサートされたままである間に、ターゲットアドレス情報によって示される前記ＩＣデバイス内の位置に記憶されるデータを検索するように構成される制御回路と、
前記ＣＳ信号がアクティブにアサートされたままである間に、少なくとも前記認証パラメータおよび検索データを使用して少なくとも１つの暗号化関数により認証値を生成するように構成される認証回路と、
を含み、
前記バスシステムは、前記ＣＳ信号がアクティブにアサートされたままである間に、
少なくとも前記ターゲットアドレス情報および前記ＣＳ信号を前記ＩＣデバイスに送信し、
前記ＩＣデバイスから前記認証値および前記検索データを送信するように構成される、
システム。
【請求項16】
前記認証回路は、前記ＣＳ信号がアクティブにアサートされたままである間に、暗号化データを生成するために前記検索データを暗号化するようにさらに構成され、
バスインタフェース回路は、前記ＣＳ信号がアクティブにアサートされたままである間に、前記暗号化データとともに前記認証値を送信するように構成される、
請求項１５に記載のシステム。
バスインタフェース回路は、前記ＣＳ信号がアクティブにアサートされたままである間に、前記暗号化データとともに前記認証値を送信するように構成される、
請求項１５に記載のシステム。
【請求項17】
前記システムは、前記バスシステムに結合されるホストデバイスをさらに含み、
前記ホストデバイスは、
前記ＣＳ信号をアクティブにアサートし、
少なくとも前記ターゲットアドレス情報を前記ＩＣデバイスに送信するように構成される、
請求項１５に記載のシステム。
前記ホストデバイスは、
前記ＣＳ信号をアクティブにアサートし、
少なくとも前記ターゲットアドレス情報を前記ＩＣデバイスに送信するように構成される、
請求項１５に記載のシステム。
【請求項18】
前記ホストデバイスは、前記認証パラメータを用いて前記ＩＣデバイスから受信される検索データを認証するように構成されるホスト認証回路を含む、
請求項１７に記載のシステム。
請求項１７に記載のシステム。
【請求項19】
前記ホスト認証回路は、Ａｓｃｏｎ型認証暗号を含む、
請求項１８に記載のシステム。
請求項１８に記載のシステム。
【請求項20】
前記ホストデバイスは、前記ホスト認証回路によって認証される検索データを用いて機能を実行するように構成される少なくとも１つのプロセッサを含む、
請求項１８に記載のシステム。
請求項１８に記載のシステム。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
この出願は、その内容が参照により本明細書に組み込まれる、２０２２年１２月２日に出願された米国仮特許出願第６３／４２９，６２１号の利益を主張する。
この出願は、その内容が参照により本明細書に組み込まれる、２０２２年１２月２日に出願された米国仮特許出願第６３／４２９，６２１号の利益を主張する。
【0002】
本開示は、一般に、メモリデバイスの認証に関し、より詳細には、認証済み読み取り動作などのメモリデバイスアクセスのトランザクションごとの認証を可能にすることに関する。
【背景技術】
【0003】
現在、メモリ記憶デバイスを使用する多くの電子プラットフォームは、データアクセス動作のセキュリティに関係している。いくつかの自動車仕様を含むいくつかの仕様は、メモリデバイスによって記憶されたコードおよびデータが実行前に認証されることを必要とする。
【0004】
従来、システムは、セキュリティを向上させるために「シャドー」メモリを使用することができる。そのような構成では、実行のためのコードを不揮発性メモリ（ＮＶＭ）から揮発性メモリに転送することができる。ホスト（例えば、コードを実行するデバイス）は、揮発性メモリに転送されたコードを認証することができる。シャドーメモリアプローチは、揮発性メモリ上に存在するコードのみが認証されるため、コードがＮＶＭから直接有利に実行されるその場実行（ｅｘｅｃｕｔｉｏｎ－ｉｎ－ｐｌａｃｅ（ＸｉＰ））形態に適合しない。
【0005】
シャドーメモリを使用する手法などの従来の手法よりもメモリデバイスを有するシステムにおいてセキュリティを向上させる何らかの方法に到達することが望ましい。
【発明の概要】
【課題を解決するための手段】
【0006】
実施形態は、集積回路（ＩＣ）デバイスのための認証パラメータを確立することを含むことができる。読み取りコマンドなどのアクセスコマンドに応答して、ＩＣデバイスは、アクセスコマンドによって示されるアドレスにおいて１つ以上のアレイに記憶されたデータにアクセスすることができる。同じ読み取りコマンドに応答して、ＩＣデバイス上の認証回路の動作によって、認証パラメータおよびアクセスされた読み取りデータを使用して認証値を生成することができる。認証値は、アクセスされた読み取りデータとともにＩＣデバイスから送信され得る。いくつかの実施形態において、アクセスされたデータは、要求デバイスによる実行のためのコードとすることができ、ＩＣデバイスは、安全なその場実行動作を可能にするための不揮発性メモリとすることができる。
【図面の簡単な説明】
【0007】
【図1】一実施形態に係る認証済みトランザクションを伴うシステムを示すブロック図である。
【図2A】さまざまな実施形態に係るシステム認証回路を示す図である。
【図2B】さまざまな実施形態に係るシステム認証回路を示す図である。
【図2C】さまざまな実施形態に係るシステム認証回路を示す図である。
【図2D】さまざまな実施形態に係るシステム認証回路を示す図である。
【図2E】さまざまな実施形態に係るシステム認証回路を示す図である。
【図2F】さまざまな実施形態に係るシステム認証回路を示す図である。
【図2G】さまざまな実施形態に係るシステム認証回路を示す図である。
【図3A】実施形態に係る切り捨てられた認証値の生成を示す図である。
【図3B】実施形態に係る切り捨てられた認証値の生成を示す図である。
【図4A】実施形態に係るデータおよび対応する認証値における出力フォーマットを示す図である。
【図4B】実施形態に係るデータおよび対応する認証値における出力フォーマットを示す図である。
【図4C】実施形態に係るデータおよび対応する認証値における出力フォーマットを示す図である。
【図4D】実施形態に係るデータおよび対応する認証値における出力フォーマットを示す図である。
【図5】一実施形態に係るプロビジョニング動作を示すブロック図である。
【図6】「ダミー」サイクルによる従来の読み取り動作を示すタイミング図である。
【図7A】実施形態に係る、ダミーサイクルの代わりに認証値を送信することができる認証済み読み取り動作を示す図である。
【図7B】実施形態に係る、ダミーサイクルの代わりに認証値を送信することができる認証済み読み取り動作を示す図である。
【図7C】実施形態に係る、ダミーサイクルの代わりに認証値を送信することができる認証済み読み取り動作を示す図である。
【図8A】一実施形態に係る認証済みトランザクショの有効化を示す図である。
【図8B】一実施形態に係る認証済みトランザクショの有効化を示す図である。
【図8C】一実施形態に係る認証済みトランザクショの有効化を示す図である。
【図8D】一実施形態に係る認証済みトランザクショの有効化を示す図である。
【図8E】一実施形態に係る認証済みトランザクショの有効化を示す図である。
【図9A】実施形態に係る、ＬＰＤＤＲ互換インタフェースを有するメモリデバイスにおける認証済み読み取りおよび書き込み動作を示す図である。
【図9B】実施形態に係る、ＬＰＤＤＲ互換インタフェースを有するメモリデバイスにおける認証済み読み取りおよび書き込み動作を示す図である。
【図9C】実施形態に係る、ＬＰＤＤＲ互換インタフェースを有するメモリデバイスにおける認証済み読み取りおよび書き込み動作を示す図である。
【図9D】実施形態に係る、ＬＰＤＤＲ互換インタフェースを有するメモリデバイスにおける認証済み読み取りおよび書き込み動作を示す図である。
【図9E】実施形態に係る、ＬＰＤＤＲ互換インタフェースを有するメモリデバイスにおける認証済み読み取りおよび書き込み動作を示す図である。
【図9F】実施形態に係る、ＬＰＤＤＲ互換インタフェースを有するメモリデバイスにおける認証済み読み取りおよび書き込み動作を示す図である。
【図10A】実施形態に係るデバイスおよびデータ認証の両方を有するトランザクションにおけるシステムを示す図である。
【図10B】実施形態に係るデバイスおよびデータ認証の両方を有するトランザクションにおける動作を示す図である。
【図11】実施形態に含めることができる認証エンジンのブロック図である。
【図12A】実施形態に係るデバイス認証動作および分散型デバイスデータ認証動作を示すタイミング図である。
【図12B】実施形態に係るデバイス認証動作および分散型デバイスデータ認証動作を示すタイミング図である。
【図13】実施形態に係るさまざまな認証／暗号化動作および対応するレイテンシを示す表である。
【図14A】他の実施形態に係るデバイス認証を伴うシステムの図である。
【図14B】他の実施形態に係るデバイス認証を伴うシステムの対応する動作の図である。
【図15】実施形態に係る認証回路に含めることができる暗号フィードバックモードのブロック図である。
【図16】実施形態に係る暗号フィードバック動作を示す表である。
【図17】実施形態に係る暗号フィードバック動作を示す表である。
【図18A】実施形態に係る暗号化データおよび認証タグの出力フィードバックモード生成を示す図である。
【図18B】対応するシステム動作を示す図である。
【図19A】実施形態に係るＡｓｃｏｎ ＡＥＡＤ暗号化を伴うシステムを示す図である。
【図19B】実施形態に係るＡｓｃｏｎ ＡＥＡＤ暗号化を伴うシステムを示す図である。
【図19C】実施形態に含めることができるＡｓｃｏｎ型ＡＥＡＤ暗号システムのブロック図である。
【図20A】実施形態に含めることができるメモリセルアレイの概略図である。
【図20B】実施形態に含めることができるメモリセルアレイの概略図である。
【図20C】実施形態に係るメモリ集積回路（ＩＣ）デバイスの図である。
【図21A】実施形態に係るホストデバイスのブロック図である。
【図21B】実施形態に係るＩＣホストデバイスの図を示す。
【図22A】実施形態に係るホスト暗号化を有するシステムを示す図である。
【図22B】実施形態に係るホスト暗号化を有する動作を示す図である。
【図22C】実施形態に係るホスト暗号化を有する動作を示す図である。
【図23A】実施形態に係る自動車システムを示す図である。
【図23B】実施形態に係る自動車システムを示す図である。
【図24】一実施形態に係る方法のフロー図である。
【図25】他の実施形態に係る方法のフロー図である。
【図26】他の実施形態に係る方法のフロー図である。
【図27】他の実施形態に係る方法のフロー図である。
【発明を実施するための形態】
【0008】
実施形態によれば、メモリデバイスは、トランザクションごとの認証を内蔵して含むことができる。アクセス要求（例えば、コマンドおよび／またはアドレス情報）に応答して、メモリデバイスは、アクセスによって要求されたデータ、ならびに１つ以上の認証値を返すことができる。認証値は、返されたデータおよび／またはメモリデバイス自体を認証することができる。実施形態によれば、メモリデバイスと別のデバイス（例えば、ホストデバイス）との間の任意の適切なトランザクションは、認証値、および適切な場合には暗号化データ（例えば、暗号化された書き込みデータおよび対応する認証値を有する書き込み／プログラムコマンド）を含むことができる。メモリデバイスは、データの要求を受信し、次いでそのような要求を単一のトランザクションでサービスすることができる。いくつかの実施形態では、そのような単一のトランザクションは、メモリデバイスにおけるチップセレクト（ＣＳ）信号のアサートによって示すことができる。
【0009】
いくつかの実施形態では、メモリデバイスは、トランザクションごとの認証を伴う不揮発性メモリ（ＮＶＭ）デバイスであり得る。そのようなメモリデバイスは、安全なその場実行（ＸｉＰ）動作を可能にすることができる。
【0010】
いくつかの実施形態において、アクセスされたデータは、認証のために暗号化される読み取りデータとなり得る。
【0011】
いくつかの実施形態において、デバイス認証値は、読み取りデータがアクセスされている間に生成され、暗号化された読み取りデータの前に出力され得る。
【0012】
いくつかの実施形態において、認証値は、トランザクションを認証するために非反復の数シーケンスで生成され得る。
【0013】
いくつかの実施形態において、メモリデバイスは、同じバスを介してコマンドおよびアドレスデータを受信することができるシリアルインタフェースを含むことができる。これに加えてまたは代えて、メモリデバイスは、データバスとは別個のコマンド－アドレスバスを含むことができる。
【0014】
図１は、一実施形態に係るシステム１００のブロック概略図である。システム１００は、ホスト（またはコントローラ）デバイス１０４によってアクセスされ得るメモリデバイス１０２を含むことができる。メモリデバイス１０２は、１つ以上のメモリセルアレイ１０６、認証回路１０８、コマンド／アドレスデコーダ回路１１０、制御回路１１２、データ出力回路１１４－０、データ入力回路１１４－１および入力／出力（ＩＯ）回路１１６を含むことができる。メモリセルアレイ１０６は、データを記憶するためのメモリセルを含むことができる。そのようなメモリセルは、不揮発性または揮発性メモリセルを含む任意の適切なタイプのものとすることができる。いくつかの実施形態において、そのようなメモリセルは、これに限定されないが、構成データおよび／またはファームウェアを含む、電力なしで保持されなければならないシステムデータを記憶するためのＮＶＭセルとすることができる。ＮＶＭセルで形成されたメモリセルアレイ１０６は、本明細書に記載の認証済み読み取りトランザクションおよび均等物を使用するＸｉＰ動作を可能にすることができる。いくつかの実施形態において、メモリデバイス１０２は、少なくともＣＳ信号（ＣＳ）およびアドレス情報（ＡＤＤ）を受信して、記憶されたデータにアクセスし、そのようなデータ（暗号化または非暗号化）を対応する認証値とともに返すことができる。
【0015】
認証値ジェネレータ回路（認証回路と呼ばれる）１０８は、トランザクションで出力するための１つ以上の認証値を生成することができる。認証回路１０８は、ホストデバイス１０４との通信によって知ることができ、または生成することができる認証パラメータ１２２に従って動作することができる。認証値は、データ認証値および／またはデバイス認証値を含むことができる。データ認証値は、トランザクション中にメモリデバイス１０２によって提供されるデータを認証することができる。デバイス認証値は、トランザクション中にメモリデバイス１０２自体を認証することができる。そのような認証値は、メモリデバイスとのトランザクションに対応し、イベント（例えば、電源投入またはリセット）に応答したデバイスの１回限りの認証とは大きく異なることに留意されたい。本明細書でより詳細に説明するように、認証値は、暗号化された読み取りデータおよび／または読み取りデータとともに送信される１つ以上の値とすることができる。
【0016】
ＩＯ回路１１６は、ホストデバイス１０４からコマンド／命令を受信してトランザクションを開始することができる。ＩＯ回路１１６は、シリアル周辺機器インタフェース（ＳＰＩ）およびパラレルＩＦなどのシリアルＩＦを含む、任意の適切なインタフェース（ＩＦ）と適合し得る。ＩＯ回路１１６は、トランザクションデータおよび認証値を含むデータをホストデバイス１０４に送信することもできる。コマンドおよびアドレスデコーダ１１０は、ホストデバイス１０４から受信したコマンドおよびアドレスをデコーディングすることができる。デコーディングされたアドレスは、メモリセルアレイ１０６内のメモリセルにアクセスすることができる。
【0017】
デコーディングされたコマンドは、認証済み読み取りコマンド１２８を含む、メモリセルアレイ１０６にアクセスするのに適した任意のコマンドを含むことができる。認証済み読み取りコマンド１２８は、本明細書で説明するように、読み取りデータにアクセスし、１つ以上の認証値を返すことができる。本明細書でより詳細に説明するように、認証済み読み取りコマンド１２８はさまざまな形態をとることができる。いくつかの実施形態において、メモリデバイス１０２は、全ての読み取りトランザクションを認証するように構成することができる。そのような場合、全ての読み取りコマンドが認証済み読み取りコマンドとなり得る。これに加えてまたは代えて、認証済み読み取りコマンドは、標準的な読み取りコマンドとは別個のコマンドであり得る。制御回路１１２は、認証済み読み取り制御信号１３０を含む、受信されたコマンドに応答して制御信号を生成することができる。いくつかの実施形態において、認証済み読み取り制御信号１３０は、メモリセルアレイ１０６にアクセスすることができるが、その後、認証回路１０８を起動することもできる。いくつかの実施形態において、メモリデバイス１０２は、対応するアドレスを有するコマンド（例えば、読み取り）に応答して記憶されたデータにアクセスすることができる。しかしながら、他の実施形態において、メモリデバイス１０２は、コマンドなしでアドレスデータに応答して記憶されたデータにアクセスすることができる（すなわち、トランザクションのタイプは、メモリデバイスの状態または動作モードによって暗示される）。
【0018】
データ出力回路１１４－０は、限定はしないが、センス増幅器、さらなるデコーディング回路、エラーコード（例えば、ＥＣＣ）生成回路、マスキング回路などを含む、メモリセルアレイからの出力データを提供するための任意の適切な回路を含むことができる。データ入力回路１１４－１は、限定はしないが、書き込みバッファ、書き込み増幅器、プログラミング回路（ＮＶＭセル用）および書き込みマスキング回路を含む、メモリセルアレイに入力データを提供するための任意の適切な回路を含むことができる。
【0019】
ホストデバイス１０４は、コマンド／アドレス（ＣＭＤ／ＡＤＤ）ジェネレータ回路１１８および認証回路１２０を含むことができる。要求１２４に応答して、ＣＭＤ／ＡＤＤジェネレータ回路１１８は、メモリデバイス１０２とのトランザクションのためのコマンド、および任意選択的にアドレスデータを生成することができる。そのようなＣＭＤ／ＡＤＤ値は、認証済み読み取り動作１３２を含むことができる。本明細書から理解されるように、メモリデバイス１０２がそのように構成されている場合、認証済み読み取り動作１３２は、標準読み取りコマンドおよび対応するアドレスを含むことができる。しかしながら、他の実施形態において、認証済み読み取り動作１３２は、標準的な読み取りコマンドとは異なる（例えば、異なるビット値を有する）ことができる認証済み読み取りコマンドを生成することができる。
【0020】
認証動作回路１２０は、受信した認証値および認証パラメータ１２２Ｈを使用してメモリデバイス１０２とのトランザクションを認証することができる。認証パラメータ１２２Ｈは、メモリデバイス１０２内の認証回路１０８の認証パラメータ１２２に対応することができる。本明細書で説明するように、認証動作回路１２０は、受信した認証値に基づいて任意の適切な機能を実行することができる。これは、暗号化データを復号し、メモリデバイス１０２から受信した認証値と比較するための認証値を生成することを含むことができるが、これに限定されない。いくつかの実施形態において、認証動作回路１２０は、トランザクションが認証されている場合には暗号化されていない読み取りデータであり得る要求されたデータ１３２を提供することができる。
【0021】
このようにして、システムは、認証済み読み取りコマンドに応答して認証値を提供することができるメモリデバイスを含むことができる。そのような認証値は、アクセスされた読み取りデータおよび／または読み取りデータを提供するメモリデバイスを認証することができる。
【0022】
図２Ａ～図２Ｇは、各種実施形態に係るシステムにおける認証構成を示す図である。図２Ａ～図２Ｇのそれぞれには、メモリデバイスに含められ得る認証回路、ならびに対応するホストデバイスに含まれ得る対応する認証動作回路が示される。
【0023】
図２Ａは、読み取りデータの暗号化による認証を示す。メモリデバイスの認証回路２０８Ａは、認証パラメータ２２２に従って動作する暗号化回路２０８－０を含むことができる。認証回路２０８Ａは、専用ロジック、１つ以上のプロセッサによって実行される命令、またはそれらの組み合わせを含む任意の適切な形態をとることができる。トランザクション（例えば、読み取り動作）に応答して、アレイ２３４からのデータを暗号化回路２０８－０によって受信して、暗号化データ２３６を生成することができる。そのような暗号化は、認証パラメータ２２２内に含めることができる１つ以上の暗号鍵２２２－０に従って行うことができる。暗号化データ２３６は、限定はしないが、バスを介することを含めて、任意の適切な態様でホストデバイスに送信することができる。
【0024】
引き続き図２Ａを参照すると、ホストデバイスの認証動作（ｏｐ）回路２２０Ａは、暗号鍵２２２－０に対応する復号鍵２２２－１を含むことができる、認証パラメータ２２２Ｈに従って動作する復号回路２２０－０を含むことができる。復号回路２２０－０は、暗号化回路２０８－０について説明したような任意の適切な形態をとることができる。復号回路２２０－０は、読み取りデータとなり得る、復号されたデータ２３２を提供することができる。いくつかの実施形態において、読み取りデータは、対応するＥＣＣコードなどを含むことができる。
【0025】
このようにして、暗号化された読み取りデータは、メモリデバイスとの読み取りトランザクションを認証するのに役立つことができる。
【0026】
図２Ｂは、暗号化された読み取りデータと対応する認証値（本明細書では「タグ」と呼ばれる）の両方を提供することができる認証構成を示す。メモリデバイスの認証回路２０８Ｂは、暗号化回路２０８－０およびタグ生成回路２３８Ｂを含むことができる。暗号化回路２０８－０は、図２Ａについて説明したものまたは均等物の形態をとることができる。タグ生成回路２３８Ｂは、タグデータ２４０Ｂからタグ２４２Ｂを生成することができる。タグデータ２４０Ｂは、本明細書で説明するように、さまざまな形態をとることができる。いくつかの実施形態において、タグデータ２４０Ｂは、アレイ２３４からのデータを含むか、またはそれに関連することができ、したがって、データを認証するために使用することができる（例えば、読み取りデータ）。これに加えてまたは代えて、タグデータ２４０Ｂは、メモリデバイスを認証するために使用することができるデバイスデータを含むことができる。タグ２４２Ｂは、暗号化データ２３６とともにホストデバイスに送信することができる。
【0027】
引き続き図２Ｂを参照すると、対応するホストデバイスの認証ｏｐ回路２２０Ｂは、復号回路２２０－０およびタグ評価回路２４４Ｂを含むことができる。復号回路２２０－０は、図２Ａについて説明したものまたは均等物の形態をとることができる。タグ評価回路２４４Ｂは、受信タグ２４２Ｂを比較タグ２４６Ｂと比較して、認証結果２４８を生成することができる。認証結果２４８は、トランザクションを認証するために使用され得る。
【0028】
このようにして、メモリデバイスは、暗号化データおよび認証タグを返して読み取りトランザクションを認証することができる。
【0029】
図２Ｃは、暗号化された読み取りデータと、読み取りデータを認証できるタグとによる認証を示す。メモリデバイスの認証回路２０８Ｃは、暗号化回路２０８－０およびタグ生成回路２３８Ｃを含むことができる。暗号化回路２０８－０は、図２Ａについて説明したものまたは均等物の形態をとることができる。タグ生成回路２３８Ｂは、アレイ２３４からのデータを用いてタグ２４２Ｃを生成することができ、したがってアレイデータ２３４を認証する役割を果たすことができる。タグ２４２Ｃは、暗号化データ２３６とともにホストデバイスに送信することができる。
【0030】
図２Ｃをさらに参照すると、対応するホストデバイスの認証ｏｐ回路２２０Ｃは、復号回路２２０－０、タグ評価回路２４４Ｃおよびタグ生成回路２３８Ｃを含むことができる。復号回路２２０－０は、図２Ａについて説明したものまたは均等物の形態をとることができる。タグ生成回路２３８Ｃは、復号データ２３２を受信し、比較タグ２４６Ｃを生成することができる。タグ評価回路２４４Ｃは、受信タグ２４２Ｃを比較タグ２４６Ｃと比較し、認証結果２４８を導出することができる。認証結果２４８は、トランザクションデータ（例えば、読み取りデータ）を認証するために使用され得る。
【0031】
このようにして、暗号化された読み取りデータおよびタグは、メモリデバイストランザクションにおいてデータ認証を提供することができる。
【0032】
図２Ｄは、暗号化された読み取りデータおよびメモリデバイスを認証することができる対応するタグを提供することができる認証構成を示す。認証回路２０８Ｄは、図２Ａについて説明したものまたは均等物の形態をとることができる暗号化回路２０８－０と、タグ生成回路２３８Ｄとを含むことができる。タグ生成回路２３８Ｄは、デバイス識別データ２４０Ｄを有するタグ２４２Ｄを生成することができ、デバイス識別データ２４０Ｄは、相互に既知のデータまたは対応するホストデバイスによって導出されたデータであり得る。タグ２４２Ｄは、暗号化データ２３６とともにホストデバイスに送信することができる。
【0033】
引き続き図２Ｄを参照すると、対応するホストデバイスの認証ｏｐ回路２２０Ｄは、復号回路２２０－０、タグ評価回路２４４Ｄおよびタグ生成回路２３８Ｄを含むことができる。復号回路２２０－０は、図２Ａについて説明したものまたは均等物の形態をとることができる。タグ生成回路２３８Ｄは、互いに既知のデバイス識別データ２４０Ｄを有する比較タグ２４６を生成することができる。タグ評価回路２４４Ｄは、受信タグ２４２Ｃを比較タグ２４６Ｄと比較し、認証結果２４８を導出することができる。認証結果２４８を使用して、予期されるメモリデバイスに対応するものとしてトランザクションを認証することができる。
【0034】
このようにして、トランザクションは、暗号化データおよびメモリデバイスを認証するタグで認証することができる。
【0035】
図２Ｅは、暗号化された読み取りデータおよび暗号化されたタグを提供することができる認証構成を示す。認証回路２０８Ｅは、暗号化回路２０８－０およびタグ生成回路２３８Ｅを含むことができる。暗号化回路２０８－０は、図２Ａについて説明したものまたは均等物の形態をとることができる。しかしながら、暗号化回路２０８－０は、アレイ２３４ならびにタグ２４２Ｅからのデータによって暗号化することができる。タグ生成回路２３８Ｅは、暗号化回路２０８－０によって暗号化されて暗号化タグ２５０を生成することができるタグ２４２Ｅを生成することができる。暗号化タグ２５０は、暗号化データ２３６とともにホストデバイスに送信することができる。
【0036】
引き続き図２Ｅを参照すると、対応するホストデバイスの認証ｏｐ回路２２０Ｅは、復号回路２２０－０、タグ評価回路２４４Ｅおよびタグ生成回路２３８Ｅを含むことができる。復号回路２２０－０は、図２Ａについて説明したものまたは均等物の形態をとることができる。しかしながら、復号回路２２０－０は、暗号化データ２３６に加えて暗号化タグ２５０を復号することができる。タグ生成回路２３８Ｅは、認証回路２０８Ｅ内と同じ態様で比較タグ２４６Ｅを生成することができる。タグ評価回路２４４Ｅは、復号されたタグ２４２Ｅを比較タグ２４６Ｅと比較し、認証結果２４８を導出することができる。認証結果２４８は、タグ２４２Ｅがどのように生成されたかに応じて、読み取りデータ、メモリデバイス、またはその両方を認証することができる。
【0037】
このようにして、トランザクションは、データおよび／またはデバイスをさらに認証することができる、暗号化データおよび暗号化タグで認証され得る。
【0038】
図２Ｆは、暗号化された読み取りデータおよびトランザクションを認証することができるタグを提供することができる認証構成を示す。認証回路２０８Ｆは、図２Ａについて説明したものまたは均等物の形態をとることができる暗号化回路２０８－０と、タグ生成回路２３８Ｆとを含むことができる。タグ生成回路２３８Ｆは、トランザクションごとに変化し得るシーケンス値２５２からタグ２４２Ｆを生成することができる。シーケンス値２５２の値は、限定はしないが、単調カウンタ２５２－０または決定性ランダムビットジェネレータ（ＤＲＢＧ）２５２－１を含む任意の適切な態様で生成することができる。ＤＲＢＧ ２５２－１は、シード値２５２－２を有するシーケンスを開始することができる。タグ２４２Ｆは、暗号化データ２３６とともにホストデバイスに送信することができる。
【0039】
引き続き図２Ｆを参照すると、対応するホストデバイスの認証ｏｐ回路２２０Ｆは、復号回路２２０－０およびタグ評価回路２４４Ｆを含むことができる。タグ評価回路２４４Ｆは、受信タグ２４２Ｆを評価して認証結果２４８を生成することができる。いくつかの実施形態において、そのような評価は、タグ値（例えば、カウント）を、適切なシーケンス（例えば、以前のトランザクションよりも高いカウント）を示す１つ以上の限界と比較することを含み得る。任意選択的に、認証ｏｐ回路２２０Ｆは、認証回路２０８Ｆと同じ態様で生成されたシーケンス２５２から比較タグ２４６Ｆを生成することができるタグ生成回路２３８Ｆを含むことができる。
【0040】
このようにして、トランザクションは、暗号化された読み取りデータおよび非反復シーケンスからの数で生成されたタグによって認証することができる。
【0041】
図２Ｇは、暗号化された読み取りデータを提供することができる認証構成、トランザクションを認証することができるタグおよびデータを認証することができるタグを示す。暗号化回路２０８－０は、図２Ａについて説明したものまたは均等物の形態をとることができる。第１のタグ生成回路２３８－０は、アレイデータからタグ２４２－０を生成することができる。第２のタグ生成回路２３８－１は、デバイス情報からタグ２４２－１を生成することができる。タグ２４２－０／１は、暗号化データ２３６とともにホストデバイスに送信することができる。
【0042】
図２Ｇをさらに参照すると、対応するホストデバイスの認証ｏｐ回路２２０Ｇは、復号回路２２０－０、第１のタグ評価回路２４４－０、第２のタグ評価回路２４４－１、第１のタグ生成回路２３８－０および第２のタグ生成回路２３８－１を含むことができる。復号回路２２０－０は、第１の比較タグ２４６－０を生成するために、復号された読み取りデータ２３２を第１のタグ生成回路に提供することができる。第２のタグ生成回路２３８－１は、互いに既知のデバイスデータ２４０Ｇを有する第２の比較タグ２４６－１を生成することができる。第１のタグ評価回路２４４－０は、受信した第１のタグを第１の比較タグと比較して、読み取りデータを認証することができる結果２４８－０を生成することができる。第２のタグ評価回路２４４－１は、受信した第２のタグを第２の比較タグと比較して、メモリデバイスを認証することができる結果２４８－１を生成することができる。
【0043】
このようにして、トランザクションは、暗号化された読み取りデータ、データを認証する第１のタグおよびメモリデバイスを認証する第２のタグで認証することができる。
【0044】
図２Ａ～図２Ｇに示すさまざまなタグおよび認証値は、トランザクション値ごとに、電源投入時またはリセット時に生成されるような単一イベント時間認証値とはなり得ないことが理解される。さらに、示されているさまざまな認証アプローチを混在させることができる（例えば、暗号化されていないタグは暗号化することができ、タグは暗号化されていない読み取りデータとともに送信することができる）。図２Ａ～図２Ｇのさまざまな認証構成は、例として提供されており、限定するものとして解釈されるべきではないことも理解される。
【0045】
いくつかの実施形態において、本明細書に記載の認証回路およびシステムは、特定のサイズ（例えば、ビット数）のタグを生成することができる。しかしながら、トランザクションで送信されるビット数を減らすために、より小さいタグサイズを有することが望ましい場合がある。いくつかの実施形態では、初期認証値を切り捨てて送信用のタグを生成することができる。図３Ａおよび図３Ｂは、実施形態に係る認証値切り捨てを示す図である。
【0046】
図３Ａは、一実施形態による切り捨て回路３５６Ａである。切り捨て回路３５６Ａは、本明細書に記載の任意の適切な態様または同等の態様で初期タグ３４２Ｉを生成する認証回路３０８を含むことができる。これは、読み取りデータ３３４および／または相互データ３４０、またはその両方を使用して初期タグ値３４２Ｉを生成することを含む。初期タグ３４２Ｉは、「Ｎ」ビットのサイズを有することができる。Ｎビットは、より小さいビット値３４２（「Ｍ」ビットとして示される）に切り捨てられ得る３５８。
【0047】
図３Ｂは、他の実施形態に係る切り捨て回路３５６Ｂである。切り捨て回路３５６Ｂは、認証回路３０８と、巡回冗長符号（ＣＲＣ）ジェネレータ３５８－０と、ＸＯＲ回路３５８－１とを含むことができる。認証回路３０８は、図３Ａの場合と同様に動作することができる。ＣＲＣジェネレータ３５８－０は、読み取りデータ３３４からＮビットのＣＲＣ３５８－２を生成することができ、Ｎ＞Ｍである。ＸＯＲ回路３５８－１は、ＣＲＣ３５８－２および初期タグ３４２ＩのＭビット部分に対してＸＯＲ演算を実行することができる。初期タグ３４２ＩのＭビット部分は、連続していてもいなくてもよい。ＸＯＲゲート３５８－２の出力は、切り捨てられたタグ値３４２とすることができる。
【0048】
切り捨てサイズは、伝送／セキュリティ要件を満たす任意の適切な値とすることができる。切り捨て回路３５６Ａ／Ｂは、論理回路、プロセッサによって実行される命令、またはそれらの組み合わせを含む任意の適切な形態をとることができる。
【0049】
このようにして、トランザクションごとに、認証タグはより大きな認証値の切り捨てられたバージョンとすることができる。
【0050】
いくつかの実施形態において、メモリデバイスは、トランザクションにおいて別個のタグを用いて暗号化データを返すことができる（例えば、読み取り動作）。図４Ａ～図４Ｄは、実施形態に係るトランザクションデータ順序を示す図である。図４Ａ～図４Ｄでは、タグ４４２は暗号化タグであってもよいことが理解される。また、暗号化データ４３６は、非暗号化データであってもよい。
【0051】
図４Ａは、暗号化データ４３６の後にタグ４４２がどのように続くことができるかを示す。いくつかの実施形態では、そのような構成は、読み取りデータを認証するために読み取りデータを用いてタグ４４２が生成されるときに起こり得る。
【0052】
図４Ｂは、タグ４４２が暗号化データ４３６にどのように先行することができるかを示す。いくつかの実施形態では、そのような構成は、タグ４４２が読み取りデータなしで生成されるときに起こり得る（例えば、タグはデバイスを認証する）。
【0053】
図４Ｃは、タグがトランザクションデータとともにどのように散在され得るかを示す。図示の実施形態では、出力は、第１の暗号化データ部分４３６－０と、それに続く第１のタグ部分４４２－０と、それに続く第２の暗号化データ部分４３６－１と、それに続く第２のタグ部分４４２－１とを含むことができる。しかしながら、他の実施形態は、タグ（またはタグ部分）を有する暗号化データ部分、または暗号化データ（または暗号化データ部分）を有するタグ部分の任意の他の適切な散在を含むことができる。
【0054】
図４Ｄは、異なるタグが暗号化データとともにどのように出力され得るかを示す。図示の実施形態では、出力は、第１のタグ４４２－Ａと、それに続く暗号化データ４３６と、それに続く第２のタグ４４２－Ｔとを含むことができる。いくつかの実施形態では、第１のタグ４４２－Ａはデバイスを認証することができ、第２のタグ４４２－Ｔは暗号化データを認証することができる。代替の実施形態は、任意の他の適切な順序、または３つ以上のタグを含むことができる。
【0055】
このようにして、実施形態は、トランザクションデータおよび認証タグの異なる順序を含むことができる。
【0056】
いくつかの実施形態では、認証済みトランザクションを実行する前に、ホストデバイスおよびメモリデバイスは、プロビジョニングまたは関連する動作において認証パラメータを確立することができる。図５は、一実施形態に係るシステム５００におけるプロビジョニング動作を示すブロック図である。システム５００は、バス５８８を介して通信するメモリデバイス５０２およびホストデバイス５０４を含むことができる。メモリデバイス５０２は、コントローラ回路５６０、デバイス情報５６４、メモリセルアレイ５０６および認証回路５０８を含むことができる。コントローラ５６０は、メモリデバイス５０２の動作を制御することができる。デバイス情報５６４は、メモリデバイス５０２を識別することができ、いくつかの実施形態では、製造業者によって安全な記憶場所に記憶することができる。メモリセルアレイ５０６は、ホストデバイス５０４によって安全なトランザクションでアクセスされるデータを記憶することができる。認証回路５０８は、認証パラメータ５２２に基づいて認証値を生成する、本明細書に記載のものまたは均等物のいずれかの形態をとることができる。認証パラメータ５２２は、暗号鍵、鍵前駆体、カウンタ値、シード値または初期値を含むがこれらに限定されない、本明細書に記載されたものまたは均等物のいずれかの形態をとることができる。
【0057】
ホストデバイス５０４は、ホストコントローラ５６２および認証ｏｐ回路５２０を含むことができる。ホストコントローラ５６２は、ホストデバイスの動作を制御することができる。認証ｏｐ回路５２０は、メモリデバイス５０２のものに対応するパラメータ５２２Ｈを用いて認証動作を実行することを含む、本明細書に記載のものまたは均等物のいずれかの形態をとることができる。
【0058】
バスシステム５８８は、一方向および／または双方向信号線を含む、１つ以上の信号線を含むことができる。
【0059】
いくつかの実施形態では、メモリデバイス５０２は、アテステーション動作５６６－０でそれ自体を識別することができる。そのような動作は、バスシステム５８８上で１つ以上の所定のメッセージまたは信号を送信するメモリデバイス５０２を含むことができる。
【0060】
いくつかの実施形態では、ホストデバイス５０４およびメモリデバイス５０２は、デバイス認証動作５６６－１を実行することができる。そのような動作は、ホストデバイス５０４およびメモリデバイス５０２がデータを交換することを含むことができる。いくつかの実施形態では、ホストコントローラ５６２は、公開鍵インフラストラクチャまたは秘密鍵インフラストラクチャ５６２－０にアクセスすることができる。ホストデバイス５０４がメモリデバイス５０２を認証すると、ホストデバイス５０４およびメモリデバイス５０２は、トランザクションごとの認証パラメータ５２２／５２２Ｈを確立するために通信することができる。
【0061】
図５は、デバイス間の通信によってトランザクションごとにパラメータを確立することができる動作を示すが、他の実施形態では、そのようなパラメータは製造業者によって確立することができる。
【0062】
このようにして、メモリデバイスは、トランザクションごとに認証パラメータを確立するために別のデバイスでプロビジョニングステップを実行することができる。
【0063】
いくつかの実施形態によれば、認証値は、メモリセルアクセス時間（例えば、ダミーサイクル）に対応する期間に送信することができる。このような動作は、読み取りデータを必要としないデバイス認証値にとって有利であり得る。
【0064】
図６を参照して、実施形態の特徴をより良く理解するために、従来のメモリ動作を説明する。図６は、従来のＮＯＲメモリアクセス動作を示すタイミング図であり、クロック信号ＣＫおよびコマンドアドレスデータバス（ＩＯ［７：０］）における波形を含む。
【0065】
図６を参照すると、時刻ｔ０において、アドレスデータ（Ａ）が後続する読み取りコマンド（Ｃ）が、バスを介してメモリデバイスによって受信され得る。時刻ｔ１において、アクセスがデータを読み取った時刻によりもたらされる内蔵レイテンシに起因して、読み取りデータがバス上に出力される前にいくつかの「ダミー」サイクルが発生する場合がある。そのようなダミーサイクルが図６では「Ｄｕ」によって表わされる。いくつかのデバイスでは、ダミーサイクルの数は、構成レジスタによって確立され、クロック速度にしたがって変化し得る。しかしながら、回路が記憶されたデータにアクセスするための時間に起因して、ダミーサイクルの最小数が常に存在する。時刻ｔ２では、Ｄ０～Ｄ３１として示されるように、読み取りコマンドに対応する読み取りデータを出力することができる。
【0066】
図７Ａは、実施形態に含まれ得るダミーサイクル構成レジスタの図である。いくつかのダミーサイクル７６８－１を従来の態様で確立することができるが、レジスタはダミーサイクル７６８－０を無効にして、そのような期間に認証データを送信できるようにしてもよい。
【0067】
図７Ｂは、実施形態に含めることができる認証構成レジスタの図である。そのようなレジスタは、ダミーサイクルのために従来から予約されている期間において認証データがトランザクションデータに先行することができるかどうかを制御することができる。図示の実施形態では、レジスタ設定７７０－０は、そのような認証値を有効または無効にすることができ、レジスタ設定７７０－１は、認証データが占有することができるサイクル数を確立することができる。
【0068】
図７Ｃは、実施形態に係るダミーサイクルの代わりに送信される認証データを示すタイミング図である。時刻ｔ０の前に、ＣＳ＃信号はアクティブ（この実施形態ではロー）に移行することができる。時刻ｔ０において、アドレスデータ（Ａ）が後続する読み取りコマンド（Ｃ）がバス上で受信され得る。時刻ｔ１では、認証データ（タグ）を送信することができる（Ｔ０～Ｔ１５として示す）。本明細書で述べるように、いくつかの実施形態では、そのようなタグは、コマンドデータ（Ｃ）の受信時に生成できるデバイス認証値とすることができ、これは、タグを生成するために読み取りアドレスおよび読み取りデータが必要ないためである。時刻ｔ２において、認証タグに続いて、Ｄ０～Ｄ３１として示されるように、読み取りコマンドに対応する読み取りデータを出力することができる。図７Ｃは、タグ値が最後のアドレス値の直後のサイクルで送信されることを示しているが、他の実施形態では、アドレス値（Ａ）と最初のタグ値（Ｔ０）との間に１つ以上のダミーサイクルが存在してもよい。ＣＳ＃は、トランザクション全体を通してアクティブのままであり得ることに留意されたい。
【0069】
このようにして、実施形態は、読み取りレイテンシに対応する期間にトランザクション認証値を送信することができる。
【0070】
いくつかの実施形態では、トランザクションごとに認証をメモリデバイスで有効または無効にすることができる。いくつかの実施形態では、メモリデバイスは、特定のトランザクション（例えば、読み取り動作）が常に認証される動作モードにすることができる。あるいは、メモリデバイスは、標準（すなわち、認証されない）トランザクションと認証済みトランザクションとを区別するためにコマンドセットを解釈することができる。図８Ａ～図８Ｅは、認証済みトランザクションと認証されていないトランザクションとを区別することができるメモリデバイス動作を示す図である。
【0071】
図８Ａは、実施形態に係るメモリデバイスの認証回路８０８を示すブロック図である。認証回路８０８は、アレイ８３４からデータを受信することができる。認証パス８０８Ｂがないと、認証値なしでデータ８３２を出力することができる。認証値ジェネレータ経路８０８Ａはイネーブル信号８７２によって有効にされることができ、それに応答して認証値（例えば、暗号化データおよび／またはタグ）を生成することができる。
【0072】
図８Ｂは、一実施形態に係る認証モード選択回路８７４Ｂを示す。回路８７４Ｂは、構成レジスタ８７６－０および構成データデコーダ８７６－１を含むことができる。構成レジスタ８７６－０は、認証レジスタ８７６－２を含む、メモリデバイスのさまざまな動作を構成するためのレジスタを含むことができる。構成データデコーダ８７６－１は、認証レジスタ８７６－２内のデータに応答してイネーブル信号８７２を生成することができる。
【0073】
図８Ｃは、デバイス構成レジスタセット８７６－０の一例を示す表である。レジスタセット８７６－０は、メモリデバイスのさまざまな動作を制御することができ、レジスタアドレス（ＸＸＸＸｈ）でアクセスすることができる。レジスタ８７６－２に書き込まれるビット値は、認証動作のための変数を確立することができる。
【0074】
このようにして、認証レジスタがプログラムされると、本明細書に記載された技術のいずれかに従って、特定のタイプの全てのトランザクション（例えば、読み取り動作）を認証することができる。
【0075】
図８Ｄは、他の実施形態に係る認証モード選択回路８７４Ｄを示す。回路８７４Ｄは、コマンド／アドレスバッファ８７６－３、アドレスデコーダ８１０Ａおよびコマンドデコーダ８１０Ｃを含むことができる。コマンド／アドレスバッファ８７６－３は、インタフェース８７８において、コマンドおよび／またはアドレスデータ、ならびにＣＳ信号を受信することができる。ＣＳ信号がアクティブであれば、アドレスデコーダ８１０Ａは、メモリセル（またはレジスタ）を選択するためにアドレス値をデコーディングすることができる。コマンドデコーダ８１０Ｃは、認証操作のためのコマンドを含むコマンドをデコーディングすることができる。認証を含むコマンドをデコーディングすると、コマンドデコーダ８１０Ｃは、認証動作のために認証イネーブル表示８７２および制御信号８８０を起動することができる（例えば、認証回路）。
【0076】
図８Ｅは、シリアルインタフェース８７８を有するメモリデバイスが、限定はしないが、読み取りコマンド（ＲＥＡＤ）、高速読み取りコマンド（ＦＡＳＴ＿ＲＥＡＤ）、ページプログラムコマンド（ＰＰ）およびセクタ消去コマンド（ＳＥ）を含む標準コマンドをどのように処理することができるかを示す表である。そのような標準コマンドは、対応する認証された対応するコマンド８８２－０～８８２－２を有することができ、それにより、本明細書に記載の動作のための生成認証値をもたらすことができる。
【0077】
このようにして、特定の受信コマンドに応答して、メモリデバイスは対応するトランザクションを認証することができる。
【0078】
実施形態は、トランザクションごとに任意の適切な構成の認証を提供するメモリデバイスを含むことができる。そのような実施形態は、コマンド、アドレスおよびデータ値を搬送することができるバスと適合するデバイスを含むことができるが、他の実施形態は、アドレスバスとは別個のデータバスを有するバスと適合し得る。
【0079】
図９Ａは、他の実施形態に係るメモリデバイス９０２のブロック図である。メモリデバイス９０２は、ＮＶＭセルアレイ９０６と、第１のＩＦ９７８Ｓと、第２のＩＦ９７８Ｄとを含むことができる。ＮＶＭセルアレイ９０６は、読み取りトランザクションにおいてアクセスされ得るデータを記憶するためのＮＶＭセルを含むことができる。第１のＩＦ９７８Ｓは、コマンド、アドレスおよびデータを搬送することができるデータバスＳＰＩ＿ＤＱ用の接続を有するシリアルインタフェースとすることができる。第１のＩＦ９７８Ｓは、チップセレクト信号ＳＰＩ＿ＣＳおよびタイミングクロックＳＰＩ＿ＣＫをさらに受信することができる。いくつかの実施形態では、第１のＩＦ９７８Ｓは、１つ以上のＳＰＩ規格と適合し得る。
【0080】
第２のＩＦ９７８Ｄは、コマンドおよびアドレス値を搬送することができるコマンドアドレス（ＣＡ）バスのための接続と、データ（例えば、読み取りデータ、書き込みデータ）を送信することができるデータバス（ＤＱ）のための接続とを含むことができる。ＣＡバスは一方向性であり得る。ＤＱバスは双方向であり得る。第２のＩＦ９７８Ｄは、出力データをタイミング調整するためのデータストローブ信号ＤＱＳも提供し、チップセレクト信号ＣＳおよびクロック信号ＣＫを受信することができる。第２のＩＦ９７８Ｄは、メモリデバイス９０２とのトランザクションを認証するための認証値をデータバスＤＱで提供するための認証回路を含むことができる。いくつかの実施形態では、第２のＩＦは、１つ以上のＬＰＤＤＲ規格と適合し得る。
【0081】
図９Ｂは、ＬＰＤＤＲ４インタフェースと適合する認証済み読み取りコマンド９８２の一例を示す図である。このような認証済み読み取りコマンド９８２は、図９Ａにおいて９７８Ｄとして示されているようなインタフェースによって処理され得る。認証済み読み取りコマンド９８２は、ＣＳ信号がハイ（Ｈ）であるときおよびＣＳがロー（Ｌ）であるときに提供されるビットを含むことができる。特定のビット値（ＣＡ０～ＣＡ６）は、認証済み読み取り動作を示すためにコマンドデコーダによってデコーディングすることができる。
【0082】
図９Ｃは、一実施形態に係る読み取り動作のタイミング図である。このような読み取り動作は、図９Ａに示すようなメモリデバイスによって実行することができる。時刻ｔ０において、起動コマンド（ＡＣＴ１／ＡＣＴ２）を受信することができ、その後に認証済み読み取りコマンド９８２－０Ｃが続き、その後にＣＡＳコマンド９８２－１Ｃが続くことができる。このようなコマンドデータに応答して、時刻ｔ１において、メモリデバイスは認証値（Ｔ）を出力することができる。いくつかの実施形態では、認証値は、読み取りレイテンシ９８１の後に出力することができる。認証値（Ｔ）がデバイス認証値である場合、読み取りレイテンシ９８１は、標準的な読み取りコマンドのレイテンシよりも小さくすることができる。しかしながら、他の実施形態では、認証値（Ｔ）は別個のタグではなく、暗号化された読み取りデータ自体であってもよい。さらに、対応する暗号化された読み取りデータの後に認証タグを出力することができる。
【0083】
図９Ｄは、他の実施形態に係る読み取り動作のタイミング図である。このような読み取り動作は、図９Ａに示すようなメモリデバイスによって実行することができる。時刻ｔ０において、高速認証読み取りコマンド（ＮＶＭ１Ａ／ＮＶＭ２Ａ）を受信することができる。このようなコマンドデータに応じて、メモリデバイスは認証値（Ｔ）を出力することができる。そのような認証値の形態およびタイミングは、図９Ｃの場合と同様に変化し得る。
【0084】
図９Ｅは、ＬＰＤＤＲ４インタフェースと適合する認証済み書き込みコマンド９８２Ｗの一例を示す図である。そのような認証済み書き込みコマンド９８２Ｗは、図９Ｂについて説明したようなインタフェースまたは均等物によって処理することができる。
【0085】
図９Ｆは、一実施形態に係る書き込み動作のタイミング図である。このような書き込み動作は、図９Ａに示すようなメモリデバイス用ホストデバイスによって実行することができる。時刻ｔ０において、認証済み書き込みコマンド（Ｗｒｉｔｅ／ＣＡＳ２）を受信することができる。時刻ｔ１において、書き込みデータ（Ｗ）を受信することができ、その後、書き込み動作に対応する認証値（Ｔ）が続く。そのような認証値の形態およびタイミングは、図９Ｃの場合と同様に変化し得る。
【0086】
【0087】
このようにして、メモリデバイスは、コマンドアドレスバス上で受信されたコマンドに応答して、データバス上にトランザクションごとの認証値を提供することができる。
【0088】
図１０Ａおよび図１０Ｂは、他の実施形態に係る認証済みトランザクションを伴うシステムおよび動作を示す図である。図１０Ａは、メモリデバイス１００２と、ＳＰＩバス１０８８を介して通信するホストデバイス１００４とを含むシステム１０００を示す。メモリデバイス１００２は、ユーザアレイ１００６と、認証回路１００８と、出力パイプライン１０９０とを含むＮＯＲ型ＮＶＭデバイスとすることができる。ユーザアレイ１００６は、アドレスによってアクセス可能なＮＯＲ型ＮＶＭセルを含むことができる。認証回路１００８は、関連データ（ＡＥＡＤ）エンジンを用いた認証暗号とすることができる。
【0089】
ホストデバイス１００４は、メモリデバイス１００２を制御するためのメモリコントローラ機能を有するシステムオンチップデバイスとすることができる。ホストデバイス１００４は、入力バッファ１０９２、認証ｏｐ回路１０２０および評価回路１０４４を含むことができる。入力バッファ１０９２は、メモリデバイス１００２から暗号化された読み取りデータおよびタグを受信することができる。認証ｏｐ回路１０２０は、ＡＥＡＤ復号エンジンを含むことができる。
【0090】
次に、システム１０００の動作について説明する。ホストデバイス１００４からのコマンドに応答して、メモリデバイス１００２は、ユーザアレイ１００６からターゲットデータ１０３４を検索することができる。示されている実施形態では、そのようなターゲットデータは、示されている実施形態では３２バイトとすることができるホストデバイス１００４のストレージ（例えば、キャッシュライン）に対応する量にアクセスすることができる。ターゲットデータ１０３４は、ターゲットデータ１０３４に対応する認証タグ１０４２を生成することができるＡＥＡＤエンジン１００８によって処理することができる。任意選択的に、ＡＥＡＤエンジン１００８は暗号化データ（すなわち、暗号文）１０３６を生成することができる。
【0091】
図示の実施形態では、暗号化データ１０３６（または任意選択で非暗号化データ）は２５６ｂ値であり得る。対応するタグ１０４２は、１２８ｂ値とすることができる。いくつかの実施形態では、暗号化データ１０３６は、タグ値１０４２の前に利用可能であり得る。出力パイプライン１０９０は、ＮＯＲメモリ１００２からの出力のために、暗号化された（または暗号化されていない）データ１０３６およびタグ値１０４２を編成することができる。
【0092】
（Ｕｎ）暗号化データ１０３６およびタグ１０４２は、ＳＰＩバス１０８８上で送信され、ホストデバイス１００４の入力バッファ１０９２によって受信され得る。ＡＥＡＤ復号エンジン１０２０は、比較タグ１１４６を生成し、任意選択で暗号化データ１０３６を復号して入力データ１０３２を提供することができる。評価回路１０４４は、生成されたタグ１１４６を受信されたタグ１０４２と比較することができる。そのようなタグが等しい（＝＝）場合、有効な表示１０４８－０を生成することができ、入力データ１０３２をその宛先（例えば、プロセッサまたはキャッシュ場所）に解放することができる。そのようなタグが等しくない場合（！＝）、入力データ１０３２が認証されなかったことを示すエラー表示１０４８－１を生成することができる。
【0093】
図１０Ｂは、図１０Ａと同様の動作を示すタイミング図である。時刻ｔ０付近でチップセレクト信号ＣＳ＃がアクティブにされ、ホストデバイス１００４からのコマンドおよびアドレスデータがＳＰＩバス１０８８上で送信可能となる。時刻ｔ１は、アドレスデータの最後のクロックサイクルを示すことができる。コマンドおよびアドレスデータの送信に続いて、時刻ｔ２付近において、データストローブ信号ＲＷＤＳが起動され得る。図１０Ａおよび他の図ならびにそれらの対応する説明におけるＳＰＩバス１０８８は、本開示の一実施形態を例示するための一例にすぎず、限定として解釈されるべきではないことに留意されたい。他の実施形態では、他のタイプのバスを使用して、ホストＳｏＣ１００４とＮＯＲメモリ１００２との間でデータを送信することができる。
【0094】
時刻ｔ３付近において、トランザクションのための（暗号化され得る）データがメモリデバイス１００２によって送信され得る。時刻ｔ４付近で、データに対応するタグを出力することができる。時刻ｔ５付近において、ＣＳ＃信号は非アクティブ状態に戻り、トランザクションを終了することができる。
【0095】
アドレスデータ（ｔ１）の最後のクロックサイクルとＳＰＩバス上の（暗号化され得る）読み取りデータの存在との間に遅延があり得る。図示の実施形態では、そのような遅延は、２００ＭＨｚのクロック速度で２０クロックサイクルを含むことができる。データ（暗号化されてもよい）は、３２のバーストで１６クロックにわたってＮＯＲメモリ１００２から出力され得る（すなわち、２倍のデータレートで）。タグは、１６のバーストで８クロックで送信できる。
【0096】
このようにして、タグはデータを認証することができ、タグを生成するために使用される暗号鍵はメモリデバイスを認証することができるので、システムは明示的なデバイスおよびデータ認証を提供することができる。
【0097】
図１１は、実施形態に含めることができるＡＥＡＤ暗号化エンジン１１０８のブロック図である。ＡＥＡＤエンジン１１０８は、前データセクション１１０８－０、データセクション１１０８－１および後データセクション１１０８－２を含むことができる。前データセクション１１０８－０は、読み取り（例えば、トランザクション）データを必要とせずに値を生成することができる。前データセクション１１０８－０は、初期値１１９４－０で開始することができ、初期値１１９４－０は、相互に確立され得るか、またはホストデバイスによって知られ得る。初期値１１９４－０は、第１のカウンタ１１９４－１に適用することができ、その出力は、増分器１１９４－２／４ならびに第２および第３のカウンタ１１９４－３／５に適用することができる。第１、第２および第３のカウンタ１１９４－１／３／５からの出力は、鍵Ｋに従ってカウンタ値を暗号化することができるブロック暗号回路１１９４－６／７／８に適用することができる。
【0098】
データセクション１１０８－１は、２つの部分１１３４－０／１に分割することができる読み取りデータを受信することができる。読み取りデータ１１３４－０の第１の部分は、暗号化データ１１３６－０の第１の部分を作成するために、第２のブロック暗号１１９４－７の出力とＸＯＲ演算され得る１１９４－９。読み取りデータ１１３４－１の第２の部分は、第３の暗号ブロック１１９４－８の出力とＸＯＲ演算され得る１１９４－９。いくつかの実施形態では、暗号化データ１１３６－０／１は、メモリデバイスからの出力のために転送され得る。
【0099】
後データセクション１１０８－２は、第１の暗号化データ１１３６－０に対して鍵依存定数を用いてガロア乗算（ｍｕｌｔＨ）１１９４－１０を実行することを含むことができる。結果は、第２の暗号化データ１１３６－１とＸＯＲ演算１１９４－９することができ、結果は別のｍｕｌｔＨ演算１１９４－１０を受ける。ｍｕｌｔＨ演算１１９４－１０の結果は、認証データ長ｌｅｎ（Ａ）のビット表示を暗号化データ長ｌｅｎ（Ｅ）と連結されてＸＯＲ演算され得る（１１４９－９）。結果は別のｍｕｌｔＨ演算１１９４－１０を受けることができ、結果は第１のブロック暗号１１９４－６の出力とＸＯＲ演算され得る。結果は、認証タグ１１４２とすることができる。
【0100】
このようにして、メモリデバイスは、アクセスされている読み取りデータの前または同時に、データを必要としない認証動作の部分を実行することができる。さらに、認証タグの生成が暗号化された読み取りデータを利用する場合、そのような暗号化された読み取りトランザクションデータは、認証タグの生成の前または同時に出力することができる。
【0101】
実施形態によれば、認証タグはトランザクションのために生成することができるが、データではなくデバイスを認証することができる。そのような場合、トランザクションの動作に先立って認証動作を実行することができる。
【0102】
図１２Ａは、デバイスを認証するタグを提供するメモリデバイスに対する動作を示すタイミング図である。図示の実施形態は、図１０Ｂに示すような項目を含むことができる。しかしながら、読み取りレイテンシ期間（例えば、ｔ１とｔ４との間）においては、タグ（Ｔ０～Ｔ１５）を出力することができる。図１２Ａの実施形態では、タグは、暗号化されていてもいなくてもよい読み取りデータ（Ｄ０～Ｄ１５）の直前にあり得る。
【0103】
さらに図１２Ａを参照すると、認証タグ（Ｔ０～Ｔ１５）は、受信ホストデバイスに知られている値および／または方法を使用して、任意の適切な方法で生成することができる。いくつかの実施形態では、メモリデバイスは、それぞれの新しいトランザクションで更新することができるカウンタまたはＤＲＢＧなどの相互に既知の値で動作することができるハッシュベースのメッセージ認証コード（ＨＭＡＣ）回路を含むことができる。ＣＳ＃信号は、記載された動作が同じトランザクションで発生するようにする。
【0104】
このようにして、メモリデバイスは、読み取りデータがアクセスされる前または同時にデバイスデータに対して認証動作を実行することができる。結果として得られる認証タグは、読み取りデータレイテンシ時間中に出力することができる。
【0105】
図１２Ｂは、トランザクションデータが分散された異なるタグタイプを提供するメモリデバイスの動作を示すタイミング図である。図示の実施形態は、図１２Ａに示すような項目を含むことができる。しかしながら、読み取りレイテンシ期間に出力されるデバイス認証タグ（Ａ０～Ａ１５）に加えて、読み取りデータ（Ｄ０～Ｄ１５）の後の時刻ｔ５にデータ認証タグ（Ｔ０～Ｔ１５）を出力することができる。
【0106】
このようにして、メモリデバイスは、出力ストリーム内のトランザクションデータを用いてデバイスおよびデータ認証値を配信することができる。
【0107】
実施形態は、認証済みトランザクションを提供するために任意の適切な認証／暗号化技術を使用することができる。技術のタイプは、結果を生成する速度（例えば、クロック）ならびに所望のセキュリティのレベルに依存し得る。図１３は、実施形態に含めることができるさまざまな認証／暗号化技術を示す表である。図１３の表は例として提供されており、限定として解釈されるべきではない。
【0108】
図１３は、暗号技術のタイプ（暗号化）、トランザクションデータが暗号化されているかどうか（データ暗号化）、データが認証されているかどうか（データ認証）、デバイスが認証されているかどうか（デバイス認証）、トランザクションに追加される初期レイテンシがあるかどうか（初期レイテンシ加算器）、ならびに追加される総レイテンシの例（総レイテンシ加算器）を示す列を含む。
【0109】
引き続き図１３を参照すると、暗号化／認証のタイプは、図１９Ａ～図１９Ｃに示すような動作を含むことができるＡｓｃｏｎ ＡＥＡＤ、および図１１について説明したような動作または均等物を含むことができるＡＥＳ－ＧＣＭを含むことができる。ＨＭＡＣ Ｄａｔａは、タグを生成するためにトランザクションデータに対するＨＭＡＣ演算を含むことができる。ＨＭＡＣ ＣＲＣは、タグを生成するためにトランザクションデータから生成されたＣＲＣに対するＨＭＡＣ演算を含むことができる。ＨＭＡＣ Ｃｏｕｎｔｅｒは、タグを生成するために、カウンタ値または他のシーケンス値に対するＨＭＡＣ演算を含むことができる。暗号化されたＣＲＣは、タグを生成するためにトランザクションデータから生成されたＣＲＣを暗号化することを含むことができる。暗号化されたカウンタは、タグを生成するためにカウンタ値または他のシーケンス値を暗号化することを含むことができる。図１３のさまざまな方法および値は、例として提供されており、限定として解釈されるべきではない。
【0110】
このようにして、認証動作は、所望のセキュリティのレベルおよびトランザクションに追加される許容可能なレイテンシの量に従って、任意の適切な方法に従って認証値を生成することができる。
【0111】
図１４Ａは、さらなる実施形態に係るシステム１４００のブロック図である。システム１４００は、図１０Ａのような項目を含むことができ、そのような同様の項目は、同じ参照符号で参照されるが、先頭の桁は「１０」ではなく「１４」である。
【0112】
図１４Ａは、いくつかの点で図１０Ａと異なり得る。第１に、暗号化エンジンと復号エンジンとは異なり得る。ＮＯＲメモリ１７０２において、認証回路１４０８は、読み取りデータ１４３４に加えて、鍵値、初期値、カウンタ値（ＣＴＲ）およびノンスなどのホストデバイスにも知られている別の識別値とすることができる別の値（ＩＤ）を受ける暗号化エンジン１４０８とすることができる。
【0113】
ホストデバイス１４０４において、復号回路１４２０は、暗号化データ１４３６および暗号化タグ１４５０を受信し、ＮＯＲメモリ１４０２によって使用されるのと同じ鍵値およびＩＶを使用して復号動作を実行することができる。復号エンジン１４２０は、復号されたデータ１４３２および復号されたタグ１４４２を出力することができる。タグ比較回路１４４４は、復号されたタグ１４４２と比較するための比較タグを、ＮＯＲメモリ１４０２と同じＣＴＲ値およびＩＤ値を使用して生成することができる。結果は、認証失敗１４４８－１または認証成功１４４８－０であり得る。ＳＰＩバス１４８８は、本開示の一実施形態を例示するための一例にすぎず、限定として解釈されるべきではないことに留意されたい。他の実施形態では、他のタイプのバスを使用して、ホストＳｏＣ１４０４とＮＯＲメモリ１４０２との間でデータを送信することができる。
【0114】
図１４Ｂは、図１４Ａと同様のシステムの動作を示すタイミング図である。図１４Ｂは、図１０Ｂと同様の項目を有するが、トランザクションデータ（ｅＤ０～ｅＤ３１）は暗号化され、対応するタグ（ｅＴ０～ｅＴ１５）は暗号化される。図示の動作は、図示の実施形態においてアクティブＣＳ＃信号によって示される単一のトランザクションで発生することができる。
【0115】
このようにして、認証済みメモリデバイストランザクションは、暗号化エンジンを利用して暗号化データおよび対応するタグを生成することができる。
【0116】
図１５は、図１４Ａと同様の実施形態に含まれ得る暗号化エンジン１５０８を示すブロック図である。暗号化エンジン１５０８は、暗号フィードバックモードで動作することができ、ブロック暗号演算１５０８－０／１／２およびＸＯＲ演算１５９４－９を含むことができる。いくつかの実施形態では、ブロック暗号演算１５０８－０／１／２はＡＥＳ１２８ブロック暗号化となり得る。
【0117】
第１のブロック暗号演算１５０８－０は、Ｋｅｙを用いてＩＶを暗号化することができる。結果は、第１の暗号化データ１５３６－０を生成するために第１のデータ部分Ｄ［１５：０］とＸＯＲ演算され得る（１５９４－９）。第１の暗号化データ１５３６－０は、鍵を用いて第２の暗号ブロック演算１５０８－１で暗号化することができ、結果は、第２の暗号化データ１５３６－１を生成するために第２のデータ部分Ｄ［３１：１６］とＸＯＲ演算され得る（１５９４－９）。第２の暗号化データ１５３６－１は、鍵を用いて第３の暗号ブロック演算１５０８－２で暗号化することができ、結果は、暗号化タグ（例えば、暗号化されたカウンタ値）１５５０を生成するために相互認証値（ＣＴＲ｜｜ＩＤ）とＸＯＲ演算され得る（１５９４－９）。相互認証値（ＣＴＲ｜｜ＩＤ）は、本明細書に記載のものまたは均等物の形態をとることができる。
【0118】
図１６は、鍵サイズに基づくＡＥＳブロック暗号演算におけるラウンド数を示す表である。実施形態は、任意の適切なサイズの鍵を使用することができるが、いくつかの実施形態では、処理時間を短縮するために、より小さい鍵サイズ（１２８ビット）を選択することができる。
【0119】
図１７は、図１５に示されたさまざまな動作のための処理時間（すなわち、クロック）の量を示す表である。図示のように、暗号化データおよび暗号化タグの生成は、１３クロックサイクルで完了することができる。そのようなタイミングは例としてのみ提供されることが理解される。他の実施形態では、認証動作は、データ送信を計時するために使用されるものよりも速いクロック速度で動作するメモリデバイス回路上で実行することができる。
【0120】
このようにして、メモリデバイスは、認証済みトランザクションで暗号化データおよび対応する暗号化タグを迅速に生成するための暗号フィードバックモードを含むことができる。
【0121】
図１８Ａは、図１４Ａと同様の実施形態に含まれ得る別の暗号化エンジン１８０８を示すブロック図である。暗号化エンジン１８０８は、出力フィードバックモードエンジンとすることができ、ブロック暗号演算１８０８－０／１／２／３およびＸＯＲ演算１８９４－９を含む。
【0122】
第１のブロック暗号演算１８０８－０は、鍵を用いてＩＶを暗号化することができる。結果は、暗号化されたカウンタタグ１８５０－１を生成するためにカウンタ値（ＣＴＲ｜｜ＩＤ）とＸＯＲ演算され（１８９４－９）、暗号鍵による第２のブロック暗号演算１８０８－１のために転送され得る。第２のブロック暗号演算１８０８－１からの結果は、暗号化データ１８３６の第１の部分を生成するために第１のデータＤ［１５：０］とＸＯＲ演算され（１８９４－９）、暗号鍵とともに第３のブロック暗号演算１８０８－２に転送され得る。第３のブロック暗号演算１８０８－２からの結果は、暗号化データ１８３６の第２の部分を生成するために第２のデータＤ［３１：１６］とＸＯＲ演算され（１８９４－９）、暗号鍵とともに第４のブロック暗号演算１８０８－３に転送され得る。第４のブロック暗号演算１８０８－３からの結果は、ＥＣＣ暗号化タグ１８５０－０を生成するために、別の相互値（ＣＴＲ｜｜ＩＤ）と連結されたデータ［３１：０］に対応するＥＣＣコードとＸＯＲ演算され得る（１８９４－９）。
【0123】
図１８Ｂは、図１８Ａに示すような暗号化を用いるシステムのタイミング図である。図１８Ｂは、図１２Ｂと同様の動作を示す。しかしながら、ホストからのコマンドおよびアドレスデータに続いて、メモリデバイスは、暗号化されたカウンタタグ（Ｃ０～Ｃ１５）、続いて暗号化データ（Ｄ０～Ｄ３１）、続いて暗号化されたＥＣＣタグ（Ｅ０～Ｅ１５）を最初に返すことができる。そのような順序は、出力フィードバックモードエンジンによって提供される実行順序から生じることができる。
【0124】
このようにして、メモリデバイスは、認証済みトランザクションで暗号化データおよび対応するタグを迅速に生成するための出力フィードバックモードを含むことができる。
【0125】
図１９Ａは、さらなる実施形態によるシステム１９００のブロック図である。システム１９００は、図１４Ａのような項目を含むことができ、そのような同様の項目は、同じ参照符号で参照されるが、先頭の桁は「１４」ではなく「１９」である。
【0126】
図１９Ａは、暗号化および復号エンジンがＡｓｃｏｎ ＡＥＡＤ型エンジンであり得るという点で、図１４Ａとは異なり得る。ＮＯＲメモリ１９０２において、認証回路１９０８は、読み取りデータ１９３４に加えて、ホストデバイスにも知られ得る鍵値、初期値（ＩＶ）およびノンス値を受ける暗号化エンジン１９０８とすることができる。ＳＰＩバス１９８８は、本開示の一実施形態を例示するための一例にすぎず、限定として解釈されるべきではないことに留意されたい。他の実施形態では、他のタイプのバスを使用して、ホストＳｏＣ１９０４とＮＯＲメモリ１９０２との間でデータを送信することができる。
【0127】
ホストデバイス１９０４において、復号回路１９２０は、暗号化データ１９３６および暗号化タグ１９５０を受信し、ＮＯＲメモリ１９０２によって使用される同じ鍵値、ＩＶおよびノンスを使用して復号動作を実行することができる。復号エンジン１９２０は、復号されたデータ１９３２を出力することができる。さらに、復号エンジン１９２０は、復号されたデータ、鍵、ＩＶおよびノンスから暗号化比較タグ１９４６を生成することができる。タグ比較回路１９４４は、受信した暗号化タグ１９５０を復号エンジン１９２０によって生成されたものと比較することができる。結果は、認証失敗１９４８－１または認証成功１９４８－０であり得る。
【0128】
図１９Ｂは、図１９Ａと同様のシステムの動作を示すタイミング図である。図１９Ｂは、図１４Ｂと同様の項目を含むが、トランザクションデータ（ｅＤ０～ｅＤ３１）は、対応する暗号化タグ（ｅＴ０～ｅＴ１５）が続く２０クロック（２００ＭＨｚ）後に利用可能であり得る。
【0129】
このようにして、認証済みメモリデバイストランザクションは、暗号化データおよび対応する暗号化タグを生成するためにＡｓｃｏｎ ＡＥＡＤ暗号化エンジンを利用することができる。
【0130】
図１９Ｃは、図１９Ａの実施形態に含まれ得るＡｓｃｏｎ ＡＥＡＤ暗号化エンジン１９０８を示すブロック図である。暗号化エンジン１９０８は、Ｄ［１５：０］およびＤ［３１：１６］の２つの１６バイト部分のデータを受信し、対応する暗号化データ部分ｅＤＡＴＡ０１９３６－０およびｅＤＡＴＡ１１９３６－１、ならびに１６バイトの暗号化タグｅＴＡＧ１９５０を生成することができる。暗号化エンジン１９０８は、変換演算１９９４－０／１Ａ／１Ｂ／２およびＸＯＲ演算１９９４－９０～－９６を含むことができる。変換演算（１９９４－０／１Ａ／１Ｂ／２）は、変換関数「ｐ」をラウンド数（「ａ」または「ｂ」）で実行することができる。そのような変換は、Ａｓｃｏｎ型のサイファーについて理解されるように、定数とのＸＯＲ演算、５ビット「Ｓボックス」とのビット単位の置換および線形拡散を含む３つのステップを含むことができる。
【0131】
暗号化エンジン１９０８は、初期化セクション１９０８－０、暗号化セクション１９０８－１およびタグ生成セクション１９０８－２を含むことができる。初期化セクション１９０８－０は、６４ビットＩＶ、１２８ビットキーおよび１２８ビットノンスを連結することによって形成される初期入力値を受けることができる。第１の変換演算１９９４－０は、入力値に対して１２ラウンドを実行することができる。結果として得られる１９２ビット出力値は、パディングされたキー値（０６４｜｜Ｋ１２８）とＸＯＲ演算されることができ（１９９４－９０）、結果として得られる値は、値０１９１｜｜１とＸＯＲ演算されることができる（１９９４－９１）。暗号化セクション１９０８－１は、初期化セクション１９０８－０から出力された最初の１２８ビットのデータを、出力の第１の部分（例えば、読み取りデータ）Ｄ［１５：０］とＸＯＲ演算して（１９９４－９２）、第１の暗号化データｅＤＡＴＡ０１９３６－０を生成することができる。
【0132】
第２の変換演算１９９４－１Ａは、暗号化データｅＤＡＴＡ０１９３６－０およびＸＯＲ演算１９９４－９１からの１９２ビット値に対して８ラウンドを実行することができる。第２の変換関数１９９４－１から出力された第１の１２８ビットは、出力データＤの第２の部分［３１：１６］とＸＯＲ演算されて（１９９４－９３）、第２の暗号化データｅＤＡＴＡ１１９３６－１を生成することができる。第３の変換演算１９９４－１Ｂは、第２の変換演算１９９４－１Ａから第１の入力および１９２ビット出力として第２の暗号化データ（ｅＤＡＴＡ１）を受信することができる。第３の変換演算１９９４－１Ｂからの１２８ビット出力は、値１｜｜０１２８とＸＯＲ演算され得る（１９９４－９４）。
【0133】
タグ生成セクション１９０８－２は、ＸＯＲ演算１９９４－９４の出力を第４の変換演算１９９４－２への第１の入力として受けることができる。第２の変換演算１９９４－１から出力された最後の１９２ビットは、第４の変換演算１９９４－２への第２の入力を生成するために、パディングされたキー値（Ｋ１２８｜｜０６４）とＸＯＲ演算され得る（１９９４－９５）。第４の変換演算１９９４－２は、暗号化タグｅＴＡＧ１９５０を生成するために、鍵（Ｋ１２８）とＸＯＲ演算され得る（１９９４－９６）１２８ビット値を出力することができる。このようにして、単一のトランザクションメモリアクセス動作は、Ａｓｃｏｎ型暗号を使用して認証することができる。
【0134】
実施形態は、任意の適切なＮＶＭアレイ構造またはＮＶＭセルタイプを含むことができるが、いくつかの実施形態は、１トランジスタ（１Ｔ）ＮＯＲタイプアレイを含むことができる。図２０Ａは、実施形態に含めることができる１ＴＮＯＲアレイ２００６Ａの概略図である。アレイ２００６Ａは、行および列に配置されたいくつかのメモリセル（１つは２００６－０Ａとして示されている）を含むことができ、同じ行のメモリセルは同じワード線に接続され（１つは２００６－２Ａとして示されている）、同じ列のメモリセルは同じビット線に接続される（１つは２００６－１Ａとして示されている）。いくつかの実施形態では、メモリセル（２００６－０Ａ）は、制御ゲートとチャネルとの間に電荷蓄積構造２００６－３Ａを有する単一のトランジスタ構造で形成することができる。電荷蓄積構造２００６－３Ａは、データを維持するための電力を必要とせずに、１ビット以上のデータを電荷として（電荷がないことを含めて）蓄積することができる。電荷蓄積構造２００６－３Ａは、限定はしないが、浮遊ゲート、電荷蓄積誘電体（例えば、交換ゲート）、またはそれらの組み合わせを含む任意の適切な形態をとることができる。
【0135】
いくつかの実施形態では、ＸｉＰコード読み取り動作を含む、ＮＯＲメモリデバイスからのデータの迅速かつ安全な読み取りを可能にするために、本明細書に記載の認証済み読み取りコマンドおよび均等物を使用して不揮発性メモリセルにアクセスすることができる。
【0136】
実施形態は、任意の適切な揮発性アレイ構造または揮発性メモリセル型を含むこともできる。図２０Ｂは、実施形態に含めることができる可能な揮発性メモリセルアレイの概略図である。図２０Ｂは、行および列に配置され、１つ以上のビット線（例えば、２００６－１Ｂ）およびワード線（例えば、２００６－２Ｂ）に接続されたいくつかの揮発性メモリセル（１つは２００６－０Ｂとして示されている）を含むことができるアレイ２００６Ｂを示す。揮発性メモリセル（２００６－０Ｂ）は、ＤＲＡＭセル２００６－０Ｂ１および／またはＳＲＡＭセル２００６－０Ｂ２を含むがこれらに限定されない任意の適切な形態をとることができる。ＳＲＡＭセル２００６－０Ｂ２は、４トランジスタ（４Ｔ）、６Ｔおよび／または８Ｔの変形を含むことができるが、これらに限定されない。
【0137】
実施形態は、さまざまな相互接続された構成要素を有するデバイスおよびシステムを含むことができるが、実施形態は、本明細書に記載のイニシエータおよび／またはレスポンダデバイス機能を実行することができる単一デバイスを含むこともできる。いくつかの実施形態において、そのような一体型デバイスは、好適には、コンパクトな単一集積回路（すなわち、チップ）であってよい。図２０Ｃは、本明細書に記載の他の実施形態に係る、別のデバイス（例えば、ホストデバイス）からの要求に応答してトランザクションごとに認証を実行することができるパッケージメモリＩＣデバイス２００２を示す。暗号化データおよび／または認証値は、１つ以上の外部バス接続（２０１６－０として示されている）で出力することができる。しかしながら、実施形態に係るメモリデバイスは、任意の他の適切な集積回路実装タイプ、ならびに回路基板または基板上へのデバイスチップの直接接合を含むことができる。
【0138】
このようにして、ＩＣメモリデバイスは、暗号化データおよび／または送信されたデータおよび／またはＩＣメモリデバイス自体を認証することができる１つ以上の認証タグを送信することによってトランザクションを認証することができる。
【0139】
実施形態はＮＶＭデバイスを含むことができるが、実施形態は、ＮＶＭデバイスと適合するインタフェースを介して認証済みトランザクションのためのコマンドおよびアドレス値を生成することができるメモリコントローラ回路を含むこともできる。そのようなメモリコントローラは、ホストデバイスの一部とすることができる。図２１Ａは、一実施形態に係るメモリコントローラ２１０４Ｍを示す。
【0140】
メモリコントローラ２１０４Ｍは、コマンドキュー２１０４－２、書き込みキュー２１０４－３、読み取りキュー２１０４－４、トランザクション処理回路２１０４－０およびＩＦ回路２１０４－１を含むことができる。コマンドキュー２１０４－２、書き込みキュー２１０４－３および読み取りキュー２１０４－４は、より大きなホストデバイスの一部であり得るコントローラＩＦ２１０４－５に接続され得る、または通信経路を介してホストデバイスに接続され得る。コマンドキュー２１０４－２は、バス２１８８に接続されたＮＶＭデバイスにアクセスするために、コントローラＩＦ２１０４－５を介してメモリ要求を受信することができる。いくつかの実施形態では、コマンドは、認証済みトランザクションと標準トランザクションとを区別することができる。しかしながら、他の実施形態では、そのような区別は存在することができず、メモリコントローラ２１０４Ｍは、認証済みトランザクションを示すために適切なコマンド信号を生成することができる。書き込みキュー２１０４－３は、バス２１８８を介してＮＶＭデバイスにプログラムされるべき書き込みデータを受信することができる。読み取りキュー２１０４－４は、バス２１８８を介してＮＶＭデバイスから受信した読み取りデータを出力することができる。
【0141】
トランザクション処理回路２１０４－０は、認証済みコマンド生成回路２１１８と、任意選択的に、認証動作回路２１２０とを含むことができる。認証済みコマンド生成回路２１１８は、標準的な要求ではなく、認証済み要求としてＮＶＭデバイスによって認識されることになるコマンドのビット値を生成することができる。認証済みコマンドは、本明細書に記載されたもののいずれか、または均等物の形態をとることができる。認証動作回路２１２０は、本明細書で説明されるようなトランザクションデータまたは均等物を認証するための処理の一部または全部を実行することができる。しかしながら、代替の実施形態では、そのような処理は、読み取りキュー２１０４－４を介して読み取りデータを受信し、および／または書き込みキュー２１０４－３を介して書き込みデータを提供する回路（図示せず）によって実行することができる。
【0142】
インタフェース２１０４－１および対応するバス２１８８は、双方向パラレルデータバスを有する双方向シリアルバスおよび／または一方向コマンド－アドレスバスを含むがこれらに限定されない任意の適切なバスとすることができる。
【0143】
このようにして、メモリコントローラは、メモリデバイスによる処理のための認証済みトランザクションコマンドを生成することができる。
【0144】
実施形態は、ホストデバイスと連携して動作するメモリデバイスを有するシステムを含むことができるが、実施形態は、単一のＩＣパッケージ内に形成された認証演算回路および１つ以上のメモリデバイスＩＦを有する独立型ホストデバイスを含むこともできる。そのような実施形態を図２１Ｂに示す。図２１Ｂは、パッケージ化されたホストデバイスを上面斜視図２１０４Ｔおよび底面図２１０４Ｂで示す。ホストデバイス２１０４Ｔ／Ｂは、いくつかの物理的接続（例えば、２１１６－０）を含むことができ、その全てまたは一部は、本明細書に記載のメモリデバイスＩＦに接続することができる。そのようなＩＦ（複数可）は、本明細書で説明されるように、および均等物を処理するために認証済みトランザクションを受信することができる。いくつかの実施形態では、ホストデバイスは、システムオンチップ（ＳｏＣ）タイプのデバイスであり得る。ホストデバイスは、任意の他の適切なパッケージタイプを含むことができることが理解される。
【0145】
このようにして、ＩＣホストデバイスは、暗号化データおよび／または１つ以上の認証タグを受信して、受信したトランザクションデータを認証することによって、認証済みトランザクションを処理することができる。
【0146】
実施形態は、認証値とともにデータを送信することができるメモリデバイスを有するシステムを含むことができるが、実施形態は、認証値とともにメモリデバイスにデータを送信することができるホストデバイスを含むこともできる。図２２Ａは、そのような実施形態によるシステム２２００を示す。
【0147】
システム２２００は、図１９Ａに示すような項目を含むことができ、そのような同様の項目は同じ参照符号で参照されるが、先頭の数字は「１９」ではなく「２２」である。図２２Ａにおいて、ホストデバイス２１０４は、図１９Ａのメモリデバイス１９０２のような暗号化回路を含むことができる。そのような暗号化回路は、ＡＥＡＤエンジン２２０８を用いて書き込み／プログラムデータ２２３４を暗号化し、暗号化タグ２２５０および暗号化データ２２３６を生成することができる。暗号化されたタグ２２５０およびデータ２２３６は、バス２２８８を介してメモリデバイス２２０２に送信することができる。そのようなデータは、コマンド（例えば、書き込みプログラム）を伴うことができ、またはコマンドに先行することができる。
【0148】
メモリデバイス２２０２は、図１９Ａのホストデバイス１９０４と同様の復号回路を備えることができる。暗号化タグ２２５０およびデータ２２３６は、入力バッファ２２９２で受信することができる。ＡＥＡＤエンジン２２２０は、データを復号し、比較回路２２４４において受信した暗号化タグ２２５０と比較するための暗号化タグ２２４６を生成することができる。さらに、メモリデバイス２２０２は、復号されたデータ２２３２がユーザアレイ２２０６に書き込まれるかプログラムされるかを制御することができるアクセス制御回路２２４９を含むことができる。
【0149】
図２２Ａは、特定のタイプ（すなわち、Ａｓｃｏｎ ＡＥＡＤ）の暗号化回路を有するホストデバイス２２０４を示しているが、代替の実施形態は、任意の他の適切な暗号化回路を含むことができる。また、ホストデバイス２２０４は、本明細書に記載の復号回路および均等物を含むことができる。これらの同じラインに沿って、メモリデバイス２２０２は、特定のタイプの復号回路を含むが、代替の実施形態は、任意の他の適切な復号回路を含むことができる。また、メモリデバイス２２０２は、本明細書に記載の暗号化回路および均等物を含むことができる。
【0150】
図２２Ｂは、実施形態に係るホストデバイスの認証動作を示すタイミング図である。ホストデバイスは、ＣＳ＃信号をアクティブにアサートし、次いで、データ関連コマンド（２０１３Ｂ）および対応するアドレス値（Ａ）を発行することができる。その後、対応するタグデータ（Ｔ０～Ｔ１５）を伴うデータ（Ｗ０～Ｗ３１）をホストデバイスによって送信することができる。次いで、ホストデバイスはＣＳ＃信号を非アクティブレベルに戻すことができる。いくつかの実施形態では、コマンド２１０３Ｂは、書き込みコマンドまたはプログラムコマンドとすることができ、データ（Ｗ０～Ｗ３１）は、書き込み／プログラムデータとすることができる。図２２Ｂは、アドレス（Ａ）とデータ（Ｗ０～Ｗ３１）との間のレイテンシを示しているが、他の実施形態では、そのようなデータ（Ｗ０～Ｗ３１）はアドレスデータに直接続くことができる。また、タグデータ（Ｔ０～Ｔ１５）は、データ（Ｗ０～Ｗ３１）の前に送信されてもよいし、データ（Ｗ０～Ｗ３１）とともに散在されて送信されてもよい。
【0151】
図２２Ｃは、他の実施形態に係るホストデバイスの認証動作を示すタイミング図である。ホストデバイスは、対応するタグデータ（Ｔ０～Ｔ１５）とともに、非データ関連コマンド（２０１３Ｃ）を発行することができる。
【0152】
このようにして、ホストデバイスは、対応するデータの有無にかかわらず、タグ値とともにコマンドを発行することができる。
【0153】
実施形態は、記憶されたデータの迅速で安全なアクセスを必要とする任意の適切なシステムを含むことができる。しかしながら、実施形態は、自動車システムなどの高信頼性のセキュアメモリデバイスからコードにアクセスするシステムにおいて有利であり得る。図２３Ａは、一実施形態に係る自動車システム２３００Ａを示す。システム２３００Ａは、第１のＮＶＭデバイス２３０２－０と、第２のＮＶＭデバイス２３０２－１と、ＳｏＣ２３０４－０と、自動車用マイクロコントローラ（ＭＣＵ）２３０４－１と、センサ２３０７－３と、自動制御２３０７－０と、自動通信システム２３０７－１と、自動電力システム２３０７－２と、任意選択的に、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイス２３９７とを含むことができる。
【0154】
ＳｏＣ２３０４－０および第１のＮＶＭデバイス２３０２－０は、本明細書に示す実施形態のいずれかによるホストデバイスおよび対応するＮＶＭメモリデバイスとすることができる。したがって、認証済みトランザクションを使用して、ＳｏＣ２３０４－０は、ＮＶＭデバイス２３０２－０から所定の場所でコードを安全に実行することができ、実行前に認証のためにそのようなコードを「シャドー」揮発性メモリにコピーする必要がなくなる。いくつかの実施形態では、ＳｏＣ２３０４－０は、認証済みトランザクションのためにＮＶＭデバイス２３０２－０を構成することができる。あるいは、ＳｏＣ２３０４－０は、標準コマンドとは異なる認証コマンドを含むコマンドセットを所有することができ、そのような認証コマンドは、ＮＶＭデバイス２３０２－０によって（すなわち、デコーディング可能である）理解される。同様に、ＭＣＵ２３０４－１および第２のＮＶＭ２３０２－１は、本明細書に示される実施形態のいずれかによるホストデバイスおよび対応するＮＶＭデバイス、または均等物であり得る。
【0155】
ＤＲＡＭデバイス２３９７を含むことができるが、Ｓｏｃ／ＭＣＵ ２３０４－０／１がＮＶＭデバイス２３０２－０／１から代わりにコードを実行することができるため、そのようなデバイスはシャドーイングコード以外の目的を果たすことができる。
【0156】
このようにして、自動車制御システムは、そのような認証済みトランザクションを介して定位置でコードを実行することを含む、制御デバイスとＮＶＭデバイスとの間のトランザクションごとの認証を含むことができる。
【0157】
図２３Ｂを参照すると、一実施形態に係る自動車システム２９８が図に示されている。自動車システム２３９８は、ＮＶＭデバイスからアクセスされるファームウェアで動作する多数のサブシステム（２つを２３００－０および２３００－１として示す）を有することができる。そのようなサブシステム（２３００－０，２３００－１）は、電子制御ユニット（ＥＣＵ）および／または先進運転者支援システム（ＡＤＡＳ）を含むことができる。しかしながら、他の実施形態では、そのようなサブシステムは、多数の可能な例のうちの２つとして、ダッシュボードディスプレイ／制御サブシステムおよび／またはインフォテインメントサブシステムを含むことができる。各サブシステム（２３００－０，２３００－１）は、ホストデバイスおよび１つ以上のＮＶＭデバイスを含むことができ、本明細書で説明されるようなトランザクションごとの認証、または均等物を介してファームウェア認証を使用することができる。
【0158】
このようにして、自動車は、認証済みトランザクションを介したＮＶＭデバイスへの高速で安全なアクセスから利益を得ることができる。
【0159】
実施形態は、さまざまな動作、デバイスおよびシステムを参照して本明細書に記載された方法のいずれかを含むことができるが、ここでフロー図を参照して追加の方法を説明する。記載された方法の全部または一部を互いに組み合わせることができることが理解される。
【0160】
図２４は、一実施形態に係る方法２４９９のフロー図である。方法２４９９は、本明細書に記載のメモリデバイスまたは均等物の回路によって実行することができる。方法２４９９は、認証パラメータを決定し記憶することを含むことができる（２４９９－０ａ）。そのような動作は、限定はしないが、鍵、鍵前駆体、デバイス識別値、カウンタ値、シード値（例えばＩＶ）、暗号化アルゴリズムの識別および鍵インフラストラクチャの識別を含む、トランザクションごとの認証のためのパラメータを確立するためにホストデバイスと通信するメモリデバイスを含むことができる。しかしながら、本明細書で述べるように、認証パラメータの全部または一部は、製造ステップ（例えば、デバイスのセキュアメモリにプログラムされた値）によって確立されてもよい。
【0161】
方法２４９９は、ＣＳ信号がアクティブであるかどうか２４９９－０ｂを決定することができる。ＣＳ信号がアクティブでない場合（２４９９－０ｂからのＮ）、方法はそのような表示を待つことができる。ＣＳ信号がアクティブである場合（２４９９－０ｂからのＹ）、コマンドおよびアドレスをバス接続で受信することができる（２４９９－１）。そのような動作は、シリアルバスＩＦ（例えば、ＳＰＩタイプバス、ＣＡＮタイプバス、Ｉ２Ｃタイプバス、ＵＳＢタイプバス）、ならびにパラレルバスＩＦ（例えば、ＬＰＤＤＲタイプのバスを含むＤＤＲタイプのバス）を含むがこれらに限定されない、本明細書に記載のバスＩＦのいずれかと適合するコマンドおよびアドレスデータを受信することを含むことができる。
【0162】
方法２４９９は、認証済み読み取りコマンドが受信されたか否かを決定することができる（２４９９－２）。そのような動作は、メモリデバイスが特定のモードにあるかどうかを決定すること、および／または受信したコマンドビット値が認証済み読み取り動作に対応するかどうかを決定することを含むことができる。認証済み読み取りコマンドを受信していない場合（２４９９－２からＮ）、受信したコマンドをそれに応じて処理することができる（２４９９－３）。認証済み読み取りコマンドが受信された場合（２４９９－２からのＹ）、読み取りコマンドによって示されるアドレスにおいて読み取りデータにアクセスすることができる（２４９９－４）。そのような動作は、受信されたアドレス値をデコーディングすることを含むことができる。
【0163】
方法２４９９は、認証パラメータを使用して読み取り動作のための１つ以上の認証値を生成することができる（２４９９－５）。そのような動作は、読み取りデータを暗号化すること、読み取りデータからタグを生成すること、およびメモリデバイスとコマンド発行デバイスの両方に相互に知られているデータ（例えば、ホスト）からタグを生成することを含むがこれらに限定されない、本明細書に記載のいずれかおよび均等物を含むことができる。
【0164】
生成された認証値は、バス接続から送信することができる（２４９９－６）。そのような動作は、暗号化された読み取りデータを送信すること、１つ以上の暗号化されていないタグを送信すること、および１つ以上の暗号化されたタグを送信することを含むがこれらに限定されない、本明細書に記載されたものおよび均等物のいずれかを含むことができる。送信されるタグは、対応する読み取りデータの前、対応する読み取りデータの後、または読み取りデータとともに散在されて送信することができる。
【0165】
このようにして、認証済み読み取りコマンドに応答する認証値がメモリデバイスに送信される。
【0166】
図２５は、別の実施形態に係る方法２５９９のフロー図である。方法２５９９は、本明細書に記載のメモリデバイスおよび均等物の回路によって実行することができる。方法２５９９は、読み取りデータ暗号鍵を含む認証パラメータを確立するためにホストデバイスとプロビジョニング動作を実行することを含むことができる（２５９９－０）。データは、ＮＶＭアレイに記憶することができる（２５９９－１）。アレイにおけるデータの記憶は、ホストまたは他のデバイスによるＮＶＭアレイへのデータのプログラミングを含むことができる。
【0167】
ＣＳ信号がアクティブである場合（２５９９－２ａからのＹ）、コマンドおよびアドレスをシリアルバス接続で受信することができる（２５９９－２）。いくつかの実施形態では、そのような動作は、ＳＰＩタイプバス上のコマンドおよびアドレスを受信するＮＯＲ ＮＶＭデバイスを含むことができる。受信したコマンドはデコーディングすることができる（２５９９－３）。そのような動作は、メモリデバイス上のコマンドデコーダ回路の動作を含むことができる。
【0168】
方法２５９９は、メモリデバイスの構成に応じて変えることができる。メモリデバイスが認証済み読み取りコマンドを標準コマンドから区別するように構成されている場合、方法２５９９は、受信したコマンドが認証済み読み取りコマンドであるかどうかを決定することができる（２５９９－４）。認証済み読み取りコマンドが受信されていない場合（２５９９－４からのＮ）、方法は、標準読み取りコマンドが受信されたかどうかを決定することができる（２５９９－５）。標準的な読み取りコマンドが受信されていない場合（２５９９－５からのＮ）、（非読み取り）コマンドを処理することができる（２５９９－６）。
【0169】
メモリデバイスが認証済み読み取りコマンドと標準コマンドとを区別するように構成されていない場合、方法２５９９は２５９９－４をスキップし、受信したコマンドが読み取りコマンドであるかどうかを決定することができる（２５９９－４）。読み取りコマンドが受信された場合（２５９９－５のＹ）、方法は、デバイスが認証済み読み取りモードにあるかどうかを決定することができる（２５９９－７）。そのような動作は、メモリデバイスまたは他のそのようなデバイス構成回路（例えば、保護されたレジスタ、ヒュージブルリンク、アンチヒューズなど）にモードレジスタを設定することを含むことができる。
【0170】
認証済み読み取りコマンドが受信された場合（２５９９－４からのＹ）、または認証済み読み取りモードで読み取りコマンドが受信された場合（２５９９－７からのＹ）、対応するアドレスをデコーディングすることができる（２５９９－８）。そのような動作は、メモリデバイスのアドレスデコーダの動作を含むことができる。アドレスにおける読み取りデータにアクセスすることができる（２５９９－９）。そのような動作は、所定のサイズ（例えば、３２Ｂキャッシュライン）のデータにアクセスすることを含む、任意の適切なアクセス動作を含むことができる。
【0171】
読み取りデータは、暗号鍵を用いて暗号化することができる（２５９９－１０）。そのような動作は、限定はしないが、メモリデバイス上の１つ以上のブロック暗号回路を通過することを含む、任意の適切な暗号技術を含むことができる。認証タグは、認証パラメータを使用して生成することができる（２５９９－１１）。そのような動作は、本明細書に記載のタグ生成アプローチおよび均等物のいずれかを含むことができる。したがって、生成されたタグは、データ認証タグ２５９９－１２および／またはデバイス認証タグ２５９９－１３であり得る。次いで、暗号化された読み取りデータおよび認証タグを、シリアルバス接続で送信することができる（２５９９－１４）。そのような動作は、本明細書に記載された実施形態または均等物による暗号化データでタグを順序付けおよび／または点在させることを含むことができる。
【0172】
このようにして、方法は、認証パラメータを確立するためにホストデバイスとプロビジョニング動作を実行することができる。暗号化された読み取りコマンド要求に応答して、読み取りデータを暗号化し、読み取りデータを認証することができるか、メモリデバイスを認証することができるか、またはその両方の認証タグで読み取りデータを出力することができる。
【0173】
図２６は、他の実施形態に係る方法２６９９のフロー図である。方法２６９９は、本明細書に記載のホストデバイスおよび均等物によって実行することができる。方法２６９９は、認証パラメータを決定することを含むことができる（２６９９－０）。そのような動作は、本明細書で説明されるように、トランザクションごとの認証のためのパラメータを確立するためにメモリデバイスと通信することを含むことができる。また、認証パラメータの全部または一部は、製造ステップによって確立されてもよい。
【0174】
ＣＳ信号はアクティブにアサートされ得る（２６９９－１ａ）。その後、読み取りコマンドおよびアドレスをバス接続上で送信することができる（２６９９－１ｂ）。そのような動作は、標準的な読み取りコマンド（例えば、認証を要求しない読み取りコマンド）または認証済み読み取りコマンドを送信することを含むことができる。バス接続は、本明細書に記載のもののいずれかの形態をとることができる。
【0175】
認証済み読み取りトランザクションデータを受信することができる（２６９９－２ａ）。そのような動作は、暗号化された読み取りデータのみ、１つ以上のタグを有する暗号化された読み取りデータ、または１つ以上のタグを有する暗号化されていない読み取りデータを受信することを含むことができる。ＣＳ信号は、非アクティブ状態にアサートされ得る（２６９９－２ｂ）。トランザクションは、認証パラメータで認証することができる（２６９９－３）。そのような動作は、本明細書に記載されたさまざまなホスト認証動作または等価物を含み得る。
【0176】
このようにして、ホストデバイスは、メモリデバイスにコマンドを発行し、結果として生じるトランザクションをメモリデバイスと認証することができる。
【0177】
図２７は、他の実施形態に係る方法２７９９のフロー図である。方法２７９９は、本明細書に記載のホストデバイスの回路および均等物によって実行することができる。方法２７９９は、読み取りデータ暗号鍵を含む認証パラメータを決定するためにメモリデバイスでプロビジョニング動作を実行することを含むことができる（２７９９－０）。いくつかの実施形態では、認証済み読み取りコマンドがない場合、方法２７９９は、認証済み読み取り動作のための構成レジスタを設定することができる（２７９９－１）。そのような動作は、メモリデバイス内の構成レジスタに所定の値を書き込むことを含むことができる。
【0178】
方法２７９９は、読み取りデータ要求を受信することができる（２７９９－２）。そのような動作は、アドレスに記憶されたデータを要求するホストデバイスによってサービスされるアプリケーションを含むことができる。そのようなアドレスは、物理アドレス、または物理アドレスに変換され得る論理アドレスであり得る。
【0179】
認証済み読み取りコマンドを生成することができる（２７９９－３）。メモリデバイスが全ての読み取りコマンドを認証済み読み取りコマンドとして評価するように構成されている場合、そのような動作は、標準的な読み取りコマンドを発行することを含むことができる。しかしながら、メモリデバイスが認証済み読み取りコマンドと読み取りコマンドとを区別することができる場合、そのような動作は、認証済み読み取りコマンドを識別するために適切なビット値を生成することを含むことができる。ＣＳ信号はアクティブにアサートすることができ（２７９９－４ａ）、認証済み読み取りコマンドおよびアドレスはシリアルバス接続で送信することができる（２７９９－４ｂ）。そのような動作は、本明細書に記載のインタフェース／規格または均等物のいずれかを含むことができる。
【0180】
暗号化された読み取りデータは、１つ以上の認証タグで受信できる（２７９９－５ａ）。そのような動作は、暗号化された読み取りデータおよび本明細書に記載されたさまざまなフォーマットおよび均等物のタグを受信することを含むことができる。ＣＳ信号は、非アクティブにアサートされ得る（２７９９－５ｂ）。読み取りデータは、読み取りデータ暗号鍵を用いて復号することができる（２７９９－６）。次いで、暗号化された読み取りデータで受信された１つ以上のタグを使用して読み取り動作を認証することができる（２７９９－７）。そのような作用は、本明細書に記載の形態または均等物のいずれかをとることができる。これは、復号された読み取りデータを使用して、読み取りデータを認証するタグに対して認証タグを評価すること（２７９９－８）および／または認証パラメータを使用して、デバイスを認証するタグに対して認証タグを評価すること（２７９９－９）を含むことができる。
【0181】
トランザクションが有効でないことを認証タグが示す場合（２７９９－１０からのＮ）、方法２７９９は戻り、別の読み取りデータ要求の受信を待つことができる（２７９９－２）。トランザクションが有効であることを認証タグが示す場合（２７９９－１０のＹ）、復号された読み取りデータは要求者に転送できる（２７９９－１１）。次いで、方法２７９９は、戻り、別の読み取りデータ要求の受信を待つことができる（２７９９－２）。
【0182】
このようにして、ホストデバイスは、メモリデバイスとの認証パラメータを確立し、認証済み読み取りコマンドを発行することができる。受信した暗号化された読み取りデータを復号し、読み取り動作を１つ以上の受信タグで認証することができる。
【0183】
実施形態は、集積回路（ＩＣ）デバイスにおいてＣＳ信号を受信し、ＣＳ信号が非アクティブからアクティブに移行したことを決定し、ＩＣデバイスのバスインタフェースにおいて少なくともターゲットアドレス情報を受信することを含む方法、デバイスおよびシステムを含むことができる。ターゲットアドレス情報に応答して、ＩＣデバイスの対応する記憶場所に記憶されたデータを検索することができる。ＩＣデバイスの認証回路の動作により、少なくとも認証パラメータおよび検索データを使用して、少なくとも１つの暗号化関数により認証値を生成する。ＩＣデバイスから検索データとともに認証値を送信する。ターゲットアドレスを受信し、データを検索し、認証値を生成し、認証値および検索データを送信することは全て、ＣＳ信号が非アクティブからアクティブに移行した後にアクティブのままである間に行なわれる。
【0184】
実施形態は、認証パラメータおよびデータを記憶するように構成される記憶回路と、チップセレクト（ＣＳ）信号がアクティブにアサートされたままである間に、ターゲットアドレス情報によって示されるデバイス内の場所に記憶されるデータを検索するように構成される制御回路と、ＣＳ信号がアクティブにアサートされたままである間に、認証パラメータおよび検索データを使用する少なくとも１つの暗号化関数を用いて認証値を生成するように構成される認証回路と、バスインタフェース回路であって、ＣＳ信号およびターゲットアドレス情報を受信し、ＣＳ信号がアクティブにアサートされたままである間に、認証値を検索データとともに送信するように構成されるバスインタフェース回路とを備え、記憶回路、制御回路、認証回路およびバスインタフェース回路が同じＩＣ基板で形成される、方法、デバイスおよびシステムを含むことができる。
【0185】
実施形態は、認証パラメータおよびデータを記憶するように構成される記憶回路と、チップセレクト（ＣＳ）信号がアクティブにアサートされたままである間に、ターゲットアドレス情報によって示されるデバイス内の場所に記憶されるデータを検索するように構成される制御回路と、ＣＳ信号がアクティブにアサートされたままである間に、少なくとも認証パラメータおよび検索データを使用する少なくとも１つの暗号化関数により認証値を生成するように構成される認証回路とを含むＩＣデバイスを有する、方法、デバイスおよびシステムを含むことができる。バスシステムは、ＣＳ信号がアクティブにアサートされたままである間に、少なくともターゲットアドレス情報およびＣＳ信号をＩＣデバイスに送信するとともに、ＩＣデバイスから認証値および検索データを送信するように構成することができる。
【0186】
実施形態に係る方法、デバイスおよびシステムは、認証回路の動作によって、検索データを暗号化して暗号化データを生成することをさらに含むことができ、認証値とともに出力される検索データが暗号化データである。
【0187】
実施形態に係る方法、デバイスおよびシステムは、少なくとも１つのメモリセルアレイを備えるＩＣデバイスをさらに含むことができ、記憶場所は、メモリセルアレイ内の複数の記憶場所のうちの少なくとも１つである。
【0188】
実施形態に係る方法、デバイスおよびシステムは、ＩＣデバイスが複数のレジスタを備えることをさらに含むことができ、記憶場所はレジスタのうちの少なくとも１つである。
【0189】
実施形態に係る方法、デバイスおよびシステムは、バスインタフェースにおいてターゲットアドレス値を伴うコマンドを受信することをさらに含むことができ、コマンドは、ＩＣデバイスによって実行されるべき動作を識別し、コマンドは、ＣＳ信号が最初に非アクティブからアクティブに移行した後にアクティブのままである間に受信される。
【0190】
実施形態に係る方法、デバイスおよびシステムは、認証値を検索データとともにＩＣデバイスから送信することが、バスインタフェースから送信すること、およびバスインタフェースとは異なるデータ出力を介して送信することからなるグループから選択される、ことをさらに含むことができる。
【0191】
実施形態に係る方法、デバイスおよびシステムは、ホストデバイスの動作によって、ＣＳ信号を非アクティブからアクティブに移行させること、ＩＣデバイスから検索データおよび認証値を受信すること、少なくとも認証パラメータおよび認証値を使用して検索データを認証すること、認証済み検索データを使用してプロセッサ機能を実行することをさらに含むことができる。
【0192】
実施形態に係る方法、デバイスおよびシステムは、検索データとともに出力される認証値が、検索データの後に出力される、検索データの前に出力される、および検索データとともに散在されて出力されるというグループから選択される順序を有することをさらに含むことができる。
【0193】
実施形態に係る方法、デバイスおよびシステムは、検索データの後に出力される、検索データの前に出力される、および検索データとともに散在されて出力されるというグループから選択される順序で検索データに対して認証値を送信するようにさらに構成されるバスインタフェース回路をさらに含むことができる。
【0194】
実施形態に係る方法、デバイスおよびシステムは、バスシステムに結合されるとともに、ＣＳ信号をアクティブにアサートし、少なくともターゲットアドレス情報をＩＣデバイスに送信するように構成されるホストデバイスをさらに含むことができる。
【0195】
実施形態に係る方法、デバイスおよびシステムは、認証パラメータを使用してＩＣデバイスから受信される検索データを認証するように構成されるホスト認証回路を伴うホストデバイスをさらに含むことができる。
【0196】
実施形態に係る方法、デバイスおよびシステムは、Ａｓｃｏｎ型認証暗号を含むホスト認証回路をさらに含むことができる。
【0197】
実施形態に係る方法、デバイスおよびシステムは、ホスト認証回路によって認証される検索データを用いて機能を実行するように構成される少なくとも１つのプロセッサを伴うホストデバイスをさらに含むことができる。
【0198】
本明細書における「１つの実施形態」または「一実施形態」への言及は、実施形態に関連して説明されている特定の特徴、構造、または特性が、本発明の少なくとも１つの実施形態に含まれることを意味することを理解すべきである。したがって、本明細書のさまざまな部分における「一実施形態」または「１つの実施形態」または「代替の実施形態」への２つ以上の言及が、必ずしも全てが同じ実施形態を指すとは限らないことが強調され、理解されるべきである。さらに、特定の特徴、構造、または特性は、本発明の１つ以上の実施形態で適当に組み合わせられ得る。
【0199】
同様に、本発明の例示的な実施形態の前述の説明で、本発明のさまざまな特徴が、開示を簡素化して１つ以上のさまざまな発明の態様の理解を助ける目的で、単一の実施形態、図、またはその説明にまとめられることがあることを理解すべきである。しかしながら、この開示方法は、特許請求の範囲が各請求項で明示的に列挙されているより多くの特徴を必要とするという意図を反映していると解釈されるべきではない。むしろ、発明の態様は、前述の開示されている単一の実施形態の全ての特徴より少ないところにある。したがって、詳細な説明に続く特許請求の範囲はここで、この詳細な説明に明示的に組み込まれ、各請求項は、本発明の別個の実施形態として独立している。
【0200】
例示的な実施形態を参照して本発明を説明してきたが、この説明は限定的な意味で解釈されることを意図していない。例示的な実施形態、ならびに本発明の他の実施形態のさまざまな修正および組み合わせは、説明を参照することで当業者にとって明白となる。したがって、添付の特許請求の範囲は、かかる修正または実施形態を包含することが意図される。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図4D】
【図5】
【図6】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図9F】
【図10A】
【図10B】
【図11】
【図12A】
【図12B】
【図13】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18A】
【図18B】
【図19A】
【図19B】
【図19C】
【図20A】
【図20B】
【図20C】
【図21A】
【図21B】
【図22A】
【図22B】
【図22C】
【図23A】
【図23B】
【図24】
【図25】
【図26】
【図27】
【外国語明細書】