知財求人 - 知財ポータルサイト「IP Force」
▶ エルジー ディスプレイ カンパニー リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024081117
(43)【公開日】2024-06-17
(54)【発明の名称】ゲート駆動回路及び表示装置
(51)【国際特許分類】
G09G 3/20 20060101AFI20240610BHJP
G09G 3/3266 20160101ALI20240610BHJP
G09G 3/36 20060101ALI20240610BHJP
【ＦＩ】
G09G3/20 622E
G09G3/20 612K
G09G3/20 622B
G09G3/20 622G
G09G3/20 642P
G09G3/20 622D
G09G3/20 680G
G09G3/3266
G09G3/20 621A
G09G3/36
【審査請求】有
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2023166623
(22)【出願日】2023-09-28
(31)【優先権主張番号】10-2022-0168037
(32)【優先日】2022-12-05
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】501426046
【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】パク， ジェソン
(72)【発明者】
【氏名】キム， グァンス
【テーマコード（参考）】
5C006
5C080
5C380
【Ｆターム（参考）】
5C006AA16
5C006AC22
5C006AF33
5C006AF42
5C006AF44
5C006AF50
5C006AF54
5C006AF72
5C006AF83
5C006BB16
5C006BC03
5C006BC12
5C006BC20
5C006BC22
5C006BC24
5C006BF03
5C006BF04
5C006BF25
5C006BF27
5C006BF34
5C006BF37
5C006BF38
5C006BF46
5C006EB05
5C006FA36
5C006FA41
5C080AA06
5C080AA07
5C080AA10
5C080BB05
5C080DD25
5C080EE29
5C080FF11
5C080JJ02
5C080JJ03
5C080JJ04
5C380AA01
5C380AA03
5C380AB06
5C380AB45
5C380BA10
5C380BA11
5C380BA17
5C380BA20
5C380CA04
5C380CA12
5C380CA16
5C380CA17
5C380CA49
5C380CA57
5C380CB01
5C380CB14
5C380CB26
5C380CB32
5C380CB37
5C380CB40
5C380CC08
5C380CC48
5C380CE04
5C380CE19
5C380CF22
5C380CF23
5C380CF24
5C380CF43
5C380CF66
5C380DA06
5C380DA47
5C380DA50
5C380GA08
5C380GA09
(57)【要約】 （修正有）
【課題】低面積構造を有するゲート駆動回路及び表示装置を提供する。
【解決手段】ゲート駆動回路に含まれる複数のステージ回路のそれぞれは、センシング部、ロジック部、及びバッファグループを含み、クロック信号ラインとステージ回路との接続において、第１～第４のスキャンクロック信号ＳＣＣＬＫ１～ＳＣＣＬＫ４及び第１のキャリークロック信号ＣＲＣＬＫ１は、第１のステージ回路ＳＴｋと電気的に接続され、第５～第８のスキャンクロック信号ＳＣＣＬＫ５～ＳＣＣＬＫ８及び第２のキャリークロック信号ＣＦＣＬＫ２は、第２のステージ回路ＳＴｋ+１と電気的に接続される。
【選択図】図８
【解決手段】ゲート駆動回路に含まれる複数のステージ回路のそれぞれは、センシング部、ロジック部、及びバッファグループを含み、クロック信号ラインとステージ回路との接続において、第１～第４のスキャンクロック信号ＳＣＣＬＫ１～ＳＣＣＬＫ４及び第１のキャリークロック信号ＣＲＣＬＫ１は、第１のステージ回路ＳＴｋと電気的に接続され、第５～第８のスキャンクロック信号ＳＣＣＬＫ５～ＳＣＣＬＫ８及び第２のキャリークロック信号ＣＦＣＬＫ２は、第２のステージ回路ＳＴｋ+１と電気的に接続される。
【選択図】図８
【特許請求の範囲】
【請求項1】
複数のクロック信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力する複数のステージ回路を含み、
前記複数のクロック信号ラインは、第１のスキャンクロック信号ライン、第２のスキャンクロック信号ライン、第３のスキャンクロック信号ライン、第４のスキャンクロック信号ライン、第５のスキャンクロック信号ライン、第６のスキャンクロック信号ライン、第７のスキャンクロック信号ライン、第８のスキャンクロック信号ライン、第１のキャリークロック信号ライン及び第２のキャリークロック信号ラインを含み、
前記複数のステージ回路はそれぞれ、
前記複数のスキャン信号及び前記キャリー信号を出力するバッファグループ、
映像駆動のためのディスプレイ駆動期間中に、前記バッファグループを制御するロジック部、及び
サブピクセルの特性値をセンシングするためのセンシング駆動期間中に、前記バッファグループを制御するセンシング部を含み、
前記複数のステージ回路は、
前記第１～第４のスキャンクロック信号ライン及び前記第１のキャリークロック信号ラインと電気的に接続される第１のステージ回路、
前記第５～第８のスキャンクロック信号ライン及び前記第２のキャリークロック信号ラインと電気的に接続される第２のステージ回路、及び
前記第１～第４のスキャンクロック信号ライン及び前記第１のキャリークロック信号ラインと電気的に接続される第３のステージ回路を含むゲート駆動回路。
前記複数のクロック信号ラインは、第１のスキャンクロック信号ライン、第２のスキャンクロック信号ライン、第３のスキャンクロック信号ライン、第４のスキャンクロック信号ライン、第５のスキャンクロック信号ライン、第６のスキャンクロック信号ライン、第７のスキャンクロック信号ライン、第８のスキャンクロック信号ライン、第１のキャリークロック信号ライン及び第２のキャリークロック信号ラインを含み、
前記複数のステージ回路はそれぞれ、
前記複数のスキャン信号及び前記キャリー信号を出力するバッファグループ、
映像駆動のためのディスプレイ駆動期間中に、前記バッファグループを制御するロジック部、及び
サブピクセルの特性値をセンシングするためのセンシング駆動期間中に、前記バッファグループを制御するセンシング部を含み、
前記複数のステージ回路は、
前記第１～第４のスキャンクロック信号ライン及び前記第１のキャリークロック信号ラインと電気的に接続される第１のステージ回路、
前記第５～第８のスキャンクロック信号ライン及び前記第２のキャリークロック信号ラインと電気的に接続される第２のステージ回路、及び
前記第１～第４のスキャンクロック信号ライン及び前記第１のキャリークロック信号ラインと電気的に接続される第３のステージ回路を含むゲート駆動回路。
【請求項2】
前記第２のステージ回路は、
前記第１のステージ回路から出力された第１のキャリー信号が入力されるラインと電気的に接続され、
前記第３のステージ回路から出力された第３のキャリー信号が入力されるラインと電気的に接続される、請求項１に記載のゲート駆動回路。
前記第１のステージ回路から出力された第１のキャリー信号が入力されるラインと電気的に接続され、
前記第３のステージ回路から出力された第３のキャリー信号が入力されるラインと電気的に接続される、請求項１に記載のゲート駆動回路。
【請求項3】
前記第２のステージ回路に含まれるセンシング部は、前記第１のステージ回路から出力された前記第１のキャリー信号が供給され、
前記第２のステージ回路に含まれるロジック部は、前記第３のステージ回路から出力された前記第３のキャリー信号が供給される、請求項２に記載のゲート駆動回路。
前記第２のステージ回路に含まれるロジック部は、前記第３のステージ回路から出力された前記第３のキャリー信号が供給される、請求項２に記載のゲート駆動回路。
【請求項4】
前記第２のステージ回路に含まれるバッファグループは、
前記第２のキャリークロック信号ラインと電気的に接続されるキャリー信号出力バッファ、及び
前記第５～第８のスキャンクロック信号ラインと電気的に接続されるスキャン信号出力バッファを含む、請求項２に記載のゲート駆動回路。
前記第２のキャリークロック信号ラインと電気的に接続されるキャリー信号出力バッファ、及び
前記第５～第８のスキャンクロック信号ラインと電気的に接続されるスキャン信号出力バッファを含む、請求項２に記載のゲート駆動回路。
【請求項5】
前記第１～第８のスキャンクロック信号ライン及び前記第１～第２のキャリークロック信号ラインは、表示パネルの非表示領域に配置される、請求項１に記載のゲート駆動回路。
【請求項6】
前記ゲート駆動回路は、表示パネルの非表示領域に配置されるパネル内蔵型回路である、請求項１に記載のゲート駆動回路。
【請求項7】
複数のスキャンライン；
第１のスキャンクロック信号ライン、第２のスキャンクロック信号ライン、第３のスキャンクロック信号ライン、第４のスキャンクロック信号ライン、第５のスキャンクロック信号ライン、第６のスキャンクロック信号ライン、第７のスキャンクロック信号ライン、第８のスキャンクロック信号ライン、第１のキャリークロック信号ライン及び第２のキャリークロック信号ラインを含む複数のクロック信号ライン、及び
前記複数のクロック信号ラインと電気的に接続され、前記複数のスキャンラインを駆動するゲート駆動回路を含み、
前記ゲート駆動回路は、前記複数のクロック信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力する複数のステージ回路を含み、
前記複数のステージ回路はそれぞれ、
前記複数のスキャン信号及び前記キャリー信号を出力するバッファグループ、
映像駆動のためのディスプレイ駆動期間中に、前記バッファグループを制御するロジック部、及び
サブピクセルの特性値をセンシングするためのセンシング駆動期間中に、前記バッファグループを制御するセンシング部を含み、
前記複数のステージ回路は、第１のステージ回路、第２のステージ回路、第３のステージ回路を含み、
前記第１～第４のスキャンクロック信号ライン及び前記第１のキャリークロック信号ラインは、前記第１のステージ回路及び前記第３のステージ回路と電気的に接続され、
前記第５～第８のスキャンクロック信号ライン及び前記第２のキャリークロック信号ラインは、前記第２のステージ回路と電気的に接続される、表示装置。
第１のスキャンクロック信号ライン、第２のスキャンクロック信号ライン、第３のスキャンクロック信号ライン、第４のスキャンクロック信号ライン、第５のスキャンクロック信号ライン、第６のスキャンクロック信号ライン、第７のスキャンクロック信号ライン、第８のスキャンクロック信号ライン、第１のキャリークロック信号ライン及び第２のキャリークロック信号ラインを含む複数のクロック信号ライン、及び
前記複数のクロック信号ラインと電気的に接続され、前記複数のスキャンラインを駆動するゲート駆動回路を含み、
前記ゲート駆動回路は、前記複数のクロック信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力する複数のステージ回路を含み、
前記複数のステージ回路はそれぞれ、
前記複数のスキャン信号及び前記キャリー信号を出力するバッファグループ、
映像駆動のためのディスプレイ駆動期間中に、前記バッファグループを制御するロジック部、及び
サブピクセルの特性値をセンシングするためのセンシング駆動期間中に、前記バッファグループを制御するセンシング部を含み、
前記複数のステージ回路は、第１のステージ回路、第２のステージ回路、第３のステージ回路を含み、
前記第１～第４のスキャンクロック信号ライン及び前記第１のキャリークロック信号ラインは、前記第１のステージ回路及び前記第３のステージ回路と電気的に接続され、
前記第５～第８のスキャンクロック信号ライン及び前記第２のキャリークロック信号ラインは、前記第２のステージ回路と電気的に接続される、表示装置。
【請求項8】
前記第２のステージ回路は、
前記第１のステージ回路から出力された第１のキャリー信号が入力されるラインと電気的に接続され、
前記第３のステージ回路から出力された第３のキャリー信号が入力されるラインと電気的に接続される、請求項７に記載の表示装置。
前記第１のステージ回路から出力された第１のキャリー信号が入力されるラインと電気的に接続され、
前記第３のステージ回路から出力された第３のキャリー信号が入力されるラインと電気的に接続される、請求項７に記載の表示装置。
【請求項9】
前記ゲート駆動回路は、前記複数のスキャンライン及び前記複数のクロック信号ラインが配置された表示パネルに配置される、請求項７に記載の表示装置。
【請求項10】
複数のクロック信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力する複数のステージ回路を含み、
前記複数のクロック信号ラインは、第１のスキャンクロック信号ライン、第２のスキャンクロック信号ライン、第３のスキャンクロック信号ライン、第４のスキャンクロック信号ライン、第５のスキャンクロック信号ライン、第６のスキャンクロック信号ライン、第７のスキャンクロック信号ライン、第８のスキャンクロック信号ライン、第１のキャリークロック信号ライン及び第２のキャリークロック信号ラインを含み、
前記複数のステージ回路はそれぞれ、
前記複数のスキャン信号及び前記キャリー信号を出力するバッファグループ、
映像駆動のためのディスプレイ駆動期間中に、前記バッファグループを制御するロジック部、及び
サブピクセルの特性値をセンシングするためのセンシング駆動期間中に、前記バッファグループを制御するセンシング部を含み、
前記複数のステージ回路は、
前記第１～第４のスキャンクロック信号ライン及び前記第１のキャリークロック信号ラインと電気的に接続される第（２ｎ－１）のステージ回路、及び
前記第５～第８のスキャンクロック信号ライン及び前記第２のキャリークロック信号ラインと電気的に接続される第２ｎのステージ回路を含み、
前記ｎは、１以上の自然数である、ゲート駆動回路。
前記複数のクロック信号ラインは、第１のスキャンクロック信号ライン、第２のスキャンクロック信号ライン、第３のスキャンクロック信号ライン、第４のスキャンクロック信号ライン、第５のスキャンクロック信号ライン、第６のスキャンクロック信号ライン、第７のスキャンクロック信号ライン、第８のスキャンクロック信号ライン、第１のキャリークロック信号ライン及び第２のキャリークロック信号ラインを含み、
前記複数のステージ回路はそれぞれ、
前記複数のスキャン信号及び前記キャリー信号を出力するバッファグループ、
映像駆動のためのディスプレイ駆動期間中に、前記バッファグループを制御するロジック部、及び
サブピクセルの特性値をセンシングするためのセンシング駆動期間中に、前記バッファグループを制御するセンシング部を含み、
前記複数のステージ回路は、
前記第１～第４のスキャンクロック信号ライン及び前記第１のキャリークロック信号ラインと電気的に接続される第（２ｎ－１）のステージ回路、及び
前記第５～第８のスキャンクロック信号ライン及び前記第２のキャリークロック信号ラインと電気的に接続される第２ｎのステージ回路を含み、
前記ｎは、１以上の自然数である、ゲート駆動回路。
【請求項11】
前記第２ｎのステージ回路は、
前記第（２ｎ－１）のステージ回路から出力された第（２ｎ－１）のキャリー信号が入力されるラインと電気的に接続され、
第（２ｎ＋１）のステージ回路から出力された第（２ｎ＋１）のキャリー信号が入力されるラインと電気的に接続される、請求項１０に記載のゲート駆動回路。
前記第（２ｎ－１）のステージ回路から出力された第（２ｎ－１）のキャリー信号が入力されるラインと電気的に接続され、
第（２ｎ＋１）のステージ回路から出力された第（２ｎ＋１）のキャリー信号が入力されるラインと電気的に接続される、請求項１０に記載のゲート駆動回路。
【請求項12】
第１～第４のスキャン信号を出力するための第１のステージ回路；
第５～第８のスキャン信号を出力するための第２のステージ回路；
第９～第１２のスキャン信号を出力するための第３のステージ回路；及び
第１３～第１６のスキャン信号を出力するための第４のステージ回路を含み、
前記第１のステージ回路は、前記第２のステージ回路に第１のセッティング信号を出力し、前記第２のステージ回路から第１のリセット信号が入力され、
前記第２のステージ回路は、前記第３のステージ回路に第２のセッティング信号を出力し、前記第３のステージ回路から第２のリセット信号が入力され、
前記第３のステージ回路は、前記第４のステージ回路に第３のセッティング信号を出力し、前記第４のステージ回路から第３のリセット信号が入力される、ゲート駆動回路。
第５～第８のスキャン信号を出力するための第２のステージ回路；
第９～第１２のスキャン信号を出力するための第３のステージ回路；及び
第１３～第１６のスキャン信号を出力するための第４のステージ回路を含み、
前記第１のステージ回路は、前記第２のステージ回路に第１のセッティング信号を出力し、前記第２のステージ回路から第１のリセット信号が入力され、
前記第２のステージ回路は、前記第３のステージ回路に第２のセッティング信号を出力し、前記第３のステージ回路から第２のリセット信号が入力され、
前記第３のステージ回路は、前記第４のステージ回路に第３のセッティング信号を出力し、前記第４のステージ回路から第３のリセット信号が入力される、ゲート駆動回路。
【請求項13】
前記第１のセッティング信号は、前記第１のステージ回路から出力される第１のキャリー信号であり、
前記第１のリセット信号は、前記第２のステージ回路から出力される第２のキャリー信号であり、
前記第２のセッティング信号は、前記第２のステージ回路から出力される前記第２のキャリー信号であり、
前記第２のリセット信号は、前記第３のステージ回路から出力される第３のキャリー信号であり、
前記第３のセッティング信号は、前記第３のステージ回路から出力される前記第３のキャリー信号であり、
前記第３のリセット信号は、前記第４のステージ回路から出力される第４のキャリー信号である、請求項１２に記載のゲート駆動回路。
前記第１のリセット信号は、前記第２のステージ回路から出力される第２のキャリー信号であり、
前記第２のセッティング信号は、前記第２のステージ回路から出力される前記第２のキャリー信号であり、
前記第２のリセット信号は、前記第３のステージ回路から出力される第３のキャリー信号であり、
前記第３のセッティング信号は、前記第３のステージ回路から出力される前記第３のキャリー信号であり、
前記第３のリセット信号は、前記第４のステージ回路から出力される第４のキャリー信号である、請求項１２に記載のゲート駆動回路。
【請求項14】
前記第１のステージ回路は、第１～第４のスキャンクロック信号が入力され、
前記第２のステージ回路は、前記第１～第４のスキャンクロック信号とは位相が異なる第５～第８のスキャンクロック信号が入力され、
前記第３のステージ回路は、前記第１～第４のスキャンクロック信号が入力され、
前記第４のステージ回路は、前記第５～第８のスキャンクロック信号が入力される、請求項１２に記載のゲート駆動回路。
前記第２のステージ回路は、前記第１～第４のスキャンクロック信号とは位相が異なる第５～第８のスキャンクロック信号が入力され、
前記第３のステージ回路は、前記第１～第４のスキャンクロック信号が入力され、
前記第４のステージ回路は、前記第５～第８のスキャンクロック信号が入力される、請求項１２に記載のゲート駆動回路。
【請求項15】
前記第１のスキャン信号のターンオンレベル電圧期間は、前記第２のスキャン信号のターンオンレベル電圧期間と重なる、請求項１２に記載のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【0001】
［１］本開示の実施形態は、ゲート駆動回路及び表示装置に関する。
【背景技術】
【0002】
［２］情報化社会が発展するにつれて、映像を表示するための表示装置への要求が様々な形態で増加しており、近年、液晶表示装置、有機発光表示装置など、様々な表示装置が活用されている。
【0003】
［３］映像の表示のために、表示装置は、複数のデータライン及び複数のゲートラインが配置された表示パネルと、複数のデータラインにデータ信号を出力するデータ駆動回路と、複数のゲートラインにゲート信号を出力するゲート駆動回路などを含むことができる。
【0004】
［４］表示パネルは、映像が表示される表示領域と、映像が表示されないベゼル領域とを含むことができる。表示領域を広げてベゼル領域を縮小すれば、コンパクトな表示装置を提供することができる。
【0005】
［５］ゲート駆動回路は、ベゼル領域に配置された複数の信号ラインと電気的に接続することができる。ベゼル領域に配置された信号ラインを減らすほど、コンパクトな表示装置を提供することができる。
【発明の概要】
【発明が解決しようとする課題】
【0006】
［６］前述のように、ベゼル領域に配置された信号ラインが多いほど、ベゼル領域を減し難いという問題がある。
【0007】
［７］これにより、本開示の実施形態は、低面積構造を有するゲート駆動回路及び表示装置を提供することができる。
【課題を解決するための手段】
【0008】
［８］本開示の実施形態は、複数のクロック信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力する複数のステージ回路を含み、複数のクロック信号ラインは、第１のスキャンクロック信号ライン、第２のスキャンクロック信号ライン、第３のスキャンクロック信号ライン、第４のスキャンクロック信号ライン、第５のスキャンクロック信号ライン、第６のスキャンクロック信号ライン、第７のスキャンクロック信号ライン、第８のスキャンクロック信号ライン、第１のキャリークロック信号ライン及び第２のキャリークロック信号ラインを含み、複数のステージ回路の各々は、複数のスキャン信号及びキャリー信号を出力するバッファグループ、映像駆動のためのディスプレイ駆動期間中、バッファグループを制御するロジック部、サブピクセルの特性値をセンシングするためのセンシング駆動期間中、バッファグループを制御するセンシング部を含み、複数のステージ回路は、第１～第４のスキャンクロック信号ライン及び第１のキャリークロック信号ラインと電気的に接続される第１のステージ回路、第５～第８のスキャンクロック信号ライン及び第２のキャリークロック信号ラインと電気的に接続される第２のステージ回路、第１～第４のスキャンクロック信号ライン及び第１のキャリークロック信号ラインと電気的に接続される第３のステージ回路を含むゲート駆動回路を提供することができる。
【0009】
［９］本開示の実施形態は、複数のスキャンライン及び複数のサブピクセルを含む表示パネルと、表示パネルの非表示領域に配置され、複数のスキャンラインを駆動するゲート駆動回路とを含み、ゲート駆動回路は、複数のクロック信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力する複数のステージ回路を含み、複数のクロック信号ラインは、第１のスキャンクロック信号ライン、第２のスキャンクロック信号ライン、第３のスキャンクロック信号ライン、第４のスキャンクロック信号ライン、第５のスキャンクロック信号ライン、第６のスキャンクロック信号ライン、第７のスキャンクロック信号ライン、第８のスキャンクロック信号ライン、第１のキャリークロック信号ライン及び第２のキャリークロック信号ラインを含み、複数のステージ回路の各々は、複数のスキャン信号及びキャリー信号を出力するバッファグループ、映像駆動のためのディスプレイ駆動期間中、バッファグループを制御するロジック部、複数のサブピクセルの特性値をセンシングするためのセンシング駆動期間中、バッファグループを制御するセンシング部を含み、複数のステージ回路は、第１～第４のスキャンクロック信号ライン及び第１のキャリークロック信号ラインと電気的に接続される第１のステージ回路と、第５～第８のスキャンクロック信号ライン及び第２のキャリークロック信号ラインと電気的に接続される第２のステージ回路と、第１～第４のスキャンクロック信号ライン及び第１のキャリークロック信号ラインと電気的に接続される第３のステージ回路とを含む表示装置を提供することができる。
【0010】
［１０］本開示の実施形態は、複数のスキャンライン、第１のスキャンクロック信号ライン、第２のスキャンクロック信号ライン、第３のスキャンクロック信号ライン、第４のスキャンクロック信号ライン、第５のスキャンクロック信号ライン、第６のスキャンクロック信号ライン、第７のスキャンクロック信号ライン、第８のスキャンクロック信号ライン、第１のキャリークロック信号ライン及び第２のキャリークロック信号ラインを含む複数のクロック信号ライン、複数のクロック信号ラインと電気的に接続され、複数のスキャンラインを駆動するゲート駆動回路を含み、ゲート駆動回路及び複数のクロック信号ラインとは、非表示領域に配置され、ゲート駆動回路は、複数のクロック信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力する複数のステージ回路を含み、複数のステージ回路の各々は、複数のスキャン信号及びキャリー信号を出力するバッファグループ、映像駆動のためのディスプレイ駆動期間中、バッファグループを制御するロジック部、サブピクセルの特性値をセンシングのためのセンシング駆動期間中、バッファグループを制御するセンシング部を含み、複数のステージ回路は、第１のステージ回路、第２のステージ回路、及び第３のステージ回路を含み、第１～第４のスキャンクロック信号ライン及び第１のキャリークロック信号ラインは、第１のステージ回路及び第３のステージ回路と電気的に接続され、第５～第８のスキャンクロック信号ライン及び第２のキャリークロック信号ラインは、第２のステージ回路と電気的に接続される表示パネルを提供することができる。
【0011】
［１１］本開示の実施形態は、複数のクロック信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力する複数のステージ回路を含み、複数のクロック信号ラインは、第１のスキャンクロック信号ライン、第２のスキャンクロック信号ライン、第３のスキャンクロック信号ライン、第４のスキャンクロック信号ライン、第５のスキャンクロック信号ライン、第６のスキャンクロック信号ライン、第７のスキャンクロック信号ライン、第８のスキャンクロック信号ライン、第１のキャリークロック信号ライン及び第２のキャリークロック信号ラインを含み、複数のステージ回路の各々は、複数のスキャン信号及びキャリー信号を出力するバッファグループ、映像駆動のためのディスプレイ駆動期間中、バッファグループを制御するロジック部、サブピクセルの特性値をセンシングのためのセンシング駆動期間中、バッファグループを制御するセンシング部を含み、複数のステージ回路は、第１～第４のスキャンクロック信号ライン及び第１のキャリークロック信号ラインと電気的に接続される第（２ｎ－１）の ステージ回路、第５～第８のスキャンクロック信号ライン及び第２のキャリークロック信号ラインと電気的に接続された第２ｎのステージ回路を含み、ｎは、１以上の自然数であるゲート駆動回路を提供することができる。
【発明の効果】
【0012】
［１２］本開示の実施形態によれば、低面積構造を有するゲート駆動回路、表示パネル及び表示装置を提供することができる。
【図面の簡単な説明】
【0013】
［１３］
【図1】本開示の実施形態による表示装置の構成図である。
【図2】本開示の実施形態による表示装置のシステムを示す。
【図3】本開示の実施形態による信号ラインとステージ回路の接続関係を示す。
【図4】本開示の実施形態によるゲート駆動回路に含まれるステージ回路を示す。
【図5】本開示の実施形態による第ｎのステージ回路のブロック図である。
【図6】本開示の実施形態による第ｎのステージ回路を示す。
【図7】本開示の実施形態によるクロック信号ラインとステージ回路の接続関係を示す。
【図8】本開示の実施形態によるクロック信号ラインとステージ回路の接続関係を示す。
【図9】本開示の実施形態によるゲート駆動回路に含まれるステージ回路を示す。
【図10】本開示の実施形態による第ｋのステージ回路を示す。
【図11】本開示の実施形態による第（ｋ＋１）のステージ回路を示す。
【図12】本開示の実施形態による１２個のスキャンクロック信号及び３個のキャリークロック信号を示す。
【図13】本開示の実施形態による８個のスキャンクロック信号及び２個のキャリークロック信号を示す。
【発明を実施するための形態】
【0014】
［１４］以下、本開示の一部の実施形態を、例示的な図面を参照して詳細に説明する。各図面の構成要素に参照符号を付け加えることにおいて、同一の構成要素については、たとえ他の図面上に表示されていても、可能な限り同一の符号を付することがある。なお、本開示を説明するに当たって、関連する公知の構成又は機能の具体的な説明が、本開示の要旨を曖昧にすることがあると判断される場合、その詳細な説明は省略する。本明細書上で言及した「含む」、「有する」、「からなる」などが使用される場合、「～のみ」が使用されない限り、他の部分が追加されてもよい。構成要素を単数として表現した場合に、特に明示的な記載事項のない限り、複数を含む場合を含むことができる。
【0015】
［１５］また、本開示の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。これらの用語は、その構成要素を、他の構成要素と区別するためのものであるだけで、その用語によって当該構成要素の本質、順番、順序又は数などは限定されない。
【0016】
［１６］構成要素の位置関係についての説明において、２つ以上の構成要素が、「連結」、「結合」又は「接続」されると記載されている場合、２つ以上の構成要素が、直接「連結」、「結合」又は「接続」され得るが、２つ以上の構成要素と他の構成要素とが、さらに「介在」され、「連結」、「結合」又は「接続」されることも可能であることを理解されたい。ここで、他の構成要素は、互いに「連結」、「結合」又は「接続」される２つ以上の構成要素のうち１つ以上に含まれてもよい。
【0017】
［１７］構成要素や、動作方法や作製方法などに関する時間的流れの関係の説明において、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」などで、時間的先後関係又は流れ的前後関係が説明される場合、「直ちに」又は「直接」が使用されていない限り、連続的でない場合も含み得る。
【0018】
［１８］一方、構成要素に関する数値又はその対応情報（例えば、レベルなど）が言及されている場合、別途の明示的な記載がなくても、数値又はその対応情報は、各種要因（例えば、工程上の要因、内部又は外部の衝撃、ノイズなど）によって発生できる誤差の範囲を含むと解釈され得る。
【0019】
［１９］以下、添付の図面を参照して、本開示の様々な実施形態を詳細に説明する。
【0020】
［２０］図１は、本開示の実施形態による表示装置１００の構成図である。
【0021】
［２１］図１を参照すると、本開示の実施形態による表示装置１００は、表示パネル１１０と、表示パネル１１０を駆動するための駆動回路とを含むことができる。
【0022】
［２２］駆動回路は、データ駆動回路１２０及びゲート駆動回路１３０などを含むことができ、データ駆動回路１２０及びゲート駆動回路１３０を制御するコントローラ１４０をさらに含むことができる。
【0023】
［２３］表示パネル１１０は、基板ＳＵＢと、基板ＳＵＢ上に配置された複数のデータラインＤＬ及び複数のゲートラインＧＬ等の信号配線とを含むことができる。表示パネル１１０は、複数のデータラインＤＬ及び複数のゲートラインＧＬに接続された複数のサブピクセルＳＰを含むことができる。
【0024】
［２４］表示パネル１１０は、映像が表示される表示領域ＤＡと、映像が表示されない非表示領域ＮＤＡとを含むことができる。表示パネル１１０において、表示領域ＤＡには、イメージを表示するための複数のサブピクセルＳＰが配置され、非表示領域ＮＤＡには、駆動回路１２０、１３０、１４０が電気的に接続されるか、駆動回路１２０、１３０、１４０が実装されてもよく、集積回路又は印刷回路などが接続されるパッド部が配置されてもよい。
【0025】
［２５］データ駆動回路１２０は、複数のデータラインＤＬを駆動するための回路であり、複数のデータラインＤＬに、データ信号を供給することができる。ゲート駆動回路１３０は、複数のゲートラインＧＬを駆動するための回路であり、複数のゲートラインＧＬに、ゲート信号を供給することができる。コントローラ１４０は、データ駆動回路１２０の動作タイミングを制御するために、データ制御信号ＤＣＳをデータ駆動回路１２０に供給することができる。コントローラ１４０は、ゲート駆動回路１３０の動作タイミングを制御するためのゲート制御信号ＧＣＳを、ゲート駆動回路１３０に供給することができる。
【0026】
［２６］コントローラ１４０は、各フレームで実現するタイミングに合わせてスキャンを開始し、外部から入力される入力映像データを、データ駆動回路１２０で使用するデータ信号の形式に合わせて切り替え、切り替えられた映像データＤａｔａを、データ駆動回路１２０に供給し、スキャンに合わせて適切な時間に、データ駆動を制御することができる。
【0027】
［２７］コントローラ１４０は、入力映像データとともに、垂直同期信号（ＶＳＹＮＣ）、水平同期信号（ＨＳＹＮＣ）、入力データイネーブル信号（ＤＥ：Data Enable）、クロック信号（ＣＬＫ）などを含む各種タイミング信号を、外部（例えば、ホストシステム１５０）から受信する。
【0028】
［２８］コントローラ１４０は、データ駆動回路１２０及びゲート駆動回路１３０を制御するために、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、入力データイネーブル信号ＤＥ、クロック信号ＣＬＫ等のタイミング信号の入力を受け、各種制御信号ＤＣＳ、ＧＣＳを生成して、データ駆動回路１２０及びゲート駆動回路１３０に出力することができる。
【0029】
［２９］例えば、コントローラ１４０は、ゲート駆動回路１３０を制御するために、ゲートスタートパルス（ＧＳＰ：Gate Start Pulse）、ゲートシフトクロック（ＧＳＣ：Gate Shift Clock）、ゲート出力イネーブル信号（ＧＯＥ：Gate Output Enable）などを含む各種ゲート制御信号（ＧＣＳ：Gate Control Signal）を出力することができる。
【0030】
［３０］また、コントローラ１４０は、データ駆動回路１２０を制御するために、ソーススタートパルス（ＳＳＰ：Source Start Pulse）、ソースサンプリングクロック（ＳＳＣ：Source Sampling Clock）、ソース出力イネーブル信号（ＳＯＥ：Source Output Enable）などを含む各種データ制御信号（ＤＣＳ：Data Control Signal）を出力することができる。
【0031】
［３１］コントローラ１４０は、データ駆動回路１２０とは別個の部品として実現されてもよく、データ駆動回路１２０と統合して、集積回路として実現されてもよい。
【0032】
［３２］データ駆動回路１２０は、コントローラ１４０から映像データＤａｔａの入力を受け、複数のデータラインＤＬに、データ電圧を供給することにより、複数のデータラインＤＬを駆動する。ここで、データ駆動回路１２０は、ソース駆動回路ともいう。
【0033】
［３３］このようなデータ駆動回路１２０は、１つ以上のソースドライバ集積回路（ＳＤＩＣ：Source Driver Integrated Circuit）を含むことができる。
【0034】
［３４］各ソースドライバ集積回路ＳＤＩＣは、シフトレジスタ（Shift Register）、ラッチ回路（Latch Circuit）、デジタルアナログコンバータ（ＤＡＣ：Digital to Analog Converter）、出力バッファ（Output Buffer）などを含むことができる。各ソースドライバ集積回路ＳＤＩＣは、場合によっては、アナログデジタルコンバータ（ＡＤＣ：Analog to Digital Converter）をさらに含むことができる。
【0035】
［３５］例えば、各ソースドライバ集積回路ＳＤＩＣは、テープオートメイテッドボンディング（ＴＡＢ：Tape Automated Bonding）方式で表示パネル１１０と接続されるか、チップオンガラス（ＣＯＧ：Chip On Glass）、又は、チップオンパネル（ＣＯＰ：Chip On Panel）方式で表示パネル１１０のボンディングパッド（Bonding Pad）に接続されるか、チップオンフィルム（ＣＯＦ：Chip On Film）方式で実現することで、表示パネル１１０と接続され得る。
【0036】
［３６］ゲート駆動回路１３０は、コントローラ１４０の制御に応じて、ターンオンレベル電圧のゲート信号を出力するか、ターンオフレベル電圧のゲート信号を出力することができる。ゲート駆動回路１３０は、複数のゲートラインＧＬに、ターンオンレベル電圧のゲート信号を順次に供給することにより、複数のゲートラインＧＬを順次に駆動することができる。ゲート信号は、スキャン信号でもセンシング信号でもよく、名称に限定されない。
【0037】
［３７］ゲート駆動回路１３０は、テープオートメイテッドボンディング（ＴＡＢ）方式で、表示パネル１１０と接続されるか、チップオンガラス（ＣＯＧ）又はチップオンパネル（ＣＯＰ）方式で、表示パネル１１０のボンディングパッド（Bonding Pad）に接続されるか、チップ オンフィルム（ＣＯＦ）方式に応じて、表示パネル１１０に接続され得る。又は、ゲート駆動回路１３０は、ゲートインパネル（ＧＩＰ：Gate In Panel）タイプとして、表示パネル１１０の非表示領域ＮＤＡに形成されてもよい。ゲート駆動回路１３０は、基板ＳＵＢ上に配置されてもよく、基板ＳＵＢに接続されてもよい。すなわち、ゲート駆動回路１３０は、ＧＩＰタイプの場合、基板ＳＵＢの非表示領域ＮＤＡに配置することができる。ゲート駆動回路１３０は、チップオンガラス（ＣＯＧ）タイプ、チップオンフィルム（ＣＯＦ）タイプなどであれば、基板ＳＵＢに接続され得る。また、ゲート駆動回路１３０は、基板ＳＵＢ上に配置されながら、表示領域ＤＡに配置されてもよい。
【0038】
［３８］一方、データ駆動回路１２０及びゲート駆動回路１３０のうち少なくとも１つの駆動回路は、表示領域ＤＡに配置されてもよい。例えば、データ駆動回路１２０及びゲート駆動回路１３０のうち少なくとも１つの駆動回路は、サブピクセルＳＰと重ならないように配置されてもよく、サブピクセルＳＰと一部又は全部が、重なるように配置されてもよい。
【0039】
［３９］データ駆動回路１２０は、ゲート駆動回路１３０によって、特定のゲートラインＧＬが開いたら、コントローラ１４０から受信した映像データＤａｔａを、アナログ形式のデータ電圧に変換して、複数のデータラインＤＬに供給することができる。
【0040】
［４０］データ駆動回路１２０は、表示パネル１１０の一側（例えば、上側又は下側）に接続されてもよい。駆動方式、パネル設計方式等に応じて、データ駆動回路１２０は、表示パネル１１０の両側（例えば、上側と下側）に全て接続されるか、表示パネル１１０の４側面のうち２以上の側面に接続されてもよい。
【0041】
［４１］ゲート駆動回路１３０は、表示パネル１１０の一側（例えば、左側又は右側）に接続されてもよい。駆動方式、パネル設計方式等に応じて、ゲート駆動回路１３０は、表示パネル１１０の両側（例えば、左側及び右側）に全て接続されるか、表示パネル１１０の４側面のうち２つ以上の側面に接続されてもよい。
【0042】
［４２］コントローラ１４０は、通常の表示技術で利用されるタイミングコントローラ（Timing Controller）であってもよく、タイミングコントローラ（Timing Controller）を含めて、他の制御機能もさらに実行できる制御装置であってもよく、タイミングコントローラとは異なる制御装置であってもよく、制御装置内の回路であってもよい。コントローラ１４０は、ＩＣ（Integrate Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、又はプロセッサ（Processor）などの様々な回路や電子部品として実現することができる。
【0043】
［４３］コントローラ１４０は、プリント回路基板、フレキシブルプリント回路などに実装され、プリント回路基板、フレキシブルプリント回路などを介して、データ駆動回路１２０及びゲート駆動回路１３０と電気的に接続することができる。
【0044】
［４４］コントローラ１４０は、所定の１つ以上のインターフェースに従って、データ駆動回路１２０と信号を送受信することができる。ここで、例えば、インターフェースは、ＬＶＤＳ（Low Voltage Differential Signaling）インターフェース、ＥＰＩ、ＳＰＩ（Serial Peripheral Interface）などを含むことができる。
【0045】
［４５］コントローラ１４０は、１つ以上のレジスタなどの記憶媒体を含むことができる。
【0046】
［４６］本実施形態による表示装置１００は、液晶表示装置などのバックライトユニットを含むディスプレイであってもよく、ＯＬＥＤ（Organic Light Emitting Diode）ディスプレイ、クォンタムドット（Quantum Dot）ディスプレイ、マイクロＬＥＤ（Micro Light Emitting Diode）ディスプレイなどの自発光ディスプレイであってもよい。
【0047】
［４７］本実施形態による表示装置１００が、ＯＬＥＤディスプレイの場合、各サブピクセルＳＰは、自ら光を出す有機発光ダイオード（ＯＬＥＤ）を発光素子として含むことができる。本実施形態による表示装置１００が、クォンタムドットディスプレイである場合、各サブピクセルＳＰは、自ら光を出す半導体結晶であるクォンタムドット（Quantum Dot）で作られた発光素子を含むことができる。本実施形態による表示装置１００が、マイクロＬＥＤディスプレイである場合、各サブピクセルＳＰは、自ら光を出し、無機物ベースで作られたマイクロＬＥＤ（Micro Light Emitting Diode）を発光素子として含むことができる。
【0048】
［４８］図２は、本開示の実施形態による表示装置１００のシステムを示す。
【0049】
［４９］図２を参照すると、表示パネル１１０は、映像が表示される表示領域ＤＡと、映像が表示されない非表示領域ＮＤＡとを含むことができる。
【0050】
［５０］図２を参照すると、データ駆動回路１２０が、１つ以上のソースドライバ集積回路ＳＤＩＣを含み、チップオンフィルム（ＣＯＦ）方式で実施される場合、各ソースドライバ集積回路ＳＤＩＣは、表示パネル１１０の非表示領域ＮＤＡに接続された回路フィルムＳＦ上に実装することができる。
【0051】
［５１］図２を参照すると、ゲート駆動回路１３０は、ゲートインパネル（ＧＩＰ）タイプで実現することができる。この場合、ゲート駆動回路１３０は、表示パネル１１０の非表示領域ＮＤＡに設けられる。ゲート駆動回路１３０は、図３と異なり、ＣＯＦ（Chip On Film）タイプで実現されてもよい。
【0052】
［５２］表示装置１００は、１つ以上のソースドライバ集積回路ＳＤＩＣと、他の装置との間の回路接続のために、少なくとも１つのソースプリント回路基板（ＳＰＣＢ：Source Printed Circuit Board）と、制御部品と各種電気装置とを実装するためのコントロールプリント回路基板（ＣＰＣＢ：Control Printed Circuit Board）とを含むことができる。
【0053】
［５３］少なくとも１つのソースプリント回路基板ＳＰＣＢには、ソースドライバ集積回路ＳＤＩＣが実装されたフィルムＳＦが接続され得る。すなわち、ソースドライバ集積回路ＳＤＩＣが実装されたフィルムＳＦは、一側が、表示パネル１１０と電気的に接続され、他側が、ソースプリント回路基板ＳＰＣＢと電気的に接続され得る。
【0054】
［５４］コントロールプリント回路基板ＣＰＣＢには、コントローラ１４０やパワー管理集積回路（ＰＭＩＣ：Power Management IC）２１０などが実装され得る。コントローラ１４０は、表示パネル１１０の駆動に関連する全体的な制御機能を実行することができ、データ駆動回路１２０及びゲート駆動回路１３０の動作を制御することができる。パワー管理集積回路２１０は、データ駆動回路１２０及びゲート駆動回路１３０等に各種電圧又は電流を供給するか、又は供給する各種電圧又は電流を制御することができる。
【0055】
［５５］少なくとも１つのソースプリント回路基板ＳＰＣＢと、コントロールプリント回路基板ＣＰＣＢとは、少なくとも１つの接続ケーブルＣＢＬを介して、回路的に接続されてもよい。ここで、接続ケーブルＣＢＬは、一例として、フレキシブルプリント回路（ＦＰＣ：Flexible Printed Circuit）、フレキシブルフラットケーブル（ＦＦＣ：Flexible Flat Cable）などであってもよい。
【0056】
［５６］少なくとも１つのソースプリント回路基板ＳＰＣＢと、コントロールプリント回路基板ＣＰＣＢとは、１つのプリント回路基板に統合して実現されてもよい。
【0057】
［５７］本開示の実施形態による表示装置１００は、電圧レベルを調整するためのレベルシフタ（Level Shifter）２００をさらに含むことができる。例えば、レベルシフタ２００は、コントロールプリント回路基板ＣＰＣＢ、又は、ソースプリント回路基板ＳＰＣＢに配置することができる。
【0058】
［５８］特に、本開示の実施形態による表示装置１００において、レベルシフタ２００は、ゲート駆動に必要な信号を、ゲート駆動回路１３０に供給することができる。例えば、レベルシフタ２００は、複数のクロック信号を、ゲート駆動回路１３０に供給することができる。これにより、ゲート駆動回路１３０は、レベルシフタ２００から入力された複数のクロック信号に基づいて、複数のゲート信号を複数のゲートラインＧＬに出力することができる。ここで、複数のゲートラインＧＬは、基板ＳＵＢの表示領域ＤＡに配置されたサブピクセルＳＰに、複数のゲート信号を伝達することができる。
【0059】
［５９］複数のクロック信号は、トランジスタをターンオンする電圧又はターンオフする電圧であり得る。
【0060】
［６０］「ターンオンレベル電圧」は、スキャン信号を入力されるトランジスタをターンオンさせることができる電圧であり、「ターンオフレベル電圧」は、スキャン信号を入力されるトランジスタをターンオフさせることができる電圧であり得る。
【0061】
［６１］トランジスタがｎ型トランジスタの場合、ターンオンレベル電圧は、ハイレベル電圧であり、ターンオフレベル電圧は、ローレベル電圧であり得る。トランジスタがｐ型トランジスタの場合、ターンオンレベル電圧は、ローレベル電圧であり、ターンオフレベル電圧は、ハイレベル電圧であり得る。以下では、説明の便宜上、ターンオンレベル電圧がハイレベル電圧であり、ターンオフレベル電圧は、ローレベル電圧である場合を仮定して説明する。
【0062】
［６２］図３は、本開示の実施形態による信号ラインとステージ回路ＳＴとの接続関係を示す。
【0063】
［６３］ゲート駆動回路は、複数のステージ回路ＳＴを含むことができる。
【0064】
［６４］複数のステージ回路ＳＴは、複数の信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力することができる。
【0065】
［６５］複数の信号ラインは、ゲート駆動電圧ライン３０１、クロック信号ライン３０２、ライン選択信号ライン３０３、リセット信号ライン３０４、スタート信号ライン３０５を含むことができる。
【0066】
［６６］ゲート駆動電圧ライン３０１は、電源供給回路（図示せず）から供給される複数の高電圧ＧＶＤＤ及び複数の低電圧ＧＶＳＳを、複数のステージ回路ＳＴに供給することができる。
【0067】
［６７］複数の高電圧ＧＶＤＤは、異なる電圧レベルを有する第１の高電圧ＧＶＤＤ１、第２の高電圧ＧＶＤＤ２、第３の高電圧ＧＶＤＤ３を含むことができる。複数の低電圧ＧＶＳＳは、異なる電圧レベルを有する第１の低電圧ＧＶＳＳ１、第２の低電圧ＧＶＳＳ２、第３の低電圧ＧＶＳＳ３を含むことができる。
【0068】
［６８］クロック信号ライン３０２は、コントローラ１４０から入力される複数のクロック信号ＣＬＫｓを、複数のステージ回路ＳＴに供給することができる。
【0069】
［６９］複数のクロック信号ＣＬＫｓは、複数のキャリークロック信号ＣＲＣＬＫ又は複数のスキャンクロック信号ＳＣＣＬＫを含むことができる。
【0070】
［７０］ライン選択信号ライン３０３は、コントローラ１４０から入力されるライン選択信号ＬＳＰを、複数のステージ回路ＳＴに供給することができる。
【0071】
［７１］リセット信号ライン３０４は、コントローラ１４０から入力されるリセット信号ＲＥＳＥＴを、複数のステージ回路ＳＴに供給することができる。
【0072】
［７２］スタート信号ライン３０５は、コントローラ１４０から入力されるスタート信号ＶＳＴを、複数のステージ回路ＳＴに供給することができる。
【0073】
［７３］複数のステージ回路ＳＴは各々、複数のスキャン信号ＳＯＵＴ及び１つのキャリー信号Ｃを出力することができる。複数のスキャン信号は、４つのスキャン信号であり得る。
【0074】
［７４］複数のステージ回路ＳＴは、ダミーステージ回路（図示せず）をさらに含むことができる。
【0075】
［７５］図４は、本開示の実施形態によるゲート駆動回路１３０に含まれるステージ回路ＳＴを示す。
【0076】
［７６］ステージ回路ＳＴは、４つのスキャン信号ＳＯＵＴ及び１つのキャリー信号Ｃを出力することができる。
【0077】
［７７］第（ｎ－２）のステージ回路ＳＴ（ｎ－２）は、第（ｎ－４）のステージ回路ＳＴ（ｎ－４）から出力されたキャリー信号Ｃ（ｎ－４）を、セッティング信号SETとして供給され得る。第（ｎ－２）のステージ回路ＳＴ（ｎ－２）は、第ｎのステージ回路ＳＴｎから出力されたキャリー信号Ｃ（ｎ）を、リセット信号ＲＥＳＥＴとして供給され得る。
【0078】
［７８］第ｎのステージ回路ＳＴｎは、第（ｎ－２）のステージ回路ＳＴ（ｎ－２）から出力されたキャリー信号Ｃ（ｎ－２）を、セッティング信号ＳＥＴとして供給され得る。第ｎのステージ回路ＳＴｎは、第（ｎ＋２）のステージ回路ＳＴ（ｎ＋２）から出力されたキャリー信号Ｃ（ｎ＋２）を、リセット信号ＲＥＳＥＴとして供給され得る。
【0079】
［７９］第（ｎ＋２）のステージ回路ＳＴ（ｎ＋２）は、第ｎのステージ回路ＳＴｎから出力されたキャリー信号Ｃ（ｎ）を、セッティング信号ＳＥＴとして供給され得る。第（ｎ＋２）のステージ回路ＳＴ（ｎ＋２）は、第（ｎ＋４）のステージ回路ＳＴ（ｎ＋４）から出力されたキャリー信号Ｃ（ｎ＋４）を、リセット信号RESETとして供給され得る。
【0080】
［８０］即ち、キャリー信号Ｃは、セッティング信号ＳＥＴとして次のステージ回路ＳＴ（ｎ＋２）に入力され得、キャリー信号Ｃは、リセット信号ＲＥＳＥＴとして前のステージ回路ＳＴ（ｎ－２）に入力され得る。
【0081】
［８１］図５は、本開示の実施形態による第ｎのステージ回路ＳＴｎのブロック図を示す。
【0082】
［８２］第ｎのステージ回路ＳＴｎは、センシング部ＲＴ、ロジック部ＬＯＧ、バッファグループＢＵＦを含むことができる。
【0083】
［８３］複数のステージ回路ＳＴは各々、センシング部ＲＴ、ロジック部ＬＯＧ、バッファグループＢＵＦを含むことができる。
【0084】
［８４］バッファグループＢＵＦは、スキャン信号ＳＯＵＴ及びキャリー信号Ｃを出力することができる。バッファグループＢＵＦは、キャリー信号出力バッファ６０６、スキャン信号出力バッファ６０７を含むことができる。スキャン信号出力バッファ６０７は、複数のスキャン信号ＳＯＵＴを出力することができる。複数のスキャン信号ＳＯＵＴは、４つのスキャン信号ＳＯＵＴであり得る。
【0085】
［８５］ロジック部ＬＯＧは、映像駆動のためのディスプレイ駆動期間中に、バッファグループＢＵＦを制御することができる。ロジック部ＬＯＧは、Ｑノード制御部６０２、第１の安定化部６０３、インバータ部６０４、第２の安定化部６０５を含むことができる。
【0086】
［８６］センシング部ＲＴは、サブピクセルの特性値をセンシングするためのセンシング駆動期間中に、バッファグループＢＵＦを制御することができる。センシング部ＲＴは、ライン選択部６０１を含むことができる。
【0087】
［８７］センシング部ＲＴ、ロジック部ＬＯＧ、バッファグループＢＵＦの具体的な回路構造については、以下に説明する。
【0088】
［８８］図６は、本開示の実施形態による第ｎのステージ回路ＳＴｎを示す。
【0089】
［８９］第ｎのステージ回路ＳＴｎは、センシング部ＲＴ、ロジック部ＬＯＧ、バッファグループＢＵＦを含むことができる。
【0090】
［９０］第ｎのステージ回路ＳＴｎは、ライン選択部６０１、Ｑノード制御部６０２、第１の安定化部６０３、インバータ部６０４、第２の安定化部６０５、キャリー信号出力バッファ６０６、 スキャン信号出力バッファ６０７を含むことができる。
【0091】
［９１］センシング部ＲＴは、ライン選択部６０１を含むことができる。ロジック部ＬＯＧは、Ｑノード制御部６０２、第１の安定化部６０３、インバータ部６０４、第２の安定化部６０５を含むことができる。バッファグループＢＵＦは、キャリー信号出力バッファ６０６、スキャン信号出力バッファ６０７を含むことができる。
【0092】
［９２］第１の高電圧ＧＶＤＤ１は、第１の高電圧ノードＮＨＶ１に供給され得る。第２の高電圧ＧＶＤＤ２は、第２の高電圧ノードＮＨＶ２に供給され得る。第３の高電圧ＧＶＤＤ３は、第３の高電圧ノードＮＨＶ３に供給され得る。
【0093】
［９３］第１の低電圧ＧＶＳＳ１は、第１の低電圧ノードＮＬＶ１に供給され得る。第２の低電圧ＧＶＳＳ２は、第２の低電圧ノードＮＬＶ２に供給され得る。第３の低電圧ＧＶＳＳ３は、第３の低電圧ノードＮＬＶ３に供給され得る。
【0094】
［９４］ライン選択部６０１は、ＭノードＭを前段のキャリー信号Ｃ（ｎ－２）で充電することができ、ＱノードＱを第１の高電圧ＧＶＤＤ１で充電することができる。
【0095】
［９５］ライン選択部６０１は、第１～第７のトランジスタＴ１１～Ｔ１７及びプリチャージキャパシタＣＡを含むことができる。
【0096】
［９６］第１のトランジスタＴ１１は、前段のキャリー信号Ｃ（ｎ－２）が入力されるノードと、第１の接続ノードＮＣ１との間に電気的に接続することができる。
【0097】
［９７］第１のトランジスタＴ１１のゲートノードに入力されたライン選択信号ＬＳＰに応じて、第１のトランジスタＴ１１は、ターンオン状態となり、前段のキャリー信号Ｃ（ｎ－２）は、第１の接続ノードＮＣ１に供給され得る。
【0098】
［９８］第２のトランジスタＴ１２は、第１の接続ノードＮＣ１と、ＭノードＭとの間に電気的に接続することができる。
【0099】
［９９］第２のトランジスタＴ１２のゲートノードに入力されたライン選択信号ＬＳＰに応じて、第２のトランジスタＴ１２は、ターンオン状態となり、第１の接続ノードＮＣ１は、ＭノードＭと電気的に接続され得る。
【0100】
［１００］第１のトランジスタＴ１１及び第２のトランジスタＴ１２が、ターンオン状態のとき、前段のキャリー信号Ｃ（ｎ－２）は、ＭノードＭに供給され充電され得る。
【0101】
［１０１］第３のトランジスタＴ１３は、第１の高電圧ノードＮＨＶ１と、第１の接続ノードＮＣ１との間に電気的に接続され得る。
【0102】
［１０２］第３のトランジスタＴ１３のゲートノードは、ＭノードＭと電気的に接続され得る。ＭノードＭの電圧レベルに応じて、第３のトランジスタＴ１３は、ターンオン状態になり得る。
【0103】
［１０３］第３のトランジスタＴ１３が、ターンオン状態のとき、第１の高電圧ＧＶＤＤ１は、第１の接続ノードＮＣ１に供給され得る。第１のトランジスタＴ１１のゲートノードに、ローレベルのライン選択信号ＬＳＰが供給されると、第１のトランジスタＴ１１のゲートノード電圧と、第１の接続ノードＮＣ１との間の電圧差により、第１のトランジスタＴ１１が、完全にターンオフ状態に維持され得る。これにより、第１のトランジスタＴ１１の電流リーク、及びこれによるＭノードＭの電圧降下が防止され、ＭノードＭの電圧を安定に維持することができる。
【0104】
［１０４］プリチャージキャパシタＣＡは、第１の高電圧ノードＮＨＶ１と、ＭノードＭとの間に接続されてもよい。
【0105】
［１０５］第１のトランジスタＴ１１、第２のトランジスタＴ１２、第３のトランジスタＴ１３がターンオン状態になると、プリチャージキャパシタＣＡは、第１の高電圧ＧＶＤＤ１の電圧と、前段のキャリー信号Ｃ（ｎ－２）との電圧差を保存することができる。第１のトランジスタＴ１１、第２のトランジスタＴ１２、第３のトランジスタＴ１３がターンオフ状態になると、ＭノードＭの電圧は、プリチャージキャパシタＣＡに保存された電圧に一定時間の間、維持することができる。
【0106】
［１０６］第４のトランジスタＴ１４は、第１の高電圧ノードＮＨＶ１と、第１の共有ノードＮＳ１との間に電気的に接続され得る。
【0107】
［１０７］第４のトランジスタＴ１４のゲートノードは、ＭノードＭと電気的に接続されてもよい。ＭノードＭの電圧レベルに応じて、第４のトランジスタＴ１４は、ターンオン状態となり、第１の高電圧ＧＶＤＤ１は、第１の共有ノードＮＳ１に伝達され得る。
【0108】
［１０８］第５のトランジスタＴ１５は、第１の共有ノードＮＳ１と、ＱノードＱとの間に電気的に接続され得る。
【0109】
［１０９］第５のトランジスタＴ１５のゲートノードに入力されるリセット信号ＲＥＳＥＴによって、第５のトランジスタＴ１５は、ターンオン状態となり、第１の共有ノードＮＳ１は、ＱノードＱと電気的に接続され得る。
【0110】
［１１０］第４のトランジスタＴ１４及び第５のトランジスタＴ１５が、ターンオン状態のとき、第１の高電圧ＧＶＤＤ１は、ＱノードＱに供給され充電され得る。
【0111】
［１１１］第６のトランジスタＴ１６は、ＱノードＱとＱＨノードＱＨとの間に電気的に接続され得る。
【0112】
［１１２］第６のトランジスタＴ１６のゲートノードに供給されたスタート信号ＶＳＴによって、第６のトランジスタＴ１６は、ターンオン状態となり、ＱノードＱは、ＱＨノードＱＨと電気的に接続され得る。
【0113】
［１１３］第７のトランジスタＴ１７は、ＱＨノードＱＨと第３の低電圧ノードＮＬＶ３との間に電気的に接続され得る。
【0114】
［１１４］第７のトランジスタＴ１７のゲートノードに供給されたスタート信号ＶＳＴによって、第７のトランジスタＴ１７は、ターンオン状態となり、ＱＨノードＱＨは、第３の低電圧ＧＶＳＳ３に放電され得る。
【0115】
［１１５］Ｑノード制御部６０２は、前段のキャリー信号Ｃ（ｎ－２）に応じて、ＱノードＱを第１の高電圧ＧＶＤＤ１に充電することができ、後段のキャリー信号Ｃ（ｎ＋２）に応じて、ＱノードＱを第３の低電圧ＧＶＳＳ３に放電することができる。
【0116】
［１１６］Ｑノード制御部６０２は、第１～第８のトランジスタＴ２１～Ｔ２８を含むことができる。
【0117】
［１１７］第１のトランジスタＴ２１は、第１の高電圧ノードＮＨＶ１と、第２の接続ノードＮＣ２との間に電気的に接続され得る。
【0118】
［１１８］第１のトランジスタＴ２１のゲートノードに入力された前段のキャリー信号Ｃ（ｎ－２）に応じて、第１のトランジスタＴ２１は、ターンオン状態となり、第１の高電圧ＧＶＤＤ１は、第２の接続ノードＮＣ２に供給され得る。
【0119】
［１１９］第２のトランジスタＴ２２は、第２の接続ノードＮＣ２と、ＱノードＱとの間に電気的に接続されてもよい。
【0120】
［１２０］第２のトランジスタＴ２２のゲートノードに供給された前段のキャリー信号Ｃ（ｎ－２）に応じて、第２のトランジスタＴ２２は、ターンオン状態となり、第２の接続ノードＮＣ２は、ＱノードＱと電気的に接続され得る。
【0121】
［１２１］第１のトランジスタＴ２１及び第２のトランジスタＴ２２が、ターンオン状態のとき、第１の高電圧ＧＶＤＤ１は、ＱノードＱに供給され充電され得る。
【0122】
［１２２］第３のトランジスタＴ２３は、第３の高電圧ノードＮＨＶ３と、第２の共有ノードＮＳ２との間に電気的に接続され得る。
【0123】
［１２３］第４のトランジスタＴ２４は、第２の共有ノードＮＳ２と、第２の接続ノードＮＣ２との間に電気的に接続されてもよい。
【0124】
［１２４］第３のトランジスタＴ２３及び第４のトランジスタＴ２４が、ターンオン状態のとき、第３の高電圧ＧＶＤＤ３は、第２の接続ノードＮＣ２に供給され得る。第１のトランジスタＴ２１のゲートノードに、ローレベルの前段のキャリー信号Ｃ（ｎ－２）が供給されると、第１のトランジスタＴ２１のゲートノード電圧と、第２の接続ノードＮＣ２との間の電圧差により、第１のトランジスタＴ２１を完全にターンオフ状態に維持することができる。これにより、第１のトランジスタＴ２１の電流リーク及びそれに伴うＱノードＱの電圧降下が防止され、ＱノードＱの電圧を安定的に維持することができる。
【0125】
［１２５］第５のトランジスタＴ２５は、ＱノードＱとＱＨノードＱＨとの間に電気的に接続されてもよい。
【0126】
［１２６］第５のトランジスタＴ２５のゲートノードに入力される後段のキャリー信号Ｃ（ｎ＋２）によって、第５のトランジスタＴ２５は、ターンオン状態となり、ＱノードＱは、ＱＨノードＱＨと電気的に接続され得る。
【0127】
［１２７］第６のトランジスタＴ２６は、ＱＨノードＱＨと第３の低電圧ノードＮＬＶ３との間に接続されてもよい。
【0128】
［１２８］第６のトランジスタＴ２６のゲートノードに入力される後段のキャリー信号Ｃ（ｎ＋２）によって、第６のトランジスタＴ２６は、ターンオン状態となり、ＱＨノードＱＨは、第３の低電圧ＧＶＳＳ３の電圧レベルに放電できる。
【0129】
［１２９］第５のトランジスタＴ２５及び第６のトランジスタＴ２６が、ターンオン状態のとき、ＱノードＱ及びＱＨノードＱＨは、第３の低電圧ＧＶＳＳ３に放電され得る。
【0130】
［１３０］第７のトランジスタＴ２７は、第１の高電圧ノードＮＨＶ１と、第３の共有ノードＮＳ３との間に電気的に接続され得る。
【0131】
［１３１］第７のトランジスタＴ２７のゲートノードは、ＱノードＱと電気的に接続され得る。ＱノードＱの電圧によって、第７のトランジスタＴ２７は、ターンオン状態となり、第１の高電圧ノードＮＨＶ１は、第３の共有ノードＮＳ３と電気的に接続され得る。
【0132】
［１３２］第８のトランジスタＴ２８は、第３の共有ノードＮＳ３とＱＨノードＱＨとの間に電気的に接続できる。
【0133】
［１３３］第８のトランジスタＴ２８のゲートノードは、ＱノードＱと電気的に接続され得る。ＱノードＱの電圧によって、第８のトランジスタＴ２８は、ターンオン状態となり、第３の共有ノードＮＳ３は、ＱＨノードＱＨと電気的に接続され得る。
【0134】
［１３４］第７のトランジスタＴ２７及び第８のトランジスタＴ２８が、ターンオン状態のとき、第１の高電圧ＧＶＤＤ１は、ＱＨノードＱＨに供給され充電され得る。第５のトランジスタＴ２５のゲートノードに、ローレベルの後段のキャリー信号Ｃ（ｎ＋２）が供給されると、第５のトランジスタＴ２５のゲートノード電圧と、ＱＨノードＱＨとの間の電圧差により、第５のトランジスタＴ２５を完全にターンオフ状態に維持することができる。これにより、第５のトランジスタＴ２５の電流リーク及びそれに伴うＱノードＱの電圧降下が防止され、ＱノードＱの電圧を安定に維持することができる。
【0135】
［１３５］第１の安定化部６０３は、ＱＢノードＱＢの電圧レベルに応じて、ＱノードＱ及びＱＨノードＱＨを、第３の低電圧ＧＶＳＳ３に放電させることができる。
【0136】
［１３６］第１の安定化部６０３は、第１のトランジスタＴ３１及び第２のトランジスタＴ３２を含むことができる。
【0137】
［１３７］第１のトランジスタＴ３１は、ＱノードＱとＱＨノードＱＨとの間に電気的に接続され得る。
【0138】
［１３８］第１のトランジスタＴ３１のゲートノードは、ＱＢノードＱＢと電気的に接続され得る。ＱＢノードＱＢの電圧によって、第１のトランジスタＴ３１は、ターンオン状態となり、ＱノードＱは、ＱＨノードＱＨと電気的に接続され得る。
【0139】
［１３９］第２のトランジスタＴ３２は、ＱＨノードＱＨと第３の低電圧ノードＮＬＶ３との間に電気的に接続されてもよい。
【0140】
［１４０］第２のトランジスタＴ３２のゲートノードは、ＱＢノードＱＢと電気的に接続されてもよい。ＱＢノードＱＢの電圧によって、第２のトランジスタＴ３２は、ターンオン状態となり、ＱＨノードＱＨは、第３の低電圧ＧＶＳＳ３に放電され得る。
【0141】
［１４１］第１のトランジスタＴ３１及び第２のトランジスタＴ３２が、ターンオン状態のとき、ＱノードＱ及びＱＨノードＱＨは、第３の低電圧ＧＶＳＳ３に放電され得る。
【0142】
［１４２］インバータ部６０４は、ＱノードＱの電圧レベルに応じて、ＱＢノードＱＢの電圧レベルを変更することができる。
【0143】
［１４３］インバータ部６０４は、第１～第５のトランジスタＴ４１～Ｔ４５を含むことができる。
【0144】
［１４４］第１のトランジスタＴ４１は、第２の高電圧ノードＮＨＶ２と、ＱＢノードＱＢとの間に電気的に接続され得る。
【0145】
［１４５］第１のトランジスタＴ４１のゲートノードは、第３の接続ノードＮＣ３と電気的に接続され得る。第３の接続ノードＮＣ３の電圧によって、第１のトランジスタＴ４１は、ターンオン状態となり、第２の高電圧ＧＶＤＤ２は、ＱＢノードＱＢに供給され充電され得る。
【0146】
［１４６］第２のトランジスタＴ４２は、第２の高電圧ノードＮＨＶ２と、第４の共有ノードＮＳ４との間に電気的に接続されてもよい。
【0147】
［１４７］第２のトランジスタＴ４２のゲートノードに供給される第２の高電圧ＧＶＤＤ２によって、第２のトランジスタＴ４２は、ターンオン状態となり、第２の高電圧ＧＶＤＤ２は、第４の共有ノードＮＳ４に供給され得る。
【0148】
［１４８］第３のトランジスタＴ４３は、第４の共有ノードＮＳ４と第３の接続ノードＮＣ３との間に電気的に接続され得る。
【0149】
［１４９］第３のトランジスタＴ４３のゲートノードに供給される第２の高電圧ＧＶＤＤ２によって、第３のトランジスタＴ４３は、ターンオン状態となり、第４の共有ノードＮＳ４は、第３の接続ノードＮＣ３と電気的に接続され得る。
【0150】
［１５０］第２のトランジスタＴ４２及び第３のトランジスタＴ４３が、ターンオン状態のとき、第２の高電圧ＧＶＤＤ２は、第３の接続ノードＮＣ３に供給され得る。
【0151】
［１５１］第４のトランジスタＴ４４は、第３の接続ノードＮＣ３と、第２の低電圧ノードＮＬＶ２との間に電気的に接続され得る。
【0152】
［１５２］第４のトランジスタＴ４４のゲートノードは、ＱノードＱと電気的に接続され得る。ＱノードＱの電圧によって、第４のトランジスタＴ４４は、ターンオン状態となり、第３の接続ノードＮＣ３は、第２の低電圧ノードＮＬＶ２に放電され得る。
【0153】
［１５３］第５のトランジスタＴ４５は、ＱＢノードＱＢと第３の低電圧ノードＮＬＶ３との間に電気的に接続され得る。
【0154】
［１５４］第５のトランジスタＴ４５のゲートノードは、ＱノードＱと電気的に接続され得る。ＱノードＱの電圧によって、第５のトランジスタＴ４５は、ターンオン状態となり、ＱＢノードＱＢは、第３の低電圧ＧＶＳＳ３に放電され得る。
【0155】
［１５５］第２の安定化部６０５は、前段のキャリー信号Ｃ（ｎ－２）の入力、リセット信号ＲＥＳＥＴの入力及びＭノードＭの電圧レベルに応じて、ＱＢノードＱＢを第３の低電圧ＧＶＳＳ３に放電させることができる。
【0156】
［１５６］第２の安定化部６０５は、第１～第３のトランジスタＴ５１～Ｔ５３を含むことができる。
【0157】
［１５７］第１のトランジスタＴ５１は、ＱＢノードＱＢと第３の低電圧ノードＮＬＶ３との間に電気的に接続され得る。
【0158】
［１５８］第１のトランジスタＴ５１は、前段のキャリー信号Ｃ（ｎ－２）の入力に応じて、ターンオン状態となり、ＱＢノードＱＢは、第３の低電圧ＧＶＳＳ３に放電され得る。
【0159】
［１５９］第２のトランジスタＴ５２は、ＱＢノードＱＢと第５の共有ノードＮＳ５との間に電気的に接続されてもよい。
【0160】
［１６０］第２のトランジスタＴ５２のゲートノードに入力されるリセット信号ＲＥＳＥＴの入力によって、第２のトランジスタＴ５２は、ターンオン状態となり、ＱＢノードＱＢは、第５の共有ノードＮＳ５と電気的に接続され得る。
【0161】
［１６１］第３のトランジスタＴ５３は、第５の共有ノードＮＳ５と第３の低電圧ノードＮＬＶ３との間に電気的に接続され得る。
【0162】
［１６２］第３のトランジスタＴ５３のゲートノードは、ＭノードＭと電気的に接続され得る。ＭノードＭの電圧によって、第３のトランジスタＴ５３は、ターンオン状態となり、第５の共有ノードＮＳ５は、第３の低電圧ノードＮＬＶ３と電気的に接続され得る。
【0163】
［１６３］第２のトランジスタＴ５２及び第３のトランジスタＴ５３が、ターンオン状態のとき、ＱＢノードＱＢは、第３の低電圧ＧＶＳＳ３に放電され得る。
【0164】
［１６４］キャリー信号出力バッファ６０６は、ＱノードＱの電圧レベル又はＱＢノードＱＢの電圧レベルに応じて、キャリークロック信号ＣＲＣＬＫ１又は第３の低電圧ＧＶＳＳ３に基づいて、キャリー信号Ｃ（ｎ）を出力することができる。
【0165】
［１６５］キャリー信号出力バッファ６０６は、第１のトランジスタＴ６１、第２のトランジスタＴ６２、ブーストキャパシタＣＣを含むことができる。
【0166】
［１６６］ブーストキャパシタＣＣは、第１のトランジスタＴ６１のゲートノードと、キャリー出力ノードＮＯＣとの間に電気的に接続され得る。
【0167】
［１６７］第１のトランジスタＴ６１は、キャリークロック信号ＣＲＣＬＫ１が入力されるキャリークロックノードＮＣＲと、キャリー出力ノードＮＯＣとの間に電気的に接続され得る。
【0168】
［１６８］第１のトランジスタＴ６１のゲートノードは、ＱノードＱと電気的に接続され得る。ＱノードＱの電圧レベルに応じて、第１のトランジスタＴ６１は、ターンオン状態となり、キャリークロック信号ＣＲＣＬＫ１は、キャリー出力ノードＮＯＣに、キャリー信号Ｃ（ｎ）として出力することができる。
【0169】
［１６９］キャリー信号Ｃ（ｎ）が出力されるとき、キャリー出力ノードＮＯＣの電圧が上昇し、ブーストキャパシタＣＣに充電される電圧を上昇させることができ、それによって、ＱノードＱの電圧が高くなり、ブートストラップ（Bootstrap）され得る。ＱノードＱの電圧がブートストラップされると、キャリークロック信号ＣＲＣＬＫは、電圧歪みなく迅速にキャリー出力ノードＮＯＣに出力することができる。
【0170】
［１７０］第２のトランジスタＴ６２は、キャリー出力ノードＮＯＣと、第３の低電圧ノードＮＬＶ３との間に電気的に接続され得る。
【0171】
［１７１］第２のトランジスタＴ６２のゲートノードは、ＱＢノードＱＢと電気的に接続することができる。ＱＢノードＱＢの電圧レベルに応じて、第２のトランジスタＴ６２は、ターンオン状態となり、第３の低電圧ＧＶＳＳ３は、キャリー出力ノードＮＯＣにローレベルのキャリー信号Ｃ（ｎ）として出力できる。
【0172】
［１７２］スキャン信号出力バッファ６０７は、ＱノードＱの電圧レベル又はＱＢノードＱＢの電圧レベルに応じて、第１～第４のスキャンクロック信号ＳＣＣＬＫ１、ＳＣＣＬＫ２、ＳＣＣＬＫ３、ＳＣＣＬＫ４又は第１の低電圧ＧＶＳＳ１に基づいて、複数のスキャン信号ＳＯＵＴ（ｉ）、ＳＯＵＴ（ｉ＋１）、ＳＯＵＴ（ｉ＋２）、ＳＯＵＴ（ｉ＋３）を出力することができる（ｉは、自然数)。
【0173】
［１７３］スキャン信号出力バッファ６０７は、第１～第８のトランジスタＴ７１～Ｔ７８、第１～第４のブーストキャパシタＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４を含むことができる。
【0174】
［１７４］第１のブーストキャパシタＣＳ１は、第１のトランジスタＴ７１のゲートノードと、第１の出力ノードＮＯ１との間に電気的に接続され得る。
【0175】
［１７５］第１のトランジスタＴ７１は、第１のスキャンクロック信号ＳＣＣＬＫ１が入力される第１のスキャンクロックノードＮＳＣ１と、第１の出力ノードＮＯ１との間に電気的に接続され得る。
【0176】
［１７６］第２のブーストキャパシタＣＳ２は、第２のトランジスタＴ７２のゲートノードと、第２の出力ノードＮＯ２との間に電気的に接続されてもよい。
【0177】
［１７７］第２のトランジスタＴ７２は、第２のスキャンクロック信号ＳＣＣＬＫ２が入力される第２のスキャンクロックノードＮＳＣ２と、第２の出力ノードＮＯ２との間に電気的に接続され得る。
【0178】
［１７８］第３のブーストキャパシタＣＳ３は、第３のトランジスタＴ７３のゲートノードと、第３の出力ノードＮＯ３との間に電気的に接続されてもよい。
【0179】
［１７９］第３のトランジスタＴ７３は、第３のスキャンクロック信号ＳＣＣＬＫ３が入力される第３のスキャンクロックノードＮＳＣ３と、第３の出力ノードＮＯ３との間に電気的に接続され得る。
【0180】
［１８０］第４のブーストキャパシタＣＳ４は、第４のトランジスタＴ７４のゲートノードと、第４の出力ノードＮＯ４との間に電気的に接続されてもよい。
【0181】
［１８１］第４のトランジスタＴ７４は、第４のスキャンクロック信号ＳＣＣＬＫ４が入力される第４のスキャンクロックノードＮＳＣ４と、第４の出力ノードＮＯ４との間に電気的に接続され得る。
【0182】
［１８２］第１のトランジスタＴ７１、第２のトランジスタＴ７２、第３のトランジスタＴ７３、第４のトランジスタＴ７４の各ゲートノードは、ＱノードＱと電気的に接続され得る。ＱノードＱの電圧レベルに応じて、第１のトランジスタＴ７１、第２のトランジスタＴ７２、第３のトランジスタＴ７３、第４のトランジスタＴ７４はそれぞれ、ターンオン状態になり得る。
【0183】
［１８３］第１のトランジスタＴ７１がターンオン状態のとき、第１のスキャンクロック信号ＳＣＣＬＫ１は、第１の出力ノードＮＯ１にスキャン信号ＳＯＵＴ（ｉ）として出力され得る。
【0184】
［１８４］第２のトランジスタＴ７２がターンオン状態のとき、第２のスキャンクロック信号ＳＣＣＬＫ２は、第２の出力ノードＮＯ２にスキャン信号ＳＯＵＴ（ｉ＋１）として出力され得る。
【0185】
［１８５］第３のトランジスタＴ７３がターンオン状態のとき、第３のスキャンクロック信号ＳＣＣＬＫ３は、第３の出力ノードＮＯ３にスキャン信号ＳＯＵＴ（ｉ＋２）として出力され得る。
【0186】
［１８６］第４のトランジスタＴ７４がターンオン状態のとき、第４のスキャンクロック信号ＳＣＣＬＫ４は、第４の出力ノードＮＯ４にスキャン信号ＳＯＵＴ（ｉ＋３）として出力され得る。
【0187】
［１８７］スキャン信号ＳＯＵＴ（ｉ）、ＳＯＵＴ（ｉ＋１）、ＳＯＵＴ（ｉ＋２）、ＳＯＵＴ（ｉ＋３）が出力されるとき、第１～第４の出力ノードＮＯ１、ＮＯ２、ＮＯ３、ＮＯ４の電圧が上昇して、第１～第４のブーストキャパシタＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４に充電される電圧を上昇させることができ、それによって、ＱノードＱの電圧が高くなって、ブートストラップ（Bootstrap）され得る。ＱノードＱの電圧がブートストラップされると、高電圧レベルのスキャンクロック信号ＳＣＣＬＫ（ｉ）、ＳＣＣＬＫ（ｉ＋１）、ＳＣＣＬＫ（ｉ＋２）、ＳＣＣＬＫ（ｉ＋３）が、電圧歪みなく迅速に第１～第４の出力ノードＮＯ１、ＮＯ２、ＮＯ３、ＮＯ４に出力することができる。
【0188】
［１８８］第５のトランジスタＴ７５は、第１の出力ノードＮＯ１と第１の低電圧ノードＮＬＶ１との間に電気的に接続され得る。
【0189】
［１８９］第６のトランジスタＴ７６は、第２の出力ノードＮＯ２と第１の低電圧ノードＮＬＶ１との間に電気的に接続され得る。
【0190】
［１９０］第７のトランジスタＴ７７は、第３の出力ノードＮＯ３と第１の低電圧ノードＮＬＶ１との間に電気的に接続され得る。
【0191】
［１９１］第８のトランジスタＴ７８は、第４の出力ノードＮＯ４と第１の低電圧ノードＮＬＶ１との間に電気的に接続され得る。
【0192】
［１９２］第５のトランジスタＴ７５、第６のトランジスタＴ７６、第７のトランジスタＴ７７、第８のトランジスタＴ７８の各ゲートノードは、ＱＢノードＱＢと電気的に接続され得る。ＱＢノードＱＢの電圧レベルに応じて、第５のトランジスタＴ７５、第６のトランジスタＴ７６、第７のトランジスタＴ７７、第８のトランジスタＴ７８は、ターンオン状態になり得る。
【0193】
［１９３］第５のトランジスタＴ７５がターンオン状態のとき、第１の低電圧ＧＶＳＳ１は、第１の出力ノードＮＯ１にローレベルのスキャン信号ＳＯＵＴ（ｉ）として出力され得る。
【0194】
［１９４］第６のトランジスタＴ７６がターンオン状態のとき、第１の低電圧ＧＶＳＳ１は、第２の出力ノードＮＯ２にローレベルのスキャン信号ＳＯＵＴ（ｉ＋１）として出力され得る。
【0195】
［１９５］第７のトランジスタＴ７７がターンオン状態のとき、第１の低電圧ＧＶＳＳ１は、第３の出力ノードＮＯ３にローレベルのスキャン信号ＳＯＵＴ（ｉ＋２）として出力され得る。
【0196】
［１９６］第８のトランジスタＴ７８がターンオン状態のとき、第１の低電圧ＧＶＳＳ１は、第４の出力ノードＮＯ４にローレベルのスキャン信号ＳＯＵＴ（ｉ＋３）として出力され得る。
【0197】
［１９７］図７は、本開示の実施形態によるクロック信号ライン３０２とステージ回路ＳＴとの接続関係を示す。
【0198】
［１９８］複数のステージ回路ＳＴは、第ｎのステージ回路ＳＴｎ、第（ｎ＋１）のステージ回路ＳＴ（ｎ＋１）、第（ｎ＋２）のステージ回路ＳＴ（ｎ＋２）を含むことができる（ｎは、１以上の自然数）。
【0199】
［１９９］クロック信号ライン３０２は、第１～第１２のスキャンクロック信号ラインＳＣＬ１、…、ＳＣＬ１２と、第１～第３のキャリークロック信号ラインＣＣＬ１、ＣＣＬ２、ＣＣＬ３とを含むことができる。
【0200】
［２００］第ｎのステージ回路ＳＴｎは、第１～第４のスキャンクロック信号ラインＳＣＬ１、…、ＳＣＬ４と電気的に接続され得る。第ｎのステージ回路ＳＴｎは、第１のキャリークロック信号ラインＣＣＬ１と電気的に接続されてもよい。
【0201】
［２０１］第（ｎ＋１）のステージ回路ＳＴ（ｎ＋１）は、第５～第８のスキャンクロック信号ラインＳＣＬ５、…、ＳＣＬ８と電気的に接続され得る。第（ｎ＋１）のステージ回路ＳＴ（ｎ＋１）は、第２のキャリークロック信号ラインＣＣＬ２と電気的に接続され得る。
【0202】
［２０２］第（ｎ＋２）のステージ回路ＳＴ（ｎ＋２）は、第９～第１２のスキャンクロック信号ラインＳＣＬ９、…、ＳＣＬ１２と電気的に接続され得る。第（ｎ＋２）のステージ回路ＳＴ（ｎ＋２）は、第３のキャリークロック信号ラインＣＣＬ３と電気的に接続され得る。
【0203】
［２０３］クロック信号ライン３０２は、ベゼル領域に配置することができる。クロック信号ライン３０２が多いほど、ベゼル領域が広くなり、狭いベゼル幅を有する表示装置を提供することが困難な問題がある。
【0204】
［２０４］したがって、本開示の実施形態は、ベゼル幅を縮小することができるゲート駆動回路１３０及び表示装置１００を提供することができる。以下では、本開示の実施形態による低面積構造のゲート駆動回路１３０及び表示装置１００について説明する。
【0205】
［２０５］図８は、本開示の実施形態によるクロック信号ライン３０２とステージ回路ＳＴとの接続関係を示す。
【0206】
［２０６］複数のステージ回路ＳＴは、複数のクロック信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力することができる。
【0207】
［２０７］複数のステージ回路ＳＴは各々、前述のバッファグループＢＵＦ、ロジック部ＬＯＧ、及びセンシング部ＲＴを含むことができる。
【0208】
［２０８］複数のステージ回路ＳＴは、第ｋのステージ回路ＳＴｋ及び第（ｋ＋１）のステージ回路ＳＴ（ｋ＋１）を含むことができる（ｋは、１以上の自然数）。
【0209】
［２０９］クロック信号ライン３０２は、第１～第８のスキャンクロック信号ラインＳＣＬ１、…、ＳＣＬ８と、第１～第２のキャリークロック信号ラインＣＣＬ１、ＣＣＬ２とを含むことができる。
【0210】
［２１０］第ｋのステージ回路ＳＴｋは、第１～第４のスキャンクロック信号ラインＳＣＬ１、…、ＳＣＬ４と電気的に接続され得る。第ｋのステージ回路ＳＴｋは、第１のキャリークロック信号ラインＣＣＬ１と電気的に接続されてもよい。例えば、第１のステージ回路及び第３のステージ回路のそれぞれは、第１～第４のスキャンクロック信号ＳＣＬ１、…、ＳＣＬ４を入力され得る。
【0211】
［２１１］第（ｋ＋１）のステージ回路ＳＴ（ｋ＋１）は、第５～第８のスキャンクロック信号ラインＳＣＬ５、…、ＳＣＬ８と電気的に接続することができる。第（ｋ＋１）のステージ回路ＳＴ（ｋ＋１）は、第２のキャリークロック信号ラインＣＣＬ２と電気的に接続することができる。例えば、第２のステージ回路及び第４のステージ回路のそれぞれは、第５～第８のスキャンクロック信号ＳＣＬ５、…、ＳＣＬ８を入力され得る。
【0212】
［２１２］図７に示すクロック信号ライン３０２と比較すると、図８は、第９～第１２のスキャンクロック信号ラインＳＣＬ９、…、ＳＣＬ１２と、第３のキャリークロック信号ラインＣＣＬ３が配置されない。これにより、クロック信号ラインの数が減らされたので、ベゼル幅を減少することができる。
【0213】
［２１３］図９は、本開示の実施形態によるゲート駆動回路１３０に含まれる複数のステージ回路ＳＴを示す。
【0214】
［２１４］複数のステージ回路ＳＴのそれぞれは、複数のスキャン信号ＳＯＵＴ及びキャリー信号Ｃを出力することができる。複数のスキャン信号ＳＯＵＴは、４つのスキャン信号であり得る。
【0215】
［２１５］複数のステージ回路ＳＴは、第（ｋ－１）のステージ回路ＳＴ（ｋ－１）、第ｋのステージ回路ＳＴｋ及び第（ｋ＋１）のステージ回路ＳＴ（ｋ＋１）を含むことができる。即ち、複数のステージ回路ＳＴは、第１のステージ回路、第２のステージ回路、第３のステージ回路、第４のステージ回路などを含むことができる。
【0216】
［２１６］キャリー信号Ｃは、セッティング信号ＳＥＴとしてステージ回路ＳＴに入力され得る。キャリー信号Ｃは、リセット信号ＲＥＳＥＴとしてステージ回路ＳＴに入力され得る。
【0217】
［２１７］第（ｋ－１）のステージ回路ＳＴ（ｋ－１）は、第（ｋ－２）のステージ回路ＳＴ（ｋ－２）から出力されたキャリー信号が入力されるライン、及び、第ｋのステージ回路ＳＴｋから出力されたキャリー信号が入力されるラインと電気的に接続されてもよい。
【0218】
［２１８］第（ｋ－１）のステージ回路ＳＴ（ｋ－１）は、第（ｋ－２）のステージ回路ＳＴ（ｋ－２）から出力されたキャリー信号Ｃ（ｋ－２）をセッティング信号ＳＥＴとして供給され得る。第（ｋ－１）のステージ回路ＳＴ（ｋ－１）は、第ｋのステージ回路ＳＴｋから出力されたキャリー信号Ｃ（ｋ）をリセット信号ＲＥＳＥＴとして供給され得る。
【0219】
［２１９］第ｋのステージ回路ＳＴｋは、第（ｋ－１）のステージ回路ＳＴ（ｋ－１）から出力されたキャリー信号が入力されるライン、及び、第（ｋ＋１）のステージ回路ＳＴ（ｋ＋１）から出力されたキャリー信号が入力されるラインと電気的に接続されてもよい。
【0220】
［２２０］第ｋのステージ回路ＳＴｋは、第（ｋ－１）のステージ回路ＳＴ（ｋ－１）から出力されたキャリー信号Ｃ（ｋ－１）を、セッティング信号ＳＥＴとして供給され得る。第ｋのステージ回路ＳＴｋは、第（ｋ＋１）のステージ回路ＳＴ（ｋ＋１）から出力されたキャリー信号Ｃ（ｋ＋１）を、リセット信号ＲＥＳＥＴとして供給され得る。
【0221】
［２２１］第（ｋ＋１）のステージ回路ＳＴ（ｋ＋１）は、第ｋのステージ回路ＳＴｋから出力されたキャリー信号が入力されるライン、及び、第（ｋ＋２）のステージ回路ＳＴ（ｋ＋２）から出力されたキャリー信号が入力されるラインと電気的に接続されてもよい。
【0222】
［２２２］第（ｋ＋１）のステージ回路ＳＴ（ｋ＋１）は、第ｋのステージ回路ＳＴｋから出力されたキャリー信号Ｃ（ｋ）をセッティング信号ＳＥＴとして供給され得る。第（ｋ＋１）のステージ回路ＳＴ（ｋ＋１）は、第（ｋ＋２）のステージ回路ＳＴ（ｋ＋２）から出力されたキャリー信号Ｃ（ｋ＋２）をリセット信号ＲＥＳＥＴとして供給され得る。
【0223】
［２２３］即ち、第１のステージ回路は、第２のステージ回路に第１のセッティング信号ＳＥＴを出力し、第２のステージ回路から第１のリセット信号ＲＥＳＥＴを入力され得る。第２のステージ回路は、第３のステージ回路に第２のセッティング信号ＳＥＴを出力し、第３のステージ回路から第２のリセット信号ＲＥＳＥＴを入力され得る。第３のステージ回路は、第４のステージ回路に第３のセッティング信号ＳＥＴを出力し、第４のステージ回路から第３のリセット信号ＲＥＳＥＴを入力され得る。
【0224】
［２２４］前述した内容において、第１のセッティング信号ＳＥＴは、第１のステージ回路から出力される第１のキャリー信号であり、第１のリセット信号ＲＥＳＥＴは、第２のステージ回路から出力される第２のキャリー信号であり、第２のセッティング信号ＳＥＴは、第２のステージ回路から出力される第２のキャリー信号であり、第２のリセット信号ＲＥＳＥＴは、第３のステージ回路から出力される第３のキャリー信号であり、第３のセッティング信号ＳＥＴは、第３のステージ回路から出力される第３のキャリー信号であり、第３のリセット信号ＲＥＳＥＴは、第４のステージ回路から出力される第４のキャリー信号であり得る。
【0225】
［２２５］図１０は、本開示の実施形態による第ｋのステージ回路ＳＴｋを示す。
【0226】
［２２６］第ｋのステージ回路ＳＴｋは、センシング部ＲＴ、ロジック部ＬＯＧ、バッファグループＢＵＦを含むことができる。
【0227】
［２２７］第ｋのステージ回路ＳＴｋは、ライン選択部１００１、Ｑノード制御部１００２、第１の安定化部１００３、インバータ部１００４、第２の安定化部１００５、キャリー信号出力バッファ１００６、スキャン信号出力バッファ１００７を含むことができる。
【0228】
［２２８］センシング部ＲＴは、ライン選択部１００１を含むことができる。ロジック部ＬＯＧは、Ｑノード制御部１００２、第１の安定化部１００３、インバータ部１００４、第２の安定化部１００５を含むことができる。バッファグループＢＵＦは、キャリー信号出力バッファ１００６、スキャン信号出力バッファ１００７を含むことができる。
【0229】
【0230】
［２３０］ライン選択部１００１に含まれる第１のトランジスタＴ１１には、前段のキャリー信号Ｃ（ｋ－１）が供給され得る。即ち、センシング部ＲＴは、前段のキャリー信号Ｃ（ｋ－１）を供給されてもよい。
【0231】
［２３１］Ｑノード制御部１００２に含まれる第１のトランジスタＴ２１のゲートノードには、前段のキャリー信号Ｃ（ｋ－１）が供給され得る。Ｑノード制御部１００２に含まれる第２のトランジスタＴ２２のゲートノードには、前段のキャリー信号Ｃ（ｋ－１）が供給され得る。
【0232】
［２３２］Ｑノード制御部１００２に含まれる第３のトランジスタＴ２３のゲートノードには、後段のキャリー信号Ｃ（ｋ＋１）が供給され得る。Ｑノード制御部１００２に含まれる第４のトランジスタＴ２４のゲートノードには、後段のキャリー信号Ｃ（ｋ＋１）が供給され得る。
【0233】
［２３３］第２の安定化部１００５に含まれる第１のトランジスタＴ５１のゲートノードには、前段のキャリー信号Ｃ（ｋ－１）が供給され得る。
【0234】
［２３４］即ち、ロジック部ＬＯＧは、前段のキャリー信号Ｃ（ｋ－１）及び後段のキャリー信号Ｃ（ｋ＋１）を供給されてもよい。
【0235】
［２３５］キャリー信号出力バッファ１００６に含まれる第１のトランジスタＴ６１には、第１のキャリークロック信号ＣＲＣＬＫ１が供給され得る。
【0236】
［２３６］キャリー信号出力バッファ１００６に含まれるキャリー出力ノードＮＯＣには、キャリー信号Ｃ（ｋ）を出力することができる。
【0237】
［２３７］スキャン信号出力バッファ１００７に含まれる第１のトランジスタＴ７１には、第１のスキャンクロック信号ＳＣＣＬＫ１が供給され得る。
【0238】
［２３８］スキャン信号出力バッファ１００７に含まれる第２のトランジスタＴ７２には、第２のスキャンクロック信号ＳＣＣＬＫ２が供給され得る。
【0239】
［２３９］スキャン信号出力バッファ１００７に含まれる第３のトランジスタＴ７３には、第３のスキャンクロック信号ＳＣＣＬＫ３が供給され得る。
【0240】
［２４０］スキャン信号出力バッファ１００７に含まれる第４のトランジスタＴ７４には、第４のスキャンクロック信号ＳＣＣＬＫ４が供給され得る。
【0241】
［２４１］スキャン信号出力バッファ１００７に含まれる第１の出力ノードＮＯ１に、第ｊのスキャン信号ＳＯＵＴ（ｊ）が出力され得る。
【0242】
［２４２］スキャン信号出力バッファ１００７に含まれる第２の出力ノードＮＯ２に、第（ｊ＋１）のスキャン信号ＳＯＵＴ（ｊ＋１）が出力され得る。
【0243】
［２４３］スキャン信号出力バッファ１００７に含まれる第３の出力ノードＮＯ３に、第（ｊ＋２）のスキャン信号ＳＯＵＴ（ｊ＋２）が出力され得る。
【0244】
［２４４］スキャン信号出力バッファ１００７に含まれる第４の出力ノードＮＯ４に、第（ｊ＋３）のスキャン信号ＳＯＵＴ（ｊ＋３）が出力され得る。
【0245】
［２４５］図１１は、本開示の実施形態による第（ｋ＋１）のステージ回路ＳＴ（ｋ＋１）を示す。
【0246】
［２４６］第（ｋ＋１）のステージ回路ＳＴ（ｋ＋１）は、センシング部ＲＴ、ロジック部ＬＯＧ、バッファグループＢＵＦを含むことができる。
【0247】
［２４７］第（ｋ＋１）のステージ回路ＳＴ（ｋ＋１）は、ライン選択部１１０１、Ｑノード制御部１１０２、第１の安定化部１１０３、インバータ部１１０４、第２の安定化部１１０５、キャリー信号出力バッファ１１０６、スキャン信号出力バッファ１１０７を含むことができる。
【0248】
［２４８］センシング部ＲＴは、ライン選択部１１０１を含むことができる。ロジック部ＬＯＧは、Ｑノード制御部１１０２、第１の安定化部１１０３、インバータ部１１０４、第２の安定化部１１０５を含むことができる。バッファグループＢＵＦは、キャリー信号出力バッファ１１０６、スキャン信号出力バッファ１１０７を含むことができる。
【0249】
【0250】
［２５０］ライン選択部１１０１に含まれる第１のトランジスタＴ１１には、前段のキャリー信号Ｃ（ｋ）が供給され得る。即ち、センシング部ＲＴは、前段のキャリー信号Ｃ（ｋ）を供給されてもよい。
【0251】
［２５１］Ｑノード制御部１１０２に含まれる第１のトランジスタＴ２１のゲートノードには、前段のキャリー信号Ｃ（ｋ）が供給され得る。Ｑノード制御部１１０２に含まれる第２のトランジスタＴ２２のゲートノードには、前段のキャリー信号Ｃ（ｋ）が供給され得る。
【0252】
［２５２］Ｑノード制御部１１０２に含まれる第３のトランジスタＴ２３のゲートノードには、後段のキャリー信号Ｃ（ｋ＋２）が供給され得る。Ｑノード制御部１１０２に含まれる第４のトランジスタＴ２４のゲートノードには、後段のキャリー信号Ｃ（ｋ＋２）が供給され得る。
【0253】
［２５３］第２の安定化部１１０５に含まれる第１のトランジスタＴ５１のゲートノードには、前段のキャリー信号Ｃ（ｋ）が供給され得る。
【0254】
［２５４］即ち、ロジック部ＬＯＧは、前段のキャリー信号Ｃ（ｋ）及び後段のキャリー信号Ｃ（ｋ＋２）を供給されてもよい。
【0255】
［２５５］キャリー信号出力バッファ１１０６に含まれる第１のトランジスタＴ６１には、第２のキャリークロック信号ＣＲＣＬＫ２が供給され得る。
【0256】
［２５６］キャリー信号出力バッファ１１０６に含まれるキャリー出力ノードＮＯＣには、キャリー信号Ｃ（ｋ＋２）が出力されてもよい。
【0257】
［２５７］スキャン信号出力バッファ１１０７に含まれる第１のトランジスタＴ７１には、第５のスキャンクロック信号ＳＣＣＬＫ５が供給され得る。
【0258】
［２５８］スキャン信号出力バッファ１１０７に含まれる第２のトランジスタＴ７２には、第６のスキャンクロック信号ＳＣＣＬＫ６が供給され得る。
【0259】
［２５９］スキャン信号出力バッファ１１０７に含まれる第３のトランジスタＴ７３には、第７のスキャンクロック信号ＳＣＣＬＫ７が供給され得る。
【0260】
［２６０］スキャン信号出力バッファ１１０７に含まれる第４のトランジスタＴ７４には、第８のスキャンクロック信号ＳＣＣＬＫ８が供給され得る。
【0261】
［２６１］スキャン信号出力バッファ１１０７に含まれる第１の出力ノードＮＯ１に、第（ｊ＋４）のスキャン信号ＳＯＵＴ（ｊ＋４）が出力され得る。
【0262】
［２６２］スキャン信号出力バッファ１１０７に含まれる第２の出力ノードＮＯ２に、第（ｊ＋５）のスキャン信号ＳＯＵＴ（ｊ＋５）が出力され得る。
【0263】
［２６３］スキャン信号出力バッファ１１０７に含まれる第３の出力ノードＮＯ３に、第（ｊ＋６）のスキャン信号ＳＯＵＴ（ｊ＋６）が出力され得る。
【0264】
［２６４］スキャン信号出力バッファ１１０７に含まれる第４の出力ノードＮＯ４に、第（ｊ＋７）のスキャン信号ＳＯＵＴ（ｊ＋７）が出力され得る。
【0265】
［２６５］図１２は、本開示の実施形態による１２個のスキャンクロック信号ＳＣＣＬＫ及び３個のキャリークロック信号ＣＲＣＬＫを示す。
【0266】
【0267】
［２６７］信号が印加される期間Ｐは、２０個の期間に区分されてもよい。２０個の期間は、第１期間から第２０期間であり得る。
【0268】
［２６８］第１～第１２のスキャンクロック信号ＳＣＣＬＫ及び第１～第３のキャリークロック信号ＣＲＣＬＫは、２０個の期間中、ハイレベル又はローレベルであり得る。
【0269】
［２６９］２０個の期間中、第１～第１２のスキャンクロック信号ＳＣＣＬＫ及び第１～第３のキャリークロック信号ＣＲＣＬＫは、２つの期間中、連続的にハイレベルを維持し、残りの期間中、連続的にローレベルを維持することができる。
【0270】
［２７０］２つの期間中 、連続的に維持されるハイレベルは、前段のハイレベル期間と後段のハイレベル期間とに分けられ得る。
【0271】
［２７１］第１のスキャンクロック信号ＳＣＣＬＫ１の後段のハイレベル期間と、第２のスキャンクロック信号ＳＣＣＬＫ２の前段のハイレベル期間とがオーバーラップして、ハイレベルを維持することができる。第１１のスキャンクロック信号ＳＣＣＬＫ１１の後段のハイレベル期間と、第１２のスキャンクロック信号ＳＣＣＬＫ１２の前段のハイレベル期間とは、オーバーラップして、ハイレベルを維持することができる。第１２のスキャンクロック信号ＳＣＣＬＫ１２の後段のハイレベル期間と、第１のスキャンクロック信号ＳＣＣＬＫ１の前段のハイレベル期間とは、オーバーラップして、ハイレベルを維持することができる。すなわち、第１～第１２のスキャンクロック信号ＳＣＣＬＫは、１期間中にオーバーラップして、ハイレベルを維持することができる。
【0272】
［２７２］第１のキャリークロック信号ＣＲＣＬＫ１は、第４のスキャンクロック信号ＳＣＣＬＫ４と同じ期間に、ハイレベルを維持することができる。
【0273】
［２７３］第２のキャリークロック信号ＣＲＣＬＫ２は、第８のスキャンクロック信号ＳＣＣＬＫ８と同じ期間に、ハイレベルを維持することができる。
【0274】
［２７４］第３のキャリークロック信号ＣＲＣＬＫ３は、第１２のスキャンクロック信号ＳＣＣＬＫ１２と同じ期間に、ハイレベルを維持することができる。
【0275】
［２７５］第２期間から第１７期間を１周期Ｔａとして、第１～第１２のスキャンクロック信号ＳＣＣＬＫ及び第１～第３のキャリークロック信号ＣＲＣＬＫは、クロック信号ライン３２０に周期的に供給され得る。１周期Ｔａの開始期間は、第５期間に限定されない。
【0276】
［２７６］図１３は、本開示の実施形態による８個のスキャンクロック信号ＳＣＣＬＫ及び２個のキャリークロック信号ＣＲＣＬＫを示す。
【0277】
【0278】
［２７８］信号が印加される期間Ｐは、２０個の期間に区分されてもよい。２０個の期間は、第１期間から第２０期間であり得る。
【0279】
［２７９］第１～第８のスキャンクロック信号ＳＣＣＬＫ及び第１～第２のキャリークロック信号ＣＲＣＬＫは、２０個の期間中、ハイレベル又はローレベルであり得る。
【0280】
［２８０］２０個の期間中、第１～第８のスキャンクロック信号ＳＣＣＬＫ及び第１～第２のキャリークロック信号ＣＲＣＬＫは、２個の期間中、連続的にハイレベルを維持し、残りの期間中、連続的にローレベルを維持することができる。
【0281】
［２８１］２個の期間中、連続的に維持されるハイレベルは、前段のハイレベル期間と後段のハイレベル期間とに分けられ得る。
【0282】
［２８２］第１のスキャンクロック信号ＳＣＣＬＫ１の後段のハイレベル期間と、第２のスキャンクロック信号ＳＣＣＬＫ２の前段のハイレベル期間とがオーバーラップして、ハイレベルを維持することができる。第７のスキャンクロック信号ＳＣＣＬＫ７の後段のハイレベル期間と、第８のスキャンクロック信号ＳＣＣＬＫ８の前段のハイレベル期間とはオーバーラップして、ハイレベルを維持することができる。第８のスキャンクロック信号ＳＣＣＬＫ８の後段のハイレベル期間と、第１のスキャンクロック信号ＳＣＣＬＫ１の前段のハイレベル期間とはオーバーラップして、ハイレベルを維持することができる。すなわち、第１～第８のスキャンクロック信号ＳＣＣＬＫは、１期間中にオーバーラップして、ハイレベルを維持することができる。
【0283】
［２８３］図１３には示されていないが、前述の信号のオーバーラップにより、複数のスキャン信号もオーバーラップして出力され得る。例えば、第１のスキャン信号のハイレベル期間（ターンオンレベル電圧期間）と、第２のスキャン信号のハイレベル期間（ターンオンレベル電圧期間）とは、重畳され得る。
【0284】
［２８４］第１のキャリークロック信号ＣＲＣＬＫ１は、第３のスキャンクロック信号ＳＣＣＬＫ３と同じ期間に、ハイレベルを維持することができる。
【0285】
［２８５］第２のキャリークロック信号ＣＲＣＬＫ２は、第７のスキャンクロック信号ＳＣＣＬＫ７と同じ期間に、ハイレベルを維持することができる。
【0286】
［２８６］第５期間から第１３期間を１周期Ｔｂとして、第１～第８のスキャンクロック信号ＳＣＣＬＫ及び第１～第２のキャリークロック信号ＣＲＣＬＫは、クロック信号ライン３２０に周期的に供給することができる。１周期Ｔｂの開始期間は、第５期間に限定されない。
【0287】
［２８７］以上で説明した本開示の実施形態を簡単に説明すると、以下の通りである。
【0288】
［２８８］本開示の実施形態によれば、複数のクロック信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力する複数のステージ回路を含み、前記複数のクロック信号ラインは、第１～第８のスキャンクロック信号ライン及び第１～第２のキャリークロック信号ラインを含み、前記複数のステージ回路のそれぞれは、前記複数のスキャン信号及び前記キャリー信号を出力するバッファグループ、映像駆動のためのディスプレイ駆動期間中、前記バッファグループを制御するロジック部、サブピクセルの特性値をセンシングするためのセンシング駆動期間中に、前記バッファグループを制御するセンシング部を含み、前記複数のステージ回路は、前記第１～第４のスキャンクロック信号ライン及び前記第１のキャリークロック信号ラインと電気的に接続される第１のステージ回路、前記第５～第８のスキャンクロック信号ライン及び前記第２のキャリークロック信号ラインと電気的に接続される第２のステージ回路、前記第１～第４のスキャンクロック信号ライン及び前記第１のキャリークロック信号ラインと電気的に接続される第３のステージ回路を含むゲート駆動回路を提供することができる。
【0289】
［２８９］前記第２のステージ回路は、前記第１のステージ回路から出力された第１のキャリー信号が入力されるラインと電気的に接続され、前記第３のステージ回路から出力された第３のキャリー信号が入力されるラインと電気的に接続され得る。
【0290】
［２９０］前記第２のステージ回路が含むセンシング部は、前記第１のステージ回路から出力された前記第１のキャリー信号を供給され、前記第２のステージ回路が含むロジック部は、前記第３のステージ回路から出力された前記第３のキャリー信号を供給され得る。
【0291】
［２９１］前記第２のステージ回路が含むバッファグループは、前記第２のキャリークロック信号ラインと電気的に接続される前記キャリー信号出力バッファ、前記第５～第８のスキャンクロック信号ラインと電気的に接続されるスキャン信号出力バッファを含むことができる。
【0292】
［２９２］前記第１～第８のスキャンクロック信号ライン及び前記第１～第２のキャリークロック信号ラインは、表示パネルの非表示領域に配置され得る。
【0293】
［２９３］前記ゲート駆動回路は、表示パネルの非表示領域に配置されるパネル内蔵型回路であり得る。
【0294】
［２９４］本開示の実施形態によれば、複数のスキャンライン、第１～第８のスキャンクロック信号ライン及び第１～第２のキャリークロック信号ラインを含む複数のクロック信号ライン、前記複数のクロック信号ラインと電気的に接続され、前記複数のスキャンラインを駆動するゲート駆動回路を含み、前記ゲート駆動回路は、前記複数のクロック信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力する複数のステージ回路を含み、前記複数のステージ回路のそれぞれは、前記複数のスキャン信号及び前記キャリー信号を出力するバッファグループ、映像駆動のためのディスプレイ駆動期間中、前記バッファグループを制御するロジック部、サブピクセルの特性値をセンシングするためのセンシング駆動期間中、前記バッファグループを制御するセンシング部を含み、前記複数のステージ回路は、第１のステージ回路、第２のステージ回路、第３のステージ回路を含み、前記第１～第４のスキャンクロック信号ライン及び前記第１のキャリークロック信号ラインは、前記第１のステージ回路及び前記第３のステージ回路と電気的に接続され、前記第５～第８のスキャンクロック信号ライン及び前記第２のキャリークロック信号ラインは、前記第２のステージ回路と電気的に接続される表示装置を提供することができる。
【0295】
［２９５］前記第２のステージ回路は、前記第１のステージ回路から出力された第１のキャリー信号が入力されるラインと電気的に接続され、前記第３のステージ回路から出力された第３のキャリー信号が入力されるラインと電気的に接続され得る。
【0296】
［２９６］前記ゲート駆動回路は、前記複数のスキャンライン及び前記複数のクロック信号ラインが配置された表示パネルに配置され得る。
【0297】
［２９７］本開示の実施形態によれば、複数のクロック信号ラインと電気的に接続され、複数のスキャン信号及びキャリー信号を出力する複数のステージ回路を含み、前記複数のクロック信号ラインは、第１～第８のスキャンクロック信号ライン及び第１～第２のキャリークロック信号ラインを含み、前記複数のステージ回路のそれぞれは、前記複数のスキャン信号及び前記キャリー信号を出力するバッファグループ、映像駆動のためのディスプレイ駆動期間中、前記バッファグループを制御するロジック部、サブピクセルの特性値をセンシングするためのセンシング駆動期間中に、前記バッファグループを制御するセンシング部を含み、前記複数のステージ回路は、前記第１～第４のスキャンクロック信号ライン及び前記第１のキャリークロック信号ラインと電気的に接続される第（２ｎ－１）のステージ回路、前記第５～第８のスキャンクロック信号ライン及び前記第２のキャリークロック信号ラインと電気的に接続される第２ｎのステージ回路を含み、前記ｎは、１以上の自然数であるゲート駆動回路を提供することができる。
【0298】
［２９８］前記第２ｎのステージ回路は、前記第（２ｎ－１）のステージ回路から出力された第（２ｎ－１）のキャリー信号が入力されるラインと電気的に接続され、第（２ｎ＋１）のステージ回路から出力された第（２ｎ＋１）のキャリー信号が入力されるラインと電気的に接続され得る。
【0299】
［２９９］本開示の実施形態によれば、第１～第４のスキャン信号を出力するための第１のステージ回路、第５～第８のスキャン信号を出力するための第２のステージ回路、第９～第１２のスキャン信号を出力するための第３のステージ回路、第１３～第１６のスキャン信号を出力するための第４のステージ回路を含み、前記第１のステージ回路は、前記第２のステージ回路に第１のセッティング信号を出力し、前記第２のステージ回路から第１のリセット信号が入力され、前記第２のステージ回路は、前記第３のステージ回路に第２のセッティング信号を出力し、前記第３のステージ回路から第２のリセット信号が入力され、前記第３のステージ回路は、前記第４のステージ回路に第３のセッティング信号を出力し、前記第４のステージ回路から第３のリセット信号が入力されるゲート駆動回路を提供することができる。
【0300】
［３００］前記第１のセッティング信号は、前記第１のステージ回路から出力される第１のキャリー信号であり、前記第１のリセット信号は、前記第２のステージ回路から出力される第２のキャリー信号であり、前記第２のセッティング信号は、前記第２のステージ回路から出力される前記第２のキャリー信号であり、前記第２のリセット信号は、前記第３のステージ回路から出力される第３のキャリー信号であり、前記第３のセッティング信号は、前記第３のステージ回路から出力される前記第３のキャリー信号であり、前記第３のリセット信号は、前記第４のステージ回路から出力される第４のキャリー信号であり得る。
【0301】
［３０１］前記第１のステージ回路は、第１～第４のスキャンクロック信号が入力され、前記第２のステージ回路は、前記第１～第４のスキャンクロック信号とは位相が異なる第５～第８のスキャンクロック信号が入力され、前記第３のステージ回路は、前記第１～第４のスキャンクロック信号が入力され、前記第４のステージ回路は、前記第５～第８のスキャンクロック信号が入力され得る。
【0302】
［３０２］前記第１のスキャン信号のターンオンレベル電圧期間は、前記第２のスキャン信号のターンオンレベル電圧期間と重なっていてもよい。
【0303】
［３０３］以上から説明した本開示の実施形態によれば、低面積構造を有するゲート駆動回路、表示パネル及び表示装置を提供することができる。
【0304】
［３０４］以上の説明は、本開示の技術思想を例示的に説明したものに過ぎず、本開示が属する技術分野で通常の知識を有する者であれば、本開示の本質的な特性から逸脱しない範囲で、様々な修正及び変形が可能であるだろう。また、本開示に示されている実施形態は、本開示の技術思想を限定するものではなく、説明するためのものであるため、これらの実施形態によって本開示の技術思想の範囲が限定されるものではない。
【符号の説明】
【0305】
１００ 表示装置
１１０ 表示パネル
１２０ データ駆動回路
１３０ ゲート駆動回路
１４０ コントローラ
１１０ 表示パネル
１２０ データ駆動回路
１３０ ゲート駆動回路
１４０ コントローラ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】