知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024081201
(43)【公開日】2024-06-18
(54)【発明の名称】露光装置、ＬＥＤヘッド及び画像形成装置
(51)【国際特許分類】
B41J 2/447 20060101AFI20240611BHJP
B41J 2/45 20060101ALI20240611BHJP
【ＦＩ】
B41J2/447 101D
B41J2/447 101E
B41J2/45
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022194645
(22)【出願日】2022-12-06
(71)【出願人】
【識別番号】000000295
【氏名又は名称】沖電気工業株式会社
(74)【代理人】
【識別番号】100116964
【弁理士】
【氏名又は名称】山形 洋一
(74)【代理人】
【識別番号】100120477
【弁理士】
【氏名又は名称】佐藤 賢改
(74)【代理人】
【識別番号】100135921
【弁理士】
【氏名又は名称】篠原 昌彦
(74)【代理人】
【氏名又は名称】半田 淳一
(72)【発明者】
【氏名】杉山 大介
(72)【発明者】
【氏名】嶋田 拓朗
(72)【発明者】
【氏名】田中 慎太郎
【テーマコード（参考）】
2C162
【Ｆターム（参考）】
2C162AE21
2C162AE28
2C162AE40
2C162AE47
2C162AF23
2C162AF57
2C162AF70
2C162AH05
2C162AH38
2C162AH76
2C162AH85
2C162FA04
2C162FA17
(57)【要約】
【課題】解像度の異なる発光素子アレイでも、同じ駆動回路を使用できるようにする。
【解決手段】露光装置は、解像度がそれぞれ異なる第１の発光素子アレイ又は第２の発光素子アレイと、第１の発光素子アレイが接続された第１のモードと、第２の発光素子アレイが接続された第２のモードとの何れか一方で動作する駆動回路１２０とを備える。駆動回路１２０は、第１の補正用データ及び第２の補正用データの何れか一方を選択するマルチプレクサ１２４と、第１の発光素子アレイ又は第２の発光素子アレイに選択されたデータで設定される電流を流すＬＥＤ駆動回路１２５と、第１のモードにおいて、マルチプレクサ１２４に第１の補正用データを選択させ、第１の発光素子アレイを第１の時分割で駆動させ、第２のモードにおいて、マルチプレクサ１２４に第２の補正用データを選択させ、第２の発光素子アレイを第２の時分割で駆動させる制御回路１３１とを備える。
【選択図】図２
【解決手段】露光装置は、解像度がそれぞれ異なる第１の発光素子アレイ又は第２の発光素子アレイと、第１の発光素子アレイが接続された第１のモードと、第２の発光素子アレイが接続された第２のモードとの何れか一方で動作する駆動回路１２０とを備える。駆動回路１２０は、第１の補正用データ及び第２の補正用データの何れか一方を選択するマルチプレクサ１２４と、第１の発光素子アレイ又は第２の発光素子アレイに選択されたデータで設定される電流を流すＬＥＤ駆動回路１２５と、第１のモードにおいて、マルチプレクサ１２４に第１の補正用データを選択させ、第１の発光素子アレイを第１の時分割で駆動させ、第２のモードにおいて、マルチプレクサ１２４に第２の補正用データを選択させ、第２の発光素子アレイを第２の時分割で駆動させる制御回路１３１とを備える。
【選択図】図２
【特許請求の範囲】
【請求項1】
第１の解像度の第１の発光素子アレイ及び前記第１の解像度とは異なる第２の解像度の第２の発光素子アレイの何れか一方と、
前記第１の発光素子アレイが接続された第１のモード、及び、前記第２の発光素子アレイが接続された第２のモードの何れか一方で動作する駆動回路と、を備え、
前記駆動回路は、
前記第１のモードで使用する電流を設定するための第１の補正用データ及び前記第２のモードで使用する電流を設定するための第２の補正用データを記憶する記憶部と、
前記第１の補正用データ及び前記第２の補正用データの何れか一方を選択データとして選択する選択部と、
前記第１の発光素子アレイ及び前記第２の発光素子アレイの何れか一方に、前記選択データで設定される電流を流す発光素子駆動部と、
前記第１のモードにおいて、前記選択部に前記第１の補正用データを選択させて、画像データに従って前記第１の発光素子アレイを第１の時分割で駆動させ、前記第２のモードにおいて、前記選択部に前記第２の補正用データを選択させて、画像データに従って前記第２の発光素子アレイを第２の時分割で駆動させる制御部と、を備えること
を特徴とする露光装置。
前記第１の発光素子アレイが接続された第１のモード、及び、前記第２の発光素子アレイが接続された第２のモードの何れか一方で動作する駆動回路と、を備え、
前記駆動回路は、
前記第１のモードで使用する電流を設定するための第１の補正用データ及び前記第２のモードで使用する電流を設定するための第２の補正用データを記憶する記憶部と、
前記第１の補正用データ及び前記第２の補正用データの何れか一方を選択データとして選択する選択部と、
前記第１の発光素子アレイ及び前記第２の発光素子アレイの何れか一方に、前記選択データで設定される電流を流す発光素子駆動部と、
前記第１のモードにおいて、前記選択部に前記第１の補正用データを選択させて、画像データに従って前記第１の発光素子アレイを第１の時分割で駆動させ、前記第２のモードにおいて、前記選択部に前記第２の補正用データを選択させて、画像データに従って前記第２の発光素子アレイを第２の時分割で駆動させる制御部と、を備えること
を特徴とする露光装置。
【請求項2】
前記第１の発光素子アレイ及び前記第２の発光素子アレイの何れか一方と、前記駆動回路とは、分子間結合により張り合わされていること
を特徴とする請求項１に記載の露光装置。
を特徴とする請求項１に記載の露光装置。
【請求項3】
前記第１の発光素子アレイ及び前記第２の発光素子アレイは、複数の発光サイリスタを配列したＬＥＤ（Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）アレイであり、
前記制御部は、前記複数の発光サイリスタのゲートに電流を流すことにより、前記第１の時分割又は前記第２の時分割で、前記複数の発光サイリスタを駆動させること
を特徴とする請求項１に記載の露光装置。
前記制御部は、前記複数の発光サイリスタのゲートに電流を流すことにより、前記第１の時分割又は前記第２の時分割で、前記複数の発光サイリスタを駆動させること
を特徴とする請求項１に記載の露光装置。
【請求項4】
前記第１の発光素子アレイ及び前記第２の発光素子アレイは、複数の発光サイリスタを配列したＬＥＤ（Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）アレイであり、
前記制御部は、前記複数の発光サイリスタのゲートに電流を流すことにより、前記第１の時分割又は前記第２の時分割で、前記複数の発光サイリスタを駆動させること
を特徴とする請求項２に記載の露光装置。
前記制御部は、前記複数の発光サイリスタのゲートに電流を流すことにより、前記第１の時分割又は前記第２の時分割で、前記複数の発光サイリスタを駆動させること
を特徴とする請求項２に記載の露光装置。
【請求項5】
前記第１の発光素子アレイ及び前記第２の発光素子アレイは、複数の発光ＬＥＤ（Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を配列したＬＥＤアレイであり、
前記制御部は、前記複数の発光ＬＥＤのコモンに電流を流すことにより、前記第１の時分割又は前記第２の時分割で前記複数の発光ＬＥＤを駆動させること
を特徴とする請求項１に記載の露光装置。
前記制御部は、前記複数の発光ＬＥＤのコモンに電流を流すことにより、前記第１の時分割又は前記第２の時分割で前記複数の発光ＬＥＤを駆動させること
を特徴とする請求項１に記載の露光装置。
【請求項6】
前記第１の発光素子アレイ及び前記第２の発光素子アレイは、複数の発光ＬＥＤ（Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を配列したＬＥＤアレイであり、
前記制御部は、前記複数の発光ＬＥＤのコモンに電流を流すことにより、前記第１の時分割又は前記第２の時分割で前記複数の発光ＬＥＤを駆動させること
を特徴とする請求項２に記載の露光装置。
前記制御部は、前記複数の発光ＬＥＤのコモンに電流を流すことにより、前記第１の時分割又は前記第２の時分割で前記複数の発光ＬＥＤを駆動させること
を特徴とする請求項２に記載の露光装置。
【請求項7】
請求項１から６の何れか一項に記載の露光装置を備えること
を特徴とするＬＥＤヘッド。
を特徴とするＬＥＤヘッド。
【請求項8】
請求項１から６の何れか一項に記載の露光装置を備えること
を特徴とする画像形成装置。
を特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、露光装置、ＬＥＤヘッド及び画像形成装置に関する。
【背景技術】
【0002】
電子写真プリントの光プリントヘッドとして用いられる発光装置として、ＬＥＤ（Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を多数配列したＬＥＤアレイがある。ＬＥＤアレイヘッドでは、ＬＥＤアレイと、駆動回路とを接続するために、それぞれに多数のワイヤボンディング用のボンディングパッドが必要となる。
【0003】
これに対して、例えば、特許文献１に記載されているように、ＬＥＤアレイと、駆動回路とを一体形成することにより、このボンディングパッドを不要とすることができる。この場合、ワイヤの本数も減らすことができる。
【0004】
現在、以下のように、駆動回路と、ＬＥＤアレイとの一体形成が行われている。
まず、ＧａＡｓ基板上に、ＧａＡｓ，ＡｌＧａＡｓ及びＩｎＧａＰ等からなる発光層を持った半導体薄膜がエピタキシャル成長により形成される。
その半導体薄膜は、ＧａＡｓ基板からケミカルエッチング等によりリフトオフされ、Ｓｉ等の分子間結合により異種基板に張り合わされる。その異種基板上には駆動回路が形成されており、その駆動回路と、半導体薄膜を加工して形成されたＬＥＤアレイとを配線でつなぐことにより、ＬＥＤアレイと、駆動回路とを一体化したＬＥＤアレイチップを形成することができる。
まず、ＧａＡｓ基板上に、ＧａＡｓ，ＡｌＧａＡｓ及びＩｎＧａＰ等からなる発光層を持った半導体薄膜がエピタキシャル成長により形成される。
その半導体薄膜は、ＧａＡｓ基板からケミカルエッチング等によりリフトオフされ、Ｓｉ等の分子間結合により異種基板に張り合わされる。その異種基板上には駆動回路が形成されており、その駆動回路と、半導体薄膜を加工して形成されたＬＥＤアレイとを配線でつなぐことにより、ＬＥＤアレイと、駆動回路とを一体化したＬＥＤアレイチップを形成することができる。
【0005】
この技術により、ＬＥＤアレイと、駆動回路とをそれぞれＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）基板上にダイボンディングで装着する必要がなくなる。また、ＬＥＤアレイと、駆動回路とをワイヤで結ぶ必要がなくなるだけでなく、それぞれにおいてワイヤボンディング用のパッドが不要となり、ＬＥＤアレイチップの小型化が可能となる。
【0006】
また、ＬＥＤアレイを、スイッチング機能を持った発光サイリスタアレイに置き換えることにより、駆動回路が簡略化され、より小型のＬＥＤアレイチップを形成することができる。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１１－０１８８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、解像度の異なるＬＥＤアレイ、例えば、６００ｄｐｉのＬＥＤアレイと、１２００ｄｐｉのＬＥＤアレイとでは、駆動方法の違いにより時分割の駆動方法が異なる。このため、解像度の異なるＬＥＤアレイでは、異なる駆動回路を使用する必要がある。
【0009】
従って、ＬＥＤアレイチップ形成プロセスで、ＬＥＤアレイの解像度に合せて、そのＬＥＤアレイを駆動するための駆動回路を変更する必要がある。
【0010】
そこで、本開示の一又は複数の態様は、発光素子アレイの解像度が異なっていても、同じ駆動回路を使用できるようにすることを目的とする。
【課題を解決するための手段】
【0011】
本開示の一態様に係る露光装置は、第１の解像度の第１の発光素子アレイ及び前記第１の解像度とは異なる第２の解像度の第２の発光素子アレイの何れか一方と、前記第１の発光素子アレイが接続された第１のモード、及び、前記第２の発光素子アレイが接続された第２のモードの何れか一方で動作する駆動回路と、を備え、前記駆動回路は、前記第１のモードで使用する電流を設定するための第１の補正用データ及び前記第２のモードで使用する電流を設定するための第２の補正用データを記憶する記憶部と、前記第１の補正用データ及び前記第２の補正用データの何れか一方を選択データとして選択する選択部と、前記第１の発光素子アレイ及び前記第２の発光素子アレイの何れか一方に、前記選択データで設定される電流を流す発光素子駆動部と、前記第１のモードにおいて、前記選択部に前記第１の補正用データを選択させて、画像データに従って前記第１の発光素子アレイを第１の時分割で駆動させ、前記第２のモードにおいて、前記選択部に前記第２の補正用データを選択させて、画像データに従って前記第２の発光素子アレイを第２の時分割で駆動させる制御部と、を備えることを特徴とする。
【0012】
本開示の一態様に係るＬＥＤヘッドは、上記の露光装置を備えることを特徴とする。
【0013】
本開示の一態様に係るＬＥＤヘッドは、上記の露光装置を備えることを特徴とする。
【発明の効果】
【0014】
本開示の一又は複数の態様によれば、発光素子アレイの解像度が異なっていても、同じ駆動回路を使用することができる。
【図面の簡単な説明】
【0015】
【図1】実施の形態１に係る露光装置を備える画像形成装置の構成を概略的に示す断面図である。
【図2】実施の形態１における駆動回路の構成を概略的に示すブロック図である。
【図3】１２００ｄｐｉのＬＥＤアレイを構成する発光サイリスタの配線図である。
【図4】６００ｄｐｉのＬＥＤアレイを構成する発光サイリスタの配線図である。
【図5】ＬＥＤアレイが１２００ｄｐｉである場合のブロック図である。
【図6】ＬＥＤアレイが６００ｄｐｉである場合のブロック図である。
【図7】１２００ｄｐｉのモードでの印刷駆動時のタイムチャートである。
【図8】６００ｄｐｉのモードでの印刷駆動時のタイムチャートである。
【図9】実施の形態２における発光サイリスタヘッドの断面図である。
【図10】変形例における、６００ｄｐｉのＬＥＤアレイを構成する発光ＬＥＤの配線図である。
【図11】変形例における駆動回路の構成を概略的に示すブロック図である。
【発明を実施するための形態】
【0016】
実施の形態１．
図１は、実施の形態１に係る露光装置を備える画像形成装置１００の構成を概略的に示す断面図である。
なお、図１において、大文字のＫは、ブラックに関連する要素を、大文字のＹは、イエローに関連する要素を、大文字のＭは、マゼンダに関連する要素を、大文字のＣは、シアンに関連する要素を、それぞれ示すものとする。
図１は、実施の形態１に係る露光装置を備える画像形成装置１００の構成を概略的に示す断面図である。
なお、図１において、大文字のＫは、ブラックに関連する要素を、大文字のＹは、イエローに関連する要素を、大文字のＭは、マゼンダに関連する要素を、大文字のＣは、シアンに関連する要素を、それぞれ示すものとする。
【0017】
画像形成装置１００は、例えば、電子写真方式のカラープリンタである。
画像形成装置１００では、四つの独立した画像形成ユニット１０１Ｋ、１０１Ｙ、１０１Ｍ、１０１Ｃが、記録媒体としての用紙の挿入側から排出側に沿って配置されている。
画像形成装置１００では、四つの独立した画像形成ユニット１０１Ｋ、１０１Ｙ、１０１Ｍ、１０１Ｃが、記録媒体としての用紙の挿入側から排出側に沿って配置されている。
【0018】
画像形成ユニット１０１Ｋ、１０１Ｙ、１０１Ｍ、１０１Ｃのそれぞれは、ブラック、イエロー、マゼンダ及びシアンの現像剤であるトナーを用いたトナー像（現像剤像）を形成する。なお、記録媒体として、用紙の他に、ＯＨＰ（ＯｖｅｒＨｅａｄ Ｐｒｏｊｅｃｔｏｒ）用紙、封筒、複写紙又は特殊紙等を使用することができる。
【0019】
画像形成ユニット１０１Ｋ、１０１Ｙ、１０１Ｍ、１０１Ｃのそれぞれは、像担持体としての感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれと、帯電ローラ１０３Ｋ、１０３Ｙ、１０３Ｍ、１０３Ｃのそれぞれと、現像ローラ１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃのそれぞれと、トナー供給ローラ１０５Ｋ、１０５Ｙ、１０５Ｙ、１０５Ｍ、１０５Ｃのそれぞれとを備える。
【0020】
感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれは、像を担持する像担持体である。
帯電ローラ１０３Ｋ、１０３Ｙ、１０３Ｍ、１０３Ｃのそれぞれは、感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれの表面を一様に帯電させる帯電器である。
現像ローラ１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃのそれぞれは、感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれの表面に形成された静電潜像にトナーを付着させ、可視像である各色のトナー像を形成する現像器である。
帯電ローラ１０３Ｋ、１０３Ｙ、１０３Ｍ、１０３Ｃのそれぞれは、感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれの表面を一様に帯電させる帯電器である。
現像ローラ１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃのそれぞれは、感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれの表面に形成された静電潜像にトナーを付着させ、可視像である各色のトナー像を形成する現像器である。
【0021】
トナー供給ローラ１０５Ｋ、１０５Ｙ、１０５Ｙ、１０５Ｍ、１０５Ｃのそれぞれは、現像ローラ１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃのそれぞれにトナーを供給する現像剤供給器である。トナー供給ローラ１０５Ｋ、１０５Ｙ、１０５Ｙ、１０５Ｍ、１０５Ｃのそれぞれは、トナーカートリッジ１０６Ｋ、１０６Ｙ、１０６Ｍ、１０６Ｃのそれぞれからのトナーを、現像ローラ１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃのそれぞれに供給する。
【0022】
また、現像ローラ１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃのそれぞれには、現像ブレード１０７Ｋ、１０７Ｙ、１０７Ｍ、１０７Ｃのそれぞれが圧接されている。
現像ブレード１０７Ｋ、１０７Ｙ、１０７Ｍ、１０７Ｃのそれぞれは、現像ローラ１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃのそれぞれの表面において、トナーを薄層化する。
現像ブレード１０７Ｋ、１０７Ｙ、１０７Ｍ、１０７Ｃのそれぞれは、現像ローラ１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃのそれぞれの表面において、トナーを薄層化する。
【0023】
露光装置であるＬＥＤヘッド１０８Ｋ、１０８Ｙ、１０８Ｍ、１０８Ｃのそれぞれは、感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれよりも上方において、感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれと対向する位置に配置されている。
【0024】
ＬＥＤヘッド１０８Ｋ、１０８Ｙ、１０８Ｍ、１０８Ｃのそれぞれは、それぞれの色の画像データに従って、感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれの表面を露光し、感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれに静電潜像を形成するＬＥＤアレイ１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃのそれぞれを備えている。ＬＥＤアレイ１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃのそれぞれは、感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれに対向するように、配置されている。なお、ＬＥＤアレイ１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃのそれぞれを特に区別する必要がない場合には、ＬＥＤアレイ１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃの何れかをＬＥＤアレイ１０９という。
【0025】
感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃよりも下方には、転写ユニットが配設されている。転写ユニットは、転写装置としての転写ローラ１１０Ｋ、１１０Ｙ、１１０Ｍ、１１０Ｃと、搬送ベルト１１１とを備える。
【0026】
転写ローラ１１０Ｋ、１１０Ｙ、１１０Ｍ、１１０Ｃのそれぞれは、搬送ベルト１１１を介して各感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれと対向して配置され、用紙をトナーと逆の極性に帯電させ、それぞれの色のトナー像を用紙に転写するローラである。
【0027】
搬送ベルト１１１は、図１中の矢印ｄ方向へ走行自在にされている。搬送ベルト１１１は、用紙を矢印ｄ方向へ搬送する。
【0028】
画像形成装置１００の下部には、搬送ベルト１１１に用紙を供給するための給紙機構が配置されている。給紙機構は、用紙収容カセット１１２、用紙色測色部１１３、ホッピングローラ１１４及びレジストローラ１１５を備える。
【0029】
用紙収容カセット１１２は、用紙を収容する媒体収容部である。
用紙色測色部１１３は、用紙収容カセット１１２内に収容されている用紙の色を測色する媒体色測色部である。
用紙色測色部１１３は、用紙収容カセット１１２内に収容されている用紙の色を測色する媒体色測色部である。
【0030】
ホッピングローラ１１４は、用紙収容カセット１１２から一枚の用紙を取り出す。
レジストローラ１１５は、ホッピングローラ１１４で取り出された一枚の用紙を搬送ベルト１１１に供給する。
レジストローラ１１５は、ホッピングローラ１１４で取り出された一枚の用紙を搬送ベルト１１１に供給する。
【0031】
更に、搬送ベルト１１１の排出側には、定着器１１６が設けられている。定着器１１６は、加熱ローラ及びバックアップローラを有し、用紙上に転写されたトナーを加圧及び加熱することによって定着させる。
【0032】
定着器１１６の排出側に、図示しない排出ローラ、ピンチローラ及び用紙スタッカ等が設けられており、定着器１１６で画像が定着された用紙が、画像形成装置１００の外部に排出される。
【0033】
画像形成装置の動作について説明する。
先ず、用紙収容カセット１１２内の用紙は、ホッピングローラ１１４によって繰り出され、レジストローラ１１５へ送られる。続いて、その用紙は、レジストローラ１１５から搬送ベルト１１１に送られ、この搬送ベルト１１１の走行に伴って、画像形成ユニット１０１Ｋ、１０１Ｙ、１０１Ｍ、１０１Ｃへと搬送される。
先ず、用紙収容カセット１１２内の用紙は、ホッピングローラ１１４によって繰り出され、レジストローラ１１５へ送られる。続いて、その用紙は、レジストローラ１１５から搬送ベルト１１１に送られ、この搬送ベルト１１１の走行に伴って、画像形成ユニット１０１Ｋ、１０１Ｙ、１０１Ｍ、１０１Ｃへと搬送される。
【0034】
画像形成ユニット１０１Ｋ、１０１Ｙ、１０１Ｍ、１０１Ｃのそれぞれにおいて、感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれの表面は、帯電ローラ１０３Ｋ、１０３Ｙ、１０３Ｍ、１０３Ｃのそれぞれによって一様に帯電される。そして、ＬＥＤヘッド１０８Ｋ、１０８Ｙ、１０８Ｍ、１０８Ｃのそれぞれによって露光されることで、感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれの表面には、静電潜像が形成される。
【0035】
その静電潜像には、現像ローラ１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃのそれぞれで薄層化されたトナーが静電的に付着されて、感光体ドラム１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃのそれぞれの表面には、対応する色のトナー像が形成される。
【0036】
そのトナー像は、転写ローラ１１０Ｋ、１１０Ｙ、１１０Ｍ、１１０Ｃのそれぞれによって搬送ベルト１１１によって搬送されてきた用紙に転写される。カラーのトナー像が転写された用紙は、定着器１１６に送られる。
【0037】
この定着器１１６は、カラーのトナー像を用紙に定着させる。これにより、その用紙には、カラー画像が形成される。トナー像が形成された用紙は、図示しない排出ローラ及びピンチローラに挟持され、用紙スタッカへ排出される。このような過程を経て、カラー画像が用紙上に形成される。
【0038】
図２は、実施の形態１における駆動回路１２０の構成を概略的に示すブロック図である。
図１に示されている露光装置であるＬＥＤヘッド１０８Ｋ、１０８Ｙ、１０８Ｍ、１０８Ｃのそれぞれは、ＬＥＤアレイ１０９と、駆動回路１２０とを備えている。ＬＥＤアレイ１０９と、駆動回路１２０とは、一体化することでＬＥＤアレイチップを構成する。言い換えると、ＬＥＤアレイ１０９と、駆動回路１２０とは、Ｓｉ等の分子間結合により張り合わされている。
図１に示されている露光装置であるＬＥＤヘッド１０８Ｋ、１０８Ｙ、１０８Ｍ、１０８Ｃのそれぞれは、ＬＥＤアレイ１０９と、駆動回路１２０とを備えている。ＬＥＤアレイ１０９と、駆動回路１２０とは、一体化することでＬＥＤアレイチップを構成する。言い換えると、ＬＥＤアレイ１０９と、駆動回路１２０とは、Ｓｉ等の分子間結合により張り合わされている。
【0039】
実施の形態１では、露光装置は、第１の解像度の発光素子アレイである第１の発光素子アレイ及びその第１の解像度とは異なる第２の解像度の発光素子アレイである第２の発光素子アレイの何れか一方と、第１の発光素子アレイが接続された第１のモード及び第２の発光素子アレイが接続された第２のモードの何れか一方で動作する駆動回路１２０とを備える。
ここでは、駆動回路１２０は、１２００ｄｐｉのＬＥＤアレイ１０９と、６００ｄｐｉのＬＥＤアレイ１０９とに対応するものとして説明する。
ここでは、駆動回路１２０は、１２００ｄｐｉのＬＥＤアレイ１０９と、６００ｄｐｉのＬＥＤアレイ１０９とに対応するものとして説明する。
【0040】
駆動回路１２０には、四つの印刷データ信号ＤＡＴＡＩ０～ＤＡＴＡＩ３が入力される。四つの印刷データ信号ＤＡＴＡＩ０～ＤＡＴＡＩ３が入力されるため、四画素分のデータをクロック信号毎に送出することができる。そのデータは、シフトレジスタ回路１２１に順次転送される。
【0041】
次に、ラッチ信号ＬＯＡＤ－Ｐが駆動回路１２０に入力されると、シフトレジスタ回路１２１から、ビットデータがラッチ回路１２２にラッチされる。
【0042】
続いて、そのビットデータと、駆動回路１２０に入力される印刷駆動信号ＳＴＢ－Ｎとによって、ＬＥＤアレイ１０９の内、Ｈｉｇｈレベルであるドットデータに対応する発光素子が点灯される。なお、符号ＶＤＤＨは、電源を示し、符号ＨＳＹＮＣ－Ｎは、時分割駆動において初期状態を設定するための同期信号を示し、符号ＶＲＥＦは、ＬＥＤ駆動電流の基準電圧を示す。
【0043】
メモリセルアレイ１２３は、各発光素子の光量のばらつきを補正するための補正データ、ＬＥＤアレイ１０９の光量補正データ、又は、ＬＥＤアレイ１０９を使用した製品毎の固有データといった補正用データを格納する。補正用データは、ＬＥＤアレイ１０９への印加電位を調整することにより補正を行うものとする。ここでは、メモリセルアレイ１２３は、第１のモードで使用する電位を設定するための第１の補正用データ及び第２のモードで使用する電位を設定するための第２の補正用データを記憶する記憶部として機能する。
【0044】
マルチプレクサ１２４は、メモリセルアレイ１２３から読み出して出力する補正用データを切り替える。
言い換えると、マルチプレクサ１２４は、第１の補正用データ及び第２の補正用データの何れか一方を、選択データとして選択する選択部として機能する。
言い換えると、マルチプレクサ１２４は、第１の補正用データ及び第２の補正用データの何れか一方を、選択データとして選択する選択部として機能する。
【0045】
ＬＥＤ駆動回路１２５は、ＬＥＤアレイ１０９を駆動する。
ここでは、ＬＥＤ駆動回路１２５は、第１の発光素子アレイ及び第２の発光素子アレイの何れか一方に、選択データで設定される電流を流す発光素子駆動部として機能する。
ここでは、ＬＥＤ駆動回路１２５は、第１の発光素子アレイ及び第２の発光素子アレイの何れか一方に、選択データで設定される電流を流す発光素子駆動部として機能する。
【0046】
書き込み制御回路１３０は、印刷駆動信号ＳＴＢ－Ｎと、ラッチ信号ＬＯＡＤ－Ｐとに基づき、ＬＥＤアレイ１０９に対する、駆動オン／オフ制御信号と、補正用データのメモリセルアレイ１２３に対する書き込み信号、及び、モード設定を行うときの書き込み指令信号を発生する。
【0047】
制御回路１３１は、マルチプレクサ１２４に対し、メモリセルアレイ１２３から読み出して出力する補正用データを切り替える信号を与える制御部として機能する。
例えば、制御回路１３１は、第１のモードにおいて、マルチプレクサ１２４に第１の補正用データを選択させて、ゲート駆動回路１３２に画像データに従って第１の発光素子アレイを第１の時分割で駆動させる。また、制御回路１３１は、第２のモードにおいて、マルチプレクサ１２４に第２の補正用データを選択させて、ゲート駆動回路１３２に画像データに従って第２の発光素子アレイを第２の時分割で駆動させる。
例えば、制御回路１３１は、第１のモードにおいて、マルチプレクサ１２４に第１の補正用データを選択させて、ゲート駆動回路１３２に画像データに従って第１の発光素子アレイを第１の時分割で駆動させる。また、制御回路１３１は、第２のモードにおいて、マルチプレクサ１２４に第２の補正用データを選択させて、ゲート駆動回路１３２に画像データに従って第２の発光素子アレイを第２の時分割で駆動させる。
【0048】
ゲート駆動回路１３２は、書き込み制御回路１３０及び制御回路１３１からの切り替え信号により、ゲート出力をシフトするシフト部として機能する。
分割切替回路１３３は、時分割の切り替えを行う。
分割切替回路１３３は、時分割の切り替えを行う。
【0049】
以上のように、駆動回路１２０は、回路網（ｃｉｒｃｕｔｒｙ）により構成することができる。
【0050】
図３は、１２００ｄｐｉのＬＥＤアレイ１０９を構成する発光サイリスタの配線図である。
ここでは、ＬＥＤアレイ１０９は、８分割のＮゲート構成となっている。
図３では、ＬＥＤアレイ１０９に含まれている８ドットに対応する発光サイリスタからなる部分ＬＥＤアレイ１４０を用いて説明する。
ここでは、ＬＥＤアレイ１０９は、８分割のＮゲート構成となっている。
図３では、ＬＥＤアレイ１０９に含まれている８ドットに対応する発光サイリスタからなる部分ＬＥＤアレイ１４０を用いて説明する。
【0051】
ＬＥＤ駆動回路１２５のパッドＤＯ１から、アノード配線１４１が、部分ＬＥＤアレイ１４０に接続されている。
【0052】
部分ＬＥＤアレイ１４０を構成する発光サイリスタのそれぞれに、ゲートＧ１～Ｇ８のゲート配線１４２Ａ～１４２Ｈがつながっている。ゲート配線１４２Ａ～１４２Ｈは、それぞれのゲートＧ１～Ｇ８のビア１４３Ａ～１４３Ｈにつながっている。
【0053】
部分ＬＥＤアレイ１４０に接続されるカソード配線１４４Ａ～１４４Ｄは、それぞれカソードのビア１４５Ａ～１４５Ｄに接続されており、図示しない配線で共通のカソードとなっている。
【0054】
図４は、６００ｄｐｉのＬＥＤアレイ１０９を構成する発光サイリスタの配線図である。
ここでは、ＬＥＤアレイ１０９は、４分割のＮゲート構成となっている。
図４では、ＬＥＤアレイ１０９に含まれている４ドットに対応する発光サイリスタからなる部分ＬＥＤアレイ１５０を用いて説明する。
ここでは、ＬＥＤアレイ１０９は、４分割のＮゲート構成となっている。
図４では、ＬＥＤアレイ１０９に含まれている４ドットに対応する発光サイリスタからなる部分ＬＥＤアレイ１５０を用いて説明する。
【0055】
ＬＥＤ駆動回路１２５のパッドＤＯ１から、アノード配線１５１が、部分ＬＥＤアレイ１５０に接続されている。
【0056】
部分ＬＥＤアレイ１５０を構成する発光サイリスタのそれぞれに、ゲートＧ１、Ｇ３、Ｇ５、Ｇ７のゲート配線１５２Ａ～１５２Ｄがつながっている。ゲート配線１５２Ａ～１５２Ｄは、それぞれのゲートＧ１、Ｇ３、Ｇ５、Ｇ７のビア１５３Ａ～１５３Ｄにつながっている。
【0057】
部分ＬＥＤアレイ１５０に接続されるカソード配線１５４Ａ～１５４Ｄは、それぞれカソードのビア１５５Ａ～１５５Ｄに接続されており、図示しない配線で共通のカソードとなっている。
【0058】
以上のように、本実施の形態では、第１の発光素子アレイ及び第２の発光素子アレイは、複数の発光サイリスタを配列したＬＥＤアレイ１０９であり、制御回路１３１は、複数の発光サイリスタのゲートに電圧を印加することにより、第１の時分割又は第２の時分割で、複数の発光サイリスタを駆動させる。
【0059】
図５及び図６は、時分割切替制御の概要を示すブロック図である。
図５は、ＬＥＤアレイ１０９が１２００ｄｐｉである場合のブロック図である。
分割切替回路１３３に、１２００ｄｐｉを示すモード設定が指示されると、分割切替回路１３３は、書き込み制御回路１３０及び制御回路１３１に、１２００ｄｐｉのモードでの処理を設定する。ここでは、分割切替回路１３３は、書き込み制御回路１３０及び制御回路１３１に、８分割の設定を行う。
図５は、ＬＥＤアレイ１０９が１２００ｄｐｉである場合のブロック図である。
分割切替回路１３３に、１２００ｄｐｉを示すモード設定が指示されると、分割切替回路１３３は、書き込み制御回路１３０及び制御回路１３１に、１２００ｄｐｉのモードでの処理を設定する。ここでは、分割切替回路１３３は、書き込み制御回路１３０及び制御回路１３１に、８分割の設定を行う。
【0060】
このような設定を受けて、書き込み制御回路１３０及び制御回路１３１は、駆動するゲートの選択を行う。
例えば、書き込み制御回路１３０及び制御回路１３１のそれぞれから、ゲート駆動回路１３２に切替信号が与えられる。制御回路１３１からは、ラッチ信号ＬＯＡＤ－Ｐ及び同期信号ＨＳＹＮＣ－Ｎに同期して、使用するゲートを切り替えるためのゲート切替信号がゲート駆動回路１３２に与えられる。ここでは、全てのゲートＧ１～Ｇ８が選択される。また、書き込み制御回路１３０からは、印刷駆動信号ＳＴＢ－Ｎ及びラッチ信号ＬＯＡＤ－Ｐに同期して、使用するゲート出力の状態をオン及びオフに設定するためのオン／オフ切替信号がゲート駆動回路１３２に入力される。ここでは、全てのゲートＧ１～Ｇ８の出力がオンに設定される。
例えば、書き込み制御回路１３０及び制御回路１３１のそれぞれから、ゲート駆動回路１３２に切替信号が与えられる。制御回路１３１からは、ラッチ信号ＬＯＡＤ－Ｐ及び同期信号ＨＳＹＮＣ－Ｎに同期して、使用するゲートを切り替えるためのゲート切替信号がゲート駆動回路１３２に与えられる。ここでは、全てのゲートＧ１～Ｇ８が選択される。また、書き込み制御回路１３０からは、印刷駆動信号ＳＴＢ－Ｎ及びラッチ信号ＬＯＡＤ－Ｐに同期して、使用するゲート出力の状態をオン及びオフに設定するためのオン／オフ切替信号がゲート駆動回路１３２に入力される。ここでは、全てのゲートＧ１～Ｇ８の出力がオンに設定される。
【0061】
また、書き込み制御回路１３０は、メモリセルアレイ１２３に書き込むタイミングを制御することにより、全てのゲートＧ１～Ｇ８に対応するメモリセルに補正用データを書き込む。
【0062】
図６は、ＬＥＤアレイ１０９が６００ｄｐｉである場合のブロック図である。
分割切替回路１３３に、６００ｄｐｉを示すモード設定が指示されると、分割切替回路１３３は、書き込み制御回路１３０及び制御回路１３１に、６００ｄｐｉのモードでの処理を設定する。ここでは、分割切替回路１３３は、書き込み制御回路１３０及び制御回路１３１に、４分割の設定を行う。
分割切替回路１３３に、６００ｄｐｉを示すモード設定が指示されると、分割切替回路１３３は、書き込み制御回路１３０及び制御回路１３１に、６００ｄｐｉのモードでの処理を設定する。ここでは、分割切替回路１３３は、書き込み制御回路１３０及び制御回路１３１に、４分割の設定を行う。
【0063】
このような設定を受けて、書き込み制御回路１３０及び制御回路１３１は、駆動するゲートの選択を行う。
例えば、書き込み制御回路１３０及び制御回路１３１のそれぞれから、ゲート駆動回路１３２に切替信号が与えられる。制御回路１３１からは、ラッチ信号ＬＯＡＤ－Ｐ及び同期信号ＨＳＹＮＣ－Ｎに同期して、使用するゲートを切り替えるためのゲート切替信号がゲート駆動回路１３２に与えられる。ここでは、四つのゲートＧ１、Ｇ３、Ｇ５、Ｇ７が選択される。また、書き込み制御回路１３０からは、印刷駆動信号ＳＴＢ－Ｎ及びラッチ信号ＬＯＡＤ－Ｐに同期して、ゲート出力の状態をオン及びオフに設定するためのオン／オフ切替信号がゲート駆動回路１３２に入力される。ここでは、四つのゲートＧ１、Ｇ３、Ｇ５、Ｇ７の出力がオンに設定される。
例えば、書き込み制御回路１３０及び制御回路１３１のそれぞれから、ゲート駆動回路１３２に切替信号が与えられる。制御回路１３１からは、ラッチ信号ＬＯＡＤ－Ｐ及び同期信号ＨＳＹＮＣ－Ｎに同期して、使用するゲートを切り替えるためのゲート切替信号がゲート駆動回路１３２に与えられる。ここでは、四つのゲートＧ１、Ｇ３、Ｇ５、Ｇ７が選択される。また、書き込み制御回路１３０からは、印刷駆動信号ＳＴＢ－Ｎ及びラッチ信号ＬＯＡＤ－Ｐに同期して、ゲート出力の状態をオン及びオフに設定するためのオン／オフ切替信号がゲート駆動回路１３２に入力される。ここでは、四つのゲートＧ１、Ｇ３、Ｇ５、Ｇ７の出力がオンに設定される。
【0064】
また、書き込み制御回路１３０は、メモリセルアレイ１２３に書き込むタイミングを制御することにより、四つのゲートＧ１、Ｇ３、Ｇ５、Ｇ７に対応するメモリセルに補正用データを書き込む。
【0065】
図７及び図８は、印刷駆動時のタイムチャートを示す。
図７は、１２００ｄｐｉのモードでの印刷駆動時のタイムチャートである。
実施の形態１では、分割切替回路１３３は、時分割切替のモード設定に応じて、データをシフトレジスタ回路１２１に書き込むことで、補正用データの格納先が、選択されたゲートに対応するメモリセルアレイ１２３となる。
図７は、１２００ｄｐｉのモードでの印刷駆動時のタイムチャートである。
実施の形態１では、分割切替回路１３３は、時分割切替のモード設定に応じて、データをシフトレジスタ回路１２１に書き込むことで、補正用データの格納先が、選択されたゲートに対応するメモリセルアレイ１２３となる。
【0066】
ここでは、図７において、ゲートＧ１に対応する印刷データ信号が入力される場合について説明する。
符号１６０で示される同期信号ＨＳＹＮＣ－Ｎが制御回路１３１に入力されると、制御回路１３１は、ゲート駆動回路１３２に、全てのゲートＧ１～Ｇ８を使用するためのゲート切替信号を与える。また、制御回路１３１は、マルチプレクサ１２４を制御して、全てのゲートＧ１～Ｇ８に対応する補正用データを選択させる。
符号１６０で示される同期信号ＨＳＹＮＣ－Ｎが制御回路１３１に入力されると、制御回路１３１は、ゲート駆動回路１３２に、全てのゲートＧ１～Ｇ８を使用するためのゲート切替信号を与える。また、制御回路１３１は、マルチプレクサ１２４を制御して、全てのゲートＧ１～Ｇ８に対応する補正用データを選択させる。
【0067】
分割切替回路１３３には、ゲートＧ１に対応する印刷データ信号１６１が入力される。分割切替回路１３３は、符号１６２で示されているクロック信号ＣＬＫＩに応じて、その信号に対応するビットデータをシフトレジスタ回路１２１に書き込む。ここでは、１２クロックのクロック信号ＣＬＫＩが入力されるため、一つのクロックで４画素分のデータが書き込まれ、合計４８画素分のビットデータが書き込まれる。
【0068】
次に、シフトレジスタ回路１２１に格納されたビットデータは、符号１６３で示されるラッチ信号ＬＯＡＤ－Ｐによりラッチ回路１２２にラッチされる。
そして、制御回路１３１により選択されたゲートＧ１～Ｇ８が駆動して、書き込み制御回路１３０により出力はオンに設定されているため、符号１６５の区間で選択されたゲートの出力はオンになる。符号１６４で示される印刷駆動信号ＳＴＢ－Ｎが書き込み制御回路１３０に入力されると、ＬＥＤ駆動回路１２５がオン／オフ動作を行う。
そして、制御回路１３１により選択されたゲートＧ１～Ｇ８が駆動して、書き込み制御回路１３０により出力はオンに設定されているため、符号１６５の区間で選択されたゲートの出力はオンになる。符号１６４で示される印刷駆動信号ＳＴＢ－Ｎが書き込み制御回路１３０に入力されると、ＬＥＤ駆動回路１２５がオン／オフ動作を行う。
【0069】
ラッチ回路１２２から出力されるドットデータと、マルチプレクサ１２４から出力されるメモリセルアレイ１２３に格納された補正用データとによる制御用の電流に基づき、ＬＥＤ駆動回路１２５は、ＬＥＤアレイ１０９を駆動する為のＬＥＤ駆動電流を出力する。これにより、駆動されているゲートの発光素子であるＬＥＤが発光する。
なお、ラッチ信号ＬＯＡＤ－Ｐが入力されると、ラッチ回路１２２に、印刷データに対応するビットデータがラッチされ、制御回路１３１により駆動するゲートがシフトされる。
なお、ラッチ信号ＬＯＡＤ－Ｐが入力されると、ラッチ回路１２２に、印刷データに対応するビットデータがラッチされ、制御回路１３１により駆動するゲートがシフトされる。
【0070】
図８は、６００ｄｐｉのモードでの印刷駆動時のタイムチャートである。
ここでは、図８において、ゲートＧ１に対応する印刷データ信号が入力される場合について説明する。
符号１７０で示される同期信号ＨＳＹＮＣ－Ｎが制御回路１３１に入力されると、制御回路１３１は、ゲート駆動回路１３２に、四つのゲートＧ１、Ｇ３、Ｇ５、Ｇ７を使用するためのゲート切替信号を与える。また、制御回路１３１は、マルチプレクサ１２４を制御して、四つのゲートＧ１、Ｇ３、Ｇ５、Ｇ７に対応する補正用データを選択させる。
ここでは、図８において、ゲートＧ１に対応する印刷データ信号が入力される場合について説明する。
符号１７０で示される同期信号ＨＳＹＮＣ－Ｎが制御回路１３１に入力されると、制御回路１３１は、ゲート駆動回路１３２に、四つのゲートＧ１、Ｇ３、Ｇ５、Ｇ７を使用するためのゲート切替信号を与える。また、制御回路１３１は、マルチプレクサ１２４を制御して、四つのゲートＧ１、Ｇ３、Ｇ５、Ｇ７に対応する補正用データを選択させる。
【0071】
分割切替回路１３３には、ゲートＧ１に対応する印刷データ信号１７１が入力される。分割切替回路１３３は、符号１７２で示されているクロック信号ＣＬＫＩに応じて、その信号に対応するビットデータをシフトレジスタ回路１２１に書き込む。ここでは、１２クロックのクロック信号ＣＬＫＩが入力されるため、一つのクロックで４画素分のデータが書き込まれ、合計４８画素分のビットデータが書き込まれる。
【0072】
次に、シフトレジスタ回路１２１に格納されたビットデータは、符号１７３で示されるラッチ信号ＬＯＡＤ－Ｐによりラッチ回路１２２にラッチされる。
そして、制御回路１３１により選択されたゲートＧ１、Ｇ３、Ｇ５、Ｇ７が駆動して、書き込み制御回路１３０により出力はオンに設定されているため、符号１７５の区間で選択されたゲートの出力はオンになる。符号１７４で示される印刷駆動信号ＳＴＢ－Ｎが書き込み制御回路１３０に入力されると、ＬＥＤ駆動回路１２５がオン／オフ動作を行う。
そして、制御回路１３１により選択されたゲートＧ１、Ｇ３、Ｇ５、Ｇ７が駆動して、書き込み制御回路１３０により出力はオンに設定されているため、符号１７５の区間で選択されたゲートの出力はオンになる。符号１７４で示される印刷駆動信号ＳＴＢ－Ｎが書き込み制御回路１３０に入力されると、ＬＥＤ駆動回路１２５がオン／オフ動作を行う。
【0073】
ラッチ回路１２２から出力されるドットデータと、マルチプレクサ１２４から出力されるメモリセルアレイ１２３に格納された補正用データとによる制御用の電流に基づき、ＬＥＤ駆動回路１２５は、ＬＥＤアレイ１０９を駆動する為のＬＥＤ駆動電流を出力する。これにより、駆動されているゲートの発光素子であるＬＥＤが発光する。
なお、ラッチ信号ＬＯＡＤ－Ｐが入力されると、ラッチ回路１２２に、印刷データに対応するビットデータがラッチされ、制御回路１３１により駆動するゲートがシフトされる。
なお、ラッチ信号ＬＯＡＤ－Ｐが入力されると、ラッチ回路１２２に、印刷データに対応するビットデータがラッチされ、制御回路１３１により駆動するゲートがシフトされる。
【0074】
実施の形態１では、６００ｄｐｉのモード設定時に、ゲートＧ１、Ｇ３、Ｇ５、Ｇ７が選択されているが、ゲートＧ２、Ｇ４、Ｇ６、Ｇ８等のように、分割数に対応していれば別のゲートが選択されてもよい。
【0075】
以上のように、実施の形態１によれば、時分割切替のモード設定により、駆動回路１２０において、６００ｄｐｉの駆動を行うモードと、１２００ｄｐｉの駆動を行うモードとを切り替えることができるため、ＬＥＤアレイ１０９に使用する駆動回路１２０を共通化することができる。そして、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の共通化による大量生産によるコストダウン及びプロセス工程の短縮化が見込める。
【0076】
６００ｄｐｉのＬＥＤアレイ１０９と、１２００ｄｐｉのＬＥＤアレイ１０９のチップの形成は、配線パターンのマスク変更のみで変更可能であるため、ＩＣ部品自体を変えずに済む。
【0077】
６００ｄｐｉのモード設定において、ゲートＧ１、Ｇ２、Ｇ３、Ｇ４のように隣接するゲートを使用する場合には、カソードをまたいで配線が行われるため、プロセス工程が増えてしまう。実施の形態１のように、使用するゲートが隣接しないようにすることで、カソードまたぐことなく配線可能となり、配線工程のマスクパターン修正のみで対応可能である。
【0078】
また、６００ｄｐｉのモード設定において、ゲートＧ１、Ｇ２、Ｇ４、Ｇ７のように、非等間隔に配置されたゲートを使用することもできるが、実施の形態１のように、等間隔に配置されているゲートを使用することで、マスク設計のパターンを繰り返しで作成できる。プロセスの観点でもパターンの繰り返しの方が安定する。配線の反射による発光のばらつきも抑えられる。
【0079】
実施の形態２．
実施の形態２では、実施の形態１に記載されているＬＥＤアレイ１０９と、駆動回路１２０とを有するチップであるＬＥＤアレイチップを用いて、画像形成装置１００で用いられる光プリントヘッドであるＬＥＤヘッドとしての発光サイリスタヘッドを説明する。
実施の形態２では、実施の形態１に記載されているＬＥＤアレイ１０９と、駆動回路１２０とを有するチップであるＬＥＤアレイチップを用いて、画像形成装置１００で用いられる光プリントヘッドであるＬＥＤヘッドとしての発光サイリスタヘッドを説明する。
【0080】
図９は、実施の形態２における発光サイリスタヘッド１８０の断面図である。
図９に示されているように、発光サイリスタヘッド１８０は、ベース部材１８１と、ＣＯＢ基板１８２と、発光サイリスタチップ１８３と、レンズアレイ１８４と、レンズホルダ１８５と、クランパ１８６とを備える。
図９に示されているように、発光サイリスタヘッド１８０は、ベース部材１８１と、ＣＯＢ基板１８２と、発光サイリスタチップ１８３と、レンズアレイ１８４と、レンズホルダ１８５と、クランパ１８６とを備える。
【0081】
ベース部材１８１は、ＣＯＢ基板１８２を固定するための部材であり、その側面にはクランパ１８６を用いて、ＣＯＢ基板１８２及びレンズホルダ１８５をベース部材１８１に固定するための開口部１８１ａが設けられている。ベース部材１８１は、有機高分子材料等を用いて射出形成されている。
【0082】
ＣＯＢ基板１８２は、発光サイリスタチップ１８３を基板上に一体化したユニットである。
発光サイリスタチップ１８３は、ＩＣ上に発光サイリスタアレイであるＬＥＤアレイ１０９を形成したものである。
発光サイリスタチップ１８３は、ＩＣ上に発光サイリスタアレイであるＬＥＤアレイ１０９を形成したものである。
【0083】
レンズアレイ１８４は、柱状の光学レンズを発光サイリスタチップ１８３に沿って多数配列した光学レンズ群である。
レンズホルダ１８５は、レンズアレイ１８４をベース部材１８１の所定の位置に保持する部分である。
クランパ１８６は、ベース部材１８１に設けられた開口部１８１ａを介して、各構成部品を一体的に挟持するばね部材である。
レンズホルダ１８５は、レンズアレイ１８４をベース部材１８１の所定の位置に保持する部分である。
クランパ１８６は、ベース部材１８１に設けられた開口部１８１ａを介して、各構成部品を一体的に挟持するばね部材である。
【0084】
以上説明したように、実施の形態２におけるＬＥＤヘッドとしての発光サイリスタヘッド１８０は、実施の形態１で説明した駆動回路１２０を用いることにより、６００ｄｐｉのＬＥＤアレイ１０９と、１２００ｄｐｉのＬＥＤアレイ１０９とを共通化できる。
【0085】
実施の形態１及び２では、駆動回路１２０を、サイリスタＬＥＤに適用した例を説明したが、駆動回路１２０を、ゲートを使用しないアノード、カソードのみのＬＥＤアレイに適用することもできる。
【0086】
図１０は、６００ｄｐｉのＬＥＤアレイを構成する発光ＬＥＤの配線図である。
ここでは、ＬＥＤアレイは、４分割のコモンカソード構成となっている。
また、図１１は、この変形例における駆動回路１２０＃の構成を概略的に示すブロック図である。
図２に示されている駆動回路１２０のゲート駆動回路１３２の代わりに、カソード駆動回路１３４が設けられている。
ここでは、ＬＥＤアレイは、４分割のコモンカソード構成となっている。
また、図１１は、この変形例における駆動回路１２０＃の構成を概略的に示すブロック図である。
図２に示されている駆動回路１２０のゲート駆動回路１３２の代わりに、カソード駆動回路１３４が設けられている。
【0087】
カソード駆動回路１３４は、書き込み制御回路１３０及び制御回路１３１からの切り替え信号により、カソード出力をシフトする。
【0088】
図１０において、ＬＥＤ駆動回路１２５のパッドＤＯ１から、アノード配線１９１が、部分ＬＥＤアレイ１９０に、４ドット毎に接続されている。
【0089】
部分ＬＥＤアレイ１９０に接続されるカソード配線１９２Ａ、１９２Ｂ、１９２Ｃ、１９２Ｄは、それぞれカソードのビア１９３Ａ、１９３Ｂ、１９３Ｃ、１９３Ｄに接続されており、ＩＣ内の４本の共通カソード配線１９４Ａ、１９４Ｂ、１９４Ｃ、１９４Ｄとなっている。
【0090】
共通カソード配線１９４Ａ、１９４Ｂ、１９４Ｃ、１９４Ｄのコモンカソードの先には図示しないパワーＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが接続されている。
【0091】
図２に示されている駆動回路１２０では、ラッチ信号ＬＯＡＤ－Ｐが入力されるとゲート駆動回路１３２によりゲートの駆動をシフトして、駆動しているゲートのＬＥＤが発光する。一方、図１１に示されている駆動回路１２０＃では、ラッチ信号ＬＯＡＤ－Ｐが入力されたタイミングで、カソード駆動回路１３４が選択したコモンカソードのパワーＭＯＳトランジスタを順次駆動して、カソードをオンするタイミングをシフトさせることで、ＬＥＤを発光させる。
【0092】
言い換えると、この変形例では、第１の発光素子アレイ及び第２の発光素子アレイは、複数の発光ＬＥＤを配列したＬＥＤアレイであり、制御回路１３１は、複数の発光ＬＥＤのコモンに電流を流すことにより、第１の時分割又は第２の時分割で複数の発光ＬＥＤを駆動させる。
【符号の説明】
【0093】
１００ 画像形成装置、 １０９ ＬＥＤアレイ、 １２０ 駆動回路、 １２１ シフトレジスタ回路、 １２２ ラッチ回路、 １２３ メモリセルアレイ、 １２４ マルチプレクサ、 １２５ ＬＥＤ駆動回路、 １３０ 書き込み制御回路、 １３１ 制御回路、 １３２ ゲート駆動回路、 １３３ 分割切替回路、 １８０ 発光サイリスタヘッド。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】