知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024081832
(43)【公開日】2024-06-19
(54)【発明の名称】光学装置及び光学装置の製造方法
(51)【国際特許分類】
H01S 5/02 20060101AFI20240612BHJP
H01S 5/183 20060101ALI20240612BHJP
H01S 5/02355 20210101ALI20240612BHJP
H01L 33/44 20100101ALI20240612BHJP
H01S 5/0225 20210101ALI20240612BHJP
H01L 33/20 20100101ALI20240612BHJP
H01L 31/02 20060101ALI20240612BHJP
【ＦＩ】
H01S5/02
H01S5/183
H01S5/02355
H01L33/44
H01S5/0225
H01L33/20
H01L31/02 A
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022195290
(22)【出願日】2022-12-07
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100112874
【弁理士】
【氏名又は名称】渡邊 薫
(72)【発明者】
【氏名】小野 章吾
【テーマコード（参考）】
5F149
5F173
5F241
5F849
【Ｆターム（参考）】
5F149BB03
5F149EA03
5F149EA04
5F149GA20
5F149HA01
5F149HA05
5F149HA20
5F173AC03
5F173AC13
5F173AC53
5F173AD04
5F173AH03
5F173AL03
5F173AL21
5F173AP42
5F173AP93
5F173AQ05
5F173AR99
5F173MC30
5F173MD63
5F173MD65
5F173MD84
5F241CA13
5F241CA74
5F241CA76
5F241CB11
5F241CB25
5F241CB36
5F849BB03
5F849EA03
5F849EA04
5F849GA20
5F849HA01
5F849HA05
5F849HA20
(57)【要約】 （修正有）
【課題】製造プロセスにおいて、基板に成膜された薄膜の剥がれ、基板の欠け等の不具合を抑制することができる光学装置を提供する。
【解決手段】本技術に係る光学装置は、基板を含む第１素子構成部と、前記基板の一面に設けられた第２素子構成部と、を含む素子を備え、前記基板が、前記一面側とは反対の他面側の端及び／又は前記一面側の端に面取り部を有する、光学装置である。本技術に係る光学装置によれば、製造プロセスにおいて、基板に成膜された薄膜の剥がれ、基板の欠け等の不具合を抑制することができる光学装置を提供することができる。
【選択図】図１
【解決手段】本技術に係る光学装置は、基板を含む第１素子構成部と、前記基板の一面に設けられた第２素子構成部と、を含む素子を備え、前記基板が、前記一面側とは反対の他面側の端及び／又は前記一面側の端に面取り部を有する、光学装置である。本技術に係る光学装置によれば、製造プロセスにおいて、基板に成膜された薄膜の剥がれ、基板の欠け等の不具合を抑制することができる光学装置を提供することができる。
【選択図】図１
【特許請求の範囲】
【請求項1】
基板を含む第１素子構成部と、
前記基板の一面に設けられた第２素子構成部と、
を含む素子を備え、
前記基板が、前記一面側とは反対の他面側の端及び／又は前記一面側の端に面取り部を有する、光学装置。
前記基板の一面に設けられた第２素子構成部と、
を含む素子を備え、
前記基板が、前記一面側とは反対の他面側の端及び／又は前記一面側の端に面取り部を有する、光学装置。
【請求項2】
前記基板が前記他面側の端に前記面取り部を有する場合に、前記第１素子構成部が前記他面側から薄膜で覆われ、
前記基板が前記一面側の端に前記面取り部を有する場合に、前記第２素子構成部が前記一面側から薄膜で覆われている、請求項１に記載の光学装置。
前記基板が前記一面側の端に前記面取り部を有する場合に、前記第２素子構成部が前記一面側から薄膜で覆われている、請求項１に記載の光学装置。
【請求項3】
前記基板が前記他面側の端に前記面取り部を有する場合に、前記他面及び前記面取り部が前記薄膜で覆われ、
前記基板が前記一面側の端に前記面取り部を有する場合に、前記一面及び前記面取り部が前記薄膜で覆われている、請求項２に記載の光学装置。
前記基板が前記一面側の端に前記面取り部を有する場合に、前記一面及び前記面取り部が前記薄膜で覆われている、請求項２に記載の光学装置。
【請求項4】
前記基板が前記他面側の端に前記面取り部を有し、
前記第１素子構成部は、前記他面に設けられた光学素子を含み、
少なくとも前記光学素子及び前記面取り部が前記薄膜で覆われている、請求項２に記載の光学装置。
前記第１素子構成部は、前記他面に設けられた光学素子を含み、
少なくとも前記光学素子及び前記面取り部が前記薄膜で覆われている、請求項２に記載の光学装置。
【請求項5】
前記面取り部の前記基板の厚さ方向に対する傾斜角は、６０°以下である、請求項１に記載の光学装置。
【請求項6】
前記面取り部は、前記基板の面内方向に関する長さに対する前記基板の厚さ方向に関する長さの比率が２以上である、請求項１に記載の光学装置。
【請求項7】
前記面取り部の前記基板の厚さ方向に関する長さは、前記基板の厚さの１／３以下である、請求項１に記載の光学装置。
【請求項8】
前記薄膜は、反射防止膜である、請求項２に記載の光学装置。
【請求項9】
前記第２素子構成部が発光層を有する、請求項１に記載の光学装置。
【請求項10】
前記第２素子構成部が、前記発光層を挟む第１及び第２反射鏡を有し、又は、前記第１素子構成部が前記第１反射鏡を有し且つ前記第２素子構成部が前記第２反射鏡を有する、請求項９に記載の光学装置。
【請求項11】
前記第２素子構成部が、前記発光層を含むメサを有する、請求項９に記載の光学装置。
【請求項12】
前記基板は、半導体基板である、請求項１に記載の光学装置。
【請求項13】
前記素子と接合された別の基板を更に備える、請求項１に記載の光学装置。
【請求項14】
複数の第１素子構成部が共有するウェハであって前記複数の第１素子構成部に対応する複数の第２素子構成部が一面に設けられたウェハの他面の、前記ウェハのスクライブ位置にテーパ溝を形成する工程と、
前記ウェハの前記スクライブ位置に前記一面側からクラックを形成する工程と、
前記ウェハを前記スクライブ位置で分割して前記第１及び第２素子構成部を含む光学チップを複数得る工程と、
を含む、光学装置の製造方法。
前記ウェハの前記スクライブ位置に前記一面側からクラックを形成する工程と、
前記ウェハを前記スクライブ位置で分割して前記第１及び第２素子構成部を含む光学チップを複数得る工程と、
を含む、光学装置の製造方法。
【請求項15】
前記クラックを形成する工程では、前記スクライブ位置に前記一面側からレーザ光を照射することにより前記クラックを形成する、請求項１４に記載の光学装置の製造方法。
【請求項16】
前記テーパ溝を形成する工程では、前記ウェハを前記他面側からエッチングして前記他面に前記テーパ溝及び光学素子を形成する、請求項１４に記載の光学装置の製造方法。
【請求項17】
前記クラックを形成する工程の前に、前記テーパ溝が形成された前記他面に薄膜を形成する工程を含み、
前記薄膜を形成する工程の後、且つ、前記クラックを形成する工程の前に、複数の前記光学チップの前記薄膜側の表面にダイシングテープを貼り付ける工程と、
前記得る工程の後、複数の前記光学チップを前記ダイシングテープから剥離する工程と、
を含む、請求項１４に記載の光学装置の製造方法。
前記薄膜を形成する工程の後、且つ、前記クラックを形成する工程の前に、複数の前記光学チップの前記薄膜側の表面にダイシングテープを貼り付ける工程と、
前記得る工程の後、複数の前記光学チップを前記ダイシングテープから剥離する工程と、
を含む、請求項１４に記載の光学装置の製造方法。
【請求項18】
前記得る工程の後に、複数の前記光学チップの前記第２素子構成部と別のウェハとをバンプを介して接合する工程と、
前記複数の光学チップの前記別のウェハ側とは反対側の表面に保護テープを貼り付ける工程と、
前記別のウェハを研削して薄膜化する工程と、
前記複数の光学チップから前記保護テープを剥離する工程と、
を含む、請求項１４に記載の光学装置の製造方法。
前記複数の光学チップの前記別のウェハ側とは反対側の表面に保護テープを貼り付ける工程と、
前記別のウェハを研削して薄膜化する工程と、
前記複数の光学チップから前記保護テープを剥離する工程と、
を含む、請求項１４に記載の光学装置の製造方法。
【請求項19】
前記保護テープを剥離する工程の後に、前記別のウェハをダイシングして前記複数の光学チップのそれぞれを含む複数の光学装置を得る工程を含む、請求項１８に記載の光学装置の製造方法。
【請求項20】
前記接合する工程の後に、前記複数の光学チップの前記第２素子構成部と前記別のウェハとの接合部の周辺にアンダーフィルを充填する工程を含む、請求項１８に記載の光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示に係る技術（以下「本技術」とも呼ぶ）は、光学装置及び光学装置の製造方法に関する。
【背景技術】
【0002】
従来、基板と該基板上に設けられた素子構成部とを含む素子を備える光学装置が知られている（例えば特許文献１参照）。従来の光学装置は、ウェハ上に一括して設けられた複数の素子構成部が分割され個片化されることにより得られる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２１－２２６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、従来の光学装置では、基板が一面側の端及び該一面側とは反対の他面側の端のいずれにも頂部を有するため、製造プロセスにおいて、基板に成膜された薄膜の剥がれ、基板の欠け等の不具合を招くおそれがあった。
【0005】
そこで、本技術は、製造プロセスにおいて、基板に成膜された薄膜の剥がれ、基板の欠け等の不具合を抑制することができる光学装置を提供することを主目的とする。
【課題を解決するための手段】
【0006】
本技術は、基板を含む第１素子構成部と、
前記基板の一面に設けられた第２素子構成部と、
を含む素子を備え、
前記基板が、前記一面側とは反対の他面側の端及び／又は前記一面側の端に面取り部を有する、光学装置を提供する。
前記基板が前記他面側の端に前記面取り部を有する場合に、前記第１素子構成部が前記他面側から薄膜で覆われ、前記基板が前記一面側の端に前記面取り部を有する場合に、前記第２素子構成部が前記一面側から薄膜で覆われていてもよい。
前記基板が前記他面側の端に前記面取り部を有する場合に、前記他面及び前記面取り部が前記薄膜で覆われ、前記基板が前記一面側の端に前記面取り部を有する場合に、前記一面及び前記面取り部が前記薄膜で覆われていてもよい。
前記基板が前記他面側の端に前記面取り部を有し、前記第１素子構成部は、前記他面に設けられた光学素子を含み、少なくとも前記光学素子及び前記面取り部が前記薄膜で覆われていてもよい。
前記面取り部の前記基板の厚さ方向に対する傾斜角は、６０°以下であってもよい。
前記面取り部は、前記基板の面内方向に関する長さに対する前記基板の厚さ方向に関する長さの比率が２以上であってもよい。
前記面取り部の前記基板の厚さ方向に関する長さは、前記基板の厚さの１／３以下であってもよい。
前記薄膜は、反射防止膜であってもよい。
前記第２素子構成部が発光層を有していてもよい。
前記第２素子構成部が、前記発光層を挟む第１及び第２反射鏡を有し、又は、前記第１素子構成部が前記第１反射鏡を有し且つ前記第２素子構成部が前記第２反射鏡を有していてもよい。
前記第２素子構成部が、前記発光層を含むメサを有していてもよい。
前記基板は、半導体基板であってもよい。
前記素子と接合された別の基板を更に備えていてもよい。
本技術は、複数の第１素子構成部が共有するウェハであって前記複数の第１素子構成部に対応する複数の第２素子構成部が一面に設けられたウェハの他面の、前記ウェハのスクライブ位置にテーパ溝を形成する工程と、
前記ウェハの前記スクライブ位置に前記一面側からクラックを形成する工程と、
前記ウェハを前記スクライブ位置で分割して前記第１及び第２素子構成部を含む光学チップを複数得る工程と、
を含む、光学装置の製造方法も提供する。
前記クラックを形成する工程では、前記スクライブ位置に前記一面側からレーザ光を照射することにより前記クラックを形成してもよい。
前記テーパ溝を形成する工程では、前記ウェハを前記他面側からエッチングして前記他面に前記テーパ溝及び光学素子を形成してもよい。
前記光学装置の製造方法は、前記クラックを形成する工程の前に、前記テーパ溝が形成された前記他面に薄膜を形成する工程を含み、前記薄膜を形成する工程の後、且つ、前記クラックを形成する工程の前に、複数の前記光学チップの前記薄膜側の表面にダイシングテープを貼り付ける工程と、前記得る工程の後、複数の前記光学チップを前記ダイシングテープから剥離する工程とを含んでいてもよい。
前記光学装置の製造方法は、前記得る工程の後に、複数の前記光学チップの前記第２素子構成部と別のウェハとをバンプを介して接合する工程と、前記複数の光学チップの前記別のウェハ側とは反対側の面に保護テープを貼り付ける工程と、前記別のウェハを研削して薄膜化する工程と、前記複数の光学チップから前記保護テープを剥離する工程とを含んでいてもよい。
前記光学装置の製造方法は、前記保護テープを剥離する工程の後に、前記別のウェハをダイシングして前記複数の光学チップのそれぞれを含む複数の光学装置を得る工程を含んでいてもよい。
前記光学装置の製造方法は、前記接合する工程の後に、前記複数の光学チップの前記第２素子構成部と前記別のウェハとの接合部の周辺にアンダーフィルを充填する工程を含んでいてもよい。
前記基板の一面に設けられた第２素子構成部と、
を含む素子を備え、
前記基板が、前記一面側とは反対の他面側の端及び／又は前記一面側の端に面取り部を有する、光学装置を提供する。
前記基板が前記他面側の端に前記面取り部を有する場合に、前記第１素子構成部が前記他面側から薄膜で覆われ、前記基板が前記一面側の端に前記面取り部を有する場合に、前記第２素子構成部が前記一面側から薄膜で覆われていてもよい。
前記基板が前記他面側の端に前記面取り部を有する場合に、前記他面及び前記面取り部が前記薄膜で覆われ、前記基板が前記一面側の端に前記面取り部を有する場合に、前記一面及び前記面取り部が前記薄膜で覆われていてもよい。
前記基板が前記他面側の端に前記面取り部を有し、前記第１素子構成部は、前記他面に設けられた光学素子を含み、少なくとも前記光学素子及び前記面取り部が前記薄膜で覆われていてもよい。
前記面取り部の前記基板の厚さ方向に対する傾斜角は、６０°以下であってもよい。
前記面取り部は、前記基板の面内方向に関する長さに対する前記基板の厚さ方向に関する長さの比率が２以上であってもよい。
前記面取り部の前記基板の厚さ方向に関する長さは、前記基板の厚さの１／３以下であってもよい。
前記薄膜は、反射防止膜であってもよい。
前記第２素子構成部が発光層を有していてもよい。
前記第２素子構成部が、前記発光層を挟む第１及び第２反射鏡を有し、又は、前記第１素子構成部が前記第１反射鏡を有し且つ前記第２素子構成部が前記第２反射鏡を有していてもよい。
前記第２素子構成部が、前記発光層を含むメサを有していてもよい。
前記基板は、半導体基板であってもよい。
前記素子と接合された別の基板を更に備えていてもよい。
本技術は、複数の第１素子構成部が共有するウェハであって前記複数の第１素子構成部に対応する複数の第２素子構成部が一面に設けられたウェハの他面の、前記ウェハのスクライブ位置にテーパ溝を形成する工程と、
前記ウェハの前記スクライブ位置に前記一面側からクラックを形成する工程と、
前記ウェハを前記スクライブ位置で分割して前記第１及び第２素子構成部を含む光学チップを複数得る工程と、
を含む、光学装置の製造方法も提供する。
前記クラックを形成する工程では、前記スクライブ位置に前記一面側からレーザ光を照射することにより前記クラックを形成してもよい。
前記テーパ溝を形成する工程では、前記ウェハを前記他面側からエッチングして前記他面に前記テーパ溝及び光学素子を形成してもよい。
前記光学装置の製造方法は、前記クラックを形成する工程の前に、前記テーパ溝が形成された前記他面に薄膜を形成する工程を含み、前記薄膜を形成する工程の後、且つ、前記クラックを形成する工程の前に、複数の前記光学チップの前記薄膜側の表面にダイシングテープを貼り付ける工程と、前記得る工程の後、複数の前記光学チップを前記ダイシングテープから剥離する工程とを含んでいてもよい。
前記光学装置の製造方法は、前記得る工程の後に、複数の前記光学チップの前記第２素子構成部と別のウェハとをバンプを介して接合する工程と、前記複数の光学チップの前記別のウェハ側とは反対側の面に保護テープを貼り付ける工程と、前記別のウェハを研削して薄膜化する工程と、前記複数の光学チップから前記保護テープを剥離する工程とを含んでいてもよい。
前記光学装置の製造方法は、前記保護テープを剥離する工程の後に、前記別のウェハをダイシングして前記複数の光学チップのそれぞれを含む複数の光学装置を得る工程を含んでいてもよい。
前記光学装置の製造方法は、前記接合する工程の後に、前記複数の光学チップの前記第２素子構成部と前記別のウェハとの接合部の周辺にアンダーフィルを充填する工程を含んでいてもよい。
【図面の簡単な説明】
【0007】
【図1】本技術の第１実施形態の実施例１に係る光学装置の断面図である。
【図2】本技術の第１実施形態の実施例１に係る光学装置の平面図である。
【図3】本技術の第１実施形態の実施例１に係る光学装置の部分拡大断面図である。
【図17】本技術の第１実施形態の実施例２に係る光学装置の断面図である。
【図18】本技術の第１実施形態の実施例３に係る光学装置の断面図である。
【図21】本技術の第１実施形態の実施例８に係る光学装置の部分拡大断面図である。
【図22】本技術の第１実施形態の実施例９に係る光学装置の部分拡大断面図である。
【図23】本技術の第１実施形態の実施例１０に係る光学装置の部分拡大断面図である。
【図27】面取り部の変形例（その１）を示す断面図である。
【図28】面取り部の変形例（その２）を示す断面図である。
【図32】図３２Ａは、本技術の第１実施形態の変形例７に係る光学装置の断面図である。図３２Ｂは、本技術の第１実施形態の変形例８に係る光学装置の断面図である。図３２Ｃは、本技術の第１実施形態の変形例９に係る光学装置の断面図である。
【図34】本技術の第１実施形態の変形例１２に係る光学装置の断面図である。
【図47】本技術を適用し得る面発光レーザの構成例を示す平面図である。
【図49】本技術に係る光学装置の距離測定装置への適用例を示す図である。
【図50】車両制御システムの概略的な構成の一例を示すブロック図である。
【図51】距離測定装置の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0008】
以下に添付図面を参照しながら、本技術の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。以下に説明する実施形態は、本技術の代表的な実施形態を示したものであり、これにより本技術の範囲が狭く解釈されることはない。本明細書において、本技術に係る光学装置及び光学装置の製造方法が複数の効果を奏することが記載される場合でも、本技術に係る光学装置及び光学装置の製造方法は、少なくとも１つの効果を奏すればよい。本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
【0009】
また、以下の順序で説明を行う。
０．導入
１．本技術の第１実施形態の実施例１に係る光学装置
２．本技術の第１実施形態の実施例２に係る光学装置
３．本技術の第１実施形態の実施例３に係る光学装置
４．本技術の第１実施形態の実施例４に係る光学装置
５．本技術の第１実施形態の実施例５に係る光学装置
６．本技術の第１実施形態の実施例６に係る光学装置
７．本技術の第１実施形態の実施例７に係る光学装置
８．本技術の第１実施形態の実施例８に係る光学装置
９．本技術の第１実施形態の実施例９に係る光学装置
１０．本技術の第１実施形態の実施例１０に係る光学装置
１１．本技術の第１実施形態の実施例１１に係る光学装置
１２．本技術の第２実施形態の実施例１に係る光学装置
１３．本技術の第２実施形態の実施例２に係る光学装置
１４．本技術の第２実施形態の実施例３に係る光学装置
１５．本技術の第２実施形態の実施例４に係る光学装置
１６．本技術の変形例
１７．電子機器への応用例
１８．光学装置を距離測定装置に適用した例
１９．距離測定装置を移動体に搭載した例
０．導入
１．本技術の第１実施形態の実施例１に係る光学装置
２．本技術の第１実施形態の実施例２に係る光学装置
３．本技術の第１実施形態の実施例３に係る光学装置
４．本技術の第１実施形態の実施例４に係る光学装置
５．本技術の第１実施形態の実施例５に係る光学装置
６．本技術の第１実施形態の実施例６に係る光学装置
７．本技術の第１実施形態の実施例７に係る光学装置
８．本技術の第１実施形態の実施例８に係る光学装置
９．本技術の第１実施形態の実施例９に係る光学装置
１０．本技術の第１実施形態の実施例１０に係る光学装置
１１．本技術の第１実施形態の実施例１１に係る光学装置
１２．本技術の第２実施形態の実施例１に係る光学装置
１３．本技術の第２実施形態の実施例２に係る光学装置
１４．本技術の第２実施形態の実施例３に係る光学装置
１５．本技術の第２実施形態の実施例４に係る光学装置
１６．本技術の変形例
１７．電子機器への応用例
１８．光学装置を距離測定装置に適用した例
１９．距離測定装置を移動体に搭載した例
【0010】
＜０．導入＞
従来、発光素子や受光素子を備える光学装置において、基板上に素子構成部が設けられたものが知られている（例えば特許文献１参照）。従来の光学装置は、ウェハ上に一括して設けられた複数の素子構成部が素子構成部毎にダイシングにより個片化されることにより得られる。ウェハには、ダイシング工程の前に例えば保護膜、反射防止膜等の薄膜が成膜されることが多い。従来の光学装置では、ウェハがダイシングにより分割された基板が薄膜側に頂部を有する。例えばダイシング工程や基板薄膜化工程において基板の薄膜側の表面に固定用のテープが貼り付けられるが、該テープが基板の頂部において薄膜に食い込むため、該テープを剥離するときに該テープと一緒に薄膜が剥がれたり、さらには基板が欠けたりする問題があった。
従来、発光素子や受光素子を備える光学装置において、基板上に素子構成部が設けられたものが知られている（例えば特許文献１参照）。従来の光学装置は、ウェハ上に一括して設けられた複数の素子構成部が素子構成部毎にダイシングにより個片化されることにより得られる。ウェハには、ダイシング工程の前に例えば保護膜、反射防止膜等の薄膜が成膜されることが多い。従来の光学装置では、ウェハがダイシングにより分割された基板が薄膜側に頂部を有する。例えばダイシング工程や基板薄膜化工程において基板の薄膜側の表面に固定用のテープが貼り付けられるが、該テープが基板の頂部において薄膜に食い込むため、該テープを剥離するときに該テープと一緒に薄膜が剥がれたり、さらには基板が欠けたりする問題があった。
【0011】
そこで、発明者らは、鋭意検討の末、基板に成膜された薄膜（例えば保護膜、反射防止膜等）の剥がれ、基板の欠け等の不具合を抑制することができる光学装置として、本技術に係る光学装置を開発した。
【0012】
本技術に係る光学装置は、発光機能及び／又は受光機能を有する光学装置であり、センシング、イメージング、通信の他、様々な技術分野での活用が期待される。
【0013】
以下、本技術に係る光学装置の第１及び第２実施形態について、幾つかの実施例を挙げて詳細に説明する。以下では、便宜上、図１等の断面図における上方を上、下方を下として説明する。
【0014】
＜１．本技術の第１実施形態の実施例１に係る光学装置＞
以下、本技術の第１実施形態の実施例１に係る光学装置について、図面を用いて説明する。
以下、本技術の第１実施形態の実施例１に係る光学装置について、図面を用いて説明する。
【0015】
≪実施例１に係る光学装置の構成≫
（全体構成）
図１は、本技術の第１実施形態の実施例１に係る光学装置１０－１の断面図（図２の１－１線断面図）である。図２は、本技術の第１実施形態の実施例１に係る光学装置１０－１の平面図である。図３は、本技術の第１実施形態の実施例１に係る光学装置の部分拡大断面図（図２の断面の一部を拡大した図）である。図４は、図１の部分拡大図（図１の一点鎖線で囲まれた領域の拡大図）である。
（全体構成）
図１は、本技術の第１実施形態の実施例１に係る光学装置１０－１の断面図（図２の１－１線断面図）である。図２は、本技術の第１実施形態の実施例１に係る光学装置１０－１の平面図である。図３は、本技術の第１実施形態の実施例１に係る光学装置の部分拡大断面図（図２の断面の一部を拡大した図）である。図４は、図１の部分拡大図（図１の一点鎖線で囲まれた領域の拡大図）である。
【0016】
光学装置１０－１は、一例として図１に示すように、基板１００を含む第１素子構成部ＥＳ１と、基板１００の一面（下面）に設けられた複数の第２素子構成部ＥＳ２とを含む素子を備える。該素子は、一例として、複数の発光部を有する面発光レーザアレイである。各発光部は、一例として、第１及び第２素子構成部ＥＳ１、ＥＳ２を含んで構成される垂直共振器型面発光レーザ（ＶＣＳＥＬ）である。ここでは、複数の発光部が第１素子構成部ＥＳ１を共有し、且つ、各発光部が互いに異なる第２素子構成部ＥＳ２を有している。第１素子構成部ＥＳ１は、一例として、基板１００から成る。各発光部としてのＶＣＳＥＬの発振波長λは、例えば７８０～９５０ｎｍに設定されている。各発光部としてのＶＣＳＥＬは、一例として、基板１００の他面（上面）側へ光を出射する裏面出射型のＶＣＳＥＬである。
【0017】
複数の第２素子構成部ＥＳ２は、一例として図２に示すように、２次元配置（例えば千鳥配置）されている。なお、複数の第２素子構成部ＥＳ２の配置は、例えばマトリクス配置、１次元配置等であってもよい。
【0018】
第２素子構成部ＥＳ２は、一例として、図３に示すように、発光層２０３を有している。第２素子構成部ＥＳ２は、さらに、発光層２０３を上下に挟む第１及び第２反射鏡２０１、２０６と、発光層２０３と第１反射鏡２０１との間に配置された第１クラッド層２０２と、発光層２０３と第２反射鏡２０６との間に配置された第２クラッド層２０４と、第２反射鏡２０６内に配置された酸化狭窄層２０５とを有する。第２素子構成部ＥＳ２は、さらに、第２反射鏡２０６の発光層２０３側とは反対側の面（下面）に設けられたアノード電極２０７と、基板１００の一面（下面）に設けられたカソード電極２０８（ｎ側電極）とを有する。
【0019】
すなわち、第２素子構成部ＥＳ２では、基板１００の一面に第１反射鏡２０１、第１クラッド層２０２、発光層２０３、第２クラッド層２０４、酸化狭窄層２０５を内部に有する第２反射鏡２０６、アノード電極２０７（ｐ側電極）がこの順に積層されている。
【0020】
第２素子構成部ＥＳ２は、一例として、発光層２０３、第１及び第２反射鏡２０１、２０６、第１及び第２クラッド層２０２、２０４、酸化狭窄層２０５及び第２反射鏡２０６を含んで構成されるメサＭを有する。メサＭの頂部（下端部）にアノード電極２０７が設けられ、基板１００の一面（下面）のメサＭの周辺の領域にカソード電極２０８が設けられている。
【0021】
各発光部では、第１及び第２反射鏡２０１、２０６と、発光層２０３とを含んで共振器が構成されている。該共振器の共振器長は、一例として、該共振器内に生じる定在波の半波長（λ／２）の整数倍となっている。
【0022】
光学装置１０－１は、一例として、各第２素子構成部ＥＳ２と、バンプ４００（図３に示す第１及び第２バンプ４００Ａ、４００Ｂを併せてバンプ４００と呼ぶ）を介して接合された別の基板３００を更に備えている。すなわち、光学装置１０－１の素子としての面発光レーザアレイは、ジャンクションダウン（フリップチップ）により、別の基板３００に接続されている。別の基板３００には、レーザドライバが設けられている。
【0023】
一例として、第２素子構成部ＥＳ２と別の基板３００との接合部の周辺には、絶縁材料（例えば樹脂）からなるアンダーフィル５００（封止に用いられる液状硬化性樹脂）が充填されている（図１参照）。これにより、接合部の補強効果や、素子及びレーザドライバの腐食抑制効果が得られる。
【0024】
（基板）
基板１００は、一例として、半導体基板である。詳述すると、基板１００は、一例として、ｎ型の半導体基板であり、例えばｎ－ＧａＡｓからなる。
基板１００は、一例として、半導体基板である。詳述すると、基板１００は、一例として、ｎ型の半導体基板であり、例えばｎ－ＧａＡｓからなる。
【0025】
（第１反射鏡）
第１反射鏡２０１は、一例として、半導体多層膜反射鏡（半導体ＤＢＲ）である。詳述すると、第１反射鏡２０１は、一例として、ｎ型の半導体ＤＢＲであり、例えばＡｌ組成の異なる２種類のｎ－ＡｌＧａＡｓ層（高屈折率層及び低屈折率層）がλ／４の光学厚さで交互に積層されている。
第１反射鏡２０１は、一例として、半導体多層膜反射鏡（半導体ＤＢＲ）である。詳述すると、第１反射鏡２０１は、一例として、ｎ型の半導体ＤＢＲであり、例えばＡｌ組成の異なる２種類のｎ－ＡｌＧａＡｓ層（高屈折率層及び低屈折率層）がλ／４の光学厚さで交互に積層されている。
【0026】
（第１クラッド層）
第１クラッド層２０２は、ｎ型の半導体層であり、例えばｎ－ＡｌＧａＡｓからなる。クラッド層は、「スペーサ層」とも呼ばれる。
第１クラッド層２０２は、ｎ型の半導体層であり、例えばｎ－ＡｌＧａＡｓからなる。クラッド層は、「スペーサ層」とも呼ばれる。
【0027】
（発光層）
発光層２０３は、一例として、ＧａＡｓ系化合物半導体（例えばＩｎＧａＡｓ／ＡｌＧａＡｓ）からなる障壁層及び量子井戸層を含む量子井戸構造を有する。この量子井戸構造は、単一量子井戸構造（ＱＷ構造）であってもよいし、多重量子井戸構造（ＭＱＷ構造）であってもよい。発光層２０３は、一例として、後述する酸化狭窄層２０５の非酸化領域２０５ａ（電流通過領域）に対応する領域が発光領域（電流注入領域）となる。なお、発光層２０３は、トンネルジャンクションを介して積層された複数のＱＷ構造又は複数のＭＱＷ構造を有していてもよい。発光層２０３は、一例として、共振器内に生じる定在波の腹の位置に配置されている。発光層２０３は、「活性層」とも呼ばれる。
発光層２０３は、一例として、ＧａＡｓ系化合物半導体（例えばＩｎＧａＡｓ／ＡｌＧａＡｓ）からなる障壁層及び量子井戸層を含む量子井戸構造を有する。この量子井戸構造は、単一量子井戸構造（ＱＷ構造）であってもよいし、多重量子井戸構造（ＭＱＷ構造）であってもよい。発光層２０３は、一例として、後述する酸化狭窄層２０５の非酸化領域２０５ａ（電流通過領域）に対応する領域が発光領域（電流注入領域）となる。なお、発光層２０３は、トンネルジャンクションを介して積層された複数のＱＷ構造又は複数のＭＱＷ構造を有していてもよい。発光層２０３は、一例として、共振器内に生じる定在波の腹の位置に配置されている。発光層２０３は、「活性層」とも呼ばれる。
【0028】
（第２クラッド層）
第２クラッド層２０４は、ｐ型の半導体層であり、例えばｐ－ＡｌＧａＡｓからなる。クラッド層は、「スペーサ層」とも呼ばれる。
第２クラッド層２０４は、ｐ型の半導体層であり、例えばｐ－ＡｌＧａＡｓからなる。クラッド層は、「スペーサ層」とも呼ばれる。
【0029】
（第２反射鏡）
第２反射鏡２０６は、一例として、半導体多層膜反射鏡（半導体ＤＢＲ）である。詳述すると、第２反射鏡２０６は、一例として、ｐ型の半導体ＤＢＲあり、例えばＡｌ組成の異なる２種類のｐ－ＡｌＧａＡｓ層（高屈折率層及び低屈折率層）がλ／４の光学厚さで交互に積層されている。第２反射鏡２０６は、第１反射鏡２０１よりも反射率が若干高く設定されている。
第２反射鏡２０６は、一例として、半導体多層膜反射鏡（半導体ＤＢＲ）である。詳述すると、第２反射鏡２０６は、一例として、ｐ型の半導体ＤＢＲあり、例えばＡｌ組成の異なる２種類のｐ－ＡｌＧａＡｓ層（高屈折率層及び低屈折率層）がλ／４の光学厚さで交互に積層されている。第２反射鏡２０６は、第１反射鏡２０１よりも反射率が若干高く設定されている。
【0030】
（酸化狭窄層）
酸化狭窄層２０５は、一例として、第２反射鏡２０６の内部であって共振器内に生じる定在波の節の位置に配置されている。酸化狭窄層２０５は、非酸化領域２０５ａと、該非酸化領域２０５ａを取り囲む酸化領域２０５ｂとを有する。非酸化領域２０５ａは、半導体（例えばｐ－ＧａＡｓ）からなり、電流通過領域として機能する。酸化領域２０５ｂは、絶縁体（例えばＡｌｘＯｙ）からなり、電流・光狭窄領域として機能する。
酸化狭窄層２０５は、一例として、第２反射鏡２０６の内部であって共振器内に生じる定在波の節の位置に配置されている。酸化狭窄層２０５は、非酸化領域２０５ａと、該非酸化領域２０５ａを取り囲む酸化領域２０５ｂとを有する。非酸化領域２０５ａは、半導体（例えばｐ－ＧａＡｓ）からなり、電流通過領域として機能する。酸化領域２０５ｂは、絶縁体（例えばＡｌｘＯｙ）からなり、電流・光狭窄領域として機能する。
【0031】
（アノード電極）
アノード電極２０７は、例えばＡｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｎｉ、Ｔｉ、Ｖ、Ｗ、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ及びＩｎからなる群から選択された少なくとも１種類の金属（合金を含む）によって構成されている。アノード電極２０７が積層構造である場合は、例えばＴｉ／Ａｕ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ａｕ／Ｐｔ、Ｎｉ／Ｐｔ、Ｐｄ／Ｐｔ、Ａｇ／Ｐｄ等の材料で構成される。なお、アノード電極２０７と第２反射鏡２０６との間にコンタクト層（例えばｐ型不純物が高濃度にドープされたｐ－ＧａＡｓ層）が設けられてもよい。
アノード電極２０７は、例えばＡｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｎｉ、Ｔｉ、Ｖ、Ｗ、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ及びＩｎからなる群から選択された少なくとも１種類の金属（合金を含む）によって構成されている。アノード電極２０７が積層構造である場合は、例えばＴｉ／Ａｕ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ａｕ／Ｐｔ、Ｎｉ／Ｐｔ、Ｐｄ／Ｐｔ、Ａｇ／Ｐｄ等の材料で構成される。なお、アノード電極２０７と第２反射鏡２０６との間にコンタクト層（例えばｐ型不純物が高濃度にドープされたｐ－ＧａＡｓ層）が設けられてもよい。
【0032】
（カソード電極）
カソード電極２０８は、例えばＡｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｎｉ、Ｔｉ、Ｖ、Ｗ、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ及びＩｎからなる群から選択された少なくとも１種類の金属（合金を含む）によって構成されている。カソード電極２０８が積層構造である場合は、例えばＴｉ／Ａｕ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ａｕ／Ｐｔ、Ｎｉ／Ｐｔ、Ｐｄ／Ｐｔ、Ａｇ／Ｐｄ等の材料で構成される。なお、基板１００とカソード電極２０８との間にコンタクト層（例えばｎ型不純物が高濃度にドープされたｎ－ＧａＡｓ層）が設けられてもよい。
カソード電極２０８は、例えばＡｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｎｉ、Ｔｉ、Ｖ、Ｗ、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ及びＩｎからなる群から選択された少なくとも１種類の金属（合金を含む）によって構成されている。カソード電極２０８が積層構造である場合は、例えばＴｉ／Ａｕ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ａｕ／Ｐｔ、Ｎｉ／Ｐｔ、Ｐｄ／Ｐｔ、Ａｇ／Ｐｄ等の材料で構成される。なお、基板１００とカソード電極２０８との間にコンタクト層（例えばｎ型不純物が高濃度にドープされたｎ－ＧａＡｓ層）が設けられてもよい。
【0033】
（別の基板）
別の基板３００は、一例として、半導体基板である。詳述すると、別の基板３００は、一例として、シリコン基板である。別の基板３００には、前述したように、レーザドライバが設けられている。該レーザドライバは、一例として、電源と、スイッチング素子としてのｐ型のＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）とを有する。ここでは、レーザドライバは、複数の第２素子構成部ＥＳ２に個別に対応する複数のスイッチング素子を有する。複数のスイッチング素子の各々は、対応する第２素子構成部ＥＳ２のアノード電極２０７に第１バンプ４００Ａを介して接合された端子（レーザドライバの端子）にドレインが接続され、且つ、電源の陽極にソースが接続されている。該レーザドライバの、電源の陰極に接続された端子とカソード電極２０８とが第２バンプ４００Ｂを介して接続されている。各スイッチング素子のゲートには、ゲート電圧が印加可能となっている。該レーザドライバは、電源及び複数のスイッチング素子の他に、例えばコンデンサ、抵抗等の回路素子を含む。なお、各スイッチング素子としてｎ型のＭＯＳＦＥＴを用い、電源の陰極にドレインを接続し、且つ、対応する第２素子構成部ＥＳ２のカソード電極２０８に第２バンプ４００Ｂを介して接合された端子（レーザドライバの端子）にソースを接続してもよい。該レーザドライバでは、複数のスイッチング素子を独立に制御可能であり、複数の発光部を独立して駆動することができる。
別の基板３００は、一例として、半導体基板である。詳述すると、別の基板３００は、一例として、シリコン基板である。別の基板３００には、前述したように、レーザドライバが設けられている。該レーザドライバは、一例として、電源と、スイッチング素子としてのｐ型のＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）とを有する。ここでは、レーザドライバは、複数の第２素子構成部ＥＳ２に個別に対応する複数のスイッチング素子を有する。複数のスイッチング素子の各々は、対応する第２素子構成部ＥＳ２のアノード電極２０７に第１バンプ４００Ａを介して接合された端子（レーザドライバの端子）にドレインが接続され、且つ、電源の陽極にソースが接続されている。該レーザドライバの、電源の陰極に接続された端子とカソード電極２０８とが第２バンプ４００Ｂを介して接続されている。各スイッチング素子のゲートには、ゲート電圧が印加可能となっている。該レーザドライバは、電源及び複数のスイッチング素子の他に、例えばコンデンサ、抵抗等の回路素子を含む。なお、各スイッチング素子としてｎ型のＭＯＳＦＥＴを用い、電源の陰極にドレインを接続し、且つ、対応する第２素子構成部ＥＳ２のカソード電極２０８に第２バンプ４００Ｂを介して接合された端子（レーザドライバの端子）にソースを接続してもよい。該レーザドライバでは、複数のスイッチング素子を独立に制御可能であり、複数の発光部を独立して駆動することができる。
【0034】
（バンプ）
バンプ４００に含まれる第１及び第２バンプ４００Ａ、４００Ｂの各々は、導電バンプであり、例えばＡｕ、Ａｇ、Ｃｕ、Ｓｎ、Ｐｂから選択された少なくとも１種の金属からなる。
バンプ４００に含まれる第１及び第２バンプ４００Ａ、４００Ｂの各々は、導電バンプであり、例えばＡｕ、Ａｇ、Ｃｕ、Ｓｎ、Ｐｂから選択された少なくとも１種の金属からなる。
【0035】
（基板の詳細）
第１素子構成部ＥＳ１としての基板１００は、一例として図２に示すように平面視矩形状であり、相対する一面（下面）及び他面（上面）の各々に四辺（四方の端）を有する。基板１００は、一例として、一面側（下面側）とは反対の他面側（上面側）の少なくとも１つの端（例えば全ての端）に面取り部１００ｂを有する。基板１００は、他面（上面）側から薄膜１０１で覆われている。詳述すると、基板１００の他面（上面）及び面取り部１００ｂが薄膜１０１で覆われている。ここでは、薄膜１０１は、反射防止膜（ＡＲ膜）である。
第１素子構成部ＥＳ１としての基板１００は、一例として図２に示すように平面視矩形状であり、相対する一面（下面）及び他面（上面）の各々に四辺（四方の端）を有する。基板１００は、一例として、一面側（下面側）とは反対の他面側（上面側）の少なくとも１つの端（例えば全ての端）に面取り部１００ｂを有する。基板１００は、他面（上面）側から薄膜１０１で覆われている。詳述すると、基板１００の他面（上面）及び面取り部１００ｂが薄膜１０１で覆われている。ここでは、薄膜１０１は、反射防止膜（ＡＲ膜）である。
【0036】
面取り部１００ｂは、一例として図４に示すように、縦断面矩形状の基板の他面側（上面側）の角部が切り欠かれて形成されたような傾斜面であって、基板１００の厚さ方向（上下方向）に対して角度φだけ傾斜する傾斜面である。
【0037】
図１に示すように、第１素子構成部ＥＳ１としての基板１００は、基板１００の他面（上面）に設けられた光学素子１００ａを含む。少なくとも光学素子１００ａ及び面取り部１００ｂが薄膜１０１で覆われている。光学素子１００ａは、一例として基板１００の他面に形成された凸レンズ構造を有する。光学素子１００ａとしての凸レンズ構造は、基板１００の他面（上面）の、複数の第２素子構成部ＥＳ２に個別に対応する複数の位置に設けられている（図２参照）。すなわち、複数の光学素子１００ａが、基板１００の他面（上面）に２次元配置（例えば千鳥配置）されている。各光学素子１００ａは、集光機能を有する。
【0038】
面取り部１００ｂの基板１００の厚さ方向に対する傾斜角φ（図４参照）は、６０°以下であることが好ましく、５０°以下であることがより好ましく、４０°以下であることがより一層好ましく、３０°以下であることが更により一層好ましい。
【0039】
面取り部１００ｂは、基板１００の面内方向に関する長さＤｈに対する基板１００の厚さ方向に関する長さＤｖの比率が２以上であることが好ましく、３以上であることがより好ましく、４以上であることがより一層好ましく、５以上であることが更により一層好ましい。
【0040】
面取り部１００ｂは、基板１００の厚さ方向に関する長さＤｖが、基板１００の厚さＴの１／３以下であることが好ましく、１／４以下であることがより好ましく、１／５以下であることがより一層好ましく、１／６以下であることが更により一層好ましい。また、Ｄｖは、基板１００の厚さＴの１／２０以上であることが好ましく、１／１５以上であることがより好ましく、１／１０以上であることがより一層好ましい。具体的には、例えば基板１００の厚さＴが１００μｍのときには、Ｄｖは５μｍ以上３３μｍ以下であることが好ましい。
【0041】
≪実施例１に係る光学装置の動作≫
以下、光学装置１０－１の動作について、図３を参照して説明する。光学装置１０－１では、レーザドライバの少なくとも１つのスイッチング素子がオンになると、対応する発光部において、アノード電極２０７側から第２素子構成部ＥＳ２内に電流が流入する。アノード電極２０７及び第２反射鏡２０６の一部を介した電流は、酸化狭窄層２０５で狭窄され、第２反射鏡２０６の他部及び第２クラッド層２０４を介して発光層２０３に注入される。このとき、発光層２０３が発光し、その光が第１及び第２反射鏡２０１、２０６の間を発光層２０３で増幅され酸化狭窄層２０５で狭窄されつつ往復し、発振条件を満たしたときに基板１００の他面（上面）に設けられた光学素子１００ａからレーザ光（集光ビーム）が出射される。発光層２０３を経た電流は、第１クラッド層２０２、第１反射鏡２０１、基板１００を介してカソード電極２０８からレーザドライバへ流出される。
以下、光学装置１０－１の動作について、図３を参照して説明する。光学装置１０－１では、レーザドライバの少なくとも１つのスイッチング素子がオンになると、対応する発光部において、アノード電極２０７側から第２素子構成部ＥＳ２内に電流が流入する。アノード電極２０７及び第２反射鏡２０６の一部を介した電流は、酸化狭窄層２０５で狭窄され、第２反射鏡２０６の他部及び第２クラッド層２０４を介して発光層２０３に注入される。このとき、発光層２０３が発光し、その光が第１及び第２反射鏡２０１、２０６の間を発光層２０３で増幅され酸化狭窄層２０５で狭窄されつつ往復し、発振条件を満たしたときに基板１００の他面（上面）に設けられた光学素子１００ａからレーザ光（集光ビーム）が出射される。発光層２０３を経た電流は、第１クラッド層２０２、第１反射鏡２０１、基板１００を介してカソード電極２０８からレーザドライバへ流出される。
【0042】
≪実施例１に係る光学装置の製造方法≫
以下、光学装置１０－１の製造方法について図５のフローチャート等を参照して説明する。ここでは、複数の光学装置１０－１を一連一体で一括して生成した後、分割して個々の光学装置１０－１を得る。
以下、光学装置１０－１の製造方法について図５のフローチャート等を参照して説明する。ここでは、複数の光学装置１０－１を一連一体で一括して生成した後、分割して個々の光学装置１０－１を得る。
【0043】
最初のステップＳ１では、第２素子構成部ＥＳ２を形成する（図６Ａ（図６Ｂの６Ａ－６Ａ線断面図）及び図６Ｂ（平面図）参照）。具体的には、基板１００の材料であるウェハ１００Ｗ上に光学装置１０－１毎の複数の第２素子構成部ＥＳ２を形成する。詳述すると、先ず、有機金属気層成長法（ＭＯＣＶＤ法）又は分子線エピタキシー法（ＭＢＥ法）により、成長室においてウェハ１００Ｗの一面（上面）に第１反射鏡２０１、第１クラッド層２０２、発光層２０３、第２クラッド層２０４、酸化狭窄層２０５の材料である被酸化層を内部に有する第２反射鏡２０６をこの順に成長させる。次いで、フォトリソグラフィ及びエッチングにより、第２素子構成部ＥＳ２の一部となるメサを基板１００上に形成する。次いで、メサを高温の水蒸気雰囲気中に曝し、被酸化層を側面から酸化して酸化狭窄層２０５を形成する。最後に、例えばリフトオフ法により、アノード電極２０７をメサの頂部上に形成するとともに、カソード電極２０８を基板１００のメサの周辺の領域上に形成する。
【0044】
次のステップＳ２では、光学素子１００ａを形成する（図７Ａ（図７Ｂの７Ａ－７Ａ線断面図）及び図７Ｂ（平面図）参照）。具体的には、ウェハ１００Ｗを反転させた後、フォトリソグラフィ及びエッチングにより、ウェハ１００Ｗの他面（上面）に光学素子１００ａとしての凸レンズ構造を形成する。
【0045】
次のステップＳ３では、テーパ溝ＶＴ（断面がテーパ状（例えばＶ字状）の溝）を形成する（図８Ａ（図８Ｂの８Ａ－８Ａ線断面図）及び図８Ｂ（平面図）参照）。具体的には、光学素子１００ａが形成された、ウェハ１００Ｗの他面（上面）のスクライブ位置（切断予定位置）にアブレーションレーザ加工を行い、面取り部１００ｂを内壁面（傾斜面）とするテーパ溝ＶＴを形成する。なお、テーパ溝ＶＴは、光学素子１００ａの形成時と同時又は異時にフォトリソグラフィ及びエッチングにより形成されてもよい。なお、本明細書中、「テーパ溝」は、底部に近づくほど幅が狭くなる溝を意味する。
【0046】
次のステップＳ４では、薄膜１０１を形成する（図９Ａ（図９Ｂの９Ａ－９Ａ線断面図）及び図９Ｂ（平面図）参照）。具体的には、テーパ溝ＶＴが形成された、ウェハ１００Ｗの他面（上面）の全域に例えば真空蒸着法、スパッタ等により薄膜１０１を成膜する。
【0047】
次のステップＳ５では、ダイシングテープＤＴを貼り付ける（図９Ｃ（断面図）参照）。具体的には、ウェハ１００Ｗを反転させて、ウェハ１００Ｗの薄膜１０１側の表面（下面）にダイシングテープＤＴ（ダイシング時にウェハ１００Ｗを固定するための粘着テープ）を貼り付ける。
【0048】
次のステップＳ６では、ステルスダイシングを行う。具体的には、先ず、ウェハ１００Ｗの、テーパ溝ＶＴが形成されたスクライブ位置に一面（上面）側（テーパ溝ＶＴの反対側）からクラックＣを形成する。詳述すると、ウェハ１００Ｗのスクライブ位置に一面（上面）側からレーザビームＬＢ（集光ビーム）を照射してウェハ１００Ｗ内部に分割の起点となる改質層ＭＬを形成する（（図１０Ａ（図１１の１０Ａ－１０Ａ線断面図）、図１０Ｂ（図１０Ａの一点鎖線で囲まれた部分を拡大した部分拡大図）及び図１１（平面図）参照））。このとき、クラックＣは、応力が集中するテーパ溝ＶＴに向かって伸展し、ほとんど曲がることなくテーパ溝ＶＴの底部に達する。次いで、ウェハ１００Ｗを延伸させて、素子となる複数の光学チップＯＣに分離する（図１２Ａ（図１２Ｂの１２Ａ－１２Ａ断面図）及び図１２Ｂ（平面図）参照）。各光学チップＯＣが互いに分離されたときには、薄膜１０１の端部は面取り部１００ｂに形成されており、該端部にはダイシングテープＤＴが粘着していない状態となっている。なお、ステップＳ６において、ウェハ１００Ｗに対してブレードダイシングを行って、光学チップＯＣを分割して個片化してもよい。この場合にも、ブレードをテーパ溝ＶＴに向かって移動させることにより切り口をほとんど曲がることなくテーパ溝ＶＴの底部に到達させることが可能である。
【0049】
次のステップＳ７では、光学チップＯＣをピックアップする（図１３Ａ参照）。具体的には、例えばマニピュレータで各光学チップＯＣを吸着保持してダイシングテープＤＴから引き剥がす。このとき、面取り部１００ｂに形成された、薄膜１０１の端部にはダイシングテープＤＴが粘着していないため、薄膜１０１の端部を含む部分が基板１００から剥がれることや基板１００の欠けが防止される。
【0050】
次のステップＳ８では、フリップチップ接続を行う（図１３Ｂ参照）。具体的には、先ず、マニピュレータで吸着保持した光学チップＯＣを別のウェハ３００Ｗに対して、第２素子構成部ＥＳ２のアノード電極２０７及びカソード電極２０８とレーザドライバの対応する端子（予めバンプが付着されている）とが対向するように位置合わせした後、所定の温度環境下でアノード電極２０７とレーザドライバの対応する端子とを第１バンプ４００Ａを介して加圧接合し、且つ、カソード電極２０８とレーザドライバの対応する端子とを第２バンプ４００Ｂを介して加圧接合する。
【0051】
ステップＳ９では、アンダーフィル５００を充填する（図１４Ａ参照）。具体的には、光学チップＯＣの各第２素子構成部ＥＳ２と別のウェハ３００Ｗとの接合部の周辺にアンダーフィルを充填する。
【0052】
ステップＳ１０では、保護テープＰＴを貼り付ける（図１４Ｂ参照）。具体的には、光学チップＯＣの薄膜１０１側の表面に保護テープＰＴ（光学チップＯＣを保護するための粘着テープ）を貼り付ける。
【0053】
ステップＳ１１では、ウェハ３００Ｗを薄膜化する（図１５Ａ参照）。具体的には、ウェハ３００Ｗの裏面（下面）をバックグライダ又はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｅｒ）装置により研削して薄膜化する。ここで、図１５Ａの部分拡大図である図１５Ｂに示すように、面取り部１００ｂに形成された薄膜１０１に対する、保護テープＰＴのウェハ３００Ｗの厚さ方向の食い込み量Ｌは例えば５μｍ未満なので、面取り部１００ｂのウェハ３００Ｗの厚さ方向の長さが例えば５μｍ以上であれば、薄膜１０１の端部に保護テープＰＴが粘着することが防止される。
【0054】
ステップＳ１２では、保護テープＰＴを剥離する。具体的には、光学チップＯＣの薄膜１０１側の表面に貼り付けられた保護テープＰＴを捲るように剥離する。このとき、面取り部１００ｂに形成された、薄膜１０１の端部がダイシングテープＤＴに粘着していないため、薄膜１０１の端部を含む部分が基板１００から剥がれることや基板１００の欠けが防止される。
【0055】
ステップＳ１３では、ブレードダイシングを行う（図１６Ｂ参照）。具体的には、ブレードダイシングによりウェハ３００Ｗを分割して複数の別の基板３００に個片化する。
【0056】
【0057】
（工程１）ウェハ１Ｗの一面に素子構成部２（例えばＶＣＳＥＬ（但し基板を除く））を形成する（図３５Ａ参照）。
（工程２）ウェハ１Ｗを反転させてウェハ１Ｗの他面に光学素子１ａ（例えば凸レンズ構造）を形成する（図３５Ｂ参照）。
（工程３）ウェハ１Ｗの他面に薄膜３（例えば反射防止膜）を形成する（図３５Ｃ参照）
（工程４）ウェハ１Ｗの薄膜３側の表面にダイシングテープ４を貼り付ける（図３６Ａ参照）。
（工程５）ウェハ１Ｗに対してステルスダイシングのレーザプロセスを行い、クラックＣを形成する（図３６Ｂ参照）。ここでは、クラックＣは、ウェハ１Ｗの厚さ方向に平行に形成されている。すなわち、ウェハ１Ｗが分割されて得られた基板１は、直角の角部を有する。
（工程６）ウェハ１Ｗに対してステルスダイシングの分割プロセスを行い、複数の光学チップ１１（基板１、複数の素子構成部２及び薄膜３を含むチップ）に分割して個片化する（図３６Ｃ参照）。このとき、各光学チップ１１の薄膜３の端部にダイシングテープ４が粘着している。
（工程７）各光学チップ１１をピックアップする（図３７Ａ参照）。このとき、薄膜３の端部を含む部分がダイシングテープ４に粘着したままの状態となって、薄膜３が基板１から剥がれるおそれがある。
（工程８）各光学チップ１１の素子構成部２と別のウェハ５Ｗとをバンプ６（導電バンプ）を介して接続（フリップチップ接続）する（図３７Ｂ、図３７Ｃ参照）。
（工程９）各素子構成部２と別のウェハ５Ｗとの接合部の周辺にアンダーフィル７を充填する（図３８Ａ参照）。
（工程１０）光学チップ１１の薄膜３側の表面に保護テープ８を貼り付ける（図３８Ｂ参照）。このとき、薄膜３の端部に保護テープ８が粘着している。
（工程１１）別のウェハ５Ｗを薄膜化する（図３９Ａ参照）。ここで、図３９Ａの部分拡大図（図３９Ａの一点鎖線で囲まれた部分を拡大した図）である図３９Ｂに示すように、保護テープ８が、基板１の角部にて薄膜３の端部に食い込んでいる（図３９Ｂの破線の円内参照）。
（工程１２）保護テープＰＴを剥離する。この際、薄膜３の端部を含む部分が保護テープ８と一緒に剥がれることがある（図４０Ａ参照）。
（工程１３）別のウェハ５Ｗをブレードダイシングにより複数の基板５に分割して個片化する（図４０Ｂ参照）。
（工程２）ウェハ１Ｗを反転させてウェハ１Ｗの他面に光学素子１ａ（例えば凸レンズ構造）を形成する（図３５Ｂ参照）。
（工程３）ウェハ１Ｗの他面に薄膜３（例えば反射防止膜）を形成する（図３５Ｃ参照）
（工程４）ウェハ１Ｗの薄膜３側の表面にダイシングテープ４を貼り付ける（図３６Ａ参照）。
（工程５）ウェハ１Ｗに対してステルスダイシングのレーザプロセスを行い、クラックＣを形成する（図３６Ｂ参照）。ここでは、クラックＣは、ウェハ１Ｗの厚さ方向に平行に形成されている。すなわち、ウェハ１Ｗが分割されて得られた基板１は、直角の角部を有する。
（工程６）ウェハ１Ｗに対してステルスダイシングの分割プロセスを行い、複数の光学チップ１１（基板１、複数の素子構成部２及び薄膜３を含むチップ）に分割して個片化する（図３６Ｃ参照）。このとき、各光学チップ１１の薄膜３の端部にダイシングテープ４が粘着している。
（工程７）各光学チップ１１をピックアップする（図３７Ａ参照）。このとき、薄膜３の端部を含む部分がダイシングテープ４に粘着したままの状態となって、薄膜３が基板１から剥がれるおそれがある。
（工程８）各光学チップ１１の素子構成部２と別のウェハ５Ｗとをバンプ６（導電バンプ）を介して接続（フリップチップ接続）する（図３７Ｂ、図３７Ｃ参照）。
（工程９）各素子構成部２と別のウェハ５Ｗとの接合部の周辺にアンダーフィル７を充填する（図３８Ａ参照）。
（工程１０）光学チップ１１の薄膜３側の表面に保護テープ８を貼り付ける（図３８Ｂ参照）。このとき、薄膜３の端部に保護テープ８が粘着している。
（工程１１）別のウェハ５Ｗを薄膜化する（図３９Ａ参照）。ここで、図３９Ａの部分拡大図（図３９Ａの一点鎖線で囲まれた部分を拡大した図）である図３９Ｂに示すように、保護テープ８が、基板１の角部にて薄膜３の端部に食い込んでいる（図３９Ｂの破線の円内参照）。
（工程１２）保護テープＰＴを剥離する。この際、薄膜３の端部を含む部分が保護テープ８と一緒に剥がれることがある（図４０Ａ参照）。
（工程１３）別のウェハ５Ｗをブレードダイシングにより複数の基板５に分割して個片化する（図４０Ｂ参照）。
【0058】
以上の一連の工程により得られた比較例１に係る光学装置であって、後の検査工程で薄膜３の剥がれが確認された光学装置は不良品の扱いとなる。
【0059】
≪比較例２に係る光学装置の製造方法≫
以下、比較例２に係る光学装置の製造方法について、図４１Ａ～図４６Ｂを参照して簡単に説明する。比較例２に係る光学装置の製造方法は、比較例１に係る光学装置の製造方法と工程１～４が同じなので、工程５以降について説明する。
以下、比較例２に係る光学装置の製造方法について、図４１Ａ～図４６Ｂを参照して簡単に説明する。比較例２に係る光学装置の製造方法は、比較例１に係る光学装置の製造方法と工程１～４が同じなので、工程５以降について説明する。
【0060】
（工程５）ウェハ１Ｗに対してステルスダイシングのレーザプロセスを行い、クラックＣを形成する（図４１Ａ参照）。ここでは、クラックＣが、ウェハ１Ｗの厚さ方向に対して当初は略平行に伸展しているが、途中から曲がるように伸展している。すなわち、ウェハ１Ｗが分割されて得られた基板１は、頂部を持つ庇状部を有する。
（工程６）ウェハ１Ｗに対してステルスダイシングの分割プロセスを行い、複数の光学チップ１１（基板１、複数の素子構成部２及び薄膜３を含むチップ）に分割して個片化する（図４１Ｂ参照）。このとき、薄膜３の端部にダイシングテープ４が粘着している。
（工程７）各光学チップ１１をピックアップする（図４１Ｃ参照）。このとき、薄膜３の端部を含む部分がダイシングテープ４に粘着したままの状態となって、薄膜３が基板１から剥がれることが頻発しうる。
（工程８）各光学チップ１１の素子構成部２と別のウェハ５Ｗに設けられた端子とをバンプ６（導電バンプ）を介して接続（フリップチップ接続）する（図４２Ａ、図４２Ｂ参照）。
（工程９）各素子構成部２と別のウェハ５Ｗとの接合部の周辺にアンダーフィルを充填する（図４３Ａ参照）。
（工程１０）光学チップ１１の薄膜３側の表面に保護テープ８を貼り付ける（図４３Ｂ参照）。このとき、薄膜３の端部に保護テープ８が粘着している。
（工程１１）別のウェハ５Ｗの裏面を研削して薄膜化する（図４４Ａ参照）。ここで、図４４Ａの部分拡大図（図４４Ａの一点鎖線で囲まれた部分を拡大した図）である図４４Ｂに示すように、保護テープ８が、基板１の庇状部の頂部にて薄膜３の端部に食い込んでいる（図４４Ｂの破線の円内参照）。
（工程１２）保護テープＰＴを剥離する。この際、薄膜３の端部を含む部分が保護テープ８と一緒に剥がれること（図４５Ａ参照）や、薄膜３の端部を含む部分の剥がれに加えて基板１の角部を含む部分が割れて欠けることが頻発しうる（図４６Ａ参照）。
（工程１３）別のウェハ５Ｗをブレードダイシングにより複数の基板５に分割して個片化する（図４５Ｂ、図４６Ｂ参照）。
（工程６）ウェハ１Ｗに対してステルスダイシングの分割プロセスを行い、複数の光学チップ１１（基板１、複数の素子構成部２及び薄膜３を含むチップ）に分割して個片化する（図４１Ｂ参照）。このとき、薄膜３の端部にダイシングテープ４が粘着している。
（工程７）各光学チップ１１をピックアップする（図４１Ｃ参照）。このとき、薄膜３の端部を含む部分がダイシングテープ４に粘着したままの状態となって、薄膜３が基板１から剥がれることが頻発しうる。
（工程８）各光学チップ１１の素子構成部２と別のウェハ５Ｗに設けられた端子とをバンプ６（導電バンプ）を介して接続（フリップチップ接続）する（図４２Ａ、図４２Ｂ参照）。
（工程９）各素子構成部２と別のウェハ５Ｗとの接合部の周辺にアンダーフィルを充填する（図４３Ａ参照）。
（工程１０）光学チップ１１の薄膜３側の表面に保護テープ８を貼り付ける（図４３Ｂ参照）。このとき、薄膜３の端部に保護テープ８が粘着している。
（工程１１）別のウェハ５Ｗの裏面を研削して薄膜化する（図４４Ａ参照）。ここで、図４４Ａの部分拡大図（図４４Ａの一点鎖線で囲まれた部分を拡大した図）である図４４Ｂに示すように、保護テープ８が、基板１の庇状部の頂部にて薄膜３の端部に食い込んでいる（図４４Ｂの破線の円内参照）。
（工程１２）保護テープＰＴを剥離する。この際、薄膜３の端部を含む部分が保護テープ８と一緒に剥がれること（図４５Ａ参照）や、薄膜３の端部を含む部分の剥がれに加えて基板１の角部を含む部分が割れて欠けることが頻発しうる（図４６Ａ参照）。
（工程１３）別のウェハ５Ｗをブレードダイシングにより複数の基板５に分割して個片化する（図４５Ｂ、図４６Ｂ参照）。
【0061】
以上の一連の工程により得られた比較例２に係る光学装置であって、後の検査工程で薄膜３の剥がれや基板５の欠けが確認された光学装置は不良品の扱いとなる。
【0062】
≪実施例１に係る光学装置及び該光学装置の製造方法の効果≫
以下、実施例１に係る光学装置１０－１の効果について説明する。
実施例１に係る光学装置１０－１は、基板１００を含む第１素子構成部ＥＳ１と、基板１００の一面に設けられた第２素子構成部ＥＳ２と、を含む素子を備え、基板１００が、該一面（下面）側とは反対の他面（上面）側の端に面取り部１００ｂを有する。
以下、実施例１に係る光学装置１０－１の効果について説明する。
実施例１に係る光学装置１０－１は、基板１００を含む第１素子構成部ＥＳ１と、基板１００の一面に設けられた第２素子構成部ＥＳ２と、を含む素子を備え、基板１００が、該一面（下面）側とは反対の他面（上面）側の端に面取り部１００ｂを有する。
【0063】
光学装置１０－１によれば、製造プロセスにおいて、基板１００に成膜された薄膜１０１の剥がれ、基板１００の欠け等の不具合を抑制可能な光学装置を提供することができる。結果として、光学装置１０－１によれば、生産性（歩留まり）を向上可能な光学装置を提供することができる。
【0064】
一方、例えば比較例１、２に係る光学装置では、製造プロセスにおいて、基板１に成膜された薄膜３の剥がれ、基板１の欠け等の不具合を抑制することに関して改善の余地がある。結果として、比較例１、２に係る光学装置では、生産性（歩留まり）を向上することに関して改善の余地がある。
【0065】
基板１００が他面側の端に面取り部１００ｂを有し、第１素子構成部ＥＳ１が他面側から薄膜１０１で覆われている。これにより、薄膜１０１の端部が面取り部１００ｂに形成されうるため、製造プロセスにおいて、薄膜１０１の剥がれ、基板１００の欠け等の不具合を確実に抑制しうる。
【0066】
基板１００が他面側の端に面取り部１００ｂを有し、他面及び面取り部１００ｂが薄膜１０１で覆われている。これにより、薄膜１０１の端部が面取り部１００ｂに形成されるため、製造プロセスにおいて、薄膜１０１の剥がれ、基板１００の欠け等の不具合を確実に抑制することができる。
【0067】
基板１００が他面側の端に面取り部１００ｂを有し、第１素子構成部ＥＳ１は、基板１００の他面に設けられた光学素子１００ａを含み、少なくとも光学素子１００ａ及び面取り部１００ｂが薄膜１０１で覆われている。これにより、製造プロセスにおいて、光学素子１００ａを覆う薄膜１０１の剥がれ、光学素子１００ａの欠け等の不具合を抑制することができる。
【0068】
面取り部１００ｂの基板１００の厚さ方向に対する傾斜角は、６０°以下である。これにより、製造プロセスにおいて、テーパ溝ＶＴのテーパ角を１２０°以下とすることができ、クラックＣを直線状に形成することに寄与する。なお、該テーパ角が大き過ぎると（例えば１２０°超）、クラックＣが曲がるおそれがある。
【0069】
面取り部１００ｂは、基板１００の面内方向に関する長さに対する基板１００の厚さ方向に関する長さの比率が２以上である。これにより、製造プロセスにおいて、伸展するクラックＣをテーパ溝ＶＴに確実に到達させることが可能となる。
【0070】
面取り部１００ｂの基板１００の厚さ方向に関する長さは、基板１００の厚さの１／３以下であることが好ましい。これにより、基板１００が割れることを抑制できる。
【0071】
薄膜１０１は、反射防止膜であることが好ましい。これにより、基板１００の他面での光の反射を防止でき、光利用効率を向上できる。
【0072】
各第２素子構成部ＥＳ２が発光層２０３を有する。これにより、素子を発光素子アレイとして機能させることができる。
【0073】
各第２素子構成部ＥＳ２が、発光層２０３を挟む第１及び第２反射鏡２０１、２０６を有する。これにより、素子を面発光レーザアレイとして機能させることができる。
【0074】
第２素子構成部ＥＳ２が、発光層２０３を含むメサを有する。これにより、発光層２０３の発光領域（電流注入領域）の大きさをある程度制限することができる。
【0075】
基板１００は、導電性を有する半導体基板（例えばｎ－ＧａＡｓ基板）である。これにより、素子の生成が容易（例えばエピの回数が１回で足りる）となり、且つ、基板１００内に電流パスを形成することができる。
【0076】
光学装置１０－１は、素子（例えば面発光レーザアレイ）と接合された別の基板３００を更に備える。これにより、光学装置１０－１を素子とドライバ（駆動回路）とが一体化された光学モジュールを提供することができる。
【0077】
実施例１に係る光学装置１０－１の製造方法は、複数の第１素子構成部ＥＳ１が共有するウェハ１００Ｗであって複数の第１素子構成部ＥＳ１に対応する複数の第２素子構成部ＥＳ２が一面に設けられたウェハ１００Ｗの他面の、ウェハ１００Ｗのスクライブ位置にテーパ溝ＶＴを形成する工程と、ウェハ１００Ｗのスクライブ位置に一面側からクラックＣを形成する工程と、複数の第２素子構成部ＥＳ２が形成されたウェハ１００Ｗをスクライブ位置で分割して第１及び第２素子構成部ＥＳ１、ＥＳ２を含む光学チップＯＣを複数得る工程と、を含む。
【0078】
光学装置１０－１の製造方法によれば、基板１００に成膜された薄膜１０１の剥がれ、基板１００の欠け等の不具合を抑制可能な光学装置を製造することができる。結果として、光学装置１０－１の製造方法によれば、生産性（歩留まり）を向上することができる。
【0079】
上記クラックＣを形成する工程では、スクライブ位置にウェハ１００Ｗの一面側からレーザ光を照射することによりクラックＣを形成する。これにより、レーザ光照射により伸展するクラックＣをテーパ溝ＶＴに到達させて、面取り部１００ｂを含む光学チップＯＣに個片化することができる。このように光学チップＯＣがステルスダイシングにより個片化される場合には、ブレードダイシングを行うときのウェットプロセスや接触式プロセスに起因するデメリットが生じない点で有効である。
【0080】
テーパ溝ＶＴを形成する工程では、ウェハ１００Ｗを他面側からエッチングしてテーパ溝ＶＴ及び光学素子１００ａを形成してもよい。これにより、製造プロセスを簡略化できる。
【0081】
光学装置１０－１の製造方法は、上記クラックＣを形成する工程の前に、テーパ溝ＶＴが形成された他面に薄膜１０１を形成する工程を含み、薄膜１０１を形成する工程の後、且つ、クラックＣを形成する工程の前に、複数の光学チップＯＣの薄膜１０１側の表面にダイシングテープＤＴを貼り付ける工程と、上記得る工程の後、複数の光学チップＯＣをダイシングテープＤＴから剥離する工程と、を含む。この場合に、各光学チップＯＣの薄膜１０１の剥がれ、基板１００の欠け等が防止される。
【0082】
光学装置１０－１の製造方法は、上記得る工程の後に、複数の光学チップＯＣの第２素子構成部ＥＳ２と別のウェハ３００Ｗとをバンプ４００を介して接合する工程と、複数の光学チップＯＣの別のウェハ３００Ｗ側とは反対側の表面に保護テープＰＴを貼り付ける工程と、別のウェハ３００Ｗを研削して薄膜化する工程と、複数の光学チップＯＣから保護テープＰＴを剥離する工程と、を含む。この場合に、各光学チップＯＣの薄膜１０１の剥がれ、基板１００の欠け等が防止される。
【0083】
光学装置１０－１の製造方法は、上記剥離する工程の後に、別のウェハ３００Ｗをダイシングして複数の光学チップＯＣのそれぞれを含む複数の光学装置１０－１を得る工程を含む。これにより、光学装置１０－１を個片化することができる。
【0084】
光学装置１０－１の製造方法は、接合する工程の後に、複数の光学チップＯＣの第２素子構成部ＥＳ２と別のウェハ３００Ｗとの接合部の周辺にアンダーフィル５００を充填する工程を含む。これにより、これにより、接合部の補強効果や、光学チップＯＣ及びレーザドライバの腐食抑制効果が得られる。
【0085】
＜２．本技術の第１実施形態の実施例２に係る光学装置＞
以下、本技術の第１実施形態の実施例２に係る光学装置について、図面を用いて説明する。図１７は、本技術の第１実施形態の実施例２に係る光学装置１０－２の断面図である。
以下、本技術の第１実施形態の実施例２に係る光学装置について、図面を用いて説明する。図１７は、本技術の第１実施形態の実施例２に係る光学装置１０－２の断面図である。
【0086】
光学装置１０－２は、図１７に示すように、基板１００に薄膜１０１が設けられていない点を除いて、実施例１に係る光学装置１０－１と同様の構成を有する。
【0087】
光学装置１０－２は、薄膜１０１を形成する工程（図５のステップＳ４）を実施しない点を除いて、実施例１に係る光学装置１０－１の製造方法と同様の製法で製造することができる。
【0088】
光学装置１０－２によれば、薄膜１０１が設けられていないため反射防止効果は得られないものの製造プロセスを簡略化でき、且つ、製造プロセスにおいて基板１００（光学素子１００ａを含む）が欠けることを抑制可能である。
【0089】
＜３．本技術の第１実施形態の実施例３に係る光学装置＞
以下、本技術の第１実施形態の実施例３に係る光学装置について、図面を用いて説明する。図１８は、本技術の第１実施形態の実施例３に係る光学装置１０－３の断面図である。
以下、本技術の第１実施形態の実施例３に係る光学装置について、図面を用いて説明する。図１８は、本技術の第１実施形態の実施例３に係る光学装置１０－３の断面図である。
【0090】
光学装置１０－３は、図１８に示すように、基板１００に光学素子１００ａが設けられていない点を除いて、実施例１に係る光学装置１０－１と同様の構成を有する。
【0091】
光学装置１０－３は、光学素子１００ａを形成する工程（図５のステップＳ２）を実施しない点を除いて、実施例１に係る光学装置１０－１の製造方法と同様の製法で製造することができる。
【0092】
光学装置１０－３によれば、光学素子１００ａが設けられていないため、ＶＣＳＥＬから出射される光の集光効果が得られないものの製造プロセスを簡略化することができ、且つ、製造プロセスにおいて、薄膜１０１の剥がれ、基板１００の欠け等を抑制することができる。
【0093】
＜４．本技術の第１実施形態の実施例４に係る光学装置＞
以下、本技術の第１実施形態の実施例４に係る光学装置について、図面を用いて説明する。図１９Ａは、本技術の第１実施形態の実施例４に係る光学装置１０－４の断面図である。
以下、本技術の第１実施形態の実施例４に係る光学装置について、図面を用いて説明する。図１９Ａは、本技術の第１実施形態の実施例４に係る光学装置１０－４の断面図である。
【0094】
光学装置１０－４は、図１９Ａに示すように、素子が単一のＶＣＳＥＬ（発光部）から成る点を除いて、実施例１に係る光学装置１０－１と同様の構成を有する。
【0095】
光学装置１０－４は、単一のＶＣＳＥＬを形成する点及び単一のＶＣＳＥＬをフリップチップで別のウェハ３００Ｗに接続する点を除いて、実施例１に係る光学装置１０－１の製造方法と同様の製法で製造することができる。
【0096】
光学装置１０－４によれば、実施例１に係る光学装置１０－１と同様の効果を奏する、単一発光部を有する光学装置を提供することができる。
【0097】
＜５．本技術の第１実施形態の実施例５に係る光学装置＞
以下、本技術の第１実施形態の実施例５に係る光学装置について、図面を用いて説明する。図１９Ｂは、本技術の第１実施形態の実施例５に係る光学装置１０－５の断面図である。
以下、本技術の第１実施形態の実施例５に係る光学装置について、図面を用いて説明する。図１９Ｂは、本技術の第１実施形態の実施例５に係る光学装置１０－５の断面図である。
【0098】
光学装置１０－５は、図１９Ｂに示すように、基板１００に薄膜１０１が設けられていない点を除いて、実施例４に係る光学装置１０－４と同様の構成を有する。
【0099】
光学装置１０－５は、薄膜１０１を形成する工程を実施しない点を除いて、実施例４に係る光学装置１０－４の製造方法と同様の製法で製造することができる。
【0100】
光学装置１０－５によれば、薄膜１０１が設けられていないため反射防止効果は得られないものの製造プロセスを簡略化でき、且つ、製造プロセスにおいて基板１００（光学素子１００ａを含む）が欠けることを抑制可能である。
【0101】
＜６．本技術の第１実施形態の実施例６に係る光学装置＞
以下、本技術の第１実施形態の実施例６に係る光学装置について、図面を用いて説明する。図２０Ａは、本技術の第１実施形態の実施例６に係る光学装置１０－６の断面図である。
以下、本技術の第１実施形態の実施例６に係る光学装置について、図面を用いて説明する。図２０Ａは、本技術の第１実施形態の実施例６に係る光学装置１０－６の断面図である。
【0102】
光学装置１０－６は、図２０Ａに示すように、基板１００に光学素子１００ａが設けられていない点を除いて、実施例４に係る光学装置１０－４と同様の構成を有する。
【0103】
光学装置１０－６は、光学素子１００ａを形成する工程を実施しない点を除いて、実施例４に係る光学装置１０－４の製造方法と同様の製法で製造することができる。
【0104】
光学装置１０－６によれば、実施例４に係る光学装置１０－４に比べて、光学素子１００ａが設けられていないため、ＶＣＳＥＬから出射される光の集光効果が得られないものの製造プロセスを簡略化することができ、且つ、製造プロセスにおいて、薄膜１０１の剥がれ、基板１００の欠け等を抑制することができる。
【0105】
＜７．本技術の第１実施形態の実施例７に係る光学装置＞
以下、本技術の第１実施形態の実施例７に係る光学装置について、図面を用いて説明する。図２０Ｂは、本技術の第１実施形態の実施例７に係る光学装置１０－７の断面図である。
以下、本技術の第１実施形態の実施例７に係る光学装置について、図面を用いて説明する。図２０Ｂは、本技術の第１実施形態の実施例７に係る光学装置１０－７の断面図である。
【0106】
光学装置１０－７は、図２０Ｂに示すように、基板１００に薄膜１０１が設けられていない点を除いて、実施例６に係る光学装置１０－６と同様の構成を有する。
【0107】
光学装置１０－７は、薄膜１０１を形成する工程を実施しない点を除いて、実施例６に係る光学装置１０－６の製造方法と同様の製法で製造することができる。
【0108】
光学装置１０－７によれば、実施例６に係る光学装置１０－６に比べて、薄膜１０１が設けられていないため反射防止効果は得られないものの製造プロセスを簡略化でき、且つ、製造プロセスにおいて基板１００（光学素子１００ａを含む）が欠けることを抑制可能である。
【0109】
＜８．本技術の第１実施形態の実施例８に係る光学装置＞
以下、本技術の第１実施形態の実施例８に係る光学装置について、図面を用いて説明する。図２１は、本技術の第１実施形態の実施例８に係る光学装置１０－８の部分拡大断面図（図３に対応する図）である。
以下、本技術の第１実施形態の実施例８に係る光学装置について、図面を用いて説明する。図２１は、本技術の第１実施形態の実施例８に係る光学装置１０－８の部分拡大断面図（図３に対応する図）である。
【0110】
実施例８に係る光学装置１０－８は、図２１に示すように、各ＶＣＳＥＬがイントラキャビティ構造を有する点を除いて、実施例１に係る光学装置１０－１と同様の構成を有する。
【0111】
光学装置１０－８の第２素子構成部ＥＳ２では、第１クラッド層２０２の一部（下部）、発光層２０３、第２クラッド層２０４及び酸化狭窄層２０５を内部に含む第２反射鏡２０６によりメサが構成されている。第１クラッド層２０２の他部（上部）の該メサの周辺の領域にカソード電極２０８が設けられている。
【0112】
光学装置１０－８では、基板１００としてアンドープの半導体基板（例えばｉ－ＧａＡｓ基板）を用いることもできる。光学装置１０－８では、第１反射鏡２０１の材料としてアンドープの化合物半導体（例えばｉ－ＡｌＧａＡｓ）を用いることもできる。
【0113】
光学装置１０－８は、第２素子構成部ＥＳ２を形成するときにメサの底面を第１クラッド層２０２内に位置させる点を除いて、実施例１に係る光学装置１０－１の製造方法と同様の製法で製造することができる。
【0114】
光学装置１０－８は、実施例１に係る光学装置１０－１と同様の効果を奏するとともに、各ＶＣＳＥＬの直列抵抗を低減できる光学装置を提供することができる。
【0115】
なお、光学装置１０－８の第２素子構成部ＥＳ２において、第１反射鏡２０１の一部（下部）、第１クラッド層２０２、発光層２０３、第２クラッド層２０４及び酸化狭窄層２０５を内部に含む第２反射鏡２０６によりメサを構成してもよい。この場合に、第１反射鏡２０１の他部（上部）の該メサの周辺の領域にカソード電極２０８を設けてもよい。
【0116】
＜９．本技術の第１実施形態の実施例９に係る光学装置＞
以下、本技術の第１実施形態の実施例９に係る光学装置について、図面を用いて説明する。図２２は、本技術の第１実施形態の実施例９に係る光学装置１０－９の部分拡大断面図（図３に対応する図）である。
以下、本技術の第１実施形態の実施例９に係る光学装置について、図面を用いて説明する。図２２は、本技術の第１実施形態の実施例９に係る光学装置１０－９の部分拡大断面図（図３に対応する図）である。
【0117】
実施例９に係る光学装置１０－９は、図２２に示すように、各発光部がＬＥＤ（発光ダイオード）である点を除いて、実施例１に係る光学装置１０－１と同様の構成を有する。すなわち、光学装置１０－９は、素子としてのＬＥＤアレイを備える。
【0118】
光学装置１０－９の第２素子構成部ＥＳ２では、発光層２０３と該発光層２０３を上下に挟む第１及び第２クラッド層２０２、２０４とによりメサが構成されている。
【0119】
光学装置１０－９は、第２素子構成部ＥＳ２を形成するときに第１及び第２反射鏡２０１、２０６を成長させない点を除いて、実施例１に係る光学装置１０－１と同様の製法で製造することができる。
【0120】
光学装置１０－９は、実施例１に係る光学装置１０－１と同様の効果を奏する、ＬＥＤアレイを備える光学装置を提供することができる。
【0121】
＜１０．本技術の第１実施形態の実施例１０に係る光学装置＞
以下、本技術の第１実施形態の実施例１０に係る光学装置について、図面を用いて説明する。図２３は、本技術の第１実施形態の実施例１０に係る光学装置１０－１０の部分拡大断面図（図３に対応する図）である。
以下、本技術の第１実施形態の実施例１０に係る光学装置について、図面を用いて説明する。図２３は、本技術の第１実施形態の実施例１０に係る光学装置１０－１０の部分拡大断面図（図３に対応する図）である。
【0122】
実施例１０に係る光学装置１０－１０は、図２３に示すように、各ＬＥＤがイントラキャビティ構造に類似する構造を有する点を除いて、実施例９に係る光学装置１０－９と同様の構成を有する。
【0123】
光学装置１０－１０の第２素子構成部ＥＳ２では、第１クラッド層２０２の一部（下部）、発光層２０３、第２クラッド層２０４によりメサが構成されている。第１クラッド層２０２の他部（上部）の該メサの周辺の領域にカソード電極２０８が設けられている。
【0124】
光学装置１０－１０では、基板１００としてアンドープの半導体基板（例えばｉ－ＧａＡｓ基板）を用いることもできる。光学装置１０－８では、第１反射鏡２０１の材料としてアンドープの化合物半導体（例えばｉ－ＡｌＧａＡｓ）を用いることもできる。
【0125】
光学装置１０－１０は、第２素子構成部ＥＳ２を形成するときにメサの底面を第１クラッド層２０２内に位置させる点を除いて、実施例９に係る光学装置１０－９の製造方法と同様の製法で製造することができる。
【0126】
光学装置１０－１０は、実施例９に係る光学装置１０－９と同様の効果を奏するとともに、各発光部（各ＬＥＤ）の直列抵抗を低減できる光学装置を提供することができる。
【0127】
＜１１．本技術の第１実施形態の実施例１１に係る光学装置＞
以下、本技術の第１実施形態の実施例１１に係る光学装置について、図面を用いて説明する。図２４Ａは、本技術の第１実施形態の実施例１１に係る光学装置１０－１１の断面図である。図２４Ｂは、図２４Ａの部分拡大図（図２４Ａの一点鎖線で囲まれた部分の拡大図）である。
以下、本技術の第１実施形態の実施例１１に係る光学装置について、図面を用いて説明する。図２４Ａは、本技術の第１実施形態の実施例１１に係る光学装置１０－１１の断面図である。図２４Ｂは、図２４Ａの部分拡大図（図２４Ａの一点鎖線で囲まれた部分の拡大図）である。
【0128】
実施例１１に係る光学装置１０－１１は、図２４Ａに示すように、第１及び第２素子構成部ＥＳ１、ＥＳ２を含む素子がジャンクションアップで別の基板３００に接続されている。
【0129】
光学装置１０－１１では、基板１００（例えばｎ－ＧａＡｓ基板）の、複数の第２素子構成部ＥＳ２が設けられた一面（上面）側の端に面取り部１００ｂが設けられている。
【0130】
光学装置１０－１１では、複数の第２素子構成部ＥＳ２のメサに対して、薄膜としての絶縁膜２０９及び薄膜としてのアノード電極２０７が共通に設けられている（図２４Ａ及び図２４Ｂ参照）。アノード電極２０７及び絶縁膜２０９の端部は、面取り部１００ｂ上に設けられている。アノード電極２０７は、各メサの中央部上に出射口となる開口部を有している。
【0131】
アノード電極２０７は、基板１００の一面の面取り部１００ｂの近傍の位置でボンディングワイヤＢＷにより、別の基板３００上に設けられた端子３０２（レーザドライバの陽極側の端子）に接続されている。
【0132】
光学装置１０－１１では、カソード電極２０８が基板１００の他面（下面）にベタ状に設けられている。カソード電極２０８は、別の基板３００上に設けられた端子３０１（レーザドライバの陰極側の端子）に接合されている。
【0133】
光学装置１０－１１の製造プロセスにおいて、光学チップの複数の第２素子構成部ＥＳ２側の表面にダイシングテープや保護テープが貼り付けられる。
【0134】
光学装置１０－１１によれば、アノード電極２０７及び絶縁膜２０９の剥がれ、基板１００の欠け等の不具合を抑制可能な光学装置を提供することができる。
【0135】
＜１２．本技術の第２実施形態の実施例１に係る光学装置＞
以下、本技術の第２実施形態の実施例１に係る光学装置について、図面を用いて説明する。図２５Ａは、本技術の第２実施形態の実施例１に係る光学装置２０－１の断面図である。
以下、本技術の第２実施形態の実施例１に係る光学装置について、図面を用いて説明する。図２５Ａは、本技術の第２実施形態の実施例１に係る光学装置２０－１の断面図である。
【0136】
光学装置２０－１の素子は、図２５Ａに示すように、固体撮像素子（イメージセンサ）である。基板１００（例えばＳｉ基板等の半導体基板）内に複数の光電変換素子１０２（例えばフォトダイオード）が設けられている。複数の光電変換素子１０２は、基板１００の面内方向に２次元配置（例えばマトリクス配置、千鳥配置等）されている。基板１００の一面側（上面側）の端に面取り部１００ｂが設けられている。基板１００の一面（上面）及び面取り部１００ｂは、薄膜１０１（例えば反射防止膜）で覆われている。薄膜１０１上には、各光電変換素子１０２に対応するカラーフィルタ１０３及びマイクロレンズ１０４がこの順に設けられている。すなわち、光学装置２０－１の固体撮像素子は、光電変換素子１０２、カラーフィルタ１０３及びマイクロレンズ１０４を各々が含む複数の画素が２次元配置された画素アレイを有する。光学装置２０－２では、第１素子構成部ＥＳ１が基板１００、カラーフィルタ１０３及びマイクロレンズ１０４を含む。なお、各画素は、カラーフィルタ１０３及びマイクロレンズ１０４の少なくとも一方を有していなくてもよい。ここでは、固体撮像素子としてエリアセンサを例示しているが、例えばリニアセンサであってもよい。隣接画素間に画素間遮光膜を設けてもよい。
【0137】
基板１００の他面（下面）には、第２素子構成部ＥＳ２を構成する第１配線層２１１、第２配線層２１２及び基板２１３（例えばロジック回路やメモリ回路を内蔵する、Ｓｉ基板等の半導体基板）が該他面側からこの順に積層されている。
【0138】
第１配線層２１１は、例えばビアを介して基板１００と電気的に接続されている。第２配線層２１２は、例えばビアを介して基板２１３と電気的に接続されている。第１及び第２配線層２１１、２１２は、例えば金属接合により電気的に接続されている。
【0139】
光学装置２０－１では、製造プロセスにおいて、光学チップの第１素子構成部ＥＳ１側の表面にダイシングテープや保護テープが貼り付けられる。
【0140】
光学装置２０－１によれば、製造プロセスにおいて、基板１００に成膜された薄膜１０１の剥がれ、基板１００の欠け等の不具合を抑制することができる、固体撮像素子を備える光学装置を提供することができる。
【0141】
＜１３．本技術の第２実施形態の実施例２に係る光学装置＞
以下、本技術の第２実施形態の実施例２に係る光学装置について、図面を用いて説明する。図２５Ｂは、本技術の第２実施形態の実施例２に係る光学装置２０－２の断面図である。
以下、本技術の第２実施形態の実施例２に係る光学装置について、図面を用いて説明する。図２５Ｂは、本技術の第２実施形態の実施例２に係る光学装置２０－２の断面図である。
【0142】
光学装置２０－２は、単一画素を有する固体撮像素子を含む光学装置である点を除いて、実施例１に係る光学装置２０－１と同様の構成を有する。
【0143】
光学装置２０－２は、実施例１に係る光学装置２０－１の製造方法と概ね同様の製法により製造することができる。
【0144】
光学装置２０－２によれば、実施例１に係る光学装置２０－１と同様の効果を奏する、単一画素を有する固体撮像素子を含む光学装置を提供することができる。
【0145】
＜１４．本技術の第２実施形態の実施例３に係る光学装置＞
以下、本技術の第２実施形態の実施例３に係る光学装置について、図面を用いて説明する。図２６Ａは、本技術の第２実施形態の実施例３に係る光学装置２０－３の断面図である。
以下、本技術の第２実施形態の実施例３に係る光学装置について、図面を用いて説明する。図２６Ａは、本技術の第２実施形態の実施例３に係る光学装置２０－３の断面図である。
【0146】
光学装置２０－３は、基板１００に薄膜１０１が設けられていない点を除いて、実施例１に係る光学装置２０－１と同様の構成を有する。
【0147】
光学装置２０－３は、基板１００に薄膜１０１を形成しない点を除いて、実施例１に係る光学装置２０－１の製造方法と同様の製法により製造することができる。
【0148】
光学装置２０－３によれば、薄膜１０１が設けられてないため反射防止効果を得ることはできないものの製造プロセスを簡略化することができ、且つ、製造プロセスにおいて基板１００の欠けを抑制可能である。
【0149】
＜１５．本技術の第２実施形態の実施例４に係る光学装置＞
以下、本技術の第２実施形態の実施例４に係る光学装置について、図面を用いて説明する。図２６Ｂは、本技術の第２実施形態の実施例４に係る光学装置２０－４の断面図である。
以下、本技術の第２実施形態の実施例４に係る光学装置について、図面を用いて説明する。図２６Ｂは、本技術の第２実施形態の実施例４に係る光学装置２０－４の断面図である。
【0150】
光学装置２０－４は、単一画素を有する固体撮像素子を含む光学装置である点を除いて、実施例３に係る光学装置２０－３と同様の構成を有する。
【0151】
光学装置２０－４は、基板１００に薄膜１０１を形成しない点を除いて、実施例２に係る光学装置２０－２の製造方法と概ね同様の製法により製造することができる。
【0152】
光学装置２０－４によれば、実施例３に係る光学装置２０－３と同様の効果を奏する、単一画素を有する固体撮像素子を含む光学装置を提供することができる。
【0153】
＜１６．本技術の変形例＞
本技術は、上記各実施形態の各実施例に限定されることなく、種々の変形が可能である。
本技術は、上記各実施形態の各実施例に限定されることなく、種々の変形が可能である。
【0154】
（面取り部１００ｂの変形例（その１））
例えば、上記各実施形態の各実施例において、面取り部１００ｂは、図２７に示すように、下方に凸の曲面であってもよい。この場合、製造プロセスにおいて、基板１００にテーパ溝を内壁面が下方に凸の曲面（図２７の曲面と、該曲面と対称な曲面とを併せた曲面）となるように形成することにより、図２７の曲面が得られる。
例えば、上記各実施形態の各実施例において、面取り部１００ｂは、図２７に示すように、下方に凸の曲面であってもよい。この場合、製造プロセスにおいて、基板１００にテーパ溝を内壁面が下方に凸の曲面（図２７の曲面と、該曲面と対称な曲面とを併せた曲面）となるように形成することにより、図２７の曲面が得られる。
【0155】
（面取り部１００ｂの変形例（その２））
例えば、上記各実施形態の各実施例において、面取り部１００ｂは、図２８に示すように、上方に凸の曲面であってもよい。この場合、製造プロセスにおいて、基板１００にテーパ溝を内壁面が上方に凸の曲面（図２８の曲面と、該曲面と対称な曲面とを併せた曲面）となるように形成することにより、図２８の曲面が得られる。
例えば、上記各実施形態の各実施例において、面取り部１００ｂは、図２８に示すように、上方に凸の曲面であってもよい。この場合、製造プロセスにおいて、基板１００にテーパ溝を内壁面が上方に凸の曲面（図２８の曲面と、該曲面と対称な曲面とを併せた曲面）となるように形成することにより、図２８の曲面が得られる。
【0156】
（第１実施形態の変形例１に係る光学装置）
図２９Ａに示す、第１実施形態の変形例１に係る光学装置１０－Ｍ１は、基板１００が薄膜１０１で覆われていない点を除いて、第１実施形態の実施例３に係る光学装置１０－３（図１８参照）と同様の構成を有する。
図２９Ａに示す、第１実施形態の変形例１に係る光学装置１０－Ｍ１は、基板１００が薄膜１０１で覆われていない点を除いて、第１実施形態の実施例３に係る光学装置１０－３（図１８参照）と同様の構成を有する。
【0157】
（第１実施形態の変形例２に係る光学装置）
図２９Ｂに示す、第１実施形態の変形例２に係る光学装置１０－Ｍ２は、アンダーフィル５００が設けられていない点を除いて、変形例１に係る光学装置１０－Ｍ１と同様の構成を有する。
図２９Ｂに示す、第１実施形態の変形例２に係る光学装置１０－Ｍ２は、アンダーフィル５００が設けられていない点を除いて、変形例１に係る光学装置１０－Ｍ１と同様の構成を有する。
【0158】
（第１実施形態の変形例３に係る光学装置）
図３０Ａに示す、第１実施形態の変形例３に係る光学装置１０－Ｍ３は、別の基板３００、バンプ４００及びアンダーフィル５００を有していない点を除いて、第１実施形態の実施例１に係る光学装置１０－１（図１参照）と同様の構成を有する。
図３０Ａに示す、第１実施形態の変形例３に係る光学装置１０－Ｍ３は、別の基板３００、バンプ４００及びアンダーフィル５００を有していない点を除いて、第１実施形態の実施例１に係る光学装置１０－１（図１参照）と同様の構成を有する。
【0159】
（第１実施形態の変形例４に係る光学装置）
図３０Ｂに示す、第１実施形態の変形例４に係る光学装置１０－Ｍ４は、別の基板３００、バンプ４００及びアンダーフィル５００を有していない点を除いて、第１実施形態の実施例２に係る光学装置１０－２（図１７参照）と同様の構成を有する。
図３０Ｂに示す、第１実施形態の変形例４に係る光学装置１０－Ｍ４は、別の基板３００、バンプ４００及びアンダーフィル５００を有していない点を除いて、第１実施形態の実施例２に係る光学装置１０－２（図１７参照）と同様の構成を有する。
【0160】
（第１実施形態の変形例５に係る光学装置）
図３１Ａに示す、第１実施形態の変形例５に係る光学装置１０－Ｍ５は、別の基板３００、バンプ４００及びアンダーフィル５００を有していない点を除いて、第１実施形態の実施例３に係る光学装置１０－３（図１８参照）と同様の構成を有する。
図３１Ａに示す、第１実施形態の変形例５に係る光学装置１０－Ｍ５は、別の基板３００、バンプ４００及びアンダーフィル５００を有していない点を除いて、第１実施形態の実施例３に係る光学装置１０－３（図１８参照）と同様の構成を有する。
【0161】
（第１実施形態の変形例６に係る光学装置）
図３１Ｂに示す、第１実施形態の変形例６に係る光学装置１０－Ｍ６は、別の基板３００、バンプ４００及びアンダーフィル５００を有していない点を除いて、変形例１に係る光学装置１０－Ｍ１（図２９Ａ参照）と同様の構成を有する。
図３１Ｂに示す、第１実施形態の変形例６に係る光学装置１０－Ｍ６は、別の基板３００、バンプ４００及びアンダーフィル５００を有していない点を除いて、変形例１に係る光学装置１０－Ｍ１（図２９Ａ参照）と同様の構成を有する。
【0162】
（第１実施形態の変形例７に係る光学装置）
図３２Ａに示す、第１実施形態の変形例７に係る光学装置１０－Ｍ７は、基板１００の、第２素子構成部ＥＳ２が設けられた一面側（上面側）の端に面取り部１００ｂを有する点を除いて、変形例６に係る光学装置１０－Ｍ６（図３１Ｂ参照）と同様の構成を有する。
図３２Ａに示す、第１実施形態の変形例７に係る光学装置１０－Ｍ７は、基板１００の、第２素子構成部ＥＳ２が設けられた一面側（上面側）の端に面取り部１００ｂを有する点を除いて、変形例６に係る光学装置１０－Ｍ６（図３１Ｂ参照）と同様の構成を有する。
【0163】
（第１実施形態の変形例８に係る光学装置）
図３２Ｂに示す、第１実施形態の変形例８に係る光学装置１０－Ｍ８は、基板１００の一面（上面）、面取り部１００ｂ及び第２素子構成部ＥＳ２が、絶縁膜及び該絶縁膜上に設けられたアノード電極を含む薄膜２１０で覆われている点を除いて、変形例７に係る光学装置１０－Ｍ７（図３２Ａ参照）と同様の構成を有する。薄膜２１０のアノード電極に出射口となる開口を設けてもよい。
図３２Ｂに示す、第１実施形態の変形例８に係る光学装置１０－Ｍ８は、基板１００の一面（上面）、面取り部１００ｂ及び第２素子構成部ＥＳ２が、絶縁膜及び該絶縁膜上に設けられたアノード電極を含む薄膜２１０で覆われている点を除いて、変形例７に係る光学装置１０－Ｍ７（図３２Ａ参照）と同様の構成を有する。薄膜２１０のアノード電極に出射口となる開口を設けてもよい。
【0164】
（第１実施形態の変形例９に係る光学装置）
図３２Ｃに示す、第１実施形態の変形例９に係る光学装置１０－Ｍ９は、基板１００の他面側（下面側）の端にも面取り部１００ｂを有する点を除いて、変形例８に係る光学装置１０－Ｍ８（図３２Ｂ参照）と同様の構成を有する。
図３２Ｃに示す、第１実施形態の変形例９に係る光学装置１０－Ｍ９は、基板１００の他面側（下面側）の端にも面取り部１００ｂを有する点を除いて、変形例８に係る光学装置１０－Ｍ８（図３２Ｂ参照）と同様の構成を有する。
【0165】
（第１実施形態の変形例１０に係る光学装置）
図３３Ａに示す、第１実施形態の変形例１０に係る光学装置１０－Ｍ１０は、基板１００の、第２素子構成部ＥＳ２が設けられた一面側（下面側）の端にも面取り部１００ｂを有する点を除いて、変形例５に係る光学装置１０－Ｍ５（図３１Ａ参照）と同様の構成を有する。
図３３Ａに示す、第１実施形態の変形例１０に係る光学装置１０－Ｍ１０は、基板１００の、第２素子構成部ＥＳ２が設けられた一面側（下面側）の端にも面取り部１００ｂを有する点を除いて、変形例５に係る光学装置１０－Ｍ５（図３１Ａ参照）と同様の構成を有する。
【0166】
（第１実施形態の変形例１１に係る光学装置）
図３３Ｂに示す、第１実施形態の変形例１１に係る光学装置１０－Ｍ１１は、基板１００の、第２素子構成部ＥＳ２が設けられた一面側（下面側）の端にも面取り部１００ｂを有する点を除いて、変形例６に係る光学装置１０－Ｍ６（図３１Ｂ参照）と同様の構成を有する。
図３３Ｂに示す、第１実施形態の変形例１１に係る光学装置１０－Ｍ１１は、基板１００の、第２素子構成部ＥＳ２が設けられた一面側（下面側）の端にも面取り部１００ｂを有する点を除いて、変形例６に係る光学装置１０－Ｍ６（図３１Ｂ参照）と同様の構成を有する。
【0167】
（第１実施形態の変形例１２に係る光学装置）
図３４に示す、第１実施形態の変形例１２に係る光学装置１０－Ｍ１２は、測距装置を構成する。光学装置１０－Ｍ１２は、別の基板３００に設けられた受光素子３０１を備える点を除いて、第１実施形態の実施例１に係る光学装置１０－１と概ね同様の構成を有する。
図３４に示す、第１実施形態の変形例１２に係る光学装置１０－Ｍ１２は、測距装置を構成する。光学装置１０－Ｍ１２は、別の基板３００に設けられた受光素子３０１を備える点を除いて、第１実施形態の実施例１に係る光学装置１０－１と概ね同様の構成を有する。
【0168】
光学装置１０－Ｍ１２では、別の基板３００が、一例として、レーザドライバ及び受光回路を含むＩＣが形成されたＧｅ基板である。該受光回路は、例えばＡ／Ｄ変換器、ＴＯＦ（Ｔｉｍｅ Ｏｆ ｆｌｉｇｈｔ）演算部等を含む。
【0169】
受光素子３０１は、一例として別の基板３００の表面の、素子（面発光レーザアレイ）の実装領域の周辺に設けられた穴部に受光面が露出した状態で設けられている。受光素子３０１は、一例として、ＡＰＤ（アバランシェ・フォトダイオード）である。
【0170】
光学装置１０－Ｍ１２は、別の基板３００にＩＣ及び受光素子３０１を形成する点を除いて、第１実施形態の実施例１に係る光学装置１０－１の製造方法と概ね同様の製法により製造することができる。
【0171】
光学装置１０－Ｍ１２によれば、第１実施形態の実施例１に係る光学装置１０－１と同様の効果を奏する面発光レーザアレイと受光素子３０１とを含む、高性能のＴＯＦモジュールを提供することができる。
【0172】
（本技術に係る光学装置の面発光レーザの変形例）
図４７は、本技術に係る光学装置の面発光レーザの変形例である面発光レーザ２０００を示す平面図である。図４８Ａは、図４７のＸ－Ｘ線断面図である。図４８Ｂは、図４７のＹ－Ｙ線断面図である。
図４７は、本技術に係る光学装置の面発光レーザの変形例である面発光レーザ２０００を示す平面図である。図４８Ａは、図４７のＸ－Ｘ線断面図である。図４８Ｂは、図４７のＹ－Ｙ線断面図である。
【0173】
面発光レーザ２０００の各構成要素は、基板２００１に積層されている。基板２００１は例えばＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＡｓＰ等の半導体を含んで構成することができる。
【0174】
面発光レーザ２０００は、保護領域２００２（図４８Ａ及び図４８Ｂの透過性灰色領域）を含む。図４７に示すように、保護領域２００２は、平面視において円形状であるが、例えば楕円形状、多角形状等の別の形状であってもよく、特定の形状に限定されない。保護領域２００２は電気的な分離をもたらす材料を含み、例えばイオン注入された領域である。
【0175】
更に、面発光レーザ２０００は、図４８Ａ及び図４８Ｂに示すように、第１電極２００３と第２電極２００４とを含む。図４７に示すように、第１電極２００３は、平面視において、不連続箇所（断続箇所）を有するリング形状、すなわちスプリットリング形状であるが、特定の形状に限定されない。図４８Ａ又は図４８Ｂに示すように、第２電極２００４は、基板２００１に接触している。第１電極２００３及び第２電極２００４は、例えばＴｉ、Ｐｔ、Ａｕ、ＡｕＧｅＮｉ、ＰｄＧｅＡｕ等の導電材料を含んで構成される。第１電極２００３及び第２電極２００４は、単層構造を有していてもよいし、積層構造を有していてもよい。
【0176】
更に、面発光レーザ２０００は、保護領域２００２の周囲に設けられたトレンチ２００５を含む。図４７は、一例として平面視矩形のトレンチ２００５が６箇所に設けられた構造を示すが、その数や、平面視における形状は特定のものに限定されない。トレンチ２００５は酸化狭窄層２００６（酸化領域２００６ａ及び非酸化領域２００６ｂを含む）を形成するための開口である。面発光レーザ２０００の製造工程において、トレンチ２００５を介して高温水蒸気が供給されることで酸化狭窄層２００６の酸化領域２００６ａが形成される。例えば、酸化領域２００６ａはＡｌＡｓ又はＡｌＧａＡｓ層の酸化の結果として形成されるＡｌ２Ｏ３である。トレンチ２００５には酸化狭窄層２００６を形成する工程の後において、任意の誘電体が埋め込まれる場合もある。また、誘電体膜による表面被膜を行う場合もある。
【0177】
更に、面発光レーザ２０００は、第１電極２００３上の誘電体層２００７に設けられた誘電体開口２００８（コンタクトホール）を含む。誘電体層２００７は、図４８Ａ及び図４８Ｂに示すような積層構造を有していてもよいし、単層構造を有していてもよい。誘電体層２００７は、一例として酸化シリコンや窒化シリコンなどを含む。図４７に示すように、誘電体開口２００８は、第１電極２００３と同じ形状に形成されている。ただし、誘電体開口２００８の形状は第１電極２００３の形状には限定されず、第１電極２００３上に部分的に形成されていてもよい。誘電体開口２００８には不図示の導電材料が充填され、該導電材料が第１電極２００３と接触する。
【0178】
更に、図４８Ａ及び図４８Ｂに示すように、面発光レーザ２０００は第１電極２００３の内側に光学開口２００９を含む。面発光レーザ２０００は、光学開口２００９を介して光線を出射する。更に、面発光レーザ２０００は、酸化狭窄層２００６の酸化領域２００６ａが、電流及び光を閉じ込める電流・光閉じ込め領域として機能する。酸化狭窄層２００６の非酸化領域２００６ｂは、光学開口２００９の下方に位置し、電流及び光を通過させる電流・光通過領域として機能する。
【0179】
更に、面発光レーザ２０００は、第１多層反射鏡２０１１及び第２多層反射鏡２０１２を含む。多層反射鏡は一例として半導体多層膜反射鏡であり、分布型ブラッグ反射鏡（Distributed Bragg Reflector）とも呼ばれる。
【0180】
更に、面発光レーザ２０００は、活性層２０１３を含む。活性層２０１３は、第１多層反射鏡２０１１と第２多層反射鏡２０１２との間に配置され、注入キャリアを閉じ込め、面発光レーザ２０００の発光波長を規定する。
【0181】
本構成例では、一例として、面発光レーザ２０００が表面出射型面発光レーザである場合を例にとって説明したが、面発光レーザ２０００は裏面出射型面発光レーザを構成することもできる。
【0182】
【0183】
本構成例の面発光レーザ２０００は、一例として、以下の工程１～８の手順で製造される。
（工程１）基板２００１の表面に第１多層反射鏡２０１１、活性層２０１３、酸化狭窄層２００６となる被選択酸化層、及び第２多層反射鏡２０１２をエピタキシャル成長させる。
（工程２）例えばリフトオフ法を用いて、第１電極２００３を第２多層反射鏡２０１２上に形成する。
（工程３）例えばフォトリソグラフィによりトレンチ２００５を形成する。
（工程４）被選択酸化層の側面を露出させ、該被選択酸化層を側面から選択酸化することにより酸化狭窄層２００６を形成する。
（工程５）保護領域２００２をイオン注入などによって形成する。
（工程６）誘電体層２００７を例えば蒸着、スパッタ等により成膜する。
（工程７）例えばフォトリソグラフィにより誘電体層２００７に誘電体開口２００８を形成して第１電極２００３の接点を露出させる。
（工程８）基板２００１の裏面を研磨して薄膜化した後、第２電極２００４を基板２００１の裏面に形成する。
（工程１）基板２００１の表面に第１多層反射鏡２０１１、活性層２０１３、酸化狭窄層２００６となる被選択酸化層、及び第２多層反射鏡２０１２をエピタキシャル成長させる。
（工程２）例えばリフトオフ法を用いて、第１電極２００３を第２多層反射鏡２０１２上に形成する。
（工程３）例えばフォトリソグラフィによりトレンチ２００５を形成する。
（工程４）被選択酸化層の側面を露出させ、該被選択酸化層を側面から選択酸化することにより酸化狭窄層２００６を形成する。
（工程５）保護領域２００２をイオン注入などによって形成する。
（工程６）誘電体層２００７を例えば蒸着、スパッタ等により成膜する。
（工程７）例えばフォトリソグラフィにより誘電体層２００７に誘電体開口２００８を形成して第１電極２００３の接点を露出させる。
（工程８）基板２００１の裏面を研磨して薄膜化した後、第２電極２００４を基板２００１の裏面に形成する。
【0184】
以上説明した面発光レーザ２０００を構成する層の層数、配置、厚さ、配置順、対称性等は一例であって適宜変更可能である。すなわち、面発光レーザ２０００は、図４７、図４８Ａ及び図４８Ｂに示すものより多数の層、少数の層、異なる層、異なる構造の層、又は異なる配置の層を含んでもよい。
【0185】
本技術は、以上説明した面発光レーザ２０００及びその変形例に適用することができる。
【0186】
（その他の変形例）
【0187】
例えば、発光部がＶＣＳＥＬである場合の電流狭窄は、酸化狭窄層によるものに限られない。例えば周回状のイオン注入領域により電流狭窄を行ってもよいし、例えばＧａ空孔拡散によりアパーチャの内外でバンドギャップエネルギー差を設けてキャリアを閉じ込めるＱＷＩ、埋め込みトンネルジャンクション等により電流狭窄を行ってもよい。
【0188】
例えば、発光部がＶＣＳＥＬである場合に、酸化狭窄層は、第２反射鏡２０６内に代えて又は加えて、第１反射鏡２０１内、第１クラッド層２０２内及び第２クラッド層２０４内に設けられてもよい。
【0189】
例えば、発光部がＶＣＳＥＬである場合の光狭窄は、酸化狭窄層によるものに限らない。例えば、共振器内に段差部を設けてアパーチャ外がアパーチャ内よりも低屈折率となるようアパーチャ内外で屈折率差をつけてもよい。
【0190】
例えば、発光部がＬＥＤである場合に、発光層の片側に反射鏡が設けられてもよい。
【0191】
例えば、基板１００は、Ｓｉ基板、Ｇｅ基板、ＧａＮ基板、ＩｎＰ基板、ＳｉＣ基板、等であってもよい。素子は、半導体層のエピタキシャル成長に加えて異種基板の接合により生成してもよい。発光部（例えばＶＣＳＥＬ、ＬＥＤ等）の発光層には、波長帯２００～２０００ｎｍに含まれるいずれの発光波長となる材料も用いることが可能である。
【0192】
発光部がＶＣＳＥＬである場合に、第１及び第２反射鏡２０１、２０６は、半導体に限らず、例えば半導体、誘電体及び金属から選択される一種又は２種以上の組み合わせで構成されてもよい。
【0193】
第１反射鏡２０１は、基板１００の発光層２０３側とは反対側に設けられていてもよい。すなわち、第１素子構成部ＥＳ１が基板１００に加えて第１反射鏡２０１を含んでいてもよい。
【0194】
素子が発光素子（例えばＶＣＳＥＬ、ＬＥＤ等）である場合に、発光層の一側及び他側の導電型（ｎ型及びｐ型）を入れ替えてもよい。
【0195】
基板１００に設けられる光学素子は、基板１００とは別体であってもよい。該光学素子は、凸レンズ構造に限らず、例えば凹レンズ構造、自由曲面レンズ構造、ミラー構造（例えば平面鏡、凸面鏡、凹面鏡、自由曲面ミラー等）であってもよい。光学素子としてのレンズ構造やミラー構造は、メタサーフェスにより形成されていてもよい。
【0196】
上記各実施例及び各変形例の光学装置の構成の一部を相互に矛盾しない範囲内で組み合わせてもよい。
【0197】
以上説明した各実施例及び各変形例において、光学装置を構成する各層の材料、導電型、厚さ、幅、数値、形状、大きさ等は、光学装置として機能する範囲内で適宜変更可能である。
【0198】
＜１７．電子機器への応用例＞
本開示に係る技術（本技術）は、様々な製品（電子機器）へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置（例えば測距装置、形状認識装置等）や、光通信機器や、低消費電力機器（例えばスマートフォン、スマートウォッチ、タブレット、マウス等）に適用することもできる。
本開示に係る技術（本技術）は、様々な製品（電子機器）へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置（例えば測距装置、形状認識装置等）や、光通信機器や、低消費電力機器（例えばスマートフォン、スマートウォッチ、タブレット、マウス等）に適用することもできる。
【0199】
本技術に係る光学装置は、例えば、光により画像を形成又は表示する機器（例えばレーザプリンタ、レーザ複写機、プロジェクタ、ヘッドマウントディスプレイ、ヘッドアップディスプレイ等）の光源装置あるいはディスプレイそのものや、カメラの受光装置（固体撮像素子）としても応用可能である。本技術に係る光学装置は、照明用の光源装置にも適用可能である。
【0200】
＜１８．光学装置を距離測定装置に適用した例＞
以下に、上記各実施形態及び各変形例に係る光学装置の適用例について説明する。
以下に、上記各実施形態及び各変形例に係る光学装置の適用例について説明する。
【0201】
図４９は、本技術に係る電子機器の一例としての、光学装置１０－１を備えた距離測定装置１０００（測距装置）の概略構成の一例を表したものである。距離測定装置１０００は、ＴＯＦ（Time Of Flight）方式により被検体Ｓまでの距離を測定するものである。距離測定装置１０００は、光源として光学装置１０－１を備えている。距離測定装置１０００は、例えば、光学装置１０－１、受光装置１２５、レンズ１１５、１３０、信号処理部１４０、制御部１５０、表示部１６０および記憶部１７０を備えている。
【0202】
受光装置１２５は、被検体Ｓで反射された光を検出する。レンズ１１５は、光学装置１０－１から出射された光を平行光化するためのレンズであり、コリメートレンズである。レンズ１３０は、被検体Ｓで反射された光を集光し、受光装置１２５に導くためのレンズであり、集光レンズである。受光装置１２５は、上記第２実施形態の実施例１～４に係る光学装置２０－１～２０－４（固体撮像素子を有する光学装置）のいずれかを有していてもよい。
【0203】
信号処理部１４０は、受光装置１２５から入力された信号と、制御部１５０から入力された参照信号との差分に対応する信号を生成するための回路である。制御部１５０は、例えば、Time to Digital Converter (TDC)を含んで構成されている。参照信号は、制御部１５０から入力される信号であってもよいし、光学装置１０－１の出力を直接検出する検出部の出力信号であってもよい。制御部１５０は、例えば、光学装置１０－１、受光装置１２５、信号処理部１４０、表示部１６０および記憶部１７０を制御するプロセッサである。制御部１５０は、信号処理部１４０で生成された信号に基づいて、被検体Ｓまでの距離を計測する回路である。制御部１５０は、被検体Ｓまでの距離についての情報を表示するための映像信号を生成し、表示部１６０に出力する。表示部１６０は、制御部１５０から入力された映像信号に基づいて、被検体Ｓまでの距離についての情報を表示する。制御部１５０は、被検体Ｓまでの距離についての情報を記憶部１７０に格納する。
【0204】
本適用例において、光学装置１０－１に代えて、上記光学装置１０－２～１０－１１、１０－Ｍ１～１０－Ｍ１２のいずれかを距離測定装置１０００の光源に適用することもできる。
＜１９．距離測定装置を移動体に搭載した例＞
＜１９．距離測定装置を移動体に搭載した例＞
【0205】
図５０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0206】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【0207】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0208】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0209】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、距離測定装置１２０３１が接続される。距離測定装置１２０３１には、上述の距離測定装置１０００が含まれる。車外情報検出ユニット１２０３０は、距離測定装置１２０３１に車外の物体（被検体Ｓ）との距離を計測させ、それにより得られた距離データを取得する。車外情報検出ユニット１２０３０は、取得した距離データに基づいて、人、車、障害物、標識等の物体検出処理を行ってもよい。
【0210】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0211】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【0212】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0213】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0214】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0215】
図５１は、距離測定装置１２０３１の設置位置の例を示す図である。
【0216】
図５１では、車両１２１００は、距離測定装置１２０３１として、距離測定装置１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0217】
距離測定装置１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる距離測定装置１２１０１及び車室内のフロントガラスの上部に備えられる距離測定装置１２１０５は、主として車両１２１００の前方のデータを取得する。サイドミラーに備えられる距離測定装置１２１０２，１２１０３は、主として車両１２１００の側方のデータを取得する。リアバンパ又はバックドアに備えられる距離測定装置１２１０４は、主として車両１２１００の後方のデータを取得する。距離測定装置１２１０１及び１２１０５で取得される前方のデータは、主として先行車両又は、歩行者、障害物、信号機、交通標識等の検出に用いられる。
【0218】
なお、図５１には、距離測定装置１２１０１ないし１２１０４の検出範囲の一例が示されている。検出範囲１２１１１は、フロントノーズに設けられた距離測定装置１２１０１の検出範囲を示し、検出範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた距離測定装置１２１０２，１２１０３の検出範囲を示し、検出範囲１２１１４は、リアバンパ又はバックドアに設けられた距離測定装置１２１０４の検出範囲を示す。
【0219】
例えば、マイクロコンピュータ１２０５１は、距離測定装置１２１０１ないし１２１０４から得られた距離データを基に、検出範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0220】
例えば、マイクロコンピュータ１２０５１は、距離測定装置１２１０１ないし１２１０４から得られた距離データを元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0221】
以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、距離測定装置１２０３１に適用され得る。
【0222】
また、本技術は、以下のような構成をとることもできる。
（１）基板を含む第１素子構成部と、
前記基板の一面に設けられた第２素子構成部と、
を含む素子を備え、
前記基板が、前記一面側とは反対の他面側の端及び／又は前記一面側の端に面取り部を有する、光学装置。
（２）前記基板が前記他面側の端に前記面取り部を有する場合に、前記第１素子構成部が前記他面側から薄膜で覆われ、前記基板が前記一面側の端に前記面取り部を有する場合に、前記第２素子構成部が前記一面側から薄膜で覆われている、（１）に記載の光学装置。
（３）前記基板が前記他面側の端に前記面取り部を有する場合に、前記他面及び前記面取り部が前記薄膜で覆われ、前記基板が前記一面側の端に前記面取り部を有する場合に、前記一面及び前記面取り部が前記薄膜で覆われている、（１）又は（２）に記載の光学装置。
（４）前記基板が前記他面側の端に前記面取り部を有し、前記第１素子構成部は、前記他面に設けられた光学素子を含み、少なくとも前記光学素子及び前記面取り部が前記薄膜で覆われている、（１）～（３）のいずれか１つに記載の光学装置。
（５）前記面取り部の前記基板の厚さ方向に対する傾斜角は、６０°以下である、（１）～（４）のいずれか１つに記載の光学装置。
（６）前記面取り部は、前記基板の面内方向に関する長さに対する前記基板の厚さ方向に関する長さの比率が２以上である、（１）～（５）のいずれか１つに記載の光学装置。
（７）前記面取り部の前記基板の厚さ方向に関する長さは、前記基板の厚さの１／３以下である、（１）～（６）のいずれか１つに記載の光学装置。
（８）前記薄膜は、反射防止膜である、（２）～（７）のいずれか１つに記載の光学装置。
（９）前記第２素子構成部が発光層を有する、（１）～（８）のいずれか１つに記載の光学装置。
（１０）前記第２素子構成部が、前記発光層を挟む第１及び第２反射鏡を有し、又は、前記第１素子構成部が前記第１反射鏡を有し且つ前記第２素子構成部が前記第２反射鏡を有する、（９）に記載の光学装置。
（１１）前記第２素子構成部が、前記発光層を含むメサを有する、（９）又は（１０）に記載の光学装置。
（１２）前記基板は、半導体基板である、（１）～（１１）のいずれか１つに記載の光学装置。
（１３）前記素子と接合された別の基板を更に備える、（１）～（１２）のいずれか１つに記載の光学装置。
（１４）本技術は、複数の第１素子構成部が共有するウェハであって前記複数の第１素子構成部に対応する複数の第２素子構成部が一面に設けられたウェハの他面の、前記ウェハのスクライブ位置にテーパ溝を形成する工程と、
前記ウェハの前記スクライブ位置に前記一面側からクラックを形成する工程と、
前記ウェハを前記スクライブ位置で分割して前記第１及び第２素子構成部を含む光学チップを複数得る工程と、
を含む、光学装置の製造方法。
（１５）前記クラックを形成する工程では、前記スクライブ位置に前記一面側からレーザ光を照射することにより前記クラックを形成する、（１４）に記載の光学装置の製造方法。
（１６）前記テーパ溝を形成する工程では、前記ウェハを前記他面側からエッチングして前記他面に前記テーパ溝及び光学素子を形成する、（１４）又は（１５）に記載の光学装置の製造方法。
（１７）前記クラックを形成する工程の前に、前記テーパ溝が形成された前記他面に薄膜を形成する工程を含み、前記薄膜を形成する工程の後、且つ、前記クラックを形成する工程の前に、複数の前記光学チップの前記薄膜側の表面にダイシングテープを貼り付ける工程と、前記得る工程の後、複数の前記光学チップを前記ダイシングテープから剥離する工程と、を含む、（１４）～（１６）のいずれか１つに記載の光学装置の製造方法。
（１８）前記得る工程の後に、複数の前記光学チップの前記第２素子構成部と別のウェハとをバンプを介して接合する工程と、前記複数の光学チップの前記別のウェハ側とは反対側の表面に保護テープを貼り付ける工程と、前記別のウェハを研削して薄膜化する工程と、前記複数の光学チップから前記保護テープを剥離する工程と、を含む、（１４）～（１７）のいずれか１つに記載の光学装置の製造方法。
（１９）前記保護テープを剥離する工程の後に、前記別のウェハをダイシングして複数の光学チップのそれぞれを含む複数の光学装置を得る工程を含む、（１８）に記載の光学装置の製造方法。
（２０）前記接合する工程の後に、前記複数の光学チップの前記第２素子構成部と前記別のウェハとの接合部の周辺にアンダーフィルを充填する工程を含む、（１８）に記載の光学装置の製造方法。
（２１）複数の第１素子構成部が共有するウェハであって前記複数の第１素子構成部に対応する複数の第２素子構成部が一面に設けられたウェハの前記一面の、前記ウェハのスクライブ位置にテーパ溝を形成する工程と、
前記ウェハの前記スクライブ位置に前記他面側からクラックを形成する工程と、
前記ウェハを前記スクライブ位置で分割して前記第１及び第２素子構成部を含む光学チップを複数得る工程と、
を含む、光学装置の製造方法。
（２２）前記クラックを形成する工程では、前記スクライブ位置に前記他面側からレーザ光を照射することにより前記クラックを形成する、（２１）に記載の光学装置の製造方法。
（２３）前記クラックを形成する工程の前に、前記テーパ溝が形成された前記一面に薄膜を形成する工程を含み、前記薄膜を形成する工程の後、且つ、前記クラックを形成する工程の前に、複数の前記光学チップの前記薄膜側の表面にダイシングテープを貼り付ける工程と、前記得る工程の後、複数の前記光学チップを前記ダイシングテープから剥離する工程と、を含む、（２１）又は（２２）に記載の光学装置の製造方法。
（２４）前記得る工程の後に、前記複数の光学チップと別のウェハとを接合する工程と、前記複数の光学チップの前記別のウェハ側とは反対側の表面に保護テープを貼り付ける工程と、前記別のウェハを研削して薄膜化する工程と、前記複数の光学チップから前記保護テープを剥離する工程と、を含む、（２１）～（２３）のいずれか１つに記載の光学装置の製造方法。
（２５）前記保護テープを剥離する工程の後に、前記別のウェハをダイシングして複数の光学チップのそれぞれを含む複数の光学装置を得る工程を含む、（２４）に記載の光学装置の製造方法。
（２６）前記接合する工程の後に、前記複数の光学チップの前記第２素子構成部と前記別のウェハとの接合部の周辺にアンダーフィルを充填する工程を含む、（２４）又は（２５）に記載の光学装置の製造方法。
（１）基板を含む第１素子構成部と、
前記基板の一面に設けられた第２素子構成部と、
を含む素子を備え、
前記基板が、前記一面側とは反対の他面側の端及び／又は前記一面側の端に面取り部を有する、光学装置。
（２）前記基板が前記他面側の端に前記面取り部を有する場合に、前記第１素子構成部が前記他面側から薄膜で覆われ、前記基板が前記一面側の端に前記面取り部を有する場合に、前記第２素子構成部が前記一面側から薄膜で覆われている、（１）に記載の光学装置。
（３）前記基板が前記他面側の端に前記面取り部を有する場合に、前記他面及び前記面取り部が前記薄膜で覆われ、前記基板が前記一面側の端に前記面取り部を有する場合に、前記一面及び前記面取り部が前記薄膜で覆われている、（１）又は（２）に記載の光学装置。
（４）前記基板が前記他面側の端に前記面取り部を有し、前記第１素子構成部は、前記他面に設けられた光学素子を含み、少なくとも前記光学素子及び前記面取り部が前記薄膜で覆われている、（１）～（３）のいずれか１つに記載の光学装置。
（５）前記面取り部の前記基板の厚さ方向に対する傾斜角は、６０°以下である、（１）～（４）のいずれか１つに記載の光学装置。
（６）前記面取り部は、前記基板の面内方向に関する長さに対する前記基板の厚さ方向に関する長さの比率が２以上である、（１）～（５）のいずれか１つに記載の光学装置。
（７）前記面取り部の前記基板の厚さ方向に関する長さは、前記基板の厚さの１／３以下である、（１）～（６）のいずれか１つに記載の光学装置。
（８）前記薄膜は、反射防止膜である、（２）～（７）のいずれか１つに記載の光学装置。
（９）前記第２素子構成部が発光層を有する、（１）～（８）のいずれか１つに記載の光学装置。
（１０）前記第２素子構成部が、前記発光層を挟む第１及び第２反射鏡を有し、又は、前記第１素子構成部が前記第１反射鏡を有し且つ前記第２素子構成部が前記第２反射鏡を有する、（９）に記載の光学装置。
（１１）前記第２素子構成部が、前記発光層を含むメサを有する、（９）又は（１０）に記載の光学装置。
（１２）前記基板は、半導体基板である、（１）～（１１）のいずれか１つに記載の光学装置。
（１３）前記素子と接合された別の基板を更に備える、（１）～（１２）のいずれか１つに記載の光学装置。
（１４）本技術は、複数の第１素子構成部が共有するウェハであって前記複数の第１素子構成部に対応する複数の第２素子構成部が一面に設けられたウェハの他面の、前記ウェハのスクライブ位置にテーパ溝を形成する工程と、
前記ウェハの前記スクライブ位置に前記一面側からクラックを形成する工程と、
前記ウェハを前記スクライブ位置で分割して前記第１及び第２素子構成部を含む光学チップを複数得る工程と、
を含む、光学装置の製造方法。
（１５）前記クラックを形成する工程では、前記スクライブ位置に前記一面側からレーザ光を照射することにより前記クラックを形成する、（１４）に記載の光学装置の製造方法。
（１６）前記テーパ溝を形成する工程では、前記ウェハを前記他面側からエッチングして前記他面に前記テーパ溝及び光学素子を形成する、（１４）又は（１５）に記載の光学装置の製造方法。
（１７）前記クラックを形成する工程の前に、前記テーパ溝が形成された前記他面に薄膜を形成する工程を含み、前記薄膜を形成する工程の後、且つ、前記クラックを形成する工程の前に、複数の前記光学チップの前記薄膜側の表面にダイシングテープを貼り付ける工程と、前記得る工程の後、複数の前記光学チップを前記ダイシングテープから剥離する工程と、を含む、（１４）～（１６）のいずれか１つに記載の光学装置の製造方法。
（１８）前記得る工程の後に、複数の前記光学チップの前記第２素子構成部と別のウェハとをバンプを介して接合する工程と、前記複数の光学チップの前記別のウェハ側とは反対側の表面に保護テープを貼り付ける工程と、前記別のウェハを研削して薄膜化する工程と、前記複数の光学チップから前記保護テープを剥離する工程と、を含む、（１４）～（１７）のいずれか１つに記載の光学装置の製造方法。
（１９）前記保護テープを剥離する工程の後に、前記別のウェハをダイシングして複数の光学チップのそれぞれを含む複数の光学装置を得る工程を含む、（１８）に記載の光学装置の製造方法。
（２０）前記接合する工程の後に、前記複数の光学チップの前記第２素子構成部と前記別のウェハとの接合部の周辺にアンダーフィルを充填する工程を含む、（１８）に記載の光学装置の製造方法。
（２１）複数の第１素子構成部が共有するウェハであって前記複数の第１素子構成部に対応する複数の第２素子構成部が一面に設けられたウェハの前記一面の、前記ウェハのスクライブ位置にテーパ溝を形成する工程と、
前記ウェハの前記スクライブ位置に前記他面側からクラックを形成する工程と、
前記ウェハを前記スクライブ位置で分割して前記第１及び第２素子構成部を含む光学チップを複数得る工程と、
を含む、光学装置の製造方法。
（２２）前記クラックを形成する工程では、前記スクライブ位置に前記他面側からレーザ光を照射することにより前記クラックを形成する、（２１）に記載の光学装置の製造方法。
（２３）前記クラックを形成する工程の前に、前記テーパ溝が形成された前記一面に薄膜を形成する工程を含み、前記薄膜を形成する工程の後、且つ、前記クラックを形成する工程の前に、複数の前記光学チップの前記薄膜側の表面にダイシングテープを貼り付ける工程と、前記得る工程の後、複数の前記光学チップを前記ダイシングテープから剥離する工程と、を含む、（２１）又は（２２）に記載の光学装置の製造方法。
（２４）前記得る工程の後に、前記複数の光学チップと別のウェハとを接合する工程と、前記複数の光学チップの前記別のウェハ側とは反対側の表面に保護テープを貼り付ける工程と、前記別のウェハを研削して薄膜化する工程と、前記複数の光学チップから前記保護テープを剥離する工程と、を含む、（２１）～（２３）のいずれか１つに記載の光学装置の製造方法。
（２５）前記保護テープを剥離する工程の後に、前記別のウェハをダイシングして複数の光学チップのそれぞれを含む複数の光学装置を得る工程を含む、（２４）に記載の光学装置の製造方法。
（２６）前記接合する工程の後に、前記複数の光学チップの前記第２素子構成部と前記別のウェハとの接合部の周辺にアンダーフィルを充填する工程を含む、（２４）又は（２５）に記載の光学装置の製造方法。
【符号の説明】
【0223】
１０－１～１０－１１、２０－１～２０－４、１０－Ｍ１～１０－Ｍ１２：光学装置
１００：基板
１００ａ：光学素子
１００ｂ：面取り部
１００Ｗ：ウェハ
１０１：薄膜
２０１：第１反射鏡
２０３：発光層
２０６：第２反射鏡
３００：別の基板
３００Ｗ：別のウェハ
４００：バンプ
５００：アンダーフィル
ＥＳ１：第１素子構成部
ＥＳ２：第２素子構成部
Ｔ：基板の厚さ
φ：傾斜角
Ｄｖ：面取り部の基板の厚さ方向に関する長さ
Ｄｈ：面取り部の基板の面内方向に関する長さ
ＶＴ：テーパ溝
Ｃ：クラック
ＤＴ：ダイシングテープ
ＯＣ：光学チップ
ＰＴ：保護テープ
１００：基板
１００ａ：光学素子
１００ｂ：面取り部
１００Ｗ：ウェハ
１０１：薄膜
２０１：第１反射鏡
２０３：発光層
２０６：第２反射鏡
３００：別の基板
３００Ｗ：別のウェハ
４００：バンプ
５００：アンダーフィル
ＥＳ１：第１素子構成部
ＥＳ２：第２素子構成部
Ｔ：基板の厚さ
φ：傾斜角
Ｄｖ：面取り部の基板の厚さ方向に関する長さ
Ｄｈ：面取り部の基板の面内方向に関する長さ
ＶＴ：テーパ溝
Ｃ：クラック
ＤＴ：ダイシングテープ
ＯＣ：光学チップ
ＰＴ：保護テープ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
