特開 2024-81833 発振器の再生産方法および発振器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024081833

(43)【公開日】2024-06-19

(54)【発明の名称】発振器の再生産方法および発振器

(51)【国際特許分類】

   H03B 5/32 20060101AFI20240612BHJP

   H03L 7/197 20060101ALI20240612BHJP

【ＦＩ】

H03B5/32 J

H03L7/197

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2022195293

(22)【出願日】2022-12-07

(71)【出願人】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】110000660

【氏名又は名称】Ｋｎｏｗｌｅｄｇｅ Ｐａｒｔｎｅｒｓ弁理士法人

(72)【発明者】

【氏名】伊藤 久浩

(72)【発明者】

【氏名】牧 克彦

【テーマコード（参考）】

5J079

5J106

【Ｆターム（参考）】

5J079AA04

5J079BA53

5J079FB24

5J079FB29

5J079FB35

5J079FB39

5J106AA01

5J106CC01

5J106CC21

5J106CC37

5J106KK11

5J106KK31

5J106KK32

(57)【要約】

【課題】発振器をリユースすること。
【解決手段】振動子と、前記振動子を発振させる回路装置と、を備えた発振器の再生産方法であって、前記回路装置は、記憶回路と、前記振動子を発振させて発振信号を生成する発振回路と、前記発振信号が入力され、前記記憶回路に記憶された周波数設定データに基づく周波数のクロック信号を生成するＰＬＬ回路と、を含み、前記記憶回路に第１の前記周波数設定データが記憶された状態で使用された後、前記記憶回路に第２の前記周波数設定データを記憶させる再設定工程を含む、発振器の再生産方法を実行する。
【選択図】図１

【特許請求の範囲】

【請求項1】

振動子と、前記振動子を発振させる回路装置と、を備えた発振器の再生産方法であって、
前記回路装置は、
記憶回路と、
前記振動子を発振させて発振信号を生成する発振回路と、
前記発振信号が入力され、前記記憶回路に記憶された周波数設定データに基づく周波数のクロック信号を生成するＰＬＬ回路と、を含み、
前記記憶回路に第１の前記周波数設定データが記憶された状態で使用された後、前記記憶回路に第２の前記周波数設定データを記憶させる再設定工程を含む、
発振器の再生産方法。

【請求項2】

前記記憶回路は書換え可能な不揮発性メモリーであり、
前記再設定工程は、第１の前記周波数設定データを前記記憶回路から消去した後、第２の前記周波数設定データを前記記憶回路に書き込む工程を含む、
請求項１に記載の発振器の再生産方法。

【請求項3】

前記再設定工程では、
前記振動子の発振周波数と、前記記憶回路に第１の前記周波数設定データが記憶された状態で動作させた前記ＰＬＬ回路の出力周波数と、の少なくとも一方の周波数測定を行い、
前記周波数測定の結果に基づいて第２の前記周波数設定データを定める、
請求項１に記載の発振器の再生産方法。

【請求項4】

第２の前記周波数設定データは、前記記憶回路に第１の前記周波数設定データが記憶された状態で使用されたことでエージングした後の前記振動子によって生成された前記発振信号が前記ＰＬＬ回路に入力された場合に、前記ＰＬＬ回路から目標周波数の前記クロック信号を生成するための前記周波数設定データである、
請求項１に記載の発振器の再生産方法。

【請求項5】

前記記憶回路に第２の前記周波数設定データが記憶された状態で前記ＰＬＬ回路によって生成される前記クロック信号の周波数と、前記記憶回路に第１の前記周波数設定データが記憶された状態で使用される前に、前記ＰＬＬ回路によって第１の前記周波数設定データに基づいて生成される前記クロック信号の周波数と、は異なる、
請求項１に記載の発振器の再生産方法。

【請求項6】

前記再設定工程では、
前記発振器が再生産された回数に対応する再生産回数情報を前記記憶回路に書き込むことをさらに含む、
請求項１に記載の発振器の再生産方法。

【請求項7】

前記再生産回数情報が示す、前記発振器が再生産された回数に応じて、前記再設定工程で行われる検査が異なる、
請求項６に記載の発振器の再生産方法。

【請求項8】

前記振動子および前記回路装置を収容する容器を備え、
前記再生産回数情報が示す、前記発振器が再生産された回数が所定値より大きい場合に、前記容器のリーク検査を行うことをさらに含む、
請求項７に記載の発振器の再生産方法。

【請求項9】

前記再設定工程では、
前記発振器の製造完了後の経過時間に対応する経過時間情報を前記記憶回路に書き込むことをさらに含む、
請求項１に記載の発振器の再生産方法。

【請求項10】

前記発振器は第２の振動子をさらに含み、
前記回路装置は、前記第２の振動子を発振させる電圧制御発振回路と、前記ＰＬＬ回路からの前記クロック信号に基づいて前記電圧制御発振回路に第２のクロック信号を生成させる第２のＰＬＬ回路と、をさらに含み、
前記再設定工程は、前記記憶回路に第２の前記周波数設定データを記憶させる前に、前記第２の振動子を交換することをさらに含む、
請求項１に記載の発振器の再生産方法。

【請求項11】

前記発振器は、前記振動子、前記第２の振動子、および前記回路装置を収容する容器を備え、
前記容器は、
ベース基板と、
前記ベース基板の一方の主面側に設けられて第１収容空間を構成する第１枠部と、
前記ベース基板の他方の主面側に設けられて第２収容空間を構成する第２枠部と、
前記第１枠部と接合されて前記第１収容空間を封止する蓋体と、を含み、
前記第２収容空間は開放されており、
前記振動子は前記第１収容空間に収容され、前記第２の振動子は前記第２収容空間に収容される、
請求項１０に記載の発振器の再生産方法。

【請求項12】

振動子と、
前記振動子を発振させる回路装置と、を備え、
前記回路装置は、
記憶回路と、
前記振動子を発振させて発振信号を生成する発振回路と、
前記発振信号が入力され、前記記憶回路に記憶された周波数設定データに基づく周波数のクロック信号を生成するＰＬＬ回路と、を備え、
前記記憶回路は、出荷の前に第１の前記周波数設定データを記憶し、前記出荷の後に用いられる第２の前記周波数設定データを記憶可能である、
発振器。

【請求項13】

前記記憶回路は書換え可能な不揮発性メモリーである、
請求項１２に記載の発振器。

【請求項14】

第２の振動子と、
前記振動子、前記第２の振動子、および前記回路装置を収容する容器と、をさらに含み、
前記回路装置は、前記第２の振動子を発振させる電圧制御発振回路と、前記ＰＬＬ回路からの前記クロック信号に基づいて前記電圧制御発振回路に第２のクロック信号を生成させる第２のＰＬＬ回路と、をさらに備える、
請求項１２に記載の発振器。

【請求項15】

前記容器は、
ベース基板と、
前記ベース基板の一方の主面側に設けられて第１収容空間を構成する第１枠部と、
前記ベース基板の他方の主面側に設けられて第２収容空間を構成する第２枠部と、
前記第１枠部と接合されて前記第１収容空間を封止する蓋体と、を含み、
前記第２収容空間は開放されており、
前記振動子は前記第１収容空間に収容され、前記第２の振動子は前記第２収容空間に収容される、
請求項１４に記載の発振器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、発振器の再生産方法および発振器に関する。

【背景技術】

【0002】

近年、各種の製品において省資源化等の施策が進められている。電子機器に関しても省資源化等の目的で各種の技術が開発されている。例えば、特許文献１においては、電子機器を分解・分別してリサイクルするために必要な環境情報を非接触通信ＩＣタグに記録する構成が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００９－３８２０５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上述の従来技術は，廃棄物等を原材料やエネルギー源として有効利用するリサイクルのための技術である。しかし、従来、電子機器が備える個々の部品、例えば、発振器をリユースすることは考えられていなかった。

【課題を解決するための手段】

【0005】

上記課題を解決するための発振器の再生産方法は、振動子と、前記振動子を発振させる回路装置と、を備えた発振器の再生産方法であって、前記回路装置は、記憶回路と、前記振動子を発振させて発振信号を生成する発振回路と、前記発振信号が入力され、前記記憶回路に記憶された周波数設定データに基づく周波数のクロック信号を生成するＰＬＬ回路と、を含み、前記記憶回路に第１の前記周波数設定データが記憶された状態で使用された後、前記記憶回路に第２の前記周波数設定データを記憶させる再設定工程を含む。

【0006】

また、上記課題を解決するための発振器は、振動子と、前記振動子を発振させる回路装置と、を備え、前記回路装置は、記憶回路と、前記振動子を発振させて発振信号を生成する発振回路と、前記発振信号が入力され、前記記憶回路に記憶された周波数設定データに基づく周波数のクロック信号を生成するＰＬＬ回路と、を備え、前記記憶回路は、出荷の前に第１の前記周波数設定データを記憶し、前記出荷の後に用いられる第２の前記周波数設定データを記憶可能である。

【図面の簡単な説明】

【0007】

【図1】本発明の一実施形態に係る再生産方法の例を説明する説明図である。

【図2】本発明の一実施形態にかかる発振器の構成図である。

【図3】振動子の製造完了後の経過時間に対するエージング量の変化の例を示す図である。

【図4】再生産処理のフローチャートを示す図である。

【図5】発振器の各部が出力する信号の周波数や分周比を説明するためのサンプルを示す図である。

【図6】第２実施形態に係る発振器の断面図である。

【図7】第２実施形態に係る発振器を主面に垂直な方向に眺めた状態を示す図である。

【図8】第２実施形態に係る発振器が備える回路のブロック図である。

【発明を実施するための形態】

【0008】

ここでは、下記の順序に従って本発明の実施の形態について説明する。
（１）発振器の再生例：
（２）発振器の構成：
（３）発振器の再生産方法：
（４）第２実施形態：
（５）他の実施形態：

【0009】

（１）発振器の再生例：
図１は、本発明の一実施形態に係る再生産方法の例を説明する説明図である。本発明の一実施形態に係る発振器は、振動子の発振信号からクロック信号を生成する装置であり、周波数設定データによって所望の周波数のクロック信号を出力するように設定することができる。

【0010】

新品の発振器においては、周波数設定データを記憶しておらず、周波数設定データにより、発振可能範囲内の任意の周波数のクロック信号を出力するように設定可能である。発振器の販売者は、発振器の出荷前に顧客の要望に応じて周波数設定データを発振器に記憶させる。この結果、新品の発振器は、特定の周波数のクロック信号を出力する発振器として機能する状態になる。

【0011】

特定の周波数のクロック信号を出力する発振器は、電子機器Ｅの製造者に販売される。電子機器Ｅの製造業者は、当該発振器を電子機器Ｅ（図１においては携帯端末）に搭載させ、当該電子機器ＥをエンドユーザーＥｙに販売する。エンドユーザーＥｙが当該電子機器Ｅを使用し、廃棄する際、エンドユーザーＥｙは、電子機器Ｅを回収業者に回収させる。回収業者は、電子機器Ｅから発振器を回収する。回収された発振器は、再生業者によって買い取られる。

【0012】

再生業者は、買い取った発振器を再生させる。当該再生の際の工程としては、例えば、発振器の実装に用いられた半田の除去や洗浄、周波数設定データの更新、検査等が挙げられる。むろん、検査の結果、例えば、気密状態が所望の状態ではない場合等、には、再調整が行われてよい。

【0013】

再生が行われると、再生品として、発振器をリユースすることが可能になる。再生品が得られると、再度周波数設定データによる設定が行われることにより、特定の周波数のクロック信号を出力する発振器として機能する状態になる。このため、再生品は、電子機器Ｅの製造者が指定する周波数のクロック信号を出力する発振器として、当該製造業者に対して販売される。

【0014】

以上のようなリユースのサイクルは、発振器の再生産方法の一例である。従って、図１に示す態様と異なる各種の態様で再生産方法が行われてもよい。例えば、販売者、製造業者、エンドユーザーＥｙ、回収業者、再生業者は互いに別の主体であっても良いし、少なくとも一部が一致していても良い。

【0015】

具体的には、販売者と製造業者が一致していてもよい。この場合には、発振器の販売は行われず、発振器を搭載した電子機器がエンドユーザーＥｙに販売される。また、製造業者と回収業者とが一致していても良い。さらに、エンドユーザーＥｙと回収業者とが一致していても良い。この場合、電子機器Ｅを廃棄する際にエンドユーザーＥｙ自ら発振器を回収し、発振器を再生業者に販売する。さらに、発振器の販売者と再生業者とが一致していても良い。なお、ある発振器が新品として販売された販売先と、再生品として販売された販売先とは異なっていても良いし、それぞれにおいて発振器が搭載される電子機器は異なっていてもよい。

【0016】

（２）発振器の構成：
次に、以上のような再生産方法を可能にする発振器の構成を説明する。図２は、本発明の一実施形態にかかる発振器の構成図である。発振器１は、回路装置２と振動子３とを含む発振器であり、回路装置２と振動子３は不図示の容器に収容されている。本実施形態において振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカットやＳＣカットの水晶振動子が用いられる。振動子３は、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。

【0017】

回路装置２は、電源端子であるＶｃｃ端子、接地端子であるＧＮＤ端子、差動出力端子であるＯＵＴ＿Ｐ端子及びＯＵＴ＿Ｎ端子、外部インターフェース用のＳＤＡ端子及びＳＣＬ端子、振動子３との接続端子であるＸＩ端子及びＸＯ端子が設けられている。Ｖｃｃ端子、ＧＮＤ端子、ＯＵＴ＿Ｐ端子、ＯＵＴ＿Ｎ端子、ＳＤＡ端子及びＳＣＬ端子は、発振器１の外部端子（不図示）にも電気的に接続される。

【0018】

本実施形態では、回路装置２は、発振回路１０、フラクショナルＮ－ＰＬＬ回路２０、分周回路３０、出力回路４０、レギュレーター５０、レギュレーター６０、制御回路７０、シリアルインターフェース（Ｉ／Ｆ）回路８０及び記憶回路９０を含んで構成される。なお、本実施形態の回路装置２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。回路装置２は、１チップ化された半導体集積回路（ＩＣ：integrated circuit）であってもよいし、複数チップのＩＣで構成されていてもよいし、一部がディスクリート部品で構成されていてもよい。

【0019】

発振回路１０は、振動子３を発振させて発振信号ＲＥＦＣＬＫを生成する回路であり、振動子３の出力信号を増幅して振動子３にフィードバックする。発振回路１０は、振動子３の発振に基づく発振信号ＲＥＦＣＬＫを出力する。振動子３と発振回路１０により構成される回路は、例えば、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々のタイプの発振回路であってよい。

【0020】

フラクショナルＮ－ＰＬＬ回路２０は、制御回路７０から入力される分周比に応じて、発振信号ＲＥＦＣＬＫの周波数（リファレンス周波数）を整数倍または（整数＋分数）倍した中間信号ＰＬＬＣＬＫを生成する。ここで、分周比の整数部分（整数分周比）をＮ、分数部分（分数分周比）をＦ／Ｍとすると、発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLKと中間信号ＰＬＬＣＬＫの周波数ｆ_PLLCLKとの間には、次式（１）の関係が成り立つ。

【数1】

【0021】

分周回路３０は、フラクショナルＮ－ＰＬＬ回路２０が出力する中間信号ＰＬＬＣＬＫを、制御回路７０から入力される出力分周比Ｐ（Ｐは１以上の整数）で分周し、クロック信号ＣＬＫＯを生成する。ここで、中間信号ＰＬＬＣＬＫの周波数ｆ_PLLCLKとクロック信号ＣＬＫＯの周波数ｆ_CLKOとの間には、次式（２）の関係が成り立つ。

【数2】

【0022】

従って、式（１）と式（２）より、発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLKとクロック信号ＣＬＫＯの周波数ｆ_CLKOとの間には、次式（３）の関係が成り立つ。

【数3】

【0023】

本実施形態においては、フラクショナルＮ－ＰＬＬ回路２０と分周回路３０によって、発振回路１０から出力される発振信号ＲＥＦＣＬＫが入力され、記憶回路９０に記憶された周波数設定データに基づく周波数のクロック信号ＣＬＫＯを生成するＰＬＬ回路が構成されていると考えることができる。

【0024】

出力回路４０は、分周回路３０が出力するクロック信号ＣＬＫＯを、非反転信号ＣＫＰと反転信号ＣＫＮとから成る差動信号に変換する。この非反転信号ＣＫＰは出力端子ＯＵＴ＿Ｐから外部に出力され、反転信号ＣＫＮは出力端子ＯＵＴ＿Ｎから外部に出力される。出力回路４０は、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）回路、ＰＥＣＬ（Positive Emitter Coupled Logic）回路、ＬＶＰＥＣＬ（Low Voltage PECL）回路等の差動出力回路であってもよい。ただし、出力回路４０は、シングルエンドの出力回路であってもよい。

【0025】

レギュレーター５０は、Ｖｃｃ端子から供給される電源電圧Ｖｃｃに基づき、Ｖｃｃよりも低い一定電圧Ｖｒｅｇ１を生成する。この一定電圧Ｖｒｅｇ１は、発振回路１０の電源電圧及びフラクショナルＮ－ＰＬＬ回路２０の一部の回路の電源電圧として供給される。

【0026】

レギュレーター６０は、Ｖｃｃ端子から供給される電源電圧Ｖｃｃに基づき、Ｖｃｃよりも低い一定電圧Ｖｒｅｇ２を生成する。この一定電圧Ｖｒｅｇ２は、フラクショナルＮ－ＰＬＬ回路２０の一部の回路及び分周回路３０の電源電圧として供給される。

【0027】

本実施形態では、一定電圧Ｖｒｅｇ１と一定電圧Ｖｒｅｇ２は同じ電圧であるが、Ｖｒｅｇ１を電源電圧とする回路とＶｒｅｇ２を電源電圧とする回路とのインターフェース部分で誤動作が生じない限りにおいて、Ｖｒｅｇ１とＶｒｅｇ２が異なっていてもよい。

【0028】

本実施形態では、シリアルインターフェース回路８０は、Ｉ²Ｃ規格のデジタルインターフェース回路であり、ＳＤＡ端子からシリアルデータ信号が入出力され、ＳＣＬからクロック信号が入力される。このＳＤＡ端子とＳＣＬ端子及びシリアルインターフェース回路８０を介して、外部装置から、制御回路７０が有する不図示の制御レジスターや記憶回路９０に対するリード／ライトが可能に構成される。なお、シリアルインターフェース回路８０は、Ｉ²Ｃ以外の通信規格のインターフェース回路であってもよい。また、発振器１は、インターフェース専用の外部端子（図２では、ＳＤＡ端子及びＳＣＬ端子）を備えていなくてもよく、例えば、外部からモードを切り替えることで、ＯＵＴ＿Ｐ端子やＯＵＴ＿Ｎ端子、あるいは不図示の機能端子がインターフェース用の外部端子に兼用される構成であってもよい。

【0029】

記憶回路９０は、書換え可能な不揮発性メモリーであるＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等で実現され、再生産の際に参照される各種の情報や、発振器１の起動時（電源投入時）に必要な周波数設定データなどが記憶される。本実施形態においては、再生産の際に参照される各種の情報として、出荷時の振動子３の周波数を示す情報と、発振器１が再生産された回数に対応する再生産回数情報と、発振器１の製造完了後の経過時間に対応する経過時間情報と、が含まれる。

【0030】

本実施形態において出荷時の振動子３の周波数を示す情報は、振動子３の発振信号の周波数を示す情報である。発振器１が回収され、再生産されるたびに、その時点での振動子３を発振させることによって出力される発振信号の周波数が測定され、出荷時の振動子３の周波数を示す情報として記憶回路９０に記憶される。

【0031】

本実施形態において再生産回数情報は、発振器１が再生産された回数を示し、新品の状態においては、０である。発振器１が回収され、再生産されるたびに、再生産回数情報がインクリメントされて記憶回路９０に記憶される。

【0032】

本実施形態において、経過時間情報は、発振器１の製造完了後の経過時間を示す情報であり、例えば、製造完了後の経過日数で示される。製造完了後の経過時間は、発振器１が再生産されるたびに更新される。製造完了後の経過時間を取得するための構成は、種々の構成を採用可能である。本実施形態においては、振動子３が出力する発振信号の周波数のエージング量に製造完了後の経過時間が対応付けられている構成が想定されている。なお、本実施形態において、エージング量はΔｆ／ｆで定義される。ここで、ｆは出荷時の振動子３の周波数であり、Δｆは出荷時の周波数からのずれである。

【0033】

図３は、振動子３の製造完了後の経過時間に対するエージング量の変化の例を示す図である。図３においては、横軸が製造完了後の経過日数であり、縦軸がエージング量Δｆ／ｆ（ｐｐｍ）である。なお、横軸は対数軸である。振動子３の周波数の変化は、例えば、発振器１の容器内に存在する各種材料から揮発した微量なガスが振動子３に付着すること等が原因で発生する。このため、図３に示すように、一般に、製造完了後の経過時間が増加するほどエージング量（周波数シフトの絶対値）が増加していく。但し、図３に示す横軸は対数軸であるため、経過時間情報の増加によるエージング量の増加は次第に緩やかになり、実質的にはエージング量が飽和すると考えられる。経過時間情報が長くなると、ガスの発生等が次第に少なくなるからである。

【0034】

発振器１が再生産される際には、その時点における振動子３の周波数が測定され、最後に出荷された後のエージング量が取得され、当該エージング量に対応した経過時間、すなわち、最後に出荷された後の経過時間が取得される。最後に出荷された後の経過時間が取得されると、記憶回路９０に記憶されている製造完了後の経過時間と最後に出荷された後の経過時間との和が取得され、当該和を示す経過時間情報によって記憶回路９０が更新される。この処理の詳細は後述する。

【0035】

本実施形態において、周波数設定データは、整数分周比Ｎ、分数分周比Ｆ／Ｍ及び出力分周比Ｐの各値を示している。再生産の際に参照される各種の情報や、周波数設定データは、種々の手法で記憶回路９０に記憶されて良い。本実施形態においては、発振器の販売者や再生業者としてのユーザーが、外部装置を操作し、シリアルインターフェース回路８０を介して、再生産の際に参照される各種の情報や周波数設定データを記憶回路９０に書き込む。

【0036】

制御回路７０は、不図示の制御レジスターを有し、制御レジスターの設定値に応じて、発振回路１０、フラクショナルＮ－ＰＬＬ回路２０及び分周回路３０の各動作を制御する。制御回路７０は、発振器１の起動時（電源投入時）などに、記憶回路９０に記憶されているデータを読み出して制御レジスターに設定し、各種の制御を行う。制御レジスターには、例えば、上述の周波数設定データが記憶される。この結果、制御回路７０は、整数分周比Ｎ、分数分周比Ｆ／Ｍに基づいてフラクショナルＮ－ＰＬＬ回路２０を動作させ、振動子３から出力された発振信号ＲＥＦＣＬＫから中間信号ＰＬＬＣＬＫを生成する。さらに、制御回路７０は、出力分周比Ｐに基づいて分周回路３０を動作させ、中間信号ＰＬＬＣＬＫからクロック信号ＣＬＫＯを生成する。

【0037】

（３）発振器の再生産方法：
次に、以上のように構成された発振器１の再生産方法を説明する。図１に示すように、発振器１が電子機器Ｅに搭載され、エンドユーザーＥｙに使用された後に回収され、発振器１が電子機器Ｅから回収されて再生業者に販売されると、再生業者による再生産が行われる。図４は、再生業者が実施する再生産処理の例を示すフローチャートである。

【0038】

再生業者は、まず、発振器１に対して半田除去および洗浄を行う（ステップＳ１００）。すなわち、回収後の発振器１には、基板への実装に用いられた半田が残存している可能性があるため、再生業者は半田を除去する。また、半田やごみなどが付着している可能性があるため、再生業者は発振器１を洗浄する。

【0039】

次に、再生業者は、記憶回路９０に記憶された出荷時の振動子３の周波数、周波数設定データ、再生産回数情報、経過時間情報を取得する（ステップＳ１０５）。すなわち、再生業者は、外部端子を用いて発振器１のＳＤＡ端子及びＳＣＬ端子と外部装置とを電気的に接続する。そして、再生業者は、外部装置を操作して出荷時の振動子３の周波数、周波数設定データ、再生産回数情報、経過時間情報を読み出し、外部装置のメモリーに記憶させる。なお、外部装置は、種々の装置であって良く、少なくとも外部端子を用いて、所定の規格に従って、回路装置２と通信可能であり、後述の周波数測定やエージング量の算出や分周比の算出を実行可能な装置であれば良い。例えば、汎用のコンピューター等であっても良いし、各種の測定装置や制御装置等であっても良い。

【0040】

ステップＳ１０５において取得される、出荷時の振動子３の周波数は、発振器１が最後に出荷される際に振動子３から出力される発振信号の周波数を示している。例えば、１回目の再生産が行われようとしている場合、出荷時の振動子３の周波数は、製造完了後、初出荷前の状態において振動子３が出力する発振信号の周波数である。２回目の再生産が行われようとしている場合であれば、出荷時の振動子３の周波数は、１回目の再生後の出荷前の状態において振動子３が出力する発振信号の周波数である。

【0041】

周波数設定データは、発振器１が使用されていた際に用いられていた設定を示す周波数設定データであり、この周波数設定データを第１の周波数設定データと呼ぶ。ステップＳ１０５において取得される再生産回数情報は、発振器１の回収時点より前に再生産が行われた回数を示している。例えば、２回目の再生産が行われようとしている場合、再生産回数情報は、既に１回再生産が行われたことを示す情報である。なお、再生産が過去に行われていない場合、すなわち、１回目の再生産が行われようとしている場合、再生産回数情報は０を示す情報である。

【0042】

経過時間情報は、発振器１の回収時点より前に再生産が行われた時点で特定された製造完了後の経過時間を示している。例えば、図３に示すＴ１で１回目の再生産が行われ、Ｔ２で２回目の再生産が行われる例において、２回目の再生産が行われようとしている場面を想定する。この場合、記憶回路９０の経過時間情報は、１回目の再生産が行われた時点で特定され、記憶回路９０に記憶された経過時間Ｔ１を示している。なお、再生産が過去に行われていない場合、すなわち、１回目の再生産が行われようとしている場合、経過時間情報は０を示す情報である。

【0043】

次に、再生業者は、再生回数が所定値より大きいか否かを判定する（ステップＳ１１０）。本実施形態においては、再生産された回数に応じて、検査の有無が異なる。すなわち、再生業者は、再生回数が所定値より大きい場合に発振器１の検査を行い、再生回数が所定値以下である場合に発振器１の検査を行わない。発振器１が電子機器Ｅに搭載される際には、半田リフロー等によって基板に実装されることになるため、再生回数が増加すると、半田リフロー等によるストレスが増加し、故障の原因が発生している可能性があるからである。

【0044】

このため、本実施形態においては、検査を行うか否かを規定する所定値が予め決められている。回収業者は、当該所定値と再生回数とを比較し、再生回数が所定値より大きい場合には、発振器１の検査を行い（ステップＳ１１５）、再生回数が所定値以下である場合には、発振器１の検査をスキップする。なお、発振器１の検査は、種々の態様で実施されてよい。例えば、当該検査には、回路装置２と振動子３を収容する容器のリーク検査が含まれて良い。リーク検査としては、例えば、発振器１を液に浸しながら圧力を作用させ、一定時間経過後、所定時間以内に周波数を測定し、液の侵入を確認する検査が挙げられる。また、Ｈｅ雰囲気化で発振器１に圧力を作用させた後、Ｈｅ雰囲気外に発振器１を移動させ、圧力を引きながらＨｅを検知することで微小な孔の存在を検出する検査が挙げられる。むろん、これら以外にも、種々の検査が行われてよい。以上の構成によれば、非常に簡易な構成により、検査の要否を容易に決定することができる。

【0045】

次に、再生業者は、再生後の発振器１に記憶させる第２の周波数設定データを定めるために、周波数測定を行う（ステップＳ１２０）。本実施形態において再生業者は、記憶回路９０に第１の周波数設定データが設定された状態のＰＬＬ回路の出力周波数の周波数測定を行う。すなわち、回収業者は、外部装置を用いて発振器１のＯＵＴ＿Ｐ端子、ＯＵＴ＿Ｎ端子と外部装置とを電気的に接続する。そして、再生業者は、外部装置を操作して回路装置２を動作させ、クロック信号ＣＬＫＯを測定し、周波数を測定する。この際、記憶回路９０に第１の周波数設定データが記録された状態で測定が行われる。従って、クロック信号ＣＬＫＯの周波数は、記憶回路９０に第１の周波数設定データが設定された状態のＰＬＬ回路の出力周波数である。

【0046】

次に、回収業者は、エージング量を算出する（ステップＳ１２５）。このために、まず、回収業者は、クロック信号ＣＬＫＯの周波数に基づいて、現在の振動子３の発振信号の周波数を算出する。上述の図３に示すエージング量は、振動子３の発振信号ＲＥＦＣＬＫの周波数の変化を示している。一方、本実施形態において、ステップＳ１２０で測定される周波数は、フラクショナルＮ－ＰＬＬ回路２０、分周回路３０を経て出力されるクロック信号ＣＬＫＯの周波数である。発振信号ＲＥＦＣＬＫの周波数と、クロック信号ＣＬＫＯの周波数とでは、第１の周波数設定データが示す分周比に相当する差異がある。

【0047】

そこで、まず、回収業者は、第１の周波数設定データを参照し、クロック信号ＣＬＫＯの周波数に基づいて、現在の振動子３の発振信号ＲＥＦＣＬＫの周波数を特定する。上述のように、振動子３の発振信号である発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLKと、回路装置２から出力されるクロック信号ＣＬＫＯの周波数ｆ_CLKOと、の間には、式（３）の関係が成り立つ。このため、第１の周波数設定データに基づいて、整数分周比Ｎ，分数分周比Ｆ／Ｍ，出力分周比Ｐを特定すればクロック信号ＣＬＫＯの周波数ｆ_CLKOにＰ／（Ｎ＋Ｆ／Ｍ）を乗じることによって、発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLKを特定することができる。発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLKが特定されると、回収業者は、エージング量Δｆ／ｆを、（元の発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLK－現在の発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLK）／元の発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLKとして算出する。

【0048】

図５は、発振器１の各部が出力する信号の周波数や分周比を説明するためのサンプルを示す図であり、サンプル番号＃１～＃３のそれぞれを対応付けて各値を示している。サンプル番号＃１は、発振器１の製造直後の周波数等を示している。図５に示されるように、発振器１の製造直後においては、振動子３の発振信号である発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLKが５２ＭＨｚである。また、サンプル番号＃１においては、製造直後に設定された整数分周比Ｎ，分数分周比Ｆ／Ｍ，出力分周比Ｐのそれぞれが、２３，１００００／２¹⁸，６である。この結果、中間信号ＰＬＬＣＬＫの周波数ｆ_PLLCLKは１１９７．９８３６４３ＭＨｚとなり、クロック信号ＣＬＫＯの周波数ｆ_CLKOは１１９．６６３９４ＭＨｚとなっている。

【0049】

一方、サンプル番号＃２は、サンプル番号＃１の発振器１が使用され、回収された後、に再生対象となった状態が想定されており、ステップＳ１２０で測定されたクロック信号ＣＬＫＯの周波数ｆ_CLKOが１１９．６６２０２ＭＨｚとなっている。サンプル番号＃２は、サンプル番号＃１の発振器１が使用され、回収された後の再生産過程を示しており、ステップＳ１２０の測定の際には第１の周波数設定データによって回路装置２が駆動される。従って、整数分周比Ｎ，分数分周比Ｆ／Ｍ，出力分周比Ｐのそれぞれは、サンプル番号＃１と同一の値２３，１００００／２¹⁸，６である。このため、１１９．６６２０２ＭＨｚに対して、６／（２３＋１００００／２¹⁸）を乗じることによって、発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLKを５１．９９９５ＭＨｚと特定することができる。発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLKが特定されると、回収業者は、エージング量Δｆ／ｆを、（１１９．６６２０２－１１９．６６３９４）／１１９．６６３９４＝－９．６１５３８（ｐｐｍ）と算出する。

【0050】

次に、回収業者は、エージング変動に対応した分周比を算出する（ステップＳ１３０）。すなわち、回収業者は、第２の周波数設定データを算出する。このために、まず回収業者は、記憶回路９０に第１の周波数設定データが記憶された状態で使用されたことでエージングした後の振動子３によって生成された発振信号ＲＥＦＣＬＫの周波数と、ＰＬＬ回路から出力されるクロック信号ＣＬＫＯの目標周波数との関係に基づいて分周比を算出する。具体的には、回収業者は、ステップＳ１２５において特定された発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLKをエージング変動が生じた後の振動子３によって生成された発振信号の周波数とみなす。

【0051】

さらに、再生後の発振器１の購入者が要求した目標周波数を特定し、クロック信号ＣＬＫＯの周波数ｆ_CLKOとみなす。そして、回収業者は、上述の式（３）を満たすように、整数分周比Ｎ，分数分周比Ｆ／Ｍ，出力分周比Ｐのそれぞれを特定する。なお、エージングによる周波数の変動は、一般に、ＰＰＭのオーダーであるため、例えば、分数分周比に含まれるＦの値を変化させることによって、ステップＳ１２５において特定された発振信号ＲＥＦＣＬＫから目標周波数のクロック信号ＣＬＫＯを生成するための分周設定を特定することができる。

【0052】

ここで、図５に示すサンプル番号＃２から再生産を行う際の目標周波数が、サンプル番号＃１におけるクロック信号ＣＬＫＯの周波数ｆ_CLKOと同一である場合を考える。この場合、再生業者は、整数分周比Ｎ，分数分周比Ｆ／Ｍ，出力分周比Ｐのうち、Ｎ，Ｍ，Ｐを変化させず、Ｆを変数とし、発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLKに対してエージング後の振動子３の発振信号の周波数５１．９９９５ＭＨｚ、クロック信号ＣＬＫＯの周波数ｆ_CLKOに対して１１９．６６３９４ＭＨｚを代入することにより、Ｆ＝１００５８と特定することができる。以上のようにして、整数分周比Ｎ，分数分周比Ｆ／Ｍ，出力分周比Ｐのそれぞれが２３，１００５８／２¹⁸，６として特定されると、これらの値が第２の周波数設定データとなる。

【0053】

次に、回収業者は、出荷時の振動子３の周波数、周波数設定データ、再生産回数情報、経過時間情報を記憶回路９０に書き込む（ステップＳ１３５）。具体的には、回収業者は、外部装置を操作し、ステップＳ１２５で取得されたエージング後の発振信号ＲＥＦＣＬＫの周波数ｆ_REFCLKを、再生産された発振器１の出荷時の振動子３の周波数として記憶回路９０に書き込む。上述のサンプル番号＃２，＃３の例であれば、出荷時の振動子３の周波数は５１．９９９５ＭＨｚである。

【0054】

また、回収業者は、外部装置を操作し、ステップＳ１３０で特定された各分周比を第２の周波数設定データとして記憶回路９０に書き込む。この工程は、記憶回路９０に第１の周波数設定データが記憶された状態で発振器１が使用された後、記憶回路９０に第２の周波数設定データを記憶させる再設定工程である。なお、本実施形態において回収業者は、記憶回路９０の同一の記憶領域に第１の周波数設定データおよび第２の周波数設定データを記憶させる。このため、再生設定工程では、第１の周波数設定データが記憶回路９０から消去された後、同一の記憶領域に第２の周波数設定データが書き込まれる。このように、同一の記憶領域において周波数設定データを更新する構成によれば、再生産のたびに記憶回路９０に記憶される情報量が増えることを防止することができる。

【0055】

さらに、回収業者は、外部装置を操作し、ステップＳ１０５で取得した再生産回数情報が示す再生回数に１加えた値を、再生産回数情報として記憶回路９０に書き込む。

【0056】

さらに、回収業者は、外部装置を操作して経過時間情報を計算し、記憶回路９０に書き込む。なお、経過時間情報は、記憶回路９０に記憶されている製造完了後の経過時間と最後に出荷された後の経過時間との和によって取得される。例えば、発振器１が新品として販売された後、１回目の再生産の場面を考える。この場合、記憶回路９０に記憶されている製造完了後の経過時間は日数０である。この状況において、ステップＳ１２５で取得されたエージング量がＡ１であったとする。この場合、図３に示す対応関係から最後に出荷された後の経過時間、すなわち、初回出荷後の経過時間Ｔ１を特定することができる。この場合、記憶回路９０に記憶されている製造完了後の経過時間（日数０）と最後に出荷された後の経過時間Ｔ１との和、すなわちＴ１が経過時間情報として記憶回路９０に記憶される。

【0057】

さらに、以上のようにして再生産された発振器１が再生品として販売された後、２回目の再生産の場面を考える。この場合、記憶回路９０に記憶されている製造完了後の経過時間は日数Ｔ１である。この状況において、ステップＳ１２５で取得されたエージング量がＡ２であったとする。この場合、図３に示す対応関係から、日数Ｔ１以後にエージング量Ａ２のエージングが行われた場合の経過時間ΔＴが、最後に出荷された後の経過時間、すなわち、１回目の再生によって出荷された後の経過時間として特定される。この結果、記憶回路９０に記憶されている製造完了後の経過時間Ｔ１と最後に出荷された後の経過時間ΔＴとの和、すなわちＴ２が経過時間情報として記憶回路９０に記憶される。

【0058】

以上のように、経過時間情報が記憶回路９０に記憶され、再生のたびに更新される構成によれば、再生業者や再生品の販売業者等は、発振器１の製造が完了した後の経過時間を特定することが可能になる。図３に示すように、エージング量Δｆ／ｆは、経過時間とともに増加するものの、次第に飽和し、やがて、ほとんど変化しなくなる。従って、発振器１においては、製造完了直後よりも、ある程度エージング変動が進んだ方が、周波数変動が少ない個体であると考えられる。このため、発振器１においては、新品よりも再生品の方が、付加価値が高いと考えることができ、新品よりも付加価値のある個体として再生品を販売することが可能になる。また、経過時間情報により、発振器１の安定性を評価することも可能になる。

【0059】

（４）第２実施形態：
発振器においては、記憶回路に記憶される周波数設定データを更新することによって発振器を再生産することができればよい。このための構成は、上述の第１実施形態のような構成に限定されない。図６～図８は、第２実施形態に係る発振器１００を示す図である。第２実施形態において、発振器１００は、恒温槽付水晶発振器（ＯＣＸＯ）である。また、発振器１００は第２の振動子を備えている。

【0060】

図６は、発振器１００の断面図である。図６は、発振器１００が備える各種基板の主面（基板を直方体と見なした場合に最も広い面）に対して垂直な方向に切断した状態で断面図を示している。説明の便宜上、断面図の切断方向に平行な面がＸ－Ｚ平面、主面に平行な面がＸ－Ｙ平面となるようにＸ軸、Ｙ軸、Ｚ軸を定義し、図６に示してある。

【0061】

図７は、発振器１００を主面に垂直な方向、すなわち、Ｚ軸の正方向側から眺めた状態を示す図である。但し、後述する蓋体Ｌは省略され、蓋体Ｌの外周位置が破線で示されている。図８は、発振器１００が備える回路のブロック図である。但し、レギュレーターやシリアルＩ／Ｆ回路など、一部の構成は省略されている。また、恒温槽付水晶発振器として機能させるための温度制御素子等は、公知の回路構成を採用することができるため、図８においては省略されている。

【0062】

発振器１００は、容器を備えている。容器は、発振器１００の外周面を構成する構造体である。図６に示すように、容器は、主面（図６におけるＸ－Ｙ平面）に平行な方向に延びる板状の部位であるベース基板Ｂと、ベース基板Ｂから主面に垂直な方向の双方に延びる第１枠部Ｆ１、第２枠部Ｆ２と、蓋体Ｌと、を有する。第１枠部Ｆ１は、ベース基板Ｂの主面に垂直な一方側（Ｚ軸正方向側）に延びる部分であり、Ｚ軸正方向側から見た場合に略矩形の筒状体を形成するように設けられている。但し、第１枠部Ｆ１においては、Ｚ軸方向の位置によって筒の内径が変化し、異なる内径の環が複数個形成された状態になる。

【0063】

具体的には、第１枠部Ｆ１の内周側には、ベース基板Ｂの主面に平行な第１面Ｓ１ａ，第２面Ｓ１ｂ、第３面Ｓ１ｃが形成されている。第３面Ｓ１ｃは、ベース基板Ｂの主面と一致する。第２面Ｓ１ｂは、第３面Ｓ１ｃよりもＺ軸正方向側に存在し、第１面Ｓ１ａは、第２面Ｓ１ｎよりもＺ軸正方向側に存在する。第１面Ｓ１ａは、第１枠部Ｆ１のＺ軸正方向側の端部よりもベース基板Ｂ側に存在する。これらの面と第１枠部Ｆ１のＺ軸に平行な壁面とによって凹部が形成される。

【0064】

すなわち、第１枠部Ｆ１のＺ軸に平行な壁面Ｗａと第１面Ｓ１ａとによって第１の凹部が形成される。第１枠部Ｆ１のＺ軸に平行な壁面Ｗｂと第２面Ｓ１ｂとによって第２の凹部が形成される。第１枠部Ｆ１のＺ軸に平行な壁面Ｗｃと第３面Ｓ１ｃとによって第３の凹部が形成される。第１の凹部～第３の凹部の内径は異なり、第１の凹部はＺ軸正方向側において第２の凹部より大きく開口し、第２の凹部はＺ軸正方向側において第３の凹部より大きく開口している。以上のように、第１枠部Ｆ１によって構成される空間を第１収容空間Ｚ１と呼ぶ。

【0065】

第２枠部Ｆ２は、ベース基板Ｂの主面に垂直な他方側（Ｚ軸負方向側）に延びる部分であり、Ｚ軸負方向側から見た場合に略矩形の環を形成するように設けられている。従って、第２枠部Ｆ２は、ベース基板Ｂの他方の主面側（Ｚ軸負方向側）に直方体の空間を形成している。当該空間を第２収容空間と呼ぶ。

【0066】

蓋体Ｌは、板状をなし、第１枠部Ｆ１の開口を塞ぐようにして、シールリング、低融点ガラス等の封止部材ＳＬ１を介してベース基板Ｂの一方の主面側の端部（Ｚ軸正方向側の端部）に接合されている。これにより、第１枠部Ｆ１が気密封止される。第１収容空間Ｚ１は、気密であり、減圧状態、好ましくはより真空に近い状態となっている。これにより、容器の断熱性が高まる。一方、第２枠部Ｆ２の開口は、封止されておらず、開放されている。すなわち、第２収容空間Ｚ２は開放されている。なお、ベース基板Ｂおよび蓋体Ｌの構成材料としては、それぞれ、特に限定されないが、例えば、ベース基板Ｂをアルミナ、チタニア等の各種セラミック材料で構成し、蓋体Ｌをコバール等の各種金属材料で構成することができる。

【0067】

以上の構成において、第１収容空間Ｚ１および第２収容空間Ｚ２に、回路素子が収容される。第１収容空間Ｚ１には、回路素子ＩＣ１とパッケージＰｋ１とが収容される。回路素子ＩＣ１は、第１面Ｓ１ａに配置され、パッケージＰｋ１は、第３面Ｓ１ｃに配置される。第２収容空間Ｚ２には、第２のパッケージＰｋ２が収容される。第２のパッケージＰｋ２は、第２収容空間Ｚ２を構成する面の中の、主面に平行な方向の面に配置される。これらの回路素子ＩＣ１、パッケージＰｋ１、第２のパッケージＰｋ２は、ボンディングワイヤーや端子を介して適宜電気的に接続される。

【0068】

パッケージＰｋ１は、第２のベース基板Ｂ２と、第３枠部Ｆ３と、第２の蓋体Ｌ２と、を備えている。パッケージＰｋ１の内部においても、第２のベース基板Ｂ２と第３枠部Ｆ３とによって、内径が異なる複数の凹部が形成されている。当該凹部も各種回路の収容空間となっている。本実施形態においては、当該収容空間に発振回路１１１、温度制御素子１５０および振動子３０１が収容されている。第２の蓋体Ｌ２は、板状をなし、第３枠部Ｆ３の開口端を塞ぐようにして、シールリング、低融点ガラス等の封止部材ＳＬ２を介して第３枠部Ｆ３に接合されている。これにより、パッケージＰｋ１の内部の収容空間が気密封止される。当該収容空間は気密であり、減圧状態、好ましくはより真空に近い状態となっている。

【0069】

なお、第２のベース基板Ｂ２および第２の蓋体Ｌ２の構成材料としては、それぞれ、特に限定されないが、例えば、第２のベース基板Ｂ２をアルミナ、チタニア等の各種セラミック材料で構成し、第２の蓋体Ｌ２をコバール等の各種金属材料で構成することができる。また、発振回路１１１、温度制御素子１５０、振動子３０１は、ボンディングワイヤーや端子を介して適宜電気的に接続される。なお、振動子３０１は、パッケージＰｋ１に収容されているが、パッケージＰｋ１は第１収容空間Ｚ１に収容されているため、振動子３０１も第１収容空間Ｚ１に収容されていると言える。

【0070】

温度制御素子１５０は、図示しない温度センサーおよび発熱回路を有する。温度センサーは、その周囲温度、特に振動子３０１の温度を検出する温度検出部として機能し、発熱回路は、振動子３０１を加熱する発熱部として機能する。温度制御素子１５０は、後述の制御回路７００に制御される。すなわち、制御回路７００は、温度センサーの検出結果と実際の振動子３０１との温度との差が小さくなるように発熱素子を制御する。このように、温度制御素子１５０を備えることで、環境温度変化に対して周波数変動の少ない高精度な発振信号を出力可能な発振器１００となる。

【0071】

第２のパッケージＰｋ２は、第３のベース基板Ｂ３と、第４枠部Ｆ４と、第３の蓋体Ｌ３と、を備えている。第２のパッケージＰｋ２の内部においても、第３のベース基板Ｂ３と第３枠部とによって、内径が異なる複数の凹部が形成されている。当該凹部も各種回路の収容空間となっている。本実施形態においては、当該収容空間に電圧制御発振回路１１２、振動子３０２が収容されている。第３の蓋体Ｌ３は、板状をなし、第４枠部Ｆ４の開口端を塞ぐようにして、シールリング、低融点ガラス等の封止部材ＳＬ３を介して第４枠部Ｆ４に接合されている。これにより、第２のパッケージＰｋ２の内部の収容空間が気密封止される。当該収容空間は気密であり、減圧状態、好ましくはより真空に近い状態となっている。

【0072】

なお、第３のベース基板Ｂ３および第３の蓋体Ｌ３の構成材料としては、それぞれ、特に限定されないが、例えば、第３のベース基板Ｂ３をアルミナ、チタニア等の各種セラミック材料で構成し、第３の蓋体Ｌ３をコバール等の各種金属材料で構成することができる。また、電圧制御発振回路１１２、振動子３０２は、ボンディングワイヤーや端子を介して適宜電気的に接続される。なお、振動子３０２は、第２のパッケージＰｋ２に収容されているが、第２のパッケージＰｋ２は第２収容空間Ｚ２に収容されているため、振動子３０２も第２収容空間Ｚ２に収容されていると言える。

【0073】

以上のように、発振器１００においては、容器内に各種の回路が収容されており、振動子３０１、第２の振動子３０２と他の回路が容器内に収容されていると考えることができる。ここで、他の回路が回路装置２００で構成されていると考えると、発振器１００には、図８に示すように、振動子３０１、第２の振動子３０２および回路装置２００が収容されているとみなすことができる。回路装置２００は、制御回路７００と、記憶回路９００と、発振回路１１１と、ＰＬＬ回路２０１と、出力バッファー回路４００とを備えている。制御回路７００、記憶回路９００、振動子３０１、発振回路１１１は、上述の第１実施形態における制御回路７０、記憶回路９０、振動子３、発振回路１０と同様の構成である。すなわち、発振回路１１１は、振動子３０１を発振させて発振信号を生成する回路である。ＰＬＬ回路２０１は、当該発振信号が入力され、記憶回路９００に記憶された周波数設定データに基づく周波数のクロック信号を生成する回路である。

【0074】

ＰＬＬ回路２０１は、第１位相比較器２１１、第１ローパスフィルター２２１、電圧制御発振回路２３１、第１分周回路２４１を備える。これらの回路は、公知のフラクショナルＮ－ＰＬＬ回路と同様の回路である。すなわち、ＰＬＬ回路２０１は、第１実施形態のフラクショナルＮ－ＰＬＬ回路２０と同様の機能を有し、記憶回路９００に記憶された周波数設定データに基づく周波数のクロック信号を生成する。

【0075】

本実施形態においては、ＰＬＬ回路２０１と後述する第２のＰＬＬ回路２０２との間にスイッチ回路ＳＷ１が設けられている。スイッチ回路ＳＷは、ＰＬＬ回路２０１の出力を第２のＰＬＬ回路２０２に供給する状態と、出力バッファー回路４００に供給する状態と、を切り替えることができる。スイッチ回路ＳＷによって、ＰＬＬ回路２０１の出力を出力バッファー回路４００に供給する状態である場合、当該出力は出力バッファー回路４００によってバッファリングされ、クロック信号として発振器１００の外部に出力される。

【0076】

さらに、本実施形態において、回路装置２００は、電圧制御発振回路１１２と、第２のＰＬＬ回路２０２と、を備えている。電圧制御発振回路１１２は、第２の振動子３０２を発振させる発振回路である。第２のＰＬＬ回路２０２は、スイッチ回路ＳＷによって、ＰＬＬ回路２０１の出力が第２のＰＬＬ回路２０２に供給する状態となっている場合に機能する。第２の振動子３０２と電圧制御発振回路１１２により構成される回路は、電圧制御型水晶発振器を構成する。電圧制御発振回路１１２は、入力された電圧に応じた周波数のクロック信号を第２の振動子３０２から生成する回路である。

【0077】

第２のＰＬＬ回路２０２は、ＰＬＬ回路２０１からのクロック信号に基づいて電圧制御発振回路１１２に第２のクロック信号を生成させる回路である。第２のＰＬＬ回路２０２は、第２位相比較器２１２、第２ローパスフィルター２２２、第２分周回路２４２を備える。第２ローパスフィルター２２２の出力電圧は、電圧制御発振回路１１２に入力され、電圧制御発振回路１１２は、入力された電圧に応じた発振信号を第２分周回路２４２に出力する。本実施形態において、第２分周回路２４２は、入力された信号を整数分周する分周器である。従って、ＰＬＬ回路２０１はインテジャーＮ－ＰＬＬ回路として機能する。

【0078】

電圧制御発振回路１１２からは、第２ローパスフィルター２２２の出力電圧に応じた周波数信号のクロック信号が出力バッファー回路４００に向けて出力される。第２のＰＬＬ回路２０２は、ＰＬＬ回路２０１の後段に配置され、ジッタクリーニングを行うなどの機能を有している。第２のＰＬＬ回路２０２においても、記憶回路９００に記憶された周波数設定データに基づく周波数のクロック信号を生成する構成であって良い。第２のＰＬＬ回路２０２から出力される信号は、出力バッファー回路４００によってバッファリングされ、クロック信号として発振器１００の外部に出力される。

【0079】

なお、本実施形態においては、回路装置２００を構成する回路の一部である発振回路１１１と振動子３０１がパッケージＰｋ１に収容されている。また、回路装置２００を構成する回路の一部である電圧制御発振回路１１２と第２の振動子３０２が第２のパッケージＰｋ２に収容されている。

【0080】

以上のように構成された第２実施形態においても、第１実施形態と同様の情報を周波数設定データとして記憶回路９００に記憶させることにより、発振器１００の再生産を行うことができる。但し、第２実施形態において、発振器１００は、ＰＬＬ回路２０１と第２のＰＬＬ回路２０２とを備えるため、記憶回路９００にはそれぞれの回路の分周設定が記憶される。ＰＬＬ回路２０１の周波数設定データは、図４に示す再生産処理と同様の処理によって更新されて良い。すなわち、記憶回路９００に第１の周波数設定データが記憶された状態で使用された後、再生業者は、ステップＳ１３５の処理により、記憶回路９００に第２の周波数設定データを記憶させる。

【0081】

第２の振動子３０２は、ジッタクリーニングの対象であるＰＬＬ回路２０１の出力信号の周波数に応じた仕様の振動子が用いられ、分周設定が記憶回路９００に記憶される。このため、発振器１００において、再生産前のＰＬＬ回路２０１の出力周波数と異なる周波数のクロック信号を出力させるのであれば、第２のパッケージＰｋ２が交換される。交換が行われる場合には、図４に示す再生産処理のステップＳ１３５よりも前に第２のパッケージＰｋ２が交換される。そして、第２のパッケージＰｋ２が交換された後に、再生業者は、再生産前に記憶回路９００に記憶されていた第１の周波数設定データを消去し、ＰＬＬ回路２０１に所望のクロック信号を出力させるための第２の周波数設定データを記憶回路９００に記憶させる。また、再生業者は、交換後の第２のパッケージＰｋ２が備える第２の振動子３０２を用いて第２のＰＬＬ回路２０２に所望の周波数のクロック信号を出力させるための第２の周波数設定データを、記憶回路９００に記憶させる。なお、本実施形態においては、上述のように、第２収容空間Ｚ２が開放されているため、第２のパッケージＰｋ２を交換するために蓋体の取り外しや再接合、気密化工程等が不要である。従って、容易に第２のパッケージＰｋ２を交換することができる。

【0082】

上述のように振動子３０１のエージング量は時間の経過とともに飽和するため、新品の発振器１００よりも、時間経過後の発振器１００の方が振動子３０１の発振信号の周波数が安定する可能性が高い。このため、再生産によって、エージング後の振動子３０１の特性に合わせて第１の周波数設定データが設定されると、新品の発振器１００よりも、再生産された発振器１００の方が高精度、項安定の発振器となる可能性がある。このため、再生産品は、極めて高精度、高安定の発振器として新品よりも付加価値が高くなる可能性がある。従って、再生産品の販売価格を過度に低下させず、または、新品よりも高価に設定するようなことも考えられる。本実施形態に係る発振器１００はＯＣＸＯであり、ＯＣＸＯのような高精度、高安定の発振器は、高度の正確性が要求される用途で用いられるため、当該用途の発振器１００においては、再生によって高精度、高安定の発振器が提供できる本実施形態の効果が特に有用である。

【0083】

（５）他の実施形態：
上述の実施形態は本発明を実施するための例であり、他にも種々の実施形態を採用可能である。例えば、ＰＬＬ回路はフラクショナルＮ－ＰＬＬ回路２０ではなく、インテジャーＮ－ＰＬＬ回路であってもよい。本発明の一実施形態にかかるＰＬＬ回路の適用対象は限定されず種々の対象、例えば、各種の電子機器、車両の電装品等に使用可能である。

【0084】

さらに、上述の実施形態において、記憶回路９０，９００は書換え可能な不揮発性メモリーであるが、他の方式の記憶回路が用いられても良い。例えば、書換えできないＯＴＰ（One Time Programmable）メモリーが記憶回路として採用されてもよい。この場合、記憶回路に予め複数の記憶領域を用意しておき、それぞれの領域に第１周波数設定データや第２周波数設定データを書き込むように構成される。再生が行われた場合には、以後、最新の周波数設定データが用いられるように構成される。

【0085】

さらに、図４に示す再生産処理は、再生産方法を実現するための一例であり、処理順序の入れ替えや省略、追加、置換等が行われてもよい。例えば、ステップＳ１１０の判定が省略され、必ず検査が行われるように構成されても良い。また、ステップＳ１１０の判定は、経過時間情報に基づいて行われてもよい。例えば、再生産の際に、閾値以上の経過時間が経過している場合に検査が行われ、経過時間が閾値未満である場合に検査が行われない構成であっても良い。さらに、再生産回数情報と経過時間情報との双方に基づいて検査を行うべきか判定されても良い。

【0086】

さらに、経過時間情報を特定するための構成は、上述の実施形態のような構成に限定されない。例えば、発振器１が製造された際に、製造年月日や出荷年月日等が記憶回路９０に記憶される構成であっても良い。この構成によれば、製造年月日等と再生産が行われる日とを比較することによって累積稼働時間を特定することが可能である。また、発振器１の製造時や初回出荷時に出力される振動子３の発振信号の周波数が記憶回路９０に記憶され、再生産の際に消去されない構成であっても良い。この構成によれば、製造時や初回出荷時に出力される振動子３の発振信号の周波数と、再生産の際の振動子３の発振信号の周波数とを比較することによってエージング量や累積稼働時間を特定することが可能である。

【0087】

さらに、上述の実施形態においては、エージング量を算出するように構成されていたが、エージング量を算出することなく、エージング後の振動子３の発振信号の周波数を特定し、当該周波数の振動子３から所望の周波数のクロック信号を出力するように第２周波数設定データが特定されても良い。

【0088】

さらに、上述の実施形態においては、クロック信号ＣＬＫＯの周波数に基づいて、第１の周波数設定データから振動子３の発振信号ＲＥＦＣＬＫの周波数が特定されて、エージング量が算出されるが、エージング量の算出法はこの方法に限定されない。例えば、発振器１において、振動子３の発振信号ＲＥＦＣＬＫを出力するモードを用意し、当該発振信号ＲＥＦＣＬＫを直接的に測定することで、エージング量が算出されても良い。この構成によれば、クロック信号ＣＬＫＯを用いる構成と比較して、振動子３のエージング量をより直接的に特定することが可能である。

【0089】

さらに、発振器１を再生する際には、再生前後でクロック信号の周波数が異なるように構成されても良い。すなわち、記憶回路９０に第２の周波数設定データが記憶された状態でＰＬＬ回路によって生成されるクロック信号の周波数と、記憶回路９０に第１の周波数設定データが記憶された状態で使用される前（すなわち、エージング発生前）に、ＰＬＬ回路によって第１の周波数設定データに基づいて生成されるクロック信号の周波数と、が異なる構成であっても良い。再生の際には、記憶回路９０に対して再生前とは異なる周波数設定データを記憶させる。このため、第１の周波数設定データと第２周波数設定データとを異なる値としたり、エージング変動に合わせて第２周波数設定データを調整したりすることにより、再生産前の出荷段階における発振器１のクロック信号の周波数と異なる周波数のクロック信号を出力する発振器として再生することが可能である。この構成によれば、再生産後の発振器１の用途をより広くすることができる。

【符号の説明】

【0090】

１…発振器、２…回路装置、３…振動子、１０…発振回路、２０…フラクショナルＮ－ＰＬＬ回路、３０…分周回路、４０…出力回路、５０…レギュレーター、６０…レギュレーター、７０…制御回路、８０…シリアルインターフェース回路、９０…記憶回路、１００…発振器、１１１…発振回路、１１２…電圧制御発振回路、１５０…温度制御素子、２００…回路装置、２０１…ＰＬＬ回路、２０２…第２のＰＬＬ回路、２１１…第１位相比較器、２１２…第２位相比較器、２２１…第１ローパスフィルター、２２２…第２ローパスフィルター、２３１…電圧制御発振回路、２４１…第１分周回路、２４２…第２分周回路、３０１…振動子、３０２…第２の振動子、４００…出力バッファー回路、７００…制御回路、９００…記憶回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】