特開 2024-81939 スイッチング素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024081939

(43)【公開日】2024-06-19

(54)【発明の名称】スイッチング素子

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240612BHJP

   H01L 29/12 20060101ALI20240612BHJP

【ＦＩ】

H01L29/78 652J

H01L29/78 652F

H01L29/78 652S

H01L29/78 653C

H01L29/78 652C

H01L29/78 652H

H01L29/78 652T

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2022195543

(22)【出願日】2022-12-07

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】片野 拓真

(57)【要約】

【課題】 スイッチング素子の素子部の外周部における電界集中を緩和する。
【解決手段】 スイッチング素子であって、トレンチ内に配置されたゲート電極を有する。前記トレンチが設けられている素子部が中央部と外周部を有する。前記素子部が、ｎ型のソース領域を有する。前記素子部と前記外周部が、ｐ型のボディ領域と、ｎ型のドリフト領域と、ｐ型の複数の電界緩和領域を有する。前記電界緩和領域は、前記各トレンチの下端を含む深さ範囲、または、前記各トレンチの下端よりも下側の深さ範囲に配置されており、半導体基板の横方向に間隔を空けて配置されている。前記電界緩和領域の間の前記間隔内に前記ドリフト領域が分布している。前記各電界緩和領域の前記横方向における幅Ｗｐを前記各電界緩和領域の間の前記間隔の幅Ｗｎで除算した値Ｗｐ／Ｗｎが、前記外周部において前記中央部よりも大きい。
【選択図】図２

【特許請求の範囲】

【請求項1】

スイッチング素子であって、
上面に複数のトレンチ（１４）が設けられた半導体基板と、
前記トレンチの内面を覆うゲート絶縁膜（１６）と、
前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極（１８）、
を有し、
前記半導体基板のうちの前記複数のトレンチが設けられている部分が素子部（６０）であり、
前記素子部が、中央部（６０ａ）と外周部（６０ｂ）を有しており、
前記素子部が、前記各トレンチの側面において前記ゲート絶縁膜に接するｎ型のソース領域（４０）を有し、
前記素子部と前記外周部が、
前記各トレンチの前記側面において前記ゲート絶縁膜に接するｐ型のボディ領域（４２）と、
前記ボディ領域の下側に配置されており、前記ボディ領域によって前記ソース領域から分離されており、前記各トレンチの前記側面において前記ゲート絶縁膜に接するｎ型のドリフト領域（４４）と、
前記各トレンチの下端を含む深さ範囲、または、前記各トレンチの下端よりも下側の深さ範囲に配置されており、前記ボディ領域と繋がっており、前記半導体基板の横方向に間隔を空けて配置されている複数のｐ型の電界緩和領域（４８）、
を有し、
前記電界緩和領域の間の前記間隔内に前記ドリフト領域が分布しており、
前記各電界緩和領域の前記横方向における幅Ｗｐを前記各電界緩和領域の間の前記間隔の幅Ｗｎで除算した値Ｗｐ／Ｗｎが、前記外周部において前記中央部よりも大きい。
スイッチング素子。

【請求項2】

前記中央部及び前記外周部において前記半導体基板の前記上面を覆っており、前記ボディ領域と前記ソース領域に接するソース電極（２２）と、
前記外周部において前記ソース電極の上面を覆う絶縁層（２８）、
をさらに有する、
請求項１に記載のスイッチング素子。

【請求項3】

前記外周部が前記ソース領域を有さない、請求項１または２に記載のスイッチング素子。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に開示の技術は、スイッチング素子に関する。

【0002】

特許文献１には、トレンチ型のゲート電極を有するスイッチング素子が開示されている。スイッチング素子がオフすると、ドリフト領域が空乏化され、ドリフト領域内に電界が発生する。この種のスイッチング素子では、トレンチの下端に電界が集中し易い。トレンチの下端における電界集中を抑制するために、ｐ型の電界緩和領域を設ける技術が知られている。電界緩和領域は、トレンチの下端を含む深さ範囲、または、トレンチの下端よりも下側の深さ範囲に配置される。電界緩和領域を設けると、トレンチの下端の周辺に空乏層が広がりやすくなり、トレンチの下端における電界集中が緩和される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１５－１６７２０８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

電界緩和領域を設けたスイッチング素子でも、素子部（すなわち、トレンチが設けられている部分）の外周部において、トレンチの下端に電界が集中し易いことが分かった。本明細書では、素子部の外周部における電界集中を緩和する技術を提案する。

【課題を解決するための手段】

【0005】

本明細書が開示するスイッチング素子は、上面に複数のトレンチが設けられた半導体基板と、前記トレンチの内面を覆うゲート絶縁膜と、前記トレンチ内に配置されているとともに前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極、を有する。前記半導体基板のうちの前記複数のトレンチが設けられている部分が素子部である。前記素子部が、中央部と外周部を有している。前記素子部が、前記各トレンチの側面において前記ゲート絶縁膜に接するｎ型のソース領域を有する。前記素子部と前記外周部が、ボディ領域、ドリフト領域、及び、電界緩和領域を有する。前記ボディ領域は、前記各トレンチの前記側面において前記ゲート絶縁膜に接するｐ型領域である。前記ドリフト領域は、前記ボディ領域の下側に配置されており、前記ボディ領域によって前記ソース領域から分離されており、前記各トレンチの前記側面において前記ゲート絶縁膜に接するｎ型領域である。前記電界緩和領域は、前記各トレンチの下端を含む深さ範囲または前記各トレンチの下端よりも下側の深さ範囲に配置されており、前記ボディ領域と繋がっており、前記半導体基板の横方向に間隔を空けて配置されている複数のｐ型領域である。前記電界緩和領域の間の前記間隔内に前記ドリフト領域が分布している。前記各電界緩和領域の前記横方向における幅Ｗｐを前記各電界緩和領域の間の前記間隔の幅Ｗｎで除算した値Ｗｐ／Ｗｎが、前記外周部において前記中央部よりも大きい。

【0006】

このスイッチング素子では、電界緩和領域によって各トレンチの下端における電界が緩和される。また、電界緩和領域は、外周部において中央部よりも値Ｗｐ／Ｗｎが大きくなるように配置されている。すなわち、電界緩和領域の深さ範囲内において、外周部では素子部よりもｐ型領域の比率が大きい。したがって、外周部では、素子部よりも、電界緩和領域からその周囲に空乏層が広がりやすい。このため、外周部のトレンチの下端における電界集中が効果的に緩和される。このように、このスイッチング素子によれば、素子部の外周部における電界集中を緩和できる。

【図面の簡単な説明】

【0007】

【図1】スイッチング素子を上から見た平面図。

【図2】中央部６０ａの断面斜視図。

【図3】ｘ方向に沿う中央部６０ａの縦断面図（すなわち、図１のＩＩＩ－ＩＩＩにおける縦断面図）。

【図4】ｘ方向に沿う外周部６０ｂの縦断面図（すなわち、図１のＩＶ－ＩＶにおける縦断面図）。

【図5】ｙ方向に沿う中央部６０ａの縦断面図（すなわち、図１のＶ－Ｖにおける縦断面図）。

【図6】ｙ方向に沿う外周部６０ｂの縦断面図（すなわち、図１のＶＩ－ＶＩにおける縦断面図）。

【図7】変形例１のスイッチング素子の断面斜視図。

【図8】変形例２のスイッチング素子の断面斜視図。

【図9】変形例３のスイッチング素子の断面斜視図。

【発明を実施するための形態】

【0008】

本明細書が開示する一例のスイッチング素子は、前記中央部及び前記外周部において前記半導体基板の前記上面を覆っているとともに前記ボディ領域と前記ソース領域に接するソース電極（２２）と、前記外周部において前記ソース電極の上面を覆う絶縁層（２８）をさらに有していてもよい。

【0009】

この構成によれば、外周部内のゲート絶縁膜に高温環境下で高電界が印加されることを抑制できる。

【0010】

本明細書が開示する一例のスイッチング素子では、前記外周部が前記ソース領域を有さなくてもよい。

【0011】

この構成によれば、外周部に流れる電流を抑制することでスイッチング素子の動作を安定させることができる。

【0012】

図１に示すように、スイッチング素子１０は半導体基板１２を有している。半導体基板１２は、ＳｉＣにより構成されている。但し、半導体基板１２が、ＳｉやＧａＮ等の他の半導体により構成されていてもよい。以下では、半導体基板１２の上面１２ａに平行な一方向をｘ方向といい、上面１２ａに平行かつｘ方向に直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。半導体基板１２の上面１２ａには、ソース電極２２と複数の電極パッド２３が設けられている。複数の電極パッド２３には、ゲート電位を制御する電極パッド、ソース電極２２の電位を出力する電極パッド、半導体基板１２の温度を出力する電極パッド等が含まれる。ソース電極２２に覆われている範囲内において、半導体基板１２の上面１２ａに複数のトレンチ１４が設けられている。各トレンチ１４は、ｙ方向に直線状に伸びている。各トレンチ１４は、ｘ方向に間隔を空けて配置されている。複数のトレンチ１４が設けられている範囲に、スイッチング素子１０の主要部が形成されている。以下では、半導体基板１２のうち、半導体基板１２を上から平面したときに複数のトレンチ１４が設けられている範囲（すなわち、ソース電極２２と重なる範囲）を素子部６０という。素子部６０は、中央部６０ａと外周部６０ｂを有している。外周部６０ｂは、中央部６０ａの周囲に設けられている。

【0013】

図２～４は、素子部６０の構造を示している。より詳細には、図２、３は中央部６０ａの構造を示しており、図４は外周部６０ｂの構造を示している。なお、図２では、ソース電極２２が省略されている。図２～４に示すように、各トレンチ１４の内面は、ゲート絶縁膜１６によって覆われている。各トレンチ１４内にゲート電極１８が配置されている。各ゲート電極１８は、ゲート絶縁膜１６によって半導体基板１２から絶縁されている。各ゲート電極１８の上面は、層間絶縁膜２０によって覆われている。ソース電極２２は、層間絶縁膜２０によってゲート電極１８から絶縁されている。

【0014】

ソース電極２２は、ＡｌＳｉにより構成されている。図３に示すように、中央部６０ａ内では、ソース電極２２はＮｉ層２６によって覆われている。図示していないが、Ｎｉ層２６はんだによって外部の電極ブロックに接続される。図４に示すように、外周部６０ｂ内では、ソース電極２２は絶縁樹脂層２８（例えば、ポリイミド層）によって覆われている。絶縁樹脂層２８の熱伝導率は低い。したがって、中央部６０ａは外周部６０ｂよりも高い放熱性を有している。

【0015】

図２～４に示すように、半導体基板１２の下部に、ドレイン電極２４が設けられている。ドレイン電極２４は、半導体基板１２の下面１２ｂを覆っている。

【0016】

図２～４に示すように、半導体基板１２は、複数のソース領域４０、ボディ領域４２、ドリフト領域４４、ドレイン領域４６、及び、複数の電界緩和領域４８を有している。

【0017】

各ソース領域４０は、高いｎ型不純物濃度を有するｎ型領域である。図２、３に示すように、各ソース領域４０は、トレンチ１４に挟まれた範囲に配置されている。各ソース領域４０は、ソース電極２２にオーミック接触している。各ソース領域４０は、トレンチ１４の側面においてゲート絶縁膜１６に接している。ソース領域４０は、中央部６０ａ内に設けられている。図４に示すように、ソース領域４０は、外周部６０ｂ内には設けられていない。

【0018】

図２～４に示すように、ボディ領域４２は、中央部６０ａと外周部６０ｂに跨って分布している。ボディ領域４２は、複数のコンタクト領域４２ａと、各コンタクト領域４２ａよりもｐ型不純物濃度が低い低濃度領域４２ｂを有する。各コンタクト領域４２ａは、トレンチ１４に挟まれた範囲に配置されている。各コンタクト領域４２ａは、ソース電極２２にオーミック接触している。低濃度領域４２ｂは、複数のソース領域４０及び複数のコンタクト領域４２ａに対して下側から接している。低濃度領域４２ｂは、トレンチ１４の側面においてゲート絶縁膜１６に接している。中央部６０ａ内では、低濃度領域４２ｂは、各ソース領域４０の下側でゲート絶縁膜１６に接している。

【0019】

図２～４に示すように、ドリフト領域４４は、中央部６０ａと外周部６０ｂに跨って分布している。ドリフト領域４４は、ソース領域４０よりも低いｎ型不純物濃度を有するｎ型領域である。ドリフト領域４４は、複数のトレンチ１４の下部に跨って分布している。図２に示すように、ドリフト領域４４の上端部は、各トレンチ１４の間の範囲内まで伸びている。ドリフト領域４４は、各トレンチ１４の間の範囲内において、低濃度領域４２ｂに対して下側から接している。ドリフト領域４４は、低濃度領域４２ｂの下側でゲート絶縁膜１６に接している。

【0020】

図２～４に示すように、ドレイン領域４６は、中央部６０ａと外周部６０ｂに跨って分布している。ドレイン領域４６は、ドリフト領域４４よりも高いｎ型不純物濃度を有するｎ型領域である。ドレイン領域４６は、ドリフト領域４４に対して下側から接している。ドレイン領域４６は、半導体基板１２の下面１２ｂにおいてドレイン電極２４にオーミック接触している。

【0021】

図２～４に示すように、複数の電界緩和領域４８は、中央部６０ａと外周部６０ｂに設けられている。各電界緩和領域４８は、ドリフト領域４４に囲まれた範囲に配置されている。各電界緩和領域４８は、低濃度領域４２ｂから間隔を空けて低濃度領域４２ｂよりも下側に配置されている。各電界緩和領域４８と低濃度領域４２ｂの間の間隔には、ドリフト領域４４が分布している。各電界緩和領域４８はｘ方向に直線状に伸びている。各電界緩和領域４８はｙ方向に間隔を空けて配置されている。電界緩和領域４８どうしの間の各間隔には、ドリフト領域４４が分布している。以下では、電界緩和領域４８どうしの間の各間隔内のドリフト領域４４を、間隔部４４ａという。各電界緩和領域４８は、ｚ方向において、トレンチ１４の下端を含む範囲に配置されている。したがって、各電界緩和領域４８は、各トレンチ１４の下端においてゲート絶縁膜１６に接している。

【0022】

図２に示すように、半導体基板１２は、ｐ型の接続領域５２を有している。接続領域５２は、電界緩和領域４８と低濃度領域４２ｂとを接続している。なお、図２では１つの接続領域５２が図示されているが、各電界緩和領域４８に対して少なくとも１つの接続領域５２が設けられている。したがって、各電界緩和領域４８の電位は、ボディ領域４２の電位とほぼ等しい。

【0023】

図５、６において、符号Ｗｐは各電界緩和領域４８のｙ方向における幅を示しており、符号Ｗｎは電界緩和領域４８の間の各間隔のｙ方向における幅（すなわち、間隔部４４ａの幅）を示している。図５、６に示すように、中央部６０ａでは外周部６０ｂよりも電界緩和領域４８の幅Ｗｐが狭い。また、中央部６０ａでは外周部６０ｂよりも間隔部４４ａの幅Ｗｎが広い。したがって、中央部６０ａでは外周部６０ｂよりも、幅Ｗｐを幅Ｗｎで除算した値Ｗｐ／Ｗｎが小さい。値Ｗｐ／Ｗｎは、電界緩和領域４８が存在するｚ方向の範囲内における電界緩和領域４８と間隔部４４ａの比率を表す。

【0024】

次に、スイッチング素子１０の動作について説明する。スイッチング素子１０は、ドレイン電極２４がソース電極２２よりも高電位となる向きで電圧が印加された状態で使用される。ゲート電極１８にゲート閾値以上の電位を印加すると、ゲート絶縁膜１６近傍のボディ領域４２にチャネルが形成され、ソース領域４０とドリフト領域４４がチャネルによって接続される。したがって、ソース電極２２からソース領域４０とチャネルを介してドリフト領域４４へ電子が流れる。チャネルからドリフト領域４４へ流入した電子は、間隔部４４ａを通って電界緩和領域４８の下側のドリフト領域４４へ流れる。電子は、ドリフト領域４４からドレイン領域４６を介してドレイン電極２４へ流れる。このように、ゲート電極１８にゲート閾値以上の電位を印加すると、スイッチング素子１０がオンする。

【0025】

上述したように、スイッチング素子１０がオンすると、電子が間隔部４４ａを通過する。素子部６０の主要部である中央部６０ａでは、値Ｗｐ／Ｗｎが小さいので、電界緩和領域４８が存在する深さ範囲内において間隔部４４ａ（すなわち、ｎ型領域）の比率が大きい。したがって、中央部６０ａにおいては、間隔部４４ａの抵抗が小さい。このため、中央部６０ａにおいて、低損失で電子が流れることができる。また、外周部６０ｂでは、値Ｗｐ／Ｗｎが大きく、間隔部４４ａの抵抗が大きい。しかしながら、中央部６０ａに比べて外周部６０ｂに流れる電子は少ない。特に、本実施例では、外周部６０ｂにソース領域４０が設けられていないので、外周部６０ｂ内の間隔部４４ａに流れる電子は非常に少ない。したがって、外周部６０ｂにおいて間隔部４４ａの抵抗が大きくても、それほど損失は生じない。このため、スイッチング素子１０のオン抵抗は低い。

【0026】

なお、製造工程において、素子部６０全体に高精度にトレンチ１４を形成することは難しく、外周部６０ｂにおいてトレンチ１４の形状精度が低下し易い。このため、外周部６０ｂに高い電流を流すと、外周部６０ｂで異常が生じやすい。実施例のスイッチング素子１０では、外周部６０ｂにソース領域４０が設けられていないので、外周部６０ｂにほとんど電流が流れない。これにより、スイッチング素子１０の安定した動作が実現されている。

【0027】

ゲート電極１８の電位をゲート閾値未満の電位に引き下げると、チャネルが消失し、スイッチング素子１０がオフする。スイッチング素子１０がオフすると、ボディ領域４２とドリフト領域４４の界面のｐｎ接合に逆電圧が印加される。また、電界緩和領域４８はボディ領域４２とほぼ同じ電位を有するので、電界緩和領域４８とドリフト領域４４の界面のｐｎ接合にも逆電圧が印加される。したがって、ボディ領域４２と電界緩和領域４８からドリフト領域４４に空乏層が伸びる。空乏化したドリフト領域４４によって、ドレイン電極２４とソース電極２２の間の電圧が保持される。電界緩和領域４８からドリフト領域４４に伸びる空乏層は、トレンチ１４の下端周辺のドリフト領域４４を空乏化する。このように、トレンチ１４の下端周辺でドリフト領域４４が空乏化されることで、トレンチ１４の下端を覆うゲート絶縁膜１６における電界集中が抑制される。

【0028】

また、素子部６０の外部にはトレンチ１４が存在しないので、外周部６０ｂ内のトレンチ１４の下端では、特に電界が集中し易い。これに対し、実施例のスイッチング素子１０では、外周部６０ｂにおいて値Ｗｐ／Ｗｎが大きく、間隔部４４ａ（すなわち、ｎ型領域）に対する電界緩和領域４８（すなわち、ｐ型領域）の比率が大きい。したがって、外周部６０ｂでは、電界緩和領域４８からその周囲に空乏層が広がり易い。したがって、外周部６０ｂでは、中央部６０ａよりも、電界緩和領域４８による電界集中緩和の効果が高い。このため、外周部６０ｂ内のトレンチ１４の下端における電界集中を抑制できる。なお、上述したように、外周部６０ｂは中央部６０ａよりも放熱性が低く、外周部６０ｂは中央部６０ａよりも高温になり易い。高温の状態でゲート絶縁膜１６に高電界が加わると、ゲート絶縁膜１６が劣化し易い。高温になり易い外周部６０ｂでゲート絶縁膜１６への電界集中を抑制することで、ゲート絶縁膜１６の劣化をより効果的に抑制することができる。

【0029】

なお、上述した実施例では、電界緩和領域４８が、ｘ方向（すなわち、トレンチ１４と交差する方向）に直線状に伸びており、ｙ方向に間隔を空けて配置されていた。しかしながら、電界緩和領域４８が、ｙ方向（すなわち、トレンチ１４と平行な方向）に直線状に伸びており、ｘ方向に間隔を空けて配置されていてもよい。この場合、図７のように、ｘ方向において電界緩和領域４８が各トレンチ１４の間に配置されていてもよいし、図８のようにｘ方向において電界緩和領域４８が各トレンチ１４と重なる位置（すなわち、トレンチ１４の下部）に配置されていてもよい。図７、８の構成でも、外周部６０ｂにおいて中央部６０ａよりも値Ｗｐ／Ｗｎを大きくすることで、外周部６０ｂにおけるゲート絶縁膜１６への電界集中を抑制できる。

【0030】

また、上述した実施例では、電界緩和領域４８がトレンチ１４の下端を含む深さ範囲に配置されていたが、電界緩和領域４８がトレンチ１４の下端よりも下側の深さ範囲に配置されていてもよい。例えば、電界緩和領域４８がトレンチ１４と交差する方向に直線状に伸びている場合には、図９のように電界緩和領域４８をトレンチ１４の下端よりも下側に配置してもよい。また、図７、８のように電界緩和領域４８がトレンチ１４と平行に直線状に伸びている場合においても、電界緩和領域４８をトレンチ１４の下端よりも下側に配置してもよい。電界緩和領域４８をトレンチ１４の下端よりも下側に配置しても、トレンチ１４の下端における電界集中を抑制できる。

【0031】

また、上述した実施例では、ソース領域４０が外周部６０ｂに設けられていなかったが、ソース領域４０が外周部６０ｂに設けられていてもよい。

【0032】

また、上述した実施例では、幅Ｗｐが外周部６０ｂで中央部６０ａよりも広く、幅Ｗｎが外周部６０ｂで中央部６０ａよりも狭かった。しかしながら、値Ｗｐ／Ｗｎが外周部６０ｂにおいて中央部６０ａよりも大きいという条件が満たされれば、中央部６０ａと外周部６０ｂで幅Ｗｐ、Ｗｎはどのように設定されていてもよい。例えば、幅Ｗｐが外周部６０ｂで中央部６０ａよりも広く、幅Ｗｎが外周部６０ｂと中央部６０ａで等しくてもよい。
また、例えば、幅Ｗｐが外周部６０ｂと中央部６０ａで等しく、幅Ｗｎが外周部６０ｂで中央部６０ａよりも狭くてもよい。

【0033】

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

【符号の説明】

【0034】

１８：ゲート電極、２２：ソース電極、２４：ドレイン電極、２８：絶縁樹脂層、４０：ソース領域、４２：ボディ領域、４４：ドリフト領域、４４ａ：間隔部、４６：ドレイン領域、４８：電界緩和領域、６０ａ：中央部、６０ｂ：外周部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】